JP2003086635A - 回路素子の実装方法 - Google Patents

回路素子の実装方法

Info

Publication number
JP2003086635A
JP2003086635A JP2001276806A JP2001276806A JP2003086635A JP 2003086635 A JP2003086635 A JP 2003086635A JP 2001276806 A JP2001276806 A JP 2001276806A JP 2001276806 A JP2001276806 A JP 2001276806A JP 2003086635 A JP2003086635 A JP 2003086635A
Authority
JP
Japan
Prior art keywords
circuit element
pressure
substrate
mounting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001276806A
Other languages
English (en)
Other versions
JP4718734B2 (ja
JP2003086635A5 (ja
Inventor
Hisao Matsuno
久雄 松野
Kenjiro Osugi
健治郎 大杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001276806A priority Critical patent/JP4718734B2/ja
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to KR1020047003466A priority patent/KR100889283B1/ko
Priority to EP02765504A priority patent/EP1434261B1/en
Priority to CNA2007100917576A priority patent/CN101043794A/zh
Priority to CNB028177886A priority patent/CN1319140C/zh
Priority to US10/489,680 priority patent/US20040238115A1/en
Priority to PCT/JP2002/009342 priority patent/WO2003025997A1/ja
Priority to DE60235821T priority patent/DE60235821D1/de
Publication of JP2003086635A publication Critical patent/JP2003086635A/ja
Publication of JP2003086635A5 publication Critical patent/JP2003086635A5/ja
Application granted granted Critical
Publication of JP4718734B2 publication Critical patent/JP4718734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 回路素子の基板への実装方法において、工数
を低減し、素子の実装密度を高める。 【解決手段】 基板１０上に異方性導電膜１４と回路素
子１６を重ねて配置する。そして、回路素子１６に接触
する面に柔軟な層２２を有する加圧型により等方加圧
し、同時に加熱を行って回路素子１６を基板１０上に圧
着する。複数の集積回路チップの厚さの違いを柔軟層２
２が吸収するため、複数のチップに対し同時に加圧を行
うことができる。複数のチップの同時加熱により隣接チ
ップに関する熱影響を考慮しなくて良く、また等方加圧
により、異方性導電膜１４の側方へのはみ出しを防止で
きる。これにより、回路素子１６の間隔を狭めることが
でき、実装密度を高めることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路チップな
どの回路素子を基板上に実装する方法に関する。
【０００２】
【従来の技術】基板上に回路素子を実装する方法とし
て、基板と回路素子の間に接着性のあるフィルムを配置
し、回路素子を基板に向けて加圧、加熱し、圧着実装す
る方法が知られている。前記接着フィルムとして熱硬化
性の異方性導電膜を用いることがあり、この場合、素子
の接着と配線を同時に行うことができる。その工程を説
明すれば、まず、基板上の、回路素子搭載位置に異方性
導電膜を載置し、その上に回路素子を置く。異方性導電
膜の表面は接着性を有しており、回路素子を置く際にわ
ずかに押圧することによって、回路素子は仮固定または
仮圧着される。回路素子には、外部と電気的な接続を行
うためのバンプと呼ばれる電極が突設されている。素子
を載置した際の、基板上の前記バンプに対向する位置に
は、配線が位置している。回路素子が基板上に載置され
た状態で、これを加圧すると、前記バンプと配線は、周
囲より飛び出しているために、これらの間の異方性導電
膜がより加圧され、導通する状態となる。また、加熱に
よって異方性導電膜が基板と回路素子を接着され、本圧
着が行われる。
【０００３】本圧着の際に回路素子を加圧するのは、加
圧対象となる素子の面とほぼ同じ先端の面積を有する加
圧棒であり、この加圧棒に発熱体を設けることにより、
加熱も行っている。
【０００４】
【発明が解決しようとする課題】前述のように、従来の
装置においては、硬質の加圧棒の先端で加圧を行ってお
り、異方性導電膜などの接着フィルムの厚みが均一でな
い場合など回路素子が傾いて置かれ、全体に等しい圧力
で加圧できず、電気的な接続に不良が発生する場合があ
るという問題があった。
【０００５】また、加圧によって接着フィルムが側方よ
りはみ出し、これを見込んで隣接する回路素子同士を離
して配置する必要があり、実装密度を高められないとい
う問題があった。
【０００６】また、回路素子は、種類によってその厚み
が異なり、この厚みによって加圧棒のストロークが変わ
ってくる。よって、回路素子を一つずつ加圧、加熱を行
わなければならず、工数がかかるという問題があった。
【０００７】さらに、圧着のために加熱を行っている際
に、隣接する未圧着の回路素子およびこれに対応する接
着フィルムに熱が伝わるのを防ぐために、回路素子同士
を離して配置する必要があり、実装密度を高められない
という問題があった。
【０００８】本発明は、前述の問題点を考慮してなされ
たものであり、回路素子の実装密度を向上させることを
一つの目的とし、また実装にかかる工程を短縮すること
を他の目的とする。
【０００９】
【課題を解決するための手段】前述の課題を解決するた
めに、本発明にかかる回路素子の実装方法は、基板上に
接着フィルムと回路素子を重ねて配置し、チップに接触
する面に柔軟な層を有する加圧型により加圧して基板上
に圧着する。
【００１０】柔軟な層を介して圧力を加えることによ
り、回路素子に対し均等な圧力を加えることができ、よ
り確実に接合することができる。また、複数の回路素子
に厚さの違いがあったとしても、この違いを柔軟な層が
吸収するため、複数の素子に対し同時に加圧を行うこと
ができる。
【００１１】さらに、接着フィルムを熱硬化性樹脂フィ
ルムとした場合、前記の加圧と同時に加圧型により加熱
を行って、樹脂を硬化させ接着を行うようにすることが
できる。前述のように複数の回路素子を同時に加圧、加
熱することができるので、隣接する未加熱の回路素子お
よび接着シートに対する熱影響を考慮することがなくな
る。これにより、素子間隔を詰めた配置とすることがで
き、実装密度を高めることができる。
【００１２】前記の柔軟な層は、重ねられて一体となっ
ている接着フィルムと回路素子の、加圧型に対向する面
および側面に密着して周囲全体より加圧する等方加圧を
行うように、その柔らかさ、厚さなどが設定されている
ことが好ましい。等方加圧を行うことによって、異方性
導電膜の側方からのはみ出しを防止することができる。
これにより、集積回路チップの間隔を詰めた配置をする
ことができ、実装密度を高めることができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）を、図面に従って説明する。図１は、
本実施形態の集積回路チップなどの回路素子の実装方法
を説明するための図である。図１（ａ）に示すように、
基板１０の表面には、所定のパターンで、配線１２が形
成されている。基板１０上に、接着用および配線用とし
ての熱硬化性の異方性導電膜１４と回路素子１６を所定
位置に配置する。回路素子１６の基板１０に対向する面
（図において下面）には、電気的な接点となるバンプ１
８と呼ばれる***が設けられている。配線１２とバンプ
１８は、異方性導電膜１４を挟んで対向する位置にあ
る。言い換えれば、回路素子１６の実装位置に基づき配
線１２を設ける位置が決定されている。
【００１４】次に、図１（ｂ）に示すように、加圧型
の、回路素子１６等に接触する部分に設けられた柔軟層
２２を、回路素子１６の表面に接触させる。そして、加
圧型をさらにストロークさせ、柔軟層２２を図中矢印で
示すように、回路素子１６や異方性導電膜１４の側方へ
と回り込ませる。
【００１５】図１（ｃ）に示すように、加圧対象となる
回路素子１６および異方性導電膜１４を一体に、その周
囲、図においては上方および側方より加圧する、いわゆ
る等方加圧を行う。前述のように配線１２およびバンプ
１８は、各々が配置された面より***しており、加圧さ
れることによって、これらの配線１２，バンプ１８で挟
まれた異方性導電膜１４の部分がより圧縮され、この圧
縮された部分が導電性を有するようになり、配線１２と
バンプ１８の間が導通状態となる。また、加圧型には、
ヒータ５４，８４（図２参照）が備えられ、これからの
熱により異方性導電膜１４が硬化し、回路素子１６が圧
着される。
【００１６】図２は、集積回路チップの圧着を行う加圧
装置の概略構成を示す図である。本装置は、上型３０、
下型３２およびサイド型３４によって、加圧対象となる
基板１０、回路素子１６等がその中に載置されるキャビ
ティ３６を形成している。上型３０を下型３２に向けて
移動することによって、キャビティ３６内の加圧対象に
圧力を付与する。すなわち、上型３０と下型３２とで基
板１０およびそれに重ねて載置された異方性導電膜１
４、回路素子１６を挟持、加圧する。
【００１７】上型３０は、図示しない流体圧ピストンに
結合される上型本体４６を含み、上型本体４６の先端に
は、さらに加熱板４８および加圧パッド５０が固定され
ている。加熱板４８は、穴付きボルト５２によって上型
本体４６に固定されている。また、その内部には、ヒー
タ５４が設けられている。ヒータ５４の加熱により加熱
板４８の温度が上昇し、これが加圧パッド５０を介し
て、加圧対象物に伝達される。
【００１８】加圧パッド５０は、互いに接着工程されて
いる背板５６およびゴム板５８を含む多層構造を有す
る。背板５６には、つり下げピン６２がねじ結合してお
り、つり下げピン６２は、上型本体４６に形成された穴
６４に挿入され、側方からのボルト６６により固定され
ている。背板５６の側面のサイド型３４に接する部分に
は、キャビティ３６内を減圧するために、型どうしのシ
ールを行うためのＯリング６３が配置されている。ゴム
板５８は、図１に示した柔軟層２２に対応し、回路素子
１６や異方性導電膜１４を周囲より加圧することができ
るような柔軟性を有している。また、ゴム板５８は、そ
の弾性により、回路素子圧着後、加圧状態から開放され
ると、図示するような平板状に戻り、次回の加圧も同様
に行うことができる。
【００１９】ゴム板５８は、基板１０上に載置された回
路素子１６の上面が基板に対して平行でない場合など、
この歪みを吸収して全体に均一な加圧を行うために機能
する。例えば、回路素子１６の上面が、上型３０の先端
面と平行でなかった場合、ゴム板５８がなく、上型３０
が剛に形成されていれば、回路素子１６の最も高い部分
に大きな圧力が加わることになる。ゴム板５８を設ける
ことによって、回路素子１６の傾きを吸収することがで
きる。すなわち、ゴム板５８は、回路素子１６の傾きを
吸収できる程度に柔軟な層として機能する。したがっ
て、この柔軟な層は、要求される柔軟性を有するもので
あれば、ゴムに代えて、他の材料で構成することができ
る。本実施形態では、特に、耐熱性を考慮してシリコン
ゴムによりゴム板５８を形成しているが、他の種類のゴ
ム、および前述のように他の材料を用いることも可能で
ある。
【００２０】ゴム板５８の背板５６に接する面の縁に
は、バックアップリング６８が配置される。バックアッ
プリング６８は、ゴム板５８の縁に形成された環状の肩
部を埋めるような形状を有する。バックアップリングの
外周面は、サイド型３４の内側面に当接する。これによ
って、ゴム板５８が圧力によって型どうしの隙間から漏
れ出すことを阻止している。また、ゴム板５８の縁の部
分を窪ませて肩部を形成し、この肩部を埋めるようにバ
ックアップリング６８を配置したことにより、圧力が加
えられたゴム板５８自体が、バックアップリング６８の
背後から、これをサイド型３４の方向へ押しつける力を
加えるようになる。これによって、より強固にシールす
ることができる。
【００２１】サイド型３４は、４個の流体圧シリンダ７
２を介して上型３０につり下げ支持されている。サイド
型３４は、加圧パッド５０およびキャビティ３６の側方
を取り囲むような環形状を有している。流体圧シリンダ
７２は、加圧成形時において、サイド型３４を下型３２
に向けて押し、これらを密着させる。このとき、流体圧
シリンダ７２は、反作用として上型３０を押し上げよう
とするが、上型３０を下方に押すプレス力は、流体圧シ
リンダ７２の力に対して十分大きく、プレス力が実質的
に減少することはない。サイド型３４の内部には、ガス
などをキャビティ３６外に排出するための排気孔７４が
形成されている。サイド型３４の外周に沿って、環形状
のシール枠７６が固定されている。このシール枠７６
は、当接片７９と共に、キャビティ３６を含む、型によ
り略囲まれた空間を外部からシールするシール構造を形
成する。
【００２２】下型３２は、基板１０が載置される下型本
体７８を有し、下型本体７８はテーブル８０上に固定さ
れた加熱板８２上に載置される。加熱板８２の内部に
は、ヒータ８４が設けられており、ヒータの８４の発生
する熱が、加熱板８２と下型本体７８を介して基板１０
および異方性導電膜１４に伝達される。下型本体７８の
側方には、シール枠７６の内側面に当接する環状の当接
片７９が固定されている。
【００２３】下型本体７８の四隅には下方に向けて脚部
８６が形成されている。下型本体７８と脚部８６全体と
して、テーブル８０の加熱板８２をまたぐ形状となって
いる。脚部８６には、テーブル８０上に形成されたレー
ル８８の上面に当接し、下型３２の図２における上下位
置を規定する上下ローラ９０が回動可能に支持されてい
る。さらに、脚部８６には、レール８８の側面に当接
し、下型３２の図２における左右位置を規定する左右ロ
ーラ９２が回動可能に支持されている。
【００２４】本実施形態の圧着の手法によれば、一体に
載置された回路素子１６と異方性導電膜１４の周囲より
加圧を行うので、異方性導電膜１４が周囲にはみ出す量
を抑えることができる。例えば、図３に示すように、回
路素子１６の上面からのみ加圧棒２４で押圧する場合、
異方性導電膜１４が周囲にはみ出す。このはみ出す量を
見込んで、隣接する回路素子１６等の実装部品の間隔ｄ
を開けておく必要があり、従来、これが一つの制約とな
って実装密度が高められなかった。本実施形態によれ
ば、異方性導電膜１４のはみ出しを抑えることができる
ので、実装部品間の間隔を狭めることができ、実装密度
を高めることができる。
【００２５】また、厚さの異なる複数の集積回路チップ
等を同時に加圧することができる。図４（ａ）に示すよ
うに、従来は、厚さの異なる回路素子１６-1，１６-2を
圧着する場合、硬い加圧型で加圧すると、チップごとに
圧力が異なってしまうので、チップ一つ一つを順に加
圧、加熱する必要があった。しかし、本実施形態によれ
ば、図４（ｂ）に示すように、加圧型が柔軟な層２２を
有しているため、チップの厚さによる段差を吸収するこ
とができ、ほぼ等しい圧力で圧着を行うことができる。
これにより、実装の工数を大きく削減できる。
【００２６】また、複数の回路素子１６を一つ一つ加熱
して圧着する場合、圧着中のチップの近傍の未圧着のチ
ップおよび異方性導電膜１４に、圧着のための熱が伝わ
ってしまい、圧着前に異方性導電膜１４が硬化してしま
う場合があった。これを防止するために、従来は、熱の
影響が隣接するチップ等に及ばないように、集積回路チ
ップ間の間隔を開けておく必要があり、これが一つの制
約となって、実装密度が高められなかった。本実施形態
においては、複数の回路素子１６を同時に加熱圧着する
ことができるので、この面からも実装密度の向上に寄与
する。
【００２７】図５は、本実施形態にかかる加圧装置の他
の例の概略構成を示す図である。この加圧装置は、基板
１００の表裏に回路素子１０２を実装する場合に適した
装置である。基板１００を挟んだ上方と下方の構成は、
ほぼ基板に対し対称であり、以下においては、上側、下
側において同一の構成要素には、同一の符号を用い、特
に、これらの区別が必要な場合においては、それぞれ符
号にＡ、Ｂを付与して説明する。
【００２８】本装置は、基板１００および回路素子１０
２を挟持、加圧する加圧型１０４と、加圧型１０４の側
方を取り囲むように位置し、また基板１００の端部を支
持するサイド型１０６を有する。加圧型１０４は、図示
しない流体圧ピストンに結合される加圧型本体１０８を
含み、加圧型本体１０８の先端には、さらに加熱板１１
０および加圧パッド１１２が固定されている。加熱板１
１０は、穴付きボルトによって加圧型本体１０８に固定
されている。また、その内部には、ヒータ１１４が設け
られている。ヒータ１１４の加熱により加熱板１１０の
温度が上昇し、これが加圧パッド１１２を介して、加圧
対象物に伝達される。
【００２９】加圧パッド１１２は柔軟性および弾性を有
するゴム板で構成され、加熱板１１０に接着固定されて
いる。加圧型本体１０８の側面の、サイド型１０６に接
する部分には、上下の加圧型１０４およびサイド型１０
６により囲まれて形成されるキャビティを減圧するため
に、型どうしのシールを行うためのＯリング１１６が配
置されている。
【００３０】加圧パッド１１２は、基板１００上に載置
された回路素子１０２の、当該パットが接触する面が基
板に対して平行でない場合、また複数の回路素子１０２
の厚さが揃っていない場合など、これらの不揃いを吸収
して全体に均一な加圧を行うために機能する。すなわ
ち、加圧パッド１１２は、回路素子１０２の傾き、チッ
プ間の厚さの不揃いを吸収できる程度に柔軟な層、すな
わち図１に示す柔軟層２２として機能する。この柔軟な
層は、要求される柔軟性を有するものであれば、ゴムに
代えて、他の柔軟性材料で構成することができる。本実
施形態では、特に、耐熱性を考慮してシリコンゴムによ
り構成している。
【００３１】サイド型１０６は、４個の支持構造１１８
により加圧型１０４よりつり下げ支持されている。支持
構造１１８は、先端にストッパ１２０を有し、サイド型
１０６の図中上下方向に案内するガイドロッド１２２
と、サイド型１０６がストッパ１２０に当接するよう
に、これを付勢するばね１２４を有する。また、上方の
サイド型１０６内には、型に囲まれた空間（キャビテ
ィ）からガスを抜くための排気孔１２６が設けられてい
る。また、上下の加圧型１０４Ａ，１０４Ｂの移動を案
内するために、上方の加圧型本体１０８Ａにはガイドロ
ッド１２８が、下方の加圧型本体１０８Ｂには前記ガイ
ドロッド１２８が挿入されるガイドシリンダ１３０が設
けられている。
【００３２】回路素子１０２の実装を行うには、前述の
基板の一方の面にのみ実装を行うのと同様、基板１００
上に異方性導電膜と回路素子を重ねて配置する。基板１
００に上面に異方性導電膜を載置し、更に重ねて回路素
子を置く。この際、回路素子を軽く押圧して異方性導電
膜に押し付け、仮圧着を行う。基板１００をひっくり返
し、同様にして、もう一方の面にも回路素子を仮圧着す
る。先に基板上に載置された回路素子については、仮圧
着されているので、基板をひっくり返したとしても脱落
することはない。
【００３３】この基板１００を下方のサイド型１０６Ｂ
の内側の縁付近に設けられた肩部１３２に合わせて載置
する。そして、上下の加圧型１０４Ａ，１０４Ｂを接近
させる方向に移動させる。まず、上下のサイド型１０６
Ａ，１０６Ｂが当接する。さらに加圧型１０４Ａ，１０
４Ｂが接近すると、サイド型１０６Ａ，Ｂは、相対的に
ガイドロッド１２２上を移動し、加圧型による加圧が妨
げられないようにする。そして、柔軟性を有する加圧パ
ッド１１２により、基板１００、回路素子１０２を挟持
加圧する。また、同時にヒータ１１４により加熱し、前
述の異方性導電膜を硬化させて、回路素子１０２が実装
される。
【００３４】本装置によれば、同時に表裏に集積回路チ
ップを実装することができ、実装に要する工数を削減す
ることができる。また、前述の基板の１面にのみ実装す
る場合と同様、異方性導電膜のはみ出し、また未圧着の
ものに対する熱影響を防止し、これにより実装密度を向
上することができる。
【００３５】以上の実施形態において、異方性導電膜を
用いて回路素子と基板上の配線の電気的な接続、および
回路素子の基板への接着を行ったが、単に接着のみ行う
場合においては、異方性導電膜に代えて導電機能を有さ
ない接着用のフィルムを用いることができる。例えば、
熱硬化性樹脂フィルムなどを用い、加熱と加圧によって
回路素子の実装を行うことができる。
【図面の簡単な説明】
【図１】 本実施形態の集積回路チップの実装方法の説
明図である。
【図２】 集積回路チップ実装に用いる加圧装置の概略
構成を示す図である。
【図３】 集積回路チップ実装における問題点の一つを
説明するための図である。
【図４】 本実施形態の実装方法の特徴を説明するため
の図である。
【図５】 集積回路チップ実装に用いる他の加圧装置の
概略構成を示す図である。
【符号の説明】
１０ 基板、１２ 配線、１４ 異方性導電膜（接着フ
ィルム）、１６ 回路素子、１８ バンプ、２２ 柔軟
層、２４ 加圧棒。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E319 AA03 AB05 AC01 BB16 CC61 GG01 GG15 5F044 LL09 LL11 PP16

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 回路素子を基板上に実装する方法であっ
    て、 基板上に接着フィルムと、これに重ねて回路素子とを配
    置する工程と、 前記載置された回路素子を、この素子に接触する面に柔
    軟性を有する柔軟層を有する加圧型により加圧し、基板
    上に圧着する工程と、を有する回路素子の実装方法。
  2. 【請求項２】 請求項１に記載の回路素子の実装方法で
    あって、 前記接着フィルムは、熱硬化性樹脂フィルムであり、 前記回路素子を基板上に圧着する工程において、加圧と
    同時に加熱を行って圧着する、回路素子の実装方法。
  3. 【請求項３】 請求項１または２に記載の回路素子の実
    装方法において、前記回路素子を基板上に圧着する工程
    は、前記柔軟層が、一体となった回路素子と接着フィル
    ムの、前記加圧型に対向する面および側面全体に密着し
    て等方加圧を行う、回路素子の実装方法。
  4. 【請求項４】 請求項１〜３のいずれかに記載の回路素
    子の実装方法において、前記回路素子を基板上に圧着す
    る工程は、複数の回路素子を同時に圧着するものであ
    る、回路素子の実装方法。
  5. 【請求項５】 請求項１〜４のいずれかに記載の回路素
    子の実装方法において、 前記回路素子を配置する工程は、基板の表裏両面にチッ
    プを配置するものであり、 前記回路素子を圧着する工程は、基板の表裏両面のそれ
    ぞれに対向して、柔軟層を有する加圧型を設け、これら
    の加圧型により前記回路素子と共に基板を挟持して圧着
    を行うものである、回路素子の実装方法。
JP2001276806A 2001-09-12 2001-09-12 回路素子の実装方法 Expired - Lifetime JP4718734B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001276806A JP4718734B2 (ja) 2001-09-12 2001-09-12 回路素子の実装方法
EP02765504A EP1434261B1 (en) 2001-09-12 2002-09-12 Circuit device mounting method and press
CNA2007100917576A CN101043794A (zh) 2001-09-12 2002-09-12 电路元件安装方法以及加压装置
CNB028177886A CN1319140C (zh) 2001-09-12 2002-09-12 电路元件安装方法
KR1020047003466A KR100889283B1 (ko) 2001-09-12 2002-09-12 회로소자의 실장방법 및 가압장치
US10/489,680 US20040238115A1 (en) 2001-09-12 2002-09-12 Circuit device mounting method and press
PCT/JP2002/009342 WO2003025997A1 (en) 2001-09-12 2002-09-12 Circuit device mounitng method and press
DE60235821T DE60235821D1 (de) 2001-09-12 2002-09-12 Verfahren und presse zur montage einer schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001276806A JP4718734B2 (ja) 2001-09-12 2001-09-12 回路素子の実装方法

Publications (3)

Publication Number Publication Date
JP2003086635A true JP2003086635A (ja) 2003-03-20
JP2003086635A5 JP2003086635A5 (ja) 2008-11-13
JP4718734B2 JP4718734B2 (ja) 2011-07-06

Family

ID=19101453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001276806A Expired - Lifetime JP4718734B2 (ja) 2001-09-12 2001-09-12 回路素子の実装方法

Country Status (2)

Country Link
JP (1) JP4718734B2 (ja)
CN (1) CN101043794A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082744A1 (ja) * 2005-02-02 2006-08-10 Sony Chemical & Information Device Corporation 電気部品の実装装置
WO2007080956A1 (ja) * 2006-01-13 2007-07-19 Sony Chemical & Information Device Corporation 圧着装置及び実装方法
WO2007091635A1 (ja) * 2006-02-10 2007-08-16 Sony Chemical & Information Device Corporation 圧着装置
WO2007097223A1 (ja) * 2006-02-23 2007-08-30 Sony Chemical & Information Device Corporation 実装方法
WO2007138927A1 (ja) * 2006-06-01 2007-12-06 Sony Chemical & Information Device Corporation 熱圧着ヘッド及びこれを用いた実装装置
WO2008010516A1 (en) * 2006-07-19 2008-01-24 Sony Chemical & Information Device Corporation Mounting method using thermocompression head
JP2008205068A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 加圧ヘッドおよび部品圧着装置
CN100459080C (zh) * 2003-07-11 2009-02-04 索尼化学株式会社 电气部件的安装方法和安装装置
WO2009075160A1 (ja) * 2007-12-10 2009-06-18 Sony Chemical & Information Device Corporation 電気部品の実装方法及び実装装置
WO2009128206A1 (ja) * 2008-04-18 2009-10-22 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP2014017302A (ja) * 2012-07-06 2014-01-30 Furukawa Electric Co Ltd:The 電子部品の接合方法
WO2014167948A1 (ja) * 2013-04-08 2014-10-16 日東電工株式会社 封止シート貼付け方法および封止シート貼付け装置
GB2525605B (en) * 2014-04-28 2018-10-24 Flexenable Ltd Method of bonding flexible printed circuits

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3279929A1 (en) * 2015-03-31 2018-02-07 Shindengen Electric Manufacturing Co., Ltd. Pressurization unit
JP6181807B1 (ja) * 2016-04-27 2017-08-16 日機装株式会社 加圧装置および加圧方法
CN107682949A (zh) * 2017-09-27 2018-02-09 高雄 一种均衡加压垫、加热头及加热器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256311A (ja) * 1997-03-17 1998-09-25 Hitachi Chem Co Ltd マルチチップ実装法
JPH11297757A (ja) * 1998-04-10 1999-10-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256311A (ja) * 1997-03-17 1998-09-25 Hitachi Chem Co Ltd マルチチップ実装法
JPH11297757A (ja) * 1998-04-10 1999-10-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7556190B2 (en) 2003-07-11 2009-07-07 Sony Corporation Method and device for mounting electric component
CN100459080C (zh) * 2003-07-11 2009-02-04 索尼化学株式会社 电气部件的安装方法和安装装置
JP4841431B2 (ja) * 2005-02-02 2011-12-21 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装装置
US7857028B2 (en) 2005-02-02 2010-12-28 Sony Corporation Mounting device for electrical component
WO2006082744A1 (ja) * 2005-02-02 2006-08-10 Sony Chemical & Information Device Corporation 電気部品の実装装置
WO2007080956A1 (ja) * 2006-01-13 2007-07-19 Sony Chemical & Information Device Corporation 圧着装置及び実装方法
JP2007189100A (ja) * 2006-01-13 2007-07-26 Sony Chemical & Information Device Corp 圧着装置及び実装方法
US8011407B2 (en) 2006-01-13 2011-09-06 Sony Corporation Compression bonding device
US7736459B2 (en) 2006-01-13 2010-06-15 Sony Corporation Compression bonding device and a mounting method
WO2007091635A1 (ja) * 2006-02-10 2007-08-16 Sony Chemical & Information Device Corporation 圧着装置
US8241455B2 (en) 2006-02-10 2012-08-14 Sony Chemical & Information Device Corporation Method for packing electric components on a substrate
KR101235532B1 (ko) 2006-02-10 2013-02-21 데쿠세리아루즈 가부시키가이샤 압착 장치
JP2007214434A (ja) * 2006-02-10 2007-08-23 Sony Chemical & Information Device Corp 圧着装置
WO2007097223A1 (ja) * 2006-02-23 2007-08-30 Sony Chemical & Information Device Corporation 実装方法
EP1988570A1 (en) * 2006-02-23 2008-11-05 Sony Chemical & Information Device Corporation Mounting method
US8048254B2 (en) 2006-02-23 2011-11-01 Sony Chemical & Information Device Corporation Mounting method
EP1988570A4 (en) * 2006-02-23 2010-02-10 Sony Chem & Inf Device Corp attachment methods
KR101004229B1 (ko) * 2006-02-23 2010-12-24 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 실장 방법
JP2007227622A (ja) * 2006-02-23 2007-09-06 Sony Chemical & Information Device Corp 実装方法
WO2007138927A1 (ja) * 2006-06-01 2007-12-06 Sony Chemical & Information Device Corporation 熱圧着ヘッド及びこれを用いた実装装置
WO2008010516A1 (en) * 2006-07-19 2008-01-24 Sony Chemical & Information Device Corporation Mounting method using thermocompression head
US8114243B2 (en) 2006-07-19 2012-02-14 Sony Corporation Mounting method using thermocompression head
JP2008028039A (ja) * 2006-07-19 2008-02-07 Sony Chemical & Information Device Corp 熱圧着ヘッドを用いた実装方法
JP2008205068A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 加圧ヘッドおよび部品圧着装置
WO2009075160A1 (ja) * 2007-12-10 2009-06-18 Sony Chemical & Information Device Corporation 電気部品の実装方法及び実装装置
US8486212B2 (en) 2007-12-10 2013-07-16 Dexerials Corporation Method and apparatus for mounting electric component
WO2009128206A1 (ja) * 2008-04-18 2009-10-22 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
US8163599B2 (en) 2008-04-18 2012-04-24 Panasonic Corporation Flip-chip mounting method, flip-chip mounting apparatus and tool protection sheet used in flip-chip mounting apparatus
JP5208205B2 (ja) * 2008-04-18 2013-06-12 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP2014017302A (ja) * 2012-07-06 2014-01-30 Furukawa Electric Co Ltd:The 電子部品の接合方法
WO2014167948A1 (ja) * 2013-04-08 2014-10-16 日東電工株式会社 封止シート貼付け方法および封止シート貼付け装置
GB2525605B (en) * 2014-04-28 2018-10-24 Flexenable Ltd Method of bonding flexible printed circuits
US10405427B2 (en) 2014-04-28 2019-09-03 Flexenable Limited Method of bonding flexible printed circuits

Also Published As

Publication number Publication date
JP4718734B2 (ja) 2011-07-06
CN101043794A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
EP1434261B1 (en) Circuit device mounting method and press
JP4718734B2 (ja) 回路素子の実装方法
JP3949072B2 (ja) 加圧装置
JP3030201B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP3491827B2 (ja) 半導体装置及びその製造方法
JP2001237274A5 (ja)
JP2002359264A (ja) フリップチップ実装方法及び装置、半導体装置
JPH0529362A (ja) 半導体と基板との接合方法及び装置
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
US6559523B2 (en) Device for attaching a semiconductor chip to a chip carrier
JP2003077953A (ja) フリップチップ実装方法及び装置、半導体装置
JP2001223244A (ja) 加圧装置とこれを用いたバンプボンディング装置、貼り付け装置、及び圧着装置と、加圧方法
JP2003258413A (ja) 回路素子の実装装置および実装方法
JP2001230528A (ja) 実装装置及び実装方法
JP3617270B2 (ja) 電子装置の製造方法及び電子装置の製造装置
JP2003088998A (ja) 加圧装置
JP3022910B2 (ja) 半導体装置の製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP3564659B2 (ja) 微粒子を用いた接着方法及び熱圧着装置
JP2001127105A (ja) 半導体装置の製造方法及びボンディング用加圧治具
JP3637438B2 (ja) 配線基板の製造方法
JP3513793B2 (ja) 圧着介在用テープ構造
JP3344655B2 (ja) プリント配線板の製造方法及びプリント配線板製造用のプレス装置
JPH11251366A (ja) 半導体装置の製造方法および装置
JPH02110951A (ja) 半導体装置の製造方法および装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080912

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R150 Certificate of patent or registration of utility model

Ref document number: 4718734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term