JP2003086596A - シリコン半導体基板およびその製造方法 - Google Patents
シリコン半導体基板およびその製造方法Info
- Publication number
- JP2003086596A JP2003086596A JP2001280459A JP2001280459A JP2003086596A JP 2003086596 A JP2003086596 A JP 2003086596A JP 2001280459 A JP2001280459 A JP 2001280459A JP 2001280459 A JP2001280459 A JP 2001280459A JP 2003086596 A JP2003086596 A JP 2003086596A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon semiconductor
- silicon
- atoms
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 125
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 125
- 239000010703 silicon Substances 0.000 title claims abstract description 125
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000013078 crystal Substances 0.000 claims abstract description 68
- 238000010438 heat treatment Methods 0.000 claims abstract description 46
- 230000007547 defect Effects 0.000 claims abstract description 42
- 239000011800 void material Substances 0.000 claims abstract description 42
- 239000012298 atmosphere Substances 0.000 claims abstract description 20
- 230000001590 oxidative effect Effects 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 144
- 229910052757 nitrogen Inorganic materials 0.000 claims description 72
- 238000001816 cooling Methods 0.000 claims description 54
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 38
- 239000001301 oxygen Substances 0.000 claims description 38
- 229910052760 oxygen Inorganic materials 0.000 claims description 38
- 239000002244 precipitate Substances 0.000 claims description 20
- 238000001004 secondary ion mass spectrometry Methods 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 claims description 8
- 238000005204 segregation Methods 0.000 claims description 8
- 238000005247 gettering Methods 0.000 abstract description 16
- 150000004767 nitrides Chemical class 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract 3
- 125000004429 atom Chemical group 0.000 description 36
- 235000012431 wafers Nutrition 0.000 description 29
- 239000010410 layer Substances 0.000 description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 239000000047 product Substances 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005305 interferometry Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12674—Ge- or Si-base component
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ボイド系結晶の無欠陥領域を直下にゲッタリ
ングサイトとなる酸素析出物欠陥を高密度で有する構造
を持ったシリコン半導体基板およびその製造方法を提供
する。 【解決手段】 チョクラルスキー法により育成したシリ
コン単結晶から得たシリコン半導体基板を熱処理した基
板であって、酸素析出物結晶欠陥の無欠陥領域をＯｉ
ＤＺとし、０．１１μｍ以上のサイズのボイド系欠陥の
ない領域をＣＯＰ ＤＺとした時に の関係式を満たし、かつ酸素析出物結晶欠陥が５×１０
8個／ｃｍ3以上であることを特徴とするシリコン半導体
基板および５×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．
５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシ
リコン融液を用いてチョクラルスキー法により育成した
シリコン単結晶から得たシリコン半導体基板を、最高到
達温度１１５０℃以上の温度で１時間以上非酸化性雰囲
気中で熱処理をすることによる製造方法。
ングサイトとなる酸素析出物欠陥を高密度で有する構造
を持ったシリコン半導体基板およびその製造方法を提供
する。 【解決手段】 チョクラルスキー法により育成したシリ
コン単結晶から得たシリコン半導体基板を熱処理した基
板であって、酸素析出物結晶欠陥の無欠陥領域をＯｉ
ＤＺとし、０．１１μｍ以上のサイズのボイド系欠陥の
ない領域をＣＯＰ ＤＺとした時に の関係式を満たし、かつ酸素析出物結晶欠陥が５×１０
8個／ｃｍ3以上であることを特徴とするシリコン半導体
基板および５×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．
５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシ
リコン融液を用いてチョクラルスキー法により育成した
シリコン単結晶から得たシリコン半導体基板を、最高到
達温度１１５０℃以上の温度で１時間以上非酸化性雰囲
気中で熱処理をすることによる製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン半導体基
板およびその製造方法に関するものである。詳しく述べ
ると、ボイド系製品の無欠陥領域の直下に高ゲッタリン
グ層を有するシリコン半導体基板およびその製造方法に
関するものである。
板およびその製造方法に関するものである。詳しく述べ
ると、ボイド系製品の無欠陥領域の直下に高ゲッタリン
グ層を有するシリコン半導体基板およびその製造方法に
関するものである。
【０００２】
【従来の技術】従来、半導体基板のゲッタリング効果の
改善としては、チョクラルスキー法により引き上げられ
たシリコン単結晶から切り出されたシリコンウエーハで
あって、ミラー面の表層部の格子間酸素濃度が２×１０
17ａｔｏｍｓ／ｃｍ3以下であり、ミラー面表面から深
さ１０μｍ以上にわたる厚さの無欠陥層が形成され、前
記無欠陥層の酸素析出物等の微小欠陥密度が１０5個／
ｃｍ3以下であり、前記無欠陥層よりも深い領域には微
小欠陥が１０8個／ｃｍ3以上形成されたインターナル・
ゲッタリング層を有し、ミラー面の裏面側にはエクスタ
ーナル・ゲッタリング層を有さないことを特徴とするシ
リコンウエーハが知られている（特開平６−２５２１５
４号公報）。
改善としては、チョクラルスキー法により引き上げられ
たシリコン単結晶から切り出されたシリコンウエーハで
あって、ミラー面の表層部の格子間酸素濃度が２×１０
17ａｔｏｍｓ／ｃｍ3以下であり、ミラー面表面から深
さ１０μｍ以上にわたる厚さの無欠陥層が形成され、前
記無欠陥層の酸素析出物等の微小欠陥密度が１０5個／
ｃｍ3以下であり、前記無欠陥層よりも深い領域には微
小欠陥が１０8個／ｃｍ3以上形成されたインターナル・
ゲッタリング層を有し、ミラー面の裏面側にはエクスタ
ーナル・ゲッタリング層を有さないことを特徴とするシ
リコンウエーハが知られている（特開平６−２５２１５
４号公報）。
【０００３】一方、ボイド系欠陥の無欠陥層の改善とゲ
ッタリング効果の両者を改善したものとして、チョクラ
ルスキー法により窒素をドープして育成されたシリコン
単結晶棒をスライスして得たシリコン単結晶ウエーハで
あって、該シリコン単結晶ウエーハのゲッタリング熱処
理後またはデバイス製造熱処理後の無欠陥層深さが２〜
１２μｍであり、かつゲッタリング熱処理後またはデバ
イス製造熱処理後の内部微小欠陥密度が１×１０8〜２
×１０10個／ｃｍ3であることを特徴とするシリコン単
結晶ウエーハが知られている（特開２０００−２１１９
９５号公報）。
ッタリング効果の両者を改善したものとして、チョクラ
ルスキー法により窒素をドープして育成されたシリコン
単結晶棒をスライスして得たシリコン単結晶ウエーハで
あって、該シリコン単結晶ウエーハのゲッタリング熱処
理後またはデバイス製造熱処理後の無欠陥層深さが２〜
１２μｍであり、かつゲッタリング熱処理後またはデバ
イス製造熱処理後の内部微小欠陥密度が１×１０8〜２
×１０10個／ｃｍ3であることを特徴とするシリコン単
結晶ウエーハが知られている（特開２０００−２１１９
９５号公報）。
【０００４】しかしながら、前者は、窒素添加について
はなんら示唆されておらず、またボイド系欠陥の無欠陥
層についても全く開示されていない。一方、後者は、ボ
イド系結晶欠陥と酸素析出物系欠陥の表面からの深さを
共に制御するという窒素濃度およびシリコン単結晶引上
げ時に１１００℃の温度域を通過する時の冷却速度（以
下冷却速度とのみ記述）の最適化については何ら示唆さ
れていない。
はなんら示唆されておらず、またボイド系欠陥の無欠陥
層についても全く開示されていない。一方、後者は、ボ
イド系結晶欠陥と酸素析出物系欠陥の表面からの深さを
共に制御するという窒素濃度およびシリコン単結晶引上
げ時に１１００℃の温度域を通過する時の冷却速度（以
下冷却速度とのみ記述）の最適化については何ら示唆さ
れていない。
【０００５】すなわち、従来の技術によれば、ボイド系
結晶欠陥の無欠陥領域深さを深くするには、アニ−ル時
間を長時間化するかあるいはアニ−ル温度を高温化する
ことにより対応しているが、その際に、酸素の外方拡散
が進み、酸素析出物の無欠陥領域幅はより深くなり、酸
素析出物も溶解してゲッタリング効果を弱めてしまうと
いう欠点があった。
結晶欠陥の無欠陥領域深さを深くするには、アニ−ル時
間を長時間化するかあるいはアニ−ル温度を高温化する
ことにより対応しているが、その際に、酸素の外方拡散
が進み、酸素析出物の無欠陥領域幅はより深くなり、酸
素析出物も溶解してゲッタリング効果を弱めてしまうと
いう欠点があった。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
目的は、新規なシリコン半導体基板およびその製造方法
を提供することにある。
目的は、新規なシリコン半導体基板およびその製造方法
を提供することにある。
【０００７】本発明のさらに他の目的は、ボイド系結晶
の無欠陥領域の直下にゲッタリングサイトとなる酸素析
出物欠陥を高密度で有する構造を持ったシリコン半導体
基板およびその製造方法を提供することにある。
の無欠陥領域の直下にゲッタリングサイトとなる酸素析
出物欠陥を高密度で有する構造を持ったシリコン半導体
基板およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記諸目的は、下記
（１）〜（６）により達成される。
（１）〜（６）により達成される。
【０００９】（１） チョクラルスキー法または磁場印
加チョクラルスキー法により育成したシリコン単結晶か
ら得たシリコン半導体基板を熱処理した基板であって、
酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺとし、
０．１１μｍ以上のサイズのボイド系欠陥のない領域を
ＣＯＰ ＤＺとした時に、
加チョクラルスキー法により育成したシリコン単結晶か
ら得たシリコン半導体基板を熱処理した基板であって、
酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺとし、
０．１１μｍ以上のサイズのボイド系欠陥のない領域を
ＣＯＰ ＤＺとした時に、
【００１０】
【数４】
【００１１】の関係式を満たし、かつ酸素析出物結晶欠
陥が５×１０8個／ｃｍ3以上であることを特徴とするシ
リコン半導体基板。
陥が５×１０8個／ｃｍ3以上であることを特徴とするシ
リコン半導体基板。
【００１２】（２） 表面から５μｍ以上の深さに二次
イオン質量分析法（ＳＩＭＳ）による窒素分析におい
て、平均信号強度の２倍以上の信号強度を示す窒素偏析
による局所濃化部をもつことを特徴とする前記（１）に
記載のシリコン半導体基板の製造方法。
イオン質量分析法（ＳＩＭＳ）による窒素分析におい
て、平均信号強度の２倍以上の信号強度を示す窒素偏析
による局所濃化部をもつことを特徴とする前記（１）に
記載のシリコン半導体基板の製造方法。
【００１３】（３） 窒素濃度５×１０14ａｔｏｍｓ／
ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下であ
り、シリコン半導体基板を非酸化性雰囲気中で熱処理し
た後に、該基板中心での表面から１μｍ深さの酸素濃度
が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ表面
から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭ
Ｓ）による窒素分析において、平均信号強度の２倍以上
の信号強度を示す窒素偏析による局所濃化部をもつこと
を特徴とする前記（１）記載のシリコン半導体基板の製
造方法。
ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下であ
り、シリコン半導体基板を非酸化性雰囲気中で熱処理し
た後に、該基板中心での表面から１μｍ深さの酸素濃度
が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ表面
から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭ
Ｓ）による窒素分析において、平均信号強度の２倍以上
の信号強度を示す窒素偏析による局所濃化部をもつこと
を特徴とする前記（１）記載のシリコン半導体基板の製
造方法。
【００１４】（４） ５×１０17ａｔｏｍｓ／ｃｍ3以
上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を
含有するシリコン融液を用いてチョクラルスキー法また
は磁場印加チョクラルスキー法により育成したシリコン
単結晶から得たシリコン半導体基板を、最高到達温度１
１５０℃以上の温度で１時間以上非酸化性雰囲気中で熱
処理することにより、該基板中心での表面から１μｍ深
さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であ
り、かつ表面から５μｍ以上の深さに二次イオン質量分
析法（ＳＩＭＳ）による窒素分析において、平均信号強
度の２倍以上の信号強度を示す窒素偏析による局所濃化
部をもつことを特徴とする前記（１）に記載のシリコン
半導体基板の製造方法。
上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を
含有するシリコン融液を用いてチョクラルスキー法また
は磁場印加チョクラルスキー法により育成したシリコン
単結晶から得たシリコン半導体基板を、最高到達温度１
１５０℃以上の温度で１時間以上非酸化性雰囲気中で熱
処理することにより、該基板中心での表面から１μｍ深
さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であ
り、かつ表面から５μｍ以上の深さに二次イオン質量分
析法（ＳＩＭＳ）による窒素分析において、平均信号強
度の２倍以上の信号強度を示す窒素偏析による局所濃化
部をもつことを特徴とする前記（１）に記載のシリコン
半導体基板の製造方法。
【００１５】（５） ５×１０17ａｔｏｍｓ／ｃｍ3以
上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を
含有するシリコン融液を用いてチョクラルスキー法また
は磁場印加チョクラルスキー法により引き上げ時の冷却
速度が５℃／ｍｉｎ以上にて育成した最大ボイド体積が
熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／
ｃｍ3かつ引き上げの際の冷却速度をＣＲ℃／ｍｉｎと
した時に
上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を
含有するシリコン融液を用いてチョクラルスキー法また
は磁場印加チョクラルスキー法により引き上げ時の冷却
速度が５℃／ｍｉｎ以上にて育成した最大ボイド体積が
熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／
ｃｍ3かつ引き上げの際の冷却速度をＣＲ℃／ｍｉｎと
した時に
【００１６】
【数５】
【００１７】で示される関係式を満たす冷却速度と窒素
濃度にて得られたシリコン半導体基板を、最高到達温度
１１５０℃以上の温度で１時間以上非酸化性雰囲気中で
熱処理をすることを特徴とする前記（１）に記載のシリ
コン半導体基板の製造方法。
濃度にて得られたシリコン半導体基板を、最高到達温度
１１５０℃以上の温度で１時間以上非酸化性雰囲気中で
熱処理をすることを特徴とする前記（１）に記載のシリ
コン半導体基板の製造方法。
【００１８】（６） １×１０18ａｔｏｍｓ／ｃｍ3以
上１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有
するシリコン融液を用いてチョクラルスキー法または磁
場印加チョクラルスキー法により引き上げ時の冷却速度
が１℃／ｍｉｎ以上５℃／ｍｉｎ未満にて育成した最大
ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮ
ａｔｏｍｓ／ｃｍ3かつ引き上げの際の冷却速度をＣＲ
℃／ｍｉｎとした時に
上１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有
するシリコン融液を用いてチョクラルスキー法または磁
場印加チョクラルスキー法により引き上げ時の冷却速度
が１℃／ｍｉｎ以上５℃／ｍｉｎ未満にて育成した最大
ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮ
ａｔｏｍｓ／ｃｍ3かつ引き上げの際の冷却速度をＣＲ
℃／ｍｉｎとした時に
【００１９】
【数６】
【００２０】で示される関係式を満たす冷却速度および
窒素濃度にて得られたシリコン半導体基板を、最高到達
温度１２００℃以上の温度で１時間以上非酸化性雰囲気
中で熱処理をすることを特徴とする前記（１）に記載の
シリコン半導体基板の製造方法。
窒素濃度にて得られたシリコン半導体基板を、最高到達
温度１２００℃以上の温度で１時間以上非酸化性雰囲気
中で熱処理をすることを特徴とする前記（１）に記載の
シリコン半導体基板の製造方法。
【００２１】
【発明の実施の形態】本発明によるシリコン半導体基板
は、チョクラルスキー法（以下、「ＣＺ法」という。）
または磁場印加チョクラルスキー法（以下、「磁場印加
ＣＺ法」という。）により育成したシリコン単結晶棒を
所定の厚みにスライスして得られるものである。
は、チョクラルスキー法（以下、「ＣＺ法」という。）
または磁場印加チョクラルスキー法（以下、「磁場印加
ＣＺ法」という。）により育成したシリコン単結晶棒を
所定の厚みにスライスして得られるものである。
【００２２】すなわち、ＣＺ法は、石英ルツボ中に収容
された多結晶シリコン原料の融液に種結晶を接触させ、
これを回転させながらゆっくりと引き上げて所望直径の
シリコン単結晶棒を育成する方法であるが、予め石英ル
ツボ内に窒化物を入れておくか、シリコン融液中に窒化
物を投入するか、または雰囲気ガスを窒素を含む雰囲気
とすること等によって、引き上げ結晶中に窒素をドープ
することができる。この際、窒化物の量あるいは窒素ガ
スの濃度あるいは導入時間等を調整することによって、
結晶中のドープ量を制御することができる。また、磁場
印加ＣＺ法の場合にも、石英ルツボ内に磁場を印加させ
ながら行なう以外はＣＺ法の場合と同様である。このよ
うにして、例えばシリコン半導体基板の場合は５×１０
14〜１×１０16ａｔｏｍｓ／ｃｍ3あるいは引き上げ時
のシリコン融液中で５×１０17〜１．５×１０19ａｔｏ
ｍｓ／ｃｍ3の窒素濃度に制御することも容易に行うこ
とができる。
された多結晶シリコン原料の融液に種結晶を接触させ、
これを回転させながらゆっくりと引き上げて所望直径の
シリコン単結晶棒を育成する方法であるが、予め石英ル
ツボ内に窒化物を入れておくか、シリコン融液中に窒化
物を投入するか、または雰囲気ガスを窒素を含む雰囲気
とすること等によって、引き上げ結晶中に窒素をドープ
することができる。この際、窒化物の量あるいは窒素ガ
スの濃度あるいは導入時間等を調整することによって、
結晶中のドープ量を制御することができる。また、磁場
印加ＣＺ法の場合にも、石英ルツボ内に磁場を印加させ
ながら行なう以外はＣＺ法の場合と同様である。このよ
うにして、例えばシリコン半導体基板の場合は５×１０
14〜１×１０16ａｔｏｍｓ／ｃｍ3あるいは引き上げ時
のシリコン融液中で５×１０17〜１．５×１０19ａｔｏ
ｍｓ／ｃｍ3の窒素濃度に制御することも容易に行うこ
とができる。
【００２３】また、前述したように本発明では、ＣＺ法
または磁場印加ＣＺ法によって窒素をドープしたシリコ
ン単結晶棒を育成する際に、単結晶棒に含有される酸素
濃度を、６．５×１０17〜１×１０18ａｔｏｍｓ/ｃｍ3
の範囲に制御することが好ましい。シリコン単結晶棒を
育成する際に、含有される酸素濃度を上記範囲に低下さ
せる方法は、従来から慣用されている方法によれば良
い。例えばルツボ回転数の減少、導入ガス流量の増加、
雰囲気圧力の低下、シリコン融液の温度分布および対流
の調整等の手段によって、簡単に上記酸素濃度範囲とす
ることが出来る。
または磁場印加ＣＺ法によって窒素をドープしたシリコ
ン単結晶棒を育成する際に、単結晶棒に含有される酸素
濃度を、６．５×１０17〜１×１０18ａｔｏｍｓ/ｃｍ3
の範囲に制御することが好ましい。シリコン単結晶棒を
育成する際に、含有される酸素濃度を上記範囲に低下さ
せる方法は、従来から慣用されている方法によれば良
い。例えばルツボ回転数の減少、導入ガス流量の増加、
雰囲気圧力の低下、シリコン融液の温度分布および対流
の調整等の手段によって、簡単に上記酸素濃度範囲とす
ることが出来る。
【００２４】また、前述したように本発明では、ＣＺ法
または磁場印加ＣＺ法によって窒素をドープしたシリコ
ン単結晶棒を育成する際に、結晶成長中の１１００℃の
温度域を通過する時の冷却速度を１〜１５℃／ｍｉｎに
制御することが好ましい。実際にこのような結晶製造条
件を実現するためには、例えば、結晶の引上げ速度を調
整して結晶の成長速度を増減させる方法により行うこと
が可能である。あるいは、ＣＺ法または磁場印加ＣＺ法
シリコン単結晶製造装置のチャンバー内において、結晶
を任意の冷却速度で冷却することができる装置を設けれ
ば良い。このような冷却装置としては、冷却ガスを吹き
付けて結晶を冷却できる装置あるいは、融液面上の一定
位置に、結晶を囲うように水冷リングを設ける等の方法
を適用することができる。この場合、上記冷却法と結晶
の引上速度を調整することによって、上記冷却速度範囲
内とすることができる。
または磁場印加ＣＺ法によって窒素をドープしたシリコ
ン単結晶棒を育成する際に、結晶成長中の１１００℃の
温度域を通過する時の冷却速度を１〜１５℃／ｍｉｎに
制御することが好ましい。実際にこのような結晶製造条
件を実現するためには、例えば、結晶の引上げ速度を調
整して結晶の成長速度を増減させる方法により行うこと
が可能である。あるいは、ＣＺ法または磁場印加ＣＺ法
シリコン単結晶製造装置のチャンバー内において、結晶
を任意の冷却速度で冷却することができる装置を設けれ
ば良い。このような冷却装置としては、冷却ガスを吹き
付けて結晶を冷却できる装置あるいは、融液面上の一定
位置に、結晶を囲うように水冷リングを設ける等の方法
を適用することができる。この場合、上記冷却法と結晶
の引上速度を調整することによって、上記冷却速度範囲
内とすることができる。
【００２５】このようにしてＣＺ法または磁場印加ＣＺ
法において、所望濃度の窒素がドープされ、所望濃度の
酸素を含有し、所望の冷却速度で結晶成長がなされたシ
リコン単結晶棒を得ることができる。これを通常の方法
にしたがい、内周刃スライサあるいはワイヤソー等の切
断装置でスライスした後、面取り、ラッピング、エッチ
ング、研磨等の工程を経てシリコン単結晶ウエーハに加
工する。もちろん、これらの工程は例示列挙したにとど
まり、この他にも洗浄等種々の工程があり得るし、工程
順の変更、一部省略等目的に応じ適宜工程は変更使用さ
れている。
法において、所望濃度の窒素がドープされ、所望濃度の
酸素を含有し、所望の冷却速度で結晶成長がなされたシ
リコン単結晶棒を得ることができる。これを通常の方法
にしたがい、内周刃スライサあるいはワイヤソー等の切
断装置でスライスした後、面取り、ラッピング、エッチ
ング、研磨等の工程を経てシリコン単結晶ウエーハに加
工する。もちろん、これらの工程は例示列挙したにとど
まり、この他にも洗浄等種々の工程があり得るし、工程
順の変更、一部省略等目的に応じ適宜工程は変更使用さ
れている。
【００２６】そして、このようにして得られたシリコン
単結晶ウエーハを、その後のゲッタリング熱処理および
／またはデバイス製造熱処理において熱処理を施すこと
により、酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺ
とし、０．１１μｍ以上のサイズのボイド系欠陥のない
領域をＣＯＰ ＤＺとした時に、
単結晶ウエーハを、その後のゲッタリング熱処理および
／またはデバイス製造熱処理において熱処理を施すこと
により、酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺ
とし、０．１１μｍ以上のサイズのボイド系欠陥のない
領域をＣＯＰ ＤＺとした時に、
【００２７】
【数７】
【００２８】の関係式を満たし、かつ酸素析出物結晶欠
陥が５×１０8個／ｃｍ3以上、好ましくは１×１０9〜
１×１０10個／ｃｍ3のシリコン半導体基板が得られ
る。なお、ここにＯｉ ＤＺ（酸素析出物無欠陥層）の
値は、ＢＭＤアナライザー（ＭＯ４）による測定結果の
無欠陥層深さ（ＤＺ）であり、測定条件として１０％の
ＮＤフィルターをかけて、バルク部分の酸素析出物欠陥
密度の３０％の密度である深さを酸素析出物欠陥の無欠
陥層（Ｏｉ ＤＺ）とする。
陥が５×１０8個／ｃｍ3以上、好ましくは１×１０9〜
１×１０10個／ｃｍ3のシリコン半導体基板が得られ
る。なお、ここにＯｉ ＤＺ（酸素析出物無欠陥層）の
値は、ＢＭＤアナライザー（ＭＯ４）による測定結果の
無欠陥層深さ（ＤＺ）であり、測定条件として１０％の
ＮＤフィルターをかけて、バルク部分の酸素析出物欠陥
密度の３０％の密度である深さを酸素析出物欠陥の無欠
陥層（Ｏｉ ＤＺ）とする。
【００２９】本発明において、
【数２】および
【数３】にて熱処理前のシリコン半導体基板の最大ボイ
ド体積の上限を規定しているが、実施例ではこのボイド
体積をＯＰＰ（赤外干渉法）最大シグナル強度からも計
算している。ボイド体積をＴＥＭにより実際に求めるの
は費用および時間の点で困難なので、我々は実際に所定
のボイド体積になっているかを今後確認するため、ＴＥ
Ｍ観察により求めた評価ウエーハ中での最大ボイド体積
とＯＰＰ最大シグナル強度の間の関係を明らかにした。
ＯＰＰ最大シグナル強度からボイド体積を計算する計算
式は、冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満、
３℃／ｍｉｎ以上５℃／ｍｉｎ未満、５℃／ｍｉｎ以上
の場合と窒素濃度により換算式が以下のように異なるこ
とがＴＥＭ観察によるボイド体積の測定とＯＰＰ最大シ
グナル強度の対応から確認している。その結果によれ
ば、冷却速度が５℃／ｍｉｎ以上かつ熱処理前シリコン
半導体基板の窒素濃度が５×１０14ａｔｏｍｓ/ｃｍ3未
満または冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満
かつ窒素濃度が２×１０14ａｔｏｍｓ／ｃｍ3未満の場
合
ド体積の上限を規定しているが、実施例ではこのボイド
体積をＯＰＰ（赤外干渉法）最大シグナル強度からも計
算している。ボイド体積をＴＥＭにより実際に求めるの
は費用および時間の点で困難なので、我々は実際に所定
のボイド体積になっているかを今後確認するため、ＴＥ
Ｍ観察により求めた評価ウエーハ中での最大ボイド体積
とＯＰＰ最大シグナル強度の間の関係を明らかにした。
ＯＰＰ最大シグナル強度からボイド体積を計算する計算
式は、冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満、
３℃／ｍｉｎ以上５℃／ｍｉｎ未満、５℃／ｍｉｎ以上
の場合と窒素濃度により換算式が以下のように異なるこ
とがＴＥＭ観察によるボイド体積の測定とＯＰＰ最大シ
グナル強度の対応から確認している。その結果によれ
ば、冷却速度が５℃／ｍｉｎ以上かつ熱処理前シリコン
半導体基板の窒素濃度が５×１０14ａｔｏｍｓ/ｃｍ3未
満または冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満
かつ窒素濃度が２×１０14ａｔｏｍｓ／ｃｍ3未満の場
合
【００３０】
【数８】
【００３１】で表される。
【００３２】冷却速度が５℃／ｍｉｎ以上で熱処理前の
シリコン半導体基板中の窒素濃度が５×１０14以上１×
１０16ａｔｏｍｓ/ｃｍ3以下または冷却速度が３℃/ｍ
ｉｎ以上５℃/ｍｉｎ未満で熱処理前シリコン半導体基
板中の窒素濃度が２×１０14ａｔｏｍｓ/ｃｍ3以上２×
１０15ａｔｏｍｓ/ｃｍ3未満、または冷却速度が１℃／
ｍｉｎ以上３℃／ｍｉｎ未満かつ熱処理前シリコン半導
体基板の窒素濃度２×１０14ａｔｏｍｓ/ｃｍ3以上１×
１０15ａｔｏｍｓ／ｃｍ3未満の場合
シリコン半導体基板中の窒素濃度が５×１０14以上１×
１０16ａｔｏｍｓ/ｃｍ3以下または冷却速度が３℃/ｍ
ｉｎ以上５℃/ｍｉｎ未満で熱処理前シリコン半導体基
板中の窒素濃度が２×１０14ａｔｏｍｓ/ｃｍ3以上２×
１０15ａｔｏｍｓ/ｃｍ3未満、または冷却速度が１℃／
ｍｉｎ以上３℃／ｍｉｎ未満かつ熱処理前シリコン半導
体基板の窒素濃度２×１０14ａｔｏｍｓ/ｃｍ3以上１×
１０15ａｔｏｍｓ／ｃｍ3未満の場合
【００３３】
【数９】
【００３４】で表される。
【００３５】冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ
未満で熱処理前シリコンウエーハ中窒素濃度が１×１０
15ａｔｏｍｓ／ｃｍ3以上、または冷却速度が３℃／ｍ
ｉｎ以上５℃／ｍｉｎ未満で熱処理前シリコン半導体基
板中の窒素濃度２×１０15ｓｔｏｍｓ／ｃｍ3以上１×
１０16ａｔｏｍｓ／ｃｍ3以下の場合
未満で熱処理前シリコンウエーハ中窒素濃度が１×１０
15ａｔｏｍｓ／ｃｍ3以上、または冷却速度が３℃／ｍ
ｉｎ以上５℃／ｍｉｎ未満で熱処理前シリコン半導体基
板中の窒素濃度２×１０15ｓｔｏｍｓ／ｃｍ3以上１×
１０16ａｔｏｍｓ／ｃｍ3以下の場合
【００３６】
【数１０】
【００３７】で表される。
【００３８】本関係式を用いることにより、窒素を添加
した場合のシリコン半導体基板中のボイド系欠陥の最大
サイズを求めることが出来、製造した熱処理前のシリコ
ン半導体基板が本発明で規定したボイド系欠陥のサイズ
に制御されていることを確認できる。
した場合のシリコン半導体基板中のボイド系欠陥の最大
サイズを求めることが出来、製造した熱処理前のシリコ
ン半導体基板が本発明で規定したボイド系欠陥のサイズ
に制御されていることを確認できる。
【００３９】実施例ではＯＰＰ最大シグナル強度から求
めた測定ウエーハ中の最大ボイド体積が該実施例記載の
冷却速度および窒素濃度を
めた測定ウエーハ中の最大ボイド体積が該実施例記載の
冷却速度および窒素濃度を
【数２】および
【数３】に当てはめて計算した値とほとんど同程度であ
り、その値はそれぞれ
り、その値はそれぞれ
【数２】および
【数３】で制限された１０００００ｎｍ3および１５０
０００ｎｍ3以下であることが示され、一方で比較例で
は該値以上のボイド体積よりも大きいことが示され、そ
の実施例および比較例により請求項１記載の
０００ｎｍ3以下であることが示され、一方で比較例で
は該値以上のボイド体積よりも大きいことが示され、そ
の実施例および比較例により請求項１記載の
【数１】を満足するシリコン半導体基板を得るには冷却
速度および窒素濃度の限定が本発明の範囲がある必要が
あることが示されている。
速度および窒素濃度の限定が本発明の範囲がある必要が
あることが示されている。
【００４０】また、本発明によるシリコン半導体基板
は、偏析した窒素がＢＭＤアナライザーで測定できない
程微小な酸素析出物欠陥を形成することから、表面の無
欠陥層を確実に確保するために、表面から５μｍ以上の
深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分
析において、平均信号強度の２倍以上の信号強度を示す
窒素偏析による局所濃化部を有していることが好まし
い。
は、偏析した窒素がＢＭＤアナライザーで測定できない
程微小な酸素析出物欠陥を形成することから、表面の無
欠陥層を確実に確保するために、表面から５μｍ以上の
深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分
析において、平均信号強度の２倍以上の信号強度を示す
窒素偏析による局所濃化部を有していることが好まし
い。
【００４１】また、本発明によるシリコン半導体基板
は、窒素濃度が５×１０14ａｔｏｍｓ／ｃｍ3〜１×１
０16ａｔｏｍｓ／ｃｍ3であり、かつシリコン半導体基
板を非酸化性雰囲気中、例えば水素、窒素、アルゴン、
ヘリウム、これらのガスの１種または２種以上の混合ガ
ス等の雰囲気中で熱処理した後に、該基板中心での表面
から１μｍ深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃ
ｍ3以下であり、前述の理由により、表面から５μｍ以
上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒
素分析において、平均信号強度の２倍以上の信号強度を
示す窒素偏析による局所濃化部を有していることが、さ
らに好ましい。ここで窒素濃度の上限を１×１０16ａｔ
ｏｍｓ/ｃｍ3に決めた理由は、窒素濃度が１×１０16ａ
ｔｏｍｓ／ｃｍ3を越えると、シリコン単結晶棒を引き
上げる際に、多結晶化する恐れがあるのを避けるためで
ある。
は、窒素濃度が５×１０14ａｔｏｍｓ／ｃｍ3〜１×１
０16ａｔｏｍｓ／ｃｍ3であり、かつシリコン半導体基
板を非酸化性雰囲気中、例えば水素、窒素、アルゴン、
ヘリウム、これらのガスの１種または２種以上の混合ガ
ス等の雰囲気中で熱処理した後に、該基板中心での表面
から１μｍ深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃ
ｍ3以下であり、前述の理由により、表面から５μｍ以
上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒
素分析において、平均信号強度の２倍以上の信号強度を
示す窒素偏析による局所濃化部を有していることが、さ
らに好ましい。ここで窒素濃度の上限を１×１０16ａｔ
ｏｍｓ/ｃｍ3に決めた理由は、窒素濃度が１×１０16ａ
ｔｏｍｓ／ｃｍ3を越えると、シリコン単結晶棒を引き
上げる際に、多結晶化する恐れがあるのを避けるためで
ある。
【００４２】このように、本発明は、デバイス活性層で
あるボイド系結晶欠陥の無欠陥領域の深さを制御しつ
つ、その直下にゲッタリングサイトとなる酸素析出物系
欠陥を作成することができることを特徴とし、窒素濃度
および冷却速度の範囲を限定することで、その両者の表
層無欠陥性を酸素析出物ＤＺ（Ｏｉ ＤＺ）およびボイ
ド系欠陥の無欠陥領域（ＣＯＰ ＤＺ）とした時に、
あるボイド系結晶欠陥の無欠陥領域の深さを制御しつ
つ、その直下にゲッタリングサイトとなる酸素析出物系
欠陥を作成することができることを特徴とし、窒素濃度
および冷却速度の範囲を限定することで、その両者の表
層無欠陥性を酸素析出物ＤＺ（Ｏｉ ＤＺ）およびボイ
ド系欠陥の無欠陥領域（ＣＯＰ ＤＺ）とした時に、
【００４３】
【数１１】
【００４４】に制御できることを特徴とする。
【００４５】このような物性を有するシリコン半導体基
板は、インゴット引き上げ時の冷却速度が５℃／ｍｉｎ
以上の場合は、５×１０17〜１．５×１０19ａｔｏｍｓ
／ｃｍ3、冷却速度が１℃／ｍｉｎ以上５℃／ｍｉｎ未
満の場合は、１×１０18〜１．５×１０19ａｔｏｍｓ／
ｃｍ3の窒素を含有するシリコン融液を用いて、ＣＺ法
または磁場印加ＣＺ法により育成したシリコン単結晶か
ら得られたシリコン半導体基板を、最高到達温度１１５
０℃以上、好ましくは１２００℃〜１２５０℃温度で１
時間以上前記非酸化性雰囲気中で熱処理することにより
製造されたものが望ましい。
板は、インゴット引き上げ時の冷却速度が５℃／ｍｉｎ
以上の場合は、５×１０17〜１．５×１０19ａｔｏｍｓ
／ｃｍ3、冷却速度が１℃／ｍｉｎ以上５℃／ｍｉｎ未
満の場合は、１×１０18〜１．５×１０19ａｔｏｍｓ／
ｃｍ3の窒素を含有するシリコン融液を用いて、ＣＺ法
または磁場印加ＣＺ法により育成したシリコン単結晶か
ら得られたシリコン半導体基板を、最高到達温度１１５
０℃以上、好ましくは１２００℃〜１２５０℃温度で１
時間以上前記非酸化性雰囲気中で熱処理することにより
製造されたものが望ましい。
【００４６】また、本発明によるシリコン半導体基板を
より確実に実現するためには、５×１０17ａｔｏｍｓ／
ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有
するシリコン融液を用いてＣＺ法または磁場印加ＣＺ法
により引き上げ時の１１００℃での冷却速度が５℃／ｍ
ｉｎ以上、好ましくは５〜１５℃／ｍｉｎにて育成した
最大ボイド体積が熱処理前のシリコン基板中の窒素濃度
をＮａｔｏｍｓ／ｃｍ 3かつ引き上げの際の１１００℃
の温度域を通過するときの冷却速度をＣＲ℃／ｍｉｎと
した時に
より確実に実現するためには、５×１０17ａｔｏｍｓ／
ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有
するシリコン融液を用いてＣＺ法または磁場印加ＣＺ法
により引き上げ時の１１００℃での冷却速度が５℃／ｍ
ｉｎ以上、好ましくは５〜１５℃／ｍｉｎにて育成した
最大ボイド体積が熱処理前のシリコン基板中の窒素濃度
をＮａｔｏｍｓ／ｃｍ 3かつ引き上げの際の１１００℃
の温度域を通過するときの冷却速度をＣＲ℃／ｍｉｎと
した時に
【００４７】
【数１２】
【００４８】で示される関係式を満たす冷却速度と窒素
濃度にて得られたシリコン半導体基板の場合は、最高到
達温度１１５０℃以上にて１時間以上、好ましくは１２
００〜１２５０℃の温度で０．５時間以上、好ましくは
１〜２時間前記非酸化性雰囲気中で熱処理をすることに
より製造することが好ましい。
濃度にて得られたシリコン半導体基板の場合は、最高到
達温度１１５０℃以上にて１時間以上、好ましくは１２
００〜１２５０℃の温度で０．５時間以上、好ましくは
１〜２時間前記非酸化性雰囲気中で熱処理をすることに
より製造することが好ましい。
【００４９】また、冷却速度が５℃／ｍｉｎ未満と遅く
なった場合は、ボイド系欠陥が大きくなることから、ボ
イドを収縮させるために、より多量の窒素を必要とし、
かつ冷却速度が遅い場合よりも厚い内壁酸化膜を熱処理
で拡散させるために熱処理温度はより高温が望ましくな
る。従って、生産性よく本発明の請求項1のシリコン半
導体基板を確実に得るためには、１×１０18ａｔｏｍｓ
／ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含
有するシリコン融液を用いてＣＺ法または磁場印加ＣＺ
法により冷却速度が１℃／ｍｉｎ以上かつ５℃／ｍｉｎ
未満、好ましくは３〜５℃／ｍｉｎにて育成したシリコ
ン半導体基板の最大ボイド体積が熱処理前のシリコン基
板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3、引き上げの際
の１１００℃の温度域を通過するときの冷却速度をＣＲ
℃／ｍｉｎとした時に
なった場合は、ボイド系欠陥が大きくなることから、ボ
イドを収縮させるために、より多量の窒素を必要とし、
かつ冷却速度が遅い場合よりも厚い内壁酸化膜を熱処理
で拡散させるために熱処理温度はより高温が望ましくな
る。従って、生産性よく本発明の請求項1のシリコン半
導体基板を確実に得るためには、１×１０18ａｔｏｍｓ
／ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含
有するシリコン融液を用いてＣＺ法または磁場印加ＣＺ
法により冷却速度が１℃／ｍｉｎ以上かつ５℃／ｍｉｎ
未満、好ましくは３〜５℃／ｍｉｎにて育成したシリコ
ン半導体基板の最大ボイド体積が熱処理前のシリコン基
板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3、引き上げの際
の１１００℃の温度域を通過するときの冷却速度をＣＲ
℃／ｍｉｎとした時に
【００５０】
【数１３】
【００５１】で示される関係式を満たす冷却速度および
窒素濃度にて得られたシリコン半導体基板を、最高到達
温度１２００℃以上、好ましくは１２００〜１２５０℃
の温度で１時間以上、好ましくは１〜２時間前記非酸化
性雰囲気中で熱処理をすることにより製造することが好
ましい。
窒素濃度にて得られたシリコン半導体基板を、最高到達
温度１２００℃以上、好ましくは１２００〜１２５０℃
の温度で１時間以上、好ましくは１〜２時間前記非酸化
性雰囲気中で熱処理をすることにより製造することが好
ましい。
【００５２】本発明の製造法により製造したシリコン半
導体基板は、そのウエーハ中央で表面から１μｍの深さ
の酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であれ
ば、ＣＯＰ ＤＺが５μｍ以上確保され、かつ不純物の
ゲッタリングに優れた
導体基板は、そのウエーハ中央で表面から１μｍの深さ
の酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であれ
ば、ＣＯＰ ＤＺが５μｍ以上確保され、かつ不純物の
ゲッタリングに優れた
【数１】の関係式を満たすシリコン半導体基板が製造で
きる。
きる。
【００５３】
【実施例】以下、本発明を、実施例および比較例を挙げ
てより具体的に説明するが、本発明はこれらに限定され
るものではない。
てより具体的に説明するが、本発明はこれらに限定され
るものではない。
【００５４】ＣＺ法により、直径６インチの結晶引き上
げには１８インチの石英ルツボに、また直径８インチの
結晶引き上げには２２インチの石英ルツボに原料の多結
晶シリコンをチャージし、表１に示すように、直径６イ
ンチおよび８インチＰ型、方位＜１００＞、抵抗率８．
５〜１１．５Ω・ｃｍのシリコン単結晶棒を、窒素濃
度、酸素濃度、平均ＳＬおよび冷却速度の条件を変えて
調整した。
げには１８インチの石英ルツボに、また直径８インチの
結晶引き上げには２２インチの石英ルツボに原料の多結
晶シリコンをチャージし、表１に示すように、直径６イ
ンチおよび８インチＰ型、方位＜１００＞、抵抗率８．
５〜１１．５Ω・ｃｍのシリコン単結晶棒を、窒素濃
度、酸素濃度、平均ＳＬおよび冷却速度の条件を変えて
調整した。
【００５５】窒素ドープ量の制御は、原料中に予め所定
量の窒化珪素膜を有するシリコンウエーハを投入してお
くことにより行なった。酸素濃度の制御は、引き上げ中
ルツボ回転を制御することにより行なった。冷却速度の
制御は、単結晶棒の引上げ速度を変化させ、結晶の成長
速度を変化させることにより行なった。得られたシリコ
ン単結晶棒の測定値は、表１に示す通りであった。
量の窒化珪素膜を有するシリコンウエーハを投入してお
くことにより行なった。酸素濃度の制御は、引き上げ中
ルツボ回転を制御することにより行なった。冷却速度の
制御は、単結晶棒の引上げ速度を変化させ、結晶の成長
速度を変化させることにより行なった。得られたシリコ
ン単結晶棒の測定値は、表１に示す通りであった。
【００５６】
【表１】
【００５７】このようにして得られた単結晶棒から、ワ
イヤソーを用いてウエーハを切り出し、面取り、ラッピ
ング、エッチング、鏡面研磨加工を施して、窒素のドー
プ量、酸素濃度及び冷却速度以外の条件はほぼ同一とし
たシリコン単結晶鏡面ウエーハを各々複数枚作製した。
イヤソーを用いてウエーハを切り出し、面取り、ラッピ
ング、エッチング、鏡面研磨加工を施して、窒素のドー
プ量、酸素濃度及び冷却速度以外の条件はほぼ同一とし
たシリコン単結晶鏡面ウエーハを各々複数枚作製した。
【００５８】このようにして得られたシリコン単結晶ウ
エーハにゲッタリング熱処理を施した。この場合のゲッ
タリング熱処理は、シリコン単結晶ウエーハを水素２０
容量％とアルゴン８０容量％から成る雰囲気下で、８０
０〜１０００℃の温度域では８℃／ｍｉｎの昇温率、１
０００〜１１００℃の温度域では４℃／ｍｉｎの昇温
率、１１００〜１１５０℃の温度域では１℃／ｍｉｎの
昇温率、１１５０〜１２００℃の温度域では１℃／ｍｉ
ｎの昇温率で昇温し、最高到達温度が１１５０℃では４
時間または８時間保持、また１２００℃まで昇温した場
合は、３０分から２時間保持する。保持後、１２００〜
１１５０℃の温度域では１℃／ｍｉｎの降温率、１１５
０〜１１００℃の温度域では１℃／ｍｉｎの降温率、１
１００〜８００℃の温度域では４℃／ｍｉｎの降温率で
冷却することにより行なった。なお、この熱処理の際の
非酸化性雰囲気は、アルゴンおよび水素容量％の比率を
変えても同様であり、極端にはアルゴン１００容量％や
水素１００容量％であっても良い。
エーハにゲッタリング熱処理を施した。この場合のゲッ
タリング熱処理は、シリコン単結晶ウエーハを水素２０
容量％とアルゴン８０容量％から成る雰囲気下で、８０
０〜１０００℃の温度域では８℃／ｍｉｎの昇温率、１
０００〜１１００℃の温度域では４℃／ｍｉｎの昇温
率、１１００〜１１５０℃の温度域では１℃／ｍｉｎの
昇温率、１１５０〜１２００℃の温度域では１℃／ｍｉ
ｎの昇温率で昇温し、最高到達温度が１１５０℃では４
時間または８時間保持、また１２００℃まで昇温した場
合は、３０分から２時間保持する。保持後、１２００〜
１１５０℃の温度域では１℃／ｍｉｎの降温率、１１５
０〜１１００℃の温度域では１℃／ｍｉｎの降温率、１
１００〜８００℃の温度域では４℃／ｍｉｎの降温率で
冷却することにより行なった。なお、この熱処理の際の
非酸化性雰囲気は、アルゴンおよび水素容量％の比率を
変えても同様であり、極端にはアルゴン１００容量％や
水素１００容量％であっても良い。
【００５９】ついで、これらのシリコン単結晶ウエーハ
の無欠陥層深さを評価した。この無欠陥層深さの評価
は、まず表面再研磨を行い、表面からの研磨除去量を変
えたウエーハを準備した。そして、ＳＣ−１混合液（ア
ンモニア水（ＮＨ4ＯＨ）と過酸化水素水（Ｈ2Ｏ2）及
び超純水の１：１：２０の混合液）にて、ウエーハを温
度約８０℃で１時間洗浄することにより微小なＣＯＰを
顕在化させ、ウエーハ表面をＫＬＡ／Ｔｅｎｃｏｒ社製
ＳＰ１パーティクル測定装置にて、そのウエーハ表面に
存在する大きさが０．１１μｍ以上のＣＯＰ（Ｃｒｙｓ
ｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）に
ついて、ＣＯＰ数をカウントすることによって測定す
る。そして、このＳＣ−１混合液による洗浄を１０回繰
り返し、洗浄前のＣＯＰ数から１０回洗浄後に測定した
ＣＯＰ数の増加分を、ＳＣ−１混合液でエッチングによ
り除去した体積で除し、ＣＯＰ体積密度を計算する。な
お、再研磨による研磨除去厚は１，３，５，７，１２μ
ｍの深さまで行なった。
の無欠陥層深さを評価した。この無欠陥層深さの評価
は、まず表面再研磨を行い、表面からの研磨除去量を変
えたウエーハを準備した。そして、ＳＣ−１混合液（ア
ンモニア水（ＮＨ4ＯＨ）と過酸化水素水（Ｈ2Ｏ2）及
び超純水の１：１：２０の混合液）にて、ウエーハを温
度約８０℃で１時間洗浄することにより微小なＣＯＰを
顕在化させ、ウエーハ表面をＫＬＡ／Ｔｅｎｃｏｒ社製
ＳＰ１パーティクル測定装置にて、そのウエーハ表面に
存在する大きさが０．１１μｍ以上のＣＯＰ（Ｃｒｙｓ
ｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）に
ついて、ＣＯＰ数をカウントすることによって測定す
る。そして、このＳＣ−１混合液による洗浄を１０回繰
り返し、洗浄前のＣＯＰ数から１０回洗浄後に測定した
ＣＯＰ数の増加分を、ＳＣ−１混合液でエッチングによ
り除去した体積で除し、ＣＯＰ体積密度を計算する。な
お、再研磨による研磨除去厚は１，３，５，７，１２μ
ｍの深さまで行なった。
【００６０】また、無欠陥層深さについては、上記と同
様に、表面からの研磨除去量を変えたウエーハについ
て、酸化膜耐圧品質を評価することによっても行なっ
た。酸化膜耐圧品質評価は、ＴＺＤＢ（Ｔｉｍｅ Ｚｅ
ｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）の
Ｃモード収率、詳しくはリンドープポリシリコン電極
（酸化膜厚２５ｎｍ、電極面積２０ｍｍ2）を作製し、
判定電流値１００ｍＡ／ｃｍ2で評価した絶縁破壊電界
１１ＭＶ／ｃｍ以上のものを良品として、ウエーハ面内
の全ての電極を測定した場合の良品率を調べた。
様に、表面からの研磨除去量を変えたウエーハについ
て、酸化膜耐圧品質を評価することによっても行なっ
た。酸化膜耐圧品質評価は、ＴＺＤＢ（Ｔｉｍｅ Ｚｅ
ｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）の
Ｃモード収率、詳しくはリンドープポリシリコン電極
（酸化膜厚２５ｎｍ、電極面積２０ｍｍ2）を作製し、
判定電流値１００ｍＡ／ｃｍ2で評価した絶縁破壊電界
１１ＭＶ／ｃｍ以上のものを良品として、ウエーハ面内
の全ての電極を測定した場合の良品率を調べた。
【００６１】また酸素析出物結晶欠陥密度およびＯｉ
ＤＺを調べるために、本発明品であるシリコン単結晶ウ
エーハに、デバイス熱処理を模した熱処理を施した。こ
の熱処理は、シリコン単結晶ウエーハを窒素雰囲気で、
８００℃の熱処理を４時間施した後、さらに１０００℃
の酸化熱処理を１６時間施すことによって行なった。
ＤＺを調べるために、本発明品であるシリコン単結晶ウ
エーハに、デバイス熱処理を模した熱処理を施した。こ
の熱処理は、シリコン単結晶ウエーハを窒素雰囲気で、
８００℃の熱処理を４時間施した後、さらに１０００℃
の酸化熱処理を１６時間施すことによって行なった。
【００６２】また、引上げ後のミラー化した後の熱処理
前シリコン単結晶ウエーハの内部微小欠陥のうち最大シ
グナル強度を持つ欠陥のサイズを評価した。この内部微
小欠陥密度の測定はＯＰＰ（Ｏｐｔｉｃａｌ Ｐｒｅｃ
ｉｐｉｔａｔｅ Ｐｒｏｆｉｌｅｒ）法で行なった。こ
のＯＰＰ法は、ノルマルスキータイプ微分干渉顕微鏡を
応用したもので、まず光源からでたレーザ光を偏光プリ
ズムで２本の直交する９０°位相が異なる直線偏光のビ
ームに分離して、ウエーハ鏡面側から入射させる。この
時１つのビームが欠陥を横切ると位相シフトが生じ、も
う１つのビームとの位相差が生じる。この位相差をウエ
ーハ裏面透過後に、偏光アナライザーにより検出するこ
とにより欠陥を検出する。
前シリコン単結晶ウエーハの内部微小欠陥のうち最大シ
グナル強度を持つ欠陥のサイズを評価した。この内部微
小欠陥密度の測定はＯＰＰ（Ｏｐｔｉｃａｌ Ｐｒｅｃ
ｉｐｉｔａｔｅ Ｐｒｏｆｉｌｅｒ）法で行なった。こ
のＯＰＰ法は、ノルマルスキータイプ微分干渉顕微鏡を
応用したもので、まず光源からでたレーザ光を偏光プリ
ズムで２本の直交する９０°位相が異なる直線偏光のビ
ームに分離して、ウエーハ鏡面側から入射させる。この
時１つのビームが欠陥を横切ると位相シフトが生じ、も
う１つのビームとの位相差が生じる。この位相差をウエ
ーハ裏面透過後に、偏光アナライザーにより検出するこ
とにより欠陥を検出する。
【００６３】こうして得られた測定結果を
【表２】〜
【表６】に示した。ここで無欠陥層深さの評価について
は、ＣＯＰ数による評価は上記ＳＣ−１混合液による繰
り返し洗浄により行い、ウエーハ面内のＣＯＰ体積密度
が２×１０5個／ｃｍ3以下であること、かつ酸化膜耐圧
（ＴＺＤＢ）による評価で良品率が９０％以上を満たす
深さを無欠陥層であるとして評価している。
は、ＣＯＰ数による評価は上記ＳＣ−１混合液による繰
り返し洗浄により行い、ウエーハ面内のＣＯＰ体積密度
が２×１０5個／ｃｍ3以下であること、かつ酸化膜耐圧
（ＴＺＤＢ）による評価で良品率が９０％以上を満たす
深さを無欠陥層であるとして評価している。
【００６４】ここで
【表２】〜
【表３】は、６インチにおける本発明品の実施例であ
り、請求項１および２項を満足するシリコン半導体基板
であるとともに、３項から５項までの製造条件を満たし
ている。つまり、冷却速度５℃／ｍｉｎ以上で窒素濃度
が５×１０14ａｔｏｍｓ/ｃｍ3以上であり、かつ非酸化
雰囲気中で１１５０℃以上で１時間以上の熱処理を行
い、熱処理後の表層から１μｍ深さでの酸素濃度が、Ｓ
ＩＭＳによる測定において７×１０17ａｔｏｍｓ/ｃｍ3
以下である条件を満たしている。
り、請求項１および２項を満足するシリコン半導体基板
であるとともに、３項から５項までの製造条件を満たし
ている。つまり、冷却速度５℃／ｍｉｎ以上で窒素濃度
が５×１０14ａｔｏｍｓ/ｃｍ3以上であり、かつ非酸化
雰囲気中で１１５０℃以上で１時間以上の熱処理を行
い、熱処理後の表層から１μｍ深さでの酸素濃度が、Ｓ
ＩＭＳによる測定において７×１０17ａｔｏｍｓ/ｃｍ3
以下である条件を満たしている。
【００６５】なお、本実施例でアニール条件が１２００
℃×０時間の条件は、１１５０℃〜１２００℃での昇降
温時間が合計で１００分（この温度域での昇降温率は１
℃/ｍｉｎであるため）であり、本発明の製造条件であ
る１１５０℃以上で１時間以上という条件を満たしてい
る。
℃×０時間の条件は、１１５０℃〜１２００℃での昇降
温時間が合計で１００分（この温度域での昇降温率は１
℃/ｍｉｎであるため）であり、本発明の製造条件であ
る１１５０℃以上で１時間以上という条件を満たしてい
る。
【００６６】表中の計算ボイド体積は、それぞれの実施
例で示された冷却速度および窒素濃度により
例で示された冷却速度および窒素濃度により
【数２】の左辺の計算式から求めた熱処理前シリコン半
導体基板の最大ボイド体積である。また、表中のＯＰＰ
計算ボイド体積はＯＰＰ測定による最大シグナル強度か
ら
導体基板の最大ボイド体積である。また、表中のＯＰＰ
計算ボイド体積はＯＰＰ測定による最大シグナル強度か
ら
【数８】から
【数１０】により求めた値であり、該ボイド体積は上記
【数２】の左辺で計算された最大ボイド体積（表中の計
算ボイド体積）と同様に、
算ボイド体積）と同様に、
【数２】の左辺で示された最大許容ボイド体積１０００
００ｎｍ3以下を満たしており、ＯＰＰによる評価によ
って得られた熱処理前シリコン半導体基板が本発明で制
限された範囲であるか確認できる。なお、ＯＰＰ測定か
ら求めた最大シグナル強度は測定装置上あるデジタル化
された測定値しかとれない。このため、ＯＰＰ最大シグ
ナル強度から求めたボイド体積と
００ｎｍ3以下を満たしており、ＯＰＰによる評価によ
って得られた熱処理前シリコン半導体基板が本発明で制
限された範囲であるか確認できる。なお、ＯＰＰ測定か
ら求めた最大シグナル強度は測定装置上あるデジタル化
された測定値しかとれない。このため、ＯＰＰ最大シグ
ナル強度から求めたボイド体積と
【数２】から求めたボイド体積はまったく同じ値にはな
らない。
らない。
【００６７】また、
【表４】は直径６インチにおける本発明のシリコン半導
体基板の条件を満たさない比較例品である。これらは請
求項３項から５項までの製造条件において主に窒素濃度
が本発明の範囲外であるため、請求項１項記載の酸素析
出物結晶欠陥は５×１０8個／ｃｍ3以下と満足するとは
限らず、（Ｏｉ ＤＺ）−（ＣＯＰ ＤＺ）≦１０μｍ
の関係を満たしていない。
体基板の条件を満たさない比較例品である。これらは請
求項３項から５項までの製造条件において主に窒素濃度
が本発明の範囲外であるため、請求項１項記載の酸素析
出物結晶欠陥は５×１０8個／ｃｍ3以下と満足するとは
限らず、（Ｏｉ ＤＺ）−（ＣＯＰ ＤＺ）≦１０μｍ
の関係を満たしていない。
【００６８】さらに、
【表５】は直径８インチで例示された本発明の請求項６
の実施品例であり、本例示品は請求項１を満足するシリ
コン半導体基板である。つまり、冷却速度１℃／ｍｉｎ
以上５℃／ｍｉｎ未満で熱処理前シリコン半導体基板中
の窒素濃度が１×１０15ａｔｏｍｓ/ｃｍ3以上であり、
かつ非酸化雰囲気中で１２００℃以上で１時間以上の熱
処理を行い、熱処理後の表層から１μｍ深さでの酸素濃
度が、ＳＩＭＳによる測定において７×１０17ａｔｏｍ
ｓ/ｃｍ3以下の条件を満たす。
の実施品例であり、本例示品は請求項１を満足するシリ
コン半導体基板である。つまり、冷却速度１℃／ｍｉｎ
以上５℃／ｍｉｎ未満で熱処理前シリコン半導体基板中
の窒素濃度が１×１０15ａｔｏｍｓ/ｃｍ3以上であり、
かつ非酸化雰囲気中で１２００℃以上で１時間以上の熱
処理を行い、熱処理後の表層から１μｍ深さでの酸素濃
度が、ＳＩＭＳによる測定において７×１０17ａｔｏｍ
ｓ/ｃｍ3以下の条件を満たす。
【００６９】
【表５】中の計算ボイド体積はそれぞれの実施例で示さ
れた冷却速度および窒素濃度により
れた冷却速度および窒素濃度により
【数３】の左辺の計算式から求めた熱処理前シリコン半
導体基板の最大ボイド体積である。また、表中のＯＰＰ
計算ボイド体積はＯＰＰ測定による最大シグナル強度を
導体基板の最大ボイド体積である。また、表中のＯＰＰ
計算ボイド体積はＯＰＰ測定による最大シグナル強度を
【数８】から
【数１０】の関係式に代入して求めた値であり、該計算
ボイド体積および該ＯＰＰ計算ボイド体積は
ボイド体積および該ＯＰＰ計算ボイド体積は
【数３】の左辺の最大許容ボイド体積である１５０００
０ｎｍ3以下である。
０ｎｍ3以下である。
【００７０】さらに、表６は、主に直径８インチで例示
された本発明の請求項６で記載されたシリコン半導体基
板の条件を満たさない比較例品である。これらは請求項
６項の製造条件において主に窒素濃度が本発明の範囲外
であるため、請求項１項記載の酸素析出物結晶欠陥であ
る５×１０8個／ｃｍ3を満足するとは限らず、（Ｏｉ
ＤＺ）−（ＣＯＰ ＤＺ）≦１０μｍの関係を満たして
いない。
された本発明の請求項６で記載されたシリコン半導体基
板の条件を満たさない比較例品である。これらは請求項
６項の製造条件において主に窒素濃度が本発明の範囲外
であるため、請求項１項記載の酸素析出物結晶欠陥であ
る５×１０8個／ｃｍ3を満足するとは限らず、（Ｏｉ
ＤＺ）−（ＣＯＰ ＤＺ）≦１０μｍの関係を満たして
いない。
【００７１】
【表２】
【００７２】
【表３】
【００７３】
【表４】
【００７４】
【表５】
【００７５】
【表６】
【００７６】
【発明の効果】以上述べたように、本発明によるシリコ
ン半導体基板は、ボイド系欠陥の無欠陥領域の直下にゲ
ッタリングサイトとなる酸素析出物欠陥を高密度で有す
る構造を持つようにボイド系結晶欠陥の無欠陥領域の深
さおよび酸素析出物欠陥の密度およびその発生深さを制
御できる発明である。そしてこの技術は、熱処理前のシ
リコン半導体基板中の窒素濃度および冷却速度の範囲を
本発明の範囲に限定することにより可能となるものであ
る。
ン半導体基板は、ボイド系欠陥の無欠陥領域の直下にゲ
ッタリングサイトとなる酸素析出物欠陥を高密度で有す
る構造を持つようにボイド系結晶欠陥の無欠陥領域の深
さおよび酸素析出物欠陥の密度およびその発生深さを制
御できる発明である。そしてこの技術は、熱処理前のシ
リコン半導体基板中の窒素濃度および冷却速度の範囲を
本発明の範囲に限定することにより可能となるものであ
る。
Claims (6)
- 【請求項１】 チョクラルスキー法または磁場印加チョ
クラルスキー法により育成したシリコン単結晶から得た
シリコン半導体基板を熱処理した基板であって、酸素析
出物結晶欠陥の無欠陥領域をＯｉ ＤＺとし、０．１１
μｍ以上のサイズのボイド系欠陥のない領域をＣＯＰ
ＤＺとした時に、 【数１】 の関係式を満たし、かつ酸素析出物結晶欠陥が５×１０
8個／ｃｍ3以上であることを特徴とするシリコン半導体
基板。 - 【請求項２】 表面から５μｍ以上の深さに二次イオン
質量分析法（ＳＩＭＳ）による窒素分析において、平均
信号強度の２倍以上の信号強度を示す窒素偏析による局
所濃化部をもつことを特徴とする請求項１に記載のシリ
コン半導体基板。 - 【請求項３】 窒素濃度５×１０14ａｔｏｍｓ／ｃｍ3
以上１×１０16ａｔｏｍｓ／ｃｍ3以下であるシリコン
半導体基板を非酸化性雰囲気中で熱処理した後に、該基
板中心での表面から１μｍ深さの酸素濃度が７×１０16
ａｔｏｍｓ／ｃｍ3以下であり、かつ表面から５μｍ以
上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒
素分析において、平均信号強度の２倍以上の信号強度を
示す窒素偏析による局所濃化部をもつことを特徴とする
請求項１記載のシリコン半導体基板の製造方法。 - 【請求項４】 ５×１０17ａｔｏｍｓ／ｃｍ3以上１．
５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシ
リコン融液を用いてチョクラルスキー法または磁場印加
チョクラルスキー法により育成したシリコン単結晶から
得たシリコン半導体基板を、最高到達温度１１５０℃以
上の温度で１時間以上非酸化性雰囲気中で熱処理するこ
とにより、該基板中心での表面から１μｍ深さの酸素濃
度が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ表
面から５μｍ以上の深さに二次イオン質量分析法（ＳＩ
ＭＳ）による窒素分析において、平均信号強度の２倍以
上の信号強度を示す窒素偏析による局所濃化部をもつこ
とを特徴とする請求項１に記載のシリコン半導体基板の
製造方法。 - 【請求項５】 ５×１０17ａｔｏｍｓ／ｃｍ3以上１．
５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシ
リコン融液を用いてチョクラルスキー法または磁場印加
チョクラルスキー法により引上げ、引き上げ時に１１０
０℃の温度域を通過する時の冷却速度が５℃／ｍｉｎ以
上にて育成したシリコン単結晶から得たシリコン半導体
基板であり、熱処理前のシリコン基板中の窒素濃度をＮ
ａｔｏｍｓ／ｃｍ3かつ引き上げの際の１１００℃の温
度域を通過するときの冷却速度をＣＲ℃／ｍｉｎとした
時にボイド系欠陥の最大ボイド体積が 【数２】 で示される関係式を満たす冷却速度と窒素濃度にて得ら
れたシリコン半導体基板を、最高到達温度１１５０℃以
上の温度で１時間以上非酸化性雰囲気中で熱処理をする
ことを特徴とする請求項1に記載のシリコン半導体基板
の製造方法。 - 【請求項６】 １×１０18ａｔｏｍｓ／ｃｍ3以上１．
５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシ
リコン融液を用いてチョクラルスキー法または磁場印加
チョクラルスキー法により引上げ、引き上げ時に１１０
０℃の温度域を通過する時の冷却速度が１℃／ｍｉｎ以
上５℃／ｍｉｎ未満にて育成したシリコン単結晶から得
られたシリコン半導体基板であり、熱処理前のシリコン
基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げ
の際の１１００℃の温度域を通過するときの冷却速度を
ＣＲ℃／ｍｉｎとした時にボイド系欠陥の最大ボイド体
積が 【数３】 で示される関係式を満たす冷却速度および窒素濃度にて
得られたシリコン半導体基板を、最高到達温度１２００
℃以上の温度で１時間以上非酸化性雰囲気中で熱処理を
することを特徴とする請求項１記載のシリコン半導体基
板の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280459A JP4567251B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
| KR1020020052526A KR100566824B1 (ko) | 2001-09-14 | 2002-09-02 | 실리콘 반도체기판 및 그의 제조방법 |
| DE60205316T DE60205316T2 (de) | 2001-09-14 | 2002-09-05 | Halbleitersubstrat aus Silizium und Verfahren zu ihrer Herstellung |
| EP02019802A EP1293592B1 (en) | 2001-09-14 | 2002-09-05 | Silicon semiconductor substrate and preparation thereof |
| US10/236,273 US7208043B2 (en) | 2001-09-14 | 2002-09-06 | Silicon semiconductor substrate and preparation thereof |
| TW091120810A TWI284685B (en) | 2001-09-14 | 2002-09-12 | Silicon semiconductor substrate and preparation thereof |
| CNB021431817A CN1191608C (zh) | 2001-09-14 | 2002-09-16 | 硅半导体基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280459A JP4567251B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086596A true JP2003086596A (ja) | 2003-03-20 |
| JP4567251B2 JP4567251B2 (ja) | 2010-10-20 |
Family
ID=19104454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001280459A Expired - Lifetime JP4567251B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7208043B2 (ja) |
| EP (1) | EP1293592B1 (ja) |
| JP (1) | JP4567251B2 (ja) |
| KR (1) | KR100566824B1 (ja) |
| CN (1) | CN1191608C (ja) |
| DE (1) | DE60205316T2 (ja) |
| TW (1) | TWI284685B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10205084B4 (de) * | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
| US7368407B2 (en) * | 2003-05-30 | 2008-05-06 | Yasufuku Ceramics Co., Ltd. | High-frequency porcelain composition, process for producing the same and planar high-frequency circuit |
| US20070034251A1 (en) * | 2003-07-25 | 2007-02-15 | Ge Energy (Usa) Llc | Semiconductor elements having zones of reduced oxygen |
| DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| KR100539275B1 (ko) * | 2004-07-12 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP5188673B2 (ja) * | 2005-06-09 | 2013-04-24 | 株式会社Ｓｕｍｃｏ | Ｉｇｂｔ用のシリコンウェーハ及びその製造方法 |
| JP2007022864A (ja) * | 2005-07-19 | 2007-02-01 | Sumco Corp | シリコン単結晶の製造方法 |
| JP4760729B2 (ja) * | 2006-02-21 | 2011-08-31 | 株式会社Ｓｕｍｃｏ | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 |
| US9120088B2 (en) | 2008-05-29 | 2015-09-01 | The Board Of Trustees Of The University Of Illinois | Heavily doped metal oxides and methods for making the same |
| EP2309038B1 (en) * | 2009-10-08 | 2013-01-02 | Siltronic AG | production method of an epitaxial wafer |
| JP5572569B2 (ja) | 2011-02-24 | 2014-08-13 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
| JP6652959B2 (ja) | 2014-07-31 | 2020-02-26 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ |
| CN105297140B (zh) * | 2015-09-10 | 2019-10-25 | 上海超硅半导体有限公司 | 硅片及退火处理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000026196A (ja) * | 1998-05-01 | 2000-01-25 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
| JP2001220291A (ja) * | 2000-02-01 | 2001-08-14 | Komatsu Electronic Metals Co Ltd | シリコンウエハの製造方法 |
| JP2002100632A (ja) * | 2000-09-20 | 2002-04-05 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法およびシリコンウエーハ |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1242014B (it) * | 1990-11-15 | 1994-02-02 | Memc Electronic Materials | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
| JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
| EP0603780B1 (en) * | 1992-12-21 | 1998-04-29 | Nippon Steel Corporation | Method of growing compound semiconductor on silicon wafer |
| JP3080501B2 (ja) * | 1993-03-01 | 2000-08-28 | 東芝セラミックス株式会社 | シリコンウェーハの製造方法 |
| US5833749A (en) * | 1995-01-19 | 1998-11-10 | Nippon Steel Corporation | Compound semiconductor substrate and process of producing same |
| JP2687103B2 (ja) * | 1995-03-24 | 1997-12-08 | 科学技術振興事業団 | 温度分布を制御したＳｉ単結晶育成方法 |
| JP2760957B2 (ja) * | 1995-03-24 | 1998-06-04 | 科学技術振興事業団 | 融液中の対流場を制御した単結晶育成方法 |
| EP0733726A3 (en) * | 1995-03-24 | 1997-05-02 | Koji Izunome | Growing silicon single crystal with a uniform distribution of doping in the longitudinal or radial direction |
| DE19637182A1 (de) * | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
| US6485807B1 (en) * | 1997-02-13 | 2002-11-26 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects, and methods of preparing the same |
| KR100508048B1 (ko) * | 1997-04-09 | 2005-08-17 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 저결함 밀도 실리콘 잉곳의 제조 방법 |
| JPH1160379A (ja) * | 1997-06-10 | 1999-03-02 | Nippon Steel Corp | 無転位シリコン単結晶の製造方法 |
| JP3919308B2 (ja) * | 1997-10-17 | 2007-05-23 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ |
| KR100565438B1 (ko) * | 1998-02-02 | 2006-03-30 | 신닛뽄세이테쯔 카부시키카이샤 | Soi기판 및 그의 제조방법 |
| TW589415B (en) * | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| KR100541882B1 (ko) * | 1998-05-01 | 2006-01-16 | 왁커 엔에스씨이 코포레이션 | 실리콘 반도체 기판 및 그의 제조 방법 |
| DE19823962A1 (de) * | 1998-05-28 | 1999-12-02 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Einkristalls |
| JPH11349393A (ja) * | 1998-06-03 | 1999-12-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
| KR20010031444A (ko) * | 1998-08-31 | 2001-04-16 | 와다 다다시 | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 |
| WO2000022197A1 (en) * | 1998-10-14 | 2000-04-20 | Memc Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
| JP2000256092A (ja) * | 1999-03-04 | 2000-09-19 | Shin Etsu Handotai Co Ltd | シリコンウエーハ |
| DE19925044B4 (de) * | 1999-05-28 | 2005-07-21 | Siltronic Ag | Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben |
| JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| JP4224966B2 (ja) * | 1999-10-15 | 2009-02-18 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法 |
| KR100378184B1 (ko) * | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
| JP4566478B2 (ja) * | 2001-08-09 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| JP4549589B2 (ja) * | 2001-09-14 | 2010-09-22 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
-
2001
- 2001-09-14 JP JP2001280459A patent/JP4567251B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-02 KR KR1020020052526A patent/KR100566824B1/ko active IP Right Grant
- 2002-09-05 DE DE60205316T patent/DE60205316T2/de not_active Expired - Lifetime
- 2002-09-05 EP EP02019802A patent/EP1293592B1/en not_active Expired - Lifetime
- 2002-09-06 US US10/236,273 patent/US7208043B2/en active Active
- 2002-09-12 TW TW091120810A patent/TWI284685B/zh not_active IP Right Cessation
- 2002-09-16 CN CNB021431817A patent/CN1191608C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000026196A (ja) * | 1998-05-01 | 2000-01-25 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
| JP2001220291A (ja) * | 2000-02-01 | 2001-08-14 | Komatsu Electronic Metals Co Ltd | シリコンウエハの製造方法 |
| JP2002100632A (ja) * | 2000-09-20 | 2002-04-05 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法およびシリコンウエーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7208043B2 (en) | 2007-04-24 |
| EP1293592A2 (en) | 2003-03-19 |
| DE60205316T2 (de) | 2006-04-13 |
| TWI284685B (en) | 2007-08-01 |
| DE60205316D1 (de) | 2005-09-08 |
| US20030056715A1 (en) | 2003-03-27 |
| CN1191608C (zh) | 2005-03-02 |
| EP1293592B1 (en) | 2005-08-03 |
| CN1405842A (zh) | 2003-03-26 |
| JP4567251B2 (ja) | 2010-10-20 |
| KR20030023488A (ko) | 2003-03-19 |
| KR100566824B1 (ko) | 2006-04-03 |
| EP1293592A3 (en) | 2003-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581047B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
| JP3975605B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| US7837791B2 (en) | Silicon single crystal wafer for particle monitor | |
| KR20010031444A (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| JP2000044389A (ja) | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ | |
| JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
| JP4567251B2 (ja) | シリコン半導体基板およびその製造方法 | |
| US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| KR101703696B1 (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
| JPH0393700A (ja) | シリコン単結晶の熱処理方法および装置ならびに製造装置 | |
| JP4549589B2 (ja) | シリコン半導体基板およびその製造方法 | |
| CN103237930B (zh) | 制造退火晶片的方法 | |
| JPH10208987A (ja) | 水素熱処理用シリコンウェーハ及びその製造方法 | |
| JPH11322491A (ja) | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ | |
| JPH1192283A (ja) | シリコンウエハ及びその製造方法 | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP3861524B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP2001284362A (ja) | シリコンウェーハの製造方法 | |
| JP4683171B2 (ja) | 半導体ウェーハの評価方法 | |
| JP2002134514A (ja) | シリコンウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4567251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |