JP2003086083A - Electron emission element, electron source substrate, image forming device, and manufacturing method of them - Google Patents

Electron emission element, electron source substrate, image forming device, and manufacturing method of them

Info

Publication number
JP2003086083A
JP2003086083A JP2001279031A JP2001279031A JP2003086083A JP 2003086083 A JP2003086083 A JP 2003086083A JP 2001279031 A JP2001279031 A JP 2001279031A JP 2001279031 A JP2001279031 A JP 2001279031A JP 2003086083 A JP2003086083 A JP 2003086083A
Authority
JP
Japan
Prior art keywords
electron
conductive film
electron source
voltage
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001279031A
Other languages
Japanese (ja)
Inventor
Kazuhiro Kagami
一宏 鏡
Makoto Kojima
誠 小嶋
Masahiro Terada
匡宏 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001279031A priority Critical patent/JP2003086083A/en
Publication of JP2003086083A publication Critical patent/JP2003086083A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electron emission element having uniform and stable electron emission characteristics and its manufacturing method; to provide an electron source having a plurality of electron emission elements and the manufacturing method of an electron source capable of increasing the speed of a manufacturing process of the electron source; and to provide an image forming device capable of forming uniform, stable, and high quality images and its manufacturing method. SOLUTION: The manufacturing method of the electron emission element forming a conductive film 4 having an electron emission part between element electrodes 2, 3 contains a process forming the conductive film 4 between the element electrodes 2, 3 on a substrate 1; a process reducing the conductive film 4 in the region between the element electrodes 2, 3 with reducing gas under vacuum to an intermediate state of a non-reducing state and a completely reduced state; and a process forming the electron emission part by supplying current to the conductive film 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、電子放出素子、複
数の電子放出素子を配してなる電子源、該電子源を用い
た表示装置等の画像形成装置、及びそれらの製造方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source in which a plurality of electron-emitting devices are arranged, an image forming apparatus such as a display device using the electron source, and a manufacturing method thereof.

【０００２】[0002]

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類のものが知られ
ている。冷陰極電子放出素子には電界放出型（以下、
「ＦＥ型」という。）、金属／絶縁層／金属型（以下、
「ＭＩＭ型」という。）や、表面伝導型電子放出素子等
がある。2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, which are a thermoelectron-emitting device and a cold cathode electron-emitting device. The field emission type (hereinafter,
It is called "FE type". ), Metal / insulating layer / metal type (hereinafter,
It is called "MIM type". ) And a surface conduction electron-emitting device.

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍｉｓ
ｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒ
ｔｉｅｓ ｏｆ Ｔｈｉｎ−Ｆｉｌｍ ＦｉｅｌｄＥｍ
ｉｓｓｉｏｎ Ｃａｔｈｏｄｅｓ ｗｉｔｈ Ｍｏｌｙ
ｂｄｅｎｕｍ Ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Emis
“Sion”, Advance in Electron
Physics, 8, 89 (1956) or C.I.
A. Spindt, “Physical Proper
ties of Thin-Film FieldEm
ision Cathodes with Moly
bdenum Cones ”, J. Appl. Phy
s. , 47, 5248 (1976) and the like are known.

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ．, ３２，６４６（１９６１）等に開示されたも
のが知られている。An example of the MIM type is C.I. A. Mea
d, “Operation of Tunnel-Em
"Ission Devices", J. Appl. Ph.
ys. , 32,646 (1961) and the like are known.

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲｅｃｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎ Ｐｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。As an example of the surface conduction electron-emitting device,
M. I. Elinson, Recio Eng. Elec
tron Phys. , 10, 1290 (1965) and the like.

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ2薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ3Ｏ2
／ＳｎＯ2薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａ
ｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久 他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a thin film having a small area formed on an insulating substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using the SnO 2 thin film by Erinson et al., One using the Au thin film [G. Dittmer: "Thin Solid
Films ", 9,317 (1972)] , In 3 O 2
/ SnO 2 thin film [M. Hartwell a
nd C.I. G. Fonstad: "IEEETran
s. ED Conf. , 519 (1975)], carbon thin films [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like.

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図２
３に模式的に示す。同図において、１は基板である。４
は導電性膜で、Ｈ型形状のパターンに形成された金属酸
化物薄膜等からなり、後述の通電フォーミングと呼ばれ
る通電処理により電子放出部５が形成される。なお、図
中の間隔Ｌは０．５〜１ｍｍ、Ｗ’は０．１ｍｍに設定
されている。As typical examples of these surface conduction electron-emitting devices, the above-mentioned M. Figure 2 shows the Hartwell device configuration.
3 schematically shows. In the figure, 1 is a substrate. Four
Is a conductive film made of a metal oxide thin film or the like formed in an H-shaped pattern, and the electron emission portion 5 is formed by an energization process called energization forming described later. In addition, the space | interval L in a figure is set to 0.5-1 mm, and W'is set to 0.1 mm.

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。なお、電子放出部５では導電性膜４の一部に
亀裂が発生しており、その亀裂付近から電子放出が行わ
れる。In these surface conduction electron-emitting devices, it is general that the electron-emitting portion 5 is formed in advance on the conductive film 4 by an energization process called energization forming before the electron emission. That is, the energization forming means that a voltage is applied across both ends of the conductive film 4 to locally destroy, deform or alter the conductive film 4 to change the structure, and the electrons in an electrically high resistance state. This is a process of forming the emitting portion 5. In the electron emitting portion 5, a crack is generated in a part of the conductive film 4, and electrons are emitted from the vicinity of the crack.

【０００９】上述のＭ．ハートウェルの素子とは別に、
本出願人は、絶縁性の基体上に、導電体により形成され
た対向する一対の素子電極を形成し、これらの電極とは
別に両電極を連絡する導電性膜を形成し、通電フォーミ
ングにより電子放出部を形成した構成の素子を報告して
いる。かかる通電フォーミングの方法としては、パルス
電圧を印加し、このパルスの波高値を漸増させる方法が
適用できることも報告している。これらの構成及び方法
については、例えば特願平６−１４１６７０号の明細書
中に、その一例が開示されている。The above-mentioned M. Apart from the Hartwell element,
The applicant has formed a pair of opposing element electrodes formed of a conductor on an insulating substrate, forms a conductive film that connects both electrodes separately from these electrodes, and forms an electron by electroforming. A device having a structure in which an emission portion is formed is reported. It is also reported that a method of applying a pulse voltage and gradually increasing the peak value of this pulse can be applied as a method of such energization forming. An example of these configurations and methods is disclosed in, for example, the specification of Japanese Patent Application No. 6-141670.

【００１０】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積にわたって多数素子を配列
形成できる利点がある。そこで、この特徴を活かすため
の種々の応用が研究されている。例えば、荷電ビーム
源、表示装置等の画像形成装置への利用が挙げられる。Since the above-mentioned surface conduction electron-emitting device has a simple structure, it has an advantage that many devices can be arrayed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a charged beam source and a display device.

【００１１】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。Conventionally, as an example in which a large number of surface-conduction type electron-emitting devices are formed in an array, the surface-conduction type electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each surface-conduction type electron-emitting device are wired. An electron source in which a large number of rows (also referred to as a ladder-type arrangement) in which each line is connected by (also referred to as common wiring) is mentioned (for example, JP-A-64-31332, JP-A-1-283749, and the same). 2-257552).

【００１２】また電子放出素子のフォーミング工程での
技術においては、還元物質を含有する雰囲気中で通電し
作成する方法が挙げられている（例えば、特開２０００
−２００５４５号公報）。In addition, as a technique in the forming process of the electron-emitting device, there is a method of energizing in an atmosphere containing a reducing substance (for example, Japanese Patent Laid-Open No. 2000-2000).
-200545 publication).

【００１３】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。Further, particularly in the case of a display device, a surface conduction electron emission device can be used as a self-luminous display device which can be a flat panel display device similar to a display device using liquid crystal and does not require a backlight. A display device has been proposed (US Pat. No. 5,066,883) in which an electron source in which a large number of elements are arranged and a phosphor which emits visible light when irradiated with an electron beam from the electron source are combined.

【００１４】[0014]

【発明が解決しようとする課題】電子放出素子について
は、これを適用した画像形成装置が、表示画像を構成す
る画素間の輝度のばらつきが少ない均一な画像を安定し
て提供できるよう、更に電子放出特性の均一性と安定性
の向上が要望されている。With respect to the electron-emitting device, the image forming apparatus to which the electron-emitting device is applied is further provided with an electronic device in order to stably provide a uniform image with little variation in luminance between pixels forming a display image. It is desired to improve the uniformity and stability of the release characteristics.

【００１５】しかしながら、上述のＭ．ハートウェルの
電子放出素子にあっては、電子放出の均一性と安定性に
ついて、必ずしも満足のゆくものが得られていない。具
体的には、前述のフォーミング処理によって形成された
電子放出部は、その形態が電子放出部全体に渡って不均
一であるため、かかる素子を基板上に複数配置して、例
えば平面型画像形成装置などに利用する電子源を形成す
ると、複数の素子間においても電子放出部の形態が不均
一であり、その電子放出特性に至っても均一な電子放出
を行うことが困難であろうと思われる。従って、これを
用いて均一で動作安定性に優れた画像形成装置を提供す
ることは極めて難しいと言わざるを得ない。However, the above-mentioned M. The Hartwell electron-emitting device does not always have satisfactory electron emission uniformity and stability. Specifically, since the electron-emitting portion formed by the above-described forming process has a non-uniform form over the entire electron-emitting portion, a plurality of such elements are arranged on the substrate to form, for example, a planar image forming device. When an electron source used for a device or the like is formed, the shape of the electron emitting portion is not uniform among a plurality of elements, and it seems difficult to perform uniform electron emission even if the electron emitting characteristics are reached. Therefore, it must be said that it is extremely difficult to provide an image forming apparatus that is uniform and excellent in operation stability by using this.

【００１６】一方、本出願人により報告された電子放出
素子及びその製造方法によれば、上記の問題点は相当改
善することができ、これを用いた電子源及び画像形成装
置についても、前述の出願においてもその例が報告され
ている。On the other hand, according to the electron-emitting device and its manufacturing method reported by the present applicant, the above problems can be remedied considerably, and the electron source and the image forming apparatus using the same can also be improved. Examples have been reported in the application.

【００１７】しかしながら、より高度な応用に用いるた
めには、電子放出特性の均一性と安定性の更なる向上が
求められている。とりわけ、多数の表面伝導型電子放出
素子を配置した電子源を製造する工程で、通電フォーミ
ングにより電子放出部を形成する工程では、比較的大き
な電力が必要となり、従って、配線を流れる電流も大き
くなる。このため、配線の有する電気抵抗により電圧降
下が起こり、フォーミング工程で電子放出素子にかかる
実効的な電圧が素子毎に異なってしまう。このため、素
子毎の電子放出特性に無視できない違いが生ずる場合が
ある。However, in order to use it for more advanced applications, further improvement in uniformity and stability of electron emission characteristics is required. In particular, in the process of manufacturing an electron source in which a large number of surface conduction electron-emitting devices are arranged, a relatively large amount of power is required in the process of forming the electron-emitting portion by energization forming, so that the current flowing through the wiring also becomes large. . Therefore, a voltage drop occurs due to the electric resistance of the wiring, and the effective voltage applied to the electron-emitting device in the forming process varies from device to device. For this reason, there may be a case where a non-negligible difference may occur in the electron emission characteristics of each element.

【００１８】また、電子放出素子の形成に大きな電力を
必要とするため、電子放出部が必ずしも好ましい状態に
形成されず、電子放出効率などの電子放出特性自体も十
分なものが得られない場合がある。Further, since a large amount of electric power is required to form the electron-emitting device, the electron-emitting portion is not always formed in a preferable state, and sufficient electron-emitting characteristics such as electron-emitting efficiency itself may not be obtained. is there.

【００１９】こういった問題を解決するため本出願人は
特開２０００−２００５４５号公報において、還元物質
を含有する雰囲気中で導電性膜を通電しフォーミングす
る方法を提案した。この提案によれば導電性膜に印加す
る電圧を一定に保っていても、還元物質によって素子膜
の抵抗値が徐々に低下することで導電性膜部分の発熱
（仕事率）が増大し、発熱がある閾値に達したときに導
電性膜に亀裂が形成されるので、どの電子放出素子も均
一な発熱状態で亀裂が形成される。これにより同一基板
上に形成された複数の電子放出素子の面内ばらつきは、
著しく改善されるようになった。In order to solve such a problem, the applicant of the present invention has proposed, in Japanese Patent Laid-Open No. 2000-200545, a method of energizing and forming a conductive film in an atmosphere containing a reducing substance. According to this proposal, even if the voltage applied to the conductive film is kept constant, the reducing substance gradually decreases the resistance value of the element film, so that the heat generation (power) of the conductive film portion increases and Since a crack is formed in the conductive film when a certain threshold is reached, a crack is formed in any electron-emitting device in a uniform heat generation state. As a result, the in-plane variation of a plurality of electron-emitting devices formed on the same substrate is
It has become significantly improved.

【００２０】しかしながら電子源基板を複数作製するに
あたり、導電性膜を形成する工程とフォーミング工程と
の間に時間が空いてしまう場合がある。そのため電子源
基板は導電性膜の形成まで終えた状態で大気に暴露させ
たまま放置される場合がある。この様な場合、導電性膜
の表面に水分子などのガス成分が吸着してしまうことが
ある。こういった吸着物はその後のフォーミング工程に
おいて、導電性膜の還元を阻害するだけでなく、導電性
膜に亀裂が形成されるときの発熱の閾値を大きくするこ
とが知られている。また吸着物の量は放置時間が長いほ
ど増加するうえ、放置される環境によって吸着物の種類
や量も異なる。このため、導電性膜の形成後の放置状態
によって、フォーミング亀裂の状態が変わってしまうと
いう問題があった。すなわち、電子源基板ごとに電子放
出特性が異なってしまうという問題があった。However, when manufacturing a plurality of electron source substrates, there may be a time lag between the step of forming the conductive film and the forming step. Therefore, the electron source substrate may be left exposed to the atmosphere after the formation of the conductive film. In such a case, gas components such as water molecules may be adsorbed on the surface of the conductive film. It is known that such adsorbates not only inhibit the reduction of the conductive film in the subsequent forming step but also increase the threshold value of heat generation when a crack is formed in the conductive film. In addition, the amount of adsorbate increases as the standing time increases, and the type and amount of adsorbate also differs depending on the environment in which it is left. Therefore, there has been a problem that the state of forming cracks changes depending on the state of standing after the formation of the conductive film. That is, there is a problem that the electron emission characteristics are different for each electron source substrate.

【００２１】また、電子源基板のフォーミング工程にお
いては、同時に基板上の多数の導電性膜をフォーミング
するため、かなり大掛かりな装置と相当量の電力が必要
である。このため同時に複数の電子源基板をフォーミン
グできる様な装置を作製することはかなり困難であり、
一般的には１基板ずつフォーミング処理がなされてい
る。ところが従来のフォーミング工程では、１基板ごと
に真空排気、還元ガス導入等の工程を繰り返すため、非
常に時間を要していた。特に還元ガスの導入工程は時間
を要していた。このため、さらに量産に適した製造方法
が望まれていた。Further, in the forming process of the electron source substrate, since a large number of conductive films on the substrate are formed at the same time, a considerably large-scale device and a considerable amount of electric power are required. Therefore, it is quite difficult to fabricate a device capable of forming a plurality of electron source substrates at the same time.
Generally, the forming process is performed for each substrate. However, in the conventional forming step, steps such as evacuation and introduction of a reducing gas are repeated for each substrate, which takes a very long time. In particular, the step of introducing the reducing gas took time. Therefore, a manufacturing method more suitable for mass production has been desired.

【００２２】本発明の目的は、上述した解決すべき技術
課題を解決し、より均一で安定な電子放出特性を有する
電子放出素子及びその製造方法、該電子放出素子を複数
備える電子源、及び電子源の製造プロセスのタクトアッ
プを図ることができる電子源の製造方法、さらに、より
均一で動作安定性に優れ、より高品位な画像を形成し得
る画像形成装置及びその製造方法を提供することにあ
る。An object of the present invention is to solve the above technical problems to be solved, an electron-emitting device having more uniform and stable electron-emitting characteristics, a method for manufacturing the same, an electron source having a plurality of the electron-emitting devices, and an electron. To provide an electron source manufacturing method capable of improving the takt time of a source manufacturing process, an image forming apparatus capable of forming a higher quality image with higher uniformity and excellent operational stability, and a manufacturing method thereof. is there.

【００２３】[0023]

【課題を解決するための手段】上記の目的を達成すべ
く、本発明の電子放出素子の製造方法は、素子電極間
に、電子放出部を有する導電性膜を形成する電子放出素
子の製造方法であって、基板上の素子電極間に導電性膜
を形成する工程と、素子電極間領域における導電性膜を
真空中で還元ガスを用いて還元し、該導電性膜の還元状
態を未還元状態と完全還元状態との中間状態に還元する
工程と、導電性膜に通電し電子放出部を形成する工程と
を有することを特徴とする。In order to achieve the above object, a method of manufacturing an electron-emitting device according to the present invention is a method of manufacturing an electron-emitting device in which a conductive film having an electron-emitting portion is formed between device electrodes. And a step of forming a conductive film between the device electrodes on the substrate, and reducing the conductive film in the region between the device electrodes with a reducing gas in a vacuum to reduce the reduced state of the conductive film to unreduced state. The method is characterized by including a step of reducing to an intermediate state between the state and the completely reduced state, and a step of energizing the conductive film to form an electron emitting portion.

【００２４】前記電子放出素子の製造方法において、前
記導電性膜を還元する工程において、導電性膜の抵抗値
を５００Ω以上２０００Ω以下にし、その後、導電性膜
に亀裂を形成する通電処理及び炭素蓄積する活性化処理
を行うことが好ましい。In the method of manufacturing the electron-emitting device, in the step of reducing the conductive film, the resistance value of the conductive film is set to 500 Ω or more and 2000 Ω or less, and then a current treatment for forming a crack in the conductive film and carbon accumulation. It is preferable to carry out an activation treatment.

【００２５】また、前記導電性膜としてＰｄＯ膜を用い
ることが好ましい。Further, it is preferable to use a PdO film as the conductive film.

【００２６】さらに、前記還元工程後の導電性膜を不活
性ガスもしくは非反応性ガス、または真空中に保存する
ことが好ましい。Further, it is preferable to store the conductive film after the reduction step in an inert gas or a non-reactive gas, or in a vacuum.

【００２７】本発明の電子放出素子は、上記のいずれか
に記載の方法により製造されることを特徴とする。The electron-emitting device of the present invention is characterized by being manufactured by any of the methods described above.

【００２８】本発明の電子源の製造方法は、基板上に複
数の電子放出素子を配してなる電子源の製造方法におい
て、上記基板上に配される複数の電子放出素子が上記の
いずれかに記載の方法により製造されることを特徴とす
る。The method of manufacturing an electron source of the present invention is a method of manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the plurality of electron-emitting devices arranged on the substrate are any of the above. It is manufactured by the method described in 1.

【００２９】本発明の電子源は、基板上に複数の電子放
出素子を配してなる電子源において、上記の電子源の製
造方法により製造されることを特徴とする。An electron source of the present invention is characterized in that the electron source is formed by arranging a plurality of electron-emitting devices on a substrate, and is manufactured by the above-mentioned method of manufacturing an electron source.

【００３０】本発明の画像形成装置の製造方法は、複数
の電子放出素子を有する電子源と、該電子源から放出さ
れる電子の照射により画像を形成する画像形成部材とを
有する画像形成装置の製造方法において、上記電子源に
配される複数の電子放出素子が上記のいずれかに記載の
方法により製造されることを特徴とする。The method of manufacturing an image forming apparatus of the present invention is an image forming apparatus having an electron source having a plurality of electron-emitting devices and an image forming member for forming an image by irradiation of electrons emitted from the electron sources. In the manufacturing method, a plurality of electron-emitting devices arranged in the electron source are manufactured by the method described in any one of the above.

【００３１】本発明の画像形成装置は、複数の電子放出
素子を有する電子源と、該電子源から放出される電子の
照射により画像を形成する画像形成部材とを有する画像
形成装置において、上記の画像形成装置の製造方法によ
り製造されることを特徴とする。The image forming apparatus of the present invention is an image forming apparatus having an electron source having a plurality of electron-emitting devices and an image forming member for forming an image by irradiation of electrons emitted from the electron sources. It is characterized by being manufactured by a method of manufacturing an image forming apparatus.

【００３２】[0032]

【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明するが、本発明は本実施形態に限
るものではない。BEST MODE FOR CARRYING OUT THE INVENTION A preferred embodiment of the present invention will be described below with reference to the drawings, but the present invention is not limited to this embodiment.

【００３３】本発明を適用し得る電子放出素子は、前述
したような冷陰極型の電子放出素子に分類されるもの
で、それらの中でも電子放出特性等の観点から特に表面
伝導型の電子放出素子が好適である。このため、以下で
は表面伝導型電子放出素子を例に挙げて説明する。The electron-emitting device to which the present invention can be applied is classified into the cold cathode type electron-emitting device as described above. Among them, the surface conduction type electron-emitting device is particularly preferable from the viewpoint of electron emission characteristics and the like. Is preferred. Therefore, the surface conduction electron-emitting device will be described below as an example.

【００３４】本発明を適用し得る表面伝導型電子放出素
子の基本的構成には、大別して平面型と垂直型の２種類
のものがある。ここでは平面型の表面伝導型電子放出素
子の基本的な構成について説明する。The basic structure of the surface conduction electron-emitting device to which the present invention can be applied is roughly classified into two types, that is, a plane type and a vertical type. Here, the basic structure of the flat surface conduction electron-emitting device will be described.

【００３５】図１は、本発明を適用し得る平面型の表面
伝導型電子放出素子の一構成例を示す模式図であり、
（ａ）はその平面図、（ｂ）はその縦断面図である。FIG. 1 is a schematic view showing an example of the structure of a flat surface conduction electron-emitting device to which the present invention can be applied.
(A) is the top view, (b) is the longitudinal cross-sectional view.

【００３６】図１において、１は基板（基体）、２と３
は電極（素子電極）、４は導電性膜、５は電子放出部で
ある。In FIG. 1, 1 is a substrate (base), 2 and 3
Is an electrode (element electrode), 4 is a conductive film, and 5 is an electron emitting portion.

【００３７】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ2を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。As the substrate 1, quartz glass, glass having a reduced content of impurities such as Na, soda-lime glass, a laminated body in which SiO 2 is laminated on soda-lime glass by a sputtering method, ceramics such as alumina, and a Si substrate are used. Can be used.

【００３８】対向する素子電極２、３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金、及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ2、Ｐ
ｄ−Ａｇ等の金属或は金属酸化物とガラス等から構成さ
れる印刷導体、Ｉｎ2Ｏ3−ＳｎＯ2等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。The material of the opposing device electrodes 2 and 3 is as follows.
Common conductor materials can be used, for example Ni, C
Metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu and Pd, and Pd, Ag, Au, RuO 2 , P
It is appropriately selected from a printed conductor composed of a metal such as d-Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon.

【００３９】素子電極間隔Ｌ、素子電極長さＷ１、導電
性膜４の幅Ｗ２及び厚さ等は、応用される形態等を考慮
して、設計される。素子電極間隔Ｌは、好ましくは数百
ｎｍから数百μｍの範囲とすることができ、より好まし
くは素子電極間に印加する電圧等を考慮して数μｍから
数十μｍの範囲とすることができる。The element electrode interval L, the element electrode length W1, the width W2 and the thickness of the conductive film 4 are designed in consideration of the applied form. The element electrode spacing L can be preferably in the range of several hundreds nm to several hundreds μm, and more preferably in the range of several μm to several tens μm in consideration of the voltage applied between the device electrodes. it can.

【００４０】素子電極長さＷ１は、電極の抵抗値、電子
放出特性を考慮して、数μｍから数百μｍの範囲とする
ことができる。素子電極２、３の膜厚ｄは、数十ｎｍか
ら数μｍの範囲とすることができる。The device electrode length W1 can be set in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness d of the device electrodes 2 and 3 can be in the range of several tens nm to several μm.

【００４１】なお、図１に示した構成だけでなく、基板
１上に、導電性膜４、対向する素子極２，３の順に積層
した構成とすることもできる。In addition to the structure shown in FIG. 1, the conductive film 4 and the opposing element electrodes 2 and 3 may be laminated in this order on the substrate 1.

【００４２】導電性膜４を構成する主な材料としては、
例えばＰｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃ
ｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金
属、ＰｄＯ、ＳｎＯ2、Ｉｎ2Ｏ3、ＰｂＯ、Ｓｂ2Ｏ3等
の酸化物、ＨｆＢ2、ＺｒＢ2、ＬａＢ6、ＣｅＢ6、ＹＢ
4、ＧｄＢ4等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、Ｔａ
Ｃ、ＳｉＣ、ＷＣなどの炭化物、ＴｉＮ、ＺｒＮ、Ｈｆ
Ｎ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等が挙
げられる。The main materials for forming the conductive film 4 are:
For example, Pd, Pt, Ru, Ag, Au, Ti, In, C
Metals such as u, Cr, Fe, Zn, Sn, Ta, W and Pb, oxides such as PdO, SnO 2 , In 2 O 3 , PbO and Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB. 6 , YB
4 , boride such as GdB 4 , TiC, ZrC, HfC, Ta
Carbides such as C, SiC, WC, TiN, ZrN, Hf
Examples thereof include nitrides such as N, semiconductors such as Si and Ge, and carbon.

【００４３】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極２、３へのステップカバ
レージ、素子電極２、３間の抵抗値及び後述するフォー
ミング条件等を考慮して適宜設定される。この導電性膜
４の膜厚は、好ましくは数Åから数百ｎｍであり、その
抵抗値Ｒｓが、１０2〜１０7Ω／□の抵抗値を示す膜厚
で形成したものが好ましく用いられる。なおＲｓは、幅
がｗで長さがｌの薄膜の、長さ方向に測定した抵抗Ｒ
を、Ｒ＝Ｒｓ（ｌ／ｗ）と置いたときの値である。上記
抵抗値を示す膜厚はおよそ５ｎｍから５０ｎｍの範囲に
あり、この膜厚範囲において、それぞれの材料の薄膜は
微粒子膜の形態を有している。As the conductive film 4, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the element electrodes 2 and 3, the resistance value between the element electrodes 2 and 3, the forming conditions described later, and the like. The thickness of the conductive film 4 is preferably several Å to several hundreds nm, and the resistance value Rs formed to have a resistance value of 10 2 to 10 7 Ω / □ is preferably used. . Note that Rs is the resistance R measured in the length direction of a thin film having a width w and a length l.
Is a value when R = Rs (l / w) is set. The film thickness showing the above resistance value is in the range of approximately 5 nm to 50 nm, and in this film thickness range, the thin films of the respective materials have the form of fine particle films.

【００４４】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む）をとっ
ている。微粒子の粒径は、数Åから数百ｎｍの範囲、好
ましくは１ｎｍから２０ｎｍの範囲である。The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are individually dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (some Fine particles of
Including the case where the island-shaped structure is formed as a whole). The particle size of the fine particles is in the range of several Å to several hundred nm, preferably in the range of 1 nm to 20 nm.

【００４５】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。In the present specification, the term "fine particles" is frequently used, and its meaning will be described.

【００４６】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。Small particles are called "fine particles", and particles smaller than this are called "ultrafine particles". It is widely known that particles smaller than "ultrafine particles" and having a number of atoms of about several hundreds or less are called "clusters".

【００４７】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。However, each boundary is not strict, and changes depending on what kind of property is focused on for classification. In addition, "fine particles" and "ultrafine particles" may be collectively referred to as "fine particles", and the description in this specification is in accordance with this.

【００４８】例えば、「実験物理学講座１４ 表面・微
粒子」（木下是雄 編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ ２２〜２６行目）と記述されて
いる。For example, "Experimental physics course 14 Surfaces and fine particles" (edited by Yoshio Kinoshita, published by Kyoritsu Shuppan on September 1, 1986) states that "fine particles in this paper have a diameter of about 2-3 μm to 10 nm. Up to about 10 nm, especially when referred to as ultrafine particles, the particle size is from about 10 nm to 2 to 3 n
It means up to about m. It is not a strict matter because both are collectively referred to as fine particles, but it is a rough guideline. When the number of atoms constituting a particle is from 2 to several tens to several hundreds, it is called a cluster. ("Page 195, lines 22-26").

【００４９】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。In addition, the definition of "ultrafine particles" in the "Hayashi / ultrafine particle project" of the New Technology Development Corp. was as follows, with the lower limit of the particle size being smaller.

【００５０】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａ ｆｉｎｅ ｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０8個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版 １９８８年 ２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。In the "Ultrafine particle project" (1981-1986) of the Creative Science and Technology Promotion System, particles having a size (diameter) in the range of about 1 to 100 nm are called "ultrafine particles". Then, one ultrafine particle is about 100-
It is a collection of about 10 8 atoms. On an atomic scale, ultrafine particles are large to huge particles. ("Ultrafine Particles-Creative Science and Technology" Hayashi Tax, Ryoji Ueda, Akira Tasaki
Edited by Mita Shuppan 1988, page 2, lines 1 to 4) /
"One that is smaller than ultrafine particles, that is, one particle composed of several to several hundred atoms is usually called a cluster" (ibid., Page 12, lines 13 to 13).

【００５１】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。Based on the above general term,
In the present specification, "fine particles" are aggregates of a large number of atoms and molecules, the lower limit of the particle size is several Å to 1 nm, and the upper limit thereof is several μm.
I will refer to something of a degree.

【００５２】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、導電性膜４の膜
厚、膜質、材料及び後述する通電フォーミングの手法等
に依存したものとなるが、かかる亀裂幅は一様で５０ｎ
ｍ以下であることが好ましい。亀裂幅の測定は、電子顕
微鏡により亀裂を電子放出部全長にわたって観察し、電
子放出部に沿って、１μｍ毎に測定点を決め、各部で亀
裂の幅を測定する。そして、本明細書において『亀裂幅
が一様である』とは、全測定点の７０％以上の点におけ
る測定値が、ある中心値の上下２０％以内に収まってい
ることを意味する。また、電子放出部全体について『亀
裂幅』という場合は、上記の中心値を意味する。The electron-emitting portion 5 is composed of a high-resistance crack formed in a part of the conductive film 4, and depends on the film thickness, film quality, material of the conductive film 4 and the energization forming method described later. The crack width is 50n
It is preferably m or less. The crack width is measured by observing the crack over the entire length of the electron emitting portion with an electron microscope, determining measurement points every 1 μm along the electron emitting portion, and measuring the width of the crack at each portion. In the present specification, "uniform crack width" means that the measured values at 70% or more of all the measured points are within 20% above and below a certain central value. Further, the term “crack width” for the entire electron emitting portion means the above-mentioned central value.

【００５３】電子放出部５の内部には、数Åから数十ｎ
ｍの範囲の粒径の導電性微粒子が存在する場合もある。
この導電性微粒子は、導電性膜４を構成する材料の元素
の一部、あるいは全ての元素を含有するものとなる。電
子放出部５及びその近傍の導電性膜４には、後述する活
性化工程を経た場合、その活性化工程を行った気相中に
含まれる一部あるいは全ての元素からなる単体物質及び
化合物を有する場合もある。具体的には、炭素及び／又
は炭素化合物あるいは金属及び／又は金属化合物を有す
る。なお、電子放出部５の位置は、図１に限るものでは
ない。Inside the electron-emitting portion 5, a few Å to a few tens n
There may be conductive fine particles having a particle size in the range of m.
The conductive fine particles contain some or all of the elements of the material forming the conductive film 4. When the electron emission part 5 and the conductive film 4 in the vicinity thereof are subjected to an activation step described later, a single substance or a compound consisting of a part or all of the elements contained in the vapor phase in which the activation step is performed is used. You may have. Specifically, it has carbon and / or a carbon compound or a metal and / or a metal compound. The position of the electron emitting portion 5 is not limited to that shown in FIG.

【００５４】図１に示した構成の表面伝導型電子放出素
子を例に、図２の製造工程図に基づいてその製造方法の
一例を以下に説明する。なお、図２においても図１に示
した部位と同じ部位には図１に付した符号と同一の符号
を付している。An example of a method of manufacturing the surface conduction electron-emitting device having the structure shown in FIG. 1 will be described below based on the manufacturing process chart of FIG. In FIG. 2, the same parts as those shown in FIG. 1 are designated by the same reference numerals as those shown in FIG.

【００５５】１）絶縁性基板１を洗剤、純水及び有機溶
剤等を用いて十分に洗浄した後、真空蒸着法、スパッタ
法等により素子電極材料を堆積後、例えばフォトリソグ
ラフィー技術を用いて基板１上に素子電極２、３を形成
する（図２（ａ））。1) The insulating substrate 1 is thoroughly washed with a detergent, pure water, an organic solvent and the like, and then a device electrode material is deposited by a vacuum deposition method, a sputtering method or the like, and then the substrate is formed using, for example, a photolithography technique. Element electrodes 2 and 3 are formed on the substrate 1 (FIG. 2A).

【００５６】２）素子電極２、３を設けた基板１上に、
有機金属溶液を塗布して、有機金属膜を形成する。有機
金属溶液には、前述した導電性膜４の材料の金属を主元
素とする有機化合物の溶液を用いることができる。有機
金属膜を加熱焼成処理し、リフトオフ、エッチング等に
よりパターニングし、金属酸化物からなる導電性膜（例
えばＰｄＯ）４を形成する（図２（ｂ））。ここでは、
有機金属溶液の塗布法を挙げて説明したが、導電性膜４
の形成法はこれに限られるものではなく、真空蒸着法、
スパッタ法、化学的気相堆積法、分散塗布法、ディッピ
ング法、スピンナー法、インクジェット法等を用いるこ
ともできる。2) On the substrate 1 provided with the device electrodes 2 and 3,
An organometallic solution is applied to form an organometallic film. As the organic metal solution, a solution of an organic compound containing a metal of the material of the conductive film 4 described above as a main element can be used. The organic metal film is heat-fired and patterned by lift-off, etching, etc. to form a conductive film (for example, PdO) 4 made of a metal oxide (FIG. 2B). here,
Although the coating method of the organic metal solution has been described above, the conductive film 4
The formation method of is not limited to this, and vacuum deposition method,
A sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, an inkjet method, or the like can also be used.

【００５７】３）続いて、図２１に示すような真空処理
装置を用いて導電性膜４を還元させる還元工程を施す。
図２１において、２１は処理装置内を真空雰囲気にする
ためのポンプ、２２はポンプと真空処理装置内を任意に
開閉するためのバルブ、２３は多数の電子源基板を入れ
内部を真空雰囲気にしたり、任意のガスを入れるための
真空容器、２４は真空容器内の圧力を計測する真空計、
２５は真空容器内の電子源基板の導電性膜の抵抗値を測
定するための電流計、２６は真空容器内に入れる還元物
質を含有ガス（例えばＨ2）と真空容器内を大気開放さ
せるためのガス（例えばＮ2）のボンベであり、２７は
真空容器内の電子源基板と電流計を結ぶ導電線、２８は
電子源基板である。3) Subsequently, a reducing process for reducing the conductive film 4 is performed using a vacuum processing apparatus as shown in FIG.
In FIG. 21, 21 is a pump for creating a vacuum atmosphere in the processing apparatus, 22 is a valve for arbitrarily opening and closing the pump and the vacuum processing apparatus, and 23 is a vacuum atmosphere in which a large number of electron source substrates are put. , A vacuum container for containing an arbitrary gas, 24 is a vacuum gauge for measuring the pressure in the vacuum container,
25 is an ammeter for measuring the resistance value of the conductive film of the electron source substrate in the vacuum container, and 26 is a gas containing a reducing substance (for example, H 2 ) to be put in the vacuum container and the inside of the vacuum container to be opened to the atmosphere. Is a cylinder of gas (for example, N 2 ), 27 is a conductive wire connecting the electron source substrate in the vacuum container and the ammeter, and 28 is an electron source substrate.

【００５８】真空容器２３内に電子源基板２８を入れ、
バルブ２２を開き、ポンプ２１により真空容器２３内を
排気して、真空計２４により中の圧力を確認する。好ま
しくは１．３×１０-3Ｐａ以下が望ましい。次に、ボン
ベ２６から還元物質を含むガスを真空容器２３内に導入
し素子電極２、３間からの導電性膜４の抵抗値を電流計
２５によりモニターする。抵抗値が所望の値になったと
ころで、還元物質を含有する雰囲気中より取り出し、終
了とする。好ましくは、５００Ω以上２０００Ω以下が
望ましい。The electron source substrate 28 is placed in the vacuum container 23,
The valve 22 is opened, the inside of the vacuum container 23 is evacuated by the pump 21, and the inside pressure is confirmed by the vacuum gauge 24. It is preferably 1.3 × 10 −3 Pa or less. Next, a gas containing a reducing substance is introduced into the vacuum container 23 from the cylinder 26, and the resistance value of the conductive film 4 from between the element electrodes 2 and 3 is monitored by the ammeter 25. When the resistance value reaches a desired value, it is taken out from the atmosphere containing the reducing substance, and the process is completed. Preferably, it is 500 Ω or more and 2000 Ω or less.

【００５９】本発明者らの実験によると、図４に示す通
りフォーミング処理時に導電性膜にかかる亀裂形成のた
めの発熱（仕事率）（以下、「Ｐ」とする。）がより低
いところで行える導電性膜の抵抗値は、５００Ω以上２
０００Ω以下が良いという事が判っている。According to the experiments conducted by the present inventors, as shown in FIG. 4, the heat generation (working power) (hereinafter referred to as "P") for forming cracks on the conductive film during the forming treatment (hereinafter referred to as "P") can be performed at a lower temperature. Resistance value of conductive film is 500Ω or more 2
It is known that 000Ω or less is good.

【００６０】図４の説明をすると、横軸は初期の抵抗値
が平均的な値の４０００Ωの導電性膜の還元過程での抵
抗値、縦軸にフォーミングに必要なＰをプロットした説
明図である。この説明図が示す通り導電性膜の還元過程
での抵抗値が、より高い領域と低い領域ではフォーミン
グに必要なＰは大きくなっている。より低いＰでフォー
ミングできる領域は導電性膜の抵抗値が５００Ω以上２
０００Ω以下である事がわかる。上記の結果は初期の抵
抗が４０００Ωの導電性膜であるが、本発明者らの実験
によると導電性膜の初期の抵抗値が４０００Ω以外で
も、結果はほぼ同じで導電性膜の初期の値にはほとんど
左右されず、５００Ω以上２０００Ω以下が良好である
事がわかった。To explain FIG. 4, the horizontal axis is an explanatory diagram in which the resistance value in the reduction process of the conductive film having an initial initial resistance value of 4000 Ω in the reduction process is plotted, and the vertical axis is P required for forming. is there. As shown in this explanatory diagram, P required for forming is large in a region where the resistance value in the reduction process of the conductive film is higher and a region where the resistance value is lower. In the region that can be formed with lower P, the resistance value of the conductive film is 500Ω or more 2
It can be seen that it is less than 000Ω. The above results show that the initial resistance of the conductive film is 4000Ω. However, according to the experiments by the present inventors, the results are almost the same even when the initial resistance value of the conductive film is other than 4000Ω. It was found that 500 Ω or more and 2000 Ω or less was good, regardless of the above.

【００６１】導電性膜４が金属酸化物よりなる場合は、
還元性を有する物質としてＨ2、ＣＯ等がある。When the conductive film 4 is made of metal oxide,
Examples of the reducing substance include H 2 and CO.

【００６２】さらに、前述の還元工程は一括で多数の電
子源基板を処理する事が可能である。Furthermore, it is possible to process a large number of electron source substrates at a time in the above-mentioned reduction process.

【００６３】上述の電子源基板の保管方法としては、一
括で還元処理した多数の電子源基板を大気中の保管で良
いが、電子源基板が大気中の水分子を吸着し、後の電子
源の特性に差がついてしまうことがあるため、好ましく
は非反応性ガス、もしくは不活性化ガス（Ｎ2、Ａ
ｒ）、または真空中で保管する事が望ましい。As a method of storing the electron source substrate described above, a large number of electron source substrates that have been subjected to a reduction process at a time may be stored in the atmosphere. However, the electron source substrate adsorbs water molecules in the atmosphere, and the subsequent electron sources are stored. Since there is a difference in the characteristics of the non-reactive gas or the inert gas (N 2 , A
r) or it is desirable to store in a vacuum.

【００６４】４）続いて、フォーミング工程を施す。素
子電極２、３間に、不図示の電源より通電すると、導電
性膜４には局所的に破壊，変形もしくは変質等の構造の
変化した部位が形成される。該部位が電子放出部５を構
成する（図２（ｃ））。4) Subsequently, a forming process is performed. When electricity is applied from a power source (not shown) between the element electrodes 2 and 3, the conductive film 4 is locally formed with a portion having a structural change such as destruction, deformation or alteration. This portion constitutes the electron emitting portion 5 (FIG. 2 (c)).

【００６５】フォーミング処理のために素子に印加する
電圧は、パルス状の電圧を用いる。パルスの形状として
は、例えば図３（ａ）に示すような波高値が一定の三角
波パルスや、図３（ｂ）に示すような波高値の漸増する
三角波パルスを用いることができる。A pulse voltage is used as the voltage applied to the element for the forming process. As the shape of the pulse, for example, a triangular wave pulse having a constant crest value as shown in FIG. 3A or a triangular wave pulse having a gradually increasing crest value as shown in FIG. 3B can be used.

【００６６】図３（ａ）に示す形状のパルスの場合、例
えばパルス幅Ｔ１を１μ秒〜１０ｍ秒、パルス間隔Ｔ２
を１０μ秒〜１００ｍ秒程度とし、波高値を適宜選択し
て、数秒から数十分印加する。図３（ｂ）に示す形状の
パルスの場合、Ｔ１、Ｔ２は上記と同様とし、波高値を
徐々に増加させながら印加する。In the case of the pulse having the shape shown in FIG. 3A, for example, the pulse width T1 is 1 μsec to 10 msec, and the pulse interval T2.
Is set to about 10 μsec to 100 msec, the peak value is appropriately selected, and the voltage is applied for several seconds to several tens of minutes. In the case of the pulse having the shape shown in FIG. 3 (b), T1 and T2 are the same as above, and are applied while gradually increasing the peak value.

【００６７】通電フォーミング処理の終了は、パルスと
パルスの間に、導電性膜４の破壊、変形もしくは変質を
引き起こさない程度の電圧パルスを印加し、素子に流れ
る電流を測定して検知することができる。例えば０．１
Ｖ程度の電圧印加により素子に流れる電流を測定し、抵
抗値を求めて、１ＭΩを越えた時点で通電フォーミング
を終了するのが好ましい。The end of the energization forming process can be detected by applying a voltage pulse between the pulses such that the conductive film 4 is not destroyed, deformed or deteriorated, and the current flowing through the element is measured. it can. For example 0.1
It is preferable that the current flowing through the element is measured by applying a voltage of about V, the resistance value is obtained, and the energization forming is ended when the resistance value exceeds 1 MΩ.

【００６８】なお、上記の通電フォーミング処理は、真
空雰囲気中にて行う。The energization forming process is performed in a vacuum atmosphere.

【００６９】上記のような導電性膜の状態で通電フォー
ミング処理を行うと、必要な電力は従来のように真空中
で同様な処理を行った場合に比べ、数十％低下させるこ
とができる。これは、従来の方法では、素子に流れる電
流により発生するジュール熱により、導電性膜４の温度
が上昇し、これにより局所的な破壊、変形ないし変質が
生じ、電子放出部５が形成されるに対し、上記のような
導電性膜の状態で通電フォーミング処理を行うと、処理
に必要な電力を低下させることができるためであると本
発明者らの実験結果から推測される（図４参照）。When the energization forming process is performed in the state of the conductive film as described above, the required electric power can be reduced by several tens% as compared with the case where the same process is performed in vacuum as in the conventional case. This is because, in the conventional method, the temperature of the conductive film 4 rises due to the Joule heat generated by the current flowing through the element, which causes local destruction, deformation or alteration, and the electron emitting portion 5 is formed. On the other hand, it is presumed from the results of experiments conducted by the present inventors that the electric power required for the treatment can be reduced by performing the energization forming treatment in the state of the conductive film as described above (see FIG. 4). ).

【００７０】また、通電フォーミングのパルス電圧とし
ては、図３（ａ）あるいは図３（ｂ）に示す波形を好ま
しく用いることもできる。As the pulse voltage for energization forming, the waveform shown in FIG. 3A or FIG. 3B can be preferably used.

【００７１】かかる通電フォーミングでは、パルス電圧
の波高値を、例えば０．１Ｖステップずつ増加させなが
ら電圧を印加し、導電性膜４が低抵抗化もしくは凝集を
始める電圧Ｖｈまでパルス波高値が達した後、一定時間
Ｔｈ、例えば数秒から数十分電圧Ｖｈを保持しながらパ
ルスを印加することで行う。あるいは、Ｖｈの値が予め
十分な精度で求められている場合には、パルス波高値を
初めからＶｈに設定し、一定時間の保持を行っても良
い。In the energization forming, the voltage is applied while the crest value of the pulse voltage is increased by, for example, 0.1 V step, and the pulse crest value reaches the voltage Vh at which the resistance of the conductive film 4 starts to decrease or aggregate. After that, the pulse is applied for a certain period of time Th, for example, while maintaining the voltage Vh for several seconds to several tens of minutes. Alternatively, when the value of Vh is obtained in advance with sufficient accuracy, the pulse crest value may be set to Vh from the beginning, and the holding may be performed for a certain period of time.

【００７２】このように、電圧Ｖｈで一定時間Ｔｈ保持
することで、導電性膜４の一部に導電性膜材料が凝集し
た微粒子からなる不連続膜の領域を徐々に形成すること
ができる。この間、導電性膜４を含む素子電極２、３間
の抵抗値は高抵抗に向かい、十分に抵抗値が高抵抗に達
した状態でフォーミング処理を終了する。As described above, by maintaining the voltage Vh for a certain period of time, it is possible to gradually form a region of a discontinuous film made of fine particles in which the conductive film material is aggregated in a part of the conductive film 4. During this time, the resistance value between the device electrodes 2 and 3 including the conductive film 4 becomes high resistance, and the forming process is terminated in a state where the resistance value has sufficiently reached high resistance.

【００７３】また、Ｔｈの時間保持する間に抵抗値が十
分に高抵抗に達しない場合には、更に、パルス幅を大き
くしてパルスを印加して高抵抗化を進め、フォーミング
を終了させる方法（図３（ａ））と、パルス波高値を再
び増加させて高抵抗化を進め、フォーミングを終了させ
る方法（図３（ｂ））、そしてこの両方を併用して、パ
ルス幅を広げて更にパルス波高値を増加させる方法（不
図示）がある。このようにして、導電性膜４の一部に５
０ｎｍ以下の幅の亀裂からなる電子放出部５を形成でき
る。この点に関して更に説明する。Further, when the resistance value does not reach a sufficiently high resistance during holding for a time of Th, a method of further increasing the pulse width by applying a pulse to increase the resistance and ending the forming. (Fig. 3 (a)) and a method of increasing the pulse peak value again to promote high resistance and ending the forming (Fig. 3 (b)), and using both of them together to further increase the pulse width. There is a method (not shown) for increasing the pulse peak value. In this way, the conductive film 4 is partially covered with 5
It is possible to form the electron emitting portion 5 including a crack having a width of 0 nm or less. This point will be further described.

【００７４】前述の特願平６−１４１６７０号の明細書
に開示されたパルス波高値を漸増させる方法を、ＰｄＯ
微粒子よりなる導電性膜を有する素子を真空中でフォー
ミング処理する工程に適用した場合、素子の抵抗値は、
パルス波高値を増加させるにつれて、図５に示したよう
に変化し、パルス波高値がＶｆｏｒｍに達した時点で、
フォーミング処理が完了する。すなわち、素子電極間に
パルス電圧を印加し、導電性膜に電流を流すことによ
り、発熱が起こり、導電性膜の温度が上昇する。この発
熱量が大きければ導電性膜の一部が一挙に変形・変質さ
れ、抵抗値が大きくなる。一方、発熱量がそれほど大き
くない場合には、導電性膜の材質が徐々に凝集を起こ
す。該導電性膜の材質が、ＰｄＯの様に比較的容易に還
元される金属酸化物の場合には、還元が同時に進行す
る。The method of gradually increasing the pulse peak value disclosed in the above-mentioned Japanese Patent Application No. 6-141670 is used as PdO.
When the element having the conductive film made of fine particles is applied to the step of forming treatment in vacuum, the resistance value of the element is
As the pulse peak value increases, it changes as shown in FIG. 5, and when the pulse peak value reaches Vform,
The forming process is completed. That is, when a pulse voltage is applied between the device electrodes and a current is passed through the conductive film, heat is generated and the temperature of the conductive film rises. If this amount of heat generation is large, a part of the conductive film will be deformed / altered all at once, and the resistance value will increase. On the other hand, when the amount of heat generation is not so large, the material of the conductive film gradually agglomerates. When the material of the conductive film is a metal oxide, such as PdO, which is relatively easily reduced, the reduction proceeds simultaneously.

【００７５】図５において、パルス波高値がＶｓを越え
た後、素子の抵抗値が一旦減少してから上昇に転ずるの
は、還元による抵抗の低下と、凝集により電流のパスが
切断されて抵抗が上昇する効果との競合によるものと思
われる。導電性膜が、金属により形成されている場合に
は、抵抗の低下は金属酸化物の場合よりも小さくなる
が、同様の振る舞いをする。この場合の抵抗の低下の要
因は明確にはわからないが、導電性膜を構成する金属微
粒子あるいは金属の結晶粒の間の接触抵抗が小さくなる
ためではないかと推測している。いずれにしても、パル
ス波高値がＶｓ以上になると、導電性膜の材質が凝集を
起こすものと考えられる。Ｖｓの値自体は、印加するパ
ルスのパルス幅、パルス間隔、導電性膜の抵抗及び材質
などに依存するものである。In FIG. 5, after the pulse peak value exceeds Vs, the resistance value of the element once decreases and then starts rising. The decrease in resistance due to reduction and the resistance due to disconnection of current path due to aggregation. Is likely due to competition with the increasing effect. When the conductive film is made of a metal, the resistance decreases less than that of the metal oxide, but the same behavior occurs. Although the cause of the decrease in resistance in this case is not clearly understood, it is presumed that it may be because the contact resistance between the metal fine particles or the metal crystal grains forming the conductive film becomes small. In any case, it is considered that when the pulse crest value becomes Vs or more, the material of the conductive film agglomerates. The value of Vs itself depends on the pulse width of the applied pulse, the pulse interval, the resistance and material of the conductive film, and the like.

【００７６】すなわち、導電性膜４が低抵抗化もしくは
凝集を始める電圧Ｖｈとは、上記Ｖｓより大きく、且つ
Ｖｆｏｒｍよりも十分に小さな電圧値である。That is, the voltage Vh at which the conductive film 4 starts to have a low resistance or starts to agglomerate is a voltage value higher than Vs and sufficiently lower than Vform.

【００７７】図３に示した通電フォーミングのパルス電
圧波形において、パルス幅Ｔ１は例えば１μ秒〜１０ｍ
秒、パルス間隔Ｔ２は１００μ秒〜数秒、一定時間Ｔｈ
後のパルス電圧のパルス幅Ｔ１は１０μ秒〜１秒であ
り、Ｖｈは導電性膜４の材料及び形態、Ｔ１、Ｔ２等に
より適宜設定されるが、電圧を単調に増加させながら電
圧を印加していく従来のフォーミング処理で観測される
フォーミング電圧Ｖｆｏｒｍ、即ち素子抵抗が急激に高
抵抗化する電圧に対して、０．数％〜数十％低い電圧に
設定される。パルス幅Ｔ１に対しパルス間隔Ｔ２は十分
に長いことが好ましく、Ｔ２／Ｔ１≧５、望ましくはＴ
２／Ｔ１≧１０、さらに望ましくはＴ２／Ｔ１≧１００
である。なお、印加する電圧波形は、図示される三角波
に限定されるものではなく、矩形波等の所望の波形を用
いることができる。Ｖｈの適切な値は、Ｔ１、Ｔ２の値
はもちろんのこと、パルス波形が矩形波、三角波などの
いずれであるかなどによっても影響を受けるため、これ
らの条件に合わせて設定される。In the pulse voltage waveform of the energization forming shown in FIG. 3, the pulse width T1 is, for example, 1 μsec to 10 m.
Seconds, pulse interval T2 is 100 μs to several seconds, and a fixed time Th
The pulse width T1 of the subsequent pulse voltage is 10 μsec to 1 sec, and Vh is appropriately set depending on the material and form of the conductive film 4, T1, T2, etc., but the voltage is applied while monotonically increasing the voltage. With respect to the forming voltage Vform observed in the conventional forming process, that is, the voltage at which the element resistance rapidly increases, 0. The voltage is set to a low voltage of several percent to several tens of percent. The pulse interval T2 is preferably sufficiently long with respect to the pulse width T1, and T2 / T1 ≧ 5, preferably T
2 / T1 ≧ 10, more preferably T2 / T1 ≧ 100
Is. The applied voltage waveform is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used. The appropriate value of Vh is influenced not only by the values of T1 and T2, but also by whether the pulse waveform is a rectangular wave, a triangular wave, or the like, and is set according to these conditions.

【００７８】５）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流Ｉｆ、放出電流Ｉｅが著
しく変化する工程である。5) It is preferable to perform a process called an activation process on the element which has finished forming. The activation process is a process in which the device current If and the emission current Ie are significantly changed by this process.

【００７９】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、素子にパルスの印加を繰り返すこ
とで行うことができる。この雰囲気は、例えば油拡散ポ
ンプやロータリーポンプなどを用いて真空容器内を排気
した場合に雰囲気内に残留する有機ガスを利用して形成
することができる他、イオンポンプなどにより一旦十分
に排気した真空中に適当な有機物質のガスを導入するこ
とによっても得られる。このときの好ましい有機物質の
ガス圧は、前述の応用の形態、真空容器の形状や、有機
物質の種類などにより異なるため、場合に応じ適宜設定
される。適当な有機物質としては、アルカン、アルケ
ン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、
アルコール類、アルデヒド類、ケトン類、アミン類、フ
ェノール、カルボン酸、スルホン酸等の有機酸類等を挙
げることができ、具体的にはメタン、エタン、プロパン
などＣnＨ2n+2で表される飽和炭化水素、エチレン、プ
ロピレンなどＣnＨ2n等の組成式で表される不飽和炭化
水素、ベンゼン、トルエン、メタノール、エタノール、
ホルムアルデヒド、アセトアルデヒド、アセトン、メチ
ルエチルケトン、メチルアミン、エチルアミン、フェノ
ール、蟻酸、酢酸、プロピオン酸等が使用できる。この
処理により、雰囲気中に存在する有機物質から、炭素あ
るいは炭素化合物が素子上に堆積し、素子電流Ｉｆ、放
出電流Ｉｅが、著しく変化するようになる。The activation step can be carried out, for example, by repeatedly applying a pulse to the element in an atmosphere containing a gas of an organic substance. This atmosphere can be formed by using the organic gas remaining in the atmosphere when the inside of the vacuum container is evacuated by using, for example, an oil diffusion pump or a rotary pump, and is also sufficiently evacuated by an ion pump or the like. It can also be obtained by introducing a gas of a suitable organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the form of application, the shape of the vacuum container, the type of the organic substance, and the like, and is appropriately set depending on the case. Suitable organic substances include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons,
Examples thereof include organic acids such as alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, sulfonic acids, and the like. Specifically, represented by C n H 2n + 2 such as methane, ethane, propane, etc. saturated hydrocarbons, ethylene, propylene C n H 2n such unsaturated hydrocarbon represented by composition formula such as benzene, toluene, methanol, ethanol,
Formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methyl amine, ethyl amine, phenol, formic acid, acetic acid, propionic acid and the like can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.

【００８０】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。The end of the activation process can be determined appropriately while measuring the device current If and the emission current Ie.
The pulse width, pulse interval, pulse peak value, etc. are set appropriately.

【００８１】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ、ＰＧ、ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン、及びアモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）、炭化水素（Ｃ
mＨnで表される化合物、ないしこの他にＮ、Ｏ、Ｃｌな
どの他の元素を有する化合物を含む。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。Carbon and carbon compounds include, for example, graphite (so-called HOPG, PG, and GC). HOPG is a nearly complete graphite crystal structure, PG.
Has a crystal grain of about 20 nm and the crystal structure is somewhat disordered,
GC refers to a crystal grain having a size of about 2 nm and further disordered crystal structure. ), Amorphous carbon (amorphous carbon, and a mixture of amorphous carbon and fine crystals of graphite), and hydrocarbon (C
It includes a compound represented by m H n or a compound having another element such as N, O, or Cl in addition to the compound. ), And the film thickness is preferably in the range of 50 nm or less, 30 n
More preferably, it is in the range of m or less.

【００８２】６）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器内の圧力は極力低くすることが必要で、１．３×１
０-5Ｐａ以下が好ましく、さらには１．３×１０-6Ｐａ
以下が特に好ましい。真空容器を排気する真空排気装置
は、装置から発生するオイルが素子の特性に影響を与え
ないように、オイルを使用しないものを用いるのが好ま
しい。具体的には、ソープションポンプ、イオンポンプ
等の真空排気装置を挙げることができる。さらに真空容
器内を排気するときには、真空容器全体を加熱して、真
空容器内壁や、電子放出素子に吸着した有機物質分子を
排気し易くするのが好ましい。6) It is preferable that the electron-emitting device obtained through these steps is subjected to a stabilizing step. This step is a step of exhausting the organic substance in the vacuum container. It is necessary to keep the pressure inside the vacuum container as low as possible.
0 -5 preferably Pa, more 1.3 × 10 -6 Pa
The following are particularly preferred. It is preferable to use a vacuum evacuation device that evacuates the vacuum container without using oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum evacuation device such as a sorption pump or an ion pump can be used. Further, when the inside of the vacuum container is evacuated, it is preferable to heat the entire vacuum container so that organic substance molecules adsorbed on the inner wall of the vacuum container or the electron-emitting device can be easily exhausted.

【００８３】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質あるいは金
属化合物が十分除去されていれば、圧力自体は多少上昇
しても十分安定な特性を維持することができる。It is preferable that the atmosphere at the time of driving after the stabilization process is maintained at the atmosphere at the end of the stabilization process, but the atmosphere is not limited to this, and the organic substance or the metal compound is sufficiently removed. If so, even if the pressure itself is increased to some extent, it is possible to maintain sufficiently stable characteristics.

【００８４】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物ないし金属の堆積を
抑制でき、結果として素子電流Ｉｆ、放出電流Ｉｅが、
安定する。By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound or metal can be suppressed, and as a result, the device current If and emission current Ie are
Stabilize.

【００８５】上述した工程を経て得られる電子放出素子
の基本特性について、図６及び図７を参照しながら説明
する。The basic characteristics of the electron-emitting device obtained through the above steps will be described with reference to FIGS. 6 and 7.

【００８６】図６は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図６においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。FIG. 6 is a schematic diagram showing an example of a vacuum processing apparatus, and this vacuum processing apparatus also has a function as a measurement / evaluation apparatus. Also in FIG. 6, the same parts as those shown in FIG. 1 are designated by the same reference numerals as those shown in FIG.

【００８７】図６において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖｆを印加するための電源、５０は素子電極２、３間
の導電性膜４を流れる素子電流Ｉｆを測定するための電
流計、５４は素子の電子放出部５より放出される放出電
流Ｉｅを捕捉するためのアノード電極、５３はアノード
電極５４に電圧を印加するための高圧電源、５２は電子
放出部５より放出される放出電流Ｉｅを測定するための
電流計である。一例として、アノード電極５４の電圧を
１ｋＶ〜１０ｋＶの範囲とし、アノード電極５４と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
うことができる。In FIG. 6, 55 is a vacuum container, and 5
6 is an exhaust pump. An electron emitting element is arranged in the vacuum container 55. Further, 51 is a power supply for applying a device voltage Vf to the electron-emitting device, 50 is an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3, and 54 is an electron emission of the device. An anode electrode for capturing the emission current Ie emitted from the portion 5, 53 is a high voltage power source for applying a voltage to the anode electrode 54, and 52 is for measuring the emission current Ie emitted from the electron emitting portion 5. It is an ammeter. As an example, the voltage of the anode electrode 54 can be set in the range of 1 kV to 10 kV, and the distance H between the anode electrode 54 and the electron-emitting device can be set in the range of 2 to 8 mm.

【００８８】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。In the vacuum container 55, equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown) is provided.
The measurement and evaluation can be performed in a desired vacuum atmosphere.

【００８９】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されており、
適宜切り替えて使用する。ここに示した電子放出素子基
板を配した真空処理装置の全体は、不図示のヒーターに
より加熱できるようになっている。従って、この真空処
理装置を用いると、前述の通電フォーミング以降の工程
も行うことができる。The exhaust pump 56 is composed of an ordinary high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
Switch appropriately and use. The entire vacuum processing apparatus provided with the electron-emitting device substrate shown here can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the above-described energization forming can be performed.

【００９０】図７は、図６に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を示す説明図である。図７においては、
放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。FIG. 7 is an explanatory diagram showing the relationship between the emission voltage Ie and the device current If measured using the vacuum processing apparatus shown in FIG. 6 and the device voltage Vf. In FIG. 7,
Since the emission current Ie is extremely smaller than the device current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【００９１】図７からも明らかなように、本発明を適用
し得る表面伝導型電子放出素子は、放出電流Ｉｅに関し
て次の３つの特徴的性質を有する。As is clear from FIG. 7, the surface conduction electron-emitting device to which the present invention can be applied has the following three characteristic properties regarding the emission current Ie.

【００９２】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図６中のＶｔｈ）以上の素子電圧を印加する
と急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以
下では放出電流Ｉｅが殆ど検出されない。つまり、放出
電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形
素子である。That is, first, when an element voltage of a certain voltage (referred to as a threshold voltage; Vth in FIG. 6) or more is applied to this element, the emission current Ie rapidly increases, while at the threshold voltage Vth or less, the emission current Ie increases. Almost no Ie is detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【００９３】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。Secondly, since the emission current Ie monotonically increases with the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.

【００９４】第３に、アノード電極５４（図６参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。Thirdly, the emitted charges captured by the anode electrode 54 (see FIG. 6) depend on the time for applying the device voltage Vf. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time for which the device voltage Vf is applied.

【００９５】以上の説明より理解されるように、本発明
を適用し得る表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。As will be understood from the above description, the surface conduction electron-emitting device to which the present invention can be applied can easily control the electron emission characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus configured by arranging a plurality of electron emitting elements.

【００９６】図７においては、素子電流Ｉｆが素子電圧
Ｖｆに対して単調増加する（以下、「ＭＩ特性」とい
う。）例を示したが、素子電流Ｉｆが素子電圧Ｖｆに対
して電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」
という。）を示す場合もある（不図示）。これらの特性
は、前述の表面伝導型電子放出素子を複数個基板上に配
列することにより、本発明に関わる電子源を構成でき、
かかる電子源を用いて本発明に関わる画像形成装置を構
成できる。FIG. 7 shows an example in which the element current If monotonously increases with respect to the element voltage Vf (hereinafter referred to as “MI characteristic”). However, the element current If is a voltage control type with respect to the element voltage Vf. Negative resistance characteristics (hereinafter referred to as "VCNR characteristics"
Say. ) May be shown (not shown). These characteristics show that the electron source according to the present invention can be configured by arranging a plurality of the surface conduction electron-emitting devices described above on the substrate.
An image forming apparatus according to the present invention can be configured using such an electron source.

【００９７】以下、本発明に関わる電子源及び画像形成
装置ついて詳細に説明する。The electron source and the image forming apparatus according to the present invention will be described in detail below.

【００９８】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子におけ
る電極の一方を、Ｘ方向の配線に共通に接続し、同じ列
に配された複数の電子放出素子における電極の他方を、
Ｙ方向の配線に共通に接続するものが挙げられる。この
ようなものは所謂単純マトリクス配置である。Various arrangements of electron-emitting devices can be adopted. As an example, a large number of electron-emitting devices arranged in parallel are connected at both ends, and a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and in a direction orthogonal to this wiring (referred to as a column direction). There is a ladder-like arrangement in which a control electrode (also called a grid) arranged above the electron-emitting device controls and drives electrons from the electron-emitting device. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. The other of the electrodes in the plurality of electron-emitting devices arranged in the same row,
An example is one that is commonly connected to the wiring in the Y direction. This is a so-called simple matrix arrangement.

【００９９】まず単純マトリクス配置について以下に詳
述する。First, the simple matrix arrangement will be described in detail below.

【０１００】本発明に適用し得る表面伝導型電子放出素
子については、前述した通り３つの特性がある。即ち、
表面伝導型電子放出素子からの放出電子は、閾値電圧以
上では、対向する素子電極間に印加するパルス状電圧の
波高値と幅で制御できる。一方、閾値電圧以下では、殆
ど放出されない。この特性によれば、多数の電子放出素
子を配置した場合においても、個々の素子にパルス状電
圧を適宜印加すれば、入力信号に応じて、表面伝導型電
子放出素子を選択して電子放出量を制御できる。The surface conduction electron-emitting device applicable to the present invention has three characteristics as described above. That is,
The emitted electrons from the surface conduction electron-emitting device can be controlled by the peak value and width of the pulse voltage applied between the opposing device electrodes at the threshold voltage or higher. On the other hand, below the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulsed voltage is appropriately applied to each device, the surface conduction electron-emitting device is selected according to the input signal and the electron emission amount is selected. Can be controlled.

【０１０１】以下この原理に基づき、電子放出素子を複
数配して得られる電子源基板について、図８を用いて説
明する。図８において、７１は電子源基板、７２はＸ方
向配線、７３はＹ方向配線である。７４は表面伝導型電
子放出素子、７５は結線である。なお、表面伝導型電子
放出素子７４は、前述した平面型あるいは垂直型のどち
らであってもよい。Based on this principle, an electron source substrate obtained by arranging a plurality of electron-emitting devices will be described below with reference to FIG. In FIG. 8, 71 is an electron source substrate, 72 is an X-direction wiring, and 73 is a Y-direction wiring. 74 is a surface conduction electron-emitting device, and 75 is a wire connection. The surface conduction electron-emitting device 74 may be either the flat type or the vertical type described above.

【０１０２】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。The m X-direction wirings 72 are Dx1 and Dx.
2, ..., Dxm, and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The wiring material, film thickness, and width are appropriately designed.
The Y-direction wiring 73 has n of Dy1, Dy2, ..., Dyn.
It is made of a book wiring and is formed similarly to the X-direction wiring 72. These m X-direction wirings 72 and n Y-direction wirings 7
An interlayer insulating layer (not shown) is provided between
Both are electrically separated (m and n are both positive integers).

【０１０３】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ2等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。The interlayer insulating layer (not shown) is composed of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-direction wiring 72 is formed, and particularly, in order to withstand the potential difference at the intersection of the X-direction wiring 72 and the Y-direction wiring 73, the film thickness, The material and manufacturing method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are drawn out as external terminals.

【０１０４】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。A pair of device electrodes (not shown) constituting the surface conduction electron-emitting device 74 are respectively connected to m X-direction wirings 72 and n Y-direction wirings 73 by connecting wires 75 made of a conductive metal or the like. It is electrically connected.

【０１０５】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may be the same or different in some or all of the constituent elements. Good. These materials are appropriately selected, for example, from the above-mentioned material for the device electrode. When the material forming the element electrode and the wiring material are the same, the wiring connected to the element electrode can also be referred to as an element electrode.

【０１０６】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。A scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction is connected to the X-direction wiring 72.
On the other hand, the Y direction wiring 73 is connected to a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【０１０７】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。In the above structure, individual elements can be selected and driven independently by using simple matrix wiring.

【０１０８】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図９と図１０及
び図１１を用いて説明する。図９は、画像形成装置の表
示パネルの一例を示す概略構成図であり、図１０は、図
９の画像形成装置に使用される蛍光膜の概略図である。
図１１は、ＮＴＳＣ方式のテレビ信号に応じて表示を行
うための駆動回路の一例を示す概略図である。An image forming apparatus constructed by using an electron source having such a simple matrix arrangement will be described with reference to FIGS. 9, 10 and 11. FIG. 9 is a schematic configuration diagram showing an example of a display panel of the image forming apparatus, and FIG. 10 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG.
FIG. 11 is a schematic diagram showing an example of a drive circuit for displaying according to an NTSC television signal.

【０１０９】図９において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用い、例えば大気中あるいは窒素中で、４００〜５０
０℃の温度範囲で１０分間以上焼成することで封着し
て、外囲器９０が構成されている。In FIG. 9, 71 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 81 is a rear plate on which the electron source substrate 71 is fixed, and 86 is a fluorescent film 84 on the inner surface of a glass substrate 83.
And a metal back 85 and the like. Reference numeral 82 denotes a support frame, and the support frame 82 uses a rear plate 81 and a face plate 86 made of frit glass or the like, for example, 400 to 50 in the atmosphere or nitrogen.
The envelope 90 is configured by sealing by firing at a temperature range of 0 ° C. for 10 minutes or more.

【０１１０】７４は、図１に示したような電子放出素子
である。７２、７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線であ
る。74 is an electron-emitting device as shown in FIG. Reference numerals 72 and 73 are an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【０１１１】外囲器９０は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器９
０を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器９０を構成することもできる。The envelope 90 is composed of the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be omitted. That is, the support frame 82 is directly sealed to the substrate 71, and the face plate 86, the support frame 82, and the substrate 71 are used to package the enclosure 9.
0 may be configured. On the other hand, by installing a support body (not shown) called a spacer between the face plate 86 and the rear plate 81, it is possible to configure the envelope 90 having sufficient strength against atmospheric pressure.

【０１１２】図１０は、蛍光膜を示す概略図である。蛍
光膜８４は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ（図１０（ａ））あるい
はブラックマトリクス（図１０（ｂ））等と呼ばれる黒
色導電材９１と蛍光体９２とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体９２間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜８４における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材９１の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。FIG. 10 is a schematic view showing a fluorescent film. In the case of monochrome, the fluorescent film 84 can be composed of only a fluorescent material. In the case of a color fluorescent film, it may be composed of a black conductive material 91 called a black stripe (FIG. 10A) or a black matrix (FIG. 10B) and a fluorescent material 92 depending on the arrangement of the fluorescent materials. it can. In the case of color display, the purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 92 of the three primary color phosphors black so as to make the color mixture inconspicuous and to prevent the phosphor film 84 from being exposed. This is to suppress the decrease in contrast due to light reflection. As the material of the black conductive material 91, in addition to a commonly used material containing graphite as a main component, a material having conductivity and having little light transmission and reflection can be used.

【０１１３】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器９０内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理（通常、「フィルミング」と呼ばれる。）を行い、
その後Ａｌを真空蒸着等を用いて堆積させることで作製
できる。As a method of applying the phosphor to the glass substrate 83, a precipitation method, a printing method or the like can be adopted regardless of monochrome or color. A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
Of the light emitted from the phosphor, the light emitted to the inner surface side is applied to the face plate 8
Improve the brightness by reflecting the light on the 6 side.
It serves as an electrode for applying an electron beam accelerating voltage, protects the phosphor from damage due to collision of negative ions generated in the envelope 90, and the like. In the metal back, after the phosphor film is produced, the inner surface of the phosphor film is smoothed (usually called “filming”),
After that, Al can be produced by depositing Al using vacuum deposition or the like.

【０１１４】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。The face plate 86 further includes a fluorescent film 8
In order to improve the conductivity of No. 4, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84.

【０１１５】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。When the above-mentioned sealing is performed, in the case of color, it is necessary to associate each color phosphor with the electron-emitting device, and sufficient alignment is indispensable.

【０１１６】外囲器９０の封着を行った後、電子放出素
子の通電フォーミング処理を行う。外囲器９０内を排気
装置により十分排気した後、必要に応じて所望のガスを
外囲器９０内に導入し、電子源の各素子行のうちの一つ
を選択し、これに属する電子放出素子に同時にパルス電
圧を印加する。パルス電圧のパルス幅Ｔ１、パルス間隔
Ｔ２、波高値は、単体の素子のフォーミング処理に用い
るものと同様である。After the envelope 90 is sealed, the energization forming process of the electron-emitting device is performed. After sufficiently exhausting the inside of the envelope 90 by the exhaust device, a desired gas is introduced into the envelope 90 as necessary, and one of the element rows of the electron source is selected to select the electrons belonging to this. A pulse voltage is applied to the emitting elements at the same time. The pulse width T1 of the pulse voltage, the pulse interval T2, and the peak value are the same as those used in the forming process of a single element.

【０１１７】本発明の電子源の製造方法では、各素子行
へ順次パルス電圧の印加してフォーミング処理を行う際
に、パルス発生手段と電子源との間に素子行選択手段を
設け、１乃至数パルス毎に選択する素子行を変えて複数
の素子行のフォーミング処理を同時に行うことが好まし
い。また、この時、Ｔ２≧５×Ｔ１を満たすように、パ
ルス間隔Ｔ２をパルス幅Ｔ１に比べて相当に長く設定す
ることが好ましく、これにより全素子行をフォーミング
処理するための時間を大幅に短縮することが可能であ
る。In the electron source manufacturing method of the present invention, when the pulse voltage is sequentially applied to each element row to perform the forming process, the element row selecting means is provided between the pulse generating means and the electron source. It is preferable to perform the forming processing for a plurality of element rows at the same time by changing the element row selected every few pulses. Further, at this time, it is preferable to set the pulse interval T2 to be considerably longer than the pulse width T1 so that T2 ≧ 5 × T1 is satisfied, whereby the time for forming processing of all the element rows is significantly shortened. It is possible to

【０１１８】また、本発明の製造方法では、電子源の全
体を複数の素子行からなるいくつかのブロックに分割
し、各ブロック毎にフォーミング処理を行っても良く、
電子源の大きさや処理に用いるパルスの形状などの条件
に応じて適宜選択する。Further, in the manufacturing method of the present invention, the entire electron source may be divided into several blocks each including a plurality of element rows, and the forming process may be performed for each block.
It is appropriately selected according to conditions such as the size of the electron source and the shape of the pulse used for processing.

【０１１９】外囲器９０内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０-5Ｐａ程度の真空度の有機物
質が十分に少ない雰囲気にした後、封止が成される。外
囲器９０の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器９０の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器９０内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１．３×１０-3
Ｐａないしは１．３×１０-5Ｐａの圧力を維持するもの
である。ここで、表面伝導型電子放出素子のフォーミン
グ処理以降の工程は適宜設定できる。[0119] The envelope 90, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 10 - Sealing is performed after making an atmosphere with a vacuum degree of about 5 Pa sufficiently low in organic substances. A getter process can be performed to maintain the degree of vacuum after the envelope 90 is sealed. This is to heat a getter (not shown) arranged at a predetermined position in the envelope 90 by heating using resistance heating or high frequency heating immediately before or after the envelope 90 is sealed. Then, it is a process of forming a vapor deposition film. The getter usually contains Ba or the like as a main component, and due to the adsorption action of the deposited film, for example, 1.3 × 10 −3
The pressure of Pa or 1.3 × 10 −5 Pa is maintained. Here, the steps after the forming treatment of the surface conduction electron-emitting device can be set appropriately.

【０１２０】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１１を用いて説明する。図１１において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。Next, with reference to FIG. 11, a configuration example of a drive circuit for performing television display based on an NTSC television signal on a display panel constructed by using an electron source having a simple matrix arrangement will be described. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a sync signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【０１２１】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８９を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）ずつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８９には、直流電圧源Ｖａよ
り、例えば１０ｋＶの直流電圧が供給されるが、これは
表面伝導型電子放出素子から放出される電子ビームに、
蛍光体を励起するのに十分なエネルギーを付与する為の
加速電圧である。The display panel 101 has terminals Dx1 to Dx.
m, terminals Dy1 to Dyn, and a high-voltage terminal 89 to connect to an external electric circuit. The terminals Dx1 to Dxm sequentially drive the electron sources provided in the display panel 101, that is, the surface conduction electron-emitting device groups arranged in a matrix of m rows and n columns matrix by row (n elements). A scanning signal for performing the scanning is applied. The terminals Dy1 to Dyn are
A modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied. The high voltage terminal 89 is supplied with a direct current voltage of, for example, 10 kV from the direct current voltage source Va, which is an electron beam emitted from the surface conduction electron-emitting device.
It is an accelerating voltage for giving sufficient energy to excite the phosphor.

【０１２２】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子を備えたものであ
る。各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０［Ｖ］（グランドレベル）のいずれか一方を
選択し、表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電
気的に接続される。各スイッチング素子は、制御回路１
０３が出力する制御信号Ｔｓｃａｎに基づいて動作する
ものであり、例えばＦＥＴのようなスイッチング素子を
組み合わせることにより構成することができる。The scanning circuit 102 will be described. The circuit has m switching elements inside. Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level), and is electrically connected to the terminals Dx1 to Dxm of the display panel 101. Each switching element is a control circuit 1
It operates on the basis of the control signal Tscan output by 03, and can be configured by combining switching elements such as FETs.

【０１２３】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。In the case of this example, the DC voltage source Vx is based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting device, and the drive voltage applied to the non-scanned device is equal to or lower than the electron emission threshold voltage. It is set to output a constant voltage such that

【０１２４】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。The control circuit 103 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The control circuit 103 controls the sync signal Tsync sent from the sync signal separation circuit 106.
Based on Tscan, Tsft and T
Each of the mry control signals is generated.

【０１２５】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。The sync signal separation circuit 106 is a circuit for separating a sync signal component and a luminance signal component from an externally input NTSC television signal, and uses a general frequency separation (filter) circuit or the like. Can be configured. The sync signal separated by the sync signal separation circuit 106 is composed of a vertical sync signal and a horizontal sync signal, but is shown here as a Tsync signal for convenience of description. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is applied to the shift register 10
4 is input.

【０１２６】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、ｎ個の並列信号として前記シフトレジスタ１０４よ
り出力される。The shift register 104 is for serially / parallel-converting the DATA signals serially input in time series for each line of the image, and is based on the control signal Tsft sent from the control circuit 103. The control signal Tsft may be rephrased as the shift clock of the shift register 104. Serial / parallel converted image data for one line (corresponding to drive data for n electron-emitting devices)
Are output from the shift register 104 as n parallel signals.

【０１２７】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜ｎ個の並列信号の内容を記憶する。記憶された
内容は、ｎ個の画像データとして出力され、変調信号発
生器１０７に入力される。The line memory 105 is a storage device for storing data for one line of an image for a required time, and stores the contents of n parallel signals as appropriate in accordance with the control signal Tmry sent from the control circuit 103. . The stored contents are output as n pieces of image data and input to the modulation signal generator 107.

【０１２８】変調信号発生器１０７は、ｎ個の画像デー
タの各々に応じて、表面伝導型電子放出素子の各々を適
切に駆動変調する為の信号源であり、その出力信号は、
端子Ｄｙ１乃至Ｄｙｎを通じて表示パネル１０１内の表
面伝導型電子放出素子に印加される。The modulation signal generator 107 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of the n image data, and its output signal is
The voltage is applied to the surface conduction electron-emitting device in the display panel 101 through the terminals Dy1 to Dyn.

【０１２９】前述したように、本発明に適用し得る電子
放出素子は放出電流Ｉｅに関して以下の基本特性を有し
ている。即ち、電子放出には明確な閾値電圧Ｖｔｈがあ
り、Ｖｔｈ以上の電圧が印加された時のみ電子放出が生
じる。電子放出閾値以上の電圧に対しては、素子への印
加電圧の変化に応じて放出電流も変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、例えば電
子放出閾値電圧以下の電圧を印加しても電子放出は生じ
ないが、電子放出閾値電圧以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させることにより、出力電子ビームの強度を制
御することが可能である。また、パルスの幅Ｐｗを変化
させることにより、出力される電子ビームの電荷の総量
を制御することが可能である。As described above, the electron-emitting device applicable to the present invention has the following basic characteristics regarding the emission current Ie. That is, the electron emission has a clear threshold voltage Vth, and the electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulsed voltage is applied to this element, for example, electron emission does not occur even if a voltage below the electron emission threshold voltage is applied, but when a voltage above the electron emission threshold voltage is applied Beam is output. At that time, the peak value V of the pulse
The intensity of the output electron beam can be controlled by changing m. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【０１３０】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When carrying out the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length and can appropriately modulate the crest value of the voltage pulse according to the input data. Can be used. When carrying out the pulse width modulation method, the modulation signal generator 107 uses a pulse width modulation method that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to the input data. A circuit can be used.

【０１３１】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。The shift register 104 and the line memory 10
The digital signal type 5 or the analog signal type 5 can be adopted. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【０１３２】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）、及び計数器の出力
値と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 106 into a digital signal. For this, an A / D converter is provided at the output section of the sync signal separation circuit 106. Just go. In relation to this, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 is
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator and a counter (counter) for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. A circuit that combines a device (comparator) is used. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【０１３３】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。In the case of the voltage modulation method using an analog signal, the modulation signal generator 107 may be an amplifier circuit using an operational amplifier or the like, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a voltage control type oscillation circuit (VCO) can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the surface conduction electron-emitting device can be added if necessary.

【０１３４】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
８９を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。In the image forming apparatus to which the present invention having such a structure can be applied, electron emission is performed by applying a voltage to each electron-emitting device via the terminals Dx1 to Dxm and Dy1 to Dyn outside the container. Occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 89 to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 to emit light, and an image is formed.

【０１３５】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはＮＴＳＣ方式を挙げたが、入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、
これらよりも多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。The configuration of the image forming apparatus described here is an example of the image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. Although the NTSC system was mentioned as the input signal, the input signal is not limited to this, and other than the PAL, SECAM system, etc.,
TV signals (for example, more scan lines than these)
High-definition TV) systems such as the MUSE system can also be adopted.

【０１３６】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１２及び図１３を用いて説明す
る。Next, the above-mentioned ladder-type electron source and image forming apparatus will be described with reference to FIGS. 12 and 13.

【０１３７】図１２は、梯子型配置の電子源の一例を示
す概略図である。図１２において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄｘ２〜Ｄｘ９は、例えばＤｘ２とＤｘ３、Ｄｘ
４とＤｘ５、Ｄｘ６とＤｘ７及びＤｘ８とＤｘ９を一体
の同一配線とすることもできる。FIG. 12 is a schematic diagram showing an example of a ladder-type electron source. In FIG. 12, 110 is an electron source substrate, and 111 is an electron emitting element. Reference numerals 112 denote common wirings D1 to D10 for connecting the electron-emitting devices 111, which are led out as external terminals. A plurality of electron-emitting devices 111 are arranged in parallel in the X direction on the substrate 110 (this is called a device row). A plurality of such element rows are arranged to form an electron source. By applying a drive voltage between the common lines of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold value is applied to the element row where the electron beam is desired to be emitted, and a voltage equal to or lower than the electron emission threshold value is applied to the element row where the electron beam is not desired to be emitted. The common wirings Dx2 to Dx9 located between the element rows are, for example, Dx2, Dx3, and Dx.
4 and Dx5, Dx6 and Dx7, and Dx8 and Dx9 may be integrated into the same wiring.

【０１３８】図１３は、梯子型配置の電子源を備えた画
像形成装置における表示パネルの一例を示す概略構成図
である。１２０はグリッド電極、１２１は電子が通過す
るための開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇ
ｎはグリッド電極１２０と接続された容器外端子であ
る。１１０は各素子行間の共通配線を同一配線とした電
子源基板である。図１３においては、図９、図１２に示
した部位と同じ部位には、これらの図に付したのと同一
の符号を付している。ここに示した画像形成装置と、図
９に示した単純マトリクス配置の画像形成装置との大き
な違いは、電子源基板１１０とフェースプレート８６の
間にグリッド電極１２０を備えているか否かである。FIG. 13 is a schematic configuration diagram showing an example of a display panel in an image forming apparatus provided with a ladder-type electron source. Reference numeral 120 is a grid electrode, 121 is an opening for passing electrons, D1 to Dm are terminals outside the container, and G1 to G.
n is a terminal outside the container connected to the grid electrode 120. Reference numeral 110 denotes an electron source substrate in which the common wiring between the element rows is the same wiring. In FIG. 13, the same parts as those shown in FIGS. 9 and 12 are designated by the same reference numerals as those shown in these figures. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 9 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.

【０１３９】図１３においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１３に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。In FIG. 13, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device 111, and allows the electron beam to pass through a stripe-shaped electrode provided orthogonal to the ladder-shaped arrangement of the element rows. Therefore, one circular opening 121 is provided corresponding to each element. The shape and arrangement position of the grid electrode are not limited to those shown in FIG. For example, a large number of through holes may be provided as openings as meshes, and grid electrodes may be provided around or near the surface conduction electron-emitting device.

【０１４０】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。The external terminals D1 to Dm and the grid external terminals G1 to Gn are electrically connected to a control circuit (not shown).

【０１４１】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。In the image forming apparatus of this example, the modulation signals for one image line are simultaneously applied to the grid electrode columns in synchronization with the sequential driving (scanning) of the element rows one column at a time. This makes it possible to control the irradiation of the phosphor with each electron beam and display the image line by line.

【０１４２】以上説明した本発明を適用可能な画像形成
装置は、テレビジョン放送の表示装置、テレビ会議シス
テムやコンピューター等の表示装置の他、感光性ドラム
等を用いて構成された光プリンターとしての画像形成装
置等としても用いることができる。The above-described image forming apparatus to which the present invention can be applied is used as a display device for television broadcasting, a display device such as a video conference system, a computer, etc., and also as an optical printer constituted by using a photosensitive drum or the like. It can also be used as an image forming apparatus or the like.

【０１４３】[0143]

【実施例】以下に、本発明の実施例を詳細に説明する
が、本発明はこれらの実施例に限るものではない。EXAMPLES Examples of the present invention will be described in detail below, but the present invention is not limited to these examples.

【０１４４】〔実施例１〕実施例１では、電子放出素子
として図１に示すタイプの電子放出素子を作製した。Example 1 In Example 1, an electron-emitting device of the type shown in FIG. 1 was produced as an electron-emitting device.

【０１４５】また図１４〜図１８は、マトリクス状に電
子放出素子を有する基板を示す平面図である。図１４〜
図１８において、１は基板、２、３は素子電極、７３は
Ｙ方向配線、７５は絶縁性膜、７２はＸ方向配線、４は
表面伝導型電子放出素子の導電性膜であり、電子放出部
を形成している。14 to 18 are plan views showing a substrate having electron-emitting devices in a matrix. 14-
In FIG. 18, 1 is a substrate, 2 and 3 are element electrodes, 73 is a Y-direction wiring, 75 is an insulating film, 72 is an X-direction wiring, and 4 is a conductive film of a surface conduction electron-emitting device. Forming a part.

【０１４６】以下この素子の作成方法を、図１４〜図１
８を用いて説明する。A method of manufacturing this element will be described below with reference to FIGS.
This will be described using 8.

【０１４７】〈ガラス基板 素子電極形成〉図１４で
は、基板１としてアルカリ成分が少ないＰＤ−２００
（旭硝子（株）社製）の２．８ｍｍ厚ガラスを用い、更
にこの上にナトリウムブロック層としてＳｉＯ2膜１０
０ｎｍを塗付焼成したものを用いた。<Glass Substrate Device Electrode Formation> In FIG. 14, as the substrate 1, PD-200 containing a small amount of alkali components is used.
2.8 mm thick glass (manufactured by Asahi Glass Co., Ltd.) is used, and a SiO 2 film 10 is further formed thereon as a sodium block layer.
The thing which applied and baked 0 nm was used.

【０１４８】さらに素子電極２、３は、ガラス基板１上
に、スパッタ法によって下引き層としてチタニウムＴｉ
を５ｎｍ、その上に白金Ｐｔを４０ｎｍを成膜した後、
ホトレジストを塗布し、露光、現像、エッチングという
一連のフォトリソグラフィー法によってパターニングし
て形成した。Further, the device electrodes 2 and 3 were formed on the glass substrate 1 by sputtering, using titanium Ti as an undercoat layer.
Of 5 nm and platinum Pt of 40 nm thereon,
A photoresist was applied and patterned by a series of photolithography methods including exposure, development and etching.

【０１４９】本実施例では素子電極の間隔Ｌ＝１０μ
ｍ、対応する長さＷ＝１００μｍとした。In this embodiment, the distance L between the device electrodes is 10 μm.
m and the corresponding length W = 100 μm.

【０１５０】〈下配線形成と絶縁膜形成〉Ｘ方向配線と
Ｙ方向配線の配線材料に関しては、多数の表面伝導型素
子にほぼ均等な電圧が供給されるように低抵抗であるこ
とが望まれ、材料、膜厚、配線巾等が適宜設定される。<Formation of Lower Wiring and Formation of Insulating Film> Regarding the wiring materials of the X-direction wiring and the Y-direction wiring, it is desired that they have low resistance so that a substantially uniform voltage can be supplied to a large number of surface conduction elements. , Material, film thickness, wiring width, etc. are appropriately set.

【０１５１】図１５に示すように、共通配線としてのＹ
方向配線（下配線）７３は、素子電極２、３の一方に接
して、かつそれらを連結するようにライン状のパターン
で形成した。材料には銀Ａｇフォトぺーストインキを用
い、スクリーン印刷した後、乾燥させてから、所定のパ
ターンに露光し現像した。この後４８０℃前後の温度で
焼成して配線を形成した。As shown in FIG. 15, Y as a common wiring
The directional wiring (lower wiring) 73 was formed in a linear pattern so as to be in contact with one of the device electrodes 2 and 3 and to connect them. A silver Ag photopaste ink was used as a material, screen-printed, dried, and then exposed and developed in a predetermined pattern. Then, the wiring was formed by firing at a temperature of about 480 ° C.

【０１５２】配線の厚さは約１０μｍ、線幅は５０μｍ
である。なお、終端部は配線取り出し電極として使うた
めに、線幅をより大きくした。The wiring thickness is about 10 μm and the line width is 50 μm.
Is. In addition, the line width of the terminal portion was made larger so that it could be used as a wiring extraction electrode.

【０１５３】〈絶縁膜形成〉図１６に示すように、上下
配線を絶縁するために、層間絶縁層７５を配置する。後
述のＸ方向配線（上配線）７２下に、先に形成したＹ方
向配線（下配線）７３との交差部を覆うように、かつ上
配線（Ｘ方向配線）７２と素子電極２、３の他方との電
気的接続が可能なように、接続部にコンタクトホールを
開けて形成した。<Formation of Insulating Film> As shown in FIG. 16, an interlayer insulating layer 75 is arranged to insulate upper and lower wirings. Under the X-direction wiring (upper wiring) 72 described later, the upper wiring (X-direction wiring) 72 and the element electrodes 2 and 3 are covered so as to cover the intersection with the Y-direction wiring (lower wiring) 73 formed earlier. A contact hole was formed in the connection portion so that electrical connection with the other was possible.

【０１５４】工程はＰｂＯを主成分とする感光性のガラ
スペーストをスクリーン印刷した後、露光−現像した。
これを４回繰り返し、最後に４８０℃前後の温度で焼成
した。この層間絶縁層の厚みは、全体で約３０μｍであ
り、幅は１５０μｍである。In the process, a photosensitive glass paste containing PbO as a main component was screen-printed, and then exposed and developed.
This was repeated 4 times, and finally firing was performed at a temperature of around 480 ° C. The interlayer insulating layer has a total thickness of about 30 μm and a width of 150 μm.

【０１５５】〈上配線形成〉図１７に示すように、Ｘ方
向配線（上配線）７２は、先に形成した絶縁膜の上に、
Ａｇぺーストインキをスクリーン印刷した後乾燥させ、
この上に再度同様なことを行い２度塗りしてから、４８
０℃前後の温度で焼成した。上記絶縁膜２５を挟んでＹ
方向配線（下配線）２４と交差しており、絶縁膜７５の
コンタクトホール部分で素子電極２、３の他方とも接続
されている。<Formation of Upper Wiring> As shown in FIG. 17, the X-direction wiring (upper wiring) 72 is formed on the insulating film previously formed,
After screen-printing Ag paste ink, dry it,
Do the same thing again and apply twice, then 48
It was fired at a temperature around 0 ° C. Y sandwiching the insulating film 25
It intersects with the directional wiring (lower wiring) 24 and is also connected to the other of the device electrodes 2 and 3 at the contact hole portion of the insulating film 75.

【０１５６】この配線によって他方の素子電極は連結さ
れており、パネル化した後は走査電極として作用する。The other element electrode is connected by this wiring and functions as a scanning electrode after being formed into a panel.

【０１５７】このＸ方向配線の厚さは、約１５μｍであ
る。外部駆動回路との引出し配線もこれと同様の方法で
形成した。The thickness of this X-direction wiring is about 15 μm. The lead wiring with the external drive circuit was also formed by the same method.

【０１５８】図示していないが、外部駆動回路への引出
し端子もこれと同様の方法で形成した。Although not shown, the lead-out terminal to the external drive circuit was also formed by the same method.

【０１５９】このようにしてＸＹマトリクス配線を有す
る基板が形成された。In this way, a substrate having XY matrix wiring was formed.

【０１６０】〈導電性膜形成〉図１８では、上記基板を
十分にクリーニングした後、撥水剤を含む溶液で表面を
処理し、表面が疎水性になるようにした。これはこの後
塗布する導電性膜の形成用の水溶液が、素子電極上に適
度な広がりをもって配置されるようにすることが目的で
ある。<Formation of Conductive Film> In FIG. 18, after the substrate was thoroughly cleaned, the surface was treated with a solution containing a water repellent so that the surface became hydrophobic. The purpose of this is to allow the aqueous solution for forming the conductive film, which is applied thereafter, to be arranged on the element electrode with a proper spread.

【０１６１】その後、素子電極間にインクジェット塗布
方法により、導電性膜４を形成した。本工程の模式図を
図１５に示す。図１５において、１は基板、２、３は素
子電極、４は導電性膜、５は電子放出素子、７は液滴付
与手段、８は液滴である。After that, the conductive film 4 was formed between the device electrodes by an inkjet coating method. A schematic diagram of this step is shown in FIG. In FIG. 15, 1 is a substrate, 2 and 3 are element electrodes, 4 is a conductive film, 5 is an electron emitting element, 7 is a droplet applying means, and 8 is a droplet.

【０１６２】実際の工程では、基板上における個々の素
子電極の平面的ばらつきを補償するために、基板上の数
箇所においてパターンの配置ずれを観測し、観測点間の
ポイントのずれ量は直線近似して位置補完し、塗付する
ことによって、全画素の位置ずれをなくして、対応した
位置に的確に塗付するように努めた。In the actual process, in order to compensate for the planar variation of individual device electrodes on the substrate, pattern displacements are observed at several points on the substrate, and the amount of displacement of points between the observation points is approximated to a straight line. By compensating for the position and then applying the paint, the position shift of all the pixels was eliminated, and the paint was applied accurately to the corresponding position.

【０１６３】本実施例では、導電性膜４としてパラジウ
ム膜を得る目的で、先ず水８５：イソプロピルアルコー
ル（ＩＰＡ）１５からなる水溶液に、パラジウム−プロ
リン錯体０．１５重量％を溶解し、有機パラジウム含有
溶液を得た。この他若干の添加剤を加えた。In this example, for the purpose of obtaining a palladium film as the conductive film 4, 0.15% by weight of palladium-proline complex was dissolved in an aqueous solution of water 85: isopropyl alcohol (IPA) 15 to prepare an organic palladium film. A containing solution was obtained. Besides this, some additives were added.

【０１６４】この溶液の液滴８を、液滴付与手段７とし
て、ピエゾ素子を用いたインクジェット噴射装置を用
い、ドット径が６０μｍとなるように調整して素子電極
２、３間に付与した。その後この基板１を空気中にて、
３５０℃で１０分間の加熱焼成処理をして酸化パラジウ
ム（ＰｄＯ）とした。ドットの直径は約６０μｍ、厚み
は最大で１０ｎｍの膜が得られた。A droplet 8 of this solution was applied between the element electrodes 2 and 3 by adjusting the dot diameter to 60 μm using an ink jet ejecting device using a piezo element as the droplet applying means 7. Then, this substrate 1 in air,
It was heated and baked at 350 ° C. for 10 minutes to obtain palladium oxide (PdO). A film having a dot diameter of about 60 μm and a maximum thickness of 10 nm was obtained.

【０１６５】以上の工程により、導電性膜部分に酸化パ
ラジウムＰｄＯ膜が形成された。同工程で、１０枚の電
子源基板を作成した。同電子源基板の導電性膜の抵抗値
は３５００Ω〜４５００Ωであった。１０枚の電子源基
板は不活性ガスの中に保管することとした。Through the above steps, the palladium oxide PdO film was formed on the conductive film portion. In the same process, 10 electron source substrates were created. The resistance value of the conductive film of the electron source substrate was 3500Ω to 4500Ω. The 10 electron source substrates were stored in an inert gas.

【０１６６】次に、画像形成装置を作製した。その作製
手順を以下に説明する。Next, an image forming apparatus was produced. The manufacturing procedure will be described below.

【０１６７】導電性膜の還元工程を図２１を参照して説
明する。The step of reducing the conductive film will be described with reference to FIG.

【０１６８】図２１において、まず、上記未フォーミン
グの電子源基板１０枚を真空容器２３の中におき、真空
容器２３内の圧力を１．３×１０-3Ｐａ以下にした後、
還元ガスとして、Ｎ2＝９８％、Ｈ2＝２％の混合ガスを
真空容器２３内に導入し、圧力を５×１０-2Ｐａとし
た。その状態で電子源の素子膜の抵抗値を電流計２５で
モニターしながら３０分保持し、その後それぞれの電子
源が還元されて、抵抗値が５００Ω〜２０００Ωになっ
た。その後、還元ガスを排気し、電子源基板２８を真空
容器２３から取り出した。In FIG. 21, first, the above 10 unformed electron source substrates are placed in a vacuum container 23, and the pressure in the vacuum container 23 is set to 1.3 × 10 −3 Pa or less.
As a reducing gas, a mixed gas of N 2 = 98% and H 2 = 2% was introduced into the vacuum container 23, and the pressure was set to 5 × 10 -2 Pa. In this state, the resistance value of the element film of the electron source was maintained for 30 minutes while being monitored by the ammeter 25, and then each electron source was reduced to a resistance value of 500Ω to 2000Ω. Then, the reducing gas was exhausted, and the electron source substrate 28 was taken out from the vacuum container 23.

【０１６９】次にフォーミング処理のために電子源基板
を前述の真空容器とは別の真空容器に１枚入れ圧力を
１．３×１０-3Ｐａとした。なお、残りの９枚は大気中
に保管しておくことにした。フォーミング処理の為に各
電子放出素子にパルス電圧を印加するための配線を、図
２０に模式的に示す。Next, for forming processing, one electron source substrate was placed in a vacuum container different from the above-mentioned vacuum container and the pressure was set to 1.3 × 10 −3 Pa. The remaining 9 sheets were stored in the atmosphere. A wiring for applying a pulse voltage to each electron-emitting device for the forming process is schematically shown in FIG.

【０１７０】図２０において、Ｙ方向配線７３は、外部
端子Ｄｙ１〜Ｄｙｎを共通電極１４０１に接続すること
により共通接続され、パルス発生器１４０２のグランド
側の端子に接続される。Ｘ方向配線７２は外部端子Ｄｘ
１〜Ｄｘｍを介して制御スイッチング回路１４０３に接
続されている（図２０では、ｍ＝２０，ｎ＝６０の場合
が示されている。）。制御スイッチング回路１４０３
は、各端子をパルス発生器１４０２またはグランドのい
ずれかに接続するもので、図２０はその機能を模式的に
示したものである。In FIG. 20, the Y-direction wiring 73 is commonly connected by connecting the external terminals Dy1 to Dyn to the common electrode 1401, and is connected to the ground side terminal of the pulse generator 1402. The X-direction wiring 72 is an external terminal Dx
It is connected to the control switching circuit 1403 via 1 to Dxm (in FIG. 20, the case of m = 20 and n = 60 is shown). Control switching circuit 1403
20 connects each terminal to either the pulse generator 1402 or the ground, and FIG. 20 schematically shows the function thereof.

【０１７１】フォーミング処理は、スイッチング回路１
４０３によりＸ方向の素子行を１行選択し、１パルス印
加する毎に選択する素子行を切り替えて、すべての素子
行を同時に処理する方法で行った。The forming process is performed by the switching circuit 1
One element row in the X direction is selected by 403, the selected element row is switched each time one pulse is applied, and all the element rows are simultaneously processed.

【０１７２】印加したパルス電圧の波形は、図３（ｂ）
に示したような波高値の漸増する三角波パルスである。
パルス幅Ｔ１は１ｍ秒、パルス間隔Ｔ２は１０ｍ秒とし
た。また、上記のパルスとパルスの間に、波高値０．１
Ｖの矩形波パルスを挿入し、素子の抵抗値を測定した。The waveform of the applied pulse voltage is shown in FIG.
It is a triangular wave pulse whose peak value gradually increases as shown in FIG.
The pulse width T1 was 1 ms and the pulse interval T2 was 10 ms. In addition, a peak value of 0.1 between the above pulses.
A rectangular wave pulse of V was inserted and the resistance value of the device was measured.

【０１７３】続いて、活性化処理を行った。外部からＸ
Ｙ配線を通じてパルス電圧を素子電極に繰り返し印加す
ることによって行う。そして、炭素原子を含むガスを導
入し、それに由来する炭素あるいは炭素化合物を、前記
亀裂近傍にカーボン膜として堆積させる工程である。Subsequently, activation processing was performed. X from the outside
This is performed by repeatedly applying a pulse voltage to the device electrode through the Y wiring. Then, a step of introducing a gas containing carbon atoms and depositing carbon or a carbon compound derived from the gas as a carbon film in the vicinity of the crack.

【０１７４】本工程ではカーボン源としてトルニトリル
を用い、真空空間内に導入し、１．３×１０-4Ｐａを維
持した。導入するトルニトリルの圧力は、真空装置の形
状や真空装置に使用している部材等によって若干影響さ
れるが、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好適で
ある。In this step, tolunitrile was used as the carbon source and introduced into the vacuum space to maintain 1.3 × 10 −4 Pa. The pressure of the tolunitrile to be introduced is slightly affected by the shape of the vacuum device, the members used in the vacuum device, etc., but is preferably about 1 × 10 −5 Pa to 1 × 10 −2 Pa.

【０１７５】図２２の（ａ）、（ｂ）に、活性化工程で
用いられる電圧印加の好ましい一例を示した。印加する
最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。
図２２の（ａ）中、Ｔ１は、電圧波形の正と負のパルス
幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が
等しく設定されている。また、図２２の（ｂ）中、Ｔ１
およびＴ１’はそれぞれ、電圧波形の正と負のパルス
幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は
正負の絶対値が等しく設定されている。22 (a) and 22 (b) show a preferred example of voltage application used in the activation step. The maximum voltage value to be applied is appropriately selected within the range of 10 to 20V.
In FIG. 22A, T1 is the positive and negative pulse width of the voltage waveform, T2 is the pulse interval, and the voltage values are set to have the same positive and negative absolute values. Further, in FIG. 22B, T1
And T1 ′ are positive and negative pulse widths of the voltage waveform, T2 is a pulse interval, and T1> T1 ′, and the voltage values are set to have equal positive and negative absolute values.

【０１７６】このとき、素子電極３に与える電圧を正と
しており、素子電流Ｉｆは、素子電極３から素子電極２
へ流れる方向が正である。約６０分後に放出電流Ｉｅが
ほぼ飽和に達した時点で通電を停止し、トルニトリルの
導入を止め、活性化処理を終了した。At this time, the voltage applied to the element electrode 3 is positive, and the element current If is from the element electrode 3 to the element electrode 2
The direction of flow to is positive. After about 60 minutes, when the emission current Ie reached almost saturation, the energization was stopped, the introduction of tolunitrile was stopped, and the activation treatment was completed.

【０１７７】以上の工程で、電子源素子を有する基板を
作成することができた。Through the above steps, a substrate having an electron source element could be prepared.

【０１７８】活性化処理のため、このとき真空容器内の
圧力は、２．７×１０-3Ｐａであった。印加したパルス
は、波高値１４Ｖ、パルス幅３０μ秒の三角波パルス
で、上記フォーミングと同様に、Ｘ方向の行毎に行っ
た。Due to the activation treatment, the pressure in the vacuum vessel at this time was 2.7 × 10 -3 Pa. The applied pulse was a triangular wave pulse having a peak value of 14 V and a pulse width of 30 μsec, and was applied row by row in the X direction similarly to the above forming.

【０１７９】次いで、上記電子源基板７１をリアプレー
ト８１上に固定した後、基板７１の５ｍｍ上方に、フェ
ースプレート８６（ガラス基板８３の内面に画像形成部
材であるところの蛍光膜８４とメタルバック８５が形成
されて構成される。）を支持枠８２を介して配置し、フ
ェースプレート８６、支持枠８２、リアプレート８１の
接合部にフリットガラスを塗布し、大気中で４００℃で
１０分間焼成することで封着した。なお、リアプレート
８１への基板７１の固定もフリットガラスで行った。Next, after fixing the electron source substrate 71 on the rear plate 81, a face plate 86 (a fluorescent film 84, which is an image forming member on the inner surface of the glass substrate 83, and a metal back) is provided 5 mm above the substrate 71. 85 is formed and arranged) via a support frame 82, and frit glass is applied to the joint portion of the face plate 86, the support frame 82, and the rear plate 81, and baked in the atmosphere at 400 ° C. for 10 minutes. It was sealed by doing. The frit glass was also used to fix the substrate 71 to the rear plate 81.

【０１８０】画像形成部材であるところの蛍光膜８４
は、カラーを実現するために、ストライプ形状（図１０
（ａ）参照）の蛍光体とし、先にブラックストライプ９
１を形成し、その間隙部にスラリー法により各色蛍光体
９２を塗布して蛍光膜８４を作製した。ブラックストラ
イプ９１の材料としては、通常よく用いられている黒鉛
を主成分とする材料を用いた。Fluorescent film 84 which is an image forming member
In order to realize color, the stripe shape (see FIG.
(See (a)), and the black stripe 9 first
1 was formed, and the phosphors of the respective colors were applied to the gaps by the slurry method to form the phosphor film 84. As the material of the black stripes 91, a commonly used material containing graphite as a main component was used.

【０１８１】また、蛍光膜８４の内面側にはメタルバッ
ク８５を設けた。メタルバック８５は、蛍光膜８４の作
製後、蛍光膜８４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。A metal back 85 is provided on the inner surface side of the fluorescent film 84. The metal back 85 was produced by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after producing the fluorescent film 84, and then vacuum-depositing Al.

【０１８２】前述の封着を行う際、カラーの場合は各色
蛍光体９２と各表面伝導型電子放出素子７４とを対応さ
せなくてはいけないため、十分な位置合わせを行った。When performing the above-described sealing, in the case of a color, the phosphors 92 of the respective colors and the surface-conduction type electron-emitting devices 74 must correspond to each other.

【０１８３】以上のようにして形成した真空容器（外囲
器９０）内を、加熱しながら排気し、真空容器内の圧力
が１．３×１０-4Ｐａ以下になったところで、排気管
（不図示）をガスバーナーで加熱して溶着して真空容器
を封止し、さらに真空容器内の圧力を低く維持するた
め、高周波加熱によりゲッター処理を行った。The inside of the vacuum container (enclosure 90) formed as described above is evacuated while being heated, and when the pressure in the vacuum container becomes 1.3 × 10 −4 Pa or less, the exhaust pipe ( (Not shown) was heated by a gas burner and welded to seal the vacuum vessel, and in order to keep the pressure in the vacuum vessel low, a getter process was performed by high frequency heating.

【０１８４】以上のようにして作製した画像形成装置
を、単純マトリクス駆動により、各電子放出素子に順次
電子放出を行わせ、各素子についてＩｅの値を測定し
た。In the image forming apparatus manufactured as described above, each electron-emitting device was caused to sequentially emit electrons by simple matrix driving, and the value of Ie was measured for each device.

【０１８５】残り９枚の電子源基板は還元工程後の保管
時間が異なる場合での電子源基板毎の電子放出特性の差
を見る為にあえて、１日ごとに前述と同じ方法で、画像
形成装置を作成したところ、フォーミング処理時の亀裂
形成のための発熱（仕事率）Ｐは、処理日時が１０枚共
に違うが、ほぼ同じであった。また形成された亀裂を光
学顕微鏡で観察したところ１０枚に、変化はなかった。
次に単純マトリクス駆動により電子放出を行わせた結
果、１０枚の電子源基板毎でのＩｅの値のバラツキを求
めたところ、バラツキの幅は７％であった。The remaining 9 electron source substrates were subjected to image formation by the same method as described above every day in order to see the difference in electron emission characteristics between the electron source substrates when the storage time after the reduction process was different. When the device was produced, the heat generation (working power) P for forming cracks during the forming treatment was almost the same although the treatment dates and times were different for the 10 sheets. Moreover, when the formed cracks were observed with an optical microscope, there was no change in 10 sheets.
Next, as a result of electron emission by simple matrix driving, when the variation in the value of Ie was obtained for each of the 10 electron source substrates, the variation width was 7%.

【０１８６】〔実施例２〕実施例１と工程を同じとして
未フォーミングの電子源基板を１０枚作成し、還元工程
も実施例１と同じく同時に処理した。還元後の工程の作
成は同日中に作成できなかったため真空中に保管してお
き、実施例１と同じように画像形成装置を作成した。単
純マトリクス駆動により、各電子放出素子に順次電子放
出を行わせ、各素子についてＩｅの値を測定した。同じ
ように残り９枚の電子源基板は還元工程後の保管時間が
異なる場合での電子源基板毎の電子放出特性の差を見る
為に、あえて１日ごとに前述と同じ方法で画像形成装置
を作成したところ、フォーミング処理時の亀裂形成のた
めの発熱（仕事率）Ｐは、処理日時が１０枚共に違う
が、ほぼ同じであった。また形成された亀裂を光学顕微
鏡で観察したところ１０枚に、変化はなかった。[Embodiment 2] Ten unformed electron source substrates were prepared in the same manner as in Embodiment 1, and the reduction process was performed at the same time as in Embodiment 1. Since the steps after the reduction could not be made on the same day, the steps were stored in a vacuum and the image forming apparatus was made in the same manner as in Example 1. By simple matrix driving, each electron-emitting device was caused to sequentially emit electrons, and the value of Ie was measured for each device. Similarly, for the remaining 9 electron source substrates, in order to see the difference in electron emission characteristics between the electron source substrates when the storage time after the reduction process is different, the image forming apparatus is dared every day by the same method as described above. However, the heat generation (working power) P for forming cracks during the forming treatment was almost the same, although the treatment dates and times were different for the 10 sheets. Moreover, when the formed cracks were observed with an optical microscope, there was no change in 10 sheets.

【０１８７】単純マトリックス駆動により電子放出を行
わせ、１０枚の電子源基板毎でのＩｅの値のバラツキを
求めたところ、バラツキの幅は５％となり、実施例１よ
りもより良くなった。これは未フォーミングの電子源基
板を真空中で保管した方が、導電性膜の表面に水分子な
どのガス成分の吸着量が大気中の保管に比べて減少し、
導電性膜に亀裂が形成されるときの発熱の閾値をより小
さくし、フォーミング亀裂の状態の変化をより小さくし
たため、すなわち電子源基板ごとの電子放出特性をより
差のないものにしている。When the variation in Ie value was obtained for each of the 10 electron source substrates by performing electron emission by simple matrix driving, the variation width was 5%, which was better than that in Example 1. This is because when the unformed electron source substrate is stored in vacuum, the amount of gas components such as water molecules adsorbed on the surface of the conductive film is reduced compared to storage in the atmosphere.
The threshold value of heat generation when a crack is formed in the conductive film is made smaller, and the change in the state of the forming crack is made smaller, that is, the electron emission characteristics of each electron source substrate are more uniform.

【０１８８】よって、本発明の製造方法による還元工程
で、同時に一括で多くの電子源基板を還元処理する方法
で製造した電子源基板を同日中にその後の工程を製造で
きないときには、処理できない電子源基板は還元性ガス
の影響を受けない、真空保管、もしくは不活性ガス、非
反応性ガス中で保管した方が、より安定した電子源基板
が作成できる。Therefore, in the reduction step of the manufacturing method of the present invention, the electron source substrates manufactured by the method of simultaneously reducing many electron source substrates at the same time cannot be processed if the subsequent steps cannot be manufactured in the same day. A more stable electron source substrate can be prepared by storing the substrate in a vacuum that is not affected by the reducing gas, or by storing it in an inert gas or a non-reactive gas.

【０１８９】〔比較例１〕実施例１の工程、素子電極形
成〜素子膜形成を同じとして作成し、１０枚の電子源基
板を作成した。[Comparative Example 1] Ten electron source substrates were prepared by the same process as in Example 1 except that the device electrode formation and device film formation were the same.

【０１９０】次に、以上のようにして作製した未フォー
ミングの電子源基板を１枚用いて同日中に還元処理し、
画像形成装置を作製した。その作製手順は実施例１と同
じとする。残りの９枚の電子源基板は大気中に保管して
ことにする。Next, one unformed electron source substrate manufactured as described above was used for reduction treatment during the same day,
An image forming apparatus was produced. The manufacturing procedure is the same as in the first embodiment. The remaining nine electron source substrates will be stored in the atmosphere.

【０１９１】フォーミング処理時の発熱（仕事率）Ｐは
実施例１もしくは２とほぼ同じであった。フォーミング
亀裂を光学顕微鏡で観察してみると亀裂形状も実施例１
もしくは２とほぼ同じであった。The heat generation (power) P during the forming treatment was almost the same as in Example 1 or 2. Observation of the forming cracks with an optical microscope reveals that the crack shape is also in Example 1.
Or it was almost the same as 2.

【０１９２】以上のようにして作成した電子源基板を用
い画像形成装置を作成し、単純マトリクス駆動により、
各電子放出素子に順次電子放出を行わせ、各素子につい
てＩｅの値を測定した。次の日に残りの９枚の電子源基
板から１枚用いて同じように還元工程から作製し、画像
形成装置を作製した。フォーミング処理時の発熱（仕事
率）Ｐは前述の電子源基板より大きくなり、フォーミン
グ亀裂を光学顕微鏡で観察してみると亀裂幅は広がって
いた。An image forming apparatus is produced using the electron source substrate produced as described above, and by simple matrix drive,
Each electron-emitting device was made to sequentially emit electrons, and the value of Ie was measured for each device. On the next day, one of the remaining nine electron source substrates was used and the same reduction process was performed to produce an image forming apparatus. The heat generation (power) P during the forming treatment was larger than that of the electron source substrate described above, and when the forming crack was observed with an optical microscope, the crack width was widened.

【０１９３】同じように１日ごとに残りの８枚を電子源
基板を還元工程から作製し、画像形成装置を作製した。
結果、作製した順にフォーミング処理時の発熱（仕事
率）Ｐは前述の電子源基板より大きくなっていき、フォ
ーミング亀裂の亀裂幅は広がっていった。In the same manner, the remaining eight electron source substrates were manufactured from the reduction process every day to manufacture an image forming apparatus.
As a result, the heat generation (working power) P during the forming process became larger than that of the electron source substrate described above in the order of manufacturing, and the crack width of the forming crack was widened.

【０１９４】これは比較例１の作成方法で電子源基板を
作成すると、未フォーミングの電子源基板作成から還元
工程までの時間に差がついたために、大気中での水分子
などの吸着物質の量が電子源基板毎に増量したために導
電性膜の還元が阻害されたためと思われる。This is because when the electron source substrate was produced by the production method of Comparative Example 1, there was a difference in the time from the production of the unformed electron source substrate to the reduction step. It is considered that the reduction of the conductive film was hindered because the amount increased for each electron source substrate.

【０１９５】１０枚の電子源基板毎でのＩｅの値のバラ
ツキを求めたところ、１４％と実施例１または２より大
きくなった。When the variation in the value of Ie was calculated for each of the 10 electron source substrates, it was 14%, which was larger than that in Example 1 or 2.

【０１９６】還元工程までの時間に差がついたために、
大気中での水分子などの吸着物質の量が電子源基板毎に
増量したために導電性膜の還元が阻害されたためフォー
ミング亀裂に差がつき、電子放出特性にも差がでたため
である。Since there was a difference in the time until the reduction step,
This is because the amount of adsorbed substances such as water molecules in the atmosphere increased for each electron source substrate, which impeded the reduction of the conductive film, resulting in a difference in forming cracks and a difference in electron emission characteristics.

【０１９７】そして、画像形成装置の製造のタクトにお
いても、比較例１では電子源基板の還元工程を個別に作
成している為、実施例１または２のように、導電性膜の
還元までを多数同時に行っている方法に比べてタクトが
あまり良くない結果になっている。Also in the tact of manufacturing the image forming apparatus, since the reduction step of the electron source substrate is individually prepared in Comparative Example 1, the reduction of the conductive film is performed as in Example 1 or 2. The result is that the tact is not so good as compared with the method in which a large number are simultaneously performed.

【０１９８】〔実施例３〕実施例１および２で形成され
た電子源基板を用いて、図９に示す様な画像形成装置を
製作した。電子源基板をガラス材からなるリアプレート
８１、支持枠８２、フェースプレート（発光表示板）８
６の中に収め、各部材を接着した。接着にはフリットガ
ラスを用い、４５０℃に加熱して接着した。フェースプ
レートの内側には、メタルバック８５と、赤緑青３色よ
りなる蛍光膜８４が形成してあり、メタルバックに接続
された高圧端子８９が画像形成装置外部に引き出される
構造とした。さらに、不図示の排気管を通し、真空ポン
プを使って内部の空気を排気した。排気管をガスバーナ
ーで溶着させ、画像形成装置を完成させた。この画像形
成装置のメタルバック８５には、高圧端子８７を通して
４ｋＶの電位を与え、Ｘ方向端子７２およびＹ方向端子
７３に画像信号を入力することで、画像表示を行った。
画像信号の入力には、図１１に示す駆動回路を使用し
た。Example 3 Using the electron source substrate formed in Examples 1 and 2, an image forming apparatus as shown in FIG. 9 was manufactured. The electron source substrate is a rear plate 81 made of a glass material, a support frame 82, a face plate (light emitting display plate) 8
It was put in No. 6, and each member was bonded. Frit glass was used for adhesion, and heating was performed at 450 ° C. for adhesion. A metal back 85 and a fluorescent film 84 of three colors of red, green and blue are formed inside the face plate, and a high voltage terminal 89 connected to the metal back is drawn out of the image forming apparatus. Further, the air inside was exhausted using a vacuum pump through an exhaust pipe (not shown). The exhaust pipe was welded with a gas burner to complete the image forming apparatus. An image is displayed by applying a potential of 4 kV to the metal back 85 of this image forming apparatus through the high voltage terminal 87 and inputting an image signal to the X direction terminal 72 and the Y direction terminal 73.
The drive circuit shown in FIG. 11 was used for inputting the image signal.

【０１９９】その結果、均一で安定な電子放出特性を有
する電子源基板を用いたことにより、面内ばらつきだけ
でなく、形成された画像形成装置間のばらつきもない良
好な表示特性が観察された。As a result, by using the electron source substrate having uniform and stable electron emission characteristics, good display characteristics were observed not only in the in-plane variation but also in the formed image forming apparatus. .

【０２００】[0200]

【発明の効果】以上説明したように、本発明によれば、
均一で安定な電子放出素子が得られ、また、多数の電子
放出素子を配列形成し、入力信号に応じて電子を放出す
る電子源において、各電子放出素子から均一で安定な電
子放出を行うことが可能となり、さらに、かかる電子源
を用いた画像形成装置においては、輝度のばらつきが少
なく動作安定性に優れた高品位な画像を表示することが
可能となった。As described above, according to the present invention,
A uniform and stable electron-emitting device can be obtained, and a large number of electron-emitting devices are formed in an array, and in an electron source that emits electrons according to an input signal, uniform and stable electron emission from each electron-emitting device is performed. In addition, in the image forming apparatus using such an electron source, it is possible to display a high-quality image with little variation in brightness and excellent in operation stability.

【０２０１】さらに電子源の製造過程において電子放出
を多数設置した電子源を多数同時に還元しストックして
おき、後に必要な電子源のみを通電処理できるので、電
子源の製造プロセスのタクトアップが可能になり、多数
作成した時のバラツキも小さくなった。Further, in the manufacturing process of the electron source, a large number of electron sources provided with electron emission are reduced and stocked at the same time, and only the necessary electron sources can be energized later so that the manufacturing process of the electron source can be improved. And, the variation when creating a large number has been reduced.

【０２０２】したがって、本発明によれば、カラー画像
にも対応可能で、輝度のばらつきが少なく動作安定性に
優れた表示品位の高い大面積フラットディスプレーが実
現される。Therefore, according to the present invention, it is possible to realize a large area flat display which can be applied to a color image, has a small variation in luminance and is excellent in operation stability and has a high display quality.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明を適用し得る平面型の表面伝導型電子放
出素子の一構成例を示す模式図であり、（ａ）はその平
面図、（ｂ）はその縦断面図である。1A and 1B are schematic diagrams showing a configuration example of a flat surface conduction electron-emitting device to which the present invention can be applied, in which FIG. 1A is a plan view thereof, and FIG. 1B is a longitudinal sectional view thereof.

【図２】図１の電子放出素子の製造方法の一例を示す概
略図である。FIG. 2 is a schematic view showing an example of a method for manufacturing the electron-emitting device of FIG.

【図３】本発明におけるフォーミング処理に用いる電圧
波形の一例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of a voltage waveform used in the forming process in the present invention.

【図４】フォーミング処理時における導電性の抵抗値と
亀裂形成のための発熱（仕事率）Ｐの関係を示す説明図
である。FIG. 4 is an explanatory diagram showing a relationship between a conductive resistance value and heat generation (working power) P for forming a crack during a forming process.

【図５】フォーミング処理の方法による、パルス波高値
と素子抵抗の関係を示す説明図である。FIG. 5 is an explanatory diagram showing a relationship between a pulse crest value and element resistance according to a forming processing method.

【図６】本発明における真空処理装置（測定評価装置）
の一例を示す模式図である。FIG. 6 is a vacuum processing apparatus (measurement and evaluation apparatus) according to the present invention.
It is a schematic diagram which shows an example.

【図７】図６の真空処理装置を用いて測定された放出電
流Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆとの関係を示
す説明図である。7 is an explanatory diagram showing a relationship between an emission current Ie and a device current If measured using the vacuum processing apparatus of FIG. 6 and a device voltage Vf.

【図８】本発明における単純マトリクス配置の電子源を
示す概略構成図である。FIG. 8 is a schematic configuration diagram showing an electron source having a simple matrix arrangement according to the present invention.

【図９】本発明における単純マトリクス配置の電子源を
用いた画像形成装置に用いる表示パネルを示す概略構成
図である。FIG. 9 is a schematic configuration diagram showing a display panel used in an image forming apparatus using an electron source having a simple matrix arrangement according to the present invention.

【図１０】図９の表示パネルにおける蛍光膜を示す概略
図である。10 is a schematic view showing a fluorescent film in the display panel of FIG.

【図１１】図９の表示パネルを駆動する駆動回路の一例
を示す概略図である。11 is a schematic diagram showing an example of a drive circuit for driving the display panel of FIG.

【図１２】本発明における梯子型配置の電子源を示す概
略図である。FIG. 12 is a schematic view showing an electron source of a ladder type arrangement according to the present invention.

【図１３】本発明において、梯子型配置の電子源を用い
た画像形成装置に用いる表示パネルを示す概略構成図で
ある。FIG. 13 is a schematic configuration diagram showing a display panel used in an image forming apparatus using an electron source in a ladder arrangement in the present invention.

【図１４】実施例１の電子源の製造方法における素子電
極を形成した状態示す平面図である。FIG. 14 is a plan view showing a state in which element electrodes have been formed in the method of manufacturing the electron source of Example 1.

【図１５】実施例１の電子源の製造方法におけるＹ方向
配線を形成した状態示す平面図である。FIG. 15 is a plan view showing a state in which Y-direction wiring is formed in the method of manufacturing the electron source according to the first embodiment.

【図１６】実施例１の電子源の製造方法における絶縁膜
を形成した状態示す平面図である。FIG. 16 is a plan view showing a state in which an insulating film has been formed in the method of manufacturing the electron source of Example 1.

【図１７】実施例１の電子源の製造方法におけるＸ方向
配線を形成した状態示す平面図である。FIG. 17 is a plan view showing a state in which an X-direction wiring is formed in the method of manufacturing the electron source according to the first embodiment.

【図１８】実施例１の電子源の製造方法における導電性
薄膜を形成した状態示す平面図である。FIG. 18 is a plan view showing a state in which a conductive thin film has been formed in the method of manufacturing the electron source of Example 1.

【図１９】実施例１において、インクジェット方式を用
いた電子放出素子の製造方法を示す説明図である。FIG. 19 is an explanatory diagram showing a method for manufacturing an electron-emitting device using an inkjet method in Example 1.

【図２０】実施例１におけるフォーミング処理の配線図
を示す概略図である。FIG. 20 is a schematic diagram showing a wiring diagram of the forming process in the first embodiment.

【図２１】本発明における導電性膜の還元のための真空
処理装置を示す概略図である。FIG. 21 is a schematic view showing a vacuum processing apparatus for reducing a conductive film according to the present invention.

【図２２】実施例１において、活性化処理に用いた電圧
波形を示す説明図である。FIG. 22 is an explanatory diagram showing voltage waveforms used for activation processing in the first embodiment.

【図２３】従来の電子放出素子の一例を示す平面図及び
断面図である。FIG. 23 is a plan view and a cross-sectional view showing an example of a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

１ 基板 ２、３ 素子電極 ４ 導電性膜 ５ 電子放出部 ７ 液滴付与装置 ８ 液滴 ２１ 排気ポンプ ２２ バルブ ２３ 真空容器 ２４ 真空計 ２５ 電流計 ２６ ガスボンベ ２７ 導電線 ２８ 電子源基板 ５０ 電流計 ５１ 電源 ５２ 電流計 ５３ 高圧電源 ５４ アノード電極 ５５ 真空容器 ５６ 排気ポンプ ７１ 電子源基板 ７２ Ｘ方向配線 ７３ Ｙ方向配線 ７４ 電子放出素子 ７５ 絶縁膜 ８１ リアプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８９ 高圧端子 ９０ 外囲器 ９１ 黒色伝導体 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトトランジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 １１０ 電子源基板 １１１ 電子放出素子 １１２ 共通配線 １２０ グリッド電極 １２１ 開口 1 substrate 2-3 element electrodes 4 Conductive film 5 Electron emission part 7 Droplet application device 8 droplets 21 Exhaust pump 22 valves 23 Vacuum container 24 vacuum gauge 25 ammeter 26 gas cylinders 27 Conductive wire 28 electron source substrate 50 ammeter 51 power supply 52 Ammeter 53 High-voltage power supply 54 Anode electrode 55 Vacuum container 56 Exhaust pump 71 electron source substrate 72 X direction wiring 73 Y direction wiring 74 Electron-emitting device 75 Insulating film 81 Rear plate 82 Support frame 83 glass substrate 84 Fluorescent film 85 metal back 86 face plate 89 High voltage terminal 90 envelope 91 Black conductor 92 phosphor 101 display panel 102 scanning circuit 103 control circuit 104 shift transistor 105 line memory 106 Sync signal separation circuit 107 Modulation signal generator 110 electron source substrate 111 electron-emitting device 112 common wiring 120 grid electrode 121 opening

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺田 匡宏 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5C036 EE02 EE16 EF01 EF06 EF09 EG12 EH08 EH18    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Masahiro Terada             3-30-2 Shimomaruko, Ota-ku, Tokyo             Non non corporation F term (reference) 5C036 EE02 EE16 EF01 EF06 EF09                       EG12 EH08 EH18

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 素子電極間に、電子放出部を有する導電
性膜を形成する電子放出素子の製造方法であって、 基板上の素子電極間に導電性膜を形成する工程と、 素子電極間領域における導電性膜を真空中で還元ガスを
用いて還元し、該導電性膜の還元状態を未還元状態と完
全還元状態との中間状態に還元する工程と、 導電性膜に通電し電子放出部を形成する工程とを有する
ことを特徴とする電子放出素子の製造方法。1. A method of manufacturing an electron-emitting device, comprising forming a conductive film having an electron-emitting portion between device electrodes, the method comprising: forming a conductive film between device electrodes on a substrate; A step of reducing the conductive film in a region with a reducing gas in a vacuum to reduce the reduced state of the conductive film to an intermediate state between an unreduced state and a completely reduced state; And a step of forming a portion. 【請求項２】 前記導電性膜を還元する工程において、
導電性膜の抵抗値を５００Ω以上２０００Ω以下にし、
その後、導電性膜に亀裂を形成する通電処理及び炭素蓄
積する活性化処理を行うことを特徴とする請求項１に記
載の電子放出素子の製造方法。2. In the step of reducing the conductive film,
The resistance value of the conductive film is set to 500Ω or more and 2000Ω or less,
After that, an energization process for forming cracks in the conductive film and an activation process for carbon accumulation are performed, and the method for manufacturing an electron-emitting device according to claim 1. 【請求項３】 前記導電性膜としてＰｄＯ膜を用いるこ
とを特徴とする請求項１または２に記載の電子放出素子
の製造方法。3. The method of manufacturing an electron-emitting device according to claim 1, wherein a PdO film is used as the conductive film. 【請求項４】 前記還元工程後の導電性膜を不活性ガス
もしくは非反応性ガス、または真空中に保存することを
特徴とする請求項１から３のいずれかに記載の電子放出
素子の製造方法。4. The electron-emitting device according to claim 1, wherein the conductive film after the reducing step is stored in an inert gas or a non-reactive gas, or in a vacuum. Method. 【請求項５】 請求項１から４のいずれかに記載の方法
により製造されることを特徴とする電子放出素子。5. An electron-emitting device manufactured by the method according to any one of claims 1 to 4. 【請求項６】 基板上に複数の電子放出素子を配してな
る電子源の製造方法において、 上記基板上に配される複数の電子放出素子が請求項１か
ら４のいずれかに記載の方法により製造されることを特
徴とする電子源の製造方法。6. A method of manufacturing an electron source comprising a plurality of electron-emitting devices arranged on a substrate, wherein the plurality of electron-emitting devices arranged on the substrate are the methods of claim 1. A method for manufacturing an electron source, comprising: 【請求項７】 基板上に複数の電子放出素子を配してな
る電子源において、請求項６に記載の方法により製造さ
れることを特徴とする電子源。7. An electron source having a plurality of electron-emitting devices arranged on a substrate, which is manufactured by the method according to claim 6. 【請求項８】 複数の電子放出素子を有する電子源と、
該電子源から放出される電子の照射により画像を形成す
る画像形成部材とを有する画像形成装置の製造方法にお
いて、 上記電子源に配される複数の電子放出素子が請求項１か
ら４のいずれかに記載の方法により製造されることを特
徴とする画像形成装置の製造方法。8. An electron source having a plurality of electron-emitting devices,
A method of manufacturing an image forming apparatus having an image forming member that forms an image by irradiation of electrons emitted from the electron source, wherein a plurality of electron emitting elements arranged in the electron source are included. An image forming apparatus manufacturing method characterized by being manufactured by the method described in (4). 【請求項９】 複数の電子放出素子を有する電子源と、
該電子源から放出される電子の照射により画像を形成す
る画像形成部材とを有する画像形成装置において、 請求項８に記載の方法により製造されることを特徴とす
る画像形成装置。9. An electron source having a plurality of electron-emitting devices,
An image forming apparatus having an image forming member that forms an image by irradiation of electrons emitted from the electron source, the image forming apparatus being manufactured by the method according to claim 8.
JP2001279031A 2001-09-14 2001-09-14 Electron emission element, electron source substrate, image forming device, and manufacturing method of them Withdrawn JP2003086083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001279031A JP2003086083A (en) 2001-09-14 2001-09-14 Electron emission element, electron source substrate, image forming device, and manufacturing method of them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001279031A JP2003086083A (en) 2001-09-14 2001-09-14 Electron emission element, electron source substrate, image forming device, and manufacturing method of them

Publications (1)

Publication Number Publication Date
JP2003086083A true JP2003086083A (en) 2003-03-20

Family

ID=19103293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001279031A Withdrawn JP2003086083A (en) 2001-09-14 2001-09-14 Electron emission element, electron source substrate, image forming device, and manufacturing method of them

Country Status (1)

Country Link
JP (1) JP2003086083A (en)

Similar Documents

Publication Publication Date Title
JP3372835B2 (en) Method of manufacturing electron source and image forming apparatus
JP2000195415A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JP3559689B2 (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing them
JP3323750B2 (en) Electron emitting element, electron source including the same, and image forming apparatus
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP3296549B2 (en) Ink jet ejecting apparatus and ink jet ink used therefor
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3402891B2 (en) Electron source and display panel
JP3294487B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source, display panel, and image forming apparatus using the same
JPH0945226A (en) Electron emitting element, electron source using it, and image forming device and those manufacture
JP3582761B2 (en) Organometallic compound for forming electron-emitting portion, and method for manufacturing electron-emitting device, electron source, and image forming apparatus
JP2003086083A (en) Electron emission element, electron source substrate, image forming device, and manufacturing method of them
JP2000195417A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JP3548431B2 (en) Electron source and image forming apparatus using the electron source
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JP3217946B2 (en) Material for forming electron-emitting portion, and method for manufacturing electron-emitting device, electron source, display device, and image forming apparatus using the material
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH09330648A (en) Electron emitting element, electron source, image forming device, and manufacture of them
JPH1012136A (en) Manufacture of electron emission element, electron emission element, electron source using the element, display panel, and image forming device
JPH09213211A (en) Manufacture of electron emission element, electron source base, electron source, display panel, and image forming device
JP2000149770A (en) Manufacture of surface conduction type electron emission element, electron source and image formation device
JPH09330652A (en) Manufacture of electron emitting element, electron emitting element, and image forming device
JP2000164118A (en) Surface transmissive electron emitting element, electron source, manufacture of image forming device and droplet imparting device used to manufacture it
JP2000021290A (en) Electron emission element, electron source, image forming device, and their manufacture
JPH1064408A (en) Electron-emitting element and manufacture thereof, electron source, and image-forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202