JP2003084727A - 表示駆動装置およびそれを用いる液晶表示装置 - Google Patents

表示駆動装置およびそれを用いる液晶表示装置

Info

Publication number
JP2003084727A
JP2003084727A JP2001280533A JP2001280533A JP2003084727A JP 2003084727 A JP2003084727 A JP 2003084727A JP 2001280533 A JP2001280533 A JP 2001280533A JP 2001280533 A JP2001280533 A JP 2001280533A JP 2003084727 A JP2003084727 A JP 2003084727A
Authority
JP
Japan
Prior art keywords
circuit
display
reference voltage
voltage
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001280533A
Other languages
English (en)
Other versions
JP3795361B2 (ja
Inventor
Takeshi Yano
武志 矢野
Noriyuki Kajiwara
典幸 梶原
Yukihisa Orisaka
幸久 折坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001280533A priority Critical patent/JP3795361B2/ja
Priority to US10/177,112 priority patent/US6963325B2/en
Priority to TW091114984A priority patent/TWI223227B/zh
Priority to KR10-2002-0039910A priority patent/KR100456762B1/ko
Publication of JP2003084727A publication Critical patent/JP2003084727A/ja
Application granted granted Critical
Publication of JP3795361B2 publication Critical patent/JP3795361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 液晶駆動装置のソースドライバ内に設けら
れ、電源から入力されるＤＣの参照電圧Ｖ’６４〜Ｖ’
０を抵抗分割回路４０で細分化して、多数の階調表示用
のアナログ電圧Ｖ６３〜Ｖ０を発生する基準電圧発生回
路３７において、そのアナログ電圧Ｖ６３〜Ｖ０を表示
データに応じて選択出力するにあたって、従来設けられ
ていたボルテージフォロア回路などの出力回路を省略す
る。 【解決手段】 基準電圧発生回路３７内に、前記抵抗分
割回路４０の抵抗Ｒ０〜Ｒ７の両端から、バイパス回路
４１によって、前記電源からとは異なる経路でＤＣ電流
を供給する。これによって、前記出力回路を省略して
も、基準電圧発生回路３７側自身で、電源から供給され
る参照電圧の電流供給能力を補うことが可能となり、階
調表示電圧波形の立上り・立下りの鈍りや画素容量への
充放電による電圧変動を抑え、正確な階調表示電圧を確
保することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶パネル（液晶
表示部）などを駆動する表示駆動装置と、その表示駆動
装置を用いて前記液晶パネルとともに構成される液晶表
示装置とに関するものであり、特に回路規模を小さく抑
え、回路の消費電力を低減するための手法に関する。
【０００２】
【従来の技術】図１２は、前記液晶表示装置の代表例で
あるＴＦＴ（薄膜トランジスタ）アクティブマトリクス
方式の液晶表示装置１のブロック構成を示す図である。
この液晶表示装置１は、大略的に、液晶パネル２と、そ
れを駆動する液晶駆動装置とで構成されている。前記液
晶パネル２は、前記ＴＦＴ方式の液晶パネルであり、該
液晶パネル２内には、図示しない液晶表示素子と、対向
電極（共通電極）３とが設けられている。
【０００３】一方、前記液晶駆動装置は、それぞれＩＣ
（Integrated Circuit）から成るソースドライバＳＤお
よびゲートドライバＧＤと、コントローラＣＴＬと、液
晶駆動電源ＲＥＧとを備えて構成される。前記ソースド
ライバＳＤやゲートドライバＧＤは、一般的には、配線
の形成されたフィルム上に前記ＩＣチップを搭載した、
たとえばＴＣＰ（Tape Carrier Package）を、前記液晶
パネル２のＩＴＯ（Indium Tin Oxide；インジウムすず
酸化膜）端子上に接続したり、前記ＩＣチップをＡＣＦ
（Anisotropic Conductiv Film；異方性導電膜）を介し
て直接、液晶パネル２のＩＴＯ端子に熱圧着する方法で
実装されている。
【０００４】また、液晶表示装置の小型化に対応するた
めに、先のコントローラＣＴＬ、液晶駆動電源ＲＥＧ、
ソースドライバＳＤおよびゲートドライバＧＤが１チッ
プで構成されたり、２ないし３チッブで構成されたりす
ることもある。図１２では、これらの構成を機能別に分
離した形で示している。
【０００５】前記コントローラＣＴＬは、デジタル化さ
れた表示データ（たとえば、赤、緑、青に対応するＲＧ
Ｂの各信号）および各種の制御信号をゲートドライバＧ
ＤおよびソースドライバＳＤに出力している。ソースド
ライバＳＤへの主な制御信号は、水平同期信号、スター
トパルス信号およびソースドライバ用クロック信号等が
あり、図中では参照符Ｓ１で示されている。また、表示
データは、参照符Ｄで示されている。一方、ゲートドラ
イバＧＤへの主な制御信号は、垂直同期信号やゲートド
ライバ用クロック信号等があり、図中では参照符Ｓ２で
示されている。なお、図中、各ＩＣを駆動するための電
源は省略している。
【０００６】液晶駆動電源ＲＥＧは、ソースドライバＳ
ＤおよびゲートドライバＧＤへ、液晶パネル２の表示用
電圧（本発明に関しては、階調表示電圧を発生させるた
めの参照電圧）を供給するものである。外部から入力さ
れた表示データＤは、コントローラＣＴＬを通してデジ
タル信号でソースドライバＳＤへ入力される。ソースド
ライバＳＤは、入力された表示データＤを時分割で内部
にラッチし、その後、コントローラＣＴＬから入力され
る前記水平同期信号（ラッチ信号とも言う）ＬＳに同期
して、ＤＡ（デジタル／アナログ）変換を行う。得られ
た表示用のアナログ電圧（階調表示用）は、液晶駆動電
圧出力端子から、後述のソース信号ラインＳを介一し
て、その液晶駆動電圧出力端子に対応した液晶パネル２
内の液晶表示素子（図示せず）へ、階調表示電圧として
それぞれ出力される。
【０００７】図１３は、前記液晶パネル２の構成を示す
等価回路図である。液晶パネル２の一方の基板には、相
互に直交する複数のゲート信号ラインＧ１，Ｇ２，…
（総称するときには、以下参照符Ｇで示す）およびソー
ス信号ラインＳ１，Ｓ２，…（総称するときには、以下
参照符Ｓで示す）によってマトリクス状に区画されて１
画素分の領域Ａが形成されており、各領域Ａには、画素
電極１１と、その画素電極１１への電圧印加をオン／オ
フする素子としてのＴＦＴｌ２とが設けられており、前
記画素電極１１と他方の基板に形成される前記対向電極
３とによって画素容量１４が形成される。
【０００８】前記ソース信号ラインＳにはソースドライ
バＳＤから表示対象の画素の明るさに応じた階調表示電
圧が与えられ、ゲート信号ラインＧにはゲートドライバ
ＧＤから縦方向に並んだＴＦＴ１２が順次オンするよう
に走査信号が与えられ、オン状態となったＴＦＴ１２を
通して、そのドレインに接続された画素電極１１にソー
ス信号ラインＳの階調表示電圧が印加され、対向電極３
との間の画素容量１４に蓄積される。これによって、前
記画素電極１１と対向電極３との間に介在される液晶の
光透過率が変化し、表示が行なわれる。
【０００９】図１４およぴ図１５は、液晶駆動波形の一
例を示す図である。これらの図中で、参照符Ｓはソース
ドライバＳＤからの階調表示電圧の波形、参照符Ｇはゲ
ートドライバＧＤからの走査信号の波形を示す。また、
参照符３は対向電極３の電位であり、参照符１１は画素
電極１１の電圧波形である。液晶材料に印加される電圧
は、画素電極１１と対向電極３との電位差であり、図中
には斜線で示されている。
【００１０】たとえば、図１４では、参照符Ｇで示すゲ
ートドライバＧＤからの走査信号がＨｉｇｈレベルのと
きにＴＦＴｌ２がオンし、参照符Ｓで示すソースドライ
バＳＤからの階調表示電圧と対向電極３の電位との差が
画素電極１１に印加される。この後、参照符Ｇで示すよ
うにゲートドライバＧＤからの走査信号はＬｏｗレベル
となり、ＴＦＴ１２はオフ状態となる。このとき、画素
では、画素容量１４があるので、上述の電圧が保持され
る。
【００１１】図１５の場合も同様の動作を示すけれど
も、図１４と図１５とは、液晶材料に印加される電圧が
異なる場合を示しており、図１４の場合は、図１５の場
合と比べて印加電圧が高い。このように、液晶に印加さ
れる電圧をアナログ電圧として変化させることで、液晶
の光透過率をアナログ的に変化させ、多階調表示を実現
することができる。表示可能な階調数は、液晶に印加さ
れるアナログ電圧の選択肢の数によって決定される。本
発明は、特に大きな回路規模および消費電力を占める階
調表示用回路の中の基準電圧発生回路や出力回路に関す
るものであるので、以後、ソースドライバＳＤを中心に
液晶駆動装置の説明を行う。
【００１２】図１６は、前記ソースドライバＳＤとして
用いられる典型的な従来技術のソースドライバ２０の構
成を示すブロック図である。以下、基本的な部分のみ説
明する。前記コントローラＣＴＬから転送されてきた各
デジタル表示データＤＲ・ＤＧ・ＤＢ（たとえば各６ビ
ット）は、一旦、入力ラッチ回路２１でラッチされる。
なお、各デジタル表示データＤＲ・ＤＧ・ＤＢは、それ
ぞれ赤、緑、青に対応している。
【００１３】一方、スタートパルス信号ＳＰは、クロッ
ク信号ＣＫに同期を取り、シフトレジスタ回路２２内を
転送され、該シフトレジスタ回路２２の最終段から次段
のソースドライバにスタートパルス信号ＳＰ（カスケー
ド信号Ｓ）として出力される。このシフトレジスタ回路
２２の各段からの出力信号に同期して、先の入力ラッチ
回路２１にてラッチされたデジタル表示データＤＲ・Ｄ
Ｇ・ＤＢは、時分割でサンプリングメモリ回路２３内に
一旦記憶されるとともに、次段のホールドメモリ回路２
４に出力される。
【００１４】こうして１水平同期期間の表示データがサ
ンプリングメモリ回路２３に記憶されると、ホールドメ
モリ回路２４は、水平同期信号ＬＳに基づいてサンブリ
ングメモリ回路２３からの出力信号を取込み、次の水平
同期信号ＬＳが入力されるまでその表示データを保持す
る。前記ホールドメモリ回路２４からの出力信号は、レ
ベルシフタ回路２５において、次段のＤＡ変換回路２６
の信号レベルに適合させるために昇圧等が行われる。
【００１５】前記ＤＡ変換回路２６は、前記レベルシフ
タ回路２５にてレベル変換された表示データに応じて、
基準電圧発生回路２７からの複数のアナログ電圧の何れ
か１つを選択し、液晶パネル２ヘの印加電圧レベル（前
記階調表示電圧）を作成する。前記基準電圧発生回路２
７は、前述の液晶駆動電源ＲＥＧからの参照電圧ＶＲに
基づき、階調表示用の各種アナログ電圧を発生させ、Ｄ
Ａ変換回路２６に出力している。階調表示を実現する前
記アナログ電圧は、出力回路２８を介して、各液晶駆動
電圧出力端子（以下、単に出力端子と記載する）２９か
ら液晶パネル２の各ソース信号ラインＳヘ前記階調表示
電圧として出力される。前記出力回路２８は、基本的に
はバッファ回路であり、たとえば差動増幅回路を用いた
ボルテージフォロワ回路で実現される。
【００１６】次に、本発明に特に関係する基準電圧発生
回路２７およびＤＡ変換回路２６について、それらの回
路構成をさらに詳細に説明する。図１７は、基準電圧発
生回路２７の回路構成を示す図である。ＲＧＢに対する
デジタル表示データが、たとえば各々６ビットで構成さ
れている場合、該基準電圧発生回路２７は、それぞれ２
6 ＝６４通りの階調表示に対応する６４種類のアナログ
電圧Ｖ０〜Ｖ６３を出力する。以下、その具体的構成に
ついて説明する。
【００１７】基準電圧発生回路２７は、抵抗Ｒ０〜Ｒ７
が直列に接続された抵抗分割回路で構成されており、最
も簡単な構成となっている。前記抵抗Ｒ０〜Ｒ７のそれ
ぞれは、８本の抵抗素子が直列に接続されて構成されて
いる。すなわち、たとえば抵抗Ｒ０について説明すれ
ば、図１８に示すように、８本の抵抗素子Ｒ０１，Ｒ０
２，…，Ｒ０８が直列に接続されて該抵抗Ｒ０が構成さ
れている。また、残余の抵抗Ｒ１〜Ｒ７についても、こ
の抵抗Ｒ０と同様の構成である。したがって、基準電圧
発生回路２７は、合計６４本の抵抗素子が直列に接続さ
れて構成されていることになる。
【００１８】また、この基準電圧発生回路２７は、９種
類の参照電圧Ｖ’０，Ｖ’８，…，Ｖ’５６，Ｖ’６４
に対応する９つの電圧入力端子を含んでいる。そして、
抵抗Ｒ０の一端に前記参照電圧Ｖ’６４に対応する電圧
入力端子が接続され、抵抗Ｒ０の他端、すなわち抵抗Ｒ
０とＲ１との接続点に参照電圧Ｖ’５６に対応する中間
調電圧入力端子が接続されている。以下、隣り合う各抵
抗Ｒ１・Ｒ２，Ｒ２・Ｒ３，…，Ｒ６・Ｒ７の接続点
に、参照電圧Ｖ’４８，Ｖ’４０，…，Ｖ’８にそれぞ
れ対応する中間調電圧入力端子が接続されている。抵抗
Ｒ７の他端には、前記参照電圧Ｖ’０に対応する電圧入
力端子が接続される。
【００１９】このような構成によって、前記６４本の抵
抗素子の隣り合う２抵抗素子間から、前記６４種類のア
ナログ電圧Ｖ１〜Ｖ６３を取出すことが可能となる。そ
して、これらのアナログ電圧Ｖｌ〜Ｖ６３と参照電圧
Ｖ’０からそのまま得られるアナログ電圧Ｖ０とを合わ
せて、計６４通りの階調表示用のアナログ電圧Ｖ０〜Ｖ
６３を得ることができる。このように基準電圧発生回路
２７が抵抗分割回路で構成される場合、前記アナログ電
圧Ｖ０〜Ｖ６３は、抵抗比によって決定されることにな
る。このアナログ電圧Ｖ０〜Ｖ６３は、基準電圧発生回
路２７からＤＡ変換回路２６に入力される。
【００２０】なお、一般的には、両端の参照電圧Ｖ’０
とＶ’６４との２電圧は常に電圧入力端子に入力される
一方、残る参照電圧Ｖ’８〜Ｖ’５６に対応する７つの
中間調電圧入力端子は微調整用として使用され、実際は
これらの端子に電圧が入力されない場合もある。
【００２１】次に、ＤＡ変換回路２６について説明す
る。図１９は、ＤＡ変換回路２６の一構成例を示す図で
ある。なお、図中、参照符２８は、前述の出力回路２８
の構成（ボルテージフォロワ回路）を示している。この
ＤＡ変換回路２６は、大略的に、６ビットのデジタル信
号Ｂｉｔ０〜Ｂｉｔ５から成る表示データに応じて、前
述のようにして入力された６４通りのアナログ電圧Ｖ０
〜Ｖ６３のうちの何れか１つが選択されて出力されるよ
うに、ＭＯＳトランジスタやトランスミッションゲート
がアナログスイッチとして配置されて構成されている。
すなわち、６ビットのデジタル信号Ｂｉｔ０〜Ｂｉｔ５
から成る表示データのそれぞれに応じて、前記アナログ
スイッチがＯＮ／ＯＦＦされる。
【００２２】以下に、この様子を詳細に説明する。前記
６ビットのデジタル信号Ｂｉｔ０〜Ｂｉｔ５は、Ｂｉｔ
０がＬＳＢ（the Least Significant Bit ）であり、Ｂ
ｉｔ５がＭＳＢ（the Most Significant Bit）である。
前記アナログスイッチは、２個で１組となり、スイッチ
対を構成している。前記ＬＳＢのデジタル信号Ｂｉｔ０
には３２組のスイッチ対（６４個のアナログスイッチＳ
Ｗ０）が対応しており、デジタル信号Ｂｉｔ１には１６
組のスイッチ対（３２個のアナログスイッチＳＷ１）が
対応している。以下、Ｂｉｔ毎に個数が２分の１にな
り、前記ＭＳＢのデジタル信号Ｂｉｔ５には１組のスイ
ッチ対（２個のアナログスイッチＳＷ５）のみが対応す
ることになる。したがって、合計で、３２＋１６＋８＋
４＋２＋１＝６３組のスイッチ対（１２６個のアナログ
スイッチ）が存在する。
【００２３】前記ＬＳＢのデジタル信号Ｂｉｔ０に対応
するアナログスイッチＳＷ０の一端は、それぞれ前記ア
ナログ電圧Ｖ０〜Ｖ６３が入力される端子となってい
る。そして、そのアナログスイッチＳＷ０の他端は２個
１組で接続されるとともに、さらに次のデジタル信号Ｂ
ｉｔ１に対応するアナログスイッチＳＷ１の一端に接続
されている。以降、この構成が前記ＭＳＢのデジタル信
号Ｂｉｔ５に対応するアナログスイッチＳＷ５まで繰返
され、最終的にはこのアナログスイッチＳＷ５の他端か
ら１本の端子が引出され、出力回路２８に接続されてい
る。前記アナログスイッチＳＷ０〜ＳＷ５は、６ビット
のデジタル信号Ｂｉｔ０〜Ｂｉｔ５によって、以下のよ
うに制御される。
【００２４】各アナログスイッチＳＷ０〜ＳＷ５は、対
応するＢｉｔのデジタル信号Ｂｉｔ０〜Ｂｉｔ５が、
「０」（Ｌｏｗレベル）のときは各２個１組のアナログ
スイッチの一方（図１９では下側のアナログスイッチ）
がＯＮし、「１」（Ｈｉｇｈレベル）のときは他方のア
ナログスイッチ（図１９では上側のアナログスイッチ）
がＯＮする。図１９は、デジタル信号Ｂｉｔ０〜Ｂｉｔ
５による表示データが「１１１１１１」の場合を表して
おり、総てのスイッチ対において上側のアナログスイッ
チがＯＮ、下側のアナログスイッチがＯＦＦとなってい
る。この場合、ＤＡ変換回路２６からは、アナログ電圧
Ｖ６３が出力回路２８に出力される。同様に、たとえば
前記表示データが「１１１１１０」の場合、ＤＡ変換回
路２６からは、アナログ電圧Ｖ６２が出力回路２８へ出
力され、前記表示データが「０００００１」の場合、ア
ナログ電圧Ｖ１が出力され、表示データが「０００００
０」であれぱ、アナログ電圧Ｖ０が出力される。このよ
うにして、デジタルの表示データに応じて、階調表示用
のアナログ電圧Ｖ０〜Ｖ６３の中から何れか１つが選択
され、階調表示が実現される。
【００２５】そして、実際の液晶表示装置における階調
表示では、液晶材料の光透過特性と人の視覚特性との違
いを調整し、自然な階調表示を行なうためにγ補正を行
なっている。このγ補正としては、基準電圧発生回路２
７における階調表示用のアナログ電圧Ｖ０〜Ｖ６３を発
生させるのに、前記抵抗素子を等分に分割するのではな
く、非等分に分割する方法が一般的である。
【００２６】図２０は、γ補正を行なった場合における
６ビットのデジタル信号Ｂｉｔ０〜Ｂｉｔ５から成る表
示データと、液晶駆動出力電圧（前記アナログ電圧Ｖ０
〜Ｖ６３）との関係を示すグラフである。この図２０に
示すように、表示データに対するアナログ電圧値に折れ
線特性を持たせている。この特性を実現するために、図
１７に示す基準電圧発生回路２７では、各抵抗Ｒ０〜Ｒ
７の抵抗値の比を、前記のγ補正を実現できるような比
に設定することで、γ補正を実現している。
【００２７】
【発明が解決しようとする課題】上述のように構成され
る従来のソースドライバ２０において、前述の基準電圧
発生回路２７は、通常１つのソースドライバＳＤのＩＣ
チップに１つ設置され、共有化して使用される。一方、
ＤＡ変換回路２６および出力回路２８は、各出力端子２
９に対応して設けられている。また、カラー表示の場合
は、出力端子２９は各色に対応して使用されるので、そ
の場合は、ＤＡ変換回路２６および出力回路２８は、画
素毎で、かつ、１色につき各々１回路が使用される。す
なわち、液晶パネル２の長辺方向の画素数がＮであれ
ぱ、赤、緑、青の各色用の出力端子２９を、それぞれ
Ｒ、Ｇ、Ｂに添え字ｎ（ｎ＝１，２，…，Ｎ）を付して
表せば、Ｒ１，Ｇｌ，Ｂｌ；Ｒ２，Ｇ２，Ｂ２；…；Ｒ
Ｎ，ＧＮ，ＢＮとなり、３Ｎ個のＤＡ変換回路２６およ
び出力回路２８が必要になる。
【００２８】特に、前述のように差動増幅回路から成
り、アナログ回路である出力回路２８は、レイアウト面
積が大きく、かつ消費電力も大きく、それを各出力端子
２９毎に設けることは、特に小型化や低消費電力化が求
められる携帯機器用の表示装置には大きな問題となる。
【００２９】一方、負荷となる画素容量１４や基準電圧
発生回路２７の抵抗Ｒ０〜Ｒ７による出力インピーダン
スにもよるけれども、たとえば５６０×２４０画素程度
の中小型用液晶パネルにおいては、前記出力回路２８を
省略し、各抵抗Ｒ０〜Ｒ７から、アナログスイッチＳＷ
０〜ＳＷ５を経由して、直接液晶駆動電圧を出力するこ
とも可能であるけれども、液晶駆動電源ＲＥＧも低消費
電力化されており、前記参照電圧ＶＲを該基準電圧発生
回路２７へ出力する各電圧線の電流供給能力は小さく、
出力回路２８を省略すると、各抵抗Ｒ０〜Ｒ７の抵抗値
を適切に設定しても、液晶駆動電圧波形の立上り・立下
りが鈍ったり、画素容量１４への充放電による電圧変動
によって前記γ特性にずれが生じるという問題がある。
【００３０】本発明の目的は、表示画像に対応した正確
な階調表示電圧を低消費電力で発生することができる表
示駆動装置およびそれを用いる液晶表示装置を提供する
ことである。
【００３１】
【課題を解決するための手段】本発明の表示駆動装置
は、電源から入力されるＤＣの参照電圧を細分化して、
複数の階調表示用のアナログ電圧を発生する基準電圧発
生手段と、前記複数の階調表示用のアナログ電圧から、
入力された表示データに対応した電圧を選択して、表示
素子を駆動する階調表示電圧として表示パネルへ出力す
る選択手段とを備えて構成される表示駆動装置におい
て、前記基準電圧発生手段は、前記参照電圧を細分化す
る分割手段と、前記分割手段の少なくとも両端から、前
記電源からとは異なる経路でＤＣ電流を供給するバイパ
ス手段とを含んで構成されることを特徴とする。
【００３２】上記の構成によれば、液晶駆動装置のソー
スドライバなどとして実現され、基準電圧発生手段で、
電源から入力されるＤＣの参照電圧（たとえば、任意の
＋電位とＧＮＤ電位）を、抵抗分割などで細分化して、
多数の階調表示用のアナログ電圧（たとえば、Ｖ６３〜
Ｖ０）を発生し、選択手段で、そのアナログ電圧の内、
入力された表示データに対応した電圧を選択して、ボル
テージフォロア回路などの出力回路を介することなく、
直接表示パネルへ出力するようにした表示駆動装置にお
いて、前記分割手段の少なくとも両端から、すなわち分
割手段に最大の参照電圧を印加する端子間に、バイパス
手段によって、前記電源からとは異なる経路でＤＣ電流
を供給する。
【００３３】したがって、前記出力回路を省略して表示
素子を駆動する階調表示電圧を直接表示パネルへ出力す
るようにしても、該表示駆動装置側自身で、電源から供
給される参照電圧の電流供給能力を補うことが可能とな
り、前記階調表示電圧波形の立上り・立下りの鈍りや画
素容量への充放電による電圧変動を抑えることができ
る。
【００３４】これによって、γ特性のずれ等を抑えた正
確な階調表示電圧を確保することができる。また、該表
示駆動装置のＩＣ内に基準電圧発生手段を１つ設け、そ
の分割手段によるバイパスＤＣ電流の消費電力の増加分
は、各出力端子毎に出力回路を設けるよりも充分小さ
く、低消費電力化することができる。さらにまた、回路
スペースも、大幅に縮小することができる。
【００３５】さらにまた、電源や従来の基準電圧発生手
段を設計した後、バイパス手段を付加して本発明の基準
電圧発生手段とすることで、当初の仕様以上の大きな画
素容量の表示パネルへの適用が可能となり、表示パネル
の仕様変更が容易にできるようになり、また表示駆動装
置ＩＣの適用範囲を拡大し、量産効果によるＩＣの低コ
スト化を図ることもできる。
【００３６】また、表示駆動装置内で、選択手段の近く
で電源を補強することによって、前記電源と該表示駆動
装置との間の前記参照電圧のための電源配線の抵抗を高
くすることができ、これらの間でのノイズの侵入を低減
でき、表示品位を向上することもできる。
【００３７】なお、中間階調などの前記分割手段の両端
以外のアナログ電圧が多用される場合には、その電圧に
対してもバイパス手段からＤＣ電流を供給するとうにし
てもよい。
【００３８】また、本発明の表示駆動装置では、前記基
準電圧発生手段のバイパス手段は、前記ＤＣ電流を供給
するパワー素子と、極性反転信号に応じて前記パワー素
子をＯＮ／ＯＦＦ制御し、前記アナログ電圧として、正
極性の電圧と負極性の電圧とを切換え出力させる論理回
路とを内蔵することを特徴とする。
【００３９】上記の構成によれば、対向交流駆動にも対
応することができる。
【００４０】さらにまた、本発明の表示駆動装置では、
前記基準電圧発生手段のバイパス手段は、前記ＤＣ電流
を供給するパワー素子と、カウンタを含み、予め定める
期間だけ前記ＤＣ電流を供給するように前記パワー素子
をＯＮ／ＯＦＦ制御する論理回路とを内蔵することを特
徴とする。
【００４１】上記の構成によれば、表示素子への充放電
は、新たな出力信号ラインへの階調表示電圧の印加が開
始されてからの初期の一定期間に急激に行われ、前記表
示素子への充放電が終了してしまった後は、大きな電流
が流れることはなく、単に各出力信号ラインに印加され
る階調表示電圧を保持するだけでよいことを利用し、Ｄ
Ｃ電流の供給を前記予め定める期間だけとすることで、
消費電力を、一層低減することができる。
【００４２】また、前記カウンタを常時リセットする信
号を入力することで、前記バイパス回路の動作を停止さ
せ、従来の表示駆動装置と同様の動作とさせることがで
きる。これによって、前記表示パネルとして、前記バイ
パス手段を動作させる比較的大型のパネルと、バイパス
手段の動作を停止させる比較的小型のパネルとに、同じ
表示駆動装置を使用することができ、量産効果による低
コスト化を図ることができる。
【００４３】また、本発明の表示駆動装置では、前記基
準電圧発生手段は、プリチャージおよびディスチャージ
のＤＣ電流を供給するパワー素子と、予め定める期間だ
け前記プリチャージおよびディスチャージのＤＣ電流を
供給するように前記パワー素子をＯＮ／ＯＦＦ制御する
論理回路とを内蔵するプリチャージ／ディスチャージ手
段を備えることを特徴とする。
【００４４】上記の構成によれば、対向電極の交流信号
が切換わる時に、画素容量や信号線等の負荷容量を介し
て、前記階調表示電圧出力に突き下げ、突き上げが発生
しても、プリチャージ動作またはディスチャージ動作さ
せることで、前記負荷容量の充放電に要する時間が長引
いてしまうことを回避し、実用上問題ない表示を行うこ
とができる。これによって、前記負荷容量による階調表
示電圧出力の突き下げ、突き上げを抑え、一層良好な表
示品位を確保することができる。
【００４５】さらにまた、本発明の表示駆動装置では、
前記プリチャージ／ディスチャージ手段の論理回路は、
参照電圧の振幅の最大値または最小値に応じて、前記プ
リチャージ動作とディスチャージ動作との切換えを行う
ことを特徴とする。
【００４６】上記の構成によれば、前記突き下げと突き
上げとの内、振幅レベルの大きい側を効果的に抑制する
ことができる。
【００４７】また、本発明の液晶駆動装置は、上記の何
れかの表示駆動装置を用いることを特徴とする。
【００４８】
【発明の実施の形態】本発明の実施の一形態について、
図１〜図５および前記図１２に基づいて説明すれば、以
下のとおりである。
【００４９】図１は、本発明の実施の一形態の表示駆動
装置であるソースドライバ３０の構成を示すブロック図
である。このソースドライバ３０は、前述の図１２で示
すソースドライバＳＤとして用いられ、液晶表示装置全
体の構成も図１２の液晶表示装置と同様であり、液晶パ
ネル２の構成および液晶駆動波形についても、図１３な
らびに図１４および図１５と同様であり、ここではその
説明を省略する。
【００５０】このソースドライバ３０は、入力ラッチ回
路３１と、シフトレジスタ回路３２と、サンプリングメ
モリ回路３３と、ホールドメモリ回路３４と、レベルシ
フタ回路３５と、ＤＡ変換回路３６と、基準電圧発生回
路３７とを備えて構成されている。前記図１２で示すコ
ントローラＣＴＬから転送されてきた各デジタル表示デ
ータＤＲ・ＤＧ・ＤＢ（たとえば各６ビット）は、一
旦、入力ラッチ回路３１でラッチされる。
【００５１】一方、スタートパルス信号ＳＰは、クロッ
ク信号ＣＫに同期を取り、シフトレジスタ回路３２内を
転送され、該シフトレジスタ回路３２の最終段から次段
のソースドライバにスタートパルス信号ＳＰ（カスケー
ド信号Ｓ）として出力される。このシフトレジスタ回路
３２の各段からの出力信号に同期して、先の入力ラッチ
回路３１にてラッチされたデジタル表示データＤＲ・Ｄ
Ｇ・ＤＢは、時分割でサンプリングメモリ回路３３内に
一旦記憶されるとともに、次段のホールドメモリ回路３
４に出力される。
【００５２】こうして１水平同期期間の表示データがサ
ンプリングメモリ回路３３に記憶されると、ホールドメ
モリ回路３４は、水平同期信号ＬＳに基づいてサンブリ
ングメモリ回路３３からの出力信号を取込み、次の水平
同期信号ＬＳが入力されるまでその表示データを保持す
る。前記ホールドメモリ回路３４からの出力信号は、レ
ベルシフタ回路３５において、次段のＤＡ変換回路３６
の信号レベルに適合させるために昇圧等が行われる。
【００５３】前記ＤＡ変換回路３６は、前記レベルシフ
タ回路３５にてレベル変換された表示データに応じて、
基準電圧発生回路３７からの複数のアナログ電圧の何れ
か１つを選択し、前記図１２で示す液晶パネル２ヘの印
加電圧レベル（前記階調表示電圧）を作成する。前記基
準電圧発生回路３７は、前述の液晶駆動電源ＲＥＧから
の参照電圧ＶＲに基づき、階調表示用の各種アナログ電
圧を発生させ、ＤＡ変換回路３６に出力している。階調
表示を実現する前記アナログ電圧は、ＤＡ変換回路３６
から出力端子３９を介して、液晶パネル２の各ソース信
号ラインＳヘ前記階調表示電圧として出力される。すな
わち、このソースドライバ３０には、従来のソースドラ
イバ２０に設けられていた出力回路２８が設けられてお
らず、ＤＡ変換回路３６からの出力が直接液晶パネル２
に供給される構成となっている。そして、基準電圧発生
回路３７が従来の基準電圧発生回路２７とは異なってい
る。この点を以下に詳述する。
【００５４】図２は、基準電圧発生回路３７の回路構成
を示す図である。この基準電圧発生回路３７は、大略的
に、ＲＧＢに対するデジタル表示データが、たとえば各
々６ビットで構成されている場合、それぞれ２6 ＝６４
通りの階調表示に対応する６４種類のアナログ電圧Ｖ０
〜Ｖ６３を出力する。この基準電圧発生回路３７も、前
述の基準電圧発生回路２７と同様に、抵抗Ｒ０〜Ｒ７が
直列に接続された抵抗分割回路４０を備えて構成されて
いる。前記抵抗Ｒ０〜Ｒ７のそれぞれは、たとえば前記
図１８で示すように、８本の抵抗素子が直列に接続され
て構成されている。
【００５５】また、この基準電圧発生回路３７は、９種
類の参照電圧Ｖ’０，Ｖ’８，…，Ｖ’５６，Ｖ’６４
に対応する９つの電圧入力端子Ｔ０，Ｔ８，…，Ｔ５
６，Ｔ６４を備えている。そして、抵抗Ｒ０の一端に前
記参照電圧Ｖ’６４に対応する電圧入力端子Ｔ６４が接
続され、抵抗Ｒ０の他端、すなわち抵抗Ｒ０とＲ１との
接続点に参照電圧Ｖ’５６に対応する中間調電圧入力端
子Ｔ５６が接続されている。以下、隣り合う各抵抗Ｒ１
・Ｒ２，Ｒ２・Ｒ３，…，Ｒ６・Ｒ７の接続点に、参照
電圧Ｖ’４８，Ｖ’４０，…，Ｖ’８にそれぞれ対応す
る中間調電圧入力端子Ｔ４８〜Ｔ８が接続されている。
抵抗Ｒ７の他端は前記参照電圧Ｖ’０に対応する電圧入
力端子Ｔ０に接続される。
【００５６】このような構成によって、前記６４本の抵
抗素子の隣り合う２抵抗素子間から、前記６４種類のア
ナログ電圧Ｖ１〜Ｖ６３を取出すことが可能となる。そ
して、これらのアナログ電圧Ｖｌ〜Ｖ６３と参照電圧
Ｖ’０からそのまま得られるアナログ電圧Ｖ０とを合わ
せて、計６４通りの階調表示用のアナログ電圧Ｖ０〜Ｖ
６３を得ることができる。このように基準電圧発生回路
３７が抵抗分割回路で構成される場合、前記アナログ電
圧Ｖ０〜Ｖ６３は、抵抗比によって決定されることにな
る。
【００５７】前記抵抗Ｒ０〜Ｒ７の抵抗比は、実際の液
晶表示装置における液晶材料の光透過特性と人の視覚特
性との違いを考慮して、自然な階調表示を行なうための
γ補正を実現できるような比に設定されている。つま
り、階調表示電圧が階調表示用データに応じて、図２０
で示した折れ線特性を持つように設定されている。した
がって、内部抵抗の等分分割ではなく、非等分分割によ
って前記抵抗分割回路４０は構成されている。前記アナ
ログ電圧Ｖ０〜Ｖ６３は、基準電圧発生回路３７からＤ
Ａ変換回路３６に入力される。
【００５８】図３は、前記基準電圧発生回路３７からＤ
Ａ変換回路３６の構成を示す電気回路図である。ＤＡ変
換回路３６の構成は、図１９で示す従来のＤＡ変換回路
２６の構成と同じである。また、各出力端子３９毎に設
けられていた出力回路２８が省略されている。したがっ
て、ＤＡ変換回路３６によってデジタル信号Ｂｉｔ０〜
Ｂｉｔ５から成る表示データに応じて選択された階調表
示用のアナログ電圧Ｖ０〜Ｖ６３は、そのまま液晶駆動
電圧として液晶パネル２のソース信号ラインＳに印加さ
れる。次に、基準電圧発生回路３７における本発明の特
徴部分について詳細に説明する。
【００５９】注目すべきは、この基準電圧発生回路３７
では、前記抵抗Ｒ０〜Ｒ７から成る抵抗分割回路４０と
ともに、バイパス回路４１が設けられていることであ
る。バイパス回路４１は、前述の抵抗分割回路４０にお
いて、前記液晶駆動電源ＲＥＧから少なくとも最大電圧
が印加されることになる電圧入力端子Ｔ６４−Ｔ０間
に、前記液晶駆動電源ＲＥＧからのＤＣ電流を補強する
ようにバイパス経路でＤＣ電流を供給するものである。
このため、前記コントローラＣＴＬなどの外部からの制
御信号ＴＥＳＴが入力される入力端子ＴＴおよび極性反
転信号ＰＯＲが入力される入力端子ＴＰを有するととも
に、ＤＣ電流を供給する後述するパワー素子と、前記制
御信号ＴＥＳＴおよびおよび極性反転信号ＰＯＲに基づ
いて前記パワー素子を制御する論理回路とが内蔵されて
構成されている。
【００６０】図４は、バイパス回路４１の構成を示すブ
ロック図である。前記パワー素子は、ハイレベルの電源
ＶＬＳにソース電極がそれぞれ接続されるＰチャネルＭ
ＯＳトランジスタＰ１，Ｐ２と、ソース電極がＧＮＤに
それぞれ接続されるＮチャネルＭＯＳトランジスタＮ
１，Ｎ２と、前記ＰチャネルＭＯＳトランジスタＰ１と
ＮチャネルＭＯＳトランジスタＮ１とのドレイン電極
を、それぞれ前記９種類の参照電圧の内、Ｖ’６４（す
なわち、前記電圧入力端子Ｔ６４）に接続する過電流防
止用の保護抵抗素子ｒ１，ｒ２と、前記ＰチャネルＭＯ
ＳトランジスタＰ２とＮチャネルＭＯＳトランジスタＮ
２とのドレイン電極を、それぞれ参照電圧Ｖ’０（すな
わち、前記電圧入力端子Ｔ０）に接続する過電流防止用
の保護抵抗素子ｒ３，ｒ４とを備えて構成される。
【００６１】前記論理回路は、ＮＡＮＤ回路５１，５
２、ＮＯＲ回路５３，５４およびインバータ回路５５，
５６を備えて構成される。前記ＰチャネルＭＯＳトラン
ジスタＰ１，Ｐ２のゲート電極には、ＮＡＮＤ回路５
１，５２の出力端子がそれぞれ接続され、ＮチャネルＭ
ＯＳトランジスタＮ１，Ｎ２のゲート電極には、ＮＯＲ
回路５３，５４の出力端子がそれぞれ接続される。これ
らのＮＡＮＤ回路５１，５２およびＮＯＲ回路５３，５
４には、インバータ回路５５，５６を介して、前記制御
信号ＴＥＳＴおよび極性反転信号ＰＯＲがそれぞれ与え
られ、次の表１に示すような真理値表に従う論理動作を
行なう。
【００６２】
【表１】
【００６３】すなわち、先ず制御信号ＴＥＳＴが“Ｌｏ
ｗ”、極性反転信号ＰＯＲが“Ｈｉｇｈ”の場合に関し
説明する。制御信号ＴＥＳＴのインバータ回路５５の反
転によってＮＡＮＤ回路５１一方の入力が“Ｈｉｇｈ”
となり、他方の入力が極性反転信号ＰＯＲによって“Ｈ
ｉｇｈ”となり、該ＮＡＮＤ回路５１の出力は“Ｌｏ
ｗ”となってＰチャネルＭＯＳトランジスタＰ１が“Ｏ
Ｎ”するとともに、極性反転信号ＰＯＲのインバータ回
路５６の反転によってＮＯＲ回路５３の一方の入力が
“Ｌｏｗ”となり、他方の入力が制御信号ＴＥＳＴによ
って“Ｌｏｗ”となり、該ＮＯＲ回路５３の出力は“Ｈ
ｉｇｈ”となってＮチャネルＭＯＳトランジスタＮ２も
“ＯＮ”する。このとき、ＮＡＮＤ回路５２の入力の一
方が“Ｈｉｇｈ”、他方は“Ｌｏｗ”となり、該ＮＡＮ
Ｄ回路５２の出力が“Ｈｉｇｈ”となってＰチャネルＭ
ＯＳトランジスタＰ２が“ＯＦＦ”するとともに、ＮＯ
Ｒ回路５４の入力も一方が“Ｈｉｇｈ”、他方は“Ｌｏ
ｗ”となり、該ＮＯＲ回路５４の出力は“Ｌｏｗ”とな
ってＮチャネルＭＯＳトランジスタＮ１も“ＯＦＦ”す
る。
【００６４】したがって、前記抵抗分割回路４０を構成
する抵抗Ｒ０へ、前記液晶駆動電源ＲＥＧからとは別の
バイパス経路となるハイレベルの電源ＶＬＳからＰチャ
ネルＭＯＳトランジスタＰ１および抵抗素子ｒ１を介し
てＤＣ電流が流れ、抵抗Ｒ７からの電流は、抵抗素子ｒ
４およびＮチャネルＭＯＳトランジスタＮ２を介してＧ
ＮＤへ流れ、前記液晶駆動電源ＲＥＧから供給される参
照電圧Ｖ’６４〜Ｖ’０の電流供給能力をソースドライ
バ３０側自身で補うことが可能となる。その結果、安定
した参照電圧Ｖ’０〜Ｖ’６４が供給できるので、良好
な表示品位を確保することが可能となる。
【００６５】次に、制御信号ＴＥＳＴが“Ｌｏｗ”のま
まで、極性反転信号ＰＯＲが“Ｌｏｗ”の場合に関し説
明する。この場合、ＮＡＮＤ回路５１の入力が“Ｈｉｇ
ｈ”と“Ｌｏｗ”となり、該ＮＡＮＤ回路５１の出力が
“Ｈｉｇｈ”となってＰチャネルＭＯＳトランジスタＰ
１が“ＯＦＦ”するとともに、ＮＯＲ回路５３の入力も
“Ｈｉｇｈ”と“Ｌｏｗ”となり、該ＮＯＲ回路５３の
出力が“Ｌｏｗ”となってＮチャネルＭＯＳトランジス
タＮ２も“ＯＦＦ”する。これに対して、ＮＡＮＤ回路
５２の入力が“Ｈｉｇｈ”と“Ｈｉｇｈ”となり、該Ｎ
ＡＮＤ回路５２の出力が“Ｌｏｗ”となってＰチャネル
ＭＯＳトランジスタＰ２が“ＯＮ”するとともに、ＮＯ
Ｒ回路５４の入力は“Ｌｏｗ”と“Ｌｏｗ”となり、該
ＮＯＲ回路５４の出力が“Ｈｉｇｈ”となってＮチャネ
ルＭＯＳトランジスタＮ１も“ＯＮ”する。
【００６６】したがって、前記抵抗分割回路４０を構成
する抵抗Ｒ７へ、前記バイパス経路となるハイレベルの
電源ＶＬＳからＰチャネルＭＯＳトランジスタＰ２およ
び抵抗素子ｒ３を介してＤＣ電流が流れ、抵抗Ｒ０から
の電流は、抵抗素子ｒ２およびＮチャネルＭＯＳトラン
ジスタＮ１を介してＧＮＤへ流れ、前記液晶駆動電源Ｒ
ＥＧから供給される参照電圧Ｖ’６４〜Ｖ’０の電流供
給能力をソースドライバ３０側自身で補うことが可能と
なる。
【００６７】またこの場合には、参照電圧Ｖ’０〜Ｖ’
６４の極性が入替わるとになる。したがって、参照電圧
Ｖ’６４側がハイレベルである場合を正極性とすると、
この参照電圧Ｖ’０側がハイレベルである場合は負極性
となる。こうして、極性反転信号ＰＯＲに応じて、自動
的に上記論理回路が階調表示用のアナログ電圧Ｖ０〜Ｖ
６３の極性を切換えることができる。なお、この極性反
転信号ＰＯＲに代えて、たとえば参照電圧Ｖ’０やＶ’
６４の電圧を検知して、論理回路が前記アナログ電圧Ｖ
０〜Ｖ６３の極性を切換えるようにしてもよい。
【００６８】これに対して、制御信号ＴＥＳＴが“Ｈｉ
ｇｈ”になると、前記極性反転信号ＰＯＲの論理に係わ
らず、ＮＡＮＤ回路５１，５２が“Ｈｉｇｈ”を出力し
てＰチャネルＭＯＳトランジスタＰ１，Ｐ２は“ＯＦ
Ｆ”し、ＮＯＲ回路５３，５４が“Ｌｏｗ”を出力して
ＮチャネルＭＯＳトランジスタＮ１，Ｎ２も“ＯＦＦし
て、従来技術と同様に、入力される複数の参照電圧Ｖ’
０〜Ｖ’６４から、ｎビットの表示データに対応した２
n 種類（ここでは６４種類）の階調表示用電圧Ｖ０〜Ｖ
６３を出力する。
【００６９】図５は、上述のように構成されるソースド
ライバ３０の動作を説明するための波形図である。制御
信号ＴＥＳＴは、テスト時に使用される信号であり、通
常表示時には、“Ｈｉｇｈ”または“Ｌｏｗ”の固定で
あり、図４および表１の論理では“Ｌｏｗ”であるの
で、この図５でも“Ｌｏｗ”としている。極性反転信号
ＰＯＲは、交流駆動を行う信号であり、この図５ではラ
イン反転駆動を例にしており、したがって水平同期信号
ＬＳの立上がりで、対向電極３の電位とともに反転して
いる。ライン反転駆動法の詳細な説明は、たとえば特開
平１１−２７２２４３号公報等で開示されている。
【００７０】一方、参照電圧Ｖ’０，Ｖ’６４は、奇数
番目のラインの期間Ｗ１，Ｗ３，…では参照電圧Ｖ’６
４がハイレベルのＶＬＳとなり、参照電圧Ｖ’０がロー
レベルのＧＮＤとなり、偶数番目のラインの期間Ｗ２，
…では参照電圧Ｖ’０がハイレベルのＶＬＳとなり、参
照電圧Ｖ’６４がローレベルのＧＮＤとなる。
【００７１】このように本発明に係るソースドライバ３
０では、抵抗分割回路４０を構成する直列抵抗Ｒ０〜Ｒ
７の少なくとも両端から、液晶駆動電源ＲＥＧからとは
別のバイパス経路でＤＣ電流を流すことによって、出力
回路を省略し、前記抵抗Ｒ０〜Ｒ７からアナログスイッ
チＳＷ０〜ＳＷ５を経由して、直接液晶駆動用の階調表
示電圧を出力するようにしても、該ソースドライバ３０
側自身で、液晶駆動電源ＲＥＧから供給される参照電圧
Ｖ’６４〜Ｖ’０の電流供給能力を補うことが可能とな
り、前記階調表示電圧波形の立上り・立下りの鈍りや画
素容量１４への充放電による電圧変動を抑えることがで
きる。
【００７２】そして、前記抵抗Ｒ０〜Ｒ７の抵抗値を小
さくする程、前記ＤＣ電流が増加して、アナログ電圧Ｖ
６３〜Ｖ０の変動幅が小さくなる一方、消費電力が増加
するので、該抵抗値を、アナログ電圧Ｖ６３〜Ｖ０の許
容変動幅および消費電力との兼ね合いで設定することに
よって、前記γ特性のずれ等を抑えた正確な階調表示電
圧を確保することができる。また、ソースドライバ３０
のＩＣ内に基準電圧発生回路３７を１つ設け、それによ
るバイパスＤＣ電流による抵抗Ｒ０〜Ｒ７の消費電力の
増加分は、各出力端子３９毎に出力回路を設けるよりも
充分小さく、低消費電力化することができる。さらにま
た、回路スペースも、大幅に縮小することができる。
【００７３】さらにまた、液晶駆動電源ＲＥＧや従来の
基準電圧発生回路２７を設計した後、バイパス回路４１
を付加して本発明の基準電圧発生回路３７とすること
で、当初の仕様以上の大きな画素容量の液晶パネルへの
適用が可能となり、液晶パネルの仕様変更が容易にでき
るようになり、またソースドライバＩＣの適用範囲を拡
大し、量産効果によるＩＣの低コスト化を図ることもで
きる。
【００７４】また、ソースドライバ３０内で、ＤＡ変換
回路３６の近くで電源を補強することによって、前記液
晶駆動電源ＲＥＧと該ソースドライバ３０との間の前記
参照電圧ＶＲのための電源配線の抵抗を高くすることが
でき、これらの間でのノイズの侵入を低減でき、表示品
位を向上することもできる。
【００７５】本発明の実施の他の形態について、図６お
よび図７に基づいて説明すれば、以下のとおりである。
【００７６】図６は、本発明の実施の他の形態のソース
ドライバにおけるバイパス回路４１ａの構成を示すブロ
ック図である。このバイパス回路４１ａは、前述のバイ
パス回路４１に類似し、対応する部分には同一の参照符
号を付して、その説明を省略する。注目すべきは、この
バイパス回路４１ａでは、前記ＮＡＮＤ回路５１，５２
およびＮＯＲ回路５３，５４にそれぞれ対応するＮＡＮ
Ｄ回路５１ａ，５２ａおよびＮＯＲ回路５３ａ，５４ａ
が３入力になっているとともに、カウンタ５７およびイ
ンバータ回路５８を備えていることである。
【００７７】前記カウンタ５７は、水平同期信号ＬＳで
一旦初期化された後、クロック信号ＣＫに基づいて前記
ＤＣ電流を供給する期間を作成する。カウンタ５７の出
力は、ＮＡＮＤ回路５１ａ，５２ａのもう１つの入力に
与えられるとともに、インバータ回路５８で反転された
後、ＮＯＲ回路５３ａ，５４ａのもう１つの入力に与え
られる。
【００７８】図７は、各部の動作を示す波形図である。
前記カウンタ５７は、水平同期信号ＬＳでリセットされ
ると“Ｈｉｇｈ”を出力し、クロック信号ＣＫを予め定
める値（図７では、２パルス分）までカウントすると
“Ｌｏｗ”を出力する。したがって、カウンタ５７の出
力が“Ｈｉｇｈ”となる１水平期間の前半の所定期間
は、前述と同様の動作を行って、制御信号ＴＥＳＴが
“Ｌｏｗ”であると、ＭＯＳトランジスタＰ１，Ｎ２ま
たはＰ２，Ｎ１の何れかの組合わせが“ＯＮ”して、参
照電圧Ｖ’６４−Ｖ’０間にＤＣ電流を供給する。これ
に対して、カウンタ５７の出力が“Ｌｏｗ”となる１水
平期間の後半の所定期間は、ＭＯＳトランジスタＰ１，
Ｎ２およびＰ２，Ｎ１が共に“ＯＦＦ”して、ＤＣ電流
の供給が停止して、前記液晶駆動電源ＲＥＧから供給さ
れる電圧のみで参照電圧Ｖ’６４〜Ｖ’０が出力され
る。
【００７９】これは、画素容量１４への充放電は、新た
なラインへの階調表示電圧の印加が開始される前記水平
同期信号ＬＳが入力されてから初期の一定期間に急激に
行われるためであり、画素容量１４への充放電が終了し
てしまった後は、大きな電流が流れることはなく、単に
各ソース信号ラインＳに印加される階調表示電圧を保持
するだけでよいことを利用している。これによって、消
費電力を、一層低減することができる。
【００８０】さらにまた、前記カウンタ５７をリセット
する水平同期信号ＬＳの代わりに、“Ｈｉｇｈ”固定の
信号を入力すると、該カウンタ５７は常時リセット状態
となり、その出力は“Ｌｏｗ”に固定される。この場
合、バイパス回路４１ａは動作を停止し、従来のソース
ドライバ２０と同様の動作とさせることができる。
【００８１】これによって、制御信号ＴＥＳＴおよび極
性反転信号ＰＯＲとして、適宜“Ｈｉｇｈ”にプルアッ
プまたは“Ｌｏｗ”にプルダウンした入力を与えること
でることで、前記液晶パネル２として、バイパス回路４
１ａを動作させる比較的大型のパネルと、バイパス回路
４１ａの動作を停止させる比較的小型のパネルとに、同
じソースドライバを使用することができる。このように
してもまた、前記量産効果による低コスト化を図ること
ができる。
【００８２】本発明の実施のさらに他の形態について、
図８〜図１１ならびに前記図１２および図１３に基づい
て説明すれば、以下のとおりである。
【００８３】図８は、本発明の実施のさらに他の形態の
表示駆動装置であるソースドライバ６０の構成を示すブ
ロック図である。このソースドライバ６０も、前述の図
１２で示すソースドライバＳＤとして用いられ、上述の
ソースドライバ３０に類似し、対応する部分には同一の
参照符号を付して、その説明を省略する。注目すべき
は、このソースドライバ６０では、基準電圧発生回路６
７には、図９および図１０で示すプリチャージ／ディス
チャージ回路６１を備えていることであり、その他の構
成は、前述のソースドライバ３０と同様である。
【００８４】図９は前記抵抗分割回路４０およびバイパ
ス回路４１に前記プリチャージ／ディスチャージ回路６
１を含めた基準電圧発生回路６７の概略の構成を示すブ
ロック図であり、図１０はそのプリチャージ／ディスチ
ャージ回路６１の具体的構成を示すブロック図である。
プリチャージ／ディスチャージ回路６１は、２つのＭＯ
ＳトランジスタＰ３，Ｎ３と、ＮＡＮＤ回路６２と、Ａ
ＮＤ回路６３と、インバータ回路６４と、カウンタ６５
とを備えて構成される。
【００８５】ＰチャネルＭＯＳトランジスタＰ３のソー
ス電極はハイレベルの電源ＶＬＳに接続され、Ｎチャネ
ルＭＯＳトランジスタＮ３のソース電極はＧＮＤに接続
され、これらのＭＯＳトランジスタＰ３，Ｎ３のドレイ
ン電極は共通に、前記９種類の参照電圧の内、Ｖ’６４
に接続される。ＰチャネルＭＯＳトランジスタＰ３のゲ
ート電極にはＮＡＮＤ回路６２の出力端子が、Ｎチャネ
ルＭＯＳトランジスタＮ３のゲート電極にはＡＮＤ回路
６３の出力端子が、それぞれ接続される。ＮＡＮＤ回路
６２、ＡＮＤ回路６３、インバータ回路６４およびカウ
ンタ６５は、論理回路を構成し、ＮＡＮＤ回路６２の一
方の入力端子には前記参照電圧Ｖ’６４が与えられ、Ａ
ＮＤ回路６３の一方の入力端子には前記参照電圧Ｖ’６
４がインバータ回路６４で反転されて与えられ、これら
のＮＡＮＤ回路６２およびＡＮＤ回路６３の他方の入力
端子には前記カウンタ６５の出力が与えられる。前記カ
ウンタ６５は、端子ＴＬへの水平同期信号ＬＳで一旦初
期化された後、端子ＴＣへのクロック信号ＣＫに基づい
てプリチャージおよびディスチャージ期間を作成する。
【００８６】以下、本実施の形態のソースドライバ３０
の動作を説明する。なお、このソースドライバ３０は、
ライン反転駆動法にて動作されるものとする。ライン反
転駆動法では、対向電極３（図１２および図１３参照）
に印加される電圧の交流成分の周期は、水平期間と等し
い。すなわち、ライン反転駆動法が用いられる場合、対
向電極３は、単一電源で、水平期間と同じ周期で、交流
駆動される。
【００８７】ここで、データ信号の交流成分は、前記対
向電極３に印加される電圧の交流成分の振幅中心を中心
として、水平期間以下の予め定める周期で変化し、その
振幅は絵素の階調に応じて変化する。絵素の階調が最大
である場合、すなわち絵素を黒色にする場合のデータ信
号の交流成分と、絵素の階調が最小である場合、すなわ
ち絵素を白色にする場合のデータ信号の交流成分とは、
極性が反転している。しかしながら、絵素の階調が最大
およぴ最小であっても、その場合のデータ信号の振幅
は、どちらも、前記対向電極３に印加される電圧の交流
成分の振幅よりも小さい。
【００８８】したがって、前記液晶駆動電圧出力に対し
て、対向電極３の交流信号が切換わる時に、前記画素容
量１４やソース信号ラインＳの容量等（図１３参照）の
負荷容量を介して、図１１において参照符β１，β２で
示すように発生する突き下げ、突き上げの影響が大き
い。この突き下げ、突き上げの発生によって液晶駆動電
圧出力の出力の立上り、立下り時間は、参照符α１，α
２で示す理想波形より増大し、その結果、参照符α１
１，α２１で示すように画素容量１４の充放電に要する
時間は長引くことになる。これによって、ゲートＯＮ時
間内における画素容量１４への電荷が未充電となり、表
示品位を低下させることになる。
【００８９】また、たとえば参照電圧Ｖ’０の振幅が一
番最大となるよう構成され、逆に参照電圧Ｖ’６４の振
幅が一番最小となるよう構成されると、液晶駆動電圧出
力の全出力が電圧Ｖ０を出力する場合、該基準電圧発生
回路６７の出力端子には最大の負荷が加わることにな
る。
【００９０】このため、本実施の形態では、ＮＡＮＤ回
路６２およびＡＮＤ回路６３の一方の入力端子に与えら
れる参照電圧Ｖ’６４の振幅に応じて、ＰチャネルＭＯ
ＳトランジスタＰ３とＮチャネルＭＯＳトランジスタＮ
３とのどちらか一方を選択し、カウンタ６５で作成され
た期間Ｗだけ、プリチャージ動作またはディスチャージ
動作させることで、参照符α１２，α２２で示すように
負荷容量の充放電に要する時間が長引いてしまうことを
回避し、実用上問題ない表示を行うことを可能としてい
る。
【００９１】これによって、前記負荷容量による液晶駆
動電圧出力の突き下げと突き上げとの内、振幅レベルの
大きい側を効果的に抑制し、一層良好な表示品位を確保
することができる。
【００９２】なお、上述の説明では、前記プリチャージ
／ディスチャージ動作は参照電圧Ｖ’６４に対して行わ
れ、また前述の説明では、ＤＣ電流の印加は参照電圧の
最小値および最大値となるＶ’０とＶ’６４との間で行
われたけれども、残余の参照電圧Ｖ’８〜Ｖ’５６の安
定化のために、少なくとも前記Ｖ’０とＶ’６４との参
照電圧に対して行われればよく、それ以外にも、たとえ
ば最大電圧と最小電圧との中間値の使用頻度が高い場合
には、その電圧に対しても、前記プリチャージ／ディス
チャージ動作やＤＣ電流の印加が行われてもよい。
【００９３】本発明は、液晶表示装置以外にも、画素容
量へ充放電を行い、印加電圧によって階調制御を行うプ
ラズマ表示装置などにも適用することができる。
【００９４】
【発明の効果】本発明の表示駆動装置は、以上のよう
に、液晶駆動装置のソースドライバなどとして実現さ
れ、基準電圧発生手段で、電源から入力されるＤＣの参
照電圧を細分化して、多数の階調表示用のアナログ電圧
を発生し、選択手段で、そのアナログ電圧の内、入力さ
れた表示データに対応した電圧を選択して、ボルテージ
フォロア回路などの出力回路を介することなく、直接表
示パネルへ出力するようにした表示駆動装置において、
前記分割手段の少なくとも両端から、すなわち分割手段
に最大の参照電圧を印加する端子間に、バイパス手段に
よって、前記電源からとは異なる経路でＤＣ電流を供給
する。
【００９５】それゆえ、前記出力回路を省略し、低消費
電力化や回路スペースを縮小化するようにしても、該表
示駆動装置側自身で、電源から供給される参照電圧の電
流供給能力を補うことが可能となり、表示素子を駆動す
る階調表示電圧波形の立上り・立下りの鈍りや画素容量
への充放電による電圧変動を抑えることができ、γ特性
のずれ等を抑えた正確な階調表示電圧を確保することが
できる。
【００９６】さらにまた、電源や従来の基準電圧発生手
段を設計した後、バイパス手段を付加して本発明の基準
電圧発生手段とすることで、当初の仕様以上の大きな画
素容量の表示パネルへの適用が可能となり、表示パネル
の仕様変更が容易にできるようになり、また表示駆動装
置ＩＣの適用範囲を拡大し、量産効果によるＩＣの低コ
スト化を図ることもできる。
【００９７】また、表示駆動装置内で、選択手段の近く
で電源を補強することによって、前記電源と該表示駆動
装置との間の前記参照電圧のための電源配線の抵抗を高
くすることができ、これらの間でのノイズの侵入を低減
でき、表示品位を向上することもできる。
【００９８】また、本発明の表示駆動装置は、以上のよ
うに、前記基準電圧発生手段のバイパス手段を、前記Ｄ
Ｃ電流を供給するパワー素子と、極性反転信号に応じて
前記パワー素子をＯＮ／ＯＦＦ制御し、前記アナログ電
圧として、正極性の電圧と負極性の電圧とを切換え出力
させる論理回路とを内蔵して構成する。
【００９９】それゆえ、対向交流駆動にも対応すること
ができる。
【０１００】さらにまた、本発明の表示駆動装置は、以
上のように、前記基準電圧発生手段のバイパス手段を、
前記ＤＣ電流を供給するパワー素子と、カウンタを含
み、予め定める期間だけ前記ＤＣ電流を供給するように
前記パワー素子をＯＮ／ＯＦＦ制御する論理回路とを内
蔵して構成する。
【０１０１】それゆえ、ＤＣ電流の供給を前記予め定め
る期間だけとし、消費電力を一層低減することができ
る。
【０１０２】また、前記カウンタを常時リセットする信
号を入力することで、前記バイパス回路の動作を停止さ
せ、従来の表示駆動装置と同様の動作とさせることがで
きる。これによって、前記表示パネルとして、前記バイ
パス手段を動作させる比較的大型のパネルと、バイパス
手段の動作を停止させる比較的小型のパネルとに、同じ
表示駆動装置を使用することができ、量産効果による低
コスト化を図ることができる。
【０１０３】また、本発明の表示駆動装置は、以上のよ
うに、前記基準電圧発生手段を、プリチャージおよびデ
ィスチャージのＤＣ電流を供給するパワー素子と、予め
定める期間だけ前記プリチャージおよびディスチャージ
のＤＣ電流を供給するように前記パワー素子をＯＮ／Ｏ
ＦＦ制御する論理回路とを内蔵するプリチャージ／ディ
スチャージ手段を備えて構成する。
【０１０４】それゆえ、対向電極の交流信号が切換わる
時に、画素容量や信号線等の負荷容量を介して、前記階
調表示電圧出力に突き下げ、突き上げが発生しても、プ
リチャージ動作またはディスチャージ動作させること
で、前記負荷容量の充放電に要する時間が長引いてしま
うことを回避し、実用上問題ない表示を行うことができ
る。これによって、前記負荷容量による階調表示電圧出
力の突き下げ、突き上げを抑え、一層良好な表示品位を
確保することができる。
【０１０５】さらにまた、本発明の表示駆動装置は、以
上のように、前記プリチャージ／ディスチャージ手段の
論理回路は、参照電圧の振幅の最大値または最小値に応
じて、前記プリチャージ動作とディスチャージ動作との
切換えを行う。
【０１０６】それゆえ、前記突き下げと突き上げとの
内、振幅レベルの大きい側を効果的に抑制することがで
きる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の表示駆動装置であるソ
ースドライバの構成を示すブロック図である。
【図２】図１で示すソースドライバにおける基準電圧発
生回路の回路構成を示す図である。
【図３】前記基準電圧発生回路からＤＡ変換回路の構成
を示す電気回路図である。
【図４】前記基準電圧発生回路におけるバイパス回路の
構成を示すブロック図である。
【図５】前記ソースドライバの動作を説明するための波
形図である。
【図６】本発明の実施の他の形態のソースドライバにお
けるバイパス回路の構成を示すブロック図である。
【図７】図６で示すバイパス回路の動作を示す波形図で
ある。
【図８】本発明の実施のさらに他の形態の表示駆動装置
であるソースドライバの構成を示すブロック図である。
【図９】図８で示すソースドライバにおける基準電圧発
生回路の概略の構成を示すブロック図である。
【図１０】前記基準電圧発生回路におけるプリチャージ
／ディスチャージ回路の具体的構成を示すブロック図で
ある。
【図１１】対向電極の交流信号の切換わり時における液
晶駆動電圧出力の突き下げ、突き上げの様子を説明する
ための波形図である。
【図１２】ＴＦＴアクティブマトリクス方式の液晶表示
装置のブロック構成を示す図である。
【図１３】液晶パネルの構成を示す等価回路図である。
【図１４】液晶駆動波形の一例を示す図である。
【図１５】液晶駆動波形の他の例を示す図である。
【図１６】典型的な従来技術のソースドライバの構成を
示すブロック図である。
【図１７】図１６で示すソースドライバにおける基準電
圧発生回路の回路構成を示す図である。
【図１８】前記基準電圧発生回路における抵抗の構成を
示す電気回路図である。
【図１９】ＤＡ変換回路の一構成例を示す図である。
【図２０】γ補正を行なった場合における６ビットの表
示データと、液晶駆動出力電圧との関係を示すグラフで
ある。
【符号の説明】
１ 液晶表示装置 ２ 液晶パネル ３ 対向電極 １１ 画素電極 １２ ＴＦＴ １４ 画素容量 ３０，６０，ＳＤ ソースドライバ（表示駆動装置） ３１ 入力ラッチ回路 ３２ シフトレジスタ回路 ３３ サンプリングメモリ回路 ３４ ホールドメモリ回路 ３５ レベルシフタ回路 ３６ ＤＡ変換回路（選択手段） ３７，６７ 基準電圧発生回路（基準電圧発生手段） ３９ 液晶駆動電圧出力端子 ４０ 抵抗分割回路 ４１，４１ａ バイパス回路（バイパス手段） ５１，５１ａ，５２，５２ａ，６２ ＮＡＮＤ回路
（論理回路） ５３，５３ａ，５４，５４ａ ＮＯＲ回路（論理回
路） ５５，５６，５８，６４ インバータ回路（論理回
路） ５７，６５ カウンタ ６１ プリチャージ／ディスチャージ回路 ６３ ＡＮＤ回路（論理回路） ＣＴＬ コントローラ Ｇ ゲート信号ライン ＧＤ ゲートドライバ Ｎ１〜Ｎ３ ＮチャネルＭＯＳトランジスタ Ｐ１〜Ｐ３ ＰチャネルＭＯＳトランジスタ ＲＥＧ 液晶駆動電源 Ｒ０〜Ｒ７ 抵抗 ｒ１〜ｒ４ 抵抗素子 Ｓ ソース信号ライン ＳＷ０〜ＳＷ５ アナログスイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６１１Ｊ ６１２ ６１２Ｆ ６１２Ｇ (72)発明者 折坂 幸久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H093 NA34 NC22 NC24 NC26 NC34 NC49 NC50 ND06 ND39 ND49 5C006 AF46 AF50 AF83 BB16 BF26 BF34 BF43 FA41 FA47 FA51 5C080 AA10 BB05 DD22 DD26 DD27 FF01 FF11 JJ02 JJ03 JJ04 JJ05

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】電源から入力されるＤＣの参照電圧を細分
    化して、複数の階調表示用のアナログ電圧を発生する基
    準電圧発生手段と、前記複数の階調表示用のアナログ電
    圧から、入力された表示データに対応した電圧を選択し
    て、表示素子を駆動する階調表示電圧として表示パネル
    へ出力する選択手段とを備えて構成される表示駆動装置
    において、 前記基準電圧発生手段は、 前記参照電圧を細分化する分割手段と、 前記分割手段の少なくとも両端から、前記電源からとは
    異なる経路でＤＣ電流を供給するバイパス手段とを含ん
    で構成されることを特徴とする表示駆動装置。
  2. 【請求項２】前記基準電圧発生手段のバイパス手段は、
    前記ＤＣ電流を供給するパワー素子と、極性反転信号に
    応じて前記パワー素子をＯＮ／ＯＦＦ制御し、前記アナ
    ログ電圧として、正極性の電圧と負極性の電圧とを切換
    え出力させる論理回路とを内蔵することを特徴とする請
    求項１記載の表示駆動装置。
  3. 【請求項３】前記基準電圧発生手段のバイパス手段は、
    前記ＤＣ電流を供給するパワー素子と、カウンタを含
    み、予め定める期間だけ前記ＤＣ電流を供給するように
    前記パワー素子をＯＮ／ＯＦＦ制御する論理回路とを内
    蔵することを特徴とする請求項１記載の表示駆動装置。
  4. 【請求項４】前記基準電圧発生手段は、プリチャージお
    よびディスチャージのＤＣ電流を供給するパワー素子
    と、予め定める期間だけ前記プリチャージおよびディス
    チャージのＤＣ電流を供給するように前記パワー素子を
    ＯＮ／ＯＦＦ制御する論理回路とを内蔵するプリチャー
    ジ／ディスチャージ手段を備えることを特徴とする請求
    項１記載の表示駆動装置。
  5. 【請求項５】前記プリチャージ／ディスチャージ手段の
    論理回路は、参照電圧の振幅の最大値または最小値に応
    じて、前記プリチャージ動作とディスチャージ動作との
    切換えを行うことを特徴とする請求項４記載の表示駆動
    装置。
  6. 【請求項６】前記請求項１〜５の何れかに記載の表示駆
    動装置を用いることを特徴とする液晶駆動装置。
JP2001280533A 2001-09-14 2001-09-14 表示駆動装置およびそれを用いる液晶表示装置 Expired - Fee Related JP3795361B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001280533A JP3795361B2 (ja) 2001-09-14 2001-09-14 表示駆動装置およびそれを用いる液晶表示装置
US10/177,112 US6963325B2 (en) 2001-09-14 2002-06-24 Display driving apparatus with compensating current and liquid crystal display apparatus using the same
TW091114984A TWI223227B (en) 2001-09-14 2002-07-05 Display driving apparatus and liquid crystal display apparatus using same
KR10-2002-0039910A KR100456762B1 (ko) 2001-09-14 2002-07-10 표시 구동 장치 및 그것을 이용하는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001280533A JP3795361B2 (ja) 2001-09-14 2001-09-14 表示駆動装置およびそれを用いる液晶表示装置

Publications (2)

Publication Number Publication Date
JP2003084727A true JP2003084727A (ja) 2003-03-19
JP3795361B2 JP3795361B2 (ja) 2006-07-12

Family

ID=19104512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001280533A Expired - Fee Related JP3795361B2 (ja) 2001-09-14 2001-09-14 表示駆動装置およびそれを用いる液晶表示装置

Country Status (4)

Country Link
US (1) US6963325B2 (ja)
JP (1) JP3795361B2 (ja)
KR (1) KR100456762B1 (ja)
TW (1) TWI223227B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902133B2 (en) 2008-07-02 2014-12-02 Sharp Kabushiki Kaisha Surface-emission display device having pixels with reduced wiring resistance

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW429393B (en) * 1997-11-27 2001-04-11 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
JP4381027B2 (ja) * 2003-05-02 2009-12-09 パナソニック株式会社 半導体装置
US7126596B1 (en) * 2004-02-18 2006-10-24 Analog Devices, Inc. Rail-to-rail amplifier for use in line-inversion LCD grayscale reference generator
CN100449364C (zh) * 2004-10-01 2009-01-07 罗姆股份有限公司 对扫描线驱动电路的电源供给方法、电源电路
JP4290627B2 (ja) * 2004-10-04 2009-07-08 シャープ株式会社 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法
KR100604912B1 (ko) * 2004-10-23 2006-07-28 삼성전자주식회사 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는액정 표시 장치의 소스 드라이버
JP4100407B2 (ja) * 2004-12-16 2008-06-11 日本電気株式会社 出力回路及びデジタルアナログ回路並びに表示装置
US7379004B2 (en) * 2006-01-27 2008-05-27 Hannstar Display Corp. Driving circuit and method for increasing effective bits of source drivers
JP5035835B2 (ja) * 2007-03-01 2012-09-26 ルネサスエレクトロニクス株式会社 表示パネルのデータ側駆動回路、及びそのテスト方法
US9053655B2 (en) * 2007-04-11 2015-06-09 Renesas Electronics Corporation Driver of display unit
KR101493277B1 (ko) * 2007-09-10 2015-02-16 삼성디스플레이 주식회사 표시 장치 및 이의 디스차지 장치
JP5415039B2 (ja) * 2008-07-29 2014-02-12 ルネサスエレクトロニクス株式会社 昇圧回路、ドライバ、表示装置及び昇圧方法
TWI453910B (zh) * 2009-02-04 2014-09-21 Sony Corp Image display device and repair method of short circuit accident
KR101330415B1 (ko) * 2009-04-30 2013-11-20 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TW201243358A (en) * 2011-04-29 2012-11-01 Novatek Microelectronics Corp Digital-to-analog converter circuit with rapid built-in self-test and test method
KR101922461B1 (ko) 2011-12-12 2018-11-28 엘지디스플레이 주식회사 액정표시장치
US9318068B2 (en) * 2012-11-16 2016-04-19 Apple Inc. Display driver precharge circuitry
WO2020203974A1 (ja) * 2019-03-29 2020-10-08 ラピスセミコンダクタ株式会社 ディスプレイ駆動装置
KR102633090B1 (ko) * 2019-08-05 2024-02-06 삼성전자주식회사 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624750B2 (ja) * 1988-03-07 1997-06-25 株式会社日立製作所 液晶表示装置
JPH06161389A (ja) 1992-11-26 1994-06-07 Fujitsu Ltd 液晶駆動装置及び多階調駆動方法
JP3642343B2 (ja) * 1993-12-22 2005-04-27 シャープ株式会社 表示装置の駆動回路
JPH07325556A (ja) * 1994-05-31 1995-12-12 Hitachi Ltd 液晶表示装置の階調電圧生成回路
JP3322327B2 (ja) * 1995-03-14 2002-09-09 シャープ株式会社 駆動回路
JP2833564B2 (ja) 1996-02-15 1998-12-09 日本電気株式会社 多値電圧源回路
JP3472473B2 (ja) * 1998-03-25 2003-12-02 シャープ株式会社 液晶パネルの駆動方法および液晶表示装置
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft－lcd 구동 회로
GB0014074D0 (en) * 2000-06-10 2000-08-02 Koninkl Philips Electronics Nv Active matrix array devices
US6653998B2 (en) * 2000-12-19 2003-11-25 Winbond Electronics Corp. LCD driver for layout and power savings

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902133B2 (en) 2008-07-02 2014-12-02 Sharp Kabushiki Kaisha Surface-emission display device having pixels with reduced wiring resistance

Also Published As

Publication number Publication date
US6963325B2 (en) 2005-11-08
KR20030023468A (ko) 2003-03-19
KR100456762B1 (ko) 2004-11-10
JP3795361B2 (ja) 2006-07-12
US20030052851A1 (en) 2003-03-20
TWI223227B (en) 2004-11-01

Similar Documents

Publication Publication Date Title
JP3926651B2 (ja) 表示駆動装置およびそれを用いた表示装置
JP3795361B2 (ja) 表示駆動装置およびそれを用いる液晶表示装置
JP4108360B2 (ja) 表示駆動装置およびそれを用いた表示装置
JP3779166B2 (ja) 階調表示用電圧発生装置、及びそれを備えた階調表示装置
KR100405876B1 (ko) 액정 구동 장치 및 그것을 포함하는 액정 표시 장치
US8223103B2 (en) Liquid crystal display device having improved visibility
JP4425556B2 (ja) 駆動装置およびそれを備えた表示モジュール
US7046223B2 (en) Method and circuit for driving liquid crystal display, and portable electronic device
US7907108B2 (en) Source driver circuits and methods providing reduced power consumption for driving flat panel displays
US6249270B1 (en) Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device
US20050219195A1 (en) Display device and driving device
US8044911B2 (en) Source driving circuit and liquid crystal display apparatus including the same
KR100637060B1 (ko) 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법
US20050156851A1 (en) Liquid crystal display device and driving method thereof
US20110181570A1 (en) Display apparatus, display panel driver and display panel driving method
JP2007065134A (ja) 液晶表示装置
TW200923891A (en) Driving circuit and related method of a display apparatus
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US7843474B2 (en) Driving apparatus for liquid crystal display
TWI279761B (en) Driving circuit for liquid crystal device
JP2003223148A (ja) 液晶表示装置の駆動方法および液晶表示装置
KR20060079044A (ko) 액정표시장치
KR20120053858A (ko) 유기발광다이오드 표시장치 및 그 구동방법
JP2006323138A (ja) 液晶表示装置
KR20050113784A (ko) 액정표시장치의 데이터 구동장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050805

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees