JP2003076564A - 制御プログラムの転送機能を有する制御回路および制御プログラムの転送用不揮発性メモリ - Google Patents
制御プログラムの転送機能を有する制御回路および制御プログラムの転送用不揮発性メモリInfo
- Publication number
- JP2003076564A JP2003076564A JP2001264820A JP2001264820A JP2003076564A JP 2003076564 A JP2003076564 A JP 2003076564A JP 2001264820 A JP2001264820 A JP 2001264820A JP 2001264820 A JP2001264820 A JP 2001264820A JP 2003076564 A JP2003076564 A JP 2003076564A
- Authority
- JP
- Japan
- Prior art keywords
- program
- control circuit
- control program
- memory
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 既に制御回路に搭載された不揮発性メモ
リに対して、極めて容易かつ迅速であると共に確実に制
御プログラムを転送することができる制御プログラムの
転送機能を有する制御回路および制御プログラムの転送
用不揮発性メモリを提供する。 【解決手段】 制御回路1を制御するための制御プログ
ラムPを記録する不揮発性のメインメモリ6と、このメ
インメモリ6に記録されたプログラムPを実行するCP
U3と、このCPU3に実行させるプログラム11pを
記録する不揮発性の外部メモリ11をCPUバス4に接
続するソケット8と、この外部メモリ11をメインメモ
リ6と切替えてCPU3に実行させるための切替スイッ
チ9,9aと、CPU3の書込制御信号に伴って前記メ
インメモリ6に高電圧の制御信号を印加してその不揮発
性のメインメモリ6に制御プログラムP’を書き込み可
能とする書込制御回路10とを有する。
リに対して、極めて容易かつ迅速であると共に確実に制
御プログラムを転送することができる制御プログラムの
転送機能を有する制御回路および制御プログラムの転送
用不揮発性メモリを提供する。 【解決手段】 制御回路1を制御するための制御プログ
ラムPを記録する不揮発性のメインメモリ6と、このメ
インメモリ6に記録されたプログラムPを実行するCP
U3と、このCPU3に実行させるプログラム11pを
記録する不揮発性の外部メモリ11をCPUバス4に接
続するソケット8と、この外部メモリ11をメインメモ
リ6と切替えてCPU3に実行させるための切替スイッ
チ9,9aと、CPU3の書込制御信号に伴って前記メ
インメモリ6に高電圧の制御信号を印加してその不揮発
性のメインメモリ6に制御プログラムP’を書き込み可
能とする書込制御回路10とを有する。
Description
【0001】
【発明の属する技術分野】本発明は、制御プログラムの
転送機能を有する制御回路および制御プログラムの転送
用不揮発性メモリに関する。
転送機能を有する制御回路および制御プログラムの転送
用不揮発性メモリに関する。
【0002】
【従来の技術】従来より、制御回路において実行される
制御プログラムはフラッシュメモリなどの不揮発性メモ
リに記録されることが多い。不揮発性メモリに対する制
御プログラムの書き込みには、一般に次の2つの方法が
用いられる。
制御プログラムはフラッシュメモリなどの不揮発性メモ
リに記録されることが多い。不揮発性メモリに対する制
御プログラムの書き込みには、一般に次の2つの方法が
用いられる。
【0003】図5は従来の分析装置などの制御回路の構
成およびこの制御回路に搭載する不揮発性メモリに対し
てその制御プログラムを記録する方法を説明する図であ
る。図5において、21は制御対象となる分析装置であ
り、22はこの分析装置21の制御回路である。
成およびこの制御回路に搭載する不揮発性メモリに対し
てその制御プログラムを記録する方法を説明する図であ
る。図5において、21は制御対象となる分析装置であ
り、22はこの分析装置21の制御回路である。
【0004】制御回路22は例えば制御プログラムPを
記録してなる不揮発性のフラッシュメモリ23(以下、
FROMという)と、演算値などを記憶するRAM24
からなるメインメモリと、これらのメインメモリ23,
24とのデータのやり取りによって制御プログラムPを
実行するCPU25と、CPU25によって制御されて
各種データのやり取りを可能とするCPUバス26と、
このCPUバス26を介して接続されるインターフェー
ス27とを有している。
記録してなる不揮発性のフラッシュメモリ23(以下、
FROMという)と、演算値などを記憶するRAM24
からなるメインメモリと、これらのメインメモリ23,
24とのデータのやり取りによって制御プログラムPを
実行するCPU25と、CPU25によって制御されて
各種データのやり取りを可能とするCPUバス26と、
このCPUバス26を介して接続されるインターフェー
ス27とを有している。
【0005】28は前記FROM23に制御プログラム
Pを書き込むためのROMライタであり、前記FROM
23を差し込むためのソケット29と、制御回路30
と、EIA−232規格など準拠する通信ポート31と
からなる。また、32は制御プログラムPを供給するた
めのパソコンである。
Pを書き込むためのROMライタであり、前記FROM
23を差し込むためのソケット29と、制御回路30
と、EIA−232規格など準拠する通信ポート31と
からなる。また、32は制御プログラムPを供給するた
めのパソコンである。
【0006】つまり、前記分析装置21の製造に際して
は、FROM23をソケット29に差し込んだ状態で、
パソコン32からFROM23に制御プログラムPを書
き込んだ後に、書き込み済のFROM23を前記制御回
路22に搭載していた。なお、制御回路22は小型化を
達成し、動作の安定性を得るためにFROM23を直接
基板にはんだ付して形成されることが多かった。
は、FROM23をソケット29に差し込んだ状態で、
パソコン32からFROM23に制御プログラムPを書
き込んだ後に、書き込み済のFROM23を前記制御回
路22に搭載していた。なお、制御回路22は小型化を
達成し、動作の安定性を得るためにFROM23を直接
基板にはんだ付して形成されることが多かった。
【0007】したがって、前記制御プログラムPに何ら
かの不都合が生じた場合には、前記FROM23を、不
都合を解消した制御プログラムP’が記録されているも
のと交換する必要があるが、その場合、FROM23が
制御回路22にはんだ付けされているから、前記制御回
路22の全体を新しい制御プログラムP’が書き込まれ
ているFROM23を搭載したものと交換することが多
かった。あるいは、前記インターフェース27に対して
ケーブル33等によってパソコン32を接続して、制御
プログラムPを新しい制御プログラムP’に書き換える
ことも考えられる。
かの不都合が生じた場合には、前記FROM23を、不
都合を解消した制御プログラムP’が記録されているも
のと交換する必要があるが、その場合、FROM23が
制御回路22にはんだ付けされているから、前記制御回
路22の全体を新しい制御プログラムP’が書き込まれ
ているFROM23を搭載したものと交換することが多
かった。あるいは、前記インターフェース27に対して
ケーブル33等によってパソコン32を接続して、制御
プログラムPを新しい制御プログラムP’に書き換える
ことも考えられる。
【0008】
【発明が解決しようとする課題】ところが、制御プログ
ラムPの更新に伴って制御回路22の全体を交換するこ
とはメンテナンス作業にかかるコストの引き上げにつな
がるだけでなく、作業者がメンテナンス時に新たな制御
回路22を持参している必要があり、効率が悪かった。
ラムPの更新に伴って制御回路22の全体を交換するこ
とはメンテナンス作業にかかるコストの引き上げにつな
がるだけでなく、作業者がメンテナンス時に新たな制御
回路22を持参している必要があり、効率が悪かった。
【0009】また、ケーブル33によってパソコン32
を接続する場合には、パソコン32から送られてきたデ
ータをFROM23に転送する前の段階として、既にF
ROM23に記録されている制御プログラムPは確実に
動作している必要があった。つまり、CPU25はメイ
ンメモリ23,24上に記録されているプログラムPを
実行してパソコン32から送られてくるデータをFRO
M23に記録する必要があるゆえに、FROM23に記
録されているプログラムが破損している場合には、新た
な制御プログラムP’を転送することさえできないとい
う問題があった。
を接続する場合には、パソコン32から送られてきたデ
ータをFROM23に転送する前の段階として、既にF
ROM23に記録されている制御プログラムPは確実に
動作している必要があった。つまり、CPU25はメイ
ンメモリ23,24上に記録されているプログラムPを
実行してパソコン32から送られてくるデータをFRO
M23に記録する必要があるゆえに、FROM23に記
録されているプログラムが破損している場合には、新た
な制御プログラムP’を転送することさえできないとい
う問題があった。
【0010】加えて、通信ケーブル33を用いた通信と
して一般的には、RS−232C規格(EIA−232
規格)に準拠した通信を行うことが多いが、このような
通信によるプログラムの転送および書き込みでは通信速
度が遅いため、書き込みに長い時間がかかるという問題
もあった。また、これは製造時におけるROMライタ2
8を用いたプログラムの記録についても全く同様のこと
が生じる。
して一般的には、RS−232C規格(EIA−232
規格)に準拠した通信を行うことが多いが、このような
通信によるプログラムの転送および書き込みでは通信速
度が遅いため、書き込みに長い時間がかかるという問題
もあった。また、これは製造時におけるROMライタ2
8を用いたプログラムの記録についても全く同様のこと
が生じる。
【0011】さらには、CPU25が動作するための制
御プログラムがFROM23に保存されている状態で、
このFROM23に対して新たに制御プログラムを書き
込むことになるので、プログラムの転送過程においてC
PU25の動作に欠かすことができないプログラムを破
壊する危険性も生じ、これによって前記プログラムの転
送を行えなくなることが考えられる。
御プログラムがFROM23に保存されている状態で、
このFROM23に対して新たに制御プログラムを書き
込むことになるので、プログラムの転送過程においてC
PU25の動作に欠かすことができないプログラムを破
壊する危険性も生じ、これによって前記プログラムの転
送を行えなくなることが考えられる。
【0012】また、FROM23などの不揮発性のメモ
リに対する書き込みを行なうためには通常時に供給され
る電圧よりも高い電圧を供給する必要があり、制御回路
22にはFROM23に高い電圧を供給するための制御
回路22を形成する必要がある。このためCPU25の
暴走などが生じた時には制御回路22の基本的な動作に
欠かすことができないプログラムを破壊してしまう危険
性があり、これによっても前記プログラムの転送を行え
なくなることが考えられる。
リに対する書き込みを行なうためには通常時に供給され
る電圧よりも高い電圧を供給する必要があり、制御回路
22にはFROM23に高い電圧を供給するための制御
回路22を形成する必要がある。このためCPU25の
暴走などが生じた時には制御回路22の基本的な動作に
欠かすことができないプログラムを破壊してしまう危険
性があり、これによっても前記プログラムの転送を行え
なくなることが考えられる。
【0013】加えて、パソコン32が制御回路22のC
PU25にCPUバス26の使用権をリクエストして、
このCPUバス26を使用してパソコン32から直接的
にFROM23に制御プログラムP’を書き込むことも
考えられるが、この場合はインターフェース27の構成
が複雑にならざるを得ないだけでなく、通信ケーブル3
3がバス26と同等のものである必要がありコストアッ
プを避けられなかった。
PU25にCPUバス26の使用権をリクエストして、
このCPUバス26を使用してパソコン32から直接的
にFROM23に制御プログラムP’を書き込むことも
考えられるが、この場合はインターフェース27の構成
が複雑にならざるを得ないだけでなく、通信ケーブル3
3がバス26と同等のものである必要がありコストアッ
プを避けられなかった。
【0014】さらに、前記何れの場合にも、作業者は制
御回路22のメンテナンスのために、パソコン32と通
信ケーブル33を持参する必要があった。つまりこの点
においても作業性が悪かった。
御回路22のメンテナンスのために、パソコン32と通
信ケーブル33を持参する必要があった。つまりこの点
においても作業性が悪かった。
【0015】本発明は、上述の事柄を考慮に入れてなさ
れたものであって、その目的とするところは、既に制御
回路に搭載された不揮発性メモリに対して、極めて容易
かつ迅速であると共に確実に制御プログラムを転送する
ことができる制御プログラムの転送機能を有する制御回
路および制御プログラムの転送用不揮発性メモリを提供
することにある。
れたものであって、その目的とするところは、既に制御
回路に搭載された不揮発性メモリに対して、極めて容易
かつ迅速であると共に確実に制御プログラムを転送する
ことができる制御プログラムの転送機能を有する制御回
路および制御プログラムの転送用不揮発性メモリを提供
することにある。
【0016】
【課題を解決するための手段】上記目的を達成するた
め、本発明の制御プログラムの転送機能を有する制御回
路は、制御回路を制御するための制御プログラムを記録
する不揮発性の記憶エリアが少なくとも存在するメイン
メモリと、このメインメモリに記録されたプログラムを
実行するCPUと、このCPUに実行させるプログラム
を記録する不揮発性の外部メモリをCPUのバスに接続
するソケットと、この外部メモリをメインメモリと切替
えてCPUに実行させるための切替スイッチと、CPU
の書込制御信号に伴って前記メインメモリに高電圧の制
御信号を印加してその不揮発性の記憶エリアに制御プロ
グラムを書き込み可能とする書込制御回路とを有するこ
とを特徴としている。
め、本発明の制御プログラムの転送機能を有する制御回
路は、制御回路を制御するための制御プログラムを記録
する不揮発性の記憶エリアが少なくとも存在するメイン
メモリと、このメインメモリに記録されたプログラムを
実行するCPUと、このCPUに実行させるプログラム
を記録する不揮発性の外部メモリをCPUのバスに接続
するソケットと、この外部メモリをメインメモリと切替
えてCPUに実行させるための切替スイッチと、CPU
の書込制御信号に伴って前記メインメモリに高電圧の制
御信号を印加してその不揮発性の記憶エリアに制御プロ
グラムを書き込み可能とする書込制御回路とを有するこ
とを特徴としている。
【0017】したがって、前記制御プログラムの転送機
能を有する制御回路は、外部メモリとしてソケットに搭
載された不揮発性メモリに記録されたプログラムを実行
している状態で、メインメモリに対して制御プログラム
を書き込むことができるので、実装済のメインメモリに
は有効な動作を行なう制御プログラムが一切記録されて
いなくても、制御回路に実装されたCPUを用いて外部
メモリからメインメモリに対して制御プログラムを転送
することができる。つまり、制御回路のメンテナンスに
必要なものは外部メモリだけであり、それだけメンテナ
ンス作業を容易とする。
能を有する制御回路は、外部メモリとしてソケットに搭
載された不揮発性メモリに記録されたプログラムを実行
している状態で、メインメモリに対して制御プログラム
を書き込むことができるので、実装済のメインメモリに
は有効な動作を行なう制御プログラムが一切記録されて
いなくても、制御回路に実装されたCPUを用いて外部
メモリからメインメモリに対して制御プログラムを転送
することができる。つまり、制御回路のメンテナンスに
必要なものは外部メモリだけであり、それだけメンテナ
ンス作業を容易とする。
【0018】加えて、本発明の制御プログラムの転送機
能を有する制御回路はメインメモリとして何も記録され
ていない状態の不揮発性メモリを装着済の制御回路を形
成した後に、このメインメモリに対して、制御プログラ
ムを書き込むことが可能である。したがって、従来のよ
うに制御回路の製造に先立ってROMライタを用いてメ
インメモリに制御プログラムを転送する必要がなく、制
御回路の製造にかかるコストを削減することができる。
能を有する制御回路はメインメモリとして何も記録され
ていない状態の不揮発性メモリを装着済の制御回路を形
成した後に、このメインメモリに対して、制御プログラ
ムを書き込むことが可能である。したがって、従来のよ
うに制御回路の製造に先立ってROMライタを用いてメ
インメモリに制御プログラムを転送する必要がなく、制
御回路の製造にかかるコストを削減することができる。
【0019】また、外部メモリから読みだしたプログラ
ムをメインメモリに書き込む動作には、ケーブル接続な
どによるデータ通信が一切行われておらず、全てがCP
Uバスを用いたデータの転送であるから、それだけプロ
グラムの転送速度を高めることができる。つまり、メイ
ンメモリに対する制御プログラムの書き込みおよび、メ
ンテナンス作業にかかる時間を最小限に抑えることがで
きる。
ムをメインメモリに書き込む動作には、ケーブル接続な
どによるデータ通信が一切行われておらず、全てがCP
Uバスを用いたデータの転送であるから、それだけプロ
グラムの転送速度を高めることができる。つまり、メイ
ンメモリに対する制御プログラムの書き込みおよび、メ
ンテナンス作業にかかる時間を最小限に抑えることがで
きる。
【0020】さらに、外部メモリを接続するための構成
はCPUのバスに接続されるソケットであるから、その
構成が極めて簡素であり、小型化を達成できるだけでな
く、その製造コストを可及的に抑えることができる。
はCPUのバスに接続されるソケットであるから、その
構成が極めて簡素であり、小型化を達成できるだけでな
く、その製造コストを可及的に抑えることができる。
【0021】本発明の制御プログラムの転送用不揮発性
メモリは、前記制御プログラムの転送機能を有する制御
回路のソケットに接続される外部メモリであって、制御
回路の初期化を行なう初期化プログラムと、前記メイン
メモリに転送される対象となる制御プログラムと、この
制御プログラムをメインメモリに転送するための転送プ
ログラムとを記録してなることを特徴としている。
メモリは、前記制御プログラムの転送機能を有する制御
回路のソケットに接続される外部メモリであって、制御
回路の初期化を行なう初期化プログラムと、前記メイン
メモリに転送される対象となる制御プログラムと、この
制御プログラムをメインメモリに転送するための転送プ
ログラムとを記録してなることを特徴としている。
【0022】したがって、作業者はメンテナンス時に制
御プログラムの転送用不揮発性メモリを持参するだけ
で、制御プログラムの書換えを行うことができ、それだ
けメンテナンスの作業性が向上する。
御プログラムの転送用不揮発性メモリを持参するだけ
で、制御プログラムの書換えを行うことができ、それだ
けメンテナンスの作業性が向上する。
【0023】
【発明の実施の形態】図1,2は本発明の制御プログラ
ムの転送機能を有する制御回路1の構成の一例として分
析計の制御回路の構成を示す図である。なお、本発明の
制御回路2は分析計を制御することに限定されるもので
はなく、例えば、自動車運転ロボットのような各種制御
対象の制御回路としても用いることができる。
ムの転送機能を有する制御回路1の構成の一例として分
析計の制御回路の構成を示す図である。なお、本発明の
制御回路2は分析計を制御することに限定されるもので
はなく、例えば、自動車運転ロボットのような各種制御
対象の制御回路としても用いることができる。
【0024】図1において、2は分析部などの制御対象
となっている機器、3は制御回路1の中心的な動作を行
なうCPU、4はこのCPU3のバス、5はCPUバス
4を介してCPU3に接続されている揮発性メモリ(以
下、RAMという)、6は例えばフラッシュメモリなど
の不揮発性メモリ(以下、FROMという)、7は機器
2を制御する信号を出力するためのPIOなどのインタ
ーフェース、8は前記CPUバス4に接続されたソケッ
ト、9はチップセレクト部、10はFROM6に高電圧
を印加するための書込制御回路、11は制御回路1に装
着されるEPROMなどの不揮発性メモリ(以下、EP
ROMという)、P,P’はこれらのメモリ5,6,1
1に記録される制御プログラムである。
となっている機器、3は制御回路1の中心的な動作を行
なうCPU、4はこのCPU3のバス、5はCPUバス
4を介してCPU3に接続されている揮発性メモリ(以
下、RAMという)、6は例えばフラッシュメモリなど
の不揮発性メモリ(以下、FROMという)、7は機器
2を制御する信号を出力するためのPIOなどのインタ
ーフェース、8は前記CPUバス4に接続されたソケッ
ト、9はチップセレクト部、10はFROM6に高電圧
を印加するための書込制御回路、11は制御回路1に装
着されるEPROMなどの不揮発性メモリ(以下、EP
ROMという)、P,P’はこれらのメモリ5,6,1
1に記録される制御プログラムである。
【0025】前記RAM5およびFROM6は何れもC
PUバス4を介してCPU3に接続されて、このCPU
3が実行可能とする制御プログラムを記録したり、一時
的なデータの記憶や演算処理に用いられるメインメモリ
であり、前記EPROM11が外部メモリである。な
お、FROM6には制御回路1自身の制御および装置2
の制御を行うために必要な制御プログラムPが記録され
ているので、この分析計は常に所定の動作を行うことが
できる。
PUバス4を介してCPU3に接続されて、このCPU
3が実行可能とする制御プログラムを記録したり、一時
的なデータの記憶や演算処理に用いられるメインメモリ
であり、前記EPROM11が外部メモリである。な
お、FROM6には制御回路1自身の制御および装置2
の制御を行うために必要な制御プログラムPが記録され
ているので、この分析計は常に所定の動作を行うことが
できる。
【0026】また、本発明はメインメモリの構成をFR
OMとRAMによるものに限定するものではなく、FR
OMの代わりにEEPROMやEPROMなどを用いて
構成してもよい。さらに、メインメモリを一つのFRO
M内でその記憶領域毎に分割し、書き込み可能なメモリ
領域と、プロテクトされた読み出し専用のメモリ領域に
分けて用いてもよい。この場合、回路構成を可及的に簡
素化できるという利点がある。
OMとRAMによるものに限定するものではなく、FR
OMの代わりにEEPROMやEPROMなどを用いて
構成してもよい。さらに、メインメモリを一つのFRO
M内でその記憶領域毎に分割し、書き込み可能なメモリ
領域と、プロテクトされた読み出し専用のメモリ領域に
分けて用いてもよい。この場合、回路構成を可及的に簡
素化できるという利点がある。
【0027】9aは前記チップセレクト部9の入力スイ
ッチ、9bはCPU3からのチップセレクト入力部、9
cはFROM6に対する出力部、9dはEPROMに対
する出力部、9eはCPU3からのチップセレクト信号
である。すなわち、本例の入力スイッチ9aおよびチッ
プセレクト部9が外部メモリをメインメモリと切替えて
CPUに実行させるための切替スイッチ(BOOT切替
スイッチ)となる。
ッチ、9bはCPU3からのチップセレクト入力部、9
cはFROM6に対する出力部、9dはEPROMに対
する出力部、9eはCPU3からのチップセレクト信号
である。すなわち、本例の入力スイッチ9aおよびチッ
プセレクト部9が外部メモリをメインメモリと切替えて
CPUに実行させるための切替スイッチ(BOOT切替
スイッチ)となる。
【0028】書込制御回路10は本出願人が2000年
4月28日付けで出願した特願2000−129985
号において示したように構成されている。すなわち、例
えば+12Vの高電圧の入力部10aと制御信号の入出
力部10b,メンテナンス切替え入力スイッチ10c
と、出力部10dを有している。そして、前記メインメ
モリを構成するFROM6に対して高電圧の制御信号を
出力可能としている。
4月28日付けで出願した特願2000−129985
号において示したように構成されている。すなわち、例
えば+12Vの高電圧の入力部10aと制御信号の入出
力部10b,メンテナンス切替え入力スイッチ10c
と、出力部10dを有している。そして、前記メインメ
モリを構成するFROM6に対して高電圧の制御信号を
出力可能としている。
【0029】図2は、図1に示したFROM6、RAM
5、EPROM11などのメモリ素子の配置を示すメモ
リマップの一例を示している。本例の場合、例えばCP
U3によって扱える全記憶領域Aのうち前半A1 をRA
M5に、後半A2 をFROM6またはEPROM11に
配分するように割り当てている。また、図2(A)は通
常状態におけるメモリマップ、図2(B)はEPROM
11によるFROM6の書き込みを行う状態におけるメ
モリマップを示している。
5、EPROM11などのメモリ素子の配置を示すメモ
リマップの一例を示している。本例の場合、例えばCP
U3によって扱える全記憶領域Aのうち前半A1 をRA
M5に、後半A2 をFROM6またはEPROM11に
配分するように割り当てている。また、図2(A)は通
常状態におけるメモリマップ、図2(B)はEPROM
11によるFROM6の書き込みを行う状態におけるメ
モリマップを示している。
【0030】図2において、6P1,6P2はFROM6に
記録されている初期化プログラム(IPLプログラムを
含む)と,アプリケーションプログラムであり、これら
が合わせて現状の制御プログラムPとなる。一方、11
P1, 11P2はそれぞれ初期化プログラムと,転送用のプ
ログラム、11P3,11P4は前記転送用プログラム11
p2による転送の対象となる制御プログラムP’であり、
この制御プログラムP’がメンテナンス後の制御回路1
自身および装置2の制御を行うために必要な制御プログ
ラムである。
記録されている初期化プログラム(IPLプログラムを
含む)と,アプリケーションプログラムであり、これら
が合わせて現状の制御プログラムPとなる。一方、11
P1, 11P2はそれぞれ初期化プログラムと,転送用のプ
ログラム、11P3,11P4は前記転送用プログラム11
p2による転送の対象となる制御プログラムP’であり、
この制御プログラムP’がメンテナンス後の制御回路1
自身および装置2の制御を行うために必要な制御プログ
ラムである。
【0031】すなわち、図2(A)に示す通常状態にお
いて、CPU3は起動時にFROM6から初期化プログ
ラム6p1を読み出してこれを実行し、装置2および制御
回路1自身の初期化を行った後に、アプリケーション6
P2を実行して分析装置として必要な制御を行なうように
構成されている。
いて、CPU3は起動時にFROM6から初期化プログ
ラム6p1を読み出してこれを実行し、装置2および制御
回路1自身の初期化を行った後に、アプリケーション6
P2を実行して分析装置として必要な制御を行なうように
構成されている。
【0032】ここで、分析装置の拡張やアプリケーショ
ン6P2のバージョンアップなどのメンテナンスに伴っ
て、制御プログラムPを新たな制御プログラムP’に書
き換える必要が生じた場合には、図1に示した、前記入
力スイッチ9aをEPROMブートモード(図1にはF
/Eと表示している)に切り替えて、メンテナンス切替
え入力スイッチ10cをメンテナンスモードに切り替え
る。そして、ソケット8にEPROM11を装着し、分
析装置を起動することにより、図2(B)のメモリマッ
プに示すように、後半の記憶領域A2 がEPROM11
に切替えられた状態で起動する。このときCPU3はE
PROM11に記録されたプログラム11pを実行す
る。
ン6P2のバージョンアップなどのメンテナンスに伴っ
て、制御プログラムPを新たな制御プログラムP’に書
き換える必要が生じた場合には、図1に示した、前記入
力スイッチ9aをEPROMブートモード(図1にはF
/Eと表示している)に切り替えて、メンテナンス切替
え入力スイッチ10cをメンテナンスモードに切り替え
る。そして、ソケット8にEPROM11を装着し、分
析装置を起動することにより、図2(B)のメモリマッ
プに示すように、後半の記憶領域A2 がEPROM11
に切替えられた状態で起動する。このときCPU3はE
PROM11に記録されたプログラム11pを実行す
る。
【0033】すなわち、CPU3は先ずEPROM11
に記録された初期化プログラム11 P1を実行して装置2
および制御回路1に必要な初期化を行った後に、前記各
プログラム11P2をRAM5に転送する。次いで、CP
U3はRAM5に転送された転送プログラム11P2’を
実行する。
に記録された初期化プログラム11 P1を実行して装置2
および制御回路1に必要な初期化を行った後に、前記各
プログラム11P2をRAM5に転送する。次いで、CP
U3はRAM5に転送された転送プログラム11P2’を
実行する。
【0034】次に、CPU3はRAM5に転送された転
送プログラム11P2’を実行することにより、EPRO
M11およびFROM6の記憶エリアを例えば8つのブ
ロック11a〜11hおよび6a〜6hに分けて、ま
ず、EPROM11内の第1ブロック11aに記憶され
ているプログラムまたはデータを、RAM5に確保した
FROM書き替え用データエリア5aにコピーする。
送プログラム11P2’を実行することにより、EPRO
M11およびFROM6の記憶エリアを例えば8つのブ
ロック11a〜11hおよび6a〜6hに分けて、ま
ず、EPROM11内の第1ブロック11aに記憶され
ているプログラムまたはデータを、RAM5に確保した
FROM書き替え用データエリア5aにコピーする。
【0035】次いで、CPU3は転送プログラム1
1P2’によって前記チップセレクト部9に所定のチップ
セレクト信号を出力することにより、前記の記憶領域A
2 を再びメインメモリ側(FROM6)に切り替えて、
RAM5上の前記データエリア5aに転送されたプログ
ラムまたはデータをFROM6内の第1ブロック6aに
転送して書き込む。
1P2’によって前記チップセレクト部9に所定のチップ
セレクト信号を出力することにより、前記の記憶領域A
2 を再びメインメモリ側(FROM6)に切り替えて、
RAM5上の前記データエリア5aに転送されたプログ
ラムまたはデータをFROM6内の第1ブロック6aに
転送して書き込む。
【0036】その後、CPU3は前記チップセレクト部
9に所定のチップセレクト信号を出力して、記憶領域A
2 を再びEPROM11側に切り替えた後に、今度は第
2ブロック11bに記憶されているプログラムまたはデ
ータを、データエリア5aにコピーし、再び記憶領域A
2 をメインメモリ側(FROM6)に切り替えて、デー
タエリア5aにコピーされたプログラムまたはデータ
を、FROM6内の第2ブロック6aにコピーする。以
降、順次前述の動作を繰り返し、第8ブロック11h,
6hのコピーが終了することにより、FROM6の内容
を全て書き替えることができる。上記方法によるプログ
ラムの書き替えはRAM5の記憶容量が、アプリケーシ
ョン11p1の大きさより小さくても実行可能である。
9に所定のチップセレクト信号を出力して、記憶領域A
2 を再びEPROM11側に切り替えた後に、今度は第
2ブロック11bに記憶されているプログラムまたはデ
ータを、データエリア5aにコピーし、再び記憶領域A
2 をメインメモリ側(FROM6)に切り替えて、デー
タエリア5aにコピーされたプログラムまたはデータ
を、FROM6内の第2ブロック6aにコピーする。以
降、順次前述の動作を繰り返し、第8ブロック11h,
6hのコピーが終了することにより、FROM6の内容
を全て書き替えることができる。上記方法によるプログ
ラムの書き替えはRAM5の記憶容量が、アプリケーシ
ョン11p1の大きさより小さくても実行可能である。
【0037】なお、EPROM11に記録された各プロ
グラム11P3’は所定の形式で圧縮されていてもよい。
この場合、転送プログラム11P2’はCPU3が圧縮さ
れたプログラム11P3’を展開しながらFROM6に転
送して書き込むようにプログラムすることができる。何
れにしても、新たな制御プログラムP’の転送は制御回
路1上のCPU3を用いて行なうことができる。
グラム11P3’は所定の形式で圧縮されていてもよい。
この場合、転送プログラム11P2’はCPU3が圧縮さ
れたプログラム11P3’を展開しながらFROM6に転
送して書き込むようにプログラムすることができる。何
れにしても、新たな制御プログラムP’の転送は制御回
路1上のCPU3を用いて行なうことができる。
【0038】前記FROM6に対する前記プログラム1
1P3’の書き込みは、書込制御回路10を用いて行われ
る。すなわち、例えば+12Vの高電圧をFROM6に
対して印加して、FROM6の書き込みプロテクトを解
除する必要がある。また、FROM6に対する制御プロ
グラムP’の転送が終了すると+12Vの高電圧をFR
OM6に対して印加停止して、FROM6の書き込みプ
ロテクトを設定することができる。
1P3’の書き込みは、書込制御回路10を用いて行われ
る。すなわち、例えば+12Vの高電圧をFROM6に
対して印加して、FROM6の書き込みプロテクトを解
除する必要がある。また、FROM6に対する制御プロ
グラムP’の転送が終了すると+12Vの高電圧をFR
OM6に対して印加停止して、FROM6の書き込みプ
ロテクトを設定することができる。
【0039】また、本例ではメンテナンス切替え入力ス
イッチ10cがメンテナンスモードに切り替えられてお
り、かつ、BOOT切替えスイッチ9,9aが後半の記
憶領域A2 をEPROM11に切り替えているときCP
U3によってチップセレクト信号9eを制御できる。書
き込み制御回路10はメンテナンス切替え入力スイッチ
10cが書き込み可能状態で無いかぎり、FROM6に
対して高電圧の制御信号を出力できないように構成して
いる。したがって、CPU3の暴走などの原因によっ
て、FROM6に対して高電圧が印加されてFROM6
の書き込みプロテクトが不本意に解除されたり、プロテ
クトがかかるといった事態を回避することができる。
イッチ10cがメンテナンスモードに切り替えられてお
り、かつ、BOOT切替えスイッチ9,9aが後半の記
憶領域A2 をEPROM11に切り替えているときCP
U3によってチップセレクト信号9eを制御できる。書
き込み制御回路10はメンテナンス切替え入力スイッチ
10cが書き込み可能状態で無いかぎり、FROM6に
対して高電圧の制御信号を出力できないように構成して
いる。したがって、CPU3の暴走などの原因によっ
て、FROM6に対して高電圧が印加されてFROM6
の書き込みプロテクトが不本意に解除されたり、プロテ
クトがかかるといった事態を回避することができる。
【0040】さらに、本発明におけるメモリマッピング
は図2に示すメモリマップのようなものに限定されるも
のではない。例えば、メモリからの読み出し時には図2
(C)に示すようなメモリ配分でEPROM11から各
プログラム11pを読み出して、メモリに対する書き込
み時には図2(A)に示すようなメモリ配分でFROM
6に対して制御プログラムP’を書き込むようにするこ
とも考えられる。
は図2に示すメモリマップのようなものに限定されるも
のではない。例えば、メモリからの読み出し時には図2
(C)に示すようなメモリ配分でEPROM11から各
プログラム11pを読み出して、メモリに対する書き込
み時には図2(A)に示すようなメモリ配分でFROM
6に対して制御プログラムP’を書き込むようにするこ
とも考えられる。
【0041】また、本発明におけるメモリマッピングは
図3に示すように、FROM11の配置を変更すること
により行ってもよい。なお、図3(A)は通常状態にお
ける記憶領域Aの配分を示しており、図3(B)はメン
テナンスモードで動作している状態における記憶領域A
の配分を示している。
図3に示すように、FROM11の配置を変更すること
により行ってもよい。なお、図3(A)は通常状態にお
ける記憶領域Aの配分を示しており、図3(B)はメン
テナンスモードで動作している状態における記憶領域A
の配分を示している。
【0042】図3(B)に示すように、メンテナンスモ
ードで起動したときには、前半の記憶領域A1 にFRO
M6を配置し、後半の記憶領域A2 にEPROM11を
配置することにより、EPROM11からFROM6に
直接的に制御プログラムP’を転送することが可能であ
る。
ードで起動したときには、前半の記憶領域A1 にFRO
M6を配置し、後半の記憶領域A2 にEPROM11を
配置することにより、EPROM11からFROM6に
直接的に制御プログラムP’を転送することが可能であ
る。
【0043】前記何れの場合においても、制御プログラ
ムP’の転送は一つの制御回路1内において、単一のC
PU3を用いて、そのCPUバス4に接続されたメモリ
5,6,11間で行われるものであるから、従来の通信
線を用いたプログラムの転送に比べて極めて高速に行う
ことができる。また、プログラムの書換えメンテナンス
時に必要なものは不揮発性メモリ11だけであるから、
その作業性がよく、従来のようにポータブルコンピュー
タと通信ケーブルを持ち歩く場合に比べて極めて、作業
者が持ち運ぶ機材を最小限に抑えることができて手軽で
ある。
ムP’の転送は一つの制御回路1内において、単一のC
PU3を用いて、そのCPUバス4に接続されたメモリ
5,6,11間で行われるものであるから、従来の通信
線を用いたプログラムの転送に比べて極めて高速に行う
ことができる。また、プログラムの書換えメンテナンス
時に必要なものは不揮発性メモリ11だけであるから、
その作業性がよく、従来のようにポータブルコンピュー
タと通信ケーブルを持ち歩く場合に比べて極めて、作業
者が持ち運ぶ機材を最小限に抑えることができて手軽で
ある。
【0044】さらに、入力スイッチ9aの切替えひとつ
で、起動時にCPU3に外部メモリ(EPROM11)
上のプログラム11pを実行させることができるので、
メインメモリとなっているFROM6に一切プログラム
が記録されていない状態でも、このFROM6に対して
必要な制御プログラムPを後から記録することが可能で
ある。すなわち、不揮発性メモリに記録されているプロ
グラムの問題がどれほど深刻なものであったとしても、
制御回路1の機能を確実に回復することができるので、
制御プログラムの問題で制御回路1の交換をする必要が
全くない。
で、起動時にCPU3に外部メモリ(EPROM11)
上のプログラム11pを実行させることができるので、
メインメモリとなっているFROM6に一切プログラム
が記録されていない状態でも、このFROM6に対して
必要な制御プログラムPを後から記録することが可能で
ある。すなわち、不揮発性メモリに記録されているプロ
グラムの問題がどれほど深刻なものであったとしても、
制御回路1の機能を確実に回復することができるので、
制御プログラムの問題で制御回路1の交換をする必要が
全くない。
【0045】加えて、本発明の制御回路1はメモリ素子
の実装を終了した段階で、制御プログラムPの転送をオ
ンボードで行うことが可能であるから、従来のように不
揮発性メモリを実装する前に、ROMライタのようなも
のを用いて制御プログラムを記録する必要が全くなく、
その製造時の手間を飛躍的に少なくすることができる。
また、制御プログラムの転送が極めて高速であるから、
生産性が向上する。
の実装を終了した段階で、制御プログラムPの転送をオ
ンボードで行うことが可能であるから、従来のように不
揮発性メモリを実装する前に、ROMライタのようなも
のを用いて制御プログラムを記録する必要が全くなく、
その製造時の手間を飛躍的に少なくすることができる。
また、制御プログラムの転送が極めて高速であるから、
生産性が向上する。
【0046】なお、上述した各例では外部メモリを構成
する不揮発性メモリの一例としてEPROM11を例示
しているが、本発明はこの点を限定するものではない。
すなわち、外部メモリはその他の種類の不揮発性メモリ
として、PROM,フラッシュメモリ,FRAM,さら
には、バックアップ電源を備えたSRAMであってもよ
い。加えて、スマートメディアやコンパクトフラッシュ
(登録商標)のような所定の規格を有するメモリカード
を用いてもよい。
する不揮発性メモリの一例としてEPROM11を例示
しているが、本発明はこの点を限定するものではない。
すなわち、外部メモリはその他の種類の不揮発性メモリ
として、PROM,フラッシュメモリ,FRAM,さら
には、バックアップ電源を備えたSRAMであってもよ
い。加えて、スマートメディアやコンパクトフラッシュ
(登録商標)のような所定の規格を有するメモリカード
を用いてもよい。
【0047】図4は外部メモリとして汎用のメモリーカ
ードを用いた例を示している。図4において、12は自
動車運転ロボットのロボット本体、13はその制御回
路、14はこの制御回路13のメンテナンス用操作部、
15は各種運転ロボット用の各種制御プログラムを記録
した例えば汎用の規格(例えば、スマートメディア)に
準拠するメモリーカード、16はこのメモリーカード1
5を多数保持するカードホルダである。
ードを用いた例を示している。図4において、12は自
動車運転ロボットのロボット本体、13はその制御回
路、14はこの制御回路13のメンテナンス用操作部、
15は各種運転ロボット用の各種制御プログラムを記録
した例えば汎用の規格(例えば、スマートメディア)に
準拠するメモリーカード、16はこのメモリーカード1
5を多数保持するカードホルダである。
【0048】前記操作部14は前記メモリカード15の
スロットル(すなわち、図外のCPUバスに接続するソ
ケット)17と、この外部メモリをメインメモリと切替
えてCPUに実行させるための切替スイッチ18とを有
している。したがって、作業者が自動車運転ロボットを
製造した段階で、スロットル17に対応する制御プログ
ラムが記録されているメモリカード15を挿入した状態
で、前記切替スイッチ18を押しながら、この自動車運
転ロボットを起動することにより、制御回路13はメモ
リカード15に記録されているプログラムを実行するこ
とができる。
スロットル(すなわち、図外のCPUバスに接続するソ
ケット)17と、この外部メモリをメインメモリと切替
えてCPUに実行させるための切替スイッチ18とを有
している。したがって、作業者が自動車運転ロボットを
製造した段階で、スロットル17に対応する制御プログ
ラムが記録されているメモリカード15を挿入した状態
で、前記切替スイッチ18を押しながら、この自動車運
転ロボットを起動することにより、制御回路13はメモ
リカード15に記録されているプログラムを実行するこ
とができる。
【0049】そして、メモリカード15に記録されてい
るプログラムは制御回路13に搭載されているCPUを
用いてメインメモリを構成するフラッシュメモリなどの
不揮発性メモリに制御プログラムを転送することができ
る。なお、メモリカード15からの制御プログラムを転
送する方法は既に詳述した通りであるから、その詳細な
説明を省略する。
るプログラムは制御回路13に搭載されているCPUを
用いてメインメモリを構成するフラッシュメモリなどの
不揮発性メモリに制御プログラムを転送することができ
る。なお、メモリカード15からの制御プログラムを転
送する方法は既に詳述した通りであるから、その詳細な
説明を省略する。
【0050】また、前記切替スイッチ18はメモリカー
ド15をスロットル17に差し込んだ状態を検知するこ
とにより、メモリカード15をスロットル17に差し込
んだ状態では、メンテナンスモードによる起動を行うよ
うに制御するものであってもよい。
ド15をスロットル17に差し込んだ状態を検知するこ
とにより、メモリカード15をスロットル17に差し込
んだ状態では、メンテナンスモードによる起動を行うよ
うに制御するものであってもよい。
【0051】本例のように、汎用のメモリカード15を
用いて制御プログラムを転送する場合、メモリカード1
5が持ち運びを想定して設計されているものであるか
ら、これに記録されているプログラムの信頼性を向上す
ることができる。また、ソケットを本例のようにスロッ
トルとすることにより、メンテナンス操作をさらに容易
とすることができる。なお、メモリカード15の種類は
コンパクトフラッシュ(登録商標)など種々考えられる
ことはいうまでもない。
用いて制御プログラムを転送する場合、メモリカード1
5が持ち運びを想定して設計されているものであるか
ら、これに記録されているプログラムの信頼性を向上す
ることができる。また、ソケットを本例のようにスロッ
トルとすることにより、メンテナンス操作をさらに容易
とすることができる。なお、メモリカード15の種類は
コンパクトフラッシュ(登録商標)など種々考えられる
ことはいうまでもない。
【0052】
【発明の効果】本発明の制御プログラムの転送機能を有
する制御回路および制御プログラムの転送用不揮発性メ
モリを用いることにより、構成が極めて簡素で製造コス
トを抑えたものでありながら、制御回路に対する制御プ
ログラムの転送を可能な限り高速かつ簡便に行うことが
でき、製造時の制御プログラムの書き込み作業およびバ
ージョンアップなどのメンテナンス作業を容易とするこ
とができる。
する制御回路および制御プログラムの転送用不揮発性メ
モリを用いることにより、構成が極めて簡素で製造コス
トを抑えたものでありながら、制御回路に対する制御プ
ログラムの転送を可能な限り高速かつ簡便に行うことが
でき、製造時の制御プログラムの書き込み作業およびバ
ージョンアップなどのメンテナンス作業を容易とするこ
とができる。
【図1】本発明の制御プログラムの転送機能を有する制
御回路の構成を示す図である。
御回路の構成を示す図である。
【図2】前記制御プログラムの転送機能を有する制御回
路におけるメモリマップの状態を示す図である。
路におけるメモリマップの状態を示す図である。
【図3】前記メモリマップの別の例を示す図である。
【図4】制御プログラムの転送用不揮発性メモリの別の
例を示す図である。
例を示す図である。
【図5】従来の制御回路における制御プログラムの転送
方法を説明する図である。
方法を説明する図である。
1,13…制御回路、3…CPU、4…CPUバス、6
…メインメモリ(不揮発性メモリ)、8,17…ソケッ
ト、9,9a,18…切替スイッチ、10…書込制御回
路、11,16…外部メモリ、11p…プログラム、1
1P1…初期化プログラム、11P2…転送プログラム、P
(6P1,6P2),P’(11P3,11P4)…制御プログ
ラム。
…メインメモリ(不揮発性メモリ)、8,17…ソケッ
ト、9,9a,18…切替スイッチ、10…書込制御回
路、11,16…外部メモリ、11p…プログラム、1
1P1…初期化プログラム、11P2…転送プログラム、P
(6P1,6P2),P’(11P3,11P4)…制御プログ
ラム。
Claims (2)
- 【請求項1】 制御回路を制御するための制御プログラ
ムを記録する不揮発性の記憶エリアが少なくとも存在す
るメインメモリと、このメインメモリに記録されたプロ
グラムを実行するCPUと、このCPUに実行させるプ
ログラムを記録する不揮発性の外部メモリをCPUのバ
スに接続するソケットと、この外部メモリをメインメモ
リと切替えてCPUに実行させるための切替スイッチ
と、CPUの書込制御信号に伴って前記メインメモリに
高電圧の制御信号を印加してその不揮発性の記憶エリア
に制御プログラムを書き込み可能とする書込制御回路と
を有することを特徴とする制御プログラムの転送機能を
有する制御回路。 - 【請求項2】 請求項1に記載の前記制御プログラムの
転送機能を有する制御回路のソケットに接続される外部
メモリであって、制御回路の初期化を行なう初期化プロ
グラムと、前記メインメモリに転送される対象となる制
御プログラムと、この制御プログラムをメインメモリに
転送するための転送プログラムとを記録してなることを
特徴とする制御プログラムの転送用不揮発性メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001264820A JP2003076564A (ja) | 2001-08-31 | 2001-08-31 | 制御プログラムの転送機能を有する制御回路および制御プログラムの転送用不揮発性メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001264820A JP2003076564A (ja) | 2001-08-31 | 2001-08-31 | 制御プログラムの転送機能を有する制御回路および制御プログラムの転送用不揮発性メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003076564A true JP2003076564A (ja) | 2003-03-14 |
Family
ID=19091363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001264820A Pending JP2003076564A (ja) | 2001-08-31 | 2001-08-31 | 制御プログラムの転送機能を有する制御回路および制御プログラムの転送用不揮発性メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003076564A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210137A (ja) * | 2010-03-30 | 2011-10-20 | Furuno Electric Co Ltd | 電子機器、航法装置、バージョンアッププログラム及びバージョンアップ方法 |
US9645810B2 (en) | 2011-06-23 | 2017-05-09 | Fujitsu Limited | Processing apparatus capable to determine a storage medium that contains correct data for management board by comparing casing serial numbers each stored in casing memory, portable memory, and flash memory |
-
2001
- 2001-08-31 JP JP2001264820A patent/JP2003076564A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210137A (ja) * | 2010-03-30 | 2011-10-20 | Furuno Electric Co Ltd | 電子機器、航法装置、バージョンアッププログラム及びバージョンアップ方法 |
US9645810B2 (en) | 2011-06-23 | 2017-05-09 | Fujitsu Limited | Processing apparatus capable to determine a storage medium that contains correct data for management board by comparing casing serial numbers each stored in casing memory, portable memory, and flash memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3200077B1 (en) | Vehicle control device, reprogramming system | |
JP4315488B2 (ja) | データ記憶装置、データ処理装置、データ処理システム並びにデータ処理方法 | |
JP3550210B2 (ja) | 産業用ロボットにおけるソフトウェア更新方法 | |
KR100527610B1 (ko) | 저장장치,데이터처리시스템및데이터기록및판독방법 | |
US6598137B1 (en) | Microcomputer having built-in nonvolatile memory for simultaneous use as a program area and a data area | |
US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
US20040193295A1 (en) | Control apparatus for an industrial machine, a method of updating a program for controlling an industrial machine, and industrial machine system | |
JP2003076564A (ja) | 制御プログラムの転送機能を有する制御回路および制御プログラムの転送用不揮発性メモリ | |
JP4127307B2 (ja) | データ記憶装置、データ処理システム、データ処理方法及びデータ処理装置 | |
JP3486949B2 (ja) | プリンタ装置 | |
JPH08328845A (ja) | Romの制御プログラム書替え方法 | |
JPH09231065A (ja) | プログラム変更可能な電子制御装置 | |
JPH10198568A (ja) | フラッシュメモリ書き込み装置及びその方法 | |
JP2738611B2 (ja) | 電子装置 | |
JPH10283172A (ja) | フラッシュromデータ書き換え方式 | |
EP1804166A2 (en) | Memory device and information processing apparatus | |
JPH11134185A (ja) | 書換え可能な不揮発性半導体メモリを備えるマイクロコンピュータ装置 | |
JPH04243427A (ja) | 情報処理システム | |
JP3730684B2 (ja) | プログラマブルコントローラ用表示装置およびその表示情報書込方法 | |
JP2004140996A (ja) | 電気車の情報伝送装置 | |
JP3037136B2 (ja) | ダウンロードプログラムバックアップ装置 | |
JPH11316716A (ja) | メモリ制御方法及び装置 | |
JPH10228787A (ja) | 入出力モジュール | |
JP2000207217A (ja) | デ―タ処理装置、及びプログラムダウンロ―ド方法 | |
JPH1011278A (ja) | 書換え可能な不揮発性メモリを備えるマイクロコンピュータ装置 |