JP2003069344A

JP2003069344A - 周波数逓倍回路および高周波通信装置

Info

Publication number: JP2003069344A
Application number: JP2001257766A
Authority: JP
Inventors: Yoshihisa Amano; 義久天野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-08-28
Filing date: 2001-08-28
Publication date: 2003-03-07

Abstract

(57)【要約】【課題】簡単な構成で特に３次以上の高次の周波数変
換効率を向上できる周波数逓倍回路を提供すると共に、
その周波数逓倍回路を用いた高周波通信装置を提供す
る。【解決手段】周波数ｆ１の入力信号が入力される非線
形特性を有する半導体素子３の出力側から入力信号の周
波数ｆ１の３倍の周波数ｆ３の出力信号を出力する周波
数逓倍回路において、非線形素子３から出力された高調
波成分のうちの入力信号の周波数ｆ１の２倍の周波数ｆ
２の信号を非線形素子３の入力側に正帰還させる帰還回
路９を設ける。上記帰還回路９に周波数ｆ２の信号のみ
を通過させるバンドパスフィルタ回路１０を設けて、半
導体素子３の２次歪みによって出力側に生じた２倍波で
ある周波数ｆ２の信号のみを選択的に正帰還させて、周
波数ｆ１の基本波と帰還された２倍波で半導体素子３に
より３倍波を生成する。これにより、変換効率の高い２
次歪み成分によって周波数変換を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、周波数逓倍回路
および高周波通信装置に関し、特に３倍以上の高次の逓
倍動作時にも高い周波数変換効率を得ることができる周
波数逓倍回路および高周波通信装置に関する。

【０００２】

【従来の技術】周波数逓倍回路とは、入力された電気信
号の周波数ｆ１に対して、整数ｎ倍の周波数ｆｎ(＝ｆ
１×ｎ)の信号を出力する回路のことである。ただし、
整数ｎは、ｎ≧２であり、ｎ＝２の場合は２逓倍器、ｎ
＝３の場合は３逓倍器と呼ぶ。上記周波数逓倍回路は、
非線形特性を有する半導体素子を利用して周波数変換を
行い、非線形特性を有する半導体素子として、ダイオー
ドのような２端子素子よりもゲインを有する３端子素子
の方が周波数の変換効率が高くなるため、トランジスタ
やＦＥＴ等の３端子素子が使われることが多い。ここ
で、周波数の変換効率とは、周波数ｆ１の入力信号の電
力に対する周波数ｆｎの出力信号の電力の比率であり、
周波数逓倍回路の性能の良否を判断する重要な指標であ
る。

【０００３】図１０は従来の周波数逓倍回路としての２
逓倍器のブロック図を示しており、この２逓倍器は２倍
の周波数変換を行う。このような２逓倍器の技術は、特
開平１０−９３３４９号公報や電子情報通信学会「モノ
リシックマイクロ波集積同路(ＭＭＩＣ)」(ｐ１２５〜
ｐ１２７)に開示されている。

【０００４】図１０において、１は入力信号(周波数ｆ
１)が入力される入力端子、２は出力信号(周波数ｆ２＝
ｆ１×２)が出力される出力端子、３はＦＥＴ等の３端
子能動素子である半導体素子、４は上記入力信号(周波
数ｆ１)に対する整合回路、３２は上記出力信号(周波数
ｆ２)に対する整合回路である。また、３１は上記半導
体素子３と整合回路３２との間に配置された入力信号
(周波数ｆ１)に対するトラップ回路であり、オープンス
タブやＬＣ共振回路によって、周波数ｆ１の信号を選択
的に全反射するように設計されている。上記トラップ回
路３１の具体的な設計法は、上記文献(特開平１０−９
３３４９号公報や電子情報通信学会「モノリシックマイ
クロ波集積同路(ＭＭＩＣ)」)等で開示されている。な
お、図１０では、位相調整のための伝送線路を省略した
が、トラップ回路３１の直前には、特開２０００−１５
６６１１号公報において議論されているように、位相調
整のための伝送線路が設けられるのが普通である。

【０００５】図１０に示す２逓倍器は、線形増幅器に近
い回路構成になっているが、次の〜の幾つかを用い
て非線形特性を強めることによって、高調波を強く発生
させている。バイアス点を調整して、例えばＣ級増幅器の動作を
させることによって、非線形歪みを発生させる。入力信号の電力を大きくすることによって、わざと
出力を飽和状態にして、非線形歪みを発生させる。トラップ回路３１と能動素子である半導体素子３と
の間に基本波成分(周波数ｆ１)を閉じ込めることによっ
て、半導体素子３の出力端で飽和を起こす等して、非線
形歪みを発生させる。

【０００６】以上のようにして、２逓倍器の中では非線
形歪みによって様々な高調波が発生するが、出力側のト
ラップ回路３１や整合回路３２等によって、不要な高調
波成分を抑圧し、必要な高調波成分のみを効率良く取り
出し、この２逓倍器では２次高調波を取り出す。

【０００７】図１０に示す回路構成において、２次高調
波ではなく３次高調波を取り出すことにより３逓倍器が
得られる。ただし、３倍以上の高次逓倍器においては、
不要な高調波成分を抑圧して必要な高調波成分のみを取
り出すために、図１０よりも複雑な構造を用いるのが普
通である。

【０００８】また、従来の他の周波数逓倍回路として
は、特開２０００−１５６６１１号公報に開示された３
逓倍器がある。図１１は上記３逓倍器のブロック図を示
しており、この３逓倍器は、トラップ回路と出力側の整
合回路を除いて図１０の２逓倍器と同一の構成をしてい
る。図１１において、８は出力信号(周波数ｆ３)に対す
る整合回路、３３は基本波(周波数ｆ１)と２倍波(周波
数ｆ２)に対するトラップ回路である。このような３逓
倍器の基本的な動作原理は、図１０の２逓倍器と全く同
じである。

【０００９】また、４逓倍器以上の高次の逓倍器になっ
ても動作原理は同じであり、不要や高調波成分を抑圧す
るためのトラップの数や複雑さが増し、必要な高調波成
分は整合回路を通して効率良く取り出される。図１２に
４逓倍器のブロック図を示しており、図１２において、
１４は出力信号(周波数ｆ４)に対する整合回路、３４は
基本波(周波数ｆ１)と２倍波(周波数ｆ２)および３倍波
(周波数ｆ３)に対するトラップ回路である。

【００１０】

【発明が解決しようとする課題】しかしながら、上記周
波数逓倍回路では、高次の逓倍器になるほど周波数の変
換効率が悪くなるという問題がある。一般的には、３逓
倍器以上になると、変換効率は０ｄＢを下回ってマイナ
スになり、変換損失が急激に大きくなることが経験的に
知られている。そのため、実際に使用される逓倍器は、
せいぜい２〜４逓倍器に限られている。

【００１１】まず、ミリ波帯の無線通信装置において、
このように高効率の高次逓倍器が作れない制約がシステ
ム設計にどのような影響を与えているかを説明する。

【００１２】図１３は、上記周波数逓倍回路を用いた送
信側の無線通信装置のブロック図である。ここでは説明
を簡略化するため、単純なアップコンバータ回路を取り
上げる。図１３に示すように、ＩＦ(中間周波数)信号が
入力される入力端子１から入力された低周波信号は、ミ
キサ３５においてローカル発振器３９の出力信号と掛け
合わされた結果、高周波信号に変換され、フィルタ３６
や増幅器(以下、アンプという)３７を通った後にアンテ
ナ３８から送信される。ところで、ミリ波帯の無線通信
装置の場合には、入力端子１から入力される低周波信号
は１〜３ＧＨz程度の周波数であるのに対し、アンテナ
３８から放射される送信信号の周波数は６０〜８０ＧＨ
zもの超高周波になることが多い。そのため、ローカル
発振周波数としても、やはり６０〜８０ＧＨzもの超高
周波が必要になる。この場合、ローカル発振器３９のみ
で直接このような超高周波の安定した発振信号を得るこ
とは難しいため、周波数逓倍回路と組み合わせて使われ
る。すなわち、上記ローカル発振器３９は、数ＧＨz程
度の比較的低い周波数帯で安定した発振信号を出力し、
その信号の周波数が、周波数逓倍回路によって数倍〜数
十倍もの高い周波数に変換される。

【００１３】図１３に示す無線通信装置では、ローカル
発振器３９の出力信号の周波数を１２逓倍している。図
１３において、４３は発振ブロック、４４は上記発信ブ
ロック４３からの出力信号の周波数を３逓倍する３逓倍
ブロック、４５は上記３逓倍ブロック４４からの３逓倍
された信号の周波数をさらに４逓倍する４逓倍ブロック
である。以下、上記発振ブロック４３,３逓倍ブロック
４４および４逓倍ブロック４５の順に説明をする。

【００１４】まず、上記発振ブロック４３は、発振器３
９と、その発振器３９の出力信号を増幅するアンプ４０
を有している。なぜならば、次段の３逓倍器４１が図１
１に示す３逓倍器の場合には、周波数変換効率の低さを
補う目的で、５〜１０ｄＢｍもの高い入力電力を必要と
するためである。

【００１５】次に、上記３逓倍ブロック４４は、３逓倍
器４１と、その３逓倍器４１の出力信号を増幅するアン
プ４０とを有している。なぜならば、３逓倍器４１の周
波数変換効率が低いために、そのままでは次段の４逓倍
ブロック４５に対して十分な電力を供給できないためで
ある。

【００１６】最後に、上記４逓倍ブロック４５は、２つ
の直列接続された２逓倍器４２と、２逓倍器４２により
４逓倍された信号を増幅するアンプ４０とを有してい
る。この４逓倍ブロック４５では、図１２に示す４逓倍
器では周波数変換効率が低過ぎるために、１個の４逓倍
器では十分な電力が得られないために、２逓倍器４２を
２個つないで４逓倍器を代用している。

【００１７】このように、上記無線通信装置では、１２
逓倍動作を実現するためには、図１３に示すような複雑
な構成を採らざるを得ないので、回路規模の増大、装置
全体の大型化、コストの増加、消費電力の増大という問
題がある。

【００１８】次に、従来の周波数逓倍回路において、３
倍以上の高次の周波数変換時に変換損失が生じる原因を
説明する。

【００１９】能動素子の非線形応答を調べるためには、
厳密には、ハーモニックバランス等の非線形の回路シミ
ュレーションが必要である。しかし、直感的に現象を把
握する上では、次のような多項式を用いた単純化モデル
でも十分なことが知られている。

【００２０】上記能動素子の非線形応答の特徴は、入力
電力に対して出力電力が飽和特性を示すことである。図
１４は上記能動素子の飽和の様子を示した模式的なグラ
フを示している。図１４において、グラフ横軸ｘが入力
電圧振幅を表し、グラフ縦軸ｙが出力電圧振幅を表して
いる。図１４のグラフの直線は、線形応答(ｙ＝ａ₁・
ｘ)の場合の入出力特性を示し、曲線は、非線形応答の
場合の入出力特性を示している。図１４のグラフの曲線
は、例えば次のような多項式で近似することができる。ｙ＝ａ₁・ｘ＋ａ₂・ｘ²＋ａ₃・ｘ³＋ａ₄・ｘ⁴ ……… (式１) 上記(式１)において、係数ａ₁,ａ₂,ａ₃,ａ₄は実数であ
る。上記(式１)は４次の多項式であるが、多項式の次数
は必要に応じて任意の次数にすれば良い。一般的に、高
次の多項式を用いるほど近似の精度が高くなる。このこ
とからも推測できるが、４つの係数ａ₁〜ａ₄の間には、ａ₁＞ａ₂＞ａ₃＞ａ₄ という大小関係があることが、経験的にも知られてい
る。特に線形性が良い半導体デバイスの場合では、ａ₁≫ａ₂≫ａ₃≫ａ₄ という極端な大小関係になることも珍しくない。

【００２１】上記(式１)において、入力電圧振幅ｘは、ｘ＝ｃｏｓ(ωｔ) で表される正弦波とする。ここで、ｔは時間、ωは角周
波数であり、角周波数ωと周波数ｆとの間には、 ω＝２πｆの関係がある。ここで入力電圧振幅ｘの最大振幅は、説
明を簡単にするために１にする。そして、ｘ＝ｃｏｓ(ωｔ) を(式１)に代入し、三角関数の公式を用いて整理する
と、次の(式２)が得られる。ｙ＝ ((ａ₂／２)＋(３・ａ₄／８)) ＋(ａ₁＋(３・ａ₃／４))・ｃｏｓ(ωｔ) ＋((ａ₂／２)＋(ａ₄／２))・ｃｏｓ(２ωｔ) ＋(ａ₃／４)・ｃｏｓ(３ωｔ) ＋(ａ₄／８)・ｃｏｓ(４ωｔ) ………………… (式２) 上記(式２)において、ｃｏｓ(ωｔ)の項は、周波数変換
を伴わない基本波出力を表しており、線形アンプにおい
て重要な成分である。それに対して、ｃｏｓ(２ωｔ)の
項は２次の高調波出力、ｃｏｓ(３ωｔ)の項は３次の高
調波出力、ｃｏｓ(４ωｔ)の項は４次の高調波出力を表
しており、周波数逓倍回路において重要な成分である。

【００２２】このような理解の上に立って、次に重要な
のは、２〜４次の高調波出力それぞれの振幅係数であ
る。簡単に要約すれば、２次高調波の振幅は多項式の２
次係数であるａ₂、３次高調波の振幅は多項式の３次係
数であるａ₃、４次高調波の振幅は多項式の４次係数で
あるａ₄で決まることが分かる。

【００２３】ところで、前述のように、４つの係数ａ₁
〜ａ₄の間には、ａ₁＞ａ₂＞ａ₃＞ａ₄ という大小関係がある。すなわち、(式２)が意味するこ
とは、２〜４次の高調波の出力振幅の間にも、２次＞３次＞４次という大小関係があることである。すなわち、逓倍器に
使われている半導体素子の内部では、もともと高次の周
波数成分ほど発生する電力は小さく、それを如何に整合
回路で効率良く取り出したとしても限界があるというこ
とである。これが、３倍以上の高次逓倍器において変換
損失が大きくなってしまう根本的な原因である。

【００２４】従来の周波数逓倍回路においても、更なる
回路上の工夫によって、３倍以上の高次の変換効率を高
めようという試みはあった。

【００２５】そのような３倍以上の高次の変換効率を高
める第１の試みは、特開昭６３−１４９９０８号公報に
記載された高次逓倍器である。この高次逓倍器は、図１
５のブロック図に示すように、入力端子１に一端が接続
された整合回路(周波数ｆ１)４と、上記整合回路(周波
数ｆ１)４の他端に入力側が接続された半導体素子３
と、上記半導体素子３の出力側に一端が接続された整合
回路(周波数ｆｎ)４８と、上記整合回路(周波数ｆｎ)４
８の他端に一端が接続され、他端が出力端子２に接続さ
れたトラップ(周波数ｆ１)３１と、上記半導体素子３の
入出力間に接続された帰還回路４９とを有している。

【００２６】上記高次逓倍器では、帰還回路４９を設け
ることによって、３倍以上の高次の周波数帯におけるゲ
インを高めている。上記高次逓倍器は、入力信号の周波
数ｆ１に対して出力信号の周波数がｎ倍のｆｎ(＝ｆ１
×ｎ)であり、帰還回路４９にこの出力信号と同じ周波
数ｆｎの信号が流れる構造になっている。これによっ
て、帰還回路４９は周波数ｆｎにおけるアンプと同様の
効果をもたらすため、図１５の回路は等価的には図１６
の回路で表すことができる。すなわち、図１６に示す高
次逓倍器は、入力端子１に一端が接続された整合回路
(周波数ｆ１)４と、上記整合回路(周波数ｆ１)４の他端
に入力端子が接続されたｎ逓倍器５０と、上記ｎ逓倍器
５０の出力端子に入力端子が接続されたアンプ５１と、
上記アンプ５１の出力端子に一端が接続された整合回路
(周波数ｆｎ)４８とを有している。

【００２７】しかし、この高次逓倍器の欠点は、図１６
から明らかなように、もともとｎ逓倍器５０の中で発生
する歪みのメカニズムについては何も改善されていない
ことである。もともと上記ｎ逓倍器５０の中で発生する
ｎ次高調波成分自体が小さければ、その後にアンプ５１
で増幅しようとしても限界がある。その理由は、帰還回
路４９の効果で生まれる程度のアンプ効果では、高次高
調波における変換損失を十分に埋め合わせられるほどの
大きなゲインは期待できないためである。また、別な問
題として、この高次逓倍器では、帰還回路４９によって
任意の周波数で発振が起こりやすくなるが、発振を防ぐ
ための具体的な回路上の施策が明らかにされていないと
いう問題もある。

【００２８】また、３倍以上の高次の変換効率を高める
第２の試みは、特開昭５５−１１０４３４号公報に記載
された注入同期型発振器である。これは、もはや逓倍器
技術からは逸脱するために詳細は省略するが、回路構成
としては図１５の高次逓倍器と概ね同じであり、図１５
における帰還回路を極端にして積極的に発振条件に設計
したものとして理解できる。また、発振を起こすことに
よって、図１６におけるアンプ５１のゲインを極限まで
高めているという理解の仕方もできる。ただし、入力が
ない場合でも、自励発振によって出力が出ている。この
ような発振器では、逓倍器としての出力周波数と無関係
な周波数でも同時に発振が起こってしまう危険がある
が、このような問題を注入同期という手法で解決してい
る。しかし、通常、逓倍器と注入同期発振器は、要求安
定度や要求帯域幅等の条件に応じて使い分けされるのが
普通である。そのため、この明細書では、この発明と上
記注入同期発振器とを直接比較することは避けておく。

【００２９】この発明の目的は、簡単な構成で特に３次
以上の高次の周波数変換効率を向上できる周波数逓倍回
路を提供すると共に、その周波数逓倍回路を用いて、大
幅な回路の簡略化、部品数の削減、装置の小型化、消費
電力の低減、価格の低減ができる高周波通信装置を提供
することにある。

【００３０】

【課題を解決するための手段】上記目的を達成するた
め、この発明の周波数逓倍回路は、周波数ｆ１の入力信
号が入力される非線形特性を有する半導体素子を備え、
上記非線形特性を有する半導体素子の出力側から上記入
力信号の周波数ｆ１のｎ倍(ｎは自然数)の周波数ｆｎの
出力信号を出力する周波数逓倍回路において、上記非線
形特性を有する半導体素子から出力された高調波成分の
うちの上記入力信号の周波数ｆ１のｍ倍(ｍは自然数)の
周波数ｆｍの信号を上記非線形特性を有する半導体素子
の入力側に正帰還させる帰還回路を設け、上記入力信号
と上記周波数ｆｍの信号および上記出力信号の各周波数
ｆ１,ｆｎ,ｆｍが、ｆ１＜ｆｍ＜ｆｎの条件を満足することを特徴としている。

【００３１】従来の周波数逓倍回路では、例えば３次高
調波を生成するために上記(式１)の中の３次の係数であ
るａ₃を用い、４次高調波を生成するためには(式１)の
中の４次の係数であるａ₄を用いているため、係数ａ₃や
ａ₄自体がもともと小さい値であるために、得られる高
調波の電力も小さかった。

【００３２】これに対して、上記構成の周波数逓倍回路
によれば、例えば周波数ｆｎの出力信号として３次高調
波を生成するためには(式１)の中の２次の係数であるａ
₂を用い、また、周波数ｆｎの出力信号として４次高調
波を生成するためにも(式１)の中の２次の係数であるａ
₂を用いる。これら係数の間には、ａ₂＞ａ₃＞ａ₄ またはａ₂≫ａ₃≫ａ₄ という関係があるため、従来技術よりも変換効率が高く
なる。

【００３３】すなわち、この発明の周波数逓倍回路は、
非線形特性を有する半導体素子から出力される高調波成
分のうち可能な限り低次の歪み成分を使って、可能な限
り高次の歪み成分を作ることを特徴としており、そのた
めの手段として、低次の歪み成分を帰還回路を通じて非
線形特性を有する半導体素子の入力側に戻してやり、再
び非線形特性を有する半導体素子を通って歪ませること
によって、多段階のステップを踏んで高次の歪み成分を
得ている。したがって、簡単な構成で特に３次以上の高
次の周波数変換効率を向上できる。

【００３４】また、一実施形態の周波数逓倍回路は、請
求項１の周波数逓倍回路において、上記帰還回路に、上
記周波数ｆｍの信号のみを通過させるバンドパスフィル
タ機能を有する回路を設けたことを特徴としている。

【００３５】上記実施形態の周波数逓倍回路によれば、
上記周波数ｆｍの信号のみを通過させるバンドパスフィ
ルタ機能を有する回路を上記帰還回路に設けることによ
って、上記帰還回路を通る信号が容易に選択されると共
に、回路発振を起こさず安定に動作するようにできる。

【００３６】また、一実施形態の周波数逓倍回路は、請
求項１または２の周波数逓倍回路において、上記周波数
ｆｍの信号が上記入力信号の周波数ｆ１の２倍であっ
て、上記出力信号の周波数ｆｎが上記入力信号の周波数
ｆ１の３倍または４倍であることを特徴としている。

【００３７】上記実施形態の周波数逓倍回路によれば、
上記周波数ｆｍの信号が入力信号の周波数ｆ１の２倍に
すると共、上記出力信号の周波数ｆｎが入力信号の周波
数ｆ１の３倍とすることによって、低次(２次)の係数の
大きい歪成分を用いて高変換効率の３逓倍器を簡単な構
成で実現することができる。また、上記周波数ｆｍの信
号が入力信号の周波数ｆ１の２倍にすると共、上記出力
信号の周波数ｆｎが入力信号の周波数ｆ１の４倍とする
ことによって、低次(２次)の係数の大きい歪成分を用い
て高変換効率の４逓倍器を簡単な構成で実現することが
できる。

【００３８】また、一実施形態の周波数逓倍回路は、請
求項１乃至３のいずれか1つの周波数逓倍回路におい
て、上記非線形特性を有する半導体素子の出力側に、上
記非線形特性を有する半導体素子から出力された基本波
成分を除去する基本波成分除去回路を備えたことを特徴
としている。

【００３９】上記実施形態の周波数逓倍回路によれば、
上記非線形特性を有する半導体素子の出力側に備えた基
本波成分除去回路によって、上記非線形特性を有する半
導体素子から出力された基本波成分を除去するので、上
記帰還回路に不要な基本波成分(周波数ｆ１)が正帰還せ
ず、回路発振を確実に防止できる。

【００４０】また、この発明の高周波通信装置は、請求
項１乃至４のいずれか1つの周波数逓倍回路を用いたロ
ーカル発振部を備えたことを特徴としている。

【００４１】上記構成の高周波通信装置によれば、上記
周波数逓倍回路をローカル発振部に用いることによっ
て、大幅な回路の簡略化、部品数の削減、装置の小型
化、消費電力の低減、価格の低減ができる。

【００４２】

【発明の実施の形態】以下、この発明の周波数逓倍回路
および高周波通信装置を図示の実施の形態により詳細に
説明する。

【００４３】(第１実施形態)図１は、この発明の第１実
施形態の周波数逓倍回路としての３逓倍器の原理を表す
ブロック図である。この３逓倍器は、図１に示すよう
に、入力端子１に一端が接続された整合回路(周波数ｆ
１)４と、上記整合回路(周波数ｆ１)４の他端に一端が
接続されたトラップ回路(周波数ｆ２)５と、上記トラッ
プ回路(周波数ｆ２)５の他端に入力側が接続された半導
体素子３と、上記半導体素子３の出力側に一端が接続さ
れたトラップ回路(周波数ｆ１)６と、上記トラップ回路
(周波数ｆ１)６の他端に一端が接続されたトラップ回路
(周波数ｆ２)７と、上記トラップ回路(周波数ｆ２)７の
他端に一端が接続され、他端が出力端子２に接続された
整合回路(周波数ｆ３)８とを備えている。また、上記ト
ラップ回路(周波数ｆ１)６の他端と半導体素子３の入力
側とを帰還回路９により接続し、その帰還回路９にバン
ドパスフィルタ機能を有するＢＰＦ回路(周波数ｆ２)１
０を設けている。

【００４４】上記構成の３逓倍器において、入力端子１
から整合回路(周波数ｆ１)４を介して入力された信号
(周波数ｆ１)が、半導体素子３の内部で２次の歪み係数
ａ₂によって周波数変換された結果、周波数ｆ２(＝ｆ１
×２)の信号になる。この周波数ｆ２の成分が、帰還回
路９を通って半導体素子３の入力側に再度戻される。こ
の周波数ｆ２の信号と、もともと存在する周波数ｆ１の
信号が、半導体素子３で２次の歪み係数ａ₂によって周
波数変換された結果、周波数ｆ３(＝ｆ１＋ｆ２)の成分
を生み出す。また、このような信号の流れをコントロー
ルするためにトラップ回路５,６,７を設けている。な
お、図１では、トラップ回路６はトラップ回路７や帰還
回路９の前に置かれているが、トラップ回路６の位置
は、この発明の趣旨である信号の流れを妨げない限り、
ある程度の自由度が許される。また、整合回路４やトラ
ップ回路５の位置についても、同様にある程度の自由度
がある。また、整合回路４,８により信号の入力と取り
出しが効率良く行われる。また、上記帰還回路９を設け
たことによって回路全体が著しく発振しやすくなってし
まうため、帰還回路９に挿入されたＢＰＦ回路１０によ
って安定化のために最低限必要な周波数ｆ２の信号のみ
を通す。このＢＰＦ回路１０は、回路が発振を起こす心
配が何らかの他の理由によって払拭されている場合に
は、必ずしも必要なものではない。

【００４５】最後の周波数ｆ３に至る周波数変換は、数
式の上では次のように説明される。上記(式１)に２つの
周波数からなる入力信号振幅ｘを、ｘ＝ｃｏｓ(ωｔ)＋ｃｏｓ(２ωｔ) とする。簡単のため、振幅は１、位相差は零に式を単純
化したが、ここで説明しようとする周波数変換の原理に
対しては影響はない。この入力信号振幅ｘの式を(式１)
に代入し、三角関数の公式を用いて整理すると、次の
(式３)が得られる。ｙ＝ (ａ₂＋(３・ａ₃／４)) ＋(ａ₁＋ａ₂＋(９・ａ₃／４))・ｃｏｓ(ωｔ) ＋(ａ₁＋(ａ₂／２)＋(９・ａ₃／４))・ｃｏｓ(２ωｔ) ＋(ａ₂＋ａ₃)・ｃｏｓ(３ωｔ) ＋((ａ₂／２)＋(３・ａ₃／４))・ｃｏｓ(４ωｔ) ＋(３・ａ₃／４)・ｃｏｓ(５ωｔ) ＋(ａ₃／４)・ｃｏｓ(６ωｔ) ………………… (式３) 上記(式３)の結果で重要な点が２つある。第１に、周波
数変換の結果として、３逓倍成分であるｃｏｓ(３ωｔ)
が新たに発生したことである。このように２つの信号
(基本波と２逓倍成分)が２次歪みａ₂を使って周波数変
換される場合は、半導体素子３がミキサとして動作して
いると考えれば良い。第２に、その３逓倍成分ｃｏｓ
(３ωｔ)の振幅係数として、従来の小さな係数ａ₃だけ
でなく、新たに大きな係数であるａ₂が加わったことで
ある。

【００４６】以上述べてきた原理に注目すれば、図１の
３逓倍器の回路は図２の等価回路で表すことができる。
この図２に示す３逓倍器は、入力端子１に一端が接続さ
れた整合回路(周波数ｆ１)４と、上記整合回路(周波数
ｆ１)４の他端に一端が接続された２逓倍器１１と、上
記２逓倍器１１の他端に一端が接続されたＢＰＦ回路
(周波数ｆ２)１０と、上記ＢＰＦ回路(周波数ｆ２)１０
の他端に一方の入力端子が接続され、整合回路(周波数
ｆ１)４の他端に他方の入力端子が接続されたミキサ１
２と、上記ミキサ１２の出力端子に一端が接続され、他
端が出力端子２に接続された整合回路(周波数ｆ３)８と
を備えている。

【００４７】図２に示す３逓倍器では、入力された周波
数ｆ１の信号の一部が、２逓倍器１１によって周波数ｆ
２の信号に変換される。この２逓倍器１１は、図１にお
ける半導体素子３の２次歪みａ₂成分によって実現され
ている。そして、周波数ｆ１と周波数ｆ２の２つの信号
は、ミキサ１２によって周波数ｆ３の信号に変換され
る。上記ミキサ１２は、図１における半導体素子３の２
次歪みａ₂成分によって実現されている。この図２の回
路は、このまま作成すれば、半導体素子２個を使った大
規模な回路になり、消費電力も大きくなる。そこで、図
２の回路を「帰還回路」というテクニックを用いて折り
畳んで１個の半導体素子で実現したのが、図１の回路で
ある。

【００４８】また、図３は図１に示す３逓倍器のブロッ
ク図を実際の電子回路で具体化した回路図である。図３
に示すように、この３逓倍器は、入力端子１から入力さ
れる信号の周波数(ｆ１)に対する整合回路１８と、上記
整合回路１８の出力側に一端が接続された２次の高調波
(周波数ｆ２)に対するトラップ回路１９と、上記トラッ
プ回路１９の他端に入力側が接続された非線形ブロック
１７と、上記非線形ブロック１７の出力端子に一端が接
続された基本波(周波数ｆ１)に対するトラップ回路２０
と、上記トラップ回路２０の他端に一端が接続された２
次高調波(周波数ｆ２)に対するトラップ回路２１と、上
記トラップ回路２１の他端に一端が接続され、他端が出
力端子に接続され、出力信号の周波数(ｆ３)に対する整
合回路２２と、上記トラップ回路２０の他端と非線形ブ
ロック１７の入力端子との間に接続された帰還回路２３
とを備えている。

【００４９】上記整合回路１８は、入力端子１に一端が
接続されたコイルＬ1と、そのコイルＬ1の他端とグラン
ドＧＮＤとの間に接続されたコンデンサＣ1とを有して
いる。

【００５０】また、上記トラップ回路１９は、整合回路
１８のコイルＬ1の他端に一端が接続されたコイルＬ2
と、そのコイルＬ2に並列接続されたコンデンサＣ2とを
有し、周波数ｆ２においてコイルＬ2とコンデンサＣ2が
並列共振を起こすように設計されている。

【００５１】また、上記非線形ブロック１７は、トラッ
プ回路１９のコイルＬ2の他端に一端が接続されたＤＣ
カットコンデンサＣ20と、そのＤＣカットコンデンサＣ
20の他端とバイアス端子との間に接続された抵抗Ｒ1
と、上記ＤＣカットコンデンサＣ20の他端とグランドＧ
ＮＤとの間に接続された抵抗Ｒ2と、上記ＤＣカットコ
ンデンサＣ20の他端にベース端子が接続され、エミッタ
端子がグランドＧＮＤに接続された非線形特性を有する
半導体素子としてのトランジスタＱと、上記トランジス
タＱのコレクタ端子に一端が接続されたコイルＬ3と、
上記トランジスタＱのコレクタ端子に一端が接続された
コンデンサＣ3とを有し、抵抗Ｒ1,Ｒ2でバイアス回路を
構成している。

【００５２】また、上記トラップ回路２０は、非線形ブ
ロック１７のコンデンサＣ3の他端に一端が接続された
位相調整のための伝送線路ＴＬ1と、その伝送線路ＴＬ1
の他端に一端が接続されたコイルＬ4と、上記コイルＬ4
の他端とグランドＧＮＤとの間に接続されたコンデンサ
Ｃ4とを有し、周波数ｆ１においてコイルＬ4とコンデン
サＣ4が直列共振を起こすように設計してある。なお、
位相調整のために設けた伝送線路ＴＬ1の働きは、例え
ば特開２０００−１５６６１１号公報において説明され
ている。

【００５３】また、上記トラップ回路２１は、トラップ
回路２０の伝送線路ＴＬ1の他端に一端が接続された位
相調整のための伝送線路ＴＬ2と、その伝送線路ＴＬ2の
他端に一端が接続されたコイルＬ5と、上記コイルＬ5に
並列接続されたコンデンサＣ5とを有している。

【００５４】また、上記整合回路２２は、トラップ回路
２１のコイルＬ5の他端とグランドＧＮＤとの間に接続
されたコンデンサＣ6と、そのコンデンサＣ6の一端に一
端が接続され、他端が出力端子２に接続されたコイルＬ
6とを有している。

【００５５】さらに、上記帰還回路２３は、トラップ回
路２０の伝送線路ＴＬ1の他端に一端が接続された位相
調整のための伝送線路ＴＬ3と、上記伝送線路ＴＬ3の他
端に一端が接続された周波数ｆ２における整合回路２５
と、上記整合回路２５の他端に一端が接続された２次高
調波(周波数ｆ２)に対するバンドパスフィルタ２４と、
上記バンドパスフィルタ２４の他端に一端が接続された
位相調整のための伝送線路ＴＬ4と、上記伝送線路ＴＬ4
の他端に一端が接続され、非線形ブロック１７のＤＣカ
ットコンデンサＣ20の一端に他端が接続された帰還量を
調整するための抵抗Ｒ3とを有している。上記整合回路
２５は、伝送線路ＴＬ3の他端とグランドＧＮＤとの間
に接続されたコンデンサＣ7と、そのコンデンサＣ7の一
端に一端が接続されたコイルＬ7とを有している。ま
た、上記バンドパスフィルタ２４は、整合回路２５のコ
イルＬ7の他端に一端が接続されたコンデンサＣ8と、そ
のコンデンサＣ8の他端に一端が接続され、他端が伝送
線路ＴＬ4の一端に接続されたコイルＬ8と、上記コンデ
ンサＣ8の一端とグランドＧＮＤとの間に接続されたコ
ンデンサＣ9と、そのコンデンサＣ9に並列接続されたコ
イルＬ9と、上記コイルＬ8の他端とグランドＧＮＤとの
間に接続されたコンデンサＣ10と、そのコンデンサＣ10
に並列接続されたコイルＬ10とを有している。

【００５６】図４は図３に示す３逓倍器の入出力特性の
グラフを示しており。図４において、横軸は入力電力Ｐ
inを表し、縦軸は出力電力Ｐoutを表している。図３の
３逓倍器において、１ＧＨzの入力信号を３ＧＨzの出力
信号に周波数変換するように、整合回路１８,２２,２５
やトラップ回路１９,２０,２１やバンドパスフィルタ２
４や位相線路２６,２７等の素子定数をチューニングし
ている。上記非線形ブロック１７では、非線形特性を有
する半導体素子としては、ｆmax＝１６０ＧＨz程度のＨ
ＢＴ(Heterojunction Bipolar Transistor:ヘテロ接合
バイポーラトランジスタ)を用いている。このエミッタ
接地されたＨＢＴにおいて、コレクタ端子に供給される
電源電圧を３Ｖとしたところ、この電源条件下では、Ｈ
ＢＴの１〜４ＧＨz帯の飽和出力電力は、概ね１３ｄＢ
ｍ程度であった。図４の入出力特性に示すように、この
３逓倍器では、入力電力Ｐin＝０ｄＢｍに対して出力電
力Ｐout＝１０ｄＢｍ強が得られており、周波数の変換
効率で言えば＋１０ｄＢ強という結果が得られた。従来
の３逓倍器では、周波数の変換効率はマイナスになり、
すなわち変換損失が生じることが一般的であるのに対し
て、この第１実施形態の３逓倍器では、変換効率を著し
く改善することができた。

【００５７】(第２実施形態)図５は、この発明の第２実
施形態の周波数逓倍回路としての４逓倍器の原理を表す
ブロック図である。この４逓倍器は、図５に示すよう
に、整合回路(周波数ｆ４)１４を除き第１実施形態の３
逓倍器と同一の構成をしており、同一構成部は同一参照
番号を付して説明を省略する。

【００５８】上記構成の４逓倍器において、入力された
信号(周波数ｆ１)が、半導体素子３の内部で２次の歪み
係数ａ₂によって周波数変換された結果、周波数ｆ２(＝
ｆ１×２)の信号になる。この周波数ｆ２の成分が、帰
還回路９を通って半導体素子３の入力側に再度戻され
る。この周波数ｆ２の信号が、再度、半導体素子３の内
部で２次の歪み係数ａ₂によって周波数変換された結
果、周波数ｆ４(＝ｆ２＋ｆ２)の成分を生み出す。ま
た、このような信号の流れをコントロールするためにト
ラップ回路５,７,１３を設けている。なお、図５ではト
ラップ回路１３はトラップ回路７や帰還回路９の前に置
かれているが、このような位置は、この発明の趣旨であ
る信号の流れを妨げない限り、ある程度の自由度が許さ
れる。また、整合回路４やトラップ回路５の位置につい
ても、同様にある程度の自由度がある。また、整合回路
４,１４により信号の入力と取り出しが効率良く行われ
る。また、帰還回路９による発振を防ぐために、バンド
パスフィルタ機能を有するＢＰＦ回路１０を挿入してい
る。このＢＰＦ回路１０は、回路が発振を起こす心配が
何らかの他の理由によって払拭されている場合には、必
ずしも必要なものではない。

【００５９】以上述べてきた原理に注目すれば、図５の
回路は等価的に図６の回路で表すことができる。この図
６に示す４逓倍器は、入力端子１に一端が接続された整
合回路(周波数ｆ１)４と、上記整合回路(周波数ｆ１)４
の他端に一端が接続された２逓倍器１５と、上記２逓倍
器１１の他端に一端が接続されたＢＰＦ回路(周波数ｆ
２)１０と、上記ＢＰＦ回路(周波数ｆ２)１０の他端に
一端が接続された２逓倍器１６と、上記２逓倍器１６の
他端に一端が接続され、他端が出力端子２に接続された
整合回路(周波数ｆ４)１４とを備えている。

【００６０】図６に示す４逓倍器では、入力された周波
数ｆ１の信号の一部が、２逓倍器１５によって周波数ｆ
２の信号に変換される。この２逓倍器１５は、図５にお
ける半導体素子３の２次歪みａ₂成分によって実現され
ている。この周波数ｆ２の信号は、再度、２逓倍器１６
によって周波数ｆ４の信号に変換される。上記２逓倍器
１６は、図５における半導体素子３の２次歪みａ₂成分
によって実現されている。この図６の回路は、このまま
作成すれば、半導体素子２個を使った大規模な回路にな
り、消費電力も大きくなる。そこで、図６の回路を「帰
還回路」というテクニックを用いて折り畳んで１個の半
導体素子で実現したのが、図５の回路である。

【００６１】図７は図５に示す４逓倍器のブロック図を
実際の電子回路で具体化した回路図である。この図７に
示す４逓倍器は、トラップ回路２９と整合回路３０を除
き第１実施形態の図３に示す３逓倍器と同一の構成をし
ており、同一構成部は同一参照番号を付して説明を省略
する。

【００６２】図７に示すように、トラップ回路２９は、
非線形ブロック１７のコンデンサＣ3の他端に一端が接
続された位相調整のための伝送線路ＴＬ1と、その伝送
線路ＴＬ1の他端に一端が接続されたコイルＬ4と、上記
コイルＬ4の他端に一端が接続され、他端がグランドＧ
ＮＤに接続されたコンデンサＣ4と、上記伝送線路ＴＬ1
の他端に一端が接続されたコイルＬ11と、上記コイルＬ
11の他端に一端が接続され、他端がグランドＧＮＤに接
続されたコンデンサＣ11とを有している。このトラップ
回路２９では、周波数ｆ１においてコイルＬ4とコンデ
ンサＣ4が直列共振を起こすように設計すると共に、周
波数ｆ３においてコイルＬ11とコンデンサＣ11が直列共
振を起こすように設計している。

【００６３】また、整合回路３０は、トラップ回路２１
のコイルＬ5の他端とグランドＧＮＤとの間に接続され
たコンデンサＣ12と、そのコンデンサＣ12の一端に一端
が接続され、他端が出力端子２に接続されたコイルＬ12
とを有している。

【００６４】図８は、図７の４逓倍器の入出力特性のグ
ラフである。図８において、横軸は入力電力Ｐinを表
し、縦軸は出力電力Ｐoutを表している。なお、ここで
は図７の回路を、１ＧＨzの入力信号を４ＧＨzの出力信
号へ周波数変換するようにチューニングしている。ま
た、半導体素子や電源電圧等の条件は、図４において説
明した条件と同じである。図８の入出力特性に示すよう
に、この４逓倍器では、入力電力Ｐinが０ｄＢｍのとき
に出力電力Ｐoutが９ｄＢｍ強であり、周波数の変換効
率で言えば＋９ｄＢ強という結果が得られた。従来技術
の４逓倍器では、周波数の変換効率はマイナスになり、
すなわち変換損失が生じることが一般的であるのに対し
て、この第２実施形態の４逓倍器では、変換効率を著し
く改善することができた。

【００６５】(第３実施形態)図９はこの発明の第３実施
形態の３逓倍器を用いたミリ波帯の無線通信装置の送信
側のブロック図である。このミリ波帯の無線通信装置
は、図１３に示す従来の無線通信装置にこの発明の周波
数逓倍回路を適用したもので、図１３に示す無線通信装
置とローカル発振部が異なり、ミキサ３５〜アンテナ３
８および発振器３９は同一の構成である。図９におい
て、４６は発振器３９の出力信号の周波数を３逓倍する
３逓倍器、４７は上記３逓倍器４６により３逓倍された
信号の周波数をさらに４逓倍する４逓倍器である。

【００６６】以下、図１３の無線通信装置と対比させな
がら図９の無線通信装置について説明する。

【００６７】まず、図１３のアンプ４０を有する発振ブ
ロック４３に対して、この無線通信装置では、アンプを
省いた発振器３９だけで良くなる。なぜならば、図４や
図８から分かるように、この発明による周波数逓倍回路
は、周波数変換効率が非常に高いために、例えば０ｄＢ
ｍ程度の比較的低い入力電力でも十分に動作するためで
ある。

【００６８】次に、図１３のアンプ４０を有する３逓倍
器ブロック４４に対して、この無線通信装置では、アン
プを省いた３逓倍器４６だけで良くなる。なぜならば、
図４から分かるように、この発明による３逓倍器４６
は、それ単体でも例えば１０ｄＢ程度の高い周波数変換
効率を持つためである。

【００６９】最後に、図１３のアンプ４０を有する４逓
倍器ブロック４５に対して、この無線通信装置では、ア
ンプを省き、また２個あった逓倍器の数を減らし、１個
の４逓倍器４７だけで良くなる。なぜならば、図８から
分かるように、この発明による４逓倍器４７は、それ単
体でも例えば９ｄＢ程度の高い周波数変換効率を持つた
めである。

【００７０】以上、図９と図１３を比較すれば明らかな
ように、この発明による３逓倍器を高周波通信装置のロ
ーカル発振部に用いることによって、ミリ波帯などの無
線通信装置において、大幅な回路の簡略化、部品数の削
減、装置の小型化、消費電力の低減、価格の低減が可能
になる。

【００７１】上記第１,第２実施形態では、周波数逓倍
回路としての３逓倍器と４逓倍器について説明したが、
２逓倍器または５倍以上の高次の周波数変換を行う周波
数逓倍回路にこの発明を適用してもよい。

【００７２】また、上記第３実施形態では、この発明の
周波数逓倍回路を用いた高周波通信装置について説明し
たが、高周波通信装置に限らず、他の装置にこの発明の
周波数逓倍回路を適用してもよい。

【００７３】

【発明の効果】以上より明らかなように、この発明の周
波数逓倍回路によれば、特に３倍以上の高次の周波数変
換を行う逓倍器において、周波数の変換効率を大幅に高
めることができる。例えば、３逓倍器や４逓倍器におい
ても、変換損失がなく、高い変換ゲインを得ることがで
きる。また、帰還回路を用いているにも関わらず、発振
が起こりにくく安定な回路動作が実現できる。

【００７４】また、この発明のこの発明の高周波通信装
置によれば、上記周波数逓倍回路をローカル発振部に用
いることによって、大幅な回路の簡略化、部品数の削
減、装置の小型化、消費電力の低減、価格の低減ができ
る。

【図面の簡単な説明】

【図１】図１はこの発明の第１実施形態の周波数逓倍
回路としての３逓倍器のブロック図である。

【図２】図２は上記３逓倍器の等価ブロック図であ
る。

【図３】図３は上記３逓倍器の回路図である。

【図４】図４は上記３逓倍器の入出力特性を示す図で
ある。

【図５】図５はこの発明の第２実施形態の周波数逓倍
回路としての４逓倍器のブロック図である。

【図６】図６は上記４逓倍器の等価ブロック図であ
る。

【図７】図７は上記４逓倍器の回路図である。

【図８】図８は上記４逓倍器の入出力特性を示す図で
ある。

【図９】図９はこの発明の第３実施形態の周波数逓倍
回路としての３逓倍器を用いたミリ波帯の無線通信装置
の送信側のブロック図である

【図１０】図１０は従来の２逓倍器のブロック図であ
る。

【図１１】図１１は従来の３逓倍器のブロック図であ
る。

【図１２】図１２は従来の４逓倍器のブロック図であ
る。

【図１３】図１３は従来の無線通信装置のブロック図
である。

【図１４】図１４は能動素子の非線形応答のモデルを
表すグラフである。

【図１５】図１５は従来の高次逓倍器のブロック図で
ある。

【図１６】図１６は上記高次逓倍器の等価ブロック図
である。

【符号の説明】

１…入力端子、２…出力端子、３…半導体素子、４…整合回路(周波数ｆ１)、５…トラップ回路(周波数ｆ２)、６…トラップ回路(周波数ｆ１)、７…トラップ回路(周波数ｆ２)、８…整合回路(周波数ｆ３)、９…帰還回路、１０…バンドパスフィルタ回路(周波数ｆ２)、１１…２逓倍器、１２…ミキサ、１３…トラップ回路(周波数ｆ１,ｆ３)、１４…整合回路(周波数ｆ４)、１５…２逓倍器、１６…２逓倍器、１７…非線形ブロック、１８…整合回路(周波数ｆ１)、１９…トラップ回路(周波数ｆ２)、２０…トラップ回路(周波数ｆ１)、２１…トラップ回路(周波数ｆ２)、２２…整合回路(周波数ｆ３)、２３…帰還回路、２４…バンドパスフィルタ(周波数ｆ２)、２５…整合回路、２９…トラップ回路(周波数ｆ１,ｆ３)、３０…整合回路(周波数ｆ４)、３１…トラップ回路(周波数ｆ１)、３２…整合回路(周波数ｆ２)、３３…トラップ回路(周波数ｆ１,ｆ２)、３４…トラップ回路(周波数ｆ１,ｆ２,ｆ３)、３５…ミキサ、３６…ＢＰＦ回路、３７…アンプ、３８…アンテナ、３９…発振器、４０…アンプ、４１…３逓倍器、４２…２逓倍器、４３…発振ブロック、４４…３逓倍ブロック、４５…４逓倍ブロック、４６…３逓倍器、４７…４逓倍器、４８…整合回路(周波数ｆｎ)、４９…帰還回路(周波数ｆｎ)、５０…ｎ逓倍器、５１…アンプ、Ｃ1〜Ｃ12…コンデンサ、Ｃ20…ＤＣカットコンデンサ、Ｌ1〜Ｌ12…コイル、Ｑ…トランジスタ、ＴＬ１〜ＴＬ4…位相線路、Ｒ1〜Ｒ3…抵抗。

Claims

【特許請求の範囲】

【請求項１】周波数ｆ１の入力信号が入力される非線
形特性を有する半導体素子を備え、上記非線形特性を有
する半導体素子の出力側から上記入力信号の周波数ｆ１
のｎ倍(ｎは自然数)の周波数ｆｎの出力信号を出力する
周波数逓倍回路において、上記非線形特性を有する半導体素子から出力された高調
波成分のうちの上記入力信号の周波数ｆ１のｍ倍(ｍは
自然数)の周波数ｆｍの信号を上記非線形特性を有する
半導体素子の入力側に正帰還させる帰還回路を設け、上記入力信号と上記周波数ｆｍの信号および上記出力信
号の各周波数ｆ１,ｆｎ,ｆｍが、ｆ１＜ｆｍ＜ｆｎの条件を満足することを特徴とする周波数逓倍回路。
【請求項２】請求項１に記載の周波数逓倍回路におい
て、上記帰還回路に、上記周波数ｆｍの信号のみを通過させ
るバンドパスフィルタ機能を有する回路を設けたことを
特徴とする周波数逓倍回路。
【請求項３】請求項１または２に記載の周波数逓倍回
路において、上記周波数ｆｍの信号が上記入力信号の周波数ｆ１の２
倍であって、上記出力信号の周波数ｆｎが上記入力信号の周波数ｆ１
の３倍または４倍であることを特徴とする周波数逓倍回
路。
【請求項４】請求項１乃至３のいずれか1つに記載の
周波数逓倍回路において、上記非線形特性を有する半導体素子の出力側に、上記非
線形特性を有する半導体素子から出力された基本波成分
を除去する基本波成分除去回路を備えたことを特徴とす
る周波数逓倍回路。
【請求項５】請求項１乃至４のいずれか1つに記載の
周波数逓倍回路を用いたローカル発振部を備えたことを
特徴とする高周波通信装置。