JP2003066903A - Display panel drive circuit - Google Patents

Display panel drive circuit

Info

Publication number
JP2003066903A
JP2003066903A JP2001251431A JP2001251431A JP2003066903A JP 2003066903 A JP2003066903 A JP 2003066903A JP 2001251431 A JP2001251431 A JP 2001251431A JP 2001251431 A JP2001251431 A JP 2001251431A JP 2003066903 A JP2003066903 A JP 2003066903A
Authority
JP
Japan
Prior art keywords
current
drive
circuit
chips
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001251431A
Other languages
Japanese (ja)
Other versions
JP5108187B2 (en
Inventor
Yoshiro Yamaha
義郎 山羽
Satoshi Takehara
聡 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP2001251431A priority Critical patent/JP5108187B2/en
Priority to DE10295686T priority patent/DE10295686B4/en
Priority to PCT/JP2002/008471 priority patent/WO2003019516A1/en
Priority to KR10-2003-7005553A priority patent/KR100505773B1/en
Priority to CNB028029771A priority patent/CN100403375C/en
Priority to US10/399,627 priority patent/US7233322B2/en
Publication of JP2003066903A publication Critical patent/JP2003066903A/en
Application granted granted Critical
Publication of JP5108187B2 publication Critical patent/JP5108187B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce variation of current which occurs at a current mirror, and to eliminate variation in reference current between a plurality of IC chips. SOLUTION: Switching circuits SW1 and SW2 are switched over for time- division control. Thus, the variation quantity between a current source Iorg which realizes original current of current mirror and currents Iref1 and Iref2 decreases, while the current Iref1 and the current Iref2 supplied to a plurality of IC chips are equal to each other. By switching over the relationship between a plurality of IC chips and a plurality of drive current sources at a prescribed cycle, the current variation occurring at the current mirror is reduced. Since the variation in reference current between a plurality of IC chips is eliminated, a regular emission luminosity is provided on a display panel.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明はディスプレイパネル
駆動回路に関し、特に有機エレクトロルミネセンス素子
等の自発光素子からなるディスプレイパネルを用いたデ
ィスプレイ装置の駆動回路に関するBACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel drive circuit, and more particularly to a drive circuit for a display device using a display panel composed of a self-luminous element such as an organic electroluminescence element.

【０００２】[0002]

【従来の技術】薄型で低消費電力なディスプレイ装置を
実現するための自発光素子として、有機エレクトロルミ
ネッセンス（以下、ＥＬと称する）素子が知られてい
る。図５は、かかるＥＬ素子の概略構成を示す図であ
る。同図に示されているように、ＥＬ素子は、透明電極
１０１が形成されたガラス板等からなる透明基板１００
上に、電子輸送層、発光層、正孔輸送層等からなる少な
くとも１層の有機機能層１０２、及び金属電極１０３が
積層されたものである。2. Description of the Related Art An organic electroluminescence (hereinafter referred to as EL) element is known as a self-luminous element for realizing a thin and low power consumption display device. FIG. 5 is a diagram showing a schematic configuration of such an EL element. As shown in the figure, the EL element has a transparent substrate 100 made of a glass plate or the like on which a transparent electrode 101 is formed.
At least one organic functional layer 102 including an electron transport layer, a light emitting layer, a hole transport layer, and the like, and a metal electrode 103 are laminated on top.

【０００３】図６は、かかるＥＬ素子の特性を電気的に
示す等価回路である。同図に示されるように、ＥＬ素子
は、容量成分Ｃと、該容量成分に並列に結合するダイオ
ード特性の成分Ｅとによって置き換えることができる。
ここで、透明電極１０１の陽極にプラス、金属電極１０
３の陰極にマイナスの電圧を加えて透明電極及び金属電
極間に直流を印加すると、容量成分Ｃに電荷が蓄積され
る。この際、ＥＬ素子固有の障壁電圧または発光閥値電
圧を越えると、電極（ダイオード成分Ｅの陽極側）から
発光層を担う有機機能層に電流が流れ始め、この電流に
比例した強度で有機機能層１０２が発光する。FIG. 6 is an equivalent circuit that electrically shows the characteristics of such an EL element. As shown in the figure, the EL element can be replaced by a capacitance component C and a diode characteristic component E coupled in parallel with the capacitance component.
Here, the positive electrode of the transparent electrode 101, the metal electrode 10
When a negative voltage is applied to the cathode of No. 3 and a direct current is applied between the transparent electrode and the metal electrode, electric charge is accumulated in the capacitance component C. At this time, when the barrier voltage or the emission threshold voltage peculiar to the EL element is exceeded, a current starts to flow from the electrode (the anode side of the diode component E) to the organic functional layer serving as the light emitting layer, and the organic functional layer has an intensity proportional to the current. The layer 102 emits light.

【０００４】図７は、複数の上記ＥＬ素子をマトリクス
状に配列してなるＥＬディスプレイパネルを用いて画像
表示を行うＥＬディスプレイ装置の概略構成を示す図で
ある。同図において、ＥＬディスプレイパネルとしての
ＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各
々を担う陰極線（金属電極）Ｂ1〜Ｂnと、これら陰極線
Ｂ1〜Ｂn各々に交叉して配列されたｍ個の陽極線（透明
電極）Ａ1〜Ａmが形成されている。これら陰極線Ｂ1〜
Ｂn及び陽極線Ａ１〜Ａｍの交差部分の各々に、上述し
た如き構造を有するＥＬ素子Ｅ11〜Ｅnmが形成されてい
る。尚、これらＥＬ素子Ｅ11〜Ｅnm各々は、ＥＬＤＰ１
０としての１画素を担うものである。FIG. 7 is a diagram showing a schematic configuration of an EL display device for displaying an image using an EL display panel in which a plurality of EL elements are arranged in a matrix. In FIG. 1, an ELDP 10 serving as an EL display panel includes cathode lines (metal electrodes) B 1 to B n that carry the first display line to the nth display line, and an array that intersects with the cathode lines B 1 to B n. is the m anode lines (transparent electrodes) a 1 to a m are formed. These cathode lines B 1 ~
EL elements E 11 to E nm having the above-described structure are formed at the respective intersections of B n and the anode lines A 1 to Am. Incidentally, these EL elements E 11 to E nm each, ELDP1
It is responsible for one pixel as 0.

【０００５】発光制御回路１は、入力された１画面分
（ｎ行、ｍ列）の画像データを、ＥＬＤＰ１０の各画
素、すなわち上記ＥＬ素子Ｅ11〜Ｅnmの各々に対応した
画素データ群Ｄ11〜Ｄnmに変換し、これらを図８に示さ
れるが如く、１行分毎に順次、陽極線ドライブ回路２に
供給して行く。例えば、画素データＤ11〜Ｄnmとは、Ｅ
ＬＤＰ１０の第１表示ラインに属するＥＬ素子Ｅ11〜Ｅ
nm各々に対して発光を実施させるか否かを指定するｍ個
のデータビットであり、夫々、論理レベル“１”である
場合には“発光”、論理レベル“０”である場合に“非
発光”を示す。The light-emission control circuit 1 outputs the input image data for one screen (n rows, m columns) to a pixel data group D corresponding to each pixel of the ELDP 10, that is, each of the EL elements E 11 to E nm. It is converted into 11 to D nm , and these are sequentially supplied to the anode line drive circuit 2 for each row as shown in FIG. For example, the pixel data D 11 to D nm is E
EL elements E 11 to E belonging to the first display line of the LDP 10
There are m data bits that specify whether or not to perform light emission for each nm. When the logic level is "1", "light emission" is performed, and when the logic level is "0", "non-light emission" is performed. "Emission".

【０００６】また、発光制御回路１は、図８に示されて
いるように１行分毎の画素データの供給タイミングに同
期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ライ
ン各々を順次走査すべき走査線選択制御信号を陰極線走
査回路３に供給する。陽極線ドライブ回路２は、先ず、
上記画素データ群におけるｍ個のデータビットの内か
ら、“発光”を指定する論理レベル“１”のデータビッ
トを全て抽出する。次に、この抽出したデータビット各
々に対応した“列”に属する陽極線を陽極線Ａ1〜Ａmの
内から全て選択し、この選択した陽極線のみに定電流源
を接続し、所定の画素駆動電流ｉを供給する。Further, the emission control circuit 1 sequentially scans each of the first display line to the nth display line of the ELDP 10 in synchronization with the pixel data supply timing for each row as shown in FIG. The scanning line selection control signal to be supplied is supplied to the cathode line scanning circuit 3. First, the anode line drive circuit 2
From the m data bits in the pixel data group, all the data bits at the logic level "1" designating "light emission" are extracted. Next, the anode line belonging to "columns" corresponding to the data bits each and the extracted selected all from among the anode lines A 1 to A m, connects the constant current source only to the selected anode line, predetermined The pixel drive current i is supplied.

【０００７】陰極線走査回路３は、上記陰極線Ｂ1〜Ｂn
の内から、上記走査線選択制御信号で示される表示ライ
ンに対応した陰極線を択一的に選択してこの陰極線をア
ース電位に設定すると共に、その他の陰極線の各々に所
定の高電位Ｖｃｃを夫々印加する。尚、かかる高電位Ｖ
ｃｃは、ＥＬ素子が所望の輝度で発光しているときの両
端電圧（寄生容量Ｃへの充電量に基づいて決定する電
圧）とほほ同一値に設定される。The cathode ray scanning circuit 3 includes the cathode rays B 1 to B n.
Of the above, the cathode line corresponding to the display line indicated by the scanning line selection control signal is selectively selected to set this cathode line to the ground potential, and a predetermined high potential Vcc is applied to each of the other cathode lines. Apply. The high potential V
cc is set to be approximately the same value as the voltage across the EL element (voltage determined based on the amount of charge in the parasitic capacitance C) when the EL element is emitting light with a desired luminance.

【０００８】この際、上記陽極線ドライブ回路２によっ
て上記定電流源が接続された“列”と、上記陰極線走査
回路３にてアース電位に設定された表示ラインとの間に
は発光駆動電流が流れ、かかる表示ライン及び“列”に
交叉して形成されているＥＬ素子は、この発光駆動電流
に応じて発光する。一方、上記陰極線走査回路３によっ
て高電位Ｖｃｃに設定された表示ラインと、上記定電流
源が接続された“列”との間には電流が流れ込まないの
で、かかる表示ライン及び“列”に交叉して形成されて
いるＥＬ素子は非発光のままである。At this time, a light emission drive current is provided between the "column" to which the constant current source is connected by the anode line drive circuit 2 and the display line set to the ground potential by the cathode line scanning circuit 3. The EL elements formed by flowing and crossing the display lines and the "columns" emit light according to the light emission drive current. On the other hand, since no current flows between the display line set to the high potential Vcc by the cathode line scanning circuit 3 and the "column" to which the constant current source is connected, the display line and the "column" are crossed. The EL element thus formed remains non-luminous.

【０００９】以上のような動作が、画素データ群Ｄ11〜
Ｄ1m、Ｄ21〜Ｄ2m、… 、Ｄn1〜Ｄn m各々に基づいて実
施されると、ＥＬＤＰ１０の画面上には、入力された画
像データに応じた１フィールド分の発光パターン、つま
り画像が表示されるのである。[0009] The above described operation is pixel data groups D 11 ~
D 1m, D 21 ~D 2m, ..., D n1 when to D n m is performed on the basis of each, on the screen of ELDP10, 1 field of emission pattern corresponding to the input image data, i.e. image Is displayed.

【００１０】[0010]

【発明が解決しようとする課題】ここで、近年、ディス
プレイパネルの大画面化を実現するにあたり、表示ライ
ン、つまり上記陰極線Ｂの本数を増加すると共に、陽極
線Ａの本数を増加して画面の高精細化を行う必要が生じ
てきた。従って、これら陽極線Ａ及び陰極線Ｂ各々の本
数の増加につれ、陽極線ドライブ回路２及び陰極線走査
回路３各々の回路規模も増大するので、両者をＩＣ化す
るにあたり、チップ面積の増大に伴う歩留まりの悪化が
懸念される。そこで、これら陽極線ドライブ回路２及び
陰極線走査回路３各々を、夫々複数のＩＣチップで構築
することが考えられた。Here, in recent years, in order to increase the screen size of a display panel, the number of display lines, that is, the number of the cathode lines B is increased, and the number of the anode lines A is increased to increase the screen size. The need for higher definition has arisen. Therefore, as the number of each of the anode lines A and the cathode lines B increases, the circuit scale of each of the anode line drive circuit 2 and the cathode line scanning circuit 3 also increases. Therefore, when both are integrated into an IC, the yield accompanying the increase in chip area increases. There is concern about deterioration. Therefore, it has been considered to construct each of the anode line drive circuit 2 and the cathode line scanning circuit 3 with a plurality of IC chips.

【００１１】ところが、陽極線ドライブ回路２を複数の
ＩＣチップで構築すると、製造上のばらつき等により、
各ＩＣチップ間で、上記陽極線に供給すべき発光駆動電
流の電流量が異なってしまう場合がある。よって、かか
る発光駆動電流の違いによりＥＬＤＰ１０の画面上には
互いに輝度の異なる領域ができてしまうという問題があ
った。これを解決するための技術が特開２００１−４２
８２７号公報に記載されている。However, when the anode line drive circuit 2 is constructed by a plurality of IC chips, due to manufacturing variations and the like,
The amount of light emission drive current to be supplied to the anode line may differ between the IC chips. Therefore, there is a problem that regions having different brightness are formed on the screen of the ELDP 10 due to the difference in the light emission drive current. A technique for solving this is disclosed in Japanese Patent Laid-Open No. 2001-42.
No. 827.

【００１２】図９は、同公報に記載されているＥＬディ
スプレイ装置の概略構成を示す図である。同図におい
て、ＥＬディスプレイパネルとしてのＥＬＤＰ１０’に
は、第１表示ライン〜第ｎ表示ライン各々を担う陰極線
（金属電極）Ｂ1〜Ｂnと、これら陰極線Ｂ1〜Ｂn各々に
交叉して配列された２ｍ個の陽極線（透明電極）Ａ1〜
Ａ2mが形成されている。これら陰極線Ｂ1〜Ｂn及び陽極
線Ａ1〜Ａ2m各々の交叉部に、図５に示されているよう
な構造を有するＥＬ素子Ｅ1,1〜Ｅn,2mが形成されてい
る。尚、これらＥＬ素子Ｅ1,1〜Ｅn,2m各々は、ＥＬＤ
Ｐ１０’としての１画素を担うものである。FIG. 9 is a diagram showing a schematic configuration of the EL display device described in the publication. In FIG. 1, an ELDP 10 ′ as an EL display panel includes cathode lines (metal electrodes) B 1 to B n that carry the first display line to the nth display line and the cathode lines B 1 to B n, respectively. Arranged 2m anode wires (transparent electrodes) A 1 ~
A 2m is formed. EL elements E 1,1 to En , 2m having a structure as shown in FIG. 5 are formed at the intersections of the cathode lines B 1 to B n and the anode lines A 1 to A 2m . Each of the EL elements E 1,1 to En , 2m is an ELD.
It is responsible for one pixel as P10 '.

【００１３】発光制御回路１’は、図１０に示されてい
るように、上記ＥＬＤＰ１０’の第１表示ライン〜第ｎ
表示ライン各々を順次走査すべき走査線選択制御信号を
陰極線走査回路３０に供給する。陰極線走査回路３０
は、上記走査線選択制御信号で示される表示ラインに対
応した陰極線を上記ＥＬＤＰ１０’の陰極線Ｂ1〜Ｂnの
内から択一的に選択してこれをアース電位に接地すると
共に、その他の陰極線各々に所定の高電位Ｖｃｃを夫々
印加する。The light emission control circuit 1'is, as shown in FIG. 10, the first display line to the nth display line of the ELDP 10 '.
A scanning line selection control signal for sequentially scanning each display line is supplied to the cathode line scanning circuit 30. Cathode ray scanning circuit 30
Means to selectively select a cathode line corresponding to the display line indicated by the scanning line selection control signal from the cathode lines B 1 to B n of the ELDP 10 ′ and ground it to the ground potential, and the other cathode lines. A predetermined high potential Vcc is applied to each of them.

【００１４】また、発光制御回路１’は、入力された１
画面分（ｎ行、２ｍ列）の画像データをＥＬＤＰ１０’
の各画素、すなわち上記ＥＬ素子Ｅ1,1〜Ｅn,2m各々に
対応した画素データＤ1,1〜Ｄn,2mに変換し、これを第
１列〜第ｍ列に属するものと、第ｍ＋１列〜第２ｍ列に
属するものとに分割する。この際、上記第１列〜第ｍ列
に属する画素データを１表示ライン毎にグループ化した
画素データＤ1,1〜Ｄ1 ,m、Ｄ2,1〜Ｄ2,m、Ｄ3,1〜
Ｄ3,m、…、及びＤn,1〜Ｄn,m各々を、図１０に示され
ているように、第１駆動データＧＡ1-mとして、順次、
第１陽極線ドライブ回路２１に供給する。これと同時
に、発光制御回路１’は、上記第ｍ＋１列〜第２ｍ列に
属する画素データを１表示ライン毎にグループ化した画
素データＤ1,m+1〜Ｄ1,2m、Ｄ2,m+1〜Ｄ2,2m、Ｄ3,m+1
〜Ｄ3,2m、…、及びＤn,m+1〜Ｄn,2m各々を、図１０に
示されているように、第２駆動データＧＢ1-mとして、
順次、第２陽極線ドライブ回路２２に供給する。Further, the light emission control circuit 1'is
Image data for screen (n rows, 2m columns) is ELDP10 '
Of each of the pixels, that is , the pixel data D 1,1 to D n, 2m corresponding to each of the EL elements E 1,1 to En , 2m , and the pixel data D 1, 1 to D n, 2m belonging to the first to m-th columns, It is divided into those belonging to the (m + 1) th column to the 2m-th column. At this time, the pixel data belonging to the first column to the m-th column is grouped for each display line to form pixel data D 1,1 to D 1 , m , D 2,1 to D 2, m , D 3,1. ~
D 3, m, ..., and D n, 1 to D n, the m each, as shown in Figure 10, the first drive data GA 1-m, sequentially,
It is supplied to the first anode line drive circuit 21. At the same time, the light emission control circuit 1 ′ groups the pixel data belonging to the m + 1th column to the 2mth column into display pixel groups D 1, m + 1 to D 1,2m , D 2, m. +1 ~ D 2,2m , D 3, m + 1
-D3,2m , ..., and Dn , m + 1 to Dn , 2m are respectively set as the second drive data GB1 -m as shown in FIG.
The power is sequentially supplied to the second anode line drive circuit 22.

【００１５】なお、これら第１駆動データＧＡ1-m及び
第２駆動データＧＢ1-mの各々は、図１０に示されてい
るように、上記走査線選択制御信号に同期して順次、第
１陽極線ドライブ回路２１及び第２陽極線ドライブ回路
２２の各々に供給される。この際、上記第１駆動データ
群ＧＡ1-mとは、ＥＬＤＰ１０’の各表示ラインの第１
列〜第ｍ列各々に属するｍ個のＥＬ素子の各々に対し
て、発光を実施させるか否かを指定するｍ個のデータビ
ットである。また、上記第２駆動データ群ＧＢ1-mと
は、ＥＬＤＰ１０’の各表示ラインの第ｍ＋１列〜第２
ｍ列各々に属するｍ個のＥＬ素子の各々に対して、発光
を実施させるか否かを指定するｍ個のデータビットであ
る。例えば、かかるデータビットが論理レベル“１”で
ある場合には発光を実施させる一方、“０”である場合
には発光を実施させない。Each of the first drive data GA 1-m and the second drive data GB 1-m is sequentially synchronized with the scanning line selection control signal as shown in FIG. It is supplied to each of the first anode line drive circuit 21 and the second anode line drive circuit 22. At this time, the first drive data group GA 1-m is the first of the display lines of the ELDP 10 ′.
These are m data bits that specify whether or not to emit light for each of the m EL elements belonging to each of the column to the m-th column. The second drive data group GB 1-m means the (m + 1) th column to the 2nd column of each display line of the ELDP 10 ′.
These are m data bits that specify whether or not to emit light for each of the m EL elements belonging to each of the m columns. For example, when the data bit is at the logic level "1", the light emission is performed, while when the data bit is "0", the light emission is not performed.

【００１６】図１１は、駆動回路としての上記第１陽極
線ドライブ回路２１及び第２陽極線ドライブ回路２２各
々の内部構成を示す図である。尚、上記第１陽極線ドラ
イブ回路２１及び第２陽極線ドライブ回路２２の各々
は、互いに異なる２つのＩＣチップ内に夫々構築され
る。同図において、第１陽極線ドライブ回路２１は、基
準電流制御回路ＲＣ、制御電流出力回路ＣＯ、スイッチ
ブロックＳＢ、並びに、ｍ個の電流駆動源としてのトラ
ンジスタＱ1〜Ｑm及び抵抗Ｒ1〜Ｒmから構成される。FIG. 11 is a diagram showing the internal structure of each of the first anode line drive circuit 21 and the second anode line drive circuit 22 as a drive circuit. The first anode line drive circuit 21 and the second anode line drive circuit 22 are respectively built in two different IC chips. In the figure, the first anode line drive circuit 21 includes a reference current control circuit RC, a control current output circuit CO, a switch block SB, and transistors Q 1 to Q m and resistors R 1 to as m current drive sources. It consists of R m .

【００１７】基準電流制御回路ＲＣにおけるトランジス
タＱbのエミッタには抵抗Ｒ0を介して所定電圧ＶBEが接
続されており、そのベース及びコレクタにはトランジス
タＱ aのコレクタが接続されている。演算増幅器ＯＰに
は所定の基準電位ＶREFと、トランジスタＱaのエミッタ
電位が入力されており、その出力電位は、トランジスタ
Ｑaのベースに入力される。トランジスタＱaのエミッタ
は、抵抗Ｒpを介してアース電位に接地されている。以
上の如き構成により、トランジスタＱaのコレクタ−エ
ミッタ間には基準電流ＩREF（＝ＶREF／Ｒp）が流れる
ことになる。Transistor in the reference current control circuit RC
QbResistor R for the emitter of0Through the predetermined voltage VBEContact
The bases and collectors are
Q aThe collector of is connected. For operational amplifier OP
Is a predetermined reference potential VREFAnd transistor QaThe emitter of
The potential is input, and the output potential is the transistor
QaEntered in the base of. Transistor QaThe emitter of
Is the resistance RpGrounded to the ground potential. Since
With the above configuration, the transistor QaCollector of
Reference current I between the mittersREF(= VREF/ Rp) Flows
It will be.

【００１８】トランジスタＱ1〜Ｑm各々のエミッタに
は、抵抗Ｒ１〜Ｒｍ各々を介して画素駆動電位ＶBEが印
加されており、更に、夫々のベースには上記トランジス
タＱbのベースが接続されている。この際、上記抵抗
Ｒr、及びＲ1〜Ｒm各々の抵抗値は同一であり、更に、
上記トランジスタＱ1〜Ｑm、Ｑa及びＱbの各々は、互い
に同一特性を有するものである。よって、上記基準電流
制御回路ＲＣと、トランジスタＱ1〜Ｑmとは電流ミラー
回路（以下、カレントミラーと呼ぶ）を構成することに
なり、トランジスタＱ1〜Ｑm各々のエミッタ−コレクタ
間には、上記基準電流ＩREFと同一の電流値を有する発
光駆動電流ｉが流れ、これが出力されることになる。The pixel drive potential V BE is applied to the emitters of the transistors Q 1 to Q m via the resistors R 1 to R m , and the bases of the transistors Q b are connected to the respective bases. ing. At this time, the resistances of the resistors R r and R 1 to R m are the same, and further,
Each of the transistors Q 1 to Q m , Q a and Q b has the same characteristics. Therefore, the reference current control circuit RC and the transistors Q 1 to Q m form a current mirror circuit (hereinafter, referred to as a current mirror), and the emitter-collector of each of the transistors Q 1 to Q m. , The light emission drive current i having the same current value as the reference current I REF flows and is output.

【００１９】スイッチブロックＳＢには、上記トランジ
スタＱ1〜Ｑm各々から出力された発光駆動電流ｉを夫
々、出力端Ｘ1〜Ｘmの各々に導出するｍ個のスイッチン
グ素子Ｓ1〜Ｓmが設けられている。この際、第１陽極線
ドライブ回路２１のスイッチブロックＳＢでは、上記発
光制御回路１’から供給された第１駆動データＧＡ1〜
ＧＡm各々の論理レベルに応じて、上記スイッチング素
子Ｓ1〜Ｓm各々が独立してオン／オフ制御される。例え
ば、第１駆動データＧＡ1が論理レベル“０”のときに
は、スイッチング素子Ｓ1はオフ状態となる一方、かか
る第１駆動データＧＡ1が論理レベル“１”のときに
は、オン状態となってトランジスタＱ１から供給された
発光駆動電流ｉを出力端Ｘ１に導出する。また、第１駆
動データＧＡ mが論理レベル“０”のときには、スイッ
チング素子Ｓmはオフ状態となる一方、論理レベル
“１”である場合にはオン状態となってトランジスタＱ
mから供給された発光駆動電流ｉを出力端Ｘmに導出す
る。このように、上記トランジスタＱ1〜Ｑmの各々から
出力された発光駆動電流ｉは、出力端Ｘ1〜Ｘmの各々を
介して、図９に示されているように、ＥＬＤＰ１０’の
陽極線Ａ1〜Ａmの各々に供給される。The switch block SB has the above-mentioned transitions.
Star Q1~ QmThe light emission drive current i output from each
Output end X1~ XmM switchons leading to each
Element S1~ SmIs provided. At this time, the first anode wire
In the switch block SB of the drive circuit 21,
First drive data GA supplied from the light control circuit 1 '1~
GAmDepending on the logic level of each, the switching element
Child S1~ SmEach is independently turned on / off. example
For example, the first drive data GA1Is at logic level "0"
Is the switching element S1Turns off while the heels
First drive data GA1Is at logic level "1"
Is turned on and supplied from the transistor Q1
The light emission drive current i is led to the output terminal X1. Also, the first drive
Motion data GA mIs a logic level "0", the switch
Holding element SmTurns off while the logic level
If it is "1", the transistor Q is turned on.
mThe light emission drive current i supplied from the output terminal XmDerive to
It Thus, the transistor Q1~ QmFrom each of
The emitted light emission drive current i is output X1~ XmEach of
Through the ELDP 10 ', as shown in FIG.
Anode wire A1~ AmSupplied to each of the.

【００２０】制御電流出力回路ＣＯにおけるトランジス
タＱ0のエミッタには抵抗Ｒ0を介して画素駆動電位ＶBE
が印加されており、そのベースには上記基準電流制御回
路ＲＣにおけるトランジスタＱbのベースが接続されて
いる。この際、上記抵抗Ｒ0の抵抗値は、基準電流制御
回路ＲＣにおける抵抗Ｒrと同一であり、更に、トラン
ジスタＱ0は、基準電流制御回路ＲＣにおけるトランジ
スタＱａ及びＱｂ各々と同一特性を有するものである。
よって、制御電流出力回路ＣＯにおけるトランジスタＱ
0と、上記基準電流制御回路ＲＣとはカレントミラーを
形成することになり、上記トランジスタＱ0のエミッタ
−コレクタ間には、上記基準電流ＩREFと同一電流量の
電流が流れる。制御電流出力回路ＣＯは、かかる電流を
制御電流ｉｃとし、これを出力端Ｉoutを介して第２陽
極線ドライブ回路２２の入力端Ｉinに供給する。つま
り、第１陽極線ドライブ回路２１がＥＬＤＰ１０’の陽
極線Ａ1〜Ａmの各々に供給する発光駆動電流ｉと同一の
電流が、制御電流ｉｃとして第２陽極線ドライブ回路２
２に供給されるのである。The emitter of the transistor Q 0 in the control current output circuit CO is connected to the pixel drive potential V BE via the resistor R 0.
There are applied, the base of the transistor Q b in the reference current control circuit RC is connected to its base. At this time, the resistance value of the resistor R 0 is the same as the resistance R r of the reference current control circuit RC, and the transistor Q 0 has the same characteristics as the transistors Qa and Qb of the reference current control circuit RC. Is.
Therefore, the transistor Q in the control current output circuit CO
0 and the reference current control circuit RC form a current mirror, and a current having the same amount as the reference current I REF flows between the emitter and collector of the transistor Q 0 . The control current output circuit CO uses the current as a control current ic, and supplies this to the input end I in of the second anode line drive circuit 22 via the output end I out . That is, anode lines A 1 to A respective same current and the light emission drive current i supplied to the m of the first anode line drive circuit 21 is ELDP10 'is second anode lines as the control current ic drive circuit 2
2 is supplied.

【００２１】第２陽極線ドライブ回路２２は、駆動電流
制御回路ＣＣ、スイッチブロックＳＢ、並びに、ｍ個の
電流駆動源としてのトランジスタＱ1〜Ｑm及び抵抗Ｒ1
〜Ｒmから構成される。駆動電流制御回路ＣＣにおける
トランジスタＱｃのコレクタ及びベースは、上記入力端
Ｉinに接続されており、そのエミッタは抵抗ＲQ1を介し
てアース電位に接地されている。よって、上記第１陽極
線ドライブ回路２１から出力された制御電流ｉｃは、そ
の入力端Ｉinを介してトランジスタＱcのコレクタ−エ
ミッタ間に流れる。The second anode line drive circuit 22 includes a drive current control circuit CC, a switch block SB, and transistors Q 1 to Q m and resistors R 1 as m current drive sources.
It consists of ~R m. The collector and base of the transistor Qc in the drive current control circuit CC are connected to the input terminal I in , and the emitter thereof is grounded to the ground potential via the resistor R Q1 . Therefore, the control current ic output from the first anode line drive circuit 21 flows between the collector and the emitter of the transistor Q c via the input terminal I in thereof.

【００２２】また、駆動電流制御回路ＣＣにおけるトラ
ンジスタＱeのエミッタには抵抗ＲSを介して画素駆動電
位ＶBEが印加されており、そのベース及びコレクタには
トランジスタＱdのコレクタが接続されている。かかる
トランジスタＱdのベースは上記トランジスタＱcのコレ
クタ及びベースに夫々接続されており、そのエミッタは
上記抵抗ＲQ2を介してアース電位に接地されている。こ
の際、第１陽極線ドライブ回路２１のトランジスタＱ0
と、上記トランジスタＱc、Ｑd、及びＱeの各々とは同
一特性のトランジスタであり、更に、第１陽極線ドライ
ブ回路２１における抵抗Ｒ0と上記抵抗ＲSとは同一抵抗
値である。よって、上記第１陽極線ドライブ回路２１か
ら供給された制御電流ｉｃと同一の電流が上記トランジ
スタＱdのコレクタ−エミッタ間に流れる。Further, the pixel drive potential V BE is applied to the emitter of the transistor Q e in the drive current control circuit CC via the resistor R S , and the collector of the transistor Q d is connected to the base and collector thereof. There is. The base of the transistor Q d is connected to the collector and the base of the transistor Q c , respectively, and the emitter thereof is grounded to the ground potential via the resistor R Q2 . At this time, the transistor Q 0 of the first anode line drive circuit 21
And the transistors Q c , Q d , and Q e have the same characteristics, and the resistance R 0 and the resistance R S in the first anode line drive circuit 21 have the same resistance value. Therefore, the same current as the control current ic supplied from the first anode line drive circuit 21 flows between the collector and the emitter of the transistor Q d .

【００２３】また、第２陽極線ドライブ回路２２におけ
るトランジスタＱ1〜Ｑm各々のエミッタには、抵抗Ｒ1
〜Ｒm各々を介して画素駆動電位ＶBEが印加されてお
り、更に、夫々のベースには上記トランジスタＱeのベ
ースが接続されている。この際、上記抵抗ＲS、及びＲ1
〜Ｒm各々の抵抗値は同一であり、更に、上記トランジ
スタＱ1〜Ｑm、Ｑｄ及びＱｅの各々は、互いに同一特性
を有するものである。よって、上記駆動電流制御回路Ｃ
Ｃと、トランジスタＱ1〜Ｑmとはカレントミラーを構成
することになり、トランジスタＱ1〜Ｑm各々のエミッタ
−コレクタ間には、上記第１陽極線ドライブ回路２１か
ら供給された制御電流ｉｃと同一の電流量を有する発光
駆動電流ｉが流れ、これが夫々出力される。すなわち、
上記駆動電流制御回路ＣＣにより、第２陽極線ドライブ
回路２２のトランジスタＱ1〜Ｑm各々から出力される発
光駆動電流ｉは、第１陽極線ドライブ回路２１が出力し
た発光駆動電流と同一の電流量となるように調整される
のである。A resistor R 1 is provided at the emitter of each of the transistors Q 1 to Q m in the second anode line drive circuit 22.
Pixel drive potential V BE is applied via each of R m to R m, and the bases of the transistors Q e are connected to the respective bases. At this time, the resistors R S and R 1
To R m, respectively of the resistance value is the same, further, the transistor Q 1 to Q m, each of Qd and Qe are those having the same characteristics. Therefore, the drive current control circuit C
C and the transistors Q 1 to Q m form a current mirror, and the control current ic supplied from the first anode line drive circuit 21 is provided between the emitter and collector of each of the transistors Q 1 to Q m. A light emission drive current i having the same amount of current as the above flows and is output respectively. That is,
By the driving current control circuit CC, the light emission drive current i output from the transistor Q 1 to Q m, respectively of the second anode line drive circuit 22, light emission driving current and the same current first anode line drive circuit 21 has output It is adjusted to be the quantity.

【００２４】スイッチブロックＳＢには、上記トランジ
スタＱ1〜Ｑm各々から出力された発光駆動電流ｉを夫
々、出力端Ｘ1〜Ｘmの各々に導出するｍ個のスイッチン
グ素子Ｓ1〜Ｓmが設けられている。この際、第２陽極線
ドライブ回路２２のスイッチブロックＳＢでは、上記発
光制御回路１’から供給された第２駆動データＧＢ１〜
ＧＢｍ各々の論理レベルに応じて、上記スイッチング素
子ＳＩ〜Ｓｍ各々が独立してオン／オフ制御される。In the switch block SB, m switching elements S 1 to S m for deriving the light emission drive currents i output from the transistors Q 1 to Q m to the output terminals X 1 to X m , respectively. Is provided. At this time, in the switch block SB of the second anode line drive circuit 22, the second drive data GB1 to GB1 supplied from the light emission control circuit 1 '
The switching elements SI to Sm are independently turned on / off according to the logic level of each GBm.

【００２５】例えば、第２駆動データＧＢ1が論理レベ
ル“０”のときには、スイッチング素子Ｓ1はオフ状態
となる一方、かかる第２駆動データＧＢ1が論理レベル
“１”のときには、オン状態となってトランジスタＱ1
から供給された発光駆動電流ｉを出力端Ｘ1に導出す
る。また、第２駆動データＧＢmが論理レベル“０”の
ときには、スイッチング素子Ｓmはオフ状態となる一
方、論理レベル“１”である場合にはオン状態となって
トランジスタＱmから供給された発光駆動電流ｉを出力
端Ｘmに導出する。このように、第２陽極線ドライブ回
路２２のトランジスタＱ1〜Ｑm各々から出力された発光
駆動電流ｉは、出力端Ｘ1〜Ｘmの各々を介して、図９に
示されているように、ＥＬＤＰ１０’の陽極線Ａm+1〜
Ａ2mの各々に供給される。For example, when the second drive data GB 1 is at the logic level "0", the switching element S 1 is in the off state, while when the second drive data GB 1 is at the logic level "1", it is in the on state. Turned transistor Q 1
The light emission drive current i supplied from is output to the output terminal X 1 . Further, when the second drive data GB m is the logic level “0”, the switching element S m is in the off state, and when the second drive data GB m is the logic level “1”, it is in the on state and supplied from the transistor Q m . The light emission drive current i is led to the output terminal X m . As described above, the light emission drive current i output from each of the transistors Q 1 to Q m of the second anode line drive circuit 22 is output through each of the output terminals X 1 to X m as shown in FIG. And the anode wire A m + 1 of ELDP 10 ′
It is supplied to each A 2m .

【００２６】以上のように、上記公報に記載されている
駆動回路では、陽極線ドライブ回路内に、発光駆動電流
を発生させるための電流源（トランジスタＱ1〜Ｑm）の
他に、この発光駆動電流を、入力された制御電流に応じ
た電流量に維持する駆動電流制御回路ＣＣと、かかる発
光駆動電流自体を制御電流として出力する制御電流出力
回路ＣＯとを設ける構成としている。ここで、ディスプ
レイパネルの陽極線を、夫々個別のＩＣチップ内に構築
された複数の陽極線ドライブ回路で分担して駆動するに
あたり、第１の陽極線ドライブ回路は、第２の陽極線ド
ライブ回路が実際に出力した発光駆動電流に基づいて、
その出力すべき発光駆動電流の電流量を制御する。よっ
て、たとえ各ＩＣチップ（陽極線ドライブ回路として
の）間に特性のばらつきがあっても、各々から出力され
る発光駆動電流の電流量は略同一になるので、ディスプ
レイパネル上において均一な発光輝度が得られるように
なるのである。As described above, in the drive circuit described in the above publication, in addition to the current sources (transistors Q 1 to Q m ) for generating the light emission drive current, the light emission is performed in the anode line drive circuit. A drive current control circuit CC that maintains the drive current at a current amount according to the input control current, and a control current output circuit CO that outputs the light emission drive current itself as a control current are provided. Here, when the anode lines of the display panel are shared by the plurality of anode line drive circuits constructed in the individual IC chips and are driven, the first anode line drive circuit is the second anode line drive circuit. Based on the light emission drive current actually output by
The amount of light emission drive current to be output is controlled. Therefore, even if there are variations in characteristics among the IC chips (as anode line drive circuits), the amount of light emission drive current output from each is substantially the same, so that uniform light emission brightness is displayed on the display panel. Will be obtained.

【００２７】上述した公報に記載されている技術におい
ては、ＩＣチップで構成される第１陽極線ドライブ回路
２１から、他のＩＣチップで構成される第２陽極線ドラ
イブ回路２２に基準電流を渡す際、カレントミラーを用
いている。このため、カレントミラーで電流ばらつきが
生じると、複数のＩＣチップ間で、出力電流がばらつい
てしまう。すると、ディスプレイパネル上において均一
な発光輝度が得られないという欠点がある。In the technique described in the above-mentioned publication, the reference current is passed from the first anode line drive circuit 21 formed of an IC chip to the second anode line drive circuit 22 formed of another IC chip. At that time, a current mirror is used. For this reason, if a current variation occurs in the current mirror, the output current varies among a plurality of IC chips. Then, there is a drawback that uniform emission brightness cannot be obtained on the display panel.

【００２８】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はカレントミラ
ーで発生する電流ばらつきを小さくすることができ、ま
た複数のＩＣチップ間での基準電流のばらつきをなくす
ことのできるディスプレイパネル駆動回路を提供するこ
とである。The present invention has been made in order to solve the above-mentioned drawbacks of the prior art, and the object thereof is to reduce the current variation generated in the current mirror and to reduce the reference current between a plurality of IC chips. It is an object of the present invention to provide a display panel drive circuit which can eliminate the variation of

【００２９】[0029]

【課題を解決するための手段】本発明の請求項１による
ディスプレイパネル駆動回路は、複数のＩＣチップに電
流を供給し、この供給された電流によって前記複数のＩ
Ｃチップから出力される駆動出力によってディスプレイ
パネルを駆動するディスプレイパネル駆動回路であっ
て、前記複数のＩＣチップそれぞれに対応して設けられ
対応するＩＣチップに駆動電流を出力する駆動電流供給
手段と、前記ＩＣチップと前記駆動電流供給手段との対
応関係を所定周期で切り替えるスイッチング手段とを含
むことを特徴とする。A display panel drive circuit according to claim 1 of the present invention supplies a current to a plurality of IC chips, and the plurality of ICs are supplied by the supplied current.
A display panel drive circuit for driving a display panel by a drive output output from a C chip, wherein the drive current supply means is provided corresponding to each of the plurality of IC chips and outputs a drive current to the corresponding IC chip. It is characterized by including a switching means for switching the correspondence between the IC chip and the drive current supply means at a predetermined cycle.

【００３０】本発明の請求項２によるディスプレイパネ
ル駆動回路は、請求項１において、前記駆動電流供給手
段に共通に設けられた基準電流源を更に含み、前記基準
電流源と前記駆動電流供給手段とによって電流ミラー回
路が構成されることを特徴とする。本発明の請求項３に
よるディスプレイパネル駆動回路は、請求項１又は２に
おいて、前記複数のＩＣチップは３以上のＩＣチップを
含み、前記駆動電流供給源と前記ＩＣチップとの対応関
係が所定周期でローテーションされて切り替わることを
特徴とする。A display panel drive circuit according to a second aspect of the present invention is the display circuit drive circuit according to the first aspect, further including a reference current source provided in common to the drive current supply means, the reference current source and the drive current supply means. It is characterized in that a current mirror circuit is configured by. The display panel drive circuit according to claim 3 of the present invention is the display panel drive circuit according to claim 1 or 2, wherein the plurality of IC chips include three or more IC chips, and the correspondence relationship between the drive current supply source and the IC chip is a predetermined cycle. It is characterized by being rotated by and switching.

【００３１】本発明の請求項４によるディスプレイパネ
ル駆動回路は、請求項１乃至３のいずれか１項におい
て、前記ディスプレイパネルは、前記ＩＣチップから出
力される駆動出力によってそれぞれ駆動される複数のエ
レクトロルミネッセンス素子によって構成されているこ
とを特徴とする。要するに、複数のＩＣチップと複数の
駆動電流供給源との対応関係（電気的接続関係）を所定
周期で切り替えることにより、カレントミラーで発生す
る電流ばらつきを小さくすることができる。また複数の
ＩＣチップ間での基準電流のばらつきをなくすことがで
きるので、ディスプレイパネル上において均一な発光輝
度が得られる。A display panel driving circuit according to a fourth aspect of the present invention is the display panel driving circuit according to any one of the first to third aspects, in which the display panel is driven by a plurality of electromotive outputs output from the IC chips. It is characterized by being constituted by a luminescence element. In short, by switching the correspondence relationship (electrical connection relationship) between the plurality of IC chips and the plurality of driving current supply sources in a predetermined cycle, it is possible to reduce the current variation generated in the current mirror. Further, since it is possible to eliminate variations in the reference current among a plurality of IC chips, it is possible to obtain uniform light emission brightness on the display panel.

【００３２】[0032]

【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図においては、他の図と同等部分に同一符号
が付されている。図１は本発明によるディスプレイパネ
ル駆動回路の実施の一形態における主要部分の構成を示
す図である。同図には基準電流生成回路が示されてい
る。本例においては、基準電流の供給先のＩＣチップが
２つである場合が示されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. In each of the drawings referred to in the following description, the same parts as those in the other drawings are designated by the same reference numerals. FIG. 1 is a diagram showing a configuration of a main part in an embodiment of a display panel drive circuit according to the present invention. A reference current generation circuit is shown in FIG. In this example, the case where the number of IC chips to which the reference current is supplied is two is shown.

【００３３】同図に示されているように、基準電流生成
回路２０は、電流源Ｉorgと、この電流源Ｉorgと共に基
準電流源を構成するトランジスタＱ20と、電流源Ｉorg
及びトランジスタＱ20を共通の基準電流源とし、この基
準電流源と共にカレントミラーを構成するトランジスタ
Ｑ21及びＱ22とを含んで構成されている。トランジスタ
Ｑ21、Ｑ22からそれぞれ導出される電流Ｉcm1、Ｉ
cm2は、ＩＣチップであるドライブ回路２１、２２（図
示せず）に与えられる。[0033] As shown in the figure, the reference current generating circuit 20 includes a current source I org, a transistor Q 20 constituting the reference current source with the current source I org, current source I org
And a transistor Q 20 as a common reference current source, and transistors Q 21 and Q 22 that form a current mirror together with the reference current source are included. Currents I cm1 and I cm respectively derived from the transistors Q 21 and Q 22
cm2 is given to the drive circuits 21 and 22 (not shown) which are IC chips.

【００３４】さらに、基準電流生成回路２０には、トラ
ンジスタＱ21、Ｑ22からそれぞれ導出される電流
Ｉcm1、Ｉcm2と、図示せぬドライブ回路２１、２２との
対応関係を所定周期で切り替えるスイッチング回路ＳＷ
１、ＳＷ２が設けられている。すなわち、トランジスタ
Ｑ21、Ｑ22からそれぞれ導出される電流Ｉcm1、Ｉ
cm2は、このスイッチング回路ＳＷ１、ＳＷ２によって
切り替えられ、出力電流Ｉref1、Ｉ ref2として図示せぬ
ドライブ回路２１、２２に与えられる。Further, the reference current generating circuit 20 includes a transistor.
Register Qtwenty one, Qtwenty twoCurrent derived from
Icm1, Icm2And drive circuits 21 and 22 not shown
Switching circuit SW that switches the correspondence relationship at a predetermined cycle
1, SW2 are provided. Ie transistor
Qtwenty one, Qtwenty twoCurrent I derived fromcm1, I
cm2By the switching circuits SW1 and SW2
Switched, output current Iref1, I ref2Not shown as
It is given to the drive circuits 21 and 22.

【００３５】スイッチング回路ＳＷ１、ＳＷ２を切り替
えて時分割制御を行うことにより、カレントミラーの元
電流を実現する電流源Ｉorgと電流Ｉref1、Ｉref2との
ばらつきの量は減少し、さらに電流Ｉref1と電流Ｉref2
とが等しくなる。具体的には、カレントミラーの元電流
Ｉorgとカレントミラーで生成した電流Ｉcm1との電流ば
らつき量をΔＩ1、カレントミラーの元電流Ｉorgとカレ
ントミラーで生成した電流Ｉcm2との電流ばらつき量を
ΔＩ2とすると、スイッチング回路の出力電流Ｉ ref1、
Ｉref2は電流ばらつきも時分割されるため、ばらつきの
平均は以下のようになる。Switching the switching circuits SW1 and SW2
By performing time-sharing control,
Current source I that realizes currentorgAnd current Iref1, Iref2With
The amount of variation is reduced and the current Iref1And current Iref2
And are equal. Specifically, the original current of the current mirror
IorgAnd the current I generated by the current mirrorcm1And the current
The amount of fluctuation is ΔI1, The original current I of the current mirrororgAnd boyfriend
Current I generated by the mirrorcm2And the amount of current variation with
ΔI2Then, the output current I of the switching circuit ref1,
Iref2The current variation is also time-shared, so
The average is as follows.

【００３６】 ばらつきの平均＝１／２ × √（ΔＩ1 2＋ΔＩ2 2） ここで、ΔＩ1、ΔＩ2＝ΔＩとすれば、 ばらつきの平均＝１／√２ × ΔＩ となり、カレントミラーで生成した電流Ｉcm1、Ｉcm2の
電流ばらつき量よりも小さくなる。Average of variation = 1/2 × √ (ΔI 1 2 + ΔI 2 2 ) Here, if ΔI 1 and ΔI 2 = ΔI, then the average of variation = 1 / √2 × ΔI, which is generated by the current mirror. It becomes smaller than the amount of variation in the currents I cm1 and I cm2 .

【００３７】また、スイッチング回路の出力電流
Ｉref1、Ｉref2は等しいことから複数のＩＣチップを用
いてディスプレイパネル駆動回路を構成した場合であっ
ても、ＩＣチップ間の出力電流のばらつきを小さくする
ことができる。ここで、スイッチング回路の切り替え
は、陰極線信号の切り替えタイミングで行う。図２
（ａ）は、スイッチング回路の切り替えタイミングを示
すタイミングチャートである。同図には、カレントミラ
ーで生成した電流Ｉcm1、Ｉcm2がスイッチング回路ＳＷ
１、ＳＷ２の切り替え動作によって出力電流Ｉref1又は
Ｉref2として出力される様子が示されている。Further, since the output currents I ref1 and I ref2 of the switching circuit are equal to each other, even when the display panel drive circuit is configured by using a plurality of IC chips, the variation in the output current between the IC chips is reduced. be able to. Here, switching of the switching circuit is performed at the switching timing of the cathode ray signal. Figure 2
(A) is a timing chart which shows the switching timing of a switching circuit. In the figure, the currents I cm1 and I cm2 generated by the current mirror are the switching circuit SW.
It is shown that the output current I ref1 or I ref2 is output by the switching operation of SW1 and SW2.

【００３８】同図に示されているように、陰極線１，
２，３…のオフとなるタイミングでスイッチング回路の
切り替えを行うと、電流Ｉref1と電流Ｉref2との切り替
えに伴うノイズを軽減できる。これにより、ディスプレ
イ画面のちらつき等の悪影響を避けることができ、良好
な画像表示を実現できる。図３には、基準電流生成回路
２０と、第１の陽極線ドライブ回路２１及び第２の陽極
線ドライブ回路２２との接続関係が示されている。同図
を参照すると、上述したスイッチング回路ＳＷ１、ＳＷ
２の切り替え動作によって出力される出力電流Ｉref1が
第１の陽極線ドライブ回路２１にカレントミラーの基準
電流として入力され、出力電流Ｉref2が第２の陽極線ド
ライブ回路２２にカレントミラーの基準電流として入力
されている。As shown in FIG.
By switching the switching circuits at the timing when the switches 2, 3, ... Are turned off, noise accompanying switching between the current I ref1 and the current I ref2 can be reduced. As a result, adverse effects such as flickering of the display screen can be avoided, and good image display can be realized. FIG. 3 shows the connection relationship between the reference current generation circuit 20 and the first anode line drive circuit 21 and the second anode line drive circuit 22. Referring to the figure, the above-mentioned switching circuits SW1 and SW
The output current I ref1 output by the switching operation of 2 is input to the first anode line drive circuit 21 as the reference current of the current mirror, and the output current I ref2 is input to the second anode line drive circuit 22 of the current mirror reference current. Has been entered as.

【００３９】以上説明した基準電流生成回路２０のスイ
ッチング回路の出力電流Ｉref1と出力電流Ｉref2とが等
しいので、それぞれ異なるＩＣチップで構成された第１
の陽極線ドライブ回路２１、第２の陽極線ドライブ回路
２２にそれぞれ供給される電流のばらつきを小さくする
ことができる。図４にはスイッチング回路ＳＷ１、ＳＷ
２の構成例が示されている。同図において、スイッチン
グ回路ＳＷ１、ＳＷ２は、共にＭＯＳ（Ｍｅｔａｌ ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ
等によって構成されている。Since the output current I ref1 and the output current I ref2 of the switching circuit of the reference current generating circuit 20 described above are equal to each other, the first ICs composed of different IC chips respectively.
It is possible to reduce variations in the currents supplied to the anode line drive circuit 21 and the second anode line drive circuit 22, respectively. The switching circuits SW1 and SW are shown in FIG.
2 is shown. In the figure, switching circuits SW1 and SW2 are both MOS (Metal o
xide Semiconductor) transistor or the like.

【００４０】同図に示されているスイッチング回路ＳＷ
１、ＳＷ２は、それぞれ対応するＩＣチップのチャネル
番号Ｎから出力される電流が入力される２つのアナログ
スイッチ４１及び４２と、アナログスイッチ４３及び４
４とを含んで構成されている。アナログスイッチ４１、
４２、４３及び４４は、共に、ソース及びドレインを共
通とするＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトラン
ジスタによって構成されている。そして、これらＮ型Ｍ
ＯＳトランジスタ及びＰ型ＭＯＳトランジスタのゲート
がスイッチング制御端子となり、互いに反転した信号に
よりオンオフが制御される。Switching circuit SW shown in FIG.
1 and SW2 are two analog switches 41 and 42 to which the current output from the channel number N of the corresponding IC chip is input, and analog switches 43 and 4, respectively.
4 is included. Analog switch 41,
42, 43, and 44 are each composed of an N-type MOS transistor and a P-type MOS transistor having a common source and drain. And these N type M
The gates of the OS transistor and the P-type MOS transistor serve as a switching control terminal, and ON / OFF is controlled by mutually inverted signals.

【００４１】また、同図においては、上記スイッチング
制御端子であるゲートにパルス２０１を反転して与える
インバータＩＮＶとを含んで構成されている。なお、イ
ンバータＩＮＶは、例えば周知のＣＭＯＳ（Ｃｏｍｐｌ
ｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）インバータ回路で構成する。アナ
ログスイッチ４１のＮ型ＭＯＳトランジスタ、アナログ
スイッチ４２のＰ型ＭＯＳトランジスタ、アナログスイ
ッチ４３のＰ型ＭＯＳトランジスタ及びアナログスイッ
チ４４のＮ型ＭＯＳトランジスタにはパルス２０１がそ
のまま入力されるのに対し、アナログスイッチ４１のＰ
型ＭＯＳトランジスタ、アナログスイッチ４２のＮ型Ｍ
ＯＳトランジスタ、アナログスイッチ４３のＮ型ＭＯＳ
トランジスタ及びアナログスイッチ４４のＰ型ＭＯＳト
ランジスタには出力パルス２０１がインバータＩＮＶに
よって論理反転されて入力される。このため、パルス２
０１がハイレベルのときにアナログスイッチ４１、４４
がオン状態で、アナログスイッチ４２、４３がオフ状態
となる。一方、パルス２０１がローレベルのときにアナ
ログスイッチ４１、４４がオフ状態で、アナログスイッ
チ４２、４３がオン状態となる。Further, in the figure, it is configured to include an inverter INV which inverts and supplies the pulse 201 to the gate which is the switching control terminal. The inverter INV is, for example, a well-known CMOS (Compl).
elementary Metal Oxide Semi
It is composed of an inverter circuit. While the pulse 201 is directly input to the N-type MOS transistor of the analog switch 41, the P-type MOS transistor of the analog switch 42, the P-type MOS transistor of the analog switch 43, and the N-type MOS transistor of the analog switch 44, the analog switch 41 P
Type MOS transistor, N type M of analog switch 42
N-type MOS of OS transistor and analog switch 43
The output pulse 201 is logically inverted and input to the transistor and the P-type MOS transistor of the analog switch 44 by the inverter INV. Therefore, pulse 2
When 01 is high level, analog switches 41 and 44
Is on, the analog switches 42 and 43 are off. On the other hand, when the pulse 201 is at the low level, the analog switches 41 and 44 are off, and the analog switches 42 and 43 are on.

【００４２】前者の期間内においては、電流Ｉcm1が出
力電流Ｉref1として導出され、かつ、電流Ｉcm2が出力
電流Ｉref2として導出される。一方、後者の期間内にお
いては、電流Ｉcm1が出力電流Ｉref2として導出され、
かつ、電流Ｉcm2が出力電流Ｉ ref1として導出される。
以上のようにスイッチング回路を構成することにより、
複数のＩＣチップを用いてディスプレイパネル駆動回路
を構成した場合であっても、ＩＣチップ間の出力電流の
ばらつきを小さくすることができる。Within the former period, the current Icm1Out
Force current Iref1And the current Icm2Output
Current Iref2Is derived as On the other hand, within the latter period
The current Icm1Is the output current Iref2Is derived as
And the current Icm2Is the output current I ref1Is derived as
By configuring the switching circuit as described above,
Display panel drive circuit using a plurality of IC chips
Even when configured, the output current between IC chips
The variation can be reduced.

【００４３】なお、本実施例では基準電流生成回路２０
をＩＣチップ１，ＩＣチップ２の外部に設けた例を示し
たが、基準電流生成回路２０をＩＣチップ１の内部に設
けて、出力電流Ｉref1をＩＣチップ１に供給し、出力電
流Ｉref2をＩＣチップ２に供給するようにしても良い。
この場合、ＩＣチップ１をマスターＩＣ、ＩＣチップ２
をスレーブＩＣとして、２チップのみで構成可能にな
る。In this embodiment, the reference current generating circuit 20
Although the example in which the IC is provided outside the IC chip 1 and the IC chip 2 is shown, the reference current generation circuit 20 is provided inside the IC chip 1 to supply the output current I ref1 to the IC chip 1 and to output the output current I ref2. May be supplied to the IC chip 2.
In this case, the IC chip 1 is the master IC and the IC chip 2 is
Can be configured with only two chips as a slave IC.

【００４４】また、以上はＩＣチップを２つ用いた場合
について説明したが、より多くのＩＣチップを用いた場
合においても同様にＩＣチップと駆動電流供給源との対
応関係（電気的接続状態）を所定周期で切り替えること
により、ＩＣチップ間の出力電流のばらつきを小さくす
ることができる。例えば、複数のＩＣチップに対して、
複数の駆動電流源を用意し、ＩＣチップと駆動電流源と
の接続を所定周期で順にローテーションしながら切り替
えると、複数のＩＣチップへの駆動電流は平均化され、
ほぼ同レベルとすることができる。図２（ｂ）は、３つ
のＩＣチップに対して３つの駆動電流源を用意し、ロー
テーションしながら切り替えるタイミングを示すタイミ
ングチャートである。Although the case where two IC chips are used has been described above, the correspondence relationship between the IC chips and the driving current supply source (electrically connected state) is likewise obtained when more IC chips are used. It is possible to reduce the variation in the output current between the IC chips by switching the output voltage in a predetermined cycle. For example, for multiple IC chips,
When a plurality of drive current sources are prepared and the connection between the IC chip and the drive current source is switched while rotating in sequence at a predetermined cycle, the drive currents to the plurality of IC chips are averaged,
It can be about the same level. FIG. 2B is a timing chart showing the timing at which three drive current sources are prepared for three IC chips and switched while rotating.

【００４５】[0045]

【発明の効果】以上説明したように本発明は、複数のＩ
Ｃチップと複数の駆動電流供給源との対応関係を所定周
期で切り替えることにより、カレントミラーで発生する
電流ばらつきを小さくすることができるという効果があ
る。また複数のＩＣチップ間での基準電流のばらつきを
なくすことができるので、ディスプレイパネル上におい
て均一な発光輝度が得られるという効果がある。As described above, according to the present invention, a plurality of I
By switching the correspondence between the C chip and the plurality of drive current supply sources in a predetermined cycle, it is possible to reduce the current variation generated in the current mirror. Further, since it is possible to eliminate variations in the reference current among a plurality of IC chips, there is an effect that uniform emission brightness can be obtained on the display panel.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明によるディスプレイパネル駆動回路の主
要部分の構成を示す図である。FIG. 1 is a diagram showing a configuration of a main part of a display panel drive circuit according to the present invention.

【図２】図１のディスプレイパネル駆動回路におけるス
イッチング回路の切り替えタイミングを示すタイミング
チャートである。FIG. 2 is a timing chart showing switching timing of a switching circuit in the display panel driving circuit of FIG.

【図３】基準電流生成回路と陽極線ドライブ回路との接
続関係を示す図である。FIG. 3 is a diagram showing a connection relationship between a reference current generation circuit and an anode line drive circuit.

【図４】スイッチング回路の構成例を示す図である。FIG. 4 is a diagram illustrating a configuration example of a switching circuit.

【図５】ＥＬ素子の概略構成を示す図である。FIG. 5 is a diagram showing a schematic configuration of an EL element.

【図６】ＥＬ素子の特性を電気的に示す等価回路を示す
図である。FIG. 6 is a diagram showing an equivalent circuit that electrically shows the characteristics of EL elements.

【図７】複数のＥＬ素子をマトリクス状に配列してなる
ＥＬディスプレイパネルを用いて画像表示を行うＥＬデ
ィスプレイ装置の概略構成を示す図である。FIG. 7 is a diagram showing a schematic configuration of an EL display device that displays an image using an EL display panel in which a plurality of EL elements are arranged in a matrix.

【図８】画素データ及び走査線選択信号の供給タイミン
グを示す図である。FIG. 8 is a diagram showing a supply timing of pixel data and a scanning line selection signal.

【図９】陽極線ドライブ回路を２つのＩＣチップで構築
した場合を示す図である。FIG. 9 is a diagram showing a case where an anode line drive circuit is constructed by two IC chips.

【図１０】発光制御回路による画素データ、及び走査線
選択制御信号の供給タイミングを示す図である。FIG. 10 is a diagram showing the supply timing of pixel data and a scanning line selection control signal by the light emission control circuit.

【図１１】陽極線ドライブ回路の内部構成例を示す図で
ある。FIG. 11 is a diagram showing an example of the internal configuration of an anode line drive circuit.

【符号の説明】[Explanation of symbols]

１ 発光制御回路 ２ 陽極線ドライブ回路 ３ 陰極線走査回路 １０ ＥＬＤＰ ２０ 基準電流生成回路 ２１，２２ 陽極線ドライブ回路 ３０ 陰極線走査回路 １００ 透明基板 １０１ 透明電極 １０２ 有機機能層 １０３ 金属電極 ＣＣ 駆動電流制御回路 ＣＯ 制御電流出力回路 Ｉorg 電流源 Ｑ20，Ｑ21，Ｑ22 トランジスタ ＳＷ１，ＳＷ２ スイッチング回路1 Light emission control circuit 2 Anode line drive circuit 3 Cathode line scanning circuit 10 ELDP 20 Reference current generation circuits 21, 22 Anode line drive circuit 30 Cathode line scanning circuit 100 Transparent substrate 101 Transparent electrode 102 Organic functional layer 103 Metal electrode CC Driving current control circuit CO Control current output circuit I org Current source Q 20 , Q 21 , Q 22 Transistor SW1, SW2 Switching circuit

フロントページの続き Ｆターム(参考） 3K007 AB02 AB17 BA06 DA01 DB03 EB00 GA04 5C080 AA06 BB05 DD03 EE28 JJ02 JJ03 Continued front page    F-term (reference) 3K007 AB02 AB17 BA06 DA01 DB03                       EB00 GA04                 5C080 AA06 BB05 DD03 EE28 JJ02                       JJ03

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 複数のＩＣチップに電流を供給し、この
供給された電流によって前記複数のＩＣチップから出力
される駆動出力によってディスプレイパネルを駆動する
ディスプレイパネル駆動回路であって、前記複数のＩＣ
チップそれぞれに対応して設けられ対応するＩＣチップ
に駆動電流を出力する駆動電流供給手段と、前記ＩＣチ
ップと前記駆動電流供給手段との対応関係を所定周期で
切り替えるスイッチング手段とを含むことを特徴とする
ディスプレイパネル駆動回路。1. A display panel drive circuit for supplying a current to a plurality of IC chips, and driving a display panel by a drive output output from the plurality of IC chips by the supplied current.
It is characterized by including drive current supply means provided corresponding to each of the chips and outputting a drive current to the corresponding IC chip, and switching means for switching the correspondence relationship between the IC chip and the drive current supply means in a predetermined cycle. Display panel drive circuit. 【請求項２】 前記駆動電流供給手段に共通に設けられ
た基準電流源を更に含み、前記基準電流源と前記駆動電
流供給手段とによって電流ミラー回路が構成されること
を特徴とする請求項１記載のディスプレイパネル駆動回
路。2. A current mirror circuit is further comprised of a reference current source provided in common to the drive current supply means, and a current mirror circuit is constituted by the reference current source and the drive current supply means. The display panel drive circuit described. 【請求項３】 前記複数のＩＣチップは３以上のＩＣチ
ップを含み、前記駆動電流供給源と前記ＩＣチップとの
対応関係が所定周期でローテーションされて切り替わる
ことを特徴とする請求項１又は２記載のディスプレイパ
ネル駆動回路。3. The IC chip according to claim 1, wherein the plurality of IC chips include three or more IC chips, and the correspondence relationship between the drive current supply source and the IC chip is rotated and switched in a predetermined cycle. The display panel drive circuit described. 【請求項４】 前記ディスプレイパネルは、前記ＩＣチ
ップから出力される駆動出力によってそれぞれ駆動され
る複数のエレクトロルミネッセンス素子によって構成さ
れていることを特徴とする請求項１乃至３のいずれか１
項に記載のディスプレイパネル駆動回路。4. The display panel is configured by a plurality of electroluminescent elements that are driven by drive outputs output from the IC chip, respectively.
A display panel drive circuit according to item.
JP2001251431A 2001-08-22 2001-08-22 Display panel drive circuit Expired - Fee Related JP5108187B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001251431A JP5108187B2 (en) 2001-08-22 2001-08-22 Display panel drive circuit
DE10295686T DE10295686B4 (en) 2001-08-22 2002-08-22 Display panel drive circuit
PCT/JP2002/008471 WO2003019516A1 (en) 2001-08-22 2002-08-22 Display panel drive circuit
KR10-2003-7005553A KR100505773B1 (en) 2001-08-22 2002-08-22 Display panel drive circuit
CNB028029771A CN100403375C (en) 2001-08-22 2002-08-22 Display panel drive circuit
US10/399,627 US7233322B2 (en) 2001-08-22 2002-08-22 Display panel drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001251431A JP5108187B2 (en) 2001-08-22 2001-08-22 Display panel drive circuit

Publications (2)

Publication Number Publication Date
JP2003066903A true JP2003066903A (en) 2003-03-05
JP5108187B2 JP5108187B2 (en) 2012-12-26

Family

ID=19080078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001251431A Expired - Fee Related JP5108187B2 (en) 2001-08-22 2001-08-22 Display panel drive circuit

Country Status (1)

Country Link
JP (1) JP5108187B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004334124A (en) * 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd Current driving device and display device
JP2005505802A (en) * 2001-09-20 2005-02-24 パイオニア株式会社 Light emitting element drive circuit
JP2005134641A (en) * 2003-10-30 2005-05-26 Seiko Epson Corp Driving circuit for display device, driving method for display device, optoelectronic device, and electronic equipment
JPWO2003091978A1 (en) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Driving method of EL display panel
JP2005352460A (en) * 2004-05-12 2005-12-22 Rohm Co Ltd Organic el drive circuit and organic el display device using the same
JP2006146171A (en) * 2004-11-17 2006-06-08 Samsung Sdi Co Ltd Data drive chip and light-emitting display device
JP2006153492A (en) * 2004-11-25 2006-06-15 Asahi Kasei Corp Signal processing circuit
JPWO2005004096A1 (en) * 2003-07-08 2006-08-17 株式会社半導体エネルギー研究所 Display device and driving method thereof
JP2007233398A (en) * 2002-04-26 2007-09-13 Toshiba Matsushita Display Technology Co Ltd Driving method of el display panel
JP2007256958A (en) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Method of driving el display panel
JPWO2005091266A1 (en) * 2004-03-24 2008-02-07 ローム株式会社 Organic EL drive circuit and organic EL display device using the same
JP2008058990A (en) * 2007-10-29 2008-03-13 Matsushita Electric Ind Co Ltd Current driving device
CN100383850C (en) * 2004-07-08 2008-04-23 精工爱普生株式会社 Pixel circuit, method of driving the same, electro-optical device, and electronic apparatus
US7372437B2 (en) 2001-10-12 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
CN100426362C (en) * 2005-08-11 2008-10-15 奇景光电股份有限公司 Driving circuits and methods for driving display cells
US7489293B2 (en) 2003-11-21 2009-02-10 Seiko Epson Corporation Pixel circuit driving method, pixel circuit, electro-optical device, and electronic apparatus
US8004513B2 (en) 2002-03-06 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method of driving the same
US8659529B2 (en) 2003-01-17 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262790A (en) * 1985-05-17 1986-11-20 ロ−ム株式会社 Display unit
JPH08340243A (en) * 1995-06-14 1996-12-24 Canon Inc Bias circuit
JPH09101759A (en) * 1995-10-04 1997-04-15 Pioneer Electron Corp Method and device for driving light emitting element
JPH09305146A (en) * 1996-05-15 1997-11-28 Pioneer Electron Corp Display device
JPH11231834A (en) * 1998-02-13 1999-08-27 Pioneer Electron Corp Luminescent display device and its driving method
JP2000267064A (en) * 1999-03-19 2000-09-29 Nec Kansai Ltd Semiconductor integrated circuit device
JP2001034221A (en) * 1999-07-23 2001-02-09 Nippon Seiki Co Ltd Driving circuit of organic electroluminescence element
JP2001042821A (en) * 1999-08-03 2001-02-16 Pioneer Electronic Corp Display device and driving circuit of display panel
JP2001042827A (en) * 1999-08-03 2001-02-16 Pioneer Electronic Corp Display device and driving circuit of display panel

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262790A (en) * 1985-05-17 1986-11-20 ロ−ム株式会社 Display unit
JPH08340243A (en) * 1995-06-14 1996-12-24 Canon Inc Bias circuit
JPH09101759A (en) * 1995-10-04 1997-04-15 Pioneer Electron Corp Method and device for driving light emitting element
JPH09305146A (en) * 1996-05-15 1997-11-28 Pioneer Electron Corp Display device
JPH11231834A (en) * 1998-02-13 1999-08-27 Pioneer Electron Corp Luminescent display device and its driving method
JP2000267064A (en) * 1999-03-19 2000-09-29 Nec Kansai Ltd Semiconductor integrated circuit device
JP2001034221A (en) * 1999-07-23 2001-02-09 Nippon Seiki Co Ltd Driving circuit of organic electroluminescence element
JP2001042821A (en) * 1999-08-03 2001-02-16 Pioneer Electronic Corp Display device and driving circuit of display panel
JP2001042827A (en) * 1999-08-03 2001-02-16 Pioneer Electronic Corp Display device and driving circuit of display panel

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505802A (en) * 2001-09-20 2005-02-24 パイオニア株式会社 Light emitting element drive circuit
US7372437B2 (en) 2001-10-12 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
US8004513B2 (en) 2002-03-06 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method of driving the same
US8373694B2 (en) 2002-03-06 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method of driving the same
JP2007256958A (en) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Method of driving el display panel
JPWO2003091978A1 (en) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Driving method of EL display panel
JP2007233398A (en) * 2002-04-26 2007-09-13 Toshiba Matsushita Display Technology Co Ltd Driving method of el display panel
US9626913B2 (en) 2003-01-17 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
US8659529B2 (en) 2003-01-17 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
JP2004334124A (en) * 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd Current driving device and display device
US7477094B2 (en) 2003-05-12 2009-01-13 Panasonic Corporation Current driving device and display device
JPWO2005004096A1 (en) * 2003-07-08 2006-08-17 株式会社半導体エネルギー研究所 Display device and driving method thereof
JP4652233B2 (en) * 2003-07-08 2011-03-16 株式会社半導体エネルギー研究所 Active matrix display device
US9035855B2 (en) 2003-07-08 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2005134641A (en) * 2003-10-30 2005-05-26 Seiko Epson Corp Driving circuit for display device, driving method for display device, optoelectronic device, and electronic equipment
US7489293B2 (en) 2003-11-21 2009-02-10 Seiko Epson Corporation Pixel circuit driving method, pixel circuit, electro-optical device, and electronic apparatus
JPWO2005091266A1 (en) * 2004-03-24 2008-02-07 ローム株式会社 Organic EL drive circuit and organic EL display device using the same
JP2005352460A (en) * 2004-05-12 2005-12-22 Rohm Co Ltd Organic el drive circuit and organic el display device using the same
CN100383850C (en) * 2004-07-08 2008-04-23 精工爱普生株式会社 Pixel circuit, method of driving the same, electro-optical device, and electronic apparatus
US7583243B2 (en) 2004-07-08 2009-09-01 Seiko Epson Corporation Pixel circuit, method of driving the same, electro-optical device, and electronic apparatus
JP2006146171A (en) * 2004-11-17 2006-06-08 Samsung Sdi Co Ltd Data drive chip and light-emitting display device
JP2006153492A (en) * 2004-11-25 2006-06-15 Asahi Kasei Corp Signal processing circuit
CN100426362C (en) * 2005-08-11 2008-10-15 奇景光电股份有限公司 Driving circuits and methods for driving display cells
JP2008058990A (en) * 2007-10-29 2008-03-13 Matsushita Electric Ind Co Ltd Current driving device

Also Published As

Publication number Publication date
JP5108187B2 (en) 2012-12-26

Similar Documents

Publication Publication Date Title
US6756951B1 (en) Display apparatus and driving circuit of display panel
JP5132868B2 (en) Display driver circuit
US7079092B2 (en) Organic light-emitting diode (OLED) pre-charge circuit for use in a common anode large-screen display
JP5108187B2 (en) Display panel drive circuit
US7277073B2 (en) Driving device, display apparatus using the same, and driving method therefor
KR100829286B1 (en) Image display device
US7046220B2 (en) Display and driving method thereof
US7019721B2 (en) Organic light-emitting diode drive circuit for a display application
US11430381B2 (en) Image display device
JP5226920B2 (en) Display panel drive circuit
US20050052365A1 (en) Organic electroluminescence display panel and display apparatus using thereof
JPH10112391A (en) Organic thin film el display device and its driving method
US7233322B2 (en) Display panel drive circuit
US20040108979A1 (en) Driving device of active type light emitting display panel
JP3748738B2 (en) Display device and display panel drive circuit
US20060170631A1 (en) Drive device and drive method of a light emitting display panel
US20050116904A1 (en) Drive device and drive method of light emitting display panel
JP2003131619A (en) Self light emitting type display device
JP5102418B2 (en) Display panel drive circuit
JP5076042B2 (en) Display panel drive circuit
JP7317315B2 (en) Sub-pixel circuit and display system and electronic device having same
JP4486335B2 (en) Display device and display panel driving method
US8847944B2 (en) Matching current source/sink apparatus
EP1471493A1 (en) Organic light-emitting diode (Oled) pre-charge circuit for use in a large-screen display
JP2007072319A (en) Display apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121005

R150 Certificate of patent or registration of utility model

Ref document number: 5108187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees