JP2003060255A - ホール素子及びホールic - Google Patents
ホール素子及びホールicInfo
- Publication number
- JP2003060255A JP2003060255A JP2001243424A JP2001243424A JP2003060255A JP 2003060255 A JP2003060255 A JP 2003060255A JP 2001243424 A JP2001243424 A JP 2001243424A JP 2001243424 A JP2001243424 A JP 2001243424A JP 2003060255 A JP2003060255 A JP 2003060255A
- Authority
- JP
- Japan
- Prior art keywords
- hall
- hall element
- compound semiconductor
- layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 出力ホール電圧即ち感度の温度に対する変化
が極めて小さく、かつ実用的な感度を有するホール素子
を提供する。又、信号処理ICの構成がより簡素で、素
子サイズが小さい上に、優れた温度特性、高信頼性を有
し、さらには高耐熱性、高耐圧という特徴を備えたホー
ルICを提供する。 【解決手段】 ホール素子の動作層を構成する材料とし
て、GaN、InN、InGaN、AlGaN等のよう
に、電子の有効質量が、電子の静止質量の0.08倍以
上0.5倍以下の化合物半導体、或いはGaN/AlG
aNのようなヘテロ接合構造を用いる。又、このような
ホール素子を用いてホールICを作製する。さらには、
ホール素子と信号処理ICを同一の化合物半導体層上に
作製し、モノリシックホールICとする。
が極めて小さく、かつ実用的な感度を有するホール素子
を提供する。又、信号処理ICの構成がより簡素で、素
子サイズが小さい上に、優れた温度特性、高信頼性を有
し、さらには高耐熱性、高耐圧という特徴を備えたホー
ルICを提供する。 【解決手段】 ホール素子の動作層を構成する材料とし
て、GaN、InN、InGaN、AlGaN等のよう
に、電子の有効質量が、電子の静止質量の0.08倍以
上0.5倍以下の化合物半導体、或いはGaN/AlG
aNのようなヘテロ接合構造を用いる。又、このような
ホール素子を用いてホールICを作製する。さらには、
ホール素子と信号処理ICを同一の化合物半導体層上に
作製し、モノリシックホールICとする。
Description
【0001】
【発明の属する技術分野】本発明は、動作層に化合物半
導体材料を用いたホール素子に関し、特に一定磁界にお
ける出力即ちホール電圧の温度変化が小さく、広い温度
範囲に渡って使用可能なホール素子に関するものであ
る。又、本発明は、前記ホール素子と、このホール素子
の出力信号を処理する信号処理ICから成るホールIC
に関し、特に高耐熱性及び高耐圧を有するホールICに
関するものである。
導体材料を用いたホール素子に関し、特に一定磁界にお
ける出力即ちホール電圧の温度変化が小さく、広い温度
範囲に渡って使用可能なホール素子に関するものであ
る。又、本発明は、前記ホール素子と、このホール素子
の出力信号を処理する信号処理ICから成るホールIC
に関し、特に高耐熱性及び高耐圧を有するホールICに
関するものである。
【0002】
【従来の技術】ホール素子は、磁界を検知しその強度を
電気信号に変換する所謂磁電変換素子、即ち磁気センサ
の一種であり、VCR(video cassett
recorder)やフロッピー(R)ディスクドライ
ブ装置等のブラシレスモータの回転検出等幅広い分野で
使用されている。従来のホール素子の動作層には、S
i、Ge等元素周期律の第IV族に属する単体(元素)
半導体や、GaAs、InAs、InSb等の元素周期
律の第III族元素と第V族元素を化合して成る所謂I
II−V族2元化合物半導体、或いはそれらの混晶半導
体が利用されている。いずれの半導体材料を用いた場合
においても、ホール素子は、それを構成する半導体材料
を磁界内に置いた際に、これら半導体内の電子の運動に
よって発生するホール電圧を利用するが、III−V族
2元化合物半導体、或いはそれらの混晶半導体が用いら
れた場合、SiやGe等よりも圧倒的に電子移動度が高
いため、同じ磁束密度において大きなホール電圧が得ら
れる、即ち高感度なホール素子を作製できる。従って、
ホール素子の動作層には、SiやGe等の単体半導体に
比べて、化合物半導体の方がより多く使用されている。
電気信号に変換する所謂磁電変換素子、即ち磁気センサ
の一種であり、VCR(video cassett
recorder)やフロッピー(R)ディスクドライ
ブ装置等のブラシレスモータの回転検出等幅広い分野で
使用されている。従来のホール素子の動作層には、S
i、Ge等元素周期律の第IV族に属する単体(元素)
半導体や、GaAs、InAs、InSb等の元素周期
律の第III族元素と第V族元素を化合して成る所謂I
II−V族2元化合物半導体、或いはそれらの混晶半導
体が利用されている。いずれの半導体材料を用いた場合
においても、ホール素子は、それを構成する半導体材料
を磁界内に置いた際に、これら半導体内の電子の運動に
よって発生するホール電圧を利用するが、III−V族
2元化合物半導体、或いはそれらの混晶半導体が用いら
れた場合、SiやGe等よりも圧倒的に電子移動度が高
いため、同じ磁束密度において大きなホール電圧が得ら
れる、即ち高感度なホール素子を作製できる。従って、
ホール素子の動作層には、SiやGe等の単体半導体に
比べて、化合物半導体の方がより多く使用されている。
【0003】又、ホール素子と、ホール素子の出力信号
を入力し、入力した信号を処理して出力する信号処理I
Cから成るホールICが、磁気センサの一種として、家
電、自動車等の分野で使用されている。ホールICに
は、所定の磁束密度以上でlowレベル、以下でhig
hレベルというようにデジタル信号出力をするデジタル
ラッチタイプと、ホール素子の出力信号を増幅してアナ
ログ信号として出力するリニアタイプがある。
を入力し、入力した信号を処理して出力する信号処理I
Cから成るホールICが、磁気センサの一種として、家
電、自動車等の分野で使用されている。ホールICに
は、所定の磁束密度以上でlowレベル、以下でhig
hレベルというようにデジタル信号出力をするデジタル
ラッチタイプと、ホール素子の出力信号を増幅してアナ
ログ信号として出力するリニアタイプがある。
【0004】従来のホールICでは、構成する信号処理
ICは、バルクSi基板やSOI(silicon o
n insulator)基板等SiにCMOSプロセ
スやバイポーラプロセス等を用いて作製される。そし
て、ホールICの構造としては、ホール素子の動作層に
Siを使用し、前述の信号処理ICと同一基板上にモノ
リシックで接続するモノリシック型ホールICと、Si
ホール素子よりも高感度な化合物半導体を動作層に使用
したホール素子と、前述の信号処理ICの2つのチップ
を1つのパッケージ内に収納し接続するハイブリッド型
ホールICがある。
ICは、バルクSi基板やSOI(silicon o
n insulator)基板等SiにCMOSプロセ
スやバイポーラプロセス等を用いて作製される。そし
て、ホールICの構造としては、ホール素子の動作層に
Siを使用し、前述の信号処理ICと同一基板上にモノ
リシックで接続するモノリシック型ホールICと、Si
ホール素子よりも高感度な化合物半導体を動作層に使用
したホール素子と、前述の信号処理ICの2つのチップ
を1つのパッケージ内に収納し接続するハイブリッド型
ホールICがある。
【0005】
【発明が解決しようとする課題】ところで、前述のよう
な従来のホール素子では、所定の磁束密度を有する磁界
に置かれた際の出力即ちホール電圧が温度と共に変化す
るという問題があった。例えば、高出力が得られる即ち
高感度であるInSbを用いたホール素子では、定電圧
動作、定電流動作のいずれにおいても、極めて大きな温
度依存性を示す。一方GaAsは、InSbに比べると
出力は劣るが、温度特性は良好である。それでも、定電
圧動作の場合に約−0.2%/℃、定電流動作の場合に
約−0.06%/℃というホール電圧の温度依存性がみ
られ、100℃の温度変化に対して、約20%のホール
電圧の変動が現れることになる。
な従来のホール素子では、所定の磁束密度を有する磁界
に置かれた際の出力即ちホール電圧が温度と共に変化す
るという問題があった。例えば、高出力が得られる即ち
高感度であるInSbを用いたホール素子では、定電圧
動作、定電流動作のいずれにおいても、極めて大きな温
度依存性を示す。一方GaAsは、InSbに比べると
出力は劣るが、温度特性は良好である。それでも、定電
圧動作の場合に約−0.2%/℃、定電流動作の場合に
約−0.06%/℃というホール電圧の温度依存性がみ
られ、100℃の温度変化に対して、約20%のホール
電圧の変動が現れることになる。
【0006】又、従来のホール素子が、このような磁束
密度当たりのホール電圧即ち感度の温度依存性を有する
ために、通常、ホールICの信号処理IC中に、感度の
温度変化を補償するための温度補償回路が設けられてい
る。しかしながら、温度補償回路を設けることは、信号
処理ICのサイズが大きくなって、コストアップにつな
がることになる。その上、ホール素子の動作層を構成す
る半導体材料の種類によっては、例えばInSbのよう
に、感度が温度の1次関数で変化せずに複雑な温度依存
性を有するため、温度補償が難しい、或いは製造プロセ
スにおける素子間ばらつきに起因して、各ホール素子毎
に感度の温度依存性が異なる、さらには温度補償回路の
デザインが不完全である等の理由から、ホール素子の出
力信号であるホール電圧の温度変化の影響を十分には補
償できず、ホールICの出力においても温度に伴う変化
が残るという問題があった。
密度当たりのホール電圧即ち感度の温度依存性を有する
ために、通常、ホールICの信号処理IC中に、感度の
温度変化を補償するための温度補償回路が設けられてい
る。しかしながら、温度補償回路を設けることは、信号
処理ICのサイズが大きくなって、コストアップにつな
がることになる。その上、ホール素子の動作層を構成す
る半導体材料の種類によっては、例えばInSbのよう
に、感度が温度の1次関数で変化せずに複雑な温度依存
性を有するため、温度補償が難しい、或いは製造プロセ
スにおける素子間ばらつきに起因して、各ホール素子毎
に感度の温度依存性が異なる、さらには温度補償回路の
デザインが不完全である等の理由から、ホール素子の出
力信号であるホール電圧の温度変化の影響を十分には補
償できず、ホールICの出力においても温度に伴う変化
が残るという問題があった。
【0007】又、CMOSプロセスやバイポーラプロセ
ス等によってSi上に作製されたICは、高温環境下に
おいて、pn接合部等で発生するリーク電流やラッチア
ップ等の影響で異常動作がおこる恐れがあるために、そ
れを用いている従来のホールICでは、耐熱性や高温信
頼性の面で問題があった。さらには、用途によっては、
例えば自動車分野におけるように、ホールICに高い電
源電圧が印加されるが、Si上の信号処理ICの場合に
は、高耐圧を確保するために、通常、ICを構成するト
ランジスタのサイズを大きくしたり、専用の回路部を付
加する等の対策をとっており、素子サイズの増加や収率
の低下、それらに伴うコストアップにつながっている。
そこで、本発明は、こうした問題点に鑑みて、磁束密度
当たりの出力ホール電圧、即ち感度の温度変化が小さ
く、広い温度範囲に渡って使用可能なホール素子、及び
高耐熱性、高耐圧を有するホールICを提供することを
目的とする。
ス等によってSi上に作製されたICは、高温環境下に
おいて、pn接合部等で発生するリーク電流やラッチア
ップ等の影響で異常動作がおこる恐れがあるために、そ
れを用いている従来のホールICでは、耐熱性や高温信
頼性の面で問題があった。さらには、用途によっては、
例えば自動車分野におけるように、ホールICに高い電
源電圧が印加されるが、Si上の信号処理ICの場合に
は、高耐圧を確保するために、通常、ICを構成するト
ランジスタのサイズを大きくしたり、専用の回路部を付
加する等の対策をとっており、素子サイズの増加や収率
の低下、それらに伴うコストアップにつながっている。
そこで、本発明は、こうした問題点に鑑みて、磁束密度
当たりの出力ホール電圧、即ち感度の温度変化が小さ
く、広い温度範囲に渡って使用可能なホール素子、及び
高耐熱性、高耐圧を有するホールICを提供することを
目的とする。
【0008】
【課題を解決するための手段】本発明者らは、前記課題
を解決するため、ホール素子の動作層を構成する半導体
材料として、電子の有効質量が特定の範囲の値であるよ
うな化合物半導体材料を用いると、動作層の電子移動度
の温度依存性が極めて小さく、一方で電子移動度の値と
しては適当なレベルが保たれるために、定電圧駆動を行
った場合に、Siにも劣らない実用的な感度を有し、か
つ感度の温度変化が極めて小さなホール素子の得られる
ことを見出し、本発明をなすに至った。
を解決するため、ホール素子の動作層を構成する半導体
材料として、電子の有効質量が特定の範囲の値であるよ
うな化合物半導体材料を用いると、動作層の電子移動度
の温度依存性が極めて小さく、一方で電子移動度の値と
しては適当なレベルが保たれるために、定電圧駆動を行
った場合に、Siにも劣らない実用的な感度を有し、か
つ感度の温度変化が極めて小さなホール素子の得られる
ことを見出し、本発明をなすに至った。
【0009】又、本発明者らは、GaNとAlGaNの
積層膜のようなヘテロ接合を用いてホール素子を作製す
ると、上記のような電子移動度に関する効果に加えて、
GaN層のAlGaN層との界面近傍に、1019/cm
3オーダーの高い電子密度を有する層が形成されるため
に、定電圧駆動の場合だけでなく、定電流駆動を行った
場合においても、感度の温度変化が極めて小さなホール
素子が得られることを見出し、本発明をなすに至った。
積層膜のようなヘテロ接合を用いてホール素子を作製す
ると、上記のような電子移動度に関する効果に加えて、
GaN層のAlGaN層との界面近傍に、1019/cm
3オーダーの高い電子密度を有する層が形成されるため
に、定電圧駆動の場合だけでなく、定電流駆動を行った
場合においても、感度の温度変化が極めて小さなホール
素子が得られることを見出し、本発明をなすに至った。
【0010】又、本発明者らは、前述のような、実用的
感度を有し、かつ感度の温度変化が極めて小さなホール
素子を用いてホールICを作製すると、信号処理ICの
中に、ホール素子の感度の温度変化を補償する温度補償
回路を設ける必要がなくなるために、従来に比べて、信
号処理ICが簡素になり、素子サイズが低減できること
を見出し、本発明をなすに至った。さらに本発明者ら
は、信号処理ICを、ホール素子の動作層を構成してい
るのと同じ化合物半導体材料を用いて作製すると、従来
のSiから成るモノリシックホールICとは異なり、電
子の有効質量が特定の範囲の値であるような化合物半導
体材料から成るモノリシックホールICが実現でき、素
子サイズ低減や信頼性向上等の効果があるばかりでな
く、該化合物半導体が概して広い禁制帯幅を有している
ために、信号処理ICを構成するトランジスタが、特別
な対策を講じなくても高耐熱性と高耐圧を有し、結果と
して、高耐熱性と高耐圧を備えたホールICが得られる
という効果があることを見出し、本発明をなすに至っ
た。
感度を有し、かつ感度の温度変化が極めて小さなホール
素子を用いてホールICを作製すると、信号処理ICの
中に、ホール素子の感度の温度変化を補償する温度補償
回路を設ける必要がなくなるために、従来に比べて、信
号処理ICが簡素になり、素子サイズが低減できること
を見出し、本発明をなすに至った。さらに本発明者ら
は、信号処理ICを、ホール素子の動作層を構成してい
るのと同じ化合物半導体材料を用いて作製すると、従来
のSiから成るモノリシックホールICとは異なり、電
子の有効質量が特定の範囲の値であるような化合物半導
体材料から成るモノリシックホールICが実現でき、素
子サイズ低減や信頼性向上等の効果があるばかりでな
く、該化合物半導体が概して広い禁制帯幅を有している
ために、信号処理ICを構成するトランジスタが、特別
な対策を講じなくても高耐熱性と高耐圧を有し、結果と
して、高耐熱性と高耐圧を備えたホールICが得られる
という効果があることを見出し、本発明をなすに至っ
た。
【0011】すなわち、本発明の請求項1のホール素子
は、動作層に化合物半導体材料を用いたホール素子であ
って、該化合物半導体材料の電子の有効質量が、電子の
静止質量の0.08倍以上0.5倍以下であることを特
徴とする。本発明の請求項2のホール素子は、前記請求
項1のホール素子において、前記化合物半導体材料が、
III族元素の窒化物のうちの少なくとも1つであるこ
とを特徴とする。
は、動作層に化合物半導体材料を用いたホール素子であ
って、該化合物半導体材料の電子の有効質量が、電子の
静止質量の0.08倍以上0.5倍以下であることを特
徴とする。本発明の請求項2のホール素子は、前記請求
項1のホール素子において、前記化合物半導体材料が、
III族元素の窒化物のうちの少なくとも1つであるこ
とを特徴とする。
【0012】本発明の請求項3のホール素子は、前記請
求項1のホール素子において、前記化合物半導体材料
が、GaN、InN、InGaN、AlGaN、InA
lN、InGaAlNのうちの少なくとも1つであるこ
とを特徴とする。本発明の請求項4のホール素子は、前
記請求項1のホール素子において、前記ホール素子が、
GaNとAlGaN又はGaNとInGaN、InGa
NとAlGaN、若しくはInNとInGaNのいずれ
かの組合せより成るヘテロ接合を具備して成ることを特
徴とする。
求項1のホール素子において、前記化合物半導体材料
が、GaN、InN、InGaN、AlGaN、InA
lN、InGaAlNのうちの少なくとも1つであるこ
とを特徴とする。本発明の請求項4のホール素子は、前
記請求項1のホール素子において、前記ホール素子が、
GaNとAlGaN又はGaNとInGaN、InGa
NとAlGaN、若しくはInNとInGaNのいずれ
かの組合せより成るヘテロ接合を具備して成ることを特
徴とする。
【0013】本発明の請求項5のホール素子は、前記請
求項1乃至請求項4のホール素子において、前記ホール
素子が、Siから成る基板上に形成されることを特徴と
する。本発明の請求項6のホールICは、動作層に化合
物半導体材料を用いたホール素子と、このホール素子の
出力信号を入力し、入力した信号を処理してアナログ若
しくはデジタルの信号を出力する信号処理ICから成る
ホールICであって、該化合物半導体材料の電子の有効
質量が、電子の静止質量の0.08倍以上0.5倍以下
であることを特徴とする。
求項1乃至請求項4のホール素子において、前記ホール
素子が、Siから成る基板上に形成されることを特徴と
する。本発明の請求項6のホールICは、動作層に化合
物半導体材料を用いたホール素子と、このホール素子の
出力信号を入力し、入力した信号を処理してアナログ若
しくはデジタルの信号を出力する信号処理ICから成る
ホールICであって、該化合物半導体材料の電子の有効
質量が、電子の静止質量の0.08倍以上0.5倍以下
であることを特徴とする。
【0014】本発明の請求項7のホールICは、前記請
求項6のホールICにおいて、前記化合物半導体材料
が、III族元素の窒化物のうちの少なくとも1つであ
ることを特徴とする。本発明の請求項8のホールIC
は、前記請求項6のホールICにおいて、前記化合物半
導体材料が、GaN、InN、InGaN、AlGa
N、InAlN、InGaAlNのうちの少なくとも1
つであることを特徴とする。
求項6のホールICにおいて、前記化合物半導体材料
が、III族元素の窒化物のうちの少なくとも1つであ
ることを特徴とする。本発明の請求項8のホールIC
は、前記請求項6のホールICにおいて、前記化合物半
導体材料が、GaN、InN、InGaN、AlGa
N、InAlN、InGaAlNのうちの少なくとも1
つであることを特徴とする。
【0015】本発明の請求項9のホールICは、前記請
求項6のホールICにおいて、前記ホール素子が、Ga
NとAlGaN又はGaNとInGaN、InGaNと
AlGaN、若しくはInNとInGaNのいずれかの
組合せより成るヘテロ接合を具備して成ることを特徴と
する。本発明の請求項10のホールICは、前記請求項
6乃至請求項9のホールICにおいて、前記信号処理I
Cが、前記ホール素子と同じ化合物半導体材料を用いて
作製されることを特徴とする。
求項6のホールICにおいて、前記ホール素子が、Ga
NとAlGaN又はGaNとInGaN、InGaNと
AlGaN、若しくはInNとInGaNのいずれかの
組合せより成るヘテロ接合を具備して成ることを特徴と
する。本発明の請求項10のホールICは、前記請求項
6乃至請求項9のホールICにおいて、前記信号処理I
Cが、前記ホール素子と同じ化合物半導体材料を用いて
作製されることを特徴とする。
【0016】本発明の請求項11のホールICは、前記
請求項10のホールICにおいて、前記ホール素子と前
記信号処理ICが、同じ基板上にモノリシックで載って
いることを特徴とする。本発明の請求項12のホールI
Cは、前記請求項10及び請求項11のホールICにお
いて、前記ホールICが、Siから成る基板上に形成さ
れることを特徴とする。
請求項10のホールICにおいて、前記ホール素子と前
記信号処理ICが、同じ基板上にモノリシックで載って
いることを特徴とする。本発明の請求項12のホールI
Cは、前記請求項10及び請求項11のホールICにお
いて、前記ホールICが、Siから成る基板上に形成さ
れることを特徴とする。
【0017】
【本発明の実施の形態】以下、本発明の実施形態につい
て説明する。図1及び図2は、本発明の一実施形態に相
当するホール素子を示す断面図及び平面図である。これ
らの図に示すように、本発明によるホール素子は、基板
1上に動作層としてGaNのような化合物半導体層2が
成長され、その上に、入力電極3と出力電極4が形成さ
れた構造を有している。ここで、動作層である化合物半
導体層2を構成する材料としては、電子の有効質量が、
電子の静止質量の0.08倍以上0.5倍以下であるよ
うな化合物半導体材料であればよく、GaNの他、In
N、InGaN、AlGaN、InAlN、InGaA
lN、GaP、AlSb、AlAs等のIII−V族2
元化合物半導体又はそれらの混晶半導体、ZnO、Zn
S、ZnSe、ZnTe、CdS、CdSe、CdTe
等のII−VI族2元化合物半導体又はそれらの混晶半
導体、SiC、SiGeC等のIV−IV族2元化合物
半導体又はそれらの混晶半導体等を用いることができ
る。
て説明する。図1及び図2は、本発明の一実施形態に相
当するホール素子を示す断面図及び平面図である。これ
らの図に示すように、本発明によるホール素子は、基板
1上に動作層としてGaNのような化合物半導体層2が
成長され、その上に、入力電極3と出力電極4が形成さ
れた構造を有している。ここで、動作層である化合物半
導体層2を構成する材料としては、電子の有効質量が、
電子の静止質量の0.08倍以上0.5倍以下であるよ
うな化合物半導体材料であればよく、GaNの他、In
N、InGaN、AlGaN、InAlN、InGaA
lN、GaP、AlSb、AlAs等のIII−V族2
元化合物半導体又はそれらの混晶半導体、ZnO、Zn
S、ZnSe、ZnTe、CdS、CdSe、CdTe
等のII−VI族2元化合物半導体又はそれらの混晶半
導体、SiC、SiGeC等のIV−IV族2元化合物
半導体又はそれらの混晶半導体等を用いることができ
る。
【0018】これらの化合物半導体は、1.6eV〜
4.0eVという比較的広い禁制帯幅を有していること
も特徴である。又、これらの化合物半導体材料のうち、
III族元素の窒化物、中でもGaN、InN、InG
aN、AlGaN等は、薄膜において、比較的大きな電
子移動度が得られ、弾性定数は小さく、しかも化学的な
安定性が高く、砒素のような毒性を有する元素を含まな
いので、ホール素子の動作層を構成する材料として好ま
しい。
4.0eVという比較的広い禁制帯幅を有していること
も特徴である。又、これらの化合物半導体材料のうち、
III族元素の窒化物、中でもGaN、InN、InG
aN、AlGaN等は、薄膜において、比較的大きな電
子移動度が得られ、弾性定数は小さく、しかも化学的な
安定性が高く、砒素のような毒性を有する元素を含まな
いので、ホール素子の動作層を構成する材料として好ま
しい。
【0019】基板1を構成する材料については、結晶性
の良好な化合物半導体層を形成できるものであれば特に
制限はなく、通常使用されるSi、GaAs、InP、
SiC、サファイア、スピネル、MgO、フェライト等
から選ぶことができる。これらのうち、Siは、安価で
かつ大面積のものを容易に入手できるので好ましい。こ
の場合、Siとしては、バルクSiに限らず、SOI
(silicon oninsulator)やSOS
(silicon on sapphire)のような
基板材料を用いることもできる。又、基板上に化合物半
導体層を成長した構造だけでなく、SiCやGaN等か
ら成るバルク基板上に直接入出力電極を形成するという
構造でもかまわない。
の良好な化合物半導体層を形成できるものであれば特に
制限はなく、通常使用されるSi、GaAs、InP、
SiC、サファイア、スピネル、MgO、フェライト等
から選ぶことができる。これらのうち、Siは、安価で
かつ大面積のものを容易に入手できるので好ましい。こ
の場合、Siとしては、バルクSiに限らず、SOI
(silicon oninsulator)やSOS
(silicon on sapphire)のような
基板材料を用いることもできる。又、基板上に化合物半
導体層を成長した構造だけでなく、SiCやGaN等か
ら成るバルク基板上に直接入出力電極を形成するという
構造でもかまわない。
【0020】本発明において、基板1上に化合物半導体
層2を成長する方法には特に制限はなく、MOCVD、
減圧CVD、超高真空CVD、MBE、VPE、LPE
等の気相成長法や液相成長法の中から、化合物半導体材
料や基板材料に応じて、良好な結晶性の得られる方法を
選択することができる。複数の成長方法を組み合わせて
もよい。又、必要に応じて、基板上に動作層となる化合
物半導体層と基板との間に、中間層を挿入してもかまわ
ない。例えば、Si基板上にホール素子の動作層として
GaN層を成長する場合、Journal of El
ectronic Materials 29巻 30
6頁〜310頁(2000年)等に記載されているよう
に、SiCやAlNのような中間層を用い、その上に薄
いGaN層とストライプ状の窒化シリコンマスクを形成
後、MOVPE法によりGaN層を成長する手順を行う
ことにより、GaN層の横方向へのエピタキシャル成長
を利用して、高結晶性のGaN層を得ることができると
いうPendeo−Epitaxial Growth
法や、Applied Physics Letter
72巻 109頁〜111頁(1998年)や特開2
000−247789号公報に記載されているように、
γ−Al2O3を中間層として用い、その上にMBE法や
MOCVD法によりGaN層を成長するという方法等に
より行うことができる。
層2を成長する方法には特に制限はなく、MOCVD、
減圧CVD、超高真空CVD、MBE、VPE、LPE
等の気相成長法や液相成長法の中から、化合物半導体材
料や基板材料に応じて、良好な結晶性の得られる方法を
選択することができる。複数の成長方法を組み合わせて
もよい。又、必要に応じて、基板上に動作層となる化合
物半導体層と基板との間に、中間層を挿入してもかまわ
ない。例えば、Si基板上にホール素子の動作層として
GaN層を成長する場合、Journal of El
ectronic Materials 29巻 30
6頁〜310頁(2000年)等に記載されているよう
に、SiCやAlNのような中間層を用い、その上に薄
いGaN層とストライプ状の窒化シリコンマスクを形成
後、MOVPE法によりGaN層を成長する手順を行う
ことにより、GaN層の横方向へのエピタキシャル成長
を利用して、高結晶性のGaN層を得ることができると
いうPendeo−Epitaxial Growth
法や、Applied Physics Letter
72巻 109頁〜111頁(1998年)や特開2
000−247789号公報に記載されているように、
γ−Al2O3を中間層として用い、その上にMBE法や
MOCVD法によりGaN層を成長するという方法等に
より行うことができる。
【0021】化合物半導体層の厚さについては特に制限
はないが、あまりに薄いと、成長した膜の結晶性が悪く
電子移動度が著しく小さくなるし、あまり厚すぎても、
成長に時間がかかる上、ホール電圧も小さくなることか
ら、通常0.01μm以上10μm以下が適当である。
化合物半導体層には、ホール素子において求められる感
度や温度特性その他に応じて、n型ドーパント元素を添
加してもよい。添加の方法としては、化合物半導体層を
成長する際に同時に加える方法でもよいし、成長後にイ
オン注入法や熱拡散法等により加える方法でもよい。
はないが、あまりに薄いと、成長した膜の結晶性が悪く
電子移動度が著しく小さくなるし、あまり厚すぎても、
成長に時間がかかる上、ホール電圧も小さくなることか
ら、通常0.01μm以上10μm以下が適当である。
化合物半導体層には、ホール素子において求められる感
度や温度特性その他に応じて、n型ドーパント元素を添
加してもよい。添加の方法としては、化合物半導体層を
成長する際に同時に加える方法でもよいし、成長後にイ
オン注入法や熱拡散法等により加える方法でもよい。
【0022】ホール素子を作製する場合には、公知の方
法にて行うことができる。基板1上に化合物半導体層2
を成長後、RIE(reactive ion etc
hing)やECR(electron cyclot
ron resonance)等のドライエッチング或
いはウェットエッチングの公知の手法により、化合物半
導体層を十字形状になるようパターニングを行い、続い
て、化合物半導体層上に入力電極3と出力電極4を形成
する。化合物半導体層のパターニングにおいては、メサ
型の構造にしてもよい。電極材料としては、低抵抗のオ
ーム性コンタクトが得られるものが好ましく、Al、T
i等の金属やこれらの合金、若しくは積層構造等が用い
られる。
法にて行うことができる。基板1上に化合物半導体層2
を成長後、RIE(reactive ion etc
hing)やECR(electron cyclot
ron resonance)等のドライエッチング或
いはウェットエッチングの公知の手法により、化合物半
導体層を十字形状になるようパターニングを行い、続い
て、化合物半導体層上に入力電極3と出力電極4を形成
する。化合物半導体層のパターニングにおいては、メサ
型の構造にしてもよい。電極材料としては、低抵抗のオ
ーム性コンタクトが得られるものが好ましく、Al、T
i等の金属やこれらの合金、若しくは積層構造等が用い
られる。
【0023】電極材料の形成方法には特に制限はなく、
EB蒸着法、抵抗加熱蒸着法、スパッタ法等、公知の成
膜方法を用いることができる。又、低抵抗のオーム性コ
ンタクトを得る目的で、電極材料を成膜後、真空中、不
活性ガス雰囲気中、水素雰囲気中等で熱処理を行っても
よい。電極材料を形成後、所定の形状・サイズに加工す
るが、パターニング方法としては、ドライエッチングや
ウェットエッチングのような公知のエッチング法、リフ
トオフ法等がある。尚、通常、電極形成の前又は後に、
空気中の酸素や水分等から素子を保護するために、窒化
シリコンのような材料でパッシベーション膜を形成す
る。
EB蒸着法、抵抗加熱蒸着法、スパッタ法等、公知の成
膜方法を用いることができる。又、低抵抗のオーム性コ
ンタクトを得る目的で、電極材料を成膜後、真空中、不
活性ガス雰囲気中、水素雰囲気中等で熱処理を行っても
よい。電極材料を形成後、所定の形状・サイズに加工す
るが、パターニング方法としては、ドライエッチングや
ウェットエッチングのような公知のエッチング法、リフ
トオフ法等がある。尚、通常、電極形成の前又は後に、
空気中の酸素や水分等から素子を保護するために、窒化
シリコンのような材料でパッシベーション膜を形成す
る。
【0024】図3は、本発明の請求項4に記載した内容
の実施形態に相当するホール素子を示す断面図である。
この図のように、本発明によるホール素子は、基板1上
に、動作層としてGaNのような第1の化合物半導体層
5が成長され、さらにその上にAlGaNのような第2
の化合物半導体層6が成長されたヘテロ接合を具備して
おり、さらにその上に、入力電極3と出力電極4が形成
された構造をとることができる。
の実施形態に相当するホール素子を示す断面図である。
この図のように、本発明によるホール素子は、基板1上
に、動作層としてGaNのような第1の化合物半導体層
5が成長され、さらにその上にAlGaNのような第2
の化合物半導体層6が成長されたヘテロ接合を具備して
おり、さらにその上に、入力電極3と出力電極4が形成
された構造をとることができる。
【0025】本発明において、ヘテロ接合を構成する第
1の化合物半導体層5と第2の化合物半導体層6の材料
の組合せについて特に制限はないが、GaNとAlGa
N、InGaNとGaN、若しくはInNとInGaN
等の場合には、動作層である第1の化合物半導体層5の
電子移動度が向上すると共に、又第1の化合物半導体層
5の第2の化合物半導体層6との界面近傍に、歪に起因
する分極効果により、1019/cm3オーダーの高い電
子密度の層7が形成されるために、ホール素子の感度や
温度特性にとってより好ましい。
1の化合物半導体層5と第2の化合物半導体層6の材料
の組合せについて特に制限はないが、GaNとAlGa
N、InGaNとGaN、若しくはInNとInGaN
等の場合には、動作層である第1の化合物半導体層5の
電子移動度が向上すると共に、又第1の化合物半導体層
5の第2の化合物半導体層6との界面近傍に、歪に起因
する分極効果により、1019/cm3オーダーの高い電
子密度の層7が形成されるために、ホール素子の感度や
温度特性にとってより好ましい。
【0026】第2の化合物半導体層には、一部若しくは
全体にn型不純物を、1×1016/cm3程度〜1×1
019/cm3程度の濃度で含有させてもよい。第2の化
合物半導体層の全体の厚さについては、層中に歪を保持
し、分極効果により第1の化合物半導体層5に高い電子
密度を誘起できることが好ましく、1nm以上1μm以
下が適当である。第1の化合物半導体層5及び第2の化
合物半導体層6の成長方法、基板1の種類、ホール素子
作製の手順等については、第1の実施形態において記載
した内容と同様に行うことができる。
全体にn型不純物を、1×1016/cm3程度〜1×1
019/cm3程度の濃度で含有させてもよい。第2の化
合物半導体層の全体の厚さについては、層中に歪を保持
し、分極効果により第1の化合物半導体層5に高い電子
密度を誘起できることが好ましく、1nm以上1μm以
下が適当である。第1の化合物半導体層5及び第2の化
合物半導体層6の成長方法、基板1の種類、ホール素子
作製の手順等については、第1の実施形態において記載
した内容と同様に行うことができる。
【0027】ここで、本発明における効果について説明
する。ホール素子を定電圧駆動する場合、出力信号であ
るホール電圧VHの大きさは式(1)のように書ける。 VH=μe・Vd・B・fH/d (1) ここで、μeは動作層である化合物半導体層中の電子移
動度、Vdは駆動電圧、Bは磁束密度、fHは形状効果を
補正する因子、dは動作層の厚さである。即ち、ホール
電圧は、化合物半導体層中の電子移動度に比例すること
になり、その温度依存性は、電子移動度の温度依存性に
よって決ってくる。一般に半導体結晶中での電子移動に
対して、格子振動による散乱が支配的な場合、移動度は
式(2)のように表わされる。 μe=K・m*-5/2・T-3/2 (2)
する。ホール素子を定電圧駆動する場合、出力信号であ
るホール電圧VHの大きさは式(1)のように書ける。 VH=μe・Vd・B・fH/d (1) ここで、μeは動作層である化合物半導体層中の電子移
動度、Vdは駆動電圧、Bは磁束密度、fHは形状効果を
補正する因子、dは動作層の厚さである。即ち、ホール
電圧は、化合物半導体層中の電子移動度に比例すること
になり、その温度依存性は、電子移動度の温度依存性に
よって決ってくる。一般に半導体結晶中での電子移動に
対して、格子振動による散乱が支配的な場合、移動度は
式(2)のように表わされる。 μe=K・m*-5/2・T-3/2 (2)
【0028】ここで、Kは定数、m*は電子の有効質
量、Tは温度である。即ち、電子の有効質量が大きいほ
ど、温度変化に対する電子移動度の変化は小さくなり、
その結果、ホール素子の出力信号であるホール電圧の温
度に対する変化も小さくなる。ただし、電子の有効質量
が大きくなると、電子移動度自体は小さくなり、従って
ホール電圧、即ち感度が低下することになる。従って、
感度の温度に対する変化を小さくし、かつ実用的な感度
を保つためには、動作層を構成する半導体層の電子の有
効質量を適当な範囲に設定する必要があり、それが本発
明における電子の静止質量の0.08倍以上0.5倍以
下の範囲である。
量、Tは温度である。即ち、電子の有効質量が大きいほ
ど、温度変化に対する電子移動度の変化は小さくなり、
その結果、ホール素子の出力信号であるホール電圧の温
度に対する変化も小さくなる。ただし、電子の有効質量
が大きくなると、電子移動度自体は小さくなり、従って
ホール電圧、即ち感度が低下することになる。従って、
感度の温度に対する変化を小さくし、かつ実用的な感度
を保つためには、動作層を構成する半導体層の電子の有
効質量を適当な範囲に設定する必要があり、それが本発
明における電子の静止質量の0.08倍以上0.5倍以
下の範囲である。
【0029】又、ホール素子を定電流駆動する場合、ホ
ール電圧VHの大きさは式(3)のように書くことがで
きる。 VH=I・B・fH/(d・q・n) (3) ここで、Iは駆動電流、nは電子密度である。即ち、こ
の場合には、ホール電圧は電子密度の逆数に比例するこ
とになる。一般に、電子密度は、式(4)のように表わ
される。 n=K・T3/2・exp(−(EC−EF)/(kT)) (4 )
ール電圧VHの大きさは式(3)のように書くことがで
きる。 VH=I・B・fH/(d・q・n) (3) ここで、Iは駆動電流、nは電子密度である。即ち、こ
の場合には、ホール電圧は電子密度の逆数に比例するこ
とになる。一般に、電子密度は、式(4)のように表わ
される。 n=K・T3/2・exp(−(EC−EF)/(kT)) (4 )
【0030】ここで、ECは伝導帯のエネルギーレベ
ル、EFはフェルミーレベルである。この式より、フェ
ルミーレベルが伝導帯に近いほど、温度変化に対する電
子密度の変化が小さくなり、その結果、出力信号である
ホール電圧の温度に対する変化も小さくなる。例えば前
述のようにGaNとAlGaNのようなヘテロ接合を形
成すると、動作層となるGaN層において、Siよりも
高い電子移動度が得られるというメリットがあるばかり
でなく、分極効果によって高い電子密度が誘起されるた
めに、フェルミーレベルが伝導帯に極めて近いという状
態が形成され、その結果、定電流駆動の際に、ホール素
子の感度の温度に対する変化が極めて小さくなるという
メリットもある。
ル、EFはフェルミーレベルである。この式より、フェ
ルミーレベルが伝導帯に近いほど、温度変化に対する電
子密度の変化が小さくなり、その結果、出力信号である
ホール電圧の温度に対する変化も小さくなる。例えば前
述のようにGaNとAlGaNのようなヘテロ接合を形
成すると、動作層となるGaN層において、Siよりも
高い電子移動度が得られるというメリットがあるばかり
でなく、分極効果によって高い電子密度が誘起されるた
めに、フェルミーレベルが伝導帯に極めて近いという状
態が形成され、その結果、定電流駆動の際に、ホール素
子の感度の温度に対する変化が極めて小さくなるという
メリットもある。
【0031】加えて、本発明におけるホール素子では、
従来のGaAsを動作層とするホール素子に比べて、ノ
イズレベルを低減させる効果も有している。さらに、本
発明によれば、例えば動作層にIII族元素の窒化物等
を用いると、弾性定数がSiやGaAsに比べて非常に
小さいために、従来のホール素子よりも、オフセットの
極めて小さなホール素子が得られるという効果を有して
いる。次に、図4及び図5は、本発明の一実施形態に相
当するホールICを模式的に示す断面図と回路ブロック
図である。図4に示すように、本発明によるホールIC
は、基板1上に、ホール素子の動作層となるGaNのよ
うな第1の化合物半導体層8とAlGaNのような第2
の化合物半導体層9からなるヘテロ接合を具備してお
り、第2の化合物半導体層上に、ホール素子部の入力電
極11と出力電極12、及び信号処理IC部を構成する
HEMTトランジスタのゲート電極13、ソース電極1
4、ドレイン電極15を形成することにより、ホール素
子と信号処理ICが同一面内に載ったモノリシックタイ
プになっている。このようなホールICを作製する場合
には、第1の化合物半導体層8と第2の化合物半導体層
9を、前述のホール素子作製時と同様の成長方法や膜厚
等で形成した後、ホール素子部17のパターニングと、
ホール素子部の入力電極11と出力電極12及びトラン
ジスタ部のソース電極14とドレイン電極15の形成を
行う。
従来のGaAsを動作層とするホール素子に比べて、ノ
イズレベルを低減させる効果も有している。さらに、本
発明によれば、例えば動作層にIII族元素の窒化物等
を用いると、弾性定数がSiやGaAsに比べて非常に
小さいために、従来のホール素子よりも、オフセットの
極めて小さなホール素子が得られるという効果を有して
いる。次に、図4及び図5は、本発明の一実施形態に相
当するホールICを模式的に示す断面図と回路ブロック
図である。図4に示すように、本発明によるホールIC
は、基板1上に、ホール素子の動作層となるGaNのよ
うな第1の化合物半導体層8とAlGaNのような第2
の化合物半導体層9からなるヘテロ接合を具備してお
り、第2の化合物半導体層上に、ホール素子部の入力電
極11と出力電極12、及び信号処理IC部を構成する
HEMTトランジスタのゲート電極13、ソース電極1
4、ドレイン電極15を形成することにより、ホール素
子と信号処理ICが同一面内に載ったモノリシックタイ
プになっている。このようなホールICを作製する場合
には、第1の化合物半導体層8と第2の化合物半導体層
9を、前述のホール素子作製時と同様の成長方法や膜厚
等で形成した後、ホール素子部17のパターニングと、
ホール素子部の入力電極11と出力電極12及びトラン
ジスタ部のソース電極14とドレイン電極15の形成を
行う。
【0032】次に、素子間に窒素イオン等を注入して、
化合物半導体層の結晶性を低下させることにより導電性
を低くした領域16を設ける方法や、ドライエッチング
又はウェットエッチングにより島状に加工する方法等に
より、ホール素子部17と各トランジスタ部18の素子
間分離を行う。その後、トランジスタ部のゲート電極1
3を形成する。尚素子間分離については、各種電極を形
成する前に行ってもよいし、形成後に行ってもよい。ホ
ール素子部の入力電極や出力電極の材料や形成方法につ
いては、前述の内容と同様に行うことができる。又、ト
ランジスタ部のソース電極とドレイン電極については、
低抵抗のオーム性コンタクトとなる必要があるので、ホ
ール素子部の電極と同様に形成することができる。
化合物半導体層の結晶性を低下させることにより導電性
を低くした領域16を設ける方法や、ドライエッチング
又はウェットエッチングにより島状に加工する方法等に
より、ホール素子部17と各トランジスタ部18の素子
間分離を行う。その後、トランジスタ部のゲート電極1
3を形成する。尚素子間分離については、各種電極を形
成する前に行ってもよいし、形成後に行ってもよい。ホ
ール素子部の入力電極や出力電極の材料や形成方法につ
いては、前述の内容と同様に行うことができる。又、ト
ランジスタ部のソース電極とドレイン電極については、
低抵抗のオーム性コンタクトとなる必要があるので、ホ
ール素子部の電極と同様に形成することができる。
【0033】一方、トランジスタ部のゲート電極につい
ては、ショットキーコンタクトを形成する必要があるた
め、電極材料としては、Au、Pt、Ni、Ti、T
a、Ru等の金属、若しくはこれらの積層膜が用いられ
る。やはり、必要に応じて成膜後に熱処理が施される。
各電極形成後、ホール素子と信号処理ICの間をAl、
Cu等で配線するが、その場合、通常、信号処理ICの
中のバイアス生成回路部をホール素子の入力電極に、ホ
ール素子の出力電極を信号処理ICの増幅回路部に接続
する。尚、電極形成の前又は後に、空気中の酸素や水分
等から素子を保護するために、その上に窒化シリコンの
ような材料でパッシベーション膜を形成する場合もあ
る。
ては、ショットキーコンタクトを形成する必要があるた
め、電極材料としては、Au、Pt、Ni、Ti、T
a、Ru等の金属、若しくはこれらの積層膜が用いられ
る。やはり、必要に応じて成膜後に熱処理が施される。
各電極形成後、ホール素子と信号処理ICの間をAl、
Cu等で配線するが、その場合、通常、信号処理ICの
中のバイアス生成回路部をホール素子の入力電極に、ホ
ール素子の出力電極を信号処理ICの増幅回路部に接続
する。尚、電極形成の前又は後に、空気中の酸素や水分
等から素子を保護するために、その上に窒化シリコンの
ような材料でパッシベーション膜を形成する場合もあ
る。
【0034】本発明におけるホールICは、必ずしもモ
ノリシックタイプである必要はなく、別々の基板上に形
成したホール素子と信号処理ICを接続することによっ
て成るハイブリッドタイプでもよい。この場合、信号処
理ICは、バルクSi、SOI、SOS等の基板にCM
OSプロセスやバイポーラプロセスを用いて作製するこ
とができるし、或いはGaAsやInP等の基板にHE
MTやMESFET等のプロセスをベースに作製するこ
とも可能である。
ノリシックタイプである必要はなく、別々の基板上に形
成したホール素子と信号処理ICを接続することによっ
て成るハイブリッドタイプでもよい。この場合、信号処
理ICは、バルクSi、SOI、SOS等の基板にCM
OSプロセスやバイポーラプロセスを用いて作製するこ
とができるし、或いはGaAsやInP等の基板にHE
MTやMESFET等のプロセスをベースに作製するこ
とも可能である。
【0035】信号処理ICに含まれる回路部としては、
ホールICが、デジタル出力のスイッチングタイプであ
るか、アナログ出力のリニアホールICであるかによっ
て多少異なるが、通常、図5に示すように、定電圧又は
定電流バイアス生成回路部19、増幅回路部20、オフ
セット補償回路部21、コンパレータ回路部22、保護
回路部23等がある。従来のホールICでは、使用する
ホール素子の感度の温度変化が大きいために、出力の温
度ドリフトに対するスペックが厳しい場合には、通常、
信号処理ICの中に温度補償回路部を設けているが、本
発明によるホールICでは、信号処理ICの中に温度補
償回路部がなくても、従来のホールICと同様の温度ド
リフト特性を得ることができ、その分、信号処理ICが
簡素になるので、チップサイズの低減や信頼性向上等の
メリットを有している。
ホールICが、デジタル出力のスイッチングタイプであ
るか、アナログ出力のリニアホールICであるかによっ
て多少異なるが、通常、図5に示すように、定電圧又は
定電流バイアス生成回路部19、増幅回路部20、オフ
セット補償回路部21、コンパレータ回路部22、保護
回路部23等がある。従来のホールICでは、使用する
ホール素子の感度の温度変化が大きいために、出力の温
度ドリフトに対するスペックが厳しい場合には、通常、
信号処理ICの中に温度補償回路部を設けているが、本
発明によるホールICでは、信号処理ICの中に温度補
償回路部がなくても、従来のホールICと同様の温度ド
リフト特性を得ることができ、その分、信号処理ICが
簡素になるので、チップサイズの低減や信頼性向上等の
メリットを有している。
【0036】又、本発明においては、ホール素子の動作
層を構成する化合物半導体材料の禁制帯幅が全般に広い
ために、モノリシックホールICを作製した場合、信号
処理ICを構成するトランジスタは、耐熱性や耐圧が高
いものにすることができ、その結果、耐熱性や耐圧が極
めて高い、高信頼性を有するホールICを実現すること
ができる。本発明を実施例に基づいて説明する。
層を構成する化合物半導体材料の禁制帯幅が全般に広い
ために、モノリシックホールICを作製した場合、信号
処理ICを構成するトランジスタは、耐熱性や耐圧が高
いものにすることができ、その結果、耐熱性や耐圧が極
めて高い、高信頼性を有するホールICを実現すること
ができる。本発明を実施例に基づいて説明する。
【0037】
【実施例1】サファイア基板上に、TMG(Tri−M
ethyl Gallium)とNH3を原料とするM
OVPE法によりGaN層を成長した。成長に当たって
は、基板温度500℃でGaN低温成長バッファ層を堆
積後、その上に基板温度950℃にて厚さ1μmのGa
N層を堆積するという2段階成長法を行った。コンタク
ト露光によるレジストパターニングとBCl3ガスを用
いたRIEにより、GaN層を、幅50μmで長さ20
0μmの2本のラインが中央で直交したような十字の形
状に加工した後、GaN層上に、十字形状の各先端部分
に、リフトオフ法により、100μm角のTiAlの入
出力電極を形成して、GaNを動作層とするホール素子
を作製した。TiAl電極は、EB蒸着法にてTiとA
lを積層した後、赤外線急速加熱炉で合金化処理を行う
ことにより作製した。次に、窒化シリコンのパッシベー
ション膜を形成後、入出力電極部にコンタクトホールを
開け、ワイアボンディングを行った。
ethyl Gallium)とNH3を原料とするM
OVPE法によりGaN層を成長した。成長に当たって
は、基板温度500℃でGaN低温成長バッファ層を堆
積後、その上に基板温度950℃にて厚さ1μmのGa
N層を堆積するという2段階成長法を行った。コンタク
ト露光によるレジストパターニングとBCl3ガスを用
いたRIEにより、GaN層を、幅50μmで長さ20
0μmの2本のラインが中央で直交したような十字の形
状に加工した後、GaN層上に、十字形状の各先端部分
に、リフトオフ法により、100μm角のTiAlの入
出力電極を形成して、GaNを動作層とするホール素子
を作製した。TiAl電極は、EB蒸着法にてTiとA
lを積層した後、赤外線急速加熱炉で合金化処理を行う
ことにより作製した。次に、窒化シリコンのパッシベー
ション膜を形成後、入出力電極部にコンタクトホールを
開け、ワイアボンディングを行った。
【0038】このホール素子の磁場に対する感度を室温
で測定したところ、3Vの定電圧駆動において、磁束密
度500Gaussに対して9mVの出力電圧が得られ
た。又、−50℃〜200℃の範囲で、出力電圧の温度
に対する変化率を測定したところ−0.01%/℃であ
った。
で測定したところ、3Vの定電圧駆動において、磁束密
度500Gaussに対して9mVの出力電圧が得られ
た。又、−50℃〜200℃の範囲で、出力電圧の温度
に対する変化率を測定したところ−0.01%/℃であ
った。
【0039】
【実施例2】GaN層の上に、さらに厚さ20nmのA
l0.3Ga0.7N層を堆積した以外は実施例1と同様にし
てホール素子を作製した。このホール素子の磁場に対す
る感度を室温で測定したところ、3Vの定電圧駆動にお
いて、磁束密度500Gaussに対して15mVの出
力電圧が得られた。又、−50℃〜200℃の範囲で、
出力電圧の温度に対する変化率を測定したところ−0.
01%/℃であった。さらに、5mAの定電流駆動にお
いて、同様に、出力電圧の温度に対する変化率を測定し
たところ−0.005%/℃であった。
l0.3Ga0.7N層を堆積した以外は実施例1と同様にし
てホール素子を作製した。このホール素子の磁場に対す
る感度を室温で測定したところ、3Vの定電圧駆動にお
いて、磁束密度500Gaussに対して15mVの出
力電圧が得られた。又、−50℃〜200℃の範囲で、
出力電圧の温度に対する変化率を測定したところ−0.
01%/℃であった。さらに、5mAの定電流駆動にお
いて、同様に、出力電圧の温度に対する変化率を測定し
たところ−0.005%/℃であった。
【0040】
【比較例1】バルクSi基板内の感磁部上に、実施例1
と同様にして、Ti/Auから成る入出力電極を形成す
ることによりホール素子を作製した。このホール素子の
磁場に対する感度を室温で測定したところ、3Vの定電
圧駆動において、磁束密度500Gaussに対して9
mVの出力電圧が得られた。又、−50℃〜200℃の
範囲で、出力電圧の温度に対する変化率を測定したとこ
ろ−0.1%/℃であった。さらに、5mAの定電流駆
動において、同様に、出力電圧の温度に対する変化率を
測定したところ−0.06%/℃であった。
と同様にして、Ti/Auから成る入出力電極を形成す
ることによりホール素子を作製した。このホール素子の
磁場に対する感度を室温で測定したところ、3Vの定電
圧駆動において、磁束密度500Gaussに対して9
mVの出力電圧が得られた。又、−50℃〜200℃の
範囲で、出力電圧の温度に対する変化率を測定したとこ
ろ−0.1%/℃であった。さらに、5mAの定電流駆
動において、同様に、出力電圧の温度に対する変化率を
測定したところ−0.06%/℃であった。
【0041】
【比較例2】GaAs基板内の感磁部上に、実施例1と
同様にして、Ti/Auから成る入出力電極を形成する
ことによりホール素子を作製した。このホール素子の磁
場に対する感度を室温で測定したところ、3Vの定電圧
駆動において、磁束密度500Gaussに対して30
mVの出力電圧が得られた。ただし、−50℃〜200
℃の範囲で、出力電圧の温度に対する変化率を測定した
ところ−0.19%/℃であった。さらに、5mAの定
電流駆動において、同様に、出力電圧の温度に対する変
化率を測定したところ−0.06%/℃であった。
同様にして、Ti/Auから成る入出力電極を形成する
ことによりホール素子を作製した。このホール素子の磁
場に対する感度を室温で測定したところ、3Vの定電圧
駆動において、磁束密度500Gaussに対して30
mVの出力電圧が得られた。ただし、−50℃〜200
℃の範囲で、出力電圧の温度に対する変化率を測定した
ところ−0.19%/℃であった。さらに、5mAの定
電流駆動において、同様に、出力電圧の温度に対する変
化率を測定したところ−0.06%/℃であった。
【0042】
【実施例3】Si(111)基板上に、TMA(Tri
−Methyl Aluminium)とO2を原料と
する超高真空CVD法により、基板温度800℃にて、
厚さ10nmのγ−Al2O3層を堆積した。これを基板
材料として用いた以外は実施例2と同様にしてホール素
子を作製した。このホール素子の磁場に対する感度を室
温で測定したところ、3Vの定電圧駆動において、磁束
密度500Gaussに対して14mVの出力電圧が得
られた。又、−50℃〜200℃の範囲で、出力電圧の
温度に対する変化率を測定したところ−0.01%/℃
であった。さらに、5mAの定電流駆動において、同様
に、出力電圧の温度に対する変化率を測定したところ−
0.005%/℃であった。
−Methyl Aluminium)とO2を原料と
する超高真空CVD法により、基板温度800℃にて、
厚さ10nmのγ−Al2O3層を堆積した。これを基板
材料として用いた以外は実施例2と同様にしてホール素
子を作製した。このホール素子の磁場に対する感度を室
温で測定したところ、3Vの定電圧駆動において、磁束
密度500Gaussに対して14mVの出力電圧が得
られた。又、−50℃〜200℃の範囲で、出力電圧の
温度に対する変化率を測定したところ−0.01%/℃
であった。さらに、5mAの定電流駆動において、同様
に、出力電圧の温度に対する変化率を測定したところ−
0.005%/℃であった。
【0043】
【実施例4】バルクSiC基板上にイオン注入法により
感磁部を形成後、実施例1と同様に入出力電極を形成す
ることによりホール素子を作製した。このホール素子の
磁場に対する感度を室温で測定したところ、3Vの定電
圧駆動において、磁束密度500Gaussに対して9
mVの出力電圧が得られた。又、−50℃〜200℃の
範囲で、出力電圧の温度に対する変化率を測定したとこ
ろ−0.02%/℃であった。
感磁部を形成後、実施例1と同様に入出力電極を形成す
ることによりホール素子を作製した。このホール素子の
磁場に対する感度を室温で測定したところ、3Vの定電
圧駆動において、磁束密度500Gaussに対して9
mVの出力電圧が得られた。又、−50℃〜200℃の
範囲で、出力電圧の温度に対する変化率を測定したとこ
ろ−0.02%/℃であった。
【0044】
【実施例5】実施例3と同様にして作製したホール素子
と組み合わせるために、SOI基板上に、CMOSプロ
セスにより、定電圧バイアス生成回路部、増幅回路部、
オフセット補償回路部、保護回路部、コンパレータ回路
部等を含む信号処理ICを作製した。ただし、ホール素
子の感度の温度変化を補償するための温度補償回路部は
設けなかった。
と組み合わせるために、SOI基板上に、CMOSプロ
セスにより、定電圧バイアス生成回路部、増幅回路部、
オフセット補償回路部、保護回路部、コンパレータ回路
部等を含む信号処理ICを作製した。ただし、ホール素
子の感度の温度変化を補償するための温度補償回路部は
設けなかった。
【0045】ホール素子と信号処理ICを、Alリード
フレーム上にダイボンディングした後、両素子間をAu
ワイアで接続することにより、デジタル信号出力をする
ハイブリッドタイプのホールICを作製した。このホー
ルICの、−50℃〜200℃の範囲で、high/l
ow切り換え動作磁束密度の温度に対する変化率を測定
したところ、信号処理IC内に温度補償回路部を持たな
いにも拘らず、0.01%/℃であった。
フレーム上にダイボンディングした後、両素子間をAu
ワイアで接続することにより、デジタル信号出力をする
ハイブリッドタイプのホールICを作製した。このホー
ルICの、−50℃〜200℃の範囲で、high/l
ow切り換え動作磁束密度の温度に対する変化率を測定
したところ、信号処理IC内に温度補償回路部を持たな
いにも拘らず、0.01%/℃であった。
【0046】
【実施例6】実施例3と同様にして、Si(111)基
板上に、γ−Al2O3層を介して、GaN層とAl0.3
Ga0.7N層から成るヘテロ接合を形成した。ただし、
Al0. 3Ga0.7N層は、GaN層側から、それぞれ不純
物ドーピングなしの層5nm、2×1018/cm3のS
iをドーピングした層15nm、不純物ドーピングなし
の層5nmという3層構造とした。中央に位置するホー
ル素子部用にこのヘテロ接合構造のパターニングを行っ
た後、ホール素子のTiAl入出力電極と、ホール素子
を取り囲むように配置された信号処理ICの各回路部を
構成するHEMT(High Electron Mo
bility Transistor)のTiAlソー
ス電極及びドレイン電極をリフトオフ法により形成し
た。次に、ホール素子部及び信号処理IC部の各素子間
を分離するために、レジストマスクを介して、窒素イオ
ン注入を行った。尚、信号処理ICには、定電圧バイア
ス生成回路部、増幅回路部、オフセット補償回路部、保
護回路部、コンパレータ回路部等を設けた。温度補償回
路部は設けなかった。
板上に、γ−Al2O3層を介して、GaN層とAl0.3
Ga0.7N層から成るヘテロ接合を形成した。ただし、
Al0. 3Ga0.7N層は、GaN層側から、それぞれ不純
物ドーピングなしの層5nm、2×1018/cm3のS
iをドーピングした層15nm、不純物ドーピングなし
の層5nmという3層構造とした。中央に位置するホー
ル素子部用にこのヘテロ接合構造のパターニングを行っ
た後、ホール素子のTiAl入出力電極と、ホール素子
を取り囲むように配置された信号処理ICの各回路部を
構成するHEMT(High Electron Mo
bility Transistor)のTiAlソー
ス電極及びドレイン電極をリフトオフ法により形成し
た。次に、ホール素子部及び信号処理IC部の各素子間
を分離するために、レジストマスクを介して、窒素イオ
ン注入を行った。尚、信号処理ICには、定電圧バイア
ス生成回路部、増幅回路部、オフセット補償回路部、保
護回路部、コンパレータ回路部等を設けた。温度補償回
路部は設けなかった。
【0047】続いて、Ni/Auから成るHEMTのゲ
ート電極をリフトオフ法により形成した。信号処理IC
の定電圧バイアス生成回路部とホール素子の入力電極、
ホール素子の出力電極と信号処理ICの増幅回路部をA
l配線により接続することにより、デジタル信号出力を
するモノリシックタイプのホールICを作製した。この
ホールICの、−50℃〜200℃の範囲で、high
/low切り換え動作磁束密度の温度に対する変化率を
測定したところ、信号処理IC内に温度補償回路部を持
たないにも拘らず、0.01%/℃であった。
ート電極をリフトオフ法により形成した。信号処理IC
の定電圧バイアス生成回路部とホール素子の入力電極、
ホール素子の出力電極と信号処理ICの増幅回路部をA
l配線により接続することにより、デジタル信号出力を
するモノリシックタイプのホールICを作製した。この
ホールICの、−50℃〜200℃の範囲で、high
/low切り換え動作磁束密度の温度に対する変化率を
測定したところ、信号処理IC内に温度補償回路部を持
たないにも拘らず、0.01%/℃であった。
【0048】
【発明の効果】以上説明したように、本発明のホール素
子は、動作層を構成する半導体材料の電子移動度の温度
依存性が極めて小さく、一方で電子移動度の値としては
適当なレベルが保たれるために、定電圧駆動或いは定電
流駆動を行った場合に、Siホール素子にも劣らない実
用的な感度を持ち、かつ感度の温度変化が極めて小さい
という特徴を有している。加えて、オフセットやノイズ
が小さいという特徴も有している。
子は、動作層を構成する半導体材料の電子移動度の温度
依存性が極めて小さく、一方で電子移動度の値としては
適当なレベルが保たれるために、定電圧駆動或いは定電
流駆動を行った場合に、Siホール素子にも劣らない実
用的な感度を持ち、かつ感度の温度変化が極めて小さい
という特徴を有している。加えて、オフセットやノイズ
が小さいという特徴も有している。
【0049】又、本発明のホールICは、前述のような
感度の温度変化が極めて小さなホール素子を用いている
ために、信号処理IC中に、感度の温度変化を補償する
ための温度補償回路部を設けなくても、実用的な温度特
性を有する。従って、信号処理ICは従来に比べて簡素
になり、素子サイズの低減や信頼性の向上等の効果を有
している。又、信号処理ICも、ホール素子の動作層を
構成しているのと同じ化合物半導体材料を用いて作製
し、所謂モノリシックタイプのホールICとすることに
より、素子サイズ低減や信頼性向上、耐外来ノイズ性向
上等の効果があるばかりでなく、使用する化合物半導体
材料が概して広い禁制帯幅を有するために、信号処理I
Cを構成するトランジスタが、特別な対策を講じなくて
も高耐熱性と高耐圧を有し、結果として、高耐熱性と高
耐圧を備えたホールICが得られるという効果もある。
感度の温度変化が極めて小さなホール素子を用いている
ために、信号処理IC中に、感度の温度変化を補償する
ための温度補償回路部を設けなくても、実用的な温度特
性を有する。従って、信号処理ICは従来に比べて簡素
になり、素子サイズの低減や信頼性の向上等の効果を有
している。又、信号処理ICも、ホール素子の動作層を
構成しているのと同じ化合物半導体材料を用いて作製
し、所謂モノリシックタイプのホールICとすることに
より、素子サイズ低減や信頼性向上、耐外来ノイズ性向
上等の効果があるばかりでなく、使用する化合物半導体
材料が概して広い禁制帯幅を有するために、信号処理I
Cを構成するトランジスタが、特別な対策を講じなくて
も高耐熱性と高耐圧を有し、結果として、高耐熱性と高
耐圧を備えたホールICが得られるという効果もある。
【図1】本発明の一実施形態に相当するホール素子を示
す断面図である。
す断面図である。
【図2】本発明の一実施形態に相当するホール素子を示
す平面図である。
す平面図である。
【図3】本発明の別の実施形態に相当するホール素子を
示す断面図である。
示す断面図である。
【図4】本発明の一実施形態に相当するホールICを示
す断面図である。
す断面図である。
【図5】本発明の一実施形態に相当するホールICを示
す回路ブロック図である。
す回路ブロック図である。
1 基板
2 化合物半導体層
3 ホール素子の入力電極
4 ホール素子の出力電極
5 第1の化合物半導体層
6 第2の化合物半導体層
7 高電子密度層
8 第1の化合物半導体層
9 第2の化合物半導体層
10 高電子密度層
11 ホール素子部の入力電極
12 ホール素子部の出力電極
13 HEMTのゲート電極
14 HEMTのソース電極
15 HEMTのドレイン電極
16 イオン注入による低導電性領域
17 ホールICのホール素子部
18 ホールICの信号処理IC部
19 信号処理IC中の定電圧又は定電流バイアス生成
回路部 20 信号処理IC中の増幅回路部 21 信号処理IC中のオフセット補償回路部 22 信号処理IC中のコンパレータ回路部 23 信号処理IC中の保護回路部
回路部 20 信号処理IC中の増幅回路部 21 信号処理IC中のオフセット補償回路部 22 信号処理IC中のコンパレータ回路部 23 信号処理IC中の保護回路部
Claims (12)
- 【請求項1】 動作層に化合物半導体材料を用いたホー
ル素子において、該化合物半導体材料の電子の有効質量
が、電子の静止質量の0.08倍以上0.5倍以下であ
ることを特徴とするホール素子。 - 【請求項2】 前記化合物半導体材料が、III族元素
の窒化物のうちの少なくとも1つであることを特徴とす
る請求項1に記載のホール素子。 - 【請求項3】 前記化合物半導体材料が、GaN、In
N、InGaN、AlGaN、InAlN、InGaA
lNのうちの少なくとも1つであることを特徴とする請
求項1に記載のホール素子。 - 【請求項4】 前記ホール素子が、GaNとAlGaN
又はGaNとInGaN、InGaNとAlGaN、若
しくはInNとInGaNのいずれかの組合せより成る
ヘテロ接合を具備して成ることを特徴とする請求項1に
記載のホール素子。 - 【請求項5】 前記ホール素子が、Siから成る基板上
に形成されることを特徴とする請求項1乃至請求項4に
記載のホール素子。 - 【請求項6】 動作層に化合物半導体材料を用いたホー
ル素子と、このホール素子の出力信号を入力し、入力し
た信号を処理してアナログ若しくはデジタルの信号を出
力する信号処理ICから成るホールICにおいて、該化
合物半導体材料の電子の有効質量が、電子の静止質量の
0.08倍以上0.5倍以下であることを特徴とするホ
ールIC。 - 【請求項7】 前記化合物半導体材料が、III族元素
の窒化物のうちの少なくとも1つであることを特徴とす
る請求項6に記載のホールIC。 - 【請求項8】 前記化合物半導体材料が、GaN、In
N、InGaN、AlGaN、InAlN、InGaA
lNのうちの少なくとも1つであることを特徴とする請
求項6に記載のホールIC。 - 【請求項9】 前記ホール素子が、GaNとAlGaN
又はGaNとInGaN、InGaNとAlGaN、若
しくはInNとInGaNのいずれかの組合せより成る
ヘテロ接合を具備して成ることを特徴とする請求項6に
記載のホールIC。 - 【請求項10】 前記信号処理ICが、前記ホール素子
と同じ化合物半導体材料を用いて作製されることを特徴
とする請求項6乃至請求項9に記載のホールIC。 - 【請求項11】 前記ホール素子と前記信号処理IC
が、同じ基板上にモノリシックで載っていることを特徴
とする請求項10に記載のホールIC。 - 【請求項12】 前記ホールICが、Siから成る基板
上に形成されることを特徴とする請求項10及び請求項
11に記載のホールIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001243424A JP2003060255A (ja) | 2001-08-10 | 2001-08-10 | ホール素子及びホールic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001243424A JP2003060255A (ja) | 2001-08-10 | 2001-08-10 | ホール素子及びホールic |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003060255A true JP2003060255A (ja) | 2003-02-28 |
Family
ID=19073517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001243424A Withdrawn JP2003060255A (ja) | 2001-08-10 | 2001-08-10 | ホール素子及びホールic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003060255A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080338A (ja) * | 2004-09-10 | 2006-03-23 | Tokyo Institute Of Technology | 高温用磁気センサ |
JP2006135182A (ja) * | 2004-11-08 | 2006-05-25 | Denso Corp | ホール効果素子及びホール効果素子の製造方法 |
JP2006179594A (ja) * | 2004-12-21 | 2006-07-06 | Denso Corp | ホール素子 |
JP2007278938A (ja) * | 2006-04-10 | 2007-10-25 | Yazaki Corp | 温度検出機能付き電流センサ |
JP2009071238A (ja) * | 2007-09-18 | 2009-04-02 | Ngk Insulators Ltd | 磁気センサ、ホール素子、磁気抵抗効果素子、ホール素子の作製方法、磁気抵抗効果素子の作製方法 |
JP2009076861A (ja) * | 2007-08-28 | 2009-04-09 | Ngk Insulators Ltd | 磁気センサ、ホール素子、ホールic、磁気抵抗効果素子、ホール素子の作製方法、および磁気抵抗効果素子の作製方法 |
JP2009086183A (ja) * | 2007-09-28 | 2009-04-23 | Casio Comput Co Ltd | 磁気検知型入力パネル及び入力パネル付き表示装置 |
JP2010175525A (ja) * | 2009-02-02 | 2010-08-12 | Asahi Kasei Electronics Co Ltd | 半導体磁気センサー |
US8026718B2 (en) | 2007-08-28 | 2011-09-27 | Ngk Insulators, Ltd. | Magnetic sensor, hall element, hall IC, magnetoresistive effect element, method of fabricating hall element, and method of fabricating magnetoresistive effect element |
JP2017037030A (ja) * | 2015-08-12 | 2017-02-16 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
CN113759295A (zh) * | 2021-08-06 | 2021-12-07 | 苏州矩阵光电有限公司 | 集成式霍尔磁传感器及其制造方法 |
-
2001
- 2001-08-10 JP JP2001243424A patent/JP2003060255A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080338A (ja) * | 2004-09-10 | 2006-03-23 | Tokyo Institute Of Technology | 高温用磁気センサ |
JP2006135182A (ja) * | 2004-11-08 | 2006-05-25 | Denso Corp | ホール効果素子及びホール効果素子の製造方法 |
JP2006179594A (ja) * | 2004-12-21 | 2006-07-06 | Denso Corp | ホール素子 |
JP2007278938A (ja) * | 2006-04-10 | 2007-10-25 | Yazaki Corp | 温度検出機能付き電流センサ |
JP4628987B2 (ja) * | 2006-04-10 | 2011-02-09 | 矢崎総業株式会社 | 温度検出機能付き電流センサ |
JP2009076861A (ja) * | 2007-08-28 | 2009-04-09 | Ngk Insulators Ltd | 磁気センサ、ホール素子、ホールic、磁気抵抗効果素子、ホール素子の作製方法、および磁気抵抗効果素子の作製方法 |
US8026718B2 (en) | 2007-08-28 | 2011-09-27 | Ngk Insulators, Ltd. | Magnetic sensor, hall element, hall IC, magnetoresistive effect element, method of fabricating hall element, and method of fabricating magnetoresistive effect element |
JP2009071238A (ja) * | 2007-09-18 | 2009-04-02 | Ngk Insulators Ltd | 磁気センサ、ホール素子、磁気抵抗効果素子、ホール素子の作製方法、磁気抵抗効果素子の作製方法 |
JP2009086183A (ja) * | 2007-09-28 | 2009-04-23 | Casio Comput Co Ltd | 磁気検知型入力パネル及び入力パネル付き表示装置 |
JP2010175525A (ja) * | 2009-02-02 | 2010-08-12 | Asahi Kasei Electronics Co Ltd | 半導体磁気センサー |
JP2017037030A (ja) * | 2015-08-12 | 2017-02-16 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
CN113759295A (zh) * | 2021-08-06 | 2021-12-07 | 苏州矩阵光电有限公司 | 集成式霍尔磁传感器及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10084047B2 (en) | Group III-V device structure with variable impurity concentration | |
US7498618B2 (en) | Nitride semiconductor device | |
US7501670B2 (en) | Cascode circuit employing a depletion-mode, GaN-based FET | |
JP4022708B2 (ja) | 半導体装置 | |
US7777254B2 (en) | Normally-off field-effect semiconductor device | |
US7821035B2 (en) | ED inverter circuit and integrate circuit element including the same | |
US8692292B2 (en) | Semiconductor device including separated gate electrode and conductive layer | |
US7019336B2 (en) | Semiconductor device and method for manufacturing the same | |
US20090189191A1 (en) | Semiconductor device | |
US20010015437A1 (en) | GaN field-effect transistor, inverter device, and production processes therefor | |
JP2001230407A (ja) | 半導体装置 | |
JP2007220895A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2000332233A (ja) | 半導体装置およびその製造方法 | |
US20230207661A1 (en) | Semiconductor Device and Method of Manufacturing the Same | |
JP2003060255A (ja) | ホール素子及びホールic | |
US8975641B1 (en) | Transistor having an ohmic contact by gradient layer and method of making the same | |
US20170194472A1 (en) | Thermal treated semiconductor/gate dielectric interface for group iiia-n devices | |
JP6941903B1 (ja) | ノーマリーオフ型分極超接合GaN系電界効果トランジスタおよび電気機器 | |
US20120241759A1 (en) | Nitride semiconductor device and electronic device | |
JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2010177416A (ja) | 窒化物半導体装置 | |
JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
Lin-Qing et al. | Recent Progress in Source/Drain Ohmic Contact with β-Ga 2 O 3 | |
JPS63107172A (ja) | 電界効果トランジスタ | |
JPH04346444A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |