JP2003059978A - Manufacturing method and apparatus of film carrier tape for packaging electronic component - Google Patents
Manufacturing method and apparatus of film carrier tape for packaging electronic componentInfo
- Publication number
- JP2003059978A JP2003059978A JP2001241328A JP2001241328A JP2003059978A JP 2003059978 A JP2003059978 A JP 2003059978A JP 2001241328 A JP2001241328 A JP 2001241328A JP 2001241328 A JP2001241328 A JP 2001241328A JP 2003059978 A JP2003059978 A JP 2003059978A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- carrier tape
- slit
- film
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、たとえばCSP(Chip Siz
e Package)、BGA(Ball Grid Array)のように実装される
電子部品とほぼ同等の面積に外部と接続するための端子
が形成された電子部品実装用フィルムキャリアテープを
製造する方法およびその製造装置に関する。さらに詳し
くは本発明は、実装される電子部品がフィルムキャリア
に形成されたスリットを介してボンディングされるタイ
プの電子部品実装用フィルムキャリアテープの製造方法
およびこの製造方法に使用される製造装置に関する。BACKGROUND OF THE INVENTION The present invention is applied to, for example, CSP (Chip Siz
(e Package), BGA (Ball Grid Array), a method and a device for manufacturing a film carrier tape for mounting electronic parts, in which terminals for connecting to the outside are formed in an area approximately equal to that of the electronic parts to be mounted. Regarding More specifically, the present invention relates to a method of manufacturing a film carrier tape for mounting electronic components of a type in which electronic components to be mounted are bonded via a slit formed in a film carrier, and a manufacturing apparatus used in this manufacturing method.
【０００２】[0002]
【従来技術】電子機器の小型軽量化に伴い、電子機器に
使用するためのフィルムキャリアも小型化しており、CS
P(Chip Size Package)、BGA(Ball Grid Array)のよう
に、実装される電子部品と実装基板とがほぼ同等の面積
を占有する配線基板技術が利用されている。2. Description of the Related Art As electronic devices have become smaller and lighter, film carriers for use in electronic devices have also become smaller.
Wiring board technology is used, such as P (Chip Size Package) and BGA (Ball Grid Array), in which electronic components to be mounted and a mounting board occupy almost the same area.
【０００３】このようなフィルムキャリアには、可撓性
絶縁フィルムの一方の面に電子部品を貼着し、他方の面
に配線パターンを形成し、可撓性絶縁フィルムにスリッ
トを形成して、電子部品と配線パターンとこのスリット
を介してワイヤーボンディングすることにより、電子部
品を実装するタイプのものがある。このスリットは、配
線パターンなどを形成する前に穿設することが好ましい
が、フィルムキャリアの構成上、配線パターンを形成し
た後電子部品を実装する前に穿設せざるを得ない場合が
ある。In such a film carrier, electronic parts are attached to one surface of the flexible insulating film, a wiring pattern is formed on the other surface, and slits are formed in the flexible insulating film. There is a type in which an electronic component is mounted by wire-bonding the electronic component and a wiring pattern through the slit. This slit is preferably formed before forming a wiring pattern or the like, but in some cases, due to the structure of the film carrier, there is no choice but to form after forming the wiring pattern and before mounting an electronic component.
【０００４】このように最後にスリットを形成する場
合、フィルムキャリアには既に配線パターンが形成さ
れ、端子部分を除く配線パターン部分はソルダーレジス
ト層により被覆されている。スリットは、フィルムキャ
リアを基台金型の上に載置して固定した後、打抜き金型
を押し下げて穿設されるが、上述のように配線パターン
が形成され、その配線パターンがソルダーレジストで被
覆され、可撓性絶縁フィルムの裏面に接着剤層が形成さ
れているフィルムキャリアに打抜き金型を用いてスリッ
トを形成すると、打抜き金型によりフィルムキャリアを
形成する各層が打ち抜き金型側に引き寄せられることが
ある。特に接着剤層が弾性を有する場合には、その傾向
が大きくなる。When the slit is finally formed in this way, the wiring pattern is already formed on the film carrier, and the wiring pattern portion except the terminal portion is covered with the solder resist layer. The slit is formed by placing the film carrier on the base mold and fixing it, and then pressing the punching mold down to form the wiring pattern, and the wiring pattern is formed as described above, and the wiring pattern is formed by the solder resist. When a slit is formed on a film carrier covered with an adhesive layer on the back side of a flexible insulating film by using a punching die, each layer forming the film carrier is pulled to the punching die side by the punching die. May be In particular, when the adhesive layer has elasticity, the tendency becomes large.
【０００５】その結果、フィルムキャリアを形成する可
撓性の低い層、即ち熱硬化性樹脂が硬化することにより
形成されているソルダーレジスト層にクラックが発生す
ることがある。このようにソルダーレジスト層にクラッ
クが発生したフィルムキャリアは使用することができな
いばかりでなく修復も極めて困難であり、廃棄せざるを
得ないのが現状である。As a result, cracks may occur in the less flexible layer forming the film carrier, that is, in the solder resist layer formed by curing the thermosetting resin. As described above, the film carrier having cracks in the solder resist layer cannot be used and is extremely difficult to be repaired, and it is unavoidable that the film carrier is discarded.
【０００６】[0006]
【発明の目的】本発明は、ソルダーレジスト層を形成後
にスリットを形成する電子部品実装用フィルムキャリア
テープを製造する方法であって、スリットの形成によっ
てフィルムキャリアが損傷を受けにくい電子部品実装用
フィルムキャリアテープの製造方法を提供することを目
的としている。An object of the present invention is to provide a method for manufacturing a film carrier tape for mounting electronic parts in which a slit is formed after forming a solder resist layer, and a film for mounting electronic parts in which the film carrier is not easily damaged by the formation of the slit. It is an object of the present invention to provide a method for manufacturing a carrier tape.
【０００７】また、本発明は、このように最後にスリッ
トを形成する際に、フィルムキャリアに損傷を与えにく
い電子部品実装用フィルムキャリアテープの製造装置を
提供することを目的としている。Another object of the present invention is to provide an apparatus for manufacturing a film carrier tape for mounting electronic parts, which is less likely to damage the film carrier when the slit is finally formed.
【０００８】[0008]
【発明の概要】本発明の電子部品実装用フィルムキャリ
アテープの製造方法は、可撓性絶縁フィルムの一方の面
に積層された導電性金属箔を選択的にエッチングして所
定形状の配線パターンを形成し、該配線パターンの表面
にソルダーレジスト層を形成し、他方、該可撓性絶縁フ
ィルムの配線パターンが形成されていない可撓性絶縁フ
ィルムの表面に電子部品を仮固定する接着剤層を形成
し、次いで、該接着剤層によって仮固定される電子部品
に形成されている電極とフィルムキャリアに形成された
電極とを電気的に接続するためのスリットを形成する工
程を有する電子部品実装用フィルムキャリアテープの製
造方法において、少なくとも上記電子部品実装用フィル
ムキャリアテープに打抜き形成されるスリットの周縁部
を１４０〜１８０g/cm2の範囲内の圧力で基台金型に押
圧しながら、打抜き金型でスリット形成部を打抜いて該
電子部品実装用フィルムキャリアテープと電子部品に形
成された電極とを電気的に接続するためのスリットを形
成することを特徴としている。SUMMARY OF THE INVENTION A method of manufacturing a film carrier tape for mounting electronic parts of the present invention is to selectively etch a conductive metal foil laminated on one surface of a flexible insulating film to form a wiring pattern of a predetermined shape. And a solder resist layer is formed on the surface of the wiring pattern, while an adhesive layer for temporarily fixing electronic components is formed on the surface of the flexible insulating film on which the wiring pattern of the flexible insulating film is not formed. For mounting electronic components, which includes a step of forming and then forming a slit for electrically connecting the electrode formed on the electronic component temporarily fixed by the adhesive layer and the electrode formed on the film carrier In the method for producing a film carrier tape, at least the peripheral portion of the slit formed by punching in the electronic component mounting film carrier tape is 140 to 180 g / cm 2. While pressing the base die with a pressure within the range of 2, the punch forming die punches the slit forming portion to electrically connect the electronic component mounting film carrier tape and the electrode formed on the electronic component. It is characterized by forming a slit for.
【０００９】また、本発明の電子部品実装用フィルムキ
ャリアテープの製造方法で好適に使用される製造装置
は、基台金型と、該基台金型の上面に電子部品実装用フ
ィルムキャリアテープを載置し、少なくとも該電子部品
実装用フィルムキャリアテープのスリット打抜き部分の
周縁部を基台金型に１４０〜１８０g/cm2の範囲内の圧
力で押圧して固定する縁部加圧手段と、該基台金型に対
して接近・離隔運動して該電子部品実装用フィルムキャ
リアテープにスリットを形成する打抜き金型とを有する
ことを特徴としている。The manufacturing apparatus preferably used in the method for manufacturing a film carrier tape for mounting electronic parts of the present invention is a base die and a film carrier tape for mounting electronic parts on the upper surface of the base die. An edge pressing means for placing and fixing at least the peripheral edge of the slit punched portion of the electronic component mounting film carrier tape to the base mold by pressing at a pressure within the range of 140 to 180 g / cm 2 . It has a punching die that moves toward and away from the base die to form a slit in the electronic component mounting film carrier tape.
【００１０】例えば上記のような装置を用いた本発明の
電子部品実装用フィルムキャリアテープの製造方法によ
れば、少なくともスリットを形成する部分の縁部を他の
部分よりも高い押圧で基台金型に押し付けてスリットを
形成しているので、打抜き金型によりフィルムキャリア
が変形することが少ないので、ソルダーレジスト層にク
ラックが発生するのを有効に防止できる。また、上記の
ような押圧でフィルムキャリアを基台金型に押し付け固
定してもこの圧力によってフィルムキャリアが変形する
ことはない。According to the method for manufacturing a film carrier tape for mounting electronic parts of the present invention using the above-mentioned apparatus, for example, at least the edge portion of the portion where the slit is formed is pressed with a higher pressure than the other portions, and the base metal is Since the slits are formed by pressing against the mold, the film carrier is less likely to be deformed by the punching mold, so that it is possible to effectively prevent cracks from occurring in the solder resist layer. Further, even if the film carrier is pressed and fixed to the base die by the above-mentioned pressing, the film carrier is not deformed by this pressure.
【００１１】[0011]
【発明の具体的な説明】次に本発明の電子部品実装用フ
ィルムキャリアテープの製造方法およびこの方法に使用
される製造装置について図面に基づいて具体的に説明す
る。図１は、本発明の電子部品実装用フィルムキャリア
テープの製造方法においてスリットを形成する工程の例
を模式的に示す断面図である。図２は、本発明の方法で
製造される電子部品実装用フィルムキャリアテープに電
子部品を実装した例を示す断面図である。図３は、電子
部品を仮固定するための接着剤層が形成された後、スリ
ットを打抜き形成する際にソルダーレジスト層にクラッ
クが生ずる機構の例を模式的に説明する図である。DETAILED DESCRIPTION OF THE INVENTION Next, a method of manufacturing a film carrier tape for mounting electronic parts of the present invention and a manufacturing apparatus used in this method will be specifically described with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing an example of a step of forming a slit in the method of manufacturing a film carrier tape for mounting electronic components of the present invention. FIG. 2 is a sectional view showing an example in which electronic components are mounted on a film carrier tape for mounting electronic components manufactured by the method of the present invention. FIG. 3 is a diagram schematically illustrating an example of a mechanism in which a crack occurs in a solder resist layer when a slit is punched and formed after an adhesive layer for temporarily fixing an electronic component is formed.
【００１２】本発明の電子部品実装用フィルムキャリア
テープの製造方法は、実装される電子部品と略同一の面
積の絶縁フィルムに外部端子形成部を有する配線パター
ンを形成した後、このフィルムキャリアテープに電子部
品を実装するためのスリットを形成する工程段を有して
いる。本発明の方法で電子部品実装用フィルムキャリア
テープ１０を製造するに際しては、図２に示すように、
まず、絶縁フィルム１１のスプロケットホール１２など
の必要な貫通孔を形成する。According to the method of manufacturing a film carrier tape for mounting electronic parts of the present invention, a wiring pattern having external terminal forming portions is formed on an insulating film having substantially the same area as an electronic part to be mounted, and then the film carrier tape is mounted on the film carrier tape. It has a process step for forming a slit for mounting an electronic component. When manufacturing the film carrier tape 10 for mounting electronic parts by the method of the present invention, as shown in FIG.
First, necessary through holes such as the sprocket holes 12 of the insulating film 11 are formed.
【００１３】本発明の方法で使用される絶縁フィルム１
１は、可撓性を有すると共に、エッチングする際に酸な
どと接触することからこうした薬品に侵されない耐薬品
性、および、ボンディングする際の加熱などによっても
変質しないような耐熱性を有している。このような絶縁
フィルム１１を形成する素材の例としては、ポリエステ
ル、ポリアミド、液晶ポリマーおよびポリイミドなどを
挙げることができる。特に本発明ではポリイミドからな
るフィルムを用いることが好ましい。Insulating film 1 used in the method of the present invention
No. 1 has flexibility, and also has chemical resistance that is not attacked by such chemicals because it comes into contact with acid during etching, and heat resistance that does not deteriorate even by heating during bonding. There is. Examples of the material forming the insulating film 11 include polyester, polyamide, liquid crystal polymer, and polyimide. Particularly in the present invention, it is preferable to use a film made of polyimide.
【００１４】絶縁フィルム１１を構成するポリイミドフ
ィルムの例としては、ピロメリット酸２無水物と芳香族
ジアミンとから合成される全芳香族ポリイミド、ビフェ
ニルテトラカルボン酸２無水物と芳香族ジアミンとから
合成されるビフェニル骨格を有する全芳香族ポリイミド
を挙げることができる。特に本発明ではビフェニル骨格
を有する全芳香族ポリイミド（例；商品名：ユーピレッ
クスＳ、宇部興産（株）製）が好ましく使用される。こ
の方法で使用可能な絶縁フィルム１１の厚さは、通常は
７．５〜１２５μｍ、好ましくは２５〜７５μmの範囲
内にある。Examples of the polyimide film constituting the insulating film 11 include wholly aromatic polyimide synthesized from pyromellitic dianhydride and aromatic diamine, and synthesized from biphenyltetracarboxylic dianhydride and aromatic diamine. There may be mentioned a wholly aromatic polyimide having a biphenyl skeleton. Particularly in the present invention, a wholly aromatic polyimide having a biphenyl skeleton (eg, trade name: Upilex S, manufactured by Ube Industries, Ltd.) is preferably used. The thickness of the insulating film 11 usable in this method is usually in the range of 7.5 to 125 μm, preferably 25 to 75 μm.
【００１５】このような絶縁フィルム１１の両縁部近傍
に、この絶縁フィルム１１を装置内で移送するためのス
プロケットホール１２を多数形成する。また、フィルム
キャリアの位置決め孔、リードの切断孔（図示なし）な
どの必要な貫通孔も同時に穿設する。このような貫通孔
は、通常はパンチングにより形成される。上記のように
各種貫通孔あるいはスリットなどが形成された絶縁フィ
ルム１１の一方の面に導電体金属箔を積層する。A large number of sprocket holes 12 for transferring the insulating film 11 in the apparatus are formed in the vicinity of both edges of the insulating film 11. Further, necessary through holes such as a film carrier positioning hole and a lead cutting hole (not shown) are also formed at the same time. Such through holes are usually formed by punching. A conductor metal foil is laminated on one surface of the insulating film 11 in which various through holes or slits are formed as described above.
【００１６】本発明では、導電性金属箔として、導電性
を有し、厚さが通常は３〜３５μｍ、好ましくは９〜２
５μmの範囲内にある金属箔を使用することができる。
具体的には、導電性を有する金属箔の例としては、銅
箔、アルミニウム箔などを挙げることができる。ここで
使用される銅箔には、電解銅箔と圧延銅箔とがあるが、
エッチング特性、操作性などを考慮すると電解銅箔を使
用することが好ましい。In the present invention, the conductive metal foil is conductive and has a thickness of usually 3 to 35 μm, preferably 9 to 2.
Metal foils in the 5 μm range can be used.
Specifically, examples of the metal foil having conductivity include copper foil and aluminum foil. The copper foil used here includes electrolytic copper foil and rolled copper foil,
It is preferable to use an electrolytic copper foil in consideration of etching characteristics and operability.
【００１７】なお、配線パターンを形成する導電性金属
箔は、通常は絶縁フィルム１１の一方の面に積層される
が、この導電性金属箔は接着層１３を介して絶縁フィル
ム１１の表面に積層することもできるし、こうした接着
層を介することなく積層することもできる。こうして絶
縁フィルム１１の一方の面に導電性金属箔を積層し、次
いでこの導電性金属箔表面にフォトレジストを塗布し、
このフォトレジストに形成しようとする配線パターンと
同一のパターンを露光現像することにより形成し、この
フォトレジストにより形成されたパターンをマスキング
材として導電性金属箔をエッチングして所望の配線パタ
ーン１６を形成する。The conductive metal foil forming the wiring pattern is usually laminated on one surface of the insulating film 11, and this conductive metal foil is laminated on the surface of the insulating film 11 via the adhesive layer 13. It is also possible to laminate or to laminate without interposing such an adhesive layer. In this way, a conductive metal foil is laminated on one surface of the insulating film 11, and then a photoresist is applied to the surface of the conductive metal foil,
The same pattern as the wiring pattern to be formed on this photoresist is formed by exposure and development, and the conductive metal foil is etched using the pattern formed by this photoresist as a masking material to form a desired wiring pattern 16. To do.
【００１８】このようにして形成された配線パターン１
６の表面には、電子部品３０を電気的に接続するインナ
ーリード１７および電子部品３０をこのフィルムキャリ
アを介して外部と接続するための外部端子形成部１８を
除いてソルダーレジスト層２０が形成されており、この
ソルダーレジスト層２０により配線パターン１６の表面
が保護されている。The wiring pattern 1 thus formed
A solder resist layer 20 is formed on the surface of 6 except the inner leads 17 for electrically connecting the electronic component 30 and the external terminal forming portion 18 for connecting the electronic component 30 to the outside through the film carrier. The surface of the wiring pattern 16 is protected by the solder resist layer 20.
【００１９】ソルダーレジスト層２０を形成する場合に
使用されるソルダーレジスト塗布液は、硬化性樹脂が有
機溶媒に溶解若しくは分散された比較的高粘度の塗布液
である。このようなソルダーレジスト塗布液中に含有さ
れる硬化性樹脂の例としては、エポキシ系樹脂、エポキ
シ系樹脂のエラストマー変性物、ウレタン樹脂、ウレタ
ン樹脂のエラストマー変性物、ポリイミド樹脂、ポリイ
ミド樹脂のエラストマー変性物およびアクリル樹脂を挙
げることができる。特にエラストマー変性物を使用する
ことが好ましい。このようなソルダーレジスト塗布液中
には、上記のような樹脂成分の他に、硬化促進剤、充填
剤、添加剤、チキソ剤および溶剤等、通常ソルダーレジ
スト塗布液に添加される物質を添加することができる。
さらに、ソルダーレジスト層２０の可撓性等の特性を向
上させるために、ゴム微粒子のような弾性を有する微粒
子などを配合することも可能である。The solder resist coating liquid used when forming the solder resist layer 20 is a coating liquid having a relatively high viscosity in which a curable resin is dissolved or dispersed in an organic solvent. Examples of the curable resin contained in such a solder resist coating solution include epoxy resins, elastomer-modified epoxy resins, urethane resins, elastomer-modified urethane resins, polyimide resins, and elastomer-modified polyimide resins. And acrylic resin. It is particularly preferable to use a modified elastomer. In such a solder resist coating liquid, in addition to the resin components as described above, substances that are usually added to the solder resist coating liquid such as a curing accelerator, a filler, an additive, a thixotropic agent and a solvent are added. be able to.
Further, in order to improve characteristics such as flexibility of the solder resist layer 20, it is possible to mix fine particles having elasticity such as rubber fine particles.
【００２０】このようなソルダーレジスト塗布液は、ス
クリーン印刷技術を利用して塗布することができる。ソ
ルダーレジスト塗布液は、次の工程でメッキ処理される
部分を除いて塗布される。このようなソルダーレジスト
の塗布平均厚さは、通常は１〜８０μｍ、好ましくは５
〜５０μｍの範囲内にある。こうしてソルダーレジスト
塗布液を塗布した後、溶剤を除去し、樹脂を硬化させる
ことによりソルダーレジスト層２０を形成する。ソルダ
ーレジストを形成する樹脂は、通常は加熱硬化する。こ
のソルダーレジスト層を形成するための加熱硬化温度
は、通常は８０〜１８０℃、好ましくは１２０〜１５０
℃であり、この範囲内の温度に通常は３０分〜３時間保
持することにより樹脂が硬化する。Such a solder resist coating liquid can be applied by utilizing a screen printing technique. The solder resist coating liquid is applied except for the portion to be plated in the next step. The average coating thickness of such a solder resist is usually 1 to 80 μm, preferably 5
˜50 μm. After applying the solder resist coating liquid in this way, the solvent is removed and the resin is cured to form the solder resist layer 20. The resin forming the solder resist is usually cured by heating. The heat curing temperature for forming this solder resist layer is usually 80 to 180 ° C., preferably 120 to 150.
C., and the resin is cured by keeping the temperature within this range for 30 minutes to 3 hours.
【００２１】このようにして形成されたソルダーレジス
ト層２０は、絶縁フィルム１１表面に形成されている配
線パターン１６を保護することから、硬質の樹脂によっ
て形成されており、例えばこのソルダーレジスト層２０
に応力がかかると、図３に示すようにクラック４４が形
成されることがある。こうしたクラック４４が形成され
たソルダーレジスト層２０は、配線パターン１６を充分
に保護することはできない。The solder resist layer 20 thus formed protects the wiring pattern 16 formed on the surface of the insulating film 11 and is therefore made of a hard resin. For example, this solder resist layer 20 is formed.
When stress is applied to the cracks, cracks 44 may be formed as shown in FIG. The solder resist layer 20 having such cracks 44 cannot sufficiently protect the wiring pattern 16.
【００２２】なお、通常はソルダーレジスト層を形成し
た後、このソルダーレジスト層によって被覆されていな
い配線パターン部分（リード部など）は、メッキ処理さ
れる。このメッキ処理には、錫メッキ、はんだメッキ、
金メッキ、ニッケル／金メッキなどを挙げることができ
る。一方、上記のように配線パターン１６が形成され、
さらにこの表面にソルダーレジスト層２０が形成されて
いる絶縁フィルム１１の反対側の面には、電子部品３０
を仮固定するための接着剤層１４が形成されており、こ
の接着剤層１４の表面には、電子部品３０が仮固定のた
めに貼着されるまでは、保護フィルム１５が剥離可能に
貼着されその表面を被覆している。After forming the solder resist layer, the wiring pattern portion (lead portion etc.) not covered with the solder resist layer is usually plated. This plating process includes tin plating, solder plating,
Examples thereof include gold plating and nickel / gold plating. On the other hand, the wiring pattern 16 is formed as described above,
Further, on the surface opposite to the insulating film 11 on which the solder resist layer 20 is formed, the electronic component 30
Is formed on the surface of the adhesive layer 14, and the protective film 15 is peelably attached to the surface of the adhesive layer 14 until the electronic component 30 is attached for temporary fixing. It is worn and covers its surface.
【００２３】この接着剤層１４に電子部品３０を貼着し
て仮固定した後、この電子部品に形成されている電極
(例えば、電極パット)３１と絶縁フィルム１１に形成さ
れている配線パターン１６の先端部であるインナーリー
ド１７とを電気的に接続する。従って、この接着剤層１
４は電子部品３０の位置合わせなどのためにある程度の
可撓性を有していることが好ましく、また、電子部品３
０を仮固定のために貼着する際にこの接着剤層１４はあ
る程度の弾性を有していることが望ましい。After the electronic component 30 is attached to the adhesive layer 14 and temporarily fixed, the electrodes formed on the electronic component
(For example, the electrode pad) 31 and the inner lead 17 which is the tip of the wiring pattern 16 formed on the insulating film 11 are electrically connected. Therefore, this adhesive layer 1
It is preferable that 4 has a certain degree of flexibility for alignment of the electronic component 30 and the like.
It is desirable that the adhesive layer 14 has elasticity to some extent when 0 is attached for temporary fixing.
【００２４】実装される電子部品３０には、ボンディン
グ用スリット１９に対応する位置にボンディング用の接
続パット３１が形成されている。この電子部品３０は、
絶縁フィルム１１の配線パターン１６が形成されていな
い面に積層されている接着剤層１４から保護フィルム１
５を剥離して接着剤により仮固定した後、ボンディング
用スリット１９に露出しているボンディング用パット３
１と、電子部品実装用フィルムキャリアテープ１０に形
成されているボンディング用スリット１８の縁部に形成
されているインナーリード１７とが導電性細線１８で電
気的に接続されることによりフィルムキャリアに実装さ
れる。A bonding pad 31 for bonding is formed on the mounted electronic component 30 at a position corresponding to the slit 19 for bonding. This electronic component 30
From the adhesive layer 14 laminated on the surface of the insulating film 11 where the wiring pattern 16 is not formed to the protective film 1
Bonding pad 3 exposed at bonding slit 19 after peeling 5 and temporarily fixing it with an adhesive
1 and the inner lead 17 formed at the edge of the bonding slit 18 formed in the electronic component mounting film carrier tape 10 are electrically connected by the conductive thin wire 18 to be mounted on the film carrier. To be done.
【００２５】例えば上記のような構成を有する電子部品
実装用フィルムキャリアテープ１０では、電子部品３０
のボンデリング用のパット３１とインナーリード１７と
を導電性細線２１により電気的に接続するためにスリッ
ト１９を形成するが、このスリット１７は、絶縁フィル
ム１１に配線パターン１６およびこの配線パターン１６
表面にソルダーレジスト層２０を形成し、この絶縁フィ
ルム１１の裏面に電子部品３０仮接着用の接着剤層１４
を保護フィルム１５と共に積層した後にフィルムキャリ
アテープのスリット形成部を打抜き金型で打抜くことに
より形成される。For example, in the electronic component mounting film carrier tape 10 having the above structure, the electronic component 30 is used.
A slit 19 is formed in order to electrically connect the pad 31 for bonding and the inner lead 17 by the conductive thin wire 21. The slit 17 is formed on the insulating film 11 by the wiring pattern 16 and the wiring pattern 16.
The solder resist layer 20 is formed on the front surface, and the adhesive layer 14 for temporarily adhering the electronic component 30 is formed on the back surface of the insulating film 11.
Is laminated with the protective film 15 and then the slit forming portion of the film carrier tape is punched with a punching die.
【００２６】ところがこのフィルムキャリアテープに
は、スリットを形成する前に電子部品３０仮接着用の接
着剤層１４が既に形成されており、この接着剤層１４
は、電子部品３０を、可撓性の高いフィルムキャリアに
仮固定することから、弾性がありかつ軟質であることが
望ましい。しかしながら、このような弾性がありかつ軟
質の接着剤からなる接着剤層１４を配置した状態でスリ
ットを形成しようとすると、例えば図３に示すように、
打抜き金型４２を下方に押し下げてスリットを形成する
際に、接着剤層１４が圧縮され、電子部品実装用フィル
ムキャリアテープ１０のソルダーレジスト層２０を除く
各層が打抜き金型４２の下方移動に追随して、基台金型
４０に形成されているポンチ穴４３内に引っ張りこまれ
ることがある。一方、ソルダーレジスト層２０は、スリ
ットの縁部にインナーリード１７が形成されていること
から、打抜き金型４２とは接触していないと共に、この
フィルムキャリアテープ１０を固定するための上型４１
によって基台金型４０方向に押され、上型４１と基台金
型４０とによって挟持されている。このためソルダーレ
ジスト層２０が打抜き金型４２の移動によって、ポンチ
孔４３内に引き込まれることはなくまたソルダーレジス
トどう２０の上端部は上型４１と接触しており変形する
ことはないが、インナーリード１７が形成されている部
分の接着剤層１４が打抜き金型４２の移動に伴ってポン
チ孔４３内に引き込まれると、この接着剤層１４が薄く
なりソルダーレジスト層２０の配線パターン１６に接し
ている部分近傍に下方向およびポンチ孔４３方向へ変形
させようとする応力が生ずる。However, the adhesive layer 14 for temporarily adhering the electronic component 30 is already formed on the film carrier tape before forming the slits.
Since the electronic component 30 is temporarily fixed to the highly flexible film carrier, it is desirable that the electronic component 30 be elastic and soft. However, when an attempt is made to form a slit in a state where the adhesive layer 14 made of such an elastic and soft adhesive is arranged, as shown in FIG. 3, for example,
When the punching die 42 is pushed down to form a slit, the adhesive layer 14 is compressed, and each layer of the electronic component mounting film carrier tape 10 except the solder resist layer 20 follows the downward movement of the punching die 42. Then, it may be pulled into the punch hole 43 formed in the base die 40. On the other hand, since the solder resist layer 20 has the inner leads 17 formed at the edges of the slits, the solder resist layer 20 is not in contact with the punching die 42 and the upper die 41 for fixing the film carrier tape 10 is provided.
It is pushed in the direction of the base die 40 by and is sandwiched by the upper die 41 and the base die 40. Therefore, the solder resist layer 20 is not drawn into the punch hole 43 by the movement of the punching die 42, and the upper end portion of the solder resist layer 20 is in contact with the upper die 41 and is not deformed. When the adhesive layer 14 in the portion where the leads 17 are formed is drawn into the punch hole 43 as the punching die 42 moves, the adhesive layer 14 becomes thin and contacts the wiring pattern 16 of the solder resist layer 20. A stress that tends to deform downward and in the direction of the punch hole 43 is generated in the vicinity of the portion where it is formed.
【００２７】一般にソルダーレジスト層２０は硬化性樹
脂で形成されており、この硬化性樹脂の硬化体からなる
ソルダーレジスト層２０は、上記のような打抜き金型４
２によるスリット１９の形成の際に生ずる上記のような
層の変形に追随するような可撓性を有していない。この
ため打抜き金型４２の移動によって、最も可撓性の低い
ソルダーレジスト層２０に例えば図３に示すようなクラ
ック４４が生じ、このようにソルダーレジスト層２０に
クラック４４が生じたフィルムキャリアでは、配線パタ
ーン１６の保護が不完全になる。上記のようなクラック
４４は、電子部品３０を仮固定するための接着剤層１４
を形成した後に、上記のようにしてスリット１９を打抜
き形成した場合に生じ、接着剤層１４を形成する前にス
リット１９を形成するとこのようなクラック４４はほと
んど生じない。Generally, the solder resist layer 20 is formed of a curable resin, and the solder resist layer 20 made of a cured body of the curable resin is used for the punching die 4 as described above.
It does not have the flexibility to follow the above-mentioned deformation of the layer that occurs when the slits 19 are formed by 2. Therefore, due to the movement of the punching die 42, a crack 44 as shown in FIG. 3 is generated in the solder resist layer 20 having the lowest flexibility, and in the film carrier in which the crack 44 is generated in the solder resist layer 20 as described above, The protection of the wiring pattern 16 becomes incomplete. The crack 44 as described above is formed in the adhesive layer 14 for temporarily fixing the electronic component 30.
This occurs when the slits 19 are punched out as described above after the formation of the slits. When the slits 19 are formed before forming the adhesive layer 14, such cracks 44 hardly occur.
【００２８】本発明の電子部品実装用フィルムキャリア
テープの製造方法は、上述のように電子部品３０を仮固
定するための接着剤層１４をスリットの穿設前に形成し
た電子部品実装用フィルムキャリアテープを製造する際
に特に顕著に生ずる問題である。そして、このような接
着剤層１４を形成されていない電子部品について、上記
と同様にしてスリットを形成してもソルダーレジスト層
２０にクラックはほとんど発生しない。The method for manufacturing a film carrier tape for mounting electronic parts of the present invention is a film carrier for mounting electronic parts, in which the adhesive layer 14 for temporarily fixing the electronic parts 30 is formed before the formation of the slits, as described above. This is a particularly prominent problem when manufacturing a tape. Then, even if a slit is formed in the same manner as above in the electronic component in which the adhesive layer 14 is not formed, cracks are hardly generated in the solder resist layer 20.
【００２９】本発明では、スリットを形成する際にソル
ダーレジスト層に応力によってソルダーレジスト層２０
にクラックが生じないようにこのソルダーレジスト層を
打抜き金型により打ち抜く際に、このソルダーレジスト
層２０の下部にある層をポンチ孔４３方向に移動する力
に抗し得る圧力で基台金型に押し付けながらスリットを
形成する。このために本発明で使用するスリット形成装
置には、電子部品実装用フィルムキャリアテープを基台
金型に所定の圧力で押圧して固定する縁部加圧手段が設
けられている。In the present invention, stress is applied to the solder resist layer when the slits are formed, so that the solder resist layer 20 is formed.
When this solder resist layer is punched out by a punching die so that cracks do not occur on the base die, the base die is pressed with a pressure that can resist the force of moving the layer below the solder resist layer 20 in the punch hole 43 direction. The slit is formed while pressing. For this purpose, the slit forming device used in the present invention is provided with an edge pressing means for pressing and fixing the electronic component mounting film carrier tape to the base die with a predetermined pressure.
【００３０】図１には、本発明で採用可能な縁部加圧手
段を配置したスリット形成装置の例が示されている。即
ち、図１には、ポンチ孔４３を備えた基台金型４０と、
この基台金型４０に電子部品実装用フィルムキャリアテ
ープを載置してスリットを打抜き形成する際にこの電子
部品実装用フィルムキャリアテープ全体を押さえるため
の上型４１を有するスリット形成装置が示されている。
そして、この上型４１には、電子部品実装用フィルムキ
ャリアテープを所定の押圧で基台金型４０に押し付ける
固定治具４５が配置されている。この固定治具４５は、
上型４１とは独立して電子部品実装用フィルムキャリア
テープを基台金型に押付けて固定可能に形成されてい
る。具体的には、固定治具４５は上型４１にバネのよう
な弾性部材４６を介して接合されている。この固定治具
４５の下端面は、基台金型４０と上型４１との間にスリ
ットを形成しようとする電子部品実装用フィルムキャリ
アテープ１０を配置して、上型４１を基台金型４０方向
に移動させて電子部品実装用フィルムキャリアテープ１
０を固定する際に、この固定治具４５が最初に電子部品
実装用フィルムキャリアテープに接触する。さらに、上
型を下方に移動させると、弾性部材４６によって下方に
付勢された固定治具４５は、さらにフィルムキャリアテ
ープ１０を強く基台金型４０に押し付ける。そして、上
型４１が所定の圧力で基台金型４０の上表面に載置され
た電子部品実装用フィルムキャリアテープ１０と接触す
ると上型４１の下降は停止する。FIG. 1 shows an example of a slit forming device having an edge pressing means which can be used in the present invention. That is, in FIG. 1, a base die 40 having a punch hole 43,
A slit forming device having an upper die 41 for pressing the entire electronic component mounting film carrier tape when the electronic component mounting film carrier tape is placed on the base die 40 to punch and form a slit is shown. ing.
The upper die 41 is provided with a fixing jig 45 that presses the electronic component mounting film carrier tape against the base die 40 with a predetermined pressure. This fixing jig 45
Independently of the upper mold 41, the film carrier tape for mounting electronic parts is formed so that it can be fixed by pressing it onto the base mold. Specifically, the fixing jig 45 is joined to the upper die 41 via an elastic member 46 such as a spring. On the lower end surface of the fixing jig 45, the film carrier tape 10 for mounting electronic parts, which is to form a slit, is arranged between the base die 40 and the upper die 41, and the upper die 41 is attached to the base die. Film carrier tape 1 for mounting electronic parts by moving in 40 directions
When fixing 0, the fixing jig 45 first contacts the electronic component mounting film carrier tape. Further, when the upper die is moved downward, the fixing jig 45 urged downward by the elastic member 46 further presses the film carrier tape 10 strongly against the base die 40. When the upper die 41 comes into contact with the electronic component mounting film carrier tape 10 placed on the upper surface of the base die 40 with a predetermined pressure, the lowering of the upper die 41 is stopped.
【００３１】固定治具４５が電子部品実装用フィルムキ
ャリアテープ１０を基台金型に押し付ける圧力は、通常
は４０〜２００g/cm2の範囲内、好ましくは１４０〜１
８０g/cm2の範囲内、特に好ましくは１５０〜１７０g/c
m2の範囲内にあるので、スリットを形成する周縁部は、
他の部分の１〜６．７倍、好ましくは４．７〜６倍、特
に好ましくは５〜５．７倍の押圧で電子部品実装用フィ
ルムキャリアテープを基台金型４０に押し付けている。The pressure with which the fixing jig 45 presses the electronic component mounting film carrier tape 10 onto the base die is usually within the range of 40 to 200 g / cm 2 , preferably 140 to 1
Within the range of 80 g / cm 2 , particularly preferably 150-170 g / c
Since it is within the range of m 2 , the peripheral portion forming the slit is
The film carrier tape for mounting electronic components is pressed against the base die 40 with a pressure of 1 to 6.7 times, preferably 4.7 to 6 times, and particularly preferably 5 to 5.7 times that of other portions.
【００３２】また、本発明において、電子部品実装用フ
ィルムキャリアテープの周縁部を基台金型に所定の圧力
で押圧して固定する縁部加圧手段は、上型に形成されて
いる打抜き金型が移動する打抜き金型移動孔の周囲に、
この上型の下端面から突出して配置された硬質押し付け
部材であってもよい。このようにして基台金型４０に電
子部品実装用フィルムキャリアテープを載置して、上型
４１を基台金型４０まで下降させて電子部品実装用フィ
ルムキャリアテープを固定すると共に、スリットを形成
する部分の周囲を固定治具４５あるいは硬質押付け部材
４７で基台金型４０に上記所定の圧力で押し付ける。次
いで、図１(１)および(２)に示すように、上型４１に形
成された打抜き金型４２を基材金型４０に形成されてい
るポンチ孔４３に至るまで下降させて電子部品実装用フ
ィルムキャリアテープ１０に打抜きスリットを形成す
る。そして、この上型４１に形成された打抜き金型４２
を上型４１と共に上昇させることにより、スリット１９
が形成された電子部品実装用フィルムキャリアテープを
形成することができる。このときに打抜き金型４２が下
降して電子部品実装用フィルムキャリアテープの接着剤
層１４をパンチ孔に引き込むことによりソルダーレジス
ト層２０にかかる応力は、スリット形成部近傍の変形が
少ないので、小さくなり、従ってクラックの発生が防止
できる。すなわち、スリット形成部の縁部が、縁部加圧
手段４５によって基台金型４０に上記圧力によって押し
付けられているので、接着剤層１４が引き出されてソル
ダーレジスト層２０に過度の応力がかかることがなく、
従ってそのソルダーレジスト層２０にクラックなどが発
生することがない。Further, in the present invention, the edge pressing means for pressing and fixing the peripheral edge of the electronic component mounting film carrier tape to the base die by a predetermined pressure is a punching die formed in the upper die. Around the punching die moving hole where the die moves,
It may be a hard pressing member arranged so as to project from the lower end surface of the upper mold. In this way, the electronic component mounting film carrier tape is placed on the base die 40, the upper die 41 is lowered to the base die 40 to fix the electronic component mounting film carrier tape, and the slits are formed. The periphery of the portion to be formed is pressed against the base die 40 by the fixing jig 45 or the hard pressing member 47 with the above predetermined pressure. Next, as shown in FIGS. 1 (1) and 1 (2), the punching die 42 formed on the upper die 41 is lowered to the punch hole 43 formed on the base die 40 to mount electronic components. A punching slit is formed in the film carrier tape 10 for use. Then, the punching die 42 formed on the upper die 41
The slit 19 by raising the upper die 41 together with the upper die 41.
It is possible to form a film carrier tape for mounting electronic parts on which the above is formed. At this time, the punching die 42 descends to draw the adhesive layer 14 of the electronic component mounting film carrier tape into the punch holes, so that the stress applied to the solder resist layer 20 is small because the deformation in the vicinity of the slit forming portion is small. Therefore, the occurrence of cracks can be prevented. That is, since the edge portion of the slit forming portion is pressed against the base mold 40 by the above-mentioned pressure by the edge portion pressing means 45, the adhesive layer 14 is pulled out and excessive stress is applied to the solder resist layer 20. Without
Therefore, the solder resist layer 20 is not cracked.
【００３３】また、本発明で使用するスリット形成装置
は、従来の打抜き装置のバネなどの弾性部材によって賦
勢された固定治具を変更するだけであり、このスリット
形成装置の改良することによって実質的に製品のコスト
は変動しない。このスリット形成装置の打抜き金型４２
は、形成しようとするスリットの幅および長さに対し
て、通常は８５〜１０５％、好ましくは９０〜１０５％
の幅および長さを有している。このような長さを有する
打抜き金型を使用することにより、形成されたスリット
の壁面の打抜き荒れが少なくなる。Further, the slit forming device used in the present invention only changes the fixing jig biased by the elastic member such as the spring of the conventional punching device, and is substantially improved by improving this slit forming device. The product cost does not change. Punching die 42 of this slit forming device
Is usually 85 to 105%, preferably 90 to 105% with respect to the width and length of the slit to be formed.
Has a width and a length of. By using the punching die having such a length, the roughness of the wall surface of the formed slit is reduced.
【００３４】上記のようにしてスリットが形成された電
子部品実装用フィルムキャリアテープは、接着剤層１４
の表面に貼着されている保護フィルムをはがして電子部
品を貼着して、電子部品３０に形成されているパット３
１がスリット１９から露出するように位置合わせを行い
電子部品を仮固定する。次いで、金線などの導電性細線
２１で、パット３１とスリット１９の縁部に形成されて
いる電極とを電気的に接続する。具体的にはたとえば２
５μｍ程度の金線などを用いて、熱及び超音波を用いて
パット３１とスリット１９の縁部に形成されたインナー
リードとを接続する。スリットの縁部に形成されたイン
ナーリードはソルダーレジスト層２０によって保護され
た配線パターン１６で外部端子形成部１８に接続してい
る。この外部端子接続部１８には、例えば、ハンダボー
ルなどを配置して電子部品３０を外部の装置に接続可能
にする。The film carrier tape for mounting electronic parts in which the slits are formed as described above has an adhesive layer 14
The pad 3 formed on the electronic component 30 by peeling off the protective film attached to the surface of the
Positioning is performed so that 1 is exposed from the slit 19, and the electronic component is temporarily fixed. Then, the pad 31 and the electrode formed on the edge portion of the slit 19 are electrically connected to each other with a conductive thin wire 21 such as a gold wire. Specifically, for example, 2
The pad 31 and the inner lead formed on the edge of the slit 19 are connected by using heat and ultrasonic waves using a gold wire or the like having a thickness of about 5 μm. The inner leads formed on the edges of the slits are connected to the external terminal forming portion 18 by the wiring pattern 16 protected by the solder resist layer 20. For example, a solder ball or the like is arranged in the external terminal connecting portion 18 so that the electronic component 30 can be connected to an external device.
【００３５】本発明の製造方法では、スリットを形成す
る際に、スリットを打抜き形成する部分の縁部に所定の
圧力をかけて電子部品実装用フィルムキャリアテープを
基台金型に押し付けながらスリットを形成している。こ
のときの押付け圧力は高い値であり、高い圧力で電子部
品実装用フィルムキャリアテープを押し付けることによ
り、ソルダーレジスト層にクラックが発生するのを有功
に防止することができる。また、このような圧力でスリ
ット形成部の縁部を押さえつけることによっても、この
圧力によって、配線パターンなどこの押さえつけられた
部分に断線などが発生することはなく、非常に安定して
スリットを形成することができる。In the manufacturing method of the present invention, when the slit is formed, a predetermined pressure is applied to the edge portion of the portion where the slit is punched and formed, while pressing the electronic component mounting film carrier tape against the base die. Is forming. The pressing pressure at this time is a high value, and by pressing the film carrier tape for electronic component mounting with a high pressure, it is possible to effectively prevent the occurrence of cracks in the solder resist layer. Further, even if the edge portion of the slit forming portion is pressed with such a pressure, the pressure does not cause disconnection or the like in the pressed portion such as the wiring pattern, and the slit is formed very stably. be able to.
【００３６】さらに、本発明の製造方法で使用すること
が可能な打抜き装置は、種々改変することができる。例
えば、打抜き金型４２は、上型４１に取外し可能に固定
されていてもよい。また、上型４１を配置することな
く、さらに、固定治具４５と打抜金型４２の加圧手段と
を別々に制御可能にして、固定治具４５による押し付け
圧力を本発明で規定する範囲内に制御しながら、打抜金
型４２でスリットを形成することもできる。Further, the punching device that can be used in the manufacturing method of the present invention can be modified in various ways. For example, the punching die 42 may be detachably fixed to the upper die 41. Further, without arranging the upper die 41, the fixing jig 45 and the pressurizing means of the punching die 42 can be separately controlled, and the pressing pressure by the fixing jig 45 is defined by the present invention. It is also possible to form the slit with the punching die 42 while controlling the inside.
【００３７】[0037]
【発明の効果】本発明の方法によれば、絶縁フィルムの
一方の面に配線パターンが形成され、この配線パターン
の表面にソルダーレジスト層が形成され、他方、絶縁フ
ィルムの配線パターンが形成されていない面には、電子
部品を仮固定するための柔軟で可撓性の高い接着剤層が
形成されている電子部品実装用フィルムキャリアテープ
に電子部品の電極パットとフィルムキャリアのリードと
を電気的に接続するためのスリットを打ち抜き形成する
に際して、スリット形成予定部の周縁部が特定の圧力で
基台金型に押し付けられているために、スリットを形成
するための打ち抜き金型を押し下げても絶縁フィルムに
設けられた接着剤層が打ち抜き金型によってポンチ孔方
向に引き出されることがなく、従って、硬質でクラック
が発生しやすいソルダーレジスト層にかかる応力を低減
することができる。According to the method of the present invention, the wiring pattern is formed on one surface of the insulating film, the solder resist layer is formed on the surface of the wiring pattern, and the wiring pattern of the insulating film is formed on the other side. On the non-coated side, a soft and highly flexible adhesive layer for temporarily fixing the electronic component is formed, and the electrode pad of the electronic component and the lead of the film carrier are electrically connected to the film carrier tape for mounting the electronic component. When punching out a slit for connecting to, the peripheral edge of the slit formation part is pressed against the base mold with a specific pressure, so even if the punching mold for forming the slit is pushed down, insulation The adhesive layer provided on the film is not pulled out in the direction of the punch hole by the punching die, so it is hard and easily cracked. It is possible to reduce the stress on Zehnder resist layer.
【００３８】また、このようにフィルムキャリアのスリ
ット形成予定部の周縁部を上記所定の圧力で基台金型に
押し付けることによっても、配線パターン、ソルダーレ
ジスト層など、フィルムキャリアを構成する他の構成要
素には全く影響がない。さらに、本発明の電子部品実装
用フィルムキャリアテープの製造装置は、打ち抜き金型
の周縁部に電子部品実装用フィルムキャリアテープのス
リット打抜き部分の周縁部を基台金型に所定の圧力で押
圧して固定する縁部加圧手段を配置してなり、従来のス
リット形成装置を用いて比較的容易に製造することがで
きるにも拘らず、この装置を用いることにより、ソルダ
ーレジスト層にクラックを発生させることなく、裏面に
電子部品仮固定用の接着剤層を有する電子部品実装用フ
ィルムキャリアテープに安定にスリットを形成すること
ができる。Further, by pressing the peripheral portion of the portion where the slits are to be formed of the film carrier to the base mold with the above-mentioned predetermined pressure, the wiring pattern, the solder resist layer, and other structures constituting the film carrier. It has no effect on the element. Further, the manufacturing apparatus of the film carrier tape for mounting electronic parts of the present invention, the peripheral part of the slit punched portion of the film carrier tape for mounting electronic parts is pressed against the base mold with a predetermined pressure on the peripheral part of the punching mold. Although it can be manufactured relatively easily by using the conventional slit forming device, it has cracks in the solder resist layer by using this device. Without this, the slits can be stably formed on the electronic component mounting film carrier tape having the adhesive layer for temporarily fixing the electronic components on the back surface.
【００３９】[0039]
【実施例】次の本発明の電子部品実装用フィルムキャリ
アテープの製造方法およびこの方法に使用する装置につ
いて実施例を示してさらに詳細に説明するが、本発明は
これらにより限定されるものではない。EXAMPLES The following will describe the method for producing a film carrier tape for mounting electronic parts of the present invention and the apparatus used for this method in more detail with reference to Examples, but the present invention is not limited thereto. .
【００４０】[0040]
【実施例１】図２に示すように、一方の面に１２μｍ厚
のエポキシ系接着剤を塗布した厚さ７５μm、幅３５ｍ
ｍ、長さ１００ｍのポリイミドフィルム（商品名：ユー
ピレックスＳ、宇部興産（株）製）からなる絶縁フィル
ムの両縁部に所定間隔でスプロケットホールをパンチン
グにより形成した。Example 1 As shown in FIG. 2, a thickness of 75 μm and a width of 35 m in which one surface is coated with an epoxy adhesive having a thickness of 12 μm.
Sprocket holes were formed at predetermined intervals on both edges of an insulating film made of a polyimide film having a length of m and a length of 100 m (trade name: UPILEX S, manufactured by Ube Industries, Ltd.).
【００４１】次いで、このポリイミドフィルムに厚さ１
８μmの電解銅箔をラミネートした。こうして積層され
た電解銅箔の表面にフォトレジストを塗布し、露光、現
像し、残存するフォトレジストをマスキング材として電
解銅箔をエッチングすることにより配線パターンを絶縁
フィルムの一方の面に形成した。なお、エッチング後、
フォトレジストからなるマスキング材はアルカリ洗浄に
より除去した。Next, a thickness of 1 is applied to this polyimide film.
An 8 μm electrolytic copper foil was laminated. A photoresist was applied to the surface of the electrolytic copper foil thus laminated, exposed and developed, and the electrolytic copper foil was etched using the remaining photoresist as a masking material to form a wiring pattern on one surface of the insulating film. After etching,
The masking material made of photoresist was removed by alkali cleaning.
【００４２】こうして形成された配線パターンの表面
に、リード部を残してエポキシ系ソルダーレジストを塗
布した。このフィルムキャリアテープにスルファミン酸
ニッケル浴で２．０μｍの電気ニッケルメッキ層を形成
した後、このフィルムキャリアテープを金メッキ槽に移
行させて金の電気メッキを行った。An epoxy solder resist was applied to the surface of the wiring pattern thus formed, leaving the lead portions. After forming an electric nickel plating layer of 2.0 μm on this film carrier tape with a nickel sulfamate bath, the film carrier tape was transferred to a gold plating tank and electroplated with gold.
【００４３】上記のように金メッキすることで、電子部
品側接続端子のワイヤーボンディングされる端子の表面
および外部端子接続部に、平均厚さ０．３μｍの金メッ
キ層を形成した。これとは別に、ポリエチレンテレフタ
レートフィルム（平均厚さ：２５μm）の一方の面にエ
ポキシ系熱硬化性接着剤を平均塗布厚５０μmの厚さで
塗布した接着剤フィルムを調製した。By gold-plating as described above, a gold-plated layer having an average thickness of 0.3 μm was formed on the surface of the wire-bonded terminal of the electronic component side connection terminal and the external terminal connection portion. Separately from this, an adhesive film was prepared by coating an epoxy thermosetting adhesive on one surface of a polyethylene terephthalate film (average thickness: 25 μm) with an average coating thickness of 50 μm.
【００４４】この接着剤フィルムと上記のようにして形
成された一方の面に配線パターンが形成された絶縁フィ
ルムとを絶縁フィルムの配線パターンが形成されていな
い面と接着剤フィルムのエポキシ系熱硬化性接着剤とが
対面するように配置して加熱圧着することにより絶縁フ
ィルムの配線パターンが形成されていない面にポリエチ
レンテレフタレートフィルムからなる剥離層付の接着剤
層を形成した。The adhesive film and the insulating film having the wiring pattern formed on one surface formed as described above are used as an epoxy-based thermosetting material for the surface of the insulating film on which the wiring pattern is not formed and the adhesive film. The adhesive layer with a peeling layer made of a polyethylene terephthalate film was formed on the surface of the insulating film on which the wiring pattern was not formed, by arranging so as to face the conductive adhesive and thermocompression bonding.
【００４５】こうして接着剤層が形成されたフィルムキ
ャリアを接着剤層が基台金型に面するように配置して固
定治具でフィルムキャリア全体を押さえると共に、図１
に示すようにスリット形成予定部を固定治具を用いて１
６０g/cm2の圧力で基台金型に押し付けた。次いで、打
ち抜き金型を下降させてフィルムキャリアのスリット形
成部を打ち抜いてスリットを形成した。スリットの打ち
抜きに使用した打ち抜き金型は、スリット形成後上昇さ
せ、さらに上型を上昇させて次の工程に備えた。The film carrier having the adhesive layer thus formed is arranged so that the adhesive layer faces the base die, and the entire film carrier is pressed by the fixing jig.
As shown in Fig. 1, 1
It was pressed against the base mold with a pressure of 60 g / cm 2 . Then, the punching die was lowered to punch the slit forming portion of the film carrier to form slits. The punching die used for punching the slit was raised after the slit was formed, and then the upper die was raised to prepare for the next step.
【００４６】こうして形成された電子部品実装用フィル
ムキャリアテープのソルダーレジスト層を光学顕微鏡で
観察したが、クラックの発生は認められなかった。ま
た、固定治具による押し付けによっても配線パターンな
どに断線などは認められなかった。上記のようにして１
００００個のフィルムキャリアを製造したが、得られた
フィルムキャリアのソルダーレジスト層にクラックは認
められなかった。The solder resist layer of the film carrier tape for mounting electronic parts thus formed was observed with an optical microscope, but no crack was observed. In addition, no wire break was observed in the wiring pattern, etc. even when pressed by the fixing jig. 1 as above
Although 0000 film carriers were manufactured, no crack was observed in the solder resist layer of the obtained film carrier.
【００４７】[0047]
【比較例１】実施例１において、バネの強さを３０g/cm
2にした以外は、同様にしてフィルムキャリアを製造し
た。こうして製造したフィルムキャリアについてソルダ
ーレジスト層におけるクラックの発生数を実施例と同様
にして測定した結果、１００００個のフィルムキャリア
中、１００００個のフィルムキャリアに明らかにスリッ
トを形成した際に生じたと思われるクラックが認められ
た。Comparative Example 1 In Example 1, the spring strength was 30 g / cm.
A film carrier was produced in the same manner except that the number 2 was changed. The number of cracks generated in the solder resist layer of the film carrier manufactured in this manner was measured in the same manner as in the example. As a result, it is considered that the number of cracks occurred in 10000 film carriers out of 10000 film carriers. Cracks were observed.
【００４８】[0048]
【参考例１】実施例１において、接着剤層を形成しない
フィルムキャリアについて、上記実施例１と同様にして
スリットを形成したが、ソルダーレジスト層にクラック
は発生しなかった。この結果から、ソルダーレジスト層
にクラックが発生するのは、接着剤層が敷設されたソル
ダーレジスト層に特異的に見られる現象であることがわ
かる。そして、実施例１で敷設した接着剤層がエポキシ
系熱硬化性接着剤からなる比較的軟質の接着剤であり、
スリットを形成する際に打ち抜き金型によってこの接着
剤層がポンチ孔側に引き出されてソルダーレジスト層に
応力が加わることにより、ソルダーレジスト層にクラッ
クが発生するものであると推定される。Reference Example 1 In Example 1, a slit was formed in the same manner as in Example 1 with respect to the film carrier on which the adhesive layer was not formed, but no crack occurred in the solder resist layer. From these results, it can be seen that the cracking in the solder resist layer is a phenomenon specifically observed in the solder resist layer on which the adhesive layer is laid. The adhesive layer laid in Example 1 is a relatively soft adhesive made of an epoxy thermosetting adhesive,
It is presumed that when the slit is formed, the punching die pulls out the adhesive layer toward the punch hole and applies stress to the solder resist layer, which causes cracks in the solder resist layer.
【００４９】[0049]
【実施例２、３】実施例１において、固定治具によるに
押し付け圧を１８０g/cm2（実施例２）および１４０g/c
m2（実施例３）に変えた以外は同様にしてスリットを打
ち抜き形成してフィルムキャリアテープを製造した。得
られたフィルムキャリア１００００個のソルダーレジス
ト層を実施例１と同様にして観察したが、クラックの発
生は認められなかった。[Examples 2 and 3] In Example 1, the pressing pressure was 180 g / cm 2 (Example 2) and 140 g / c by the fixing jig.
A film carrier tape was produced by punching and forming slits in the same manner except that m 2 (Example 3) was used. The solder resist layers of 10,000 film carriers thus obtained were observed in the same manner as in Example 1, but no crack was observed.
【００５０】また、上記のようにして固定治具でフィル
ムキャリアを押さえつけながらスリットを打ち抜き形成
したことに伴う配線パターンの切断など、電気的および
外見的な不具合は認められなかった。No electrical or external defects such as disconnection of the wiring pattern caused by punching out the slit while pressing the film carrier with the fixing jig as described above were observed.
【図１】 図１は、本発明の電子部品実装用フィルムキ
ャリアテープの製造方法においてスリットを形成する工
程の例を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing an example of a step of forming a slit in the method of manufacturing a film carrier tape for mounting electronic components of the present invention.
【図２】 図３は、本発明の方法で製造される電子部品
実装用フィルムキャリアテープに電子部品を実装した例
を示す断面図である。FIG. 2 is a sectional view showing an example in which electronic components are mounted on a film carrier tape for mounting electronic components manufactured by the method of the present invention.
【図３】 図３は、電子部品を仮固定するための接着剤
層が形成された後、スリットを打抜き形成する際にソル
ダーレジスト層にクラックが生ずる機構の例を模式的に
説明する図である。FIG. 3 is a diagram schematically illustrating an example of a mechanism in which a crack occurs in a solder resist layer when a slit is punched and formed after an adhesive layer for temporarily fixing an electronic component is formed. is there.
１０・・・電子部品実装用フィルムキャリアテープ １１・・・絶縁フィルム １２・・・スプロケットホール １３・・・接着層 １４・・・接着剤層 １５・・・保護フィルム １６・・・配線パターン １７・・・インナーリード １８・・・外部端子形成部 １９・・・ボンディング用スリット ２０・・・ソルダーレジスト層 ２１・・・導電体細線 ３０・・・電子部品 ３１・・・接続パット ４０・・・基台金型 ４１・・・上型 ４２・・・打ち抜き金型 ４３・・・ポンチ穴 ４４・・・クラック ４５・・・固定治具 ４６・・・弾性部材 10 ... Film carrier tape for mounting electronic components 11 ... Insulating film 12 ... Sprocket Hall 13 ... Adhesive layer 14 ... Adhesive layer 15 ... Protective film 16 ... Wiring pattern 17 ... Inner lead 18 ... External terminal forming part 19: Bonding slit 20 ... Solder resist layer 21 ... Conductor thin wire 30 ... Electronic parts 31 ... Connection pad 40 ... Base mold 41 ... Upper mold 42 ... Punching die 43 ... Punch hole 44 ... Crack 45: Fixing jig 46 ... Elastic member
Claims (8)
れた導電性金属箔を選択的にエッチングして所定形状の
配線パターンを形成し、該配線パターンの表面にソルダ
ーレジスト層を形成し、他方、該可撓性絶縁フィルムの
配線パターンが形成されていない可撓性絶縁フィルムの
表面に電子部品を仮固定する接着剤層を形成し、次い
で、該接着剤層によって仮固定される電子部品に形成さ
れている電極とフィルムキャリアに形成された電極とを
電気的に接続するためのスリットを形成する工程を有す
る電子部品実装用フィルムキャリアテープの製造方法に
おいて、 少なくとも上記電子部品実装用フィルムキャリアテープ
に打抜き形成されるスリットの周縁部を１４０〜１８０
g/cm2の範囲内の圧力で基台金型に押圧しながら、打抜
き金型でスリット形成部を打抜いて該電子部品実装用フ
ィルムキャリアテープと電子部品に形成された電極とを
電気的に接続するためのスリットを形成することを特徴
とする電子部品実装用フィルムキャリアテープの製造方
法。1. A conductive metal foil laminated on one surface of a flexible insulating film is selectively etched to form a wiring pattern having a predetermined shape, and a solder resist layer is formed on the surface of the wiring pattern. On the other hand, an adhesive layer for temporarily fixing an electronic component is formed on the surface of the flexible insulating film on which the wiring pattern of the flexible insulating film is not formed, and then the electron temporarily fixed by the adhesive layer. In a method of manufacturing a film carrier tape for mounting electronic components, which comprises a step of forming a slit for electrically connecting an electrode formed on a component and an electrode formed on a film carrier, at least the film for mounting electronic components The peripheral edge of the slit formed by punching the carrier tape is 140 to 180
While pressing the base mold with a pressure within the range of g / cm 2 , the slit forming part is punched by the punching mold to electrically connect the film carrier tape for mounting the electronic component and the electrode formed on the electronic component. A method for manufacturing a film carrier tape for mounting electronic parts, characterized in that a slit for connecting to the substrate is formed.
離可能に貼着されていることを特徴とする請求項第１項
記載の電子部品実装用フィルムキャリアテープの製造方
法。2. The method of manufacturing a film carrier tape for mounting electronic parts according to claim 1, wherein a protective film is releasably attached to the surface of the adhesive layer.
品と略同一の面積を有する配線パターンの表面に形成さ
れていることを特徴とする請求項第１項記載の電子部品
実装用フィルムキャリアテープの製造方法。3. The film carrier tape for mounting electronic parts according to claim 1, wherein the wiring pattern is formed on a surface of the wiring pattern having substantially the same area as the electronic parts to be mounted. Manufacturing method.
用フィルムキャリアテープのソルダーレジストの上から
固定用治具によりフィルムキャリアテープを基台金型に
加圧しながら打抜き金型を用いて電子部品実装用フィル
ムキャリアテープにスリットを打抜き形成することを特
徴とする請求項第１項記載の電子部品実装用フィルムキ
ャリアテープの製造方法。4. Electronic component mounting using a punching die while pressing the film carrier tape against a base die by a fixing jig from above the solder resist of the electronic component mounting film carrier tape in which the slit is formed. 2. A method for manufacturing a film carrier tape for mounting electronic parts according to claim 1, wherein a slit is punched in the film carrier tape for use in electronic parts.
品実装用フィルムキャリアテープを載置し、少なくとも
該電子部品実装用フィルムキャリアテープのスリット打
抜き部分の周縁部を基台金型に１４０〜１８０g/cm2の
範囲内の圧力で押圧して固定する縁部加圧手段と、該基
台金型に対して接近・離隔運動して該電子部品実装用フ
ィルムキャリアテープにスリットを形成する打抜き金型
とを有することを特徴とする電子部品実装用フィルムキ
ャリアテープの製造装置。5. A base die, and a film carrier tape for mounting electronic parts mounted on an upper surface of the base die, and at least a peripheral portion of a slit punched portion of the film carrier tape for mounting electronic parts is a base. Edge pressing means for pressing and fixing to the mold with a pressure within the range of 140 to 180 g / cm 2 , and film carrier tape for mounting electronic parts by moving toward and away from the base mold. An apparatus for manufacturing a film carrier tape for mounting electronic parts, comprising: a punching die for forming a slit.
電子部品実装用フィルムキャリアテープを基台金型に押
付け固定可能に設けられている固定治具であることを特
徴とする請求項第５項記載の電子部品実装用フィルムキ
ャリアテープの製造装置。6. The fixing device is characterized in that the edge pressing means is a fixing jig which is provided independently of the upper mold so that the electronic component mounting film carrier tape can be pressed and fixed to the base mold. An apparatus for manufacturing a film carrier tape for mounting electronic components according to claim 5.
よって、電子部品実装用フィルムキャリアテープを基台
金型に１４０〜１８０g/cm2の範囲内の圧力で押圧する
ことを特徴とする請求項第６項記載の電子部品実装用フ
ィルムキャリアテープの製造装置。7. The film carrier tape for mounting electronic parts is pressed against the base mold by a pressure within the range of 140 to 180 g / cm 2 by the fixing jig or the hard pressing member. 6. An apparatus for manufacturing a film carrier tape for mounting electronic parts according to item 6.
リットの打抜き予定長さおよび幅に対して８５〜１０５
％の長さおよび幅を有することを特徴とする請求項第５
項記載の電子部品実装用フィルムキャリアテープの製造
装置。8. The punching die has a punching length of 85 to 105 with respect to a planned punching length and width of a slit to be formed.
% Of length and width.
An apparatus for manufacturing a film carrier tape for mounting electronic parts according to the item.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241328A JP3836002B2 (en) | 2001-08-08 | 2001-08-08 | Manufacturing method and manufacturing apparatus for film carrier tape for electronic component mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241328A JP3836002B2 (en) | 2001-08-08 | 2001-08-08 | Manufacturing method and manufacturing apparatus for film carrier tape for electronic component mounting |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003059978A true JP2003059978A (en) | 2003-02-28 |
| JP3836002B2 JP3836002B2 (en) | 2006-10-18 |
Family
ID=19071796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001241328A Expired - Fee Related JP3836002B2 (en) | 2001-08-08 | 2001-08-08 | Manufacturing method and manufacturing apparatus for film carrier tape for electronic component mounting |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3836002B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109605630A (en) * | 2018-12-04 | 2019-04-12 | 紫光宏茂微电子(上海)有限公司 | Semiautomatic demolding machine |
| CN113001699A (en) * | 2021-04-25 | 2021-06-22 | 杨珂腾 | Anti-adhesion device for board punching processing |
-
2001
- 2001-08-08 JP JP2001241328A patent/JP3836002B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109605630A (en) * | 2018-12-04 | 2019-04-12 | 紫光宏茂微电子(上海)有限公司 | Semiautomatic demolding machine |
| CN113001699A (en) * | 2021-04-25 | 2021-06-22 | 杨珂腾 | Anti-adhesion device for board punching processing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3836002B2 (en) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100781827B1 (en) | Semiconductor package and a method for producing the same | |
| KR100819195B1 (en) | Flexible printed circuit board and method for manufacturing the flexible printed circuit board and semiconductor device | |
| JP2007110010A (en) | Flexible printed wiring board, flexible printed circuit board, and their manufacturing method | |
| TWI478296B (en) | Semiconductor device | |
| US20160255717A1 (en) | Multilayer wiring board | |
| JP2007287953A (en) | Circuit board and its production method | |
| KR100776466B1 (en) | Flexible printed circuit board and method for manufacturing the flexible printed circuit board and semiconductor device | |
| JP3659133B2 (en) | Manufacturing method of semiconductor device | |
| US20020098319A1 (en) | Connection material | |
| JP3847693B2 (en) | Manufacturing method of semiconductor device | |
| JP3833084B2 (en) | Manufacturing method of film carrier tape for mounting electronic components | |
| JP2003282650A (en) | Film carrier tape for mounting electronic component, method of manufacturing the same, device of manufacturing the same, protection tape used for the same method | |
| JP3836002B2 (en) | Manufacturing method and manufacturing apparatus for film carrier tape for electronic component mounting | |
| JP2000340617A (en) | Tab tape carrier and its manufacture | |
| JP2009277987A (en) | Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device | |
| JP3726891B2 (en) | Mounting structure of film carrier tape for mounting electronic components and manufacturing method of film carrier tape for mounting electronic components | |
| JP4072693B2 (en) | Manufacturing method of semiconductor device | |
| JP3444787B2 (en) | Film carrier tape for mounting electronic components and method of manufacturing film carrier tape for mounting electronic components | |
| JP2003243821A (en) | Method of connecting wiring board and wiring board | |
| JP5184578B2 (en) | Printed wiring board | |
| JP6583455B2 (en) | Manufacturing method of electronic component module | |
| KR20090106777A (en) | Flexible printed circuit having electrode attached conductive particle and Tape carrier package using the same | |
| JP2000311731A (en) | Electric connector | |
| JP3726951B2 (en) | Screen printing method for film carrier | |
| JP4080681B2 (en) | Film carrier tape for mounting electronic parts and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060725 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |