JP2003059952A - 半導体装置、半導体素子チップ及びその製造方法 - Google Patents

半導体装置、半導体素子チップ及びその製造方法

Info

Publication number
JP2003059952A
JP2003059952A JP2001247287A JP2001247287A JP2003059952A JP 2003059952 A JP2003059952 A JP 2003059952A JP 2001247287 A JP2001247287 A JP 2001247287A JP 2001247287 A JP2001247287 A JP 2001247287A JP 2003059952 A JP2003059952 A JP 2003059952A
Authority
JP
Japan
Prior art keywords
chip
semiconductor element
element chip
semiconductor
hollow package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001247287A
Other languages
English (en)
Inventor
Naoki Sawada
直樹 沢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001247287A priority Critical patent/JP2003059952A/ja
Publication of JP2003059952A publication Critical patent/JP2003059952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 中空パッケージと半導体素子チップをワイヤ
ボンディングする領域を縮小することで、パッケージサ
イズを小型化する。 【解決手段】 固体撮像素子チップ４０は、チップ上面
に左右両側に延出したフランジ部４４を有し、このフラ
ンジ部４４上に電極端子４２が設けられている。固体撮
像素子チップ４０を中空パッケージ３０に実装する場
合、固体撮像素子チップ４０の下面部を中空パッケージ
３０のチップ収容部３１に収容すると、固体撮像素子チ
ップ４０のフランジ部４４の先端が中空パッケージ３０
の内部電極端子３３を設けた段部３４の上面に一部被さ
るように配置される。この状態で、電極端子４２と内部
電極端子３３とをワイヤボンディングすることにより、
固体撮像素子チップ４０とリードフレーム３２とを接続
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、中空パッケージに
半導体素子チップを収容した半導体装置、半導体素子チ
ップ、及びその製造方法に関するものである。
【０００２】
【従来の技術】図１０は、中空パッケージに半導体素子
チップを収容した半導体装置の一例を示す断面図であ
り、図１１は、図１０に示す半導体装置の上面図であ
る。図示の例は、半導体素子チップとしてチップ上面の
中央部に受光部を有する固体撮像素子チップの例を示し
ている。中空パッケージ１０は、中央にチップ収容部１
１を有し、その両側にリードフレーム１２のワイヤボン
ディング用の内部電極端子１３が配置されている。ま
た、中空パッケージ１０の外側部には、リードフレーム
１２の外部電極端子１４が配置されている。
【０００３】一方、固体撮像素子チップ２０は、中空パ
ッケージ１０のチップ収容部１１に収容される方形板上
に形成され、上面の中央部に受光部２１を有し、その両
側にワイヤボンディング用の電極端子２２が設けられて
いる。この固体撮像素子チップ２０は、その下面部が接
着剤によってチップ収容部１１の底面に固定されること
により、中空パッケージ１０に装着される。そして、固
体撮像素子チップ２０の電極端子２２と中空パッケージ
１０の内部電極端子１３とをワイヤボンディングするこ
とにより、固体撮像素子チップ２０とリードフレーム１
２が電気的に接続される。
【０００４】
【発明が解決しようとする課題】ところで、上述のよう
な中空パッケージに半導体素子チップを収容する構造の
半導体装置では、中空パッケージに半導体素子チップを
収容する領域と電極端子をワイヤボンディングする領域
が必要であることから、ワイヤボンディングする領域が
パッケージサイズを小型化する上で大きく影響すること
になる。
【０００５】そこで本発明の目的は、中空パッケージと
半導体素子チップをワイヤボンディングする領域を縮小
することで、パッケージサイズを小型化することが可能
な半導体装置を提供することにあり、さらに、このよう
な半導体装置を得るための半導体素子チップ、及びその
半導体素子チップを得るための製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、チップ上面にワイヤボンディング用の電
極端子を有する半導体素子チップと、前記半導体素子チ
ップを実装し、前記半導体素子チップの電極端子をワイ
ヤボンディングする内部電極端子を有する中空パッケー
ジとを有する半導体装置において、前記半導体素子チッ
プは、チップ上面に外側方向に延出したフランジ部を有
し、前記フランジ部上にワイヤボンディング用の電極端
子が設けられ、前記中空パッケージは、前記半導体素子
チップの下面部を収容するチップ収容部を有し、前記半
導体素子チップのフランジ部の先端が前記中空パッケー
ジの内部電極端子を設けた領域の一部に被さる状態で配
置されることを特徴とする。
【０００７】また本発明は、チップ上面にワイヤボンデ
ィング用の電極端子を有し、中空パッケージのチップ収
容部に装着されて、前記電極端子を中空パッケージに設
けた内部電極端子にワイヤボンディングすることによ
り、中空パッケージに実装される半導体素子チップにお
いて、前記半導体素子チップのチップ上面に外側方向に
延出したフランジ部を有し、前記フランジ部上にワイヤ
ボンディング用の電極端子が設けられ、前記半導体素子
チップの下面部が前記チップ収容部に収容され、かつ、
半導体素子チップのフランジ部の先端が前記中空パッケ
ージの内部電極端子を設けた領域の一部に被さる状態で
配置されることを特徴とする。
【０００８】また本発明は、１つの半導体ウェーハに複
数の半導体素子チップを形成後、前記半導体ウェーハを
ダイジングすることにより各半導体素子チップ毎に分割
して作製する半導体素子チップの製造方法において、前
記半導体ウェーハに各半導体素子チップを形成する工程
で、各半導体素子チップのチップ上面の外周部にワイヤ
ボンディング用の電極端子を形成し、前記半導体ウェー
ハをダイジングする工程で、予め前記半導体ウェーハの
裏面に半導体素子チップの分割線に沿って形成した線状
凹部の中央部をダイジングすることにより、前記半導体
素子チップのチップ上面に外側方向に延出したフランジ
部を形成し、前記ワイヤボンディング用の電極端子がフ
ランジ部上に配置されるようにしたことを特徴とする。
【０００９】本発明の固体撮像装置では、半導体素子チ
ップがチップ上面に外側方向に延出したフランジ部上に
ワイヤボンディング用の電極端子が設けられており、中
空パッケージのチップ収容部に半導体素子チップの下面
部を収容することにより、半導体素子チップのフランジ
部の先端が中空パッケージの内部電極端子を設けた領域
の一部に被さる状態で配置されるようにした。このた
め、半導体素子チップと中空パッケージとをワイヤボン
ディングする領域のスペースを縮小することができ、パ
ッケージサイズの小型化を図ることが可能となる。
【００１０】また本発明の半導体素子チップでは、チッ
プ上面に外側方向に延出したフランジ部上にワイヤボン
ディング用の電極端子が設け、この半導体素子チップを
中空パッケージに装着する場合に、中空パッケージのチ
ップ収容部に半導体素子チップの下面部を収容すること
により、半導体素子チップのフランジ部の先端が中空パ
ッケージの内部電極端子を設けた領域の一部に被さる状
態で配置されるようにした。このため、半導体素子チッ
プと中空パッケージとをワイヤボンディングする領域の
スペースを縮小することができ、パッケージサイズの小
型化を図ることが可能となる。
【００１１】また本発明の半導体素子チップの製造方法
は、半導体ウェーハに各半導体素子チップを形成する工
程で、各半導体素子チップのチップ上面の外周部にワイ
ヤボンディング用の電極端子を形成し、前記半導体ウェ
ーハをダイジングする工程で、予め前記半導体ウェーハ
の裏面に半導体素子チップの分割線に沿って形成した線
状凹部の中央部をダイジングすることにより、前記半導
体素子チップのチップ上面に外側方向に延出したフラン
ジ部を形成し、前記ワイヤボンディング用の電極端子が
フランジ部上に配置されるようにした。このため、この
半導体素子チップを中空パッケージに実装する場合に、
ワイヤボンディング用の電極端子を設けたフランジ部の
先端を中空パッケージの内部電極端子を設けた領域の一
部に被さる状態で配置させることができ、この領域のス
ペースを縮小してパッケージサイズの小型化を図ること
が可能となる。また、このようなパッケージサイズの小
型化を図ることができる半導体素子チップ形状を半導体
ウェーハ段階で効率よく加工することが可能となる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。なお、以下に説明す
る実施の形態は、本発明の好適な具体例であり、技術的
に好ましい種々の限定が付されているが、本発明の範囲
は、以下の説明において、特に本発明を限定する旨の記
載がない限り、これらの態様に限定されないものとす
る。
【００１３】図１は、本発明の実施の形態による半導体
装置の一例を示す断面図であり、図２は、図１に示す半
導体装置の上面図である。また、図３は、図１に示す半
導体装置を構成する半導体素子チップを示す斜視図であ
る。図示の例は、半導体素子チップとしてチップ上面の
中央部に受光部を有する固体撮像素子チップの例を示し
ており、この固体撮像素子チップを中空パッケージに収
納した構造のものである。中空パッケージ３０は、中央
にチップ収容部３１を有し、その両側にリードフレーム
３２のワイヤボンディング用の内部電極端子３３が設け
られている。すなわち、チップ収容部３１は凹部状に形
成されており、このチップ収容部３１よりステップ状に
せり上がった段部３４の上面に複数の内部電極端子３３
が配列されている。また、中空パッケージ３０の外側部
には、リードフレーム３２の外部電極端子３５が配置さ
れている。
【００１４】一方、固体撮像素子チップ４０は、チップ
上面の中央部に受光部４１を有し、その両側にワイヤボ
ンディング用の電極端子４２が設けられている。電極端
子４２は、中空パッケージ３０の内部電極端子３３に対
応して配列されている。また、この固体撮像素子チップ
４０は、チップ上面に左右両側に延出したフランジ部４
４を有し、このフランジ部４４上に上述した電極端子４
２が設けられている。したがって、固体撮像素子チップ
４０の下面部は、フランジ部４４を設けた上面部に比較
して小さい幅を有し、この下面部の幅は、中空パッケー
ジ３０のチップ収容部３１の幅に対応するものとなって
いる。すなわち、固体撮像素子チップ４０は図１に示す
方向を正面として見た場合、全体として逆凸字型の正面
形状を有して形成されている。
【００１５】そして、このような固体撮像素子チップ４
０を中空パッケージ３０に実装する場合、固体撮像素子
チップ４０の下面部を中空パッケージ３０のチップ収容
部３１に収容すると、図４にも示すように、固体撮像素
子チップ４０のフランジ部４４の先端が中空パッケージ
３０の内部電極端子３３を設けた段部３４の上面に一部
被さるように配置される。なお、固体撮像素子チップ４
０の下面部は接着剤によって中空パッケージ３０のチッ
プ収容部３１に固着される。
【００１６】このように固体撮像素子チップ４０を中空
パッケージ３０に装着した状態で、固体撮像素子チップ
４０のフランジ部４４に設けた電極端子４２と、中空パ
ッケージ３０の段部３４に設けた内部電極端子３３は互
いに近接した位置に配置されている。なお、電極端子４
２と内部電極端子３３との絶縁状態は、フランジ部４４
の肉厚によって確保されている。したがって、電極端子
４２と内部電極端子３３とをワイヤボンディングするこ
とにより、固体撮像素子チップ４０とリードフレーム３
２とを接続できる。以上のような構成の半導体装置で
は、固体撮像素子チップ４０と中空パッケージ３０とを
ワイヤボンディングする領域を縮小することが可能であ
り、パッケージサイズの小型化を達成できる。
【００１７】次に、以上のような固体撮像素子チップ４
０の製造方法について説明する。本例の固体撮像素子チ
ップ４０は、１つの半導体ウェーハに複数の固体撮像素
子チップを形成後、この半導体ウェーハをダイジングす
ることにより個々のチップ毎に分割して作製されるもの
である。すなわち、半導体ウェーハに各固体撮像素子チ
ップを形成する工程では、各固体撮像素子チップの受光
部４１を構成するフォトセンサ群や配線層を形成し、さ
らにワイヤボンディング用の電極端子４２を形成する。
また、本例では、上述した逆凸字形状の固体撮像素子チ
ップ４０を得るために、半導体ウェーハをダイジングす
る工程に先立って、図５に示すように、半導体ウェーハ
５０の裏面に、固体撮像素子チップ４０の分割線に沿っ
て線状凹部５１を形成しておく。なお、この作業は、例
えばウェーハの裏面より赤外光を用いて表面のパターン
を認識し、ダイジングするラインをセンタラインとして
線状凹部５１を形成していく。そして、半導体ウェーハ
のダイジング工程では、図６に示すように、半導体ウェ
ーハ５０の裏面に形成した線状凹部５１の中央部をダイ
ジングする。これにより、線状凹部５１によってくびれ
た分だけ下面側で幅が小さく、上面側ではフランジ部４
４によって幅広に形成された逆凸字型の固体撮像素子チ
ップ４０を多数容易に製造することが可能となる。
【００１８】次に、本発明の他の実施の形態について説
明する。まず、上述した固体撮像素子チップ４０では、
左右方向にだけフランジ部４４を設けたが、図７に示す
ように、チップ上面の全周にわたってフランジ部４５を
設けたものであってもよい。また、上述のような有底状
の中空パッケージ３０では、パッケージ内に熱が溜り易
くなる。そこで、図８に示すように、固体撮像素子チッ
プ４０の下面部に複数条の放熱用の溝４６を設けて、放
熱効果を得るようにしてもよい。また、中空パッケージ
３０のチップ収納部３１の底面部に放熱用の貫通孔（図
示せず）を設けるようにしてもよい。
【００１９】さらに、図９に示すように、中空パッケー
ジ３０のチップ収納部３１の底面部を完全に開放し、そ
の開口部４７から固体撮像素子チップ４０の下面部が外
部に臨むような構造としてもよい。このような構造を採
用すれば、放熱効果に加えて、固体撮像素子チップ４０
の厚みを変えることなく、パッケージの薄型化を達成で
き、固体撮像装置を各種機器に搭載する場合の配置スペ
ースを縮小できる効果がある。また、厚み方向の寸法誤
差が固体撮像素子チップ４０の厚み誤差だけに依存する
ことになり、パッケージ側の厚み誤差を考慮する必要が
なくなることから、この固体撮像装置を各種機器に搭載
する場合の寸法設定等が容易となる効果がある。
【００２０】また、本発明にかかる半導体装置は、以上
に説明した構成のものに限定されず、本発明の要旨を逸
脱しない範囲で種々の変形が可能である。例えば、以上
の例では、本発明を固体撮像装置に適用した場合につい
て説明したが、本発明は固体撮像装置以外の半導体装置
についても同様に適用し得るものである。
【００２１】
【発明の効果】以上のように、本発明の固体撮像装置で
は、半導体素子チップがチップ上面に外側方向に延出し
たフランジ部上にワイヤボンディング用の電極端子が設
けられており、中空パッケージのチップ収容部に半導体
素子チップの下面部を収容することにより、半導体素子
チップのフランジ部の先端が中空パッケージの内部電極
端子を設けた領域の一部に被さる状態で配置されるよう
にした。このため、半導体素子チップと中空パッケージ
とをワイヤボンディングする領域のスペースを縮小する
ことができ、パッケージサイズの小型化を図ることがで
きる効果がある。
【００２２】また本発明の半導体素子チップでは、チッ
プ上面に外側方向に延出したフランジ部上にワイヤボン
ディング用の電極端子が設け、この半導体素子チップを
中空パッケージに装着する場合に、中空パッケージのチ
ップ収容部に半導体素子チップの下面部を収容すること
により、半導体素子チップのフランジ部の先端が中空パ
ッケージの内部電極端子を設けた領域の一部に被さる状
態で配置されるようにした。このため、半導体素子チッ
プと中空パッケージとをワイヤボンディングする領域の
スペースを縮小することができ、パッケージサイズの小
型化を図ることができる効果がある。
【００２３】また本発明の半導体素子チップの製造方法
では、半導体ウェーハに各半導体素子チップを形成する
工程で、各半導体素子チップのチップ上面の外周部にワ
イヤボンディング用の電極端子を形成し、半導体ウェー
ハをダイジングする工程で、予め前記半導体ウェーハの
裏面に半導体素子チップの分割線に沿って形成した線状
凹部の中央部をダイジングすることにより、半導体素子
チップのチップ上面に外側方向に延出したフランジ部を
形成し、ワイヤボンディング用の電極端子がフランジ部
上に配置されるようにした。このため、この半導体素子
チップを中空パッケージに実装する場合に、ワイヤボン
ディング用の電極端子を設けたフランジ部の先端を中空
パッケージの内部電極端子を設けた領域の一部に被さる
状態で配置させることができ、この領域のスペースを縮
小してパッケージサイズの小型化を図ることができる効
果がある。また、このようなパッケージサイズの小型化
を図ることができる半導体素子チップ形状を半導体ウェ
ーハ段階で効率よく加工することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の一例を
示す断面図である。
【図２】図１に示す半導体装置の上面図である。
【図３】図１に示す半導体装置を構成する半導体素子チ
ップを示す斜視図である。
【図４】図１に示す半導体装置において、固体撮像素子
チップのフランジ部と中空パッケージの内部電極端子を
設けた段部の配置関係を示す部分断面図である。
【図５】図１に示す半導体素子チップを作製するための
半導体ウェーハを示す部分的な平面図、裏面図、及び断
面図である。
【図６】図１に示す半導体ウェーハをダイジングした状
態を示す斜視図である。
【図７】本発明の他の実施の形態による半導体素子チッ
プを示す斜視図である。
【図８】本発明のさらに他の実施の形態による半導体素
子チップを下面側から示す斜視図である。
【図９】本発明のさらに他の実施の形態による半導体装
置を示す断面図である。
【図１０】従来の中空パッケージに半導体素子チップを
収容した半導体装置の一例を示す断面図である。
【図１１】図１０に示す従来の半導体装置の上面図であ
る。
【符号の説明】
３０……中空パッケージ、３１……チップ収容部、３２
……リードフレーム、３４……段部、３５……外部電極
端子、４０……固体撮像素子チップ、４１……受光部、
４２……電極端子、４４……フランジ部、５０……半導
体ウェーハ、５１……線状凹部。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 チップ上面にワイヤボンディング用の電
    極端子を有する半導体素子チップと、前記半導体素子チ
    ップを実装し、前記半導体素子チップの電極端子をワイ
    ヤボンディングする内部電極端子を有する中空パッケー
    ジとを有する半導体装置において、 前記半導体素子チップは、チップ上面に外側方向に延出
    したフランジ部を有し、前記フランジ部上にワイヤボン
    ディング用の電極端子が設けられ、 前記中空パッケージは、前記半導体素子チップの下面部
    を収容するチップ収容部を有し、 前記半導体素子チップのフランジ部の先端が前記中空パ
    ッケージの内部電極端子を設けた領域の一部に被さる状
    態で配置される、ことを特徴とする半導体装置。
  2. 【請求項２】 前記半導体素子チップはチップ上面の中
    央部に受光部を有する固体撮像素子チップであることを
    特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記チップ収容部は、半導体素子チップ
    の下面部を接着して固定するものであることを特徴とす
    る請求項１記載の半導体装置。
  4. 【請求項４】 前記半導体素子チップの下面部に放熱用
    の複数条の溝部を設けたことを特徴とする請求項１記載
    の半導体装置。
  5. 【請求項５】 前記中空パッケージのチップ収容部の底
    面部に放熱用の貫通孔を設けたことを特徴とする請求項
    １記載の半導体装置。
  6. 【請求項６】 前記中空パッケージのチップ収容部の底
    面部を開放し、前記半導体素子チップの下面部を臨ませ
    たことを特徴とする請求項１記載の半導体装置。
  7. 【請求項７】 前記半導体素子チップは１つの半導体ウ
    ェーハに複数の半導体素子チップを形成後、前記半導体
    ウェーハをダイジングすることにより各半導体素子チッ
    プ毎に分割されて作製されるものであり、前記半導体素
    子チップのフランジ部は、半導体ウェーハの裏面に半導
    体素子チップの分割線に沿って線状凹部を形成し、前記
    線状凹部の中央部をダイジングすることにより作製され
    ることを特徴とする請求項１記載の半導体装置。
  8. 【請求項８】 チップ上面にワイヤボンディング用の電
    極端子を有し、中空パッケージのチップ収容部に装着さ
    れて、前記電極端子を中空パッケージに設けた内部電極
    端子にワイヤボンディングすることにより、中空パッケ
    ージに実装される半導体素子チップにおいて、 前記半導体素子チップのチップ上面に外側方向に延出し
    たフランジ部を有し、前記フランジ部上にワイヤボンデ
    ィング用の電極端子が設けられ、 前記半導体素子チップの下面部が前記チップ収容部に収
    容され、かつ、半導体素子チップのフランジ部の先端が
    前記中空パッケージの内部電極端子を設けた領域の一部
    に被さる状態で配置される、 ことを特徴とする半導体素子チップ。
  9. 【請求項９】 前記半導体素子チップはチップ上面の中
    央部に受光部を有する固体撮像素子チップであることを
    特徴とする請求項８記載の半導体素子チップ。
  10. 【請求項１０】 前記半導体素子チップの下面部は前記
    中空パッケージのチップ収容部に接着により固定される
    ものであることを特徴とする請求項８記載の半導体素子
    チップ。
  11. 【請求項１１】 前記半導体素子チップの下面部に放熱
    用の複数条の溝部を設けたことを特徴とする請求項８記
    載の半導体素子チップ。
  12. 【請求項１２】 前記半導体素子チップは１つの半導体
    ウェーハに複数の半導体素子チップを形成後、前記半導
    体ウェーハをダイジングすることにより各半導体素子チ
    ップ毎に分割されて作製されるものであり、前記半導体
    素子チップのフランジ部は、半導体ウェーハの裏面に半
    導体素子チップの分割線に沿って線状凹部を形成し、前
    記線状凹部の中央部をダイジングすることにより作製さ
    れることを特徴とする請求項８記載の半導体素子チッ
    プ。
  13. 【請求項１３】 １つの半導体ウェーハに複数の半導体
    素子チップを形成後、前記半導体ウェーハをダイジング
    することにより各半導体素子チップ毎に分割して作製す
    る半導体素子チップの製造方法において、 前記半導体ウェーハに各半導体素子チップを形成する工
    程で、各半導体素子チップのチップ上面の外周部にワイ
    ヤボンディング用の電極端子を形成し、 前記半導体ウェーハをダイジングする工程で、予め前記
    半導体ウェーハの裏面に半導体素子チップの分割線に沿
    って形成した線状凹部の中央部をダイジングすることに
    より、前記半導体素子チップのチップ上面に外側方向に
    延出したフランジ部を形成し、前記ワイヤボンディング
    用の電極端子がフランジ部上に配置されるようにした、 ことを特徴とする半導体素子チップの製造方法。
  14. 【請求項１４】 前記半導体素子チップはチップ上面の
    中央部に受光部を有する固体撮像素子チップであること
    を特徴とする請求項１３記載の半導体素子チップの製造
    方法。
  15. 【請求項１５】 前記半導体素子チップの下面部に放熱
    用の複数条の溝部を設けたことを特徴とする請求項１３
    記載の半導体素子チップの製造方法。
JP2001247287A 2001-08-16 2001-08-16 半導体装置、半導体素子チップ及びその製造方法 Pending JP2003059952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001247287A JP2003059952A (ja) 2001-08-16 2001-08-16 半導体装置、半導体素子チップ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001247287A JP2003059952A (ja) 2001-08-16 2001-08-16 半導体装置、半導体素子チップ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003059952A true JP2003059952A (ja) 2003-02-28

Family

ID=19076664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001247287A Pending JP2003059952A (ja) 2001-08-16 2001-08-16 半導体装置、半導体素子チップ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003059952A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722142B1 (ko) * 2006-02-27 2007-05-28 펜타원 주식회사 차량용 전방위 감시 카메라 시스템 및 그를 이용한영상처리방법
JP2007282195A (ja) * 2006-04-11 2007-10-25 Chicony Electronics Co Ltd カメラレンズモジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722142B1 (ko) * 2006-02-27 2007-05-28 펜타원 주식회사 차량용 전방위 감시 카메라 시스템 및 그를 이용한영상처리방법
JP2007282195A (ja) * 2006-04-11 2007-10-25 Chicony Electronics Co Ltd カメラレンズモジュールおよびその製造方法

Similar Documents

Publication Publication Date Title
US7227236B1 (en) Image sensor package and its manufacturing method
KR950012921B1 (ko) 수지봉지형 반도체장치
US7719585B2 (en) Solid-state imaging device
KR100647216B1 (ko) 고체 촬상 장치 및 그 제조 방법
US7595839B2 (en) Image sensor chip packaging method
JP2006313798A (ja) 半導体装置及びその製造方法
US7307285B2 (en) Optical semiconductor device and a method for manufacturing the same
JPH0794627A (ja) 半導体装置
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JPH04302164A (ja) 半導体装置
KR20030022557A (ko) 촬상소자 모듈 패키지
JP2005064292A (ja) 固体撮像装置の製造方法
JP2010153519A (ja) 半導体装置用パッケージ本体及びその製造方法、半導体装置、マイクロフォンパッケージ
JPH0730059A (ja) マルチチップモジュール
JP2003059952A (ja) 半導体装置、半導体素子チップ及びその製造方法
JP2003110080A (ja) 半導体装置
JP4147171B2 (ja) 固体撮像装置およびその製造方法
US20050098864A1 (en) Jig device for packaging an image sensor
JPH03109760A (ja) 半導体装置
KR20030083561A (ko) 수지밀봉형 반도체장치
US20070108544A1 (en) Image sensor with a compound structure
KR100370842B1 (ko) 칩사이즈패키지
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
JP2004047684A (ja) 半導体装置
KR100230750B1 (ko) 반도체 패키지