JP2003046869A - 固体撮像装置およびそれを用いた固体撮像システム - Google Patents
固体撮像装置およびそれを用いた固体撮像システムInfo
- Publication number
- JP2003046869A JP2003046869A JP2001226838A JP2001226838A JP2003046869A JP 2003046869 A JP2003046869 A JP 2003046869A JP 2001226838 A JP2001226838 A JP 2001226838A JP 2001226838 A JP2001226838 A JP 2001226838A JP 2003046869 A JP2003046869 A JP 2003046869A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- solid
- reset
- state
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 光電変換による信号電荷のリセット動作によ
り発生する画素のｋＴＣノイズを抑制する。 【解決手段】 垂直走査回路２２からのパルス信号φＶ
ｎが画素セル１の垂直選択ＭＯＳＦＥＴ５のゲート端子
に入力されて、所定の行が選択されている期間に、フォ
トダイオード２からの信号電荷をリセットする直前の明
状態の信号と、フォトダイオード２からの信号電荷をリ
セットする直前より１フレーム遅延した暗状態の信号と
の差分に基づいて信号のノイズ成分を低減するようにな
っている。
り発生する画素のｋＴＣノイズを抑制する。 【解決手段】 垂直走査回路２２からのパルス信号φＶ
ｎが画素セル１の垂直選択ＭＯＳＦＥＴ５のゲート端子
に入力されて、所定の行が選択されている期間に、フォ
トダイオード２からの信号電荷をリセットする直前の明
状態の信号と、フォトダイオード２からの信号電荷をリ
セットする直前より１フレーム遅延した暗状態の信号と
の差分に基づいて信号のノイズ成分を低減するようにな
っている。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置およ
びそれを用いた固体撮像システムに関し、特に、画素部
のリセットスイッチのＯＮ／ＯＦＦ動作により発生する
ｋＴＣノイズを抑制することができる固体撮像装置およ
びそれに用いる固体撮像システムに関する。
びそれを用いた固体撮像システムに関し、特に、画素部
のリセットスイッチのＯＮ／ＯＦＦ動作により発生する
ｋＴＣノイズを抑制することができる固体撮像装置およ
びそれに用いる固体撮像システムに関する。
【０００２】
【従来の技術】固体撮像装置では、各画素間における増
幅用トランジスタ（Ｔｒ）の閾値電圧のばらつきによ
り、画面上の特定部分に上下方向の縞模様等が現れる固
定パターンノイズ（ＦＰＮ：Ｆｉｘｅｄ Ｐａｔｔｅｒ
ｎ Ｎｏｉｓｅ）が発生することがある。この固定パタ
ーンノイズを抑制するために、各画素における明状態の
映像信号と暗状態の映像信号との変化分をサンプルホー
ルドするという相関２重サンプリング（ＣＤＳ：Ｃｏｒ
ｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路
を用いることが知られている。
幅用トランジスタ（Ｔｒ）の閾値電圧のばらつきによ
り、画面上の特定部分に上下方向の縞模様等が現れる固
定パターンノイズ（ＦＰＮ：Ｆｉｘｅｄ Ｐａｔｔｅｒ
ｎ Ｎｏｉｓｅ）が発生することがある。この固定パタ
ーンノイズを抑制するために、各画素における明状態の
映像信号と暗状態の映像信号との変化分をサンプルホー
ルドするという相関２重サンプリング（ＣＤＳ：Ｃｏｒ
ｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路
を用いることが知られている。
【０００３】例えば、特開平６−２１７２０５号公報に
は、相関２重サンプリング（以下ＣＤＳと記す）回路を
用いて固定パターンノイズを抑制する構成が開示されて
いる。図６は、特開平６−２１７２０５号公報に開示さ
れている固体撮像装置の構成の回路図を示す。図６に示
す固体撮像装置は、１つの画素に１つのＭＯＳＦＥＴを
内蔵した内部増幅型の複数の画素セル１００がマトリク
ス状に配列された撮像領域２００と、行単位に各画素セ
ル１００を選択する垂直走査回路３００と、列単位に各
画素セル１００を選択する水平走査回路４００とを有し
ている。
は、相関２重サンプリング（以下ＣＤＳと記す）回路を
用いて固定パターンノイズを抑制する構成が開示されて
いる。図６は、特開平６−２１７２０５号公報に開示さ
れている固体撮像装置の構成の回路図を示す。図６に示
す固体撮像装置は、１つの画素に１つのＭＯＳＦＥＴを
内蔵した内部増幅型の複数の画素セル１００がマトリク
ス状に配列された撮像領域２００と、行単位に各画素セ
ル１００を選択する垂直走査回路３００と、列単位に各
画素セル１００を選択する水平走査回路４００とを有し
ている。
【０００４】撮像領域２００において、列方向に配列さ
れた垂直信号線ＶＳ１、ＶＳ２・・・ＶＳｎには、それ
ぞれ対応する各画素セル１００のＭＯＳＦＥＴのソース
端子が接続され、行方向に配列された水平信号線ＶＬ
１、ＶＬ２・・・ＶＬｎには、それぞれ対応する各画素
セル１００のＭＯＳＦＥＴのゲート端子が接続されてい
る。また、各画素セル１００のＭＯＳＦＥＴのドレイン
端子には、電源電圧Ｖｄｄが印加されるようになってい
る。各垂直信号線ＶＳ１、ＶＳ２・・・ＶＳｎの水平走
査回路４００側には、各画素セル１００における光電変
換に伴う信号電流を信号電圧Ｖ１、Ｖ２・・・Ｖｎに変
換する負荷抵抗ＲＬおよびＣＤＳ回路５００がそれぞれ
並列に接続されている。
れた垂直信号線ＶＳ１、ＶＳ２・・・ＶＳｎには、それ
ぞれ対応する各画素セル１００のＭＯＳＦＥＴのソース
端子が接続され、行方向に配列された水平信号線ＶＬ
１、ＶＬ２・・・ＶＬｎには、それぞれ対応する各画素
セル１００のＭＯＳＦＥＴのゲート端子が接続されてい
る。また、各画素セル１００のＭＯＳＦＥＴのドレイン
端子には、電源電圧Ｖｄｄが印加されるようになってい
る。各垂直信号線ＶＳ１、ＶＳ２・・・ＶＳｎの水平走
査回路４００側には、各画素セル１００における光電変
換に伴う信号電流を信号電圧Ｖ１、Ｖ２・・・Ｖｎに変
換する負荷抵抗ＲＬおよびＣＤＳ回路５００がそれぞれ
並列に接続されている。
【０００５】各ＣＤＳ回路５００は、各スイッチング用
ＭＯＳＦＥＴのドレイン端子に接続され、各スイッチン
グ用ＭＯＳＦＥＴのソース端子は、固体撮像装置の出力
端子φに通じるビデオラインＬに、それぞれ接続されて
いる。水平走査回路４００からの列選択線ＨＬ１、ＨＬ
２・・・ＨＬｎは、それぞれ対応するスイッチング用Ｍ
ＯＳＦＥＴのゲート端子に接続されている。
ＭＯＳＦＥＴのドレイン端子に接続され、各スイッチン
グ用ＭＯＳＦＥＴのソース端子は、固体撮像装置の出力
端子φに通じるビデオラインＬに、それぞれ接続されて
いる。水平走査回路４００からの列選択線ＨＬ１、ＨＬ
２・・・ＨＬｎは、それぞれ対応するスイッチング用Ｍ
ＯＳＦＥＴのゲート端子に接続されている。
【０００６】図６に示す固体撮像装置は、このような構
成により、水平ブランキング期間中に、垂直走査回路３
００にて選択されたｎ行目の画素セル１００のリセット
前の信号（明状態の映像信号）とリセット後の信号（暗
状態の映像信号）を読みだし、ＣＤＳ回路５によりそれ
らの信号の差分に基づいて固定パターンノイズを抑制し
ている。
成により、水平ブランキング期間中に、垂直走査回路３
００にて選択されたｎ行目の画素セル１００のリセット
前の信号（明状態の映像信号）とリセット後の信号（暗
状態の映像信号）を読みだし、ＣＤＳ回路５によりそれ
らの信号の差分に基づいて固定パターンノイズを抑制し
ている。
【０００７】
【発明が解決しようとする課題】ところが、近年ＣＭＯ
Ｓイメージセンサの小型化に伴ってフォトダイード（Ｐ
Ｄ）のサイズも縮小化されており、そのためリセットス
イッチのＯＮ／ＯＦＦ動作により発生するランダムノイ
ズである熱雑音のｋＴＣノイズが無視できなくなってき
た。
Ｓイメージセンサの小型化に伴ってフォトダイード（Ｐ
Ｄ）のサイズも縮小化されており、そのためリセットス
イッチのＯＮ／ＯＦＦ動作により発生するランダムノイ
ズである熱雑音のｋＴＣノイズが無視できなくなってき
た。
【０００８】このｋＴＣノイズのバラツキ（分散）は、
√（ｋＴ／Ｃ）で表され、フォトダイオードの容量Ｃが
小さくなるほどｋＴＣノイズのバラツキが増大し、映像
信号に対する影響が大きくなる。このため、画像の品質
向上を図るには、従来から行われていた固定パターンノ
イズの抑制だけでなく、リセットスイッチのＯＮ／ＯＦ
Ｆ動作に起因する各画素セルにおけるｋＴＣノイズの抑
制も行わなければならない。
√（ｋＴ／Ｃ）で表され、フォトダイオードの容量Ｃが
小さくなるほどｋＴＣノイズのバラツキが増大し、映像
信号に対する影響が大きくなる。このため、画像の品質
向上を図るには、従来から行われていた固定パターンノ
イズの抑制だけでなく、リセットスイッチのＯＮ／ＯＦ
Ｆ動作に起因する各画素セルにおけるｋＴＣノイズの抑
制も行わなければならない。
【０００９】図７は、任意の画素におけるフォトダイオ
ードのポテンシャル電位の時間的変化を示したタイミン
グチャートである。図中のＶＲｉは、ｉフレーム目の暗
状態の信号電位を示し、ＶＳｉは、ｉフレーム目の光電
変換によって蓄積された電荷による明状態の信号電位を
示している。図６に示す従来の固体撮像装置のＣＤＳ回
路５００による固定パターンノイズを抑制する方法で
は、１回のリセット動作の前後で得られる信号は、ｉフ
レーム目の明状態の映像信号であるＶＳｉ信号とｉ＋１
フレーム目の暗状態の映像信号であるＶＲｉ＋１信号の
差分をとって画素の映像信号（ＶＳｉ−ＶＲｉ＋１）と
し、固定パターンノイズを抑制している。
ードのポテンシャル電位の時間的変化を示したタイミン
グチャートである。図中のＶＲｉは、ｉフレーム目の暗
状態の信号電位を示し、ＶＳｉは、ｉフレーム目の光電
変換によって蓄積された電荷による明状態の信号電位を
示している。図６に示す従来の固体撮像装置のＣＤＳ回
路５００による固定パターンノイズを抑制する方法で
は、１回のリセット動作の前後で得られる信号は、ｉフ
レーム目の明状態の映像信号であるＶＳｉ信号とｉ＋１
フレーム目の暗状態の映像信号であるＶＲｉ＋１信号の
差分をとって画素の映像信号（ＶＳｉ−ＶＲｉ＋１）と
し、固定パターンノイズを抑制している。
【００１０】しかしながら、ｋＴＣノイズは、信号の時
間的なばらつきであるランダムノイズであるために、異
なるフレームにおいて同一画素のリセット動作を行って
も、前述のｋＴＣノイズがばらつき、暗状態の信号電位
（リセット直後の信号電位）は、毎回異なる値をとるこ
とになる。したがって、ＶＳｉとＶＲｉ＋１との信号の
差分をとるだけでは、リセット動作に起因する各画素の
ｋＴＣノイズを、完全に抑制することができない。各画
素のｋＴＣノイズを抑制するには、リセット直後の暗状
態の信号ＶＲｉと、そのリセット動作以降に光電変換に
よってフォトダイオードに蓄積された明状態の信号ＶＳ
ｉとの差分をとらなければならない。言い換えると、真
の画像信号は、同一フレーム内において明状態の信号Ｖ
Ｓｉと暗状態の信号ＶＲｉとの差分（ＶＳｉ−ＶＲｉ）
を取ることによって得られる。
間的なばらつきであるランダムノイズであるために、異
なるフレームにおいて同一画素のリセット動作を行って
も、前述のｋＴＣノイズがばらつき、暗状態の信号電位
（リセット直後の信号電位）は、毎回異なる値をとるこ
とになる。したがって、ＶＳｉとＶＲｉ＋１との信号の
差分をとるだけでは、リセット動作に起因する各画素の
ｋＴＣノイズを、完全に抑制することができない。各画
素のｋＴＣノイズを抑制するには、リセット直後の暗状
態の信号ＶＲｉと、そのリセット動作以降に光電変換に
よってフォトダイオードに蓄積された明状態の信号ＶＳ
ｉとの差分をとらなければならない。言い換えると、真
の画像信号は、同一フレーム内において明状態の信号Ｖ
Ｓｉと暗状態の信号ＶＲｉとの差分（ＶＳｉ−ＶＲｉ）
を取ることによって得られる。
【００１１】一方、このようなｋＴＣノイズによる問題
の解決方法が、映像情報メディア学会（「ＣＭＯＳイメ
ージセンサーにおける低電圧駆動埋め込みＰＤの解
析」、井上他、ＶＯＬ．２４、ＮＯ．２７、Ｐ５、２０
００年映像情報メディア学会技術報告）において報告さ
れている。この方法による固体撮像装置は、４個のＭＯ
ＳＦＥＴと、１個のフォトダイオードとにより１つの画
素セルが構成されており、フォトダイオードの埋め込み
技術と信号電荷の完全転送技術により、各画素に生じる
ｋＴＣノイズ成分を抑制している。しかしながら、この
方法を用いて信号を完全転送させるには、フォトダイオ
ードを形成する場合に埋め込み技術等の特別なプロセス
が必要であり、さらに、１画素内部に４個のＭＯＳＦＥ
Ｔを配置することが必要となるため、１つの画素セルの
面積が大きくなってしまう問題がある。
の解決方法が、映像情報メディア学会（「ＣＭＯＳイメ
ージセンサーにおける低電圧駆動埋め込みＰＤの解
析」、井上他、ＶＯＬ．２４、ＮＯ．２７、Ｐ５、２０
００年映像情報メディア学会技術報告）において報告さ
れている。この方法による固体撮像装置は、４個のＭＯ
ＳＦＥＴと、１個のフォトダイオードとにより１つの画
素セルが構成されており、フォトダイオードの埋め込み
技術と信号電荷の完全転送技術により、各画素に生じる
ｋＴＣノイズ成分を抑制している。しかしながら、この
方法を用いて信号を完全転送させるには、フォトダイオ
ードを形成する場合に埋め込み技術等の特別なプロセス
が必要であり、さらに、１画素内部に４個のＭＯＳＦＥ
Ｔを配置することが必要となるため、１つの画素セルの
面積が大きくなってしまう問題がある。
【００１２】本発明は、このような課題を解決するもの
であり、固定パターンノイズを抑制するとともに、画素
セルの面積を大きくすることなく光電変換による信号の
リセット動作により発生する画素のｋＴＣノイズも抑制
する固体撮像素子を提供することを目的とする。
であり、固定パターンノイズを抑制するとともに、画素
セルの面積を大きくすることなく光電変換による信号の
リセット動作により発生する画素のｋＴＣノイズも抑制
する固体撮像素子を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の固体撮像装置
は、マトリクス状に配列されている複数の画素セルを行
単位に選択する垂直走査回路と、列単位に選択する水平
走査回路とを有する固体撮像装置であって、該垂直走査
回路から出力される信号がいずれかの画素セルに入力さ
れて、所定の行が選択されている期間に、該画素セルに
発生した信号電荷をリセットする直前の明状態の信号
と、該信号電荷をリセットする直前より１フレーム遅延
した暗状態の信号との差分に基づいて信号のノイズ成分
を低減するようになっていることを特徴とする。
は、マトリクス状に配列されている複数の画素セルを行
単位に選択する垂直走査回路と、列単位に選択する水平
走査回路とを有する固体撮像装置であって、該垂直走査
回路から出力される信号がいずれかの画素セルに入力さ
れて、所定の行が選択されている期間に、該画素セルに
発生した信号電荷をリセットする直前の明状態の信号
と、該信号電荷をリセットする直前より１フレーム遅延
した暗状態の信号との差分に基づいて信号のノイズ成分
を低減するようになっていることを特徴とする。
【００１４】前記画素セルが、自己増幅型のＭＯＳＦＥ
Ｔを有している。
Ｔを有している。
【００１５】前記画素セルが、入射光を光電変換するフ
ォトダイオードと、該フォトダイオードに発生した信号
電荷を電気信号に変換する増幅用ＭＯＳＦＥＴと、該フ
ォトダイオードに発生した信号電荷をリセットするリセ
ットＭＯＳＦＥＴと、該増幅用ＭＯＳＦＥＴにより変換
された電気信号を選択的に出力する行選択ＭＯＳＦＥＴ
とを有している。
ォトダイオードと、該フォトダイオードに発生した信号
電荷を電気信号に変換する増幅用ＭＯＳＦＥＴと、該フ
ォトダイオードに発生した信号電荷をリセットするリセ
ットＭＯＳＦＥＴと、該増幅用ＭＯＳＦＥＴにより変換
された電気信号を選択的に出力する行選択ＭＯＳＦＥＴ
とを有している。
【００１６】前記リセットＭＯＳＦＥＴに、リセットす
る前記画素セルを選択するリセット選択用スイッチング
素子が接続されている。
る前記画素セルを選択するリセット選択用スイッチング
素子が接続されている。
【００１７】前記１フレーム遅延した暗状態の信号は、
内蔵されているメモリに記憶される。
内蔵されているメモリに記憶される。
【００１８】前記１フレーム遅延した暗時信号は、外部
フレームメモリに記憶される。
フレームメモリに記憶される。
【００１９】本発明の固体撮像システムは、請求項１〜
請求項６のいずれかに記載の固体撮像装置を有する。
請求項６のいずれかに記載の固体撮像装置を有する。
【００２０】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
の実施の形態を説明する。
【００２１】図１は、本発明の第１の実施形態である固
体撮像装置の構成を示す回路図である。図１において、
点線で囲まれた領域が１つの画素セル１であり、画素セ
ル１は、３個のＭＯＳＦＥＴと１個のフォトダイオード
（ＰＤ）とを有している。図１では、説明を簡略化する
ために、ｎ行、ｍ列の画素セル１について表している。
体撮像装置の構成を示す回路図である。図１において、
点線で囲まれた領域が１つの画素セル１であり、画素セ
ル１は、３個のＭＯＳＦＥＴと１個のフォトダイオード
（ＰＤ）とを有している。図１では、説明を簡略化する
ために、ｎ行、ｍ列の画素セル１について表している。
【００２２】本発明の固体撮像装置は、マトリクス状に
配列された複数の単位画素セル１と、行方向に各画素セ
ル１を選択する垂直走査回路２２と、列方向に各画素セ
ル１を選択する水平走査回路２３とを有している。
配列された複数の単位画素セル１と、行方向に各画素セ
ル１を選択する垂直走査回路２２と、列方向に各画素セ
ル１を選択する水平走査回路２３とを有している。
【００２３】画素セル１は、光電変換をおこなうフォト
ダイオード２と、フォトダイオードに蓄積された信号電
荷を電気信号に変換する増幅用ＭＯＳＦＥＴ３と、フォ
トダイオードに蓄積された信号電荷をリセットするリセ
ットＭＯＳＦＥＴ４と、フォトダイオードからの信号を
選択的に垂直信号線に出力する垂直選択ＭＯＳＦＥＴ５
を有している。垂直選択ＭＯＳＦＥＴ５のゲート端子お
よびソース端子は、それぞれ垂直走査回路２２および垂
直信号線８に接続されている。垂直選択ＭＯＳＦＥＴ５
のドレイン端子は、増幅用ＭＯＳＦＥＴ３のソース端子
に接続され、増幅用ＭＯＳＦＥＴ３のドレイン端子およ
びゲート端子は、それぞれ電源ライン７およびリセット
ＭＯＳＦＥＴ４のソース端子に接続されている。リセッ
トＭＯＳＦＥＴ４のドレイン端子およびゲート端子は、
それぞれ電源ライン６および垂直走査回路２２に接続さ
れている。リセットＭＯＳＦＥＴ４のソース端子には、
フォトダイオード２のカソード端子が接続され、フォト
ダイオード２のアノード端子は、アースに接地されてい
る。
ダイオード２と、フォトダイオードに蓄積された信号電
荷を電気信号に変換する増幅用ＭＯＳＦＥＴ３と、フォ
トダイオードに蓄積された信号電荷をリセットするリセ
ットＭＯＳＦＥＴ４と、フォトダイオードからの信号を
選択的に垂直信号線に出力する垂直選択ＭＯＳＦＥＴ５
を有している。垂直選択ＭＯＳＦＥＴ５のゲート端子お
よびソース端子は、それぞれ垂直走査回路２２および垂
直信号線８に接続されている。垂直選択ＭＯＳＦＥＴ５
のドレイン端子は、増幅用ＭＯＳＦＥＴ３のソース端子
に接続され、増幅用ＭＯＳＦＥＴ３のドレイン端子およ
びゲート端子は、それぞれ電源ライン７およびリセット
ＭＯＳＦＥＴ４のソース端子に接続されている。リセッ
トＭＯＳＦＥＴ４のドレイン端子およびゲート端子は、
それぞれ電源ライン６および垂直走査回路２２に接続さ
れている。リセットＭＯＳＦＥＴ４のソース端子には、
フォトダイオード２のカソード端子が接続され、フォト
ダイオード２のアノード端子は、アースに接地されてい
る。
【００２４】垂直信号線８とアースとの間には、光電変
換に伴う信号電流を信号電圧に変換する負荷抵抗ＲＬが
接続されている。垂直信号線８には、スイッチａおよび
ｂが並列に接続されており、各スイッチａおよびｂにそ
れぞれメモリ９および１０が直列に接続されている。メ
モリ９および１０は、それぞれスイッチｃおよびｄを介
して、水平選択ＭＯＳＦＥＴ２０のドレイン端子に接続
されている。水平選択ＭＯＳＦＥＴ２０のゲート端子お
よびソース端子は、それぞれ水平走査回路２３および水
平信号線２１に接続されている。水平信号線２１には、
スイッチｅおよびｆが並列に接続されており、各スイッ
チｅおよびｆがそれぞれ減算器２５の一方の入力端子お
よび外部フレームメモリ２４に接続されている。外部フ
レームメモリ２４は、スイッチｇを介して減算器２５の
他方の入力端子に接続されている。
換に伴う信号電流を信号電圧に変換する負荷抵抗ＲＬが
接続されている。垂直信号線８には、スイッチａおよび
ｂが並列に接続されており、各スイッチａおよびｂにそ
れぞれメモリ９および１０が直列に接続されている。メ
モリ９および１０は、それぞれスイッチｃおよびｄを介
して、水平選択ＭＯＳＦＥＴ２０のドレイン端子に接続
されている。水平選択ＭＯＳＦＥＴ２０のゲート端子お
よびソース端子は、それぞれ水平走査回路２３および水
平信号線２１に接続されている。水平信号線２１には、
スイッチｅおよびｆが並列に接続されており、各スイッ
チｅおよびｆがそれぞれ減算器２５の一方の入力端子お
よび外部フレームメモリ２４に接続されている。外部フ
レームメモリ２４は、スイッチｇを介して減算器２５の
他方の入力端子に接続されている。
【００２５】次に、図１に示すような構成の固体撮像装
置の動作について説明する。
置の動作について説明する。
【００２６】まず、図１に示す固体撮像装置の水平ブラ
ンキング期間の動作について、図２に示すのタイミング
チャートを用いて説明する。水平ブランキング期間中の
時刻Ｔ０において、垂直走査回路２２から出力されるパ
ルス信号φＶｎが垂直選択ＭＯＳＦＥＴ５のゲート端子
に入力され、ｎ行目の画素セル１が選択される。この場
合、選択されたｎ行目の信号線に接続されている全ての
画素セル１の明状態の信号が各列の垂直信号線８に出力
される。垂直信号線８に出力された明状態の信号は、時
刻Ｔ０にてＯＮ状態となるスイッチａを介してメモリ９
に入力されて、記憶される。
ンキング期間の動作について、図２に示すのタイミング
チャートを用いて説明する。水平ブランキング期間中の
時刻Ｔ０において、垂直走査回路２２から出力されるパ
ルス信号φＶｎが垂直選択ＭＯＳＦＥＴ５のゲート端子
に入力され、ｎ行目の画素セル１が選択される。この場
合、選択されたｎ行目の信号線に接続されている全ての
画素セル１の明状態の信号が各列の垂直信号線８に出力
される。垂直信号線８に出力された明状態の信号は、時
刻Ｔ０にてＯＮ状態となるスイッチａを介してメモリ９
に入力されて、記憶される。
【００２７】次に、時刻Ｔ１において、垂直走査回路２
２から出力されるパルス信号φＲｎがリセットＭＯＳＦ
ＥＴ４のゲート端子に入力され、リセットＭＯＳＦＥＴ
４は導通状態になり、フォトダイオード２のカソード端
子の電位は、リセット電位ＶＰＤにリセットされて、ｎ
行目の信号線に接続された全ての画素セル１の暗状態の
信号が各列の垂直信号線８に出力される。垂直信号線８
に出力された暗状態の信号は、時刻Ｔ１にてＯＮ状態と
なるスイッチｂを介してメモリ１０に入力されて、記憶
される。
２から出力されるパルス信号φＲｎがリセットＭＯＳＦ
ＥＴ４のゲート端子に入力され、リセットＭＯＳＦＥＴ
４は導通状態になり、フォトダイオード２のカソード端
子の電位は、リセット電位ＶＰＤにリセットされて、ｎ
行目の信号線に接続された全ての画素セル１の暗状態の
信号が各列の垂直信号線８に出力される。垂直信号線８
に出力された暗状態の信号は、時刻Ｔ１にてＯＮ状態と
なるスイッチｂを介してメモリ１０に入力されて、記憶
される。
【００２８】このような水平ブランキング期間における
一連の動作によって、固体撮像装置のｎ行目の信号線に
接続された画素セル１の明状態の信号および暗状態の信
号は、それぞれ水平方向の画素セル１の数と同数のメモ
リ９およびメモリ１０に記憶される。メモリ９は、明状
態の信号を記憶し、メモリ１０は、暗状態の信号を記憶
する。
一連の動作によって、固体撮像装置のｎ行目の信号線に
接続された画素セル１の明状態の信号および暗状態の信
号は、それぞれ水平方向の画素セル１の数と同数のメモ
リ９およびメモリ１０に記憶される。メモリ９は、明状
態の信号を記憶し、メモリ１０は、暗状態の信号を記憶
する。
【００２９】次に、図１に示す固体撮像装置の水平読み
だし期間の動作について、図３に示すのタイミングチャ
ートを用いて説明する。水平読みだし期間中の時刻Ｔａ
において、水平走査回路２３から出力されるパルス信号
φＨｍがｍ列の水平選択ＭＯＳＦＥＴ２０のゲート端子
に入力され、水平選択ＭＯＳＦＥＴ２０は導通状態にな
る。同時に、時刻ＴａにてＯＮ状態となるスイッチｃを
介して、メモリ９に記憶されているｎ行、ｍ列の画素セ
ル１の明状態の信号Ｓｎｍが、水平選択ＭＯＳＦＥＴ２
０を通過して水平信号線２１に出力され、時刻Ｔａにて
ＯＮ状態となるスイッチｅを介して減算器２５に入力さ
れる。また、時刻Ｔａにおいて、外部フレームメモリ２
４に記憶されている画素セル１の１フレーム前の暗状態
の信号が、時刻ＴａにてＯＮ状態となるスイッチｇを介
して減算器２５に入力される。この場合、減算器２５か
らの出力信号は、リセット直後の暗状態の信号と、リセ
ット動作以降のフォトダイオード２に蓄積された明状態
の信号との差分の信号であり、リセット動作による画素
セル１の信号の時間的なばらつきであるｋＴＣノイズを
抑制することができる。
だし期間の動作について、図３に示すのタイミングチャ
ートを用いて説明する。水平読みだし期間中の時刻Ｔａ
において、水平走査回路２３から出力されるパルス信号
φＨｍがｍ列の水平選択ＭＯＳＦＥＴ２０のゲート端子
に入力され、水平選択ＭＯＳＦＥＴ２０は導通状態にな
る。同時に、時刻ＴａにてＯＮ状態となるスイッチｃを
介して、メモリ９に記憶されているｎ行、ｍ列の画素セ
ル１の明状態の信号Ｓｎｍが、水平選択ＭＯＳＦＥＴ２
０を通過して水平信号線２１に出力され、時刻Ｔａにて
ＯＮ状態となるスイッチｅを介して減算器２５に入力さ
れる。また、時刻Ｔａにおいて、外部フレームメモリ２
４に記憶されている画素セル１の１フレーム前の暗状態
の信号が、時刻ＴａにてＯＮ状態となるスイッチｇを介
して減算器２５に入力される。この場合、減算器２５か
らの出力信号は、リセット直後の暗状態の信号と、リセ
ット動作以降のフォトダイオード２に蓄積された明状態
の信号との差分の信号であり、リセット動作による画素
セル１の信号の時間的なばらつきであるｋＴＣノイズを
抑制することができる。
【００３０】次に、メモリ１０に記憶されている暗状態
の信号Ｂｍｎの値は、時刻ＴｂにおいてＯＮ状態となる
スイッチｄを介して、水平選択ＭＯＳＦＥＴ２０を通過
して水平信号線２１に出力され、時刻ＴｂにてＯＮ状態
となるスイッチｆを介して、外部フレームメモリ２４に
入力される。そして、暗状態の信号Ｂｍｎの値が更新さ
れる。
の信号Ｂｍｎの値は、時刻ＴｂにおいてＯＮ状態となる
スイッチｄを介して、水平選択ＭＯＳＦＥＴ２０を通過
して水平信号線２１に出力され、時刻ＴｂにてＯＮ状態
となるスイッチｆを介して、外部フレームメモリ２４に
入力される。そして、暗状態の信号Ｂｍｎの値が更新さ
れる。
【００３１】このような水平読みだし期間における一連
の動作によって、固体撮像装置は、明状態の信号と、１
フレーム遅延した暗状態の信号とを減算器２５において
差分処理を行い画素セル１からｋＴＣノイズの抑制され
た真の画像信号として出力することが可能となる。
の動作によって、固体撮像装置は、明状態の信号と、１
フレーム遅延した暗状態の信号とを減算器２５において
差分処理を行い画素セル１からｋＴＣノイズの抑制され
た真の画像信号として出力することが可能となる。
【００３２】図４は、本発明の第２の実施形態である固
体撮像装置の構成を示す回路図である。図４において、
点線で囲まれた領域が１つの画素セル１であり、画素セ
ル１は、４個のＭＯＳＦＥＴと１個のフォトダイオード
（ＰＤ）とを有している。図３に示す第２の実施形態で
ある固体撮像装置では、リセットする画素セル１を選択
するためのリセット選択ＭＯＳＦＥＴ１１が設けられて
おり、リセット選択ＭＯＳＦＥＴ１１のゲート端子は、
水平走査回路２３に接続されており、リセット選択ＭＯ
ＳＦＥＴ１１のドレイン端子およびソース端子は、それ
ぞれ垂直走査回路２２およびリセットＭＯＳＦＥＴ４の
ゲート端子に接続されている。また、垂直信号線８は、
直接水平選択ＭＯＳＦＥＴ２０のドレイン端子に接続さ
れている。その他の構成については、図１に示す第１の
実施形態の固体撮像装置と同様である。
体撮像装置の構成を示す回路図である。図４において、
点線で囲まれた領域が１つの画素セル１であり、画素セ
ル１は、４個のＭＯＳＦＥＴと１個のフォトダイオード
（ＰＤ）とを有している。図３に示す第２の実施形態で
ある固体撮像装置では、リセットする画素セル１を選択
するためのリセット選択ＭＯＳＦＥＴ１１が設けられて
おり、リセット選択ＭＯＳＦＥＴ１１のゲート端子は、
水平走査回路２３に接続されており、リセット選択ＭＯ
ＳＦＥＴ１１のドレイン端子およびソース端子は、それ
ぞれ垂直走査回路２２およびリセットＭＯＳＦＥＴ４の
ゲート端子に接続されている。また、垂直信号線８は、
直接水平選択ＭＯＳＦＥＴ２０のドレイン端子に接続さ
れている。その他の構成については、図１に示す第１の
実施形態の固体撮像装置と同様である。
【００３３】図４に示す第２の実施形態の固体撮像装置
の動作について、図５のタイミングチャートを用いて説
明する。光電変換によってフォトダイオード２に蓄積さ
れた信号電荷は、増幅用ＭＯＳＦＥＴ３によって電気信
号に変換される。そして、水平読みだし期間に入ると、
時刻Ｔ０において、垂直走査回路２２から垂直走査パル
スφＶｎが出力され、垂直選択ＭＯＳＦＥＴタ５のゲー
ト端子に入力される。これにより、垂直選択ＭＯＳＦＥ
Ｔタ５を通過して明状態の信号が垂直信号線８に出力さ
れる。
の動作について、図５のタイミングチャートを用いて説
明する。光電変換によってフォトダイオード２に蓄積さ
れた信号電荷は、増幅用ＭＯＳＦＥＴ３によって電気信
号に変換される。そして、水平読みだし期間に入ると、
時刻Ｔ０において、垂直走査回路２２から垂直走査パル
スφＶｎが出力され、垂直選択ＭＯＳＦＥＴタ５のゲー
ト端子に入力される。これにより、垂直選択ＭＯＳＦＥ
Ｔタ５を通過して明状態の信号が垂直信号線８に出力さ
れる。
【００３４】次に、時刻Ｔ１において、水平走査回路２
３から水平走査パルスφＨＳｍが出力され、水平選択用
ＭＯＳＦＥＴ２０のゲート端子に入力されて、画素セル
１の明状態の信号Ｓｎｍが、水平選択用ＭＯＳＦＥＴ２
０を通過して、水平信号線２１に出力される。水平信号
線２１に出力された明状態の信号Ｓｎｍは、時刻Ｔ１に
てＯＮ状態となるスイッチｅを介して、減算器２５に入
力される。また、時刻Ｔ１において、外部フレームメモ
リ２４に記憶されている画素セル１の１フレーム前の暗
状態の信号が、時刻Ｔ１にてＯＮ状態となるスイッチｇ
を介して減算器２５に入力される。この場合、減算器２
５からの出力信号は、リセット直後の暗状態の信号と、
リセット動作以降のフォトダイオード２に蓄積された明
状態の信号との差分の信号でありリセット動作による画
素セル１の信号の時間的なばらつきであるｋＴＣノイズ
を抑制することができる。
３から水平走査パルスφＨＳｍが出力され、水平選択用
ＭＯＳＦＥＴ２０のゲート端子に入力されて、画素セル
１の明状態の信号Ｓｎｍが、水平選択用ＭＯＳＦＥＴ２
０を通過して、水平信号線２１に出力される。水平信号
線２１に出力された明状態の信号Ｓｎｍは、時刻Ｔ１に
てＯＮ状態となるスイッチｅを介して、減算器２５に入
力される。また、時刻Ｔ１において、外部フレームメモ
リ２４に記憶されている画素セル１の１フレーム前の暗
状態の信号が、時刻Ｔ１にてＯＮ状態となるスイッチｇ
を介して減算器２５に入力される。この場合、減算器２
５からの出力信号は、リセット直後の暗状態の信号と、
リセット動作以降のフォトダイオード２に蓄積された明
状態の信号との差分の信号でありリセット動作による画
素セル１の信号の時間的なばらつきであるｋＴＣノイズ
を抑制することができる。
【００３５】次に、時刻Ｔ２において、明状態の信号を
出力した同一画素セル１に対し、水平走査回路２３から
水平選択リセットパルスφＨＲｍがリセット選択ＭＯＳ
ＦＥＴ１１のゲート端子に入力されることによって、リ
セットＭＯＳＦＥＴ４のゲート端子に、垂直走査パルス
φＶｎと同じタイミングで発生するリセットパルスφＶ
Ｒｎが入力され、リセットＭＯＳＦＥＴ４は導通状態に
なり、ｎ行、ｍ列の画素セル１のフォトダイオード２の
カソード端子の電位は、リセット電位ＶＰＤにリセット
される。リセット後の暗状態の信号が、導通状態にある
垂直選択ＭＯＳＦＥＴ５、垂直信号線８および導通状態
にある水平選択ＭＯＳＦＥＴ２０を通過して水平信号線
２１に出力され、時刻Ｔ２にてＯＮ状態となるスイッチ
ｆを介して外部フレームメモリ２４に入力され、暗状態
の信号の値が更新される。
出力した同一画素セル１に対し、水平走査回路２３から
水平選択リセットパルスφＨＲｍがリセット選択ＭＯＳ
ＦＥＴ１１のゲート端子に入力されることによって、リ
セットＭＯＳＦＥＴ４のゲート端子に、垂直走査パルス
φＶｎと同じタイミングで発生するリセットパルスφＶ
Ｒｎが入力され、リセットＭＯＳＦＥＴ４は導通状態に
なり、ｎ行、ｍ列の画素セル１のフォトダイオード２の
カソード端子の電位は、リセット電位ＶＰＤにリセット
される。リセット後の暗状態の信号が、導通状態にある
垂直選択ＭＯＳＦＥＴ５、垂直信号線８および導通状態
にある水平選択ＭＯＳＦＥＴ２０を通過して水平信号線
２１に出力され、時刻Ｔ２にてＯＮ状態となるスイッチ
ｆを介して外部フレームメモリ２４に入力され、暗状態
の信号の値が更新される。
【００３６】このような第２の実施形態の固体撮像装置
の一連の動作によって、明状態の信号と、１フレーム遅
延した暗状態の信号とを減算器２５において差分処理を
行い画素セル１からｋＴＣノイズの抑制された真の画像
信号として出力することが可能となる。尚、第２の実施
形態の固体撮像装置では、リセットする画素セル１を選
択するためのリセット選択ＭＯＳＦＥＴ１１が付加され
るため、画素セル１の面積が大きくなるが、従来のフォ
トダイオード（ＰＤ）形成時における埋め込み技術等の
特別なプロセスを用いる必要はない。
の一連の動作によって、明状態の信号と、１フレーム遅
延した暗状態の信号とを減算器２５において差分処理を
行い画素セル１からｋＴＣノイズの抑制された真の画像
信号として出力することが可能となる。尚、第２の実施
形態の固体撮像装置では、リセットする画素セル１を選
択するためのリセット選択ＭＯＳＦＥＴ１１が付加され
るため、画素セル１の面積が大きくなるが、従来のフォ
トダイオード（ＰＤ）形成時における埋め込み技術等の
特別なプロセスを用いる必要はない。
【００３７】以上、本発明の第１および第２の実施形態
の固体撮像装置では、ＣＭＯＳイメージセンサを用いて
いるが、内部増幅型の電荷変調デバイス（ＣＭＤ：Ｃｈ
ａｒｇｅ Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ）等のイ
メージセンサも、用いても良い。そして、明状態の信号
と、１フレーム遅延した暗状態の信号とを減算器等によ
り差分処理して画素セルのｋＴＣノイズの抑制する本発
明の固体撮像装置を用いた固体撮像システムに対して
も、電荷変調デバイス（ＣＭＤ）は応用できる。
の固体撮像装置では、ＣＭＯＳイメージセンサを用いて
いるが、内部増幅型の電荷変調デバイス（ＣＭＤ：Ｃｈ
ａｒｇｅ Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ）等のイ
メージセンサも、用いても良い。そして、明状態の信号
と、１フレーム遅延した暗状態の信号とを減算器等によ
り差分処理して画素セルのｋＴＣノイズの抑制する本発
明の固体撮像装置を用いた固体撮像システムに対して
も、電荷変調デバイス（ＣＭＤ）は応用できる。
【００３８】尚、入射光の強度が大きい場合、フォトダ
イオードに蓄積される信号電荷が飽和することを防止す
るために、信号電荷の蓄積時間中にフォトダイオードを
リセットするシャッター動作が知られているが、シャッ
ター動作を行なう場合は、リセットした暗状態の信号を
読みだすことができないために、本発明の固体撮像シス
テムによる画素セルのｋＴＣノイズの抑制は困難とな
る。しかしながら、シャッター動作を行なう場合には、
明状態の信号レベルは非常に大きく、ｋＴＣノイズを抑
制できなくても画素信号のＳ／Ｎ比を大きくとることが
できるために、画像の品質に大きな影響を与えない。
イオードに蓄積される信号電荷が飽和することを防止す
るために、信号電荷の蓄積時間中にフォトダイオードを
リセットするシャッター動作が知られているが、シャッ
ター動作を行なう場合は、リセットした暗状態の信号を
読みだすことができないために、本発明の固体撮像シス
テムによる画素セルのｋＴＣノイズの抑制は困難とな
る。しかしながら、シャッター動作を行なう場合には、
明状態の信号レベルは非常に大きく、ｋＴＣノイズを抑
制できなくても画素信号のＳ／Ｎ比を大きくとることが
できるために、画像の品質に大きな影響を与えない。
【００３９】
【発明の効果】本発明の固体撮像装置は、垂直走査回路
から出力される信号がいずれかの画素セルに入力され
て、所定の行が選択されている期間に、画素セルに発生
した信号電荷をリセットする直前の明状態の信号と、信
号電荷をリセットする直前より１フレーム遅延した暗状
態の信号との差分に基づいて信号のノイズ成分を低減す
るようになっていることにより、固定パターンノイズを
抑制するとともに、画素セルの面積を大きくすることな
く光電変換による信号のリセット動作により発生する画
素のｋＴＣノイズが抑制できる。
から出力される信号がいずれかの画素セルに入力され
て、所定の行が選択されている期間に、画素セルに発生
した信号電荷をリセットする直前の明状態の信号と、信
号電荷をリセットする直前より１フレーム遅延した暗状
態の信号との差分に基づいて信号のノイズ成分を低減す
るようになっていることにより、固定パターンノイズを
抑制するとともに、画素セルの面積を大きくすることな
く光電変換による信号のリセット動作により発生する画
素のｋＴＣノイズが抑制できる。
【図１】本発明の第１の実施形態である固体撮像装置の
構成を示す回路図である。
構成を示す回路図である。
【図２】第１の実施形態である固体撮像装置の水平ブラ
ンキング期間のタイミングチャートである。
ンキング期間のタイミングチャートである。
【図３】第１の実施形態である固体撮像装置の水平読み
だし期間のタイミングチャートである。
だし期間のタイミングチャートである。
【図４】本発明の第２の実施形態である固体撮像装置の
構成を示す回路図である。
構成を示す回路図である。
【図５】第２の実施形態である固体撮像装置の水平読み
だし期間のタイミングチャートである。
だし期間のタイミングチャートである。
【図６】従来の固体撮像装置の構成を示す回路図であ
る。
る。
【図７】任意の画素におけるフォトダイオードのポテン
シャル電位の時間的変化を示したタイミングチャートで
ある。
シャル電位の時間的変化を示したタイミングチャートで
ある。
１ 画素セル
２ フォトダイオード
３ 増幅用ＭＯＳＦＥＴ
４ リセットＭＯＳＦＥＴ
５ 垂直選択ＭＯＳＦＥＴ
６ 電源ライン
７ 電源ライン
８ 垂直信号線
９ メモリ
１０ メモリ
１１ リセット選択ＭＯＳＦＥＴ
２０ 水平選択ＭＯＳＦＥＴ
２１ 水平信号線
２２ 垂直走査回路
２３ 水平走査回路
２４ 外部フレームメモリ
２５ 減算器
１００画素
２００撮像領域
３００垂直走査回路
４００水平走査回路
５００ＣＤＳ回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M118 AA05 AB01 BA14 CA02 DB09
DD09 DD10 DD12 FA06
5C024 CX06 GY31 GY44 HX12 HX13
HX29 HX35
Claims (7)
- 【請求項１】 マトリクス状に配列されている複数の画
素セルを行単位に選択する垂直走査回路と、列単位に選
択する水平走査回路とを有する固体撮像装置であって、 該垂直走査回路から出力される信号がいずれかの画素セ
ルに入力されて、所定の行が選択されている期間に、該
画素セルに発生した信号電荷をリセットする直前の明状
態の信号と、該信号電荷をリセットする直前より１フレ
ーム遅延した暗状態の信号との差分に基づいて信号のノ
イズ成分を低減するようになっていることを特徴とする
固体撮像装置。 - 【請求項２】 前記画素セルが、自己増幅型のＭＯＳＦ
ＥＴを有している請求項１に記載の固体撮像装置。 - 【請求項３】 前記画素セルが、入射光を光電変換する
フォトダイオードと、該フォトダイオードに発生した信
号電荷を電気信号に変換する増幅用ＭＯＳＦＥＴと、該
フォトダイオードに発生した信号電荷をリセットするリ
セットＭＯＳＦＥＴと、該増幅用ＭＯＳＦＥＴにより変
換された電気信号を選択的に出力する行選択ＭＯＳＦＥ
Ｔとを有している請求項１に記載の固体撮像装置。 - 【請求項４】 前記リセットＭＯＳＦＥＴに、リセット
する前記画素セルを選択するリセット選択用スイッチン
グ素子が接続されている請求項３に記載の固体撮像装
置。 - 【請求項５】 前記１フレーム遅延した暗状態の信号
は、内蔵されているメモリに記憶される請求項１〜４の
いずれかに記載の固体撮像装置。 - 【請求項６】 前記１フレーム遅延した暗時信号は、外
部フレームメモリに記憶される請求項１〜４のいずれか
に記載の固体撮像装置。 - 【請求項７】 請求項１〜請求項６のいずれかに記載の
固体撮像装置を有する固体撮像システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001226838A JP2003046869A (ja) | 2001-07-26 | 2001-07-26 | 固体撮像装置およびそれを用いた固体撮像システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001226838A JP2003046869A (ja) | 2001-07-26 | 2001-07-26 | 固体撮像装置およびそれを用いた固体撮像システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003046869A true JP2003046869A (ja) | 2003-02-14 |
Family
ID=19059590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001226838A Pending JP2003046869A (ja) | 2001-07-26 | 2001-07-26 | 固体撮像装置およびそれを用いた固体撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003046869A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014068109A (ja) * | 2012-09-25 | 2014-04-17 | Nippon Hoso Kyokai <Nhk> | 撮像装置 |
| US9667893B2 (en) | 2013-11-19 | 2017-05-30 | Kabushiki Kaisha Toshiba | Noise removing device and imaging device |
-
2001
- 2001-07-26 JP JP2001226838A patent/JP2003046869A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014068109A (ja) * | 2012-09-25 | 2014-04-17 | Nippon Hoso Kyokai <Nhk> | 撮像装置 |
| US9667893B2 (en) | 2013-11-19 | 2017-05-30 | Kabushiki Kaisha Toshiba | Noise removing device and imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898168A (en) | Image sensor pixel circuit | |
| EP1947842B1 (en) | Image sensors with blooming reduction mechanisms | |
| US6624850B1 (en) | Photogate active pixel sensor with high fill factor and correlated double sampling | |
| EP1017231B1 (en) | Photodiode active pixel sensor with shared reset signal and row select | |
| US6549235B1 (en) | Single substrate camera device with CMOS image sensor | |
| US5841126A (en) | CMOS active pixel sensor type imaging system on a chip | |
| US6456326B2 (en) | Single chip camera device having double sampling operation | |
| KR101237188B1 (ko) | 고체 촬상 디바이스, 고체 촬상 디바이스 구동 방법 및촬상 장치 | |
| US20090295971A1 (en) | Solid-state imaging device, imaging device and driving method of solid-state imaging device | |
| JP2002209144A (ja) | 画像センサ | |
| KR20110014089A (ko) | 고체 촬상 장치, 고체 촬상 장치의 아날로그-디지털 변환 방법 및 전자기기 | |
| KR20100038140A (ko) | 고체 촬상 소자 및 그 구동 방법, 및 카메라 시스템 | |
| JP4770618B2 (ja) | 固体撮像装置 | |
| US20120256078A1 (en) | Solid-state imaging device and driving method thereof, and electronic apparatus using the same | |
| US9224767B2 (en) | Method for driving photoelectric conversion apparatus | |
| JP6012196B2 (ja) | 光電変換装置の駆動方法 | |
| US8957360B2 (en) | Method for driving photoelectric conversion apparatus | |
| JP2007166486A (ja) | 固体撮像装置 | |
| US6980244B1 (en) | Solid state image pickup device, driving method thereof and camera | |
| JP2000209508A (ja) | 固体撮像装置 | |
| USRE42918E1 (en) | Single substrate camera device with CMOS image sensor | |
| JP2003046869A (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
| JP4654783B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP4229770B2 (ja) | 増幅型固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081210 |