JP2003046054A - 板状体、リードフレームおよび半導体装置の製造方法 - Google Patents
板状体、リードフレームおよび半導体装置の製造方法Info
- Publication number
- JP2003046054A JP2003046054A JP2001232945A JP2001232945A JP2003046054A JP 2003046054 A JP2003046054 A JP 2003046054A JP 2001232945 A JP2001232945 A JP 2001232945A JP 2001232945 A JP2001232945 A JP 2001232945A JP 2003046054 A JP2003046054 A JP 2003046054A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive pattern
- lead frame
- semiconductor element
- conductive foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来のリードフレームは、表面から裏面まで
抜かれて形成されているため、リードの間隔は、そのフ
レームの厚みに限定され、半導体装置のサイズを小さく
できなかった。しかもリードに厚みを有し、金型で挟む
ため、樹脂の注入の際に、リードの間にバリが発生す
る。本発明は、このリードフレームの問題を一度に解決
するものである。 【解決手段】 第１の主面４１および第２の主面４２を
有する導電箔６０の第１の主面４１からハーフエッチン
グして形成した導電パターン５１をリードＬとして用
い、導電パターン５１の第２の主面４２の側で導電箔６
０によりリードＬを一体に支持することにより、リード
を微細パターンにし、リードの変形を防止するリードフ
レームを実現する。
抜かれて形成されているため、リードの間隔は、そのフ
レームの厚みに限定され、半導体装置のサイズを小さく
できなかった。しかもリードに厚みを有し、金型で挟む
ため、樹脂の注入の際に、リードの間にバリが発生す
る。本発明は、このリードフレームの問題を一度に解決
するものである。 【解決手段】 第１の主面４１および第２の主面４２を
有する導電箔６０の第１の主面４１からハーフエッチン
グして形成した導電パターン５１をリードＬとして用
い、導電パターン５１の第２の主面４２の側で導電箔６
０によりリードＬを一体に支持することにより、リード
を微細パターンにし、リードの変形を防止するリードフ
レームを実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、板状体、リードフ
レームおよび半導体装置の製造方法に関するものであ
り、特に極めて小型、薄型で従来のリードフレームにな
い様々な特徴を出した板状体、リードフレームおよび半
導体装置の製造方法に関する。
レームおよび半導体装置の製造方法に関するものであ
り、特に極めて小型、薄型で従来のリードフレームにな
い様々な特徴を出した板状体、リードフレームおよび半
導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、トランスフ
ァーモールドで封止されたパッケージ型半導体装置があ
る。この半導体装置１は、図３６のように、プリント基
板ＰＳに実装される。
して述べると、一般的な半導体装置として、トランスフ
ァーモールドで封止されたパッケージ型半導体装置があ
る。この半導体装置１は、図３６のように、プリント基
板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置１は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード４が導出されたものであ
る。
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード４が導出されたものであ
る。
【０００５】図３７に、前記パッケージ型半導体装置１
に用いられるリードフレーム５を示す。このリードフレ
ーム５は、Ｃｕ等の薄型金属板から成り、一般的に外形
は、矩形である。中央の符号６は、半導体チップ２を実
装するアイランドであり、符号７は、吊りリードであ
る。またこのアイランド６，リード４は、樹脂層３を形
成する絶縁性樹脂の注入圧力により簡単に変形するた
め、吊りリード７やタイバー８が設けられている。そし
てリード４、アイランド６、吊りリード７およびタイバ
ー８は、プレス等の打ち抜きやエッチングにより形成さ
れている。
に用いられるリードフレーム５を示す。このリードフレ
ーム５は、Ｃｕ等の薄型金属板から成り、一般的に外形
は、矩形である。中央の符号６は、半導体チップ２を実
装するアイランドであり、符号７は、吊りリードであ
る。またこのアイランド６，リード４は、樹脂層３を形
成する絶縁性樹脂の注入圧力により簡単に変形するた
め、吊りリード７やタイバー８が設けられている。そし
てリード４、アイランド６、吊りリード７およびタイバ
ー８は、プレス等の打ち抜きやエッチングにより形成さ
れている。
【０００６】これらの技術は、例えば特開平９−１８１
２４１号公報、特開平７−１３５２３０号公報に示さ
れ、ＤＩＰ、ＱＩＰ用のリードフレームとして説明され
ている。
２４１号公報、特開平７−１３５２３０号公報に示さ
れ、ＤＩＰ、ＱＩＰ用のリードフレームとして説明され
ている。
【０００７】しかしこのパッケージ型半導体装置１は、
リード４、アイランド６、吊りリード７およびタイバー
８をファインパターンで形成することが難しく、リード
フレーム自体のサイズを小さくすることが難しかった。
更には、リード４が樹脂層３から外に出ており、全体の
サイズが大きく、小型化、薄型化および軽量化を満足す
るものではなかった。
リード４、アイランド６、吊りリード７およびタイバー
８をファインパターンで形成することが難しく、リード
フレーム自体のサイズを小さくすることが難しかった。
更には、リード４が樹脂層３から外に出ており、全体の
サイズが大きく、小型化、薄型化および軽量化を満足す
るものではなかった。
【０００８】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００９】図３８は、支持基板としてフレキシブルシ
ート３０を採用した、チップサイズよりも若干大きいＣ
ＳＰ３１を示すものである。
ート３０を採用した、チップサイズよりも若干大きいＣ
ＳＰ３１を示すものである。
【００１０】このフレキシブルシート３０の表面には、
複数のリード３２…が配置され、リード３２の一端は、
半導体チップ３３の配置領域に近接され、他端は樹脂層
３４から外部に露出している。そして前記配置領域に設
けられた半導体チップ３３の電極とリード３２は、金属
細線３５を介して接続されている。また図面では、半導
体チップ３３の裏面をパッケージから露出させるため
に、フレキシブルシート３０に開口部３６が形成されて
いる。
複数のリード３２…が配置され、リード３２の一端は、
半導体チップ３３の配置領域に近接され、他端は樹脂層
３４から外部に露出している。そして前記配置領域に設
けられた半導体チップ３３の電極とリード３２は、金属
細線３５を介して接続されている。また図面では、半導
体チップ３３の裏面をパッケージから露出させるため
に、フレキシブルシート３０に開口部３６が形成されて
いる。
【００１１】続いて、前記リードフレーム５を用いたモ
ールド方法について、図２２を用いて簡単に説明する。
まず図３７Ａに示すように所望の形状に打ち抜かれたリ
ードフレーム５を用意し、アイランド６に半導体チップ
２０を固着する。そして半導体チップ２０上にあるボン
ディングパッドとリード４の一端を金属細線２１で電気
的に接続する。
ールド方法について、図２２を用いて簡単に説明する。
まず図３７Ａに示すように所望の形状に打ち抜かれたリ
ードフレーム５を用意し、アイランド６に半導体チップ
２０を固着する。そして半導体チップ２０上にあるボン
ディングパッドとリード４の一端を金属細線２１で電気
的に接続する。
【００１２】続いて図３７Ｂに示すように、金型２２に
前記リードフレーム５を装着する。そして前記リードフ
レーム５を下金型２２Ａと上金型２２Ｂで挟み、下金型
２２Ａと上金型２２Ｂで形成されたキャビティ内に絶縁
性樹脂を注入し、所望のパッケージが形成される。尚、
図２２Ａに示された点線は、絶縁性樹脂で形成されたモ
ールド部２３を示すものである。
前記リードフレーム５を装着する。そして前記リードフ
レーム５を下金型２２Ａと上金型２２Ｂで挟み、下金型
２２Ａと上金型２２Ｂで形成されたキャビティ内に絶縁
性樹脂を注入し、所望のパッケージが形成される。尚、
図２２Ａに示された点線は、絶縁性樹脂で形成されたモ
ールド部２３を示すものである。
【００１３】
【発明が解決しようとする課題】まずリードフレーム５
を用いたパッケージの問題点について説明する。このリ
ードフレーム５は、プレスやエッチングにより表から裏
へ抜かれて形成されている。そのため、リードやアイラ
ンドは、バラバラにならない様に対策を施している。つ
まり、リード４には、タイバー８が設けられ、またアイ
ランド６は、吊りリード７が設けられている。このタイ
バー８や吊りリード７は、本来、必要とされるものでは
なく、モールドの後に取り除かれる。
を用いたパッケージの問題点について説明する。このリ
ードフレーム５は、プレスやエッチングにより表から裏
へ抜かれて形成されている。そのため、リードやアイラ
ンドは、バラバラにならない様に対策を施している。つ
まり、リード４には、タイバー８が設けられ、またアイ
ランド６は、吊りリード７が設けられている。このタイ
バー８や吊りリード７は、本来、必要とされるものでは
なく、モールドの後に取り除かれる。
【００１４】またリードフレーム５は、エッチングやプ
レスにより表から裏に渡り抜かれるため、リードパター
ンの微細化に限界がある問題もあった。例えばプレスで
リードフレーム５を形成する場合、打ち抜かれるリード
の間は、リードフレームの厚みとほぼ同じ長さが限界値
であると言われている。またエッチングによって形成さ
れるリードフレームも、厚さの分だけ縦方向にエッチン
グされる分、横方向にもエッチングが進むので、リード
フレームの厚みがリードの間隔の限界であると言われて
いる。
レスにより表から裏に渡り抜かれるため、リードパター
ンの微細化に限界がある問題もあった。例えばプレスで
リードフレーム５を形成する場合、打ち抜かれるリード
の間は、リードフレームの厚みとほぼ同じ長さが限界値
であると言われている。またエッチングによって形成さ
れるリードフレームも、厚さの分だけ縦方向にエッチン
グされる分、横方向にもエッチングが進むので、リード
フレームの厚みがリードの間隔の限界であると言われて
いる。
【００１５】よってリードフレームのパターンを微細化
しようとすると、リードフレームの厚みを薄くする必要
がある。しかしリードフレーム５自体の厚みが薄くなれ
ば、その強度は低下し、リードフレーム５に反りが発生
したり、リード４が変形したり、位置ずれを起こしたり
する問題があった。特に、金属細線２１と接続されるリ
ード４の端部は、支持されていないため、変形、反り等
が発生する問題があった。
しようとすると、リードフレームの厚みを薄くする必要
がある。しかしリードフレーム５自体の厚みが薄くなれ
ば、その強度は低下し、リードフレーム５に反りが発生
したり、リード４が変形したり、位置ずれを起こしたり
する問題があった。特に、金属細線２１と接続されるリ
ード４の端部は、支持されていないため、変形、反り等
が発生する問題があった。
【００１６】しかも図３７Ａの矢印で示す部分は、リー
ド４がパッケージの側面から出るため、バリが発生する
問題もあった。
ド４がパッケージの側面から出るため、バリが発生する
問題もあった。
【００１７】以上のように、リードフレームは、微細加
工に限界があり、パッケージ全体のサイズをより小さく
することができず、しかもプロセスを考えると、リード
フレームの反りを防止する方法が必要となったり、バリ
を取り除く工程が必要であったり、吊りリード７やタイ
バー８を切除する必要があったりするため、プロセスが
複雑になってしまう問題があった。
工に限界があり、パッケージ全体のサイズをより小さく
することができず、しかもプロセスを考えると、リード
フレームの反りを防止する方法が必要となったり、バリ
を取り除く工程が必要であったり、吊りリード７やタイ
バー８を切除する必要があったりするため、プロセスが
複雑になってしまう問題があった。
【００１８】一方、フレキシブルシートを用いてリード
フレームを形成する場合、リードフレームは主にエッチ
ングにより形成されるため、比較的微細加工に適してい
る。
フレームを形成する場合、リードフレームは主にエッチ
ングにより形成されるため、比較的微細加工に適してい
る。
【００１９】例えば所望のパターンに表から裏に抜かれ
たリードフレームをフレキシブルシートに貼り合わせる
場合、リードがバラバラになるのを防止するため、タイ
バーや吊りリードが必要となる不都合があった。
たリードフレームをフレキシブルシートに貼り合わせる
場合、リードがバラバラになるのを防止するため、タイ
バーや吊りリードが必要となる不都合があった。
【００２０】またフレキシブルシートの上にＣｕ箔を貼
り合わせ、この後にエッチングによりパターン化する方
法では、フレキシブルシートに貼り合わされているた
め、エッチャントによりリードの接着強度が劣化し、剥
がれたり、リードが位置ずれを起こしたりする問題があ
った。またリードは、パッケージから外に出るため、や
はりリードとリードの間に樹脂バリが発生する問題があ
った。また支持基板となるフレキシブルシート３０は、
本来不要なものである。しかし製造方法上、リードを貼
り合わせるため、支持基板として採用しており、このフ
レキシブルシート３０無くすことができなかった。その
ため、このフレキシブルシート３０を採用することによ
って、コストが上昇し、更にはフレキシブルシートの厚
みにより回路装置として厚くなり、小型化、薄型化、軽
量化に限界があった。
り合わせ、この後にエッチングによりパターン化する方
法では、フレキシブルシートに貼り合わされているた
め、エッチャントによりリードの接着強度が劣化し、剥
がれたり、リードが位置ずれを起こしたりする問題があ
った。またリードは、パッケージから外に出るため、や
はりリードとリードの間に樹脂バリが発生する問題があ
った。また支持基板となるフレキシブルシート３０は、
本来不要なものである。しかし製造方法上、リードを貼
り合わせるため、支持基板として採用しており、このフ
レキシブルシート３０無くすことができなかった。その
ため、このフレキシブルシート３０を採用することによ
って、コストが上昇し、更にはフレキシブルシートの厚
みにより回路装置として厚くなり、小型化、薄型化、軽
量化に限界があった。
【００２１】また場合によっては、フレキシブルシート
の両面に電極を形成し、これを接続するスルーホールが
必要となる場合もあった。この場合、この形成工程が付
加されることにより、製造工程も長くなる問題もあっ
た。
の両面に電極を形成し、これを接続するスルーホールが
必要となる場合もあった。この場合、この形成工程が付
加されることにより、製造工程も長くなる問題もあっ
た。
【００２２】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第１に、平坦な第１の主面と第
２の主面を有する導電箔と、前記導電箔の前記第１の主
面から設けられ且つ前記導電箔の厚みの途中まで除去し
て設けた分離溝で分離して形成された導電パターンと、
前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とを具備する板状体に特徴を有する。
の課題に鑑みて成され、第１に、平坦な第１の主面と第
２の主面を有する導電箔と、前記導電箔の前記第１の主
面から設けられ且つ前記導電箔の厚みの途中まで除去し
て設けた分離溝で分離して形成された導電パターンと、
前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とを具備する板状体に特徴を有する。
【００２３】板状体として平坦な第１の主面と第２の主
面を有する導電箔を用い、分離溝で分離された導電パタ
ーンから複数のリードを構成できるので、導電パターン
を導電箔の分離溝を設けない連結部分で一体に支持でき
る。
面を有する導電箔を用い、分離溝で分離された導電パタ
ーンから複数のリードを構成できるので、導電パターン
を導電箔の分離溝を設けない連結部分で一体に支持でき
る。
【００２４】また第２に、平坦な第１の主面と第２の主
面を有する導電箔と、前記導電箔の前記第１の主面から
設けられ且つ前記導電箔の厚みの途中まで除去して設け
た分離溝で分離して形成された導電パターンと、前記分
離溝および前記導電パターンの一部を被覆した熱硬化性
樹脂層とを備え、半導体素子と電気的に接続される前記
導電パターンがハーフエッチングされることにより凸状
に板状体に形成されるリードフレームに特徴を有する。
面を有する導電箔と、前記導電箔の前記第１の主面から
設けられ且つ前記導電箔の厚みの途中まで除去して設け
た分離溝で分離して形成された導電パターンと、前記分
離溝および前記導電パターンの一部を被覆した熱硬化性
樹脂層とを備え、半導体素子と電気的に接続される前記
導電パターンがハーフエッチングされることにより凸状
に板状体に形成されるリードフレームに特徴を有する。
【００２５】リードフレームとして、平坦な第１の主面
と第２の主面を有する導電箔を用い、導電箔の一部を分
離溝で分離した導電パターンでリードを構成し、導電箔
の他の部分で導電パターンを一体に支持し、分離溝を被
覆する熱硬化性樹脂層で封止樹脂との接着強度を向上さ
せることができる。更に第３に、平坦な第１の主面と第
２の主面を有する導電箔と、前記導電箔の前記第１の主
面から設けられ且つ前記導電箔の厚みの途中まで除去し
て設けた分離溝で分離して形成された導電パターンと、
前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とで構成されるリードフレームを用意し、
前記リードフレームに半導体素子を搭載するとともに、
前記導電パターンで形成されたリードと前記半導体素子
を電気的に接続し、前記リードフレームを金型に搭載
し、前記リードフレームと前記上金型で構成される空間
に樹脂を充填して、前記熱硬化性樹脂層と充填された前
記樹脂とを結合し、前記充填された樹脂の裏面に露出す
るリードフレームを前記導電箔の連結部分を取り除いて
前記リードをそれぞれ分離することを特徴とする。
と第２の主面を有する導電箔を用い、導電箔の一部を分
離溝で分離した導電パターンでリードを構成し、導電箔
の他の部分で導電パターンを一体に支持し、分離溝を被
覆する熱硬化性樹脂層で封止樹脂との接着強度を向上さ
せることができる。更に第３に、平坦な第１の主面と第
２の主面を有する導電箔と、前記導電箔の前記第１の主
面から設けられ且つ前記導電箔の厚みの途中まで除去し
て設けた分離溝で分離して形成された導電パターンと、
前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とで構成されるリードフレームを用意し、
前記リードフレームに半導体素子を搭載するとともに、
前記導電パターンで形成されたリードと前記半導体素子
を電気的に接続し、前記リードフレームを金型に搭載
し、前記リードフレームと前記上金型で構成される空間
に樹脂を充填して、前記熱硬化性樹脂層と充填された前
記樹脂とを結合し、前記充填された樹脂の裏面に露出す
るリードフレームを前記導電箔の連結部分を取り除いて
前記リードをそれぞれ分離することを特徴とする。
【００２６】この製造方法では導電箔に多数の半導体素
子半導体素子搭載領域を近接させて配置でき、極めて量
産効率を高めることができる。
子半導体素子搭載領域を近接させて配置でき、極めて量
産効率を高めることができる。
【００２７】
【発明の実施の形態】板状体を説明する第１の実施の形
態 本発明の板状体について図１を参照して説明する。
態 本発明の板状体について図１を参照して説明する。
【００２８】本発明に依る板状体は、平坦な第１の主面
と第２の主面を有する導電箔と、前記導電箔の前記第１
の主面から設けられ且つ前記導電箔の厚みの途中まで除
去して設けた分離溝で分離して形成された導電パターン
と、前記分離溝および前記導電パターンの一部を被覆し
た熱硬化性樹脂層とから構成されている。
と第２の主面を有する導電箔と、前記導電箔の前記第１
の主面から設けられ且つ前記導電箔の厚みの途中まで除
去して設けた分離溝で分離して形成された導電パターン
と、前記分離溝および前記導電パターンの一部を被覆し
た熱硬化性樹脂層とから構成されている。
【００２９】導電箔６０としては、Ｃｕを主材料とした
導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ
等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡ
ｌ−Ｃｕ−Ａｌの積層体等を用いることができる。もち
ろん、他の導電材料でも可能であり、特にエッチングで
きる導電材、レーザで蒸発する導電材が好ましい。
導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ
等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡ
ｌ−Ｃｕ−Ａｌの積層体等を用いることができる。もち
ろん、他の導電材料でも可能であり、特にエッチングで
きる導電材、レーザで蒸発する導電材が好ましい。
【００３０】導電箔６０は平板状あるいはシート状であ
り、平坦な第１の主面４１および第２の主面４２を有す
る。
り、平坦な第１の主面４１および第２の主面４２を有す
る。
【００３１】導電箔６０は第１の主面４１からハーフエ
ッチングして形成された分離溝６１で導電パターン５１
が形成されており、導電箔６０の第２の主面４２側は導
電箔６０が残っているので導電パターン５１を一体に支
持できる。具体的には、厚さ１２５μｍ程度のＣｕ箔を
用い、分離溝６１は２０〜３０μｍに形成されると、導
電パターン５１のファインパターンが実現できる。
ッチングして形成された分離溝６１で導電パターン５１
が形成されており、導電箔６０の第２の主面４２側は導
電箔６０が残っているので導電パターン５１を一体に支
持できる。具体的には、厚さ１２５μｍ程度のＣｕ箔を
用い、分離溝６１は２０〜３０μｍに形成されると、導
電パターン５１のファインパターンが実現できる。
【００３２】熱硬化性樹脂層５０Ａとしては、エポキシ
樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込
み且つ導電パターン５１の表面を被覆するように設けら
れる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機
溶剤に溶かした液状の材料をキャスティングして分離溝
６１および導電パターン５１表面に塗布し、半硬化して
有機溶剤を飛ばした後に本硬化して形成される。また熱
硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラー
を混入して導電パターン５１との熱膨張係数を緩和する
と良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐ
ｍ／℃であり、上記したフィラー入りのエポキシ樹脂の
熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パター
ン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であ
るので、エポキシ樹脂と銅との熱膨張係数のミスマッチ
を改善できる。
樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込
み且つ導電パターン５１の表面を被覆するように設けら
れる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機
溶剤に溶かした液状の材料をキャスティングして分離溝
６１および導電パターン５１表面に塗布し、半硬化して
有機溶剤を飛ばした後に本硬化して形成される。また熱
硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラー
を混入して導電パターン５１との熱膨張係数を緩和する
と良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐ
ｍ／℃であり、上記したフィラー入りのエポキシ樹脂の
熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パター
ン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であ
るので、エポキシ樹脂と銅との熱膨張係数のミスマッチ
を改善できる。
【００３３】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。
【００３４】更に熱硬化性樹脂層５０Ａは予め半硬化し
たシート状のフィルムを加熱圧着して本硬化して、溶融
したエポキシ樹脂で分離溝６１および導電パターン５１
表面に付着する方法も採用できる。
たシート状のフィルムを加熱圧着して本硬化して、溶融
したエポキシ樹脂で分離溝６１および導電パターン５１
表面に付着する方法も採用できる。
【００３５】導電パターン５１は半導体素子搭載領域に
近接して設けられる複数のリードＬ、半導体素子搭載領
域に設けられる半導体素子を搭載するアイランドＨとで
形成されている。なお、導電パターン５１の一部を利用
して内部の配線として利用できる。
近接して設けられる複数のリードＬ、半導体素子搭載領
域に設けられる半導体素子を搭載するアイランドＨとで
形成されている。なお、導電パターン５１の一部を利用
して内部の配線として利用できる。
【００３６】また半導体素子のアイランドＨへの固着
は、電気的接続が不要であれば、絶縁性接着剤が選択さ
れ、また電気的接続が必要な場合は、ダイボンディング
領域に導電被膜５４が採用される。この導電被膜５４と
して考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等
であり、蒸着、スパッタリング、ＣＶＤ等の低真空、ま
たは高真空下の被着、メッキまたは焼結等により被覆さ
れる。
は、電気的接続が不要であれば、絶縁性接着剤が選択さ
れ、また電気的接続が必要な場合は、ダイボンディング
領域に導電被膜５４が採用される。この導電被膜５４と
して考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等
であり、蒸着、スパッタリング、ＣＶＤ等の低真空、ま
たは高真空下の被着、メッキまたは焼結等により被覆さ
れる。
【００３７】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電パターン５１に被覆することによってチップを熱圧着
でき、また半田等のロウ材を介してチップを固着でき
る。ここで、前記導電被膜は複数層に積層された導電被
膜の最上層に形成されても良い。例えば、Ｃｕの導電パ
ターン５１の上には、Ｎｉ被膜、Ａｕ被膜の二層が順に
被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層
が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順
に被覆されたものが形成できる。尚、これら導電被膜の
種類、積層構造は、これ以外にも多数あるが、ここでは
省略をする。
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電パターン５１に被覆することによってチップを熱圧着
でき、また半田等のロウ材を介してチップを固着でき
る。ここで、前記導電被膜は複数層に積層された導電被
膜の最上層に形成されても良い。例えば、Ｃｕの導電パ
ターン５１の上には、Ｎｉ被膜、Ａｕ被膜の二層が順に
被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層
が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順
に被覆されたものが形成できる。尚、これら導電被膜の
種類、積層構造は、これ以外にも多数あるが、ここでは
省略をする。
【００３８】なお、ボンディングワイヤーを固着するリ
ードにもボンディング領域に同様の導電被膜５４を同時
に形成する。
ードにもボンディング領域に同様の導電被膜５４を同時
に形成する。
【００３９】板状体の周端にはガイド孔４３を設けて製
造時の位置決め等に用いると良い。
造時の位置決め等に用いると良い。
【００４０】本発明の特徴である板状体には、後で詳述
するが、ハーフエッチングして形成した導電パターン５
１のアイランドＨに半導体素子５２を搭載し、封止用絶
縁性樹脂５０Ｂで封止する。そして封止用絶縁性樹脂５
０Ｂの裏面に露出している導電箔６０をエッチング、研
磨または研削等で加工して、導電パターン５１を完全に
分離して個別の半導体装置を完成する。この製造方法を
採用することにより、半導体素子５２、複数のリードＬ
と、封止用絶縁性樹脂５０Ｂの３つの材料で構成するこ
とができる。そしてこの板状体は、最終的にリードフレ
ームとして機能させることができる。
するが、ハーフエッチングして形成した導電パターン５
１のアイランドＨに半導体素子５２を搭載し、封止用絶
縁性樹脂５０Ｂで封止する。そして封止用絶縁性樹脂５
０Ｂの裏面に露出している導電箔６０をエッチング、研
磨または研削等で加工して、導電パターン５１を完全に
分離して個別の半導体装置を完成する。この製造方法を
採用することにより、半導体素子５２、複数のリードＬ
と、封止用絶縁性樹脂５０Ｂの３つの材料で構成するこ
とができる。そしてこの板状体は、最終的にリードフレ
ームとして機能させることができる。
【００４１】本発明の最大の特徴は、導電箔６０をハー
フエッチングして一部で連結された導電パターン５１を
形成した板状体を半導体素子の組立に用いることであ
る。また分離溝が極めて浅いので封止用絶縁性樹脂との
接着強度が十分に得られないので、これを補強する意味
で低粘度の熱硬化性樹脂層５０Ａで分離溝６１を埋め込
んで両者の接着強度を上げている。
フエッチングして一部で連結された導電パターン５１を
形成した板状体を半導体素子の組立に用いることであ
る。また分離溝が極めて浅いので封止用絶縁性樹脂との
接着強度が十分に得られないので、これを補強する意味
で低粘度の熱硬化性樹脂層５０Ａで分離溝６１を埋め込
んで両者の接着強度を上げている。
【００４２】更には、図３７の従来構造のリードフレー
ムでは、タイバーに支持されたリードは最終形状に完全
に抜かれてパターニングされているため、リードが変形
する問題が多発する。しかし、この板状体では、リード
Ｌは導電箔６０と一体で成るため、導電箔６０が固定さ
れている限り、リードが変形することは無くなる。従っ
て、リードＬへのボンディングも安定してできる特徴を
有する。
ムでは、タイバーに支持されたリードは最終形状に完全
に抜かれてパターニングされているため、リードが変形
する問題が多発する。しかし、この板状体では、リード
Ｌは導電箔６０と一体で成るため、導電箔６０が固定さ
れている限り、リードが変形することは無くなる。従っ
て、リードＬへのボンディングも安定してできる特徴を
有する。
【００４３】また従来のリードフレームでトランスファ
ーモールドすると、リードの裏側に、樹脂がバリとして
発生する。この状態では、トランスファーモールドした
後にこのバリを取り除く作業が入る。しかし本発明で
は、導電箔をハーフエッチングしているため、裏面は全
面に渡り導電箔であり、本発明の板状体を採用すること
で、従来発生する樹脂バリは全く心配する必要が無くな
る。 リードフレームを説明する第２の実施の形態 本発明に依るリードフレームは、図２に示す如く、平坦
な第１の主面４１と第２の主面４２を有する導電箔６０
と、前記導電箔６０の前記第１の主面４１から設けられ
且つ前記導電箔６０の厚みの途中まで除去して設けた分
離溝６１で分離して形成された導電パターン５１と、前
記分離溝６１および前記導電パターン５１の一部を被覆
した熱硬化性樹脂層５０Ａとを備え、半導体素子と電気
的に接続される前記導電パターン５１がハーフエッチン
グされることにより凸状に板状体に形成されて構成され
る。
ーモールドすると、リードの裏側に、樹脂がバリとして
発生する。この状態では、トランスファーモールドした
後にこのバリを取り除く作業が入る。しかし本発明で
は、導電箔をハーフエッチングしているため、裏面は全
面に渡り導電箔であり、本発明の板状体を採用すること
で、従来発生する樹脂バリは全く心配する必要が無くな
る。 リードフレームを説明する第２の実施の形態 本発明に依るリードフレームは、図２に示す如く、平坦
な第１の主面４１と第２の主面４２を有する導電箔６０
と、前記導電箔６０の前記第１の主面４１から設けられ
且つ前記導電箔６０の厚みの途中まで除去して設けた分
離溝６１で分離して形成された導電パターン５１と、前
記分離溝６１および前記導電パターン５１の一部を被覆
した熱硬化性樹脂層５０Ａとを備え、半導体素子と電気
的に接続される前記導電パターン５１がハーフエッチン
グされることにより凸状に板状体に形成されて構成され
る。
【００４４】各構成要素は前述した板状体と同じである
ので、ここでは説明を省略する。リードフレームは長尺
の平坦な第１の主面４１と第２の主面４２を有する導電
箔６０にブロック６２毎に導電パターン５１で形成され
た多数の半導体素子搭載領域６５を行列状に配置し、導
電箔６０にはこのブロック６２が複数個並べられてい
る。従来のリードフレームと異なり、各半導体素子搭載
領域６５間は約５０μｍと極めて近接して配置される。
ので、ここでは説明を省略する。リードフレームは長尺
の平坦な第１の主面４１と第２の主面４２を有する導電
箔６０にブロック６２毎に導電パターン５１で形成され
た多数の半導体素子搭載領域６５を行列状に配置し、導
電箔６０にはこのブロック６２が複数個並べられてい
る。従来のリードフレームと異なり、各半導体素子搭載
領域６５間は約５０μｍと極めて近接して配置される。
【００４５】各ブロック６２に配列されたユニットは中
央にアイランドＨが設けられ、アイランドＨに隣接して
複数のリードＬが設けられている。アイランドＨとリー
ドＬ間は分離溝６１で分離され、分離溝６１とアイラン
ドＨおよびリードＬの周辺が熱硬化性樹脂層５０Ａで埋
められている。
央にアイランドＨが設けられ、アイランドＨに隣接して
複数のリードＬが設けられている。アイランドＨとリー
ドＬ間は分離溝６１で分離され、分離溝６１とアイラン
ドＨおよびリードＬの周辺が熱硬化性樹脂層５０Ａで埋
められている。
【００４６】このリードフレームは導電パターン５１が
エッチングで作られるので、任意のパターンを実現で
き、例えば導電パターン５１の一部を利用して内部の配
線として利用でき、分離溝６１も浅いので極めてファイ
ンパターンに適したものとなる。
エッチングで作られるので、任意のパターンを実現で
き、例えば導電パターン５１の一部を利用して内部の配
線として利用でき、分離溝６１も浅いので極めてファイ
ンパターンに適したものとなる。
【００４７】このリードフレームの製造方法を図３から
図８を参照して説明する。
図８を参照して説明する。
【００４８】本発明のリードフレームは、導電箔６０を
用意し、少なくとも半導体素子搭載領域６５を多数個形
成する導電パターン５１を除く領域の前記導電箔６０に
前記導電箔６０の厚みよりも浅い分離溝６１を形成して
導電パターン５１を形成する工程と、熱硬化性樹脂で分
離溝６１および導電パターン５１を被覆する工程と、所
定の導電パターン５１表面をレーザーエッチングで露出
する工程と、露出された導電パターン５１に選択的に導
電被膜５４を形成する工程から形成される。
用意し、少なくとも半導体素子搭載領域６５を多数個形
成する導電パターン５１を除く領域の前記導電箔６０に
前記導電箔６０の厚みよりも浅い分離溝６１を形成して
導電パターン５１を形成する工程と、熱硬化性樹脂で分
離溝６１および導電パターン５１を被覆する工程と、所
定の導電パターン５１表面をレーザーエッチングで露出
する工程と、露出された導電パターン５１に選択的に導
電被膜５４を形成する工程から形成される。
【００４９】第１の工程では、図３から図５に示すよう
に、導電箔６０を用意し、少なくとも半導体素子搭載領
域６５を多数個形成する導電パターン５１を除く領域の
導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を
形成してブロック６２毎の導電パターン５１を形成する
ことにある。
に、導電箔６０を用意し、少なくとも半導体素子搭載領
域６５を多数個形成する導電パターン５１を除く領域の
導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を
形成してブロック６２毎の導電パターン５１を形成する
ことにある。
【００５０】本工程では、まず図３Ａの如く、平坦な第
１の主面４１と第２の主面４２を有するシート状の導電
箔６０を用意する。この導電箔６０は、ロウ材の付着
性、ボンディング性、メッキ性が考慮されてその材料が
選択され、材料としては、Ｃｕを主材料とした導電箔、
Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金か
ら成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−
Ａｌの積層体等が採用される。
１の主面４１と第２の主面４２を有するシート状の導電
箔６０を用意する。この導電箔６０は、ロウ材の付着
性、ボンディング性、メッキ性が考慮されてその材料が
選択され、材料としては、Ｃｕを主材料とした導電箔、
Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金か
ら成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−
Ａｌの積層体等が採用される。
【００５１】導電箔６０の厚さは、後のエッチングを考
慮すると１０μｍ〜３００μｍ程度が好ましく、ここで
は１２５μｍの銅箔を採用した。しかし３００μｍ以上
でも１０μｍ以下でも基本的には良い。後述するよう
に、導電箔６０の厚みよりも浅い分離溝６１が形成でき
ればよい。
慮すると１０μｍ〜３００μｍ程度が好ましく、ここで
は１２５μｍの銅箔を採用した。しかし３００μｍ以上
でも１０μｍ以下でも基本的には良い。後述するよう
に、導電箔６０の厚みよりも浅い分離溝６１が形成でき
ればよい。
【００５２】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【００５３】具体的には、図３Ｂに示す如く、短冊状の
導電箔６０に多数の半導体素子搭載領域６５が形成され
るブロック６２が４〜５個離間して並べられる。各ブロ
ック６２間にはスリット６３が設けられ、モールド工程
等での加熱処理で発生する導電箔６０の応力を吸収す
る。また導電箔６０の上下周端にはインデックス孔６４
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。
導電箔６０に多数の半導体素子搭載領域６５が形成され
るブロック６２が４〜５個離間して並べられる。各ブロ
ック６２間にはスリット６３が設けられ、モールド工程
等での加熱処理で発生する導電箔６０の応力を吸収す
る。また導電箔６０の上下周端にはインデックス孔６４
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。
【００５４】続いて、ブロック６２毎の導電パターン５
１を形成する。
１を形成する。
【００５５】まず、図４に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図５Ａに示す如く、ホトレジストＰＲを介して
導電箔６０を選択的にエッチングする。
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図５Ａに示す如く、ホトレジストＰＲを介して
導電箔６０を選択的にエッチングする。
【００５６】エッチングにより形成された分離溝６１の
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。
【００５７】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔６
０は、このエッチャントの中にディッピングされるか、
このエッチャントでシャワーリングされる。ここでウェ
ットエッチングは、一般に非異方性にエッチングされる
ため、側面は湾曲構造になる。
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔６
０は、このエッチャントの中にディッピングされるか、
このエッチャントでシャワーリングされる。ここでウェ
ットエッチングは、一般に非異方性にエッチングされる
ため、側面は湾曲構造になる。
【００５８】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００５９】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
【００６０】図５Ｂに具体的な導電パターン５１を示
す。本図は図３Ｂで示したブロック６２の１個を拡大し
たものに対応する。黒く塗られた部分の１個が１つの半
導体素子搭載領域６５であり、導電パターン５１を構成
し、１つのブロック６２には５行５列のマトリックス状
に多数の半導体素子搭載領域６５が配列され、各半導体
素子搭載領域６５毎に同一の導電パターン５１が設けら
れている。各ブロックの周辺には枠状のパターン６６が
設けられ、それと少し離間してその内側にダイシング時
の位置合わせマーク６７が設けられている。枠状のパタ
ーン６６はモールド金型との嵌合に使用され、また導電
箔６０の裏面エッチング後には封止用絶縁性樹脂５０の
補強をする働きを有する。
す。本図は図３Ｂで示したブロック６２の１個を拡大し
たものに対応する。黒く塗られた部分の１個が１つの半
導体素子搭載領域６５であり、導電パターン５１を構成
し、１つのブロック６２には５行５列のマトリックス状
に多数の半導体素子搭載領域６５が配列され、各半導体
素子搭載領域６５毎に同一の導電パターン５１が設けら
れている。各ブロックの周辺には枠状のパターン６６が
設けられ、それと少し離間してその内側にダイシング時
の位置合わせマーク６７が設けられている。枠状のパタ
ーン６６はモールド金型との嵌合に使用され、また導電
箔６０の裏面エッチング後には封止用絶縁性樹脂５０の
補強をする働きを有する。
【００６１】第２の工程では、図６に示す如く、分離溝
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。
【００６２】本工程は本発明の特徴とする工程であり、
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。
【００６３】また熱硬化性樹脂層５０Ａにはシリカ、ア
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、導電パターン５１を形成する銅の熱膨張係数は
１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨
張係数のミスマッチを改善できる。
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、導電パターン５１を形成する銅の熱膨張係数は
１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨
張係数のミスマッチを改善できる。
【００６４】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。
【００６５】他の方法として、熱硬化性樹脂層５０Ａは
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。
【００６６】なお、本工程では分離溝６１と熱硬化性樹
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。
【００６７】また本工程では、他の実施例として熱硬化
性樹脂の代わりにUV硬化樹脂を用いることもできる。す
なわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後
に、ＵＶ照射、現像して本硬化すると、分離溝６１およ
び導電パターン５１の所望の表面を被覆するようにUV硬
化樹脂層を形成することができる。この場合は、次の第
３の工程を一緒に行うので、工程が簡単になる。すなわ
ち、所定の粘度のＵＶ硬化樹脂を塗布し、紫外線を照射
してパターニングしても良い。どちらも紫外線を照射す
ることで、現像液に対して溶融（または硬化）するた
め、後述するレーザーを用いなくても、現像液で簡単に
パターを書くことが可能となる。
性樹脂の代わりにUV硬化樹脂を用いることもできる。す
なわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後
に、ＵＶ照射、現像して本硬化すると、分離溝６１およ
び導電パターン５１の所望の表面を被覆するようにUV硬
化樹脂層を形成することができる。この場合は、次の第
３の工程を一緒に行うので、工程が簡単になる。すなわ
ち、所定の粘度のＵＶ硬化樹脂を塗布し、紫外線を照射
してパターニングしても良い。どちらも紫外線を照射す
ることで、現像液に対して溶融（または硬化）するた
め、後述するレーザーを用いなくても、現像液で簡単に
パターを書くことが可能となる。
【００６８】第３の工程では、図７に示す如く、所望の
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出することにある。
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出することにある。
【００６９】本工程では、直接描画でレーザーエッチン
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１を露出させる。レーザーとしては、炭酸
ガスレーザーが好ましいが、エキシマレーザーやＹＡＧ
レ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発
させた後、開口部の底部に残査がある場合は、過マンガ
ン酸ソーダまたは過硫酸アンモニウム等でウェットエッ
チングするかエキシマレーザー等でドライエッチング
し、この残査を取り除く。
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１を露出させる。レーザーとしては、炭酸
ガスレーザーが好ましいが、エキシマレーザーやＹＡＧ
レ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発
させた後、開口部の底部に残査がある場合は、過マンガ
ン酸ソーダまたは過硫酸アンモニウム等でウェットエッ
チングするかエキシマレーザー等でドライエッチング
し、この残査を取り除く。
【００７０】本発明の第４の工程は、図８に示す如く、
露出された導電パターン５１に導電被膜５４を形成す
る。
露出された導電パターン５１に導電被膜５４を形成す
る。
【００７１】この導電被膜５４は残された熱硬化性樹脂
層５０Ａをマスクとして用い、金、銀あるいはパラジュ
ームを電界あるいは無電界メッキで付着され、ダイパッ
ド、ボンディングパッドとして活用される。
層５０Ａをマスクとして用い、金、銀あるいはパラジュ
ームを電界あるいは無電界メッキで付着され、ダイパッ
ド、ボンディングパッドとして活用される。
【００７２】例えば銀被膜は、金線と接着するし、ロウ
材とも接着する。よってチップ裏面に金被膜が被覆され
ていれば、そのまま導電パターン５１上の銀被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。また銀の導電被膜にはＡｕ細線が接着でき
るため、ワイヤーボンディングも可能となる。従ってこ
れらの導電被膜５４をそのままダイパッド、ボンディン
グパッドとして活用できるメリットを有する。
材とも接着する。よってチップ裏面に金被膜が被覆され
ていれば、そのまま導電パターン５１上の銀被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。また銀の導電被膜にはＡｕ細線が接着でき
るため、ワイヤーボンディングも可能となる。従ってこ
れらの導電被膜５４をそのままダイパッド、ボンディン
グパッドとして活用できるメリットを有する。
【００７３】次に、上述した板状体またはリードフレー
ムにより発生する効果を説明する。
ムにより発生する効果を説明する。
【００７４】第１に、板状体またはリードフレームは、
ハーフエッチングされて凸部となったリードＬが形成さ
れるため、リードの微細パターンが可能となる。従って
リードの幅、リード間隔を狭くすることができ、より平
面サイズの小さいパッケージが形成できる。
ハーフエッチングされて凸部となったリードＬが形成さ
れるため、リードの微細パターンが可能となる。従って
リードの幅、リード間隔を狭くすることができ、より平
面サイズの小さいパッケージが形成できる。
【００７５】第２に、導電箔６０および熱硬化性樹脂層
５０Ａで構成されるため、必要最小限で構成でき、極力
無駄な材料を無くすことができ、コストを大幅に抑えた
薄型の板状体またはリードフレームが実現できる。
５０Ａで構成されるため、必要最小限で構成でき、極力
無駄な材料を無くすことができ、コストを大幅に抑えた
薄型の板状体またはリードフレームが実現できる。
【００７６】第３に、リードＬは、ハーフエッチングで
凸部となる導電パターン５１で形成され、個別分離は封
止の後に行われるため、リードＬ間に形成されるタイバ
ーは不要となる。よって、タイバーの形成、タイバーの
カットは、本発明では全く不要となる。
凸部となる導電パターン５１で形成され、個別分離は封
止の後に行われるため、リードＬ間に形成されるタイバ
ーは不要となる。よって、タイバーの形成、タイバーの
カットは、本発明では全く不要となる。
【００７７】第４に、凸部となったリードＬが封止用絶
縁性樹脂５０に埋め込まれた後、封止用絶縁性樹脂５０
の裏面から露出した導電箔６０を取り除いて、リードＬ
を分離しているため、従来構造のように、リードＬ間に
は樹脂バリが全く発生しない。よってモールド後のバリ
取りが全く不要となる。
縁性樹脂５０に埋め込まれた後、封止用絶縁性樹脂５０
の裏面から露出した導電箔６０を取り除いて、リードＬ
を分離しているため、従来構造のように、リードＬ間に
は樹脂バリが全く発生しない。よってモールド後のバリ
取りが全く不要となる。
【００７８】第５に、アイランドＨの裏面が封止用絶縁
性樹脂５0の裏面から露出されるので、半導体素子から
発生する熱を裏面から放出することができる。半導体装
置の製造方法を説明する第３の実施の形態前述した板状
体またはリードフレームを採用し、半導体装置６０が製
造されるまでを図９〜図１３を参照して説明する。
性樹脂５0の裏面から露出されるので、半導体素子から
発生する熱を裏面から放出することができる。半導体装
置の製造方法を説明する第３の実施の形態前述した板状
体またはリードフレームを採用し、半導体装置６０が製
造されるまでを図９〜図１３を参照して説明する。
【００７９】第１の工程は、図９に示す如く、所望の導
電パターン５１の各半導体素子搭載領域６５に半導体素
子５２を固着し、各半導体素子搭載領域６５の半導体素
子５２の電極と所望の導電パターン５１とを電気的に接
続する接続手段を形成することにある。
電パターン５１の各半導体素子搭載領域６５に半導体素
子５２を固着し、各半導体素子搭載領域６５の半導体素
子５２の電極と所望の導電パターン５１とを電気的に接
続する接続手段を形成することにある。
【００８０】半導体素子５２としては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。
【００８１】ここでは、ベアのＩＣチップ５２が導電パ
ターン５１のアイランドＨ上の導電被膜５４にダイボン
ディングされ、ＩＣチップ５２の各電極はリードＬ上の
導電被膜５４に熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着されたボ
ンディングワイヤー５５を介して接続される。
ターン５１のアイランドＨ上の導電被膜５４にダイボン
ディングされ、ＩＣチップ５２の各電極はリードＬ上の
導電被膜５４に熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着されたボ
ンディングワイヤー５５を介して接続される。
【００８２】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、半導体素子５２の
固着およびワイヤーボンディングが極めて効率的に行え
る利点がある。
パターン５１が集積されているので、半導体素子５２の
固着およびワイヤーボンディングが極めて効率的に行え
る利点がある。
【００８３】第２の工程は、図１０に示す如く、各半導
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。
【００８４】本工程では、図１０Ａに示す如く、既に前
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止
用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化
性樹脂を用いればお互いに馴染みが良いのでより強力な
接着強度を得られる。更に強い接着強度を実現するには
封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性
樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射し
て熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化す
ると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性
樹脂５０Ｂとで一体となりより導電パターン５１が支持
されている。
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止
用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化
性樹脂を用いればお互いに馴染みが良いのでより強力な
接着強度を得られる。更に強い接着強度を実現するには
封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性
樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射し
て熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化す
ると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性
樹脂５０Ｂとで一体となりより導電パターン５１が支持
されている。
【００８５】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
【００８６】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図１０Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０Ｂで共通にモールドを行う。こ
のために従来のトランスファーモールド等の様に各半導
体素子搭載領域を個別にモールドする方法に比べて、大
幅な樹脂量の削減が図れ、モールド金型の共通化も図れ
る。
るいはインジェクションモールドする際に、図１０Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０Ｂで共通にモールドを行う。こ
のために従来のトランスファーモールド等の様に各半導
体素子搭載領域を個別にモールドする方法に比べて、大
幅な樹脂量の削減が図れ、モールド金型の共通化も図れ
る。
【００８７】導電箔６０表面に被覆された封止用絶縁性
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。
【００８８】本工程の特徴は、封止用絶縁性樹脂５０Ｂ
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板上に導電路をを形成しているが、本発明で
は、支持基板となる導電箔６０は、電極材料として必要
な材料である。そのため、構成材料を極力省いて作業で
きるメリットを有し、コストの低下も実現できる。
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板上に導電路をを形成しているが、本発明で
は、支持基板となる導電箔６０は、電極材料として必要
な材料である。そのため、構成材料を極力省いて作業で
きるメリットを有し、コストの低下も実現できる。
【００８９】また分離溝６１は、導電箔６０の厚みより
も浅く形成されているため、導電箔６０が導電パターン
５１として個々に分離されていない。従ってシート状の
導電箔６０として一体で取り扱え、封止用絶縁性樹脂５
０Ｂをモールドする際、金型への搬送、金型への実装の
作業が非常に楽になる特徴を有する。
も浅く形成されているため、導電箔６０が導電パターン
５１として個々に分離されていない。従ってシート状の
導電箔６０として一体で取り扱え、封止用絶縁性樹脂５
０Ｂをモールドする際、金型への搬送、金型への実装の
作業が非常に楽になる特徴を有する。
【００９０】第３の工程は、同様に図１０Ａに示す如
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。
【００９１】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００９２】実験では研磨装置または研削装置により全
面を約１００μｍ程度削り、分離溝６１から熱硬化性樹
脂層５０Ａを露出させている。この露出される面を図１
０Ａでは点線で示している。その結果、約３０μｍの厚
さの導電パターン５１となって分離される。また、熱硬
化性樹脂層５０Ａが露出する手前まで、導電箔６０を全
面ウェトエッチングし、その後、研磨または研削装置に
より全面を削り、熱硬化性樹脂層５０Ａを露出させても
良い。更に、導電箔６０を点線まで全面ウェトエッチン
グして熱硬化性樹脂層５０Ａを露出させても良い。
面を約１００μｍ程度削り、分離溝６１から熱硬化性樹
脂層５０Ａを露出させている。この露出される面を図１
０Ａでは点線で示している。その結果、約３０μｍの厚
さの導電パターン５１となって分離される。また、熱硬
化性樹脂層５０Ａが露出する手前まで、導電箔６０を全
面ウェトエッチングし、その後、研磨または研削装置に
より全面を削り、熱硬化性樹脂層５０Ａを露出させても
良い。更に、導電箔６０を点線まで全面ウェトエッチン
グして熱硬化性樹脂層５０Ａを露出させても良い。
【００９３】この結果、熱硬化性樹脂層５０Ａに導電パ
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の半導体装置５３は従来の裏面
電極のように段差が設けられないため、マウント時に半
田等の表面張力でそのまま水平に移動してセルフアライ
ンできる特徴を有する。
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の半導体装置５３は従来の裏面
電極のように段差が設けられないため、マウント時に半
田等の表面張力でそのまま水平に移動してセルフアライ
ンできる特徴を有する。
【００９４】更に、導電パターン５１の裏面処理を行
い、図１1に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。
い、図１1に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。
【００９５】第４の工程は、図１２に示す如く、複数個
のブロック６２を封止用絶縁性樹脂５０Ｂを当接させて
粘着シート８０に貼り付けることにある。
のブロック６２を封止用絶縁性樹脂５０Ｂを当接させて
粘着シート８０に貼り付けることにある。
【００９６】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は熱硬化性樹脂層５０Ａと封止用
絶縁性樹脂５０Ｂで導電箔６０の残余部と連結されてい
るので、切断金型を用いず機械的に導電箔６０の残余部
から剥がすことで達成できる。
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は熱硬化性樹脂層５０Ａと封止用
絶縁性樹脂５０Ｂで導電箔６０の残余部と連結されてい
るので、切断金型を用いず機械的に導電箔６０の残余部
から剥がすことで達成できる。
【００９７】本工程では、ステンレス製のリング状の金
属枠８１に粘着シート８０の周辺を貼り付け、粘着シー
ト８０の中央部分には４個のブロック６２をダイシング
時のブレードが当たらないような間隔を設けて絶縁性樹
脂５０Ｂを当接させて貼り付けられる。粘着シート８０
としてはＵＶシート（リンテック社製）が用いられる
が、各ブロック６２は封止用絶縁性樹脂５０Ｂで機械的
強度があるので、安価なダイシングシートでも使用でき
る。
属枠８１に粘着シート８０の周辺を貼り付け、粘着シー
ト８０の中央部分には４個のブロック６２をダイシング
時のブレードが当たらないような間隔を設けて絶縁性樹
脂５０Ｂを当接させて貼り付けられる。粘着シート８０
としてはＵＶシート（リンテック社製）が用いられる
が、各ブロック６２は封止用絶縁性樹脂５０Ｂで機械的
強度があるので、安価なダイシングシートでも使用でき
る。
【００９８】第５の工程は、図１３に示す如く、粘着シ
ート８０に貼り付けられた状態で熱硬化性樹脂層５０Ａ
と封止用絶縁性樹脂５０Ｂで一括してモールドされた各
ブロック６２の各半導体素子搭載領域６５の半導体素子
５２の特性の測定を行うことにある。
ート８０に貼り付けられた状態で熱硬化性樹脂層５０Ａ
と封止用絶縁性樹脂５０Ｂで一括してモールドされた各
ブロック６２の各半導体素子搭載領域６５の半導体素子
５２の特性の測定を行うことにある。
【００９９】各ブロック６２の裏面には図１１に示すよ
うに、裏面電極５６が露出されており、各半導体素子搭
載領域６５が導電パターン５１形成時と全く同一にマト
リックス状に配列されている。この導電パターン５１の
封止用絶縁性樹脂５０Ｂから露出した裏面電極５６にプ
ローブ６８を当てて、各半導体素子搭載領域６５の半導
体素子５２の特性パラメータ等を個別に測定して良不良
の判定を行い、不良品には磁気インク等でマーキングを
行う。
うに、裏面電極５６が露出されており、各半導体素子搭
載領域６５が導電パターン５１形成時と全く同一にマト
リックス状に配列されている。この導電パターン５１の
封止用絶縁性樹脂５０Ｂから露出した裏面電極５６にプ
ローブ６８を当てて、各半導体素子搭載領域６５の半導
体素子５２の特性パラメータ等を個別に測定して良不良
の判定を行い、不良品には磁気インク等でマーキングを
行う。
【０１００】本工程では、各半導体素子搭載領域６５の
半導体装置５３は封止用絶縁性樹脂５０Ｂでブロック６
２毎に一体で支持されているので、個別にバラバラに分
離されていない。従って、粘着シート８０に貼り付けら
れた複数個のブロック６２をテスターの載置台に真空で
吸着させ、ブロック６２毎に半導体素子搭載領域６５の
サイズ分だけ矢印のように縦方向および横方向にピッチ
送りをすることで、極めて早く大量にブロック６２の各
半導体素子搭載領域６５の半導体装置５３の測定を行え
る。すなわち、従来必要であった半導体装置の表裏の判
別、電極の位置の認識等が不要にでき、更に複数個のブ
ロック６２を同時に処理するので、測定時間の大幅な短
縮を図れる。
半導体装置５３は封止用絶縁性樹脂５０Ｂでブロック６
２毎に一体で支持されているので、個別にバラバラに分
離されていない。従って、粘着シート８０に貼り付けら
れた複数個のブロック６２をテスターの載置台に真空で
吸着させ、ブロック６２毎に半導体素子搭載領域６５の
サイズ分だけ矢印のように縦方向および横方向にピッチ
送りをすることで、極めて早く大量にブロック６２の各
半導体素子搭載領域６５の半導体装置５３の測定を行え
る。すなわち、従来必要であった半導体装置の表裏の判
別、電極の位置の認識等が不要にでき、更に複数個のブ
ロック６２を同時に処理するので、測定時間の大幅な短
縮を図れる。
【０１０１】第６の工程は、図１４に示す如く、粘着シ
ート８０に貼り付けられた状態でブロック６２の熱硬化
性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを各半導体素
子搭載領域６５毎にダイシングにより分離することにあ
る。
ート８０に貼り付けられた状態でブロック６２の熱硬化
性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを各半導体素
子搭載領域６５毎にダイシングにより分離することにあ
る。
【０１０２】本工程では、粘着シート８０に貼り付けら
れた複数個のブロック６２をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード６９で各半導体素
子搭載領域６５間のダイシングライン７０に沿って分離
溝６１上の熱硬化性樹脂層５０Ａと封止用封止用絶縁性
樹脂５０Ｂをダイシングし、個別の半導体装置５３に分
離する。
れた複数個のブロック６２をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード６９で各半導体素
子搭載領域６５間のダイシングライン７０に沿って分離
溝６１上の熱硬化性樹脂層５０Ａと封止用封止用絶縁性
樹脂５０Ｂをダイシングし、個別の半導体装置５３に分
離する。
【０１０３】本工程で、ダイシングブレード６９は完全
に熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを切
断し粘着シートの表面に達する切削深さでダイシングを
行い、完全に各半導体素子搭載領域６５毎に分離する。
ダイシング時は予め前述したリードフレーム形成時に設
けた各ブロックの周辺の枠状のパターン６６の内側に設
けた位置合わせマーク６７を認識して、これを基準とし
てダイシングを行う。周知ではあるが、ダイシングは縦
方向にすべてのダイシングライン７０をダイシングをし
た後、載置台を９０度回転させて横方向のダイシングラ
イン７０に従ってダイシングを行う。
に熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを切
断し粘着シートの表面に達する切削深さでダイシングを
行い、完全に各半導体素子搭載領域６５毎に分離する。
ダイシング時は予め前述したリードフレーム形成時に設
けた各ブロックの周辺の枠状のパターン６６の内側に設
けた位置合わせマーク６７を認識して、これを基準とし
てダイシングを行う。周知ではあるが、ダイシングは縦
方向にすべてのダイシングライン７０をダイシングをし
た後、載置台を９０度回転させて横方向のダイシングラ
イン７０に従ってダイシングを行う。
【０１０４】また本工程では、ダイシングライン７０に
は分離溝６１に充填された熱硬化性樹脂層５０Ａとその
上に結合された封止用絶縁性樹脂５０Ｂしか存在しない
ので、ダイシングブレード６９の摩耗は少なく、金属バ
リも発生せず極めて正確な外形にダイシングできる特徴
がある。
は分離溝６１に充填された熱硬化性樹脂層５０Ａとその
上に結合された封止用絶縁性樹脂５０Ｂしか存在しない
ので、ダイシングブレード６９の摩耗は少なく、金属バ
リも発生せず極めて正確な外形にダイシングできる特徴
がある。
【０１０５】更に本工程後でも、ダイシング後も粘着シ
ート８０の働きで個別の半導体装置にバラバラになら
ず、その後のテーピング工程でも効率よく作業できる。
すなわち、粘着シート８０に一体に支持された半導体装
置は良品のみを識別してキャリアテープの収納孔に吸着
コレットで粘着シート８０から離脱させて収納できる。
このために微小な半導体装置であっても、テーピングま
で一度もバラバラに分離されない特徴がある。
ート８０の働きで個別の半導体装置にバラバラになら
ず、その後のテーピング工程でも効率よく作業できる。
すなわち、粘着シート８０に一体に支持された半導体装
置は良品のみを識別してキャリアテープの収納孔に吸着
コレットで粘着シート８０から離脱させて収納できる。
このために微小な半導体装置であっても、テーピングま
で一度もバラバラに分離されない特徴がある。
【０１０６】以上に本発明の製造方法を詳述したが、測
定工程とダイシング工程を逆にしても粘着シート８０で
一体に支持されているので、問題なく測定をテスターで
行えることは言うまでもない。ただダイシング後は粘着
シート８０での支持のために測定時に粘着シート８０が
撓むことを配慮すれば足りる。
定工程とダイシング工程を逆にしても粘着シート８０で
一体に支持されているので、問題なく測定をテスターで
行えることは言うまでもない。ただダイシング後は粘着
シート８０での支持のために測定時に粘着シート８０が
撓むことを配慮すれば足りる。
【０１０７】本発明の製造方法では、導電パターン形成
後にすぐに半硬化した熱硬化性樹脂層で被覆するので、
液状の低粘度の熱硬化性樹脂で分離溝を完全に充填で
き、両者の接着強度を著しく向上できる利点がある。ま
た熱硬化性樹脂層は導電パターン形成後すぐに導電パタ
ーンを覆うので、導電パターン表面がその後のダイボン
ドやワイヤーボンディング等の加熱工程で酸化されず信
頼性の向上に寄与できる。
後にすぐに半硬化した熱硬化性樹脂層で被覆するので、
液状の低粘度の熱硬化性樹脂で分離溝を完全に充填で
き、両者の接着強度を著しく向上できる利点がある。ま
た熱硬化性樹脂層は導電パターン形成後すぐに導電パタ
ーンを覆うので、導電パターン表面がその後のダイボン
ドやワイヤーボンディング等の加熱工程で酸化されず信
頼性の向上に寄与できる。
【０１０８】また、熱硬化性樹脂層はレーザーエッチン
グにより容易に選択的に除去することができ、残された
熱硬化性樹脂層をマスクとして導電被膜をメッキで形成
でき、工程をシンプル化できる。
グにより容易に選択的に除去することができ、残された
熱硬化性樹脂層をマスクとして導電被膜をメッキで形成
でき、工程をシンプル化できる。
【０１０９】更に、従来の分離溝にトランスファーモー
ルドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が
高いために分離溝に絶縁性樹脂を十分に充填できないた
め、分離溝と絶縁性樹脂の接着強度は十分に得られず絶
縁性樹脂が導電パターンから剥がれる問題があった。本
発明では分離溝と熱硬化性樹脂層との接着強度は低粘度
の半硬化した熱硬化性樹脂を用いることで解決し、熱硬
化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが良いの
で、導電パターンと熱硬化性樹脂層および絶縁性樹脂と
の接着強度はより大幅に向上できる。
ルドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が
高いために分離溝に絶縁性樹脂を十分に充填できないた
め、分離溝と絶縁性樹脂の接着強度は十分に得られず絶
縁性樹脂が導電パターンから剥がれる問題があった。本
発明では分離溝と熱硬化性樹脂層との接着強度は低粘度
の半硬化した熱硬化性樹脂を用いることで解決し、熱硬
化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが良いの
で、導電パターンと熱硬化性樹脂層および絶縁性樹脂と
の接着強度はより大幅に向上できる。
【０１１０】更に、粘着シート８０に複数個のブロック
を貼り付けることで、微小な回路装置を最後までバラバ
ラにすることなく処理でき、極めて量産効果が高い製造
方法を実現できる。
を貼り付けることで、微小な回路装置を最後までバラバ
ラにすることなく処理でき、極めて量産効果が高い製造
方法を実現できる。
【０１１１】更に、測定工程およびダイシング工程で粘
着シートに貼り付けられた複数個のブロックで処理を行
える利点を有する。従って、測定工程では極めて早く大
量にブロックの各搭載部の回路装置の測定を行え、従来
必要であった回路装置の表裏の判別、電極の位置の認識
等が不要にでき、複数個のブロックを一括で処理できる
ので、測定時間の大幅な短縮を図れる。またダイシング
工程では位置合わせマークを用いてダイシングラインの
認識が早く確実に行われる利点を有する。更にダイシン
グは絶縁性樹脂層のみの切断でよく、導電箔を切断しな
いことによりダイシングブレードの寿命も長くでき、導
電箔を切断する場合に発生する金属バリの発生もない。
板状体およびリードフレームを説明する第４の実施の形
態図１５は、図１に示した板状体または図２に示したリ
ードフレームの改良であり、導電パターンのアイランド
Ｈを除去したものである。従って、変更点を説明する。
なお、同一構成要素は同一符号を用いる。
着シートに貼り付けられた複数個のブロックで処理を行
える利点を有する。従って、測定工程では極めて早く大
量にブロックの各搭載部の回路装置の測定を行え、従来
必要であった回路装置の表裏の判別、電極の位置の認識
等が不要にでき、複数個のブロックを一括で処理できる
ので、測定時間の大幅な短縮を図れる。またダイシング
工程では位置合わせマークを用いてダイシングラインの
認識が早く確実に行われる利点を有する。更にダイシン
グは絶縁性樹脂層のみの切断でよく、導電箔を切断しな
いことによりダイシングブレードの寿命も長くでき、導
電箔を切断する場合に発生する金属バリの発生もない。
板状体およびリードフレームを説明する第４の実施の形
態図１５は、図１に示した板状体または図２に示したリ
ードフレームの改良であり、導電パターンのアイランド
Ｈを除去したものである。従って、変更点を説明する。
なお、同一構成要素は同一符号を用いる。
【０１１２】本発明に依る板状体は、平坦な第１の主面
と第２の主面を有する導電箔と、前記導電箔の前記第１
の主面から設けられ且つ前記導電箔の厚みの途中まで除
去して設けた分離溝で分離して形成された導電パターン
と、前記分離溝および前記導電パターン全体を被覆した
熱硬化性樹脂層とから構成されている。
と第２の主面を有する導電箔と、前記導電箔の前記第１
の主面から設けられ且つ前記導電箔の厚みの途中まで除
去して設けた分離溝で分離して形成された導電パターン
と、前記分離溝および前記導電パターン全体を被覆した
熱硬化性樹脂層とから構成されている。
【０１１３】この板状体は図１に示すアイランドＨを無
くして、全体にリードＬを配置した点が異なっている。
従って、導電パターン５１はリードＬのみで構成され、
半導体素子は熱硬化性樹脂層５０Ａ上に絶縁性接着剤５
８で固着される。この結果、回路素子５２の下にはファ
インパターンの導電パターン５１が自由に配線でき、導
電パターン５１の一部を利用して内部の配線として利用
でき、配線の自由度が大幅に増大する。回路素子５２の
各電極パッドは周辺に設けた導電パターン５１の一部で
形成されるボンデイングパッドと供する導電被膜５４に
ボンディングワイヤー５５で接続されている。従って裏
面電極５６を回路素子５２の下にある導電パターン５１
にも形成でき、等価的に２層配線構造を実現できる。
くして、全体にリードＬを配置した点が異なっている。
従って、導電パターン５１はリードＬのみで構成され、
半導体素子は熱硬化性樹脂層５０Ａ上に絶縁性接着剤５
８で固着される。この結果、回路素子５２の下にはファ
インパターンの導電パターン５１が自由に配線でき、導
電パターン５１の一部を利用して内部の配線として利用
でき、配線の自由度が大幅に増大する。回路素子５２の
各電極パッドは周辺に設けた導電パターン５１の一部で
形成されるボンデイングパッドと供する導電被膜５４に
ボンディングワイヤー５５で接続されている。従って裏
面電極５６を回路素子５２の下にある導電パターン５１
にも形成でき、等価的に２層配線構造を実現できる。
【０１１４】これにより半導体素子５２は薄い熱硬化性
樹脂層５０Ａ上に絶縁性接着剤５８で固着配置されてい
るので、半導体素子５２から発生する熱は熱硬化性樹脂
層５０Ａを通して導電パターン５１を介して実装基板に
伝えることができる。特に放熱により、駆動電流の上昇
等の特性改善が可能となる半導体チップに有効である。
樹脂層５０Ａ上に絶縁性接着剤５８で固着配置されてい
るので、半導体素子５２から発生する熱は熱硬化性樹脂
層５０Ａを通して導電パターン５１を介して実装基板に
伝えることができる。特に放熱により、駆動電流の上昇
等の特性改善が可能となる半導体チップに有効である。
【０１１５】また本発明に依るリードフレームは、平坦
な第１の主面４１と第２の主面４２を有する導電箔６０
と、前記導電箔６０の前記第１の主面４１から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
６１で分離して形成された導電パターン５１と、前記分
離溝６１および前記導電パターン５１を被覆した熱硬化
性樹脂層５０Ａとを備え、半導体素子搭載領域６５を前
記熱硬化性樹脂層５０Ａ上に設け、半導体素子５２と前
記導電パターン５１は前記熱硬化性樹脂層５０Ａと絶縁
されて形成される。
な第１の主面４１と第２の主面４２を有する導電箔６０
と、前記導電箔６０の前記第１の主面４１から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
６１で分離して形成された導電パターン５１と、前記分
離溝６１および前記導電パターン５１を被覆した熱硬化
性樹脂層５０Ａとを備え、半導体素子搭載領域６５を前
記熱硬化性樹脂層５０Ａ上に設け、半導体素子５２と前
記導電パターン５１は前記熱硬化性樹脂層５０Ａと絶縁
されて形成される。
【０１１６】かかるリードフレームでは、半導体素子搭
載領域６５が熱硬化性樹脂層５０Ａ上になるので、半導
体素子５２を載置する半導体素子搭載領域６５下にもリ
ードＬとなる導電パターン５１が配置でき、導電パター
ン５１の引き回しが図１に示すアイランドＨの制約を受
けなくなる。
載領域６５が熱硬化性樹脂層５０Ａ上になるので、半導
体素子５２を載置する半導体素子搭載領域６５下にもリ
ードＬとなる導電パターン５１が配置でき、導電パター
ン５１の引き回しが図１に示すアイランドＨの制約を受
けなくなる。
【０１１７】次に図１６から図２１を参照して、このリ
ードフレームの製造方法を説明する。
ードフレームの製造方法を説明する。
【０１１８】本発明は、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、熱硬化性樹脂
で分離溝および導電パターンを被覆する工程と、所定の
導電パターン表面をレーザーエッチングで露出する工程
と、露出された導電パターンに選択的に導電被膜を形成
する工程とから構成される。
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、熱硬化性樹脂
で分離溝および導電パターンを被覆する工程と、所定の
導電パターン表面をレーザーエッチングで露出する工程
と、露出された導電パターンに選択的に導電被膜を形成
する工程とから構成される。
【０１１９】第１の工程は、図１６から図１８に示すよ
うに、導電箔６０を用意し、少なくとも半導体素子搭載
領域６５を多数個形成する導電パターン５１を除く領域
の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１
を形成してブロック毎の導電パターン５１を形成するこ
とにある。
うに、導電箔６０を用意し、少なくとも半導体素子搭載
領域６５を多数個形成する導電パターン５１を除く領域
の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１
を形成してブロック毎の導電パターン５１を形成するこ
とにある。
【０１２０】本工程では、まず図１６Ａの如く、シート
状の導電箔６０を用意する。この導電箔６０は、ロウ材
の付着性、ボンディング性、メッキ性が考慮されてその
材料が選択され、材料としては、Ｃｕを主材料とした導
電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の
合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−
Ｃｕ−Ａｌの積層体等が採用される。
状の導電箔６０を用意する。この導電箔６０は、ロウ材
の付着性、ボンディング性、メッキ性が考慮されてその
材料が選択され、材料としては、Ｃｕを主材料とした導
電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の
合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−
Ｃｕ−Ａｌの積層体等が採用される。
【０１２１】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは１
２５μｍの銅箔を採用した。しかし３００μｍ以上でも
１０μｍ以下でも基本的には良い。後述するように、導
電箔６０の厚みよりも浅い分離溝６１が形成できればよ
い。
ると１０μｍ〜３００μｍ程度が好ましく、ここでは１
２５μｍの銅箔を採用した。しかし３００μｍ以上でも
１０μｍ以下でも基本的には良い。後述するように、導
電箔６０の厚みよりも浅い分離溝６１が形成できればよ
い。
【０１２２】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【０１２３】具体的には、図１６Ｂに示す如く、短冊状
の導電箔６０に多数の搭載部が形成されるブロック６２
が４〜５個離間して並べられる。各ブロック６２間には
スリット６３が設けられ、モールド工程等での加熱処理
で発生する導電箔６０の応力を吸収する。また導電箔６
０の上下周端にはインデックス孔６４が一定の間隔で設
けられ、各工程での位置決めに用いられる。
の導電箔６０に多数の搭載部が形成されるブロック６２
が４〜５個離間して並べられる。各ブロック６２間には
スリット６３が設けられ、モールド工程等での加熱処理
で発生する導電箔６０の応力を吸収する。また導電箔６
０の上下周端にはインデックス孔６４が一定の間隔で設
けられ、各工程での位置決めに用いられる。
【０１２４】続いて、ブロック６２毎の導電パターン５
１を形成する。
１を形成する。
【０１２５】まず、図１７に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図１８Ａに示す如く、ホトレジストＰＲを介し
て導電箔６０を選択的にエッチングする。
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図１８Ａに示す如く、ホトレジストＰＲを介し
て導電箔６０を選択的にエッチングする。
【０１２６】エッチングにより形成された分離溝６１の
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。
【０１２７】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
【０１２８】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【０１２９】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
【０１３０】図１８Ｂに具体的な導電パターン５１を示
す。本図は図１６Ｂで示したブロック６２の１個を拡大
したものに対応する。黒く塗られた部分の１個が１つの
半導体素子搭載領域６５であり、導電パターン５１を構
成し、１つのブロック６２には５行５列のマトリックス
状に多数の半導体素子搭載領域６５が配列され、各半導
体素子搭載領域６５毎に同一の導電パターン５１が設け
られている。各ブロックの周辺には枠状のパターン６６
が設けられ、それと少し離間してその内側にダイシング
時の位置合わせマーク６７が設けられている。枠状のパ
ターン６６はモールド金型との嵌合に使用され、また導
電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補
強をする働きを有する。
す。本図は図１６Ｂで示したブロック６２の１個を拡大
したものに対応する。黒く塗られた部分の１個が１つの
半導体素子搭載領域６５であり、導電パターン５１を構
成し、１つのブロック６２には５行５列のマトリックス
状に多数の半導体素子搭載領域６５が配列され、各半導
体素子搭載領域６５毎に同一の導電パターン５１が設け
られている。各ブロックの周辺には枠状のパターン６６
が設けられ、それと少し離間してその内側にダイシング
時の位置合わせマーク６７が設けられている。枠状のパ
ターン６６はモールド金型との嵌合に使用され、また導
電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補
強をする働きを有する。
【０１３１】第２の工程は、図１９に示す如く、分離溝
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。
【０１３２】本工程は本発明の特徴とする工程であり、
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。
【０１３３】また熱硬化性樹脂層５０Ａにはシリカ、ア
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、導電パターン５１を形成する銅の熱膨張係数は
１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨
張係数のミスマッチを改善できる。
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、導電パターン５１を形成する銅の熱膨張係数は
１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨
張係数のミスマッチを改善できる。
【０１３４】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。
【０１３５】他の方法として、熱硬化性樹脂層５０Ａは
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。
【０１３６】なお、本工程では分離溝６１と熱硬化性樹
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。
【０１３７】また本工程では、他の実施例として熱硬化
性樹脂の代わりにUV硬化樹脂を用いることもできる。す
なわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後
に、ＵＶ照射、現像して本硬化すると、分離溝６１およ
び導電パターン５１の所望の表面を被覆するようにUV硬
化樹脂層を形成することができる。この場合は、次の第
３の工程を一緒に行うので、工程が簡単になる。
性樹脂の代わりにUV硬化樹脂を用いることもできる。す
なわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後
に、ＵＶ照射、現像して本硬化すると、分離溝６１およ
び導電パターン５１の所望の表面を被覆するようにUV硬
化樹脂層を形成することができる。この場合は、次の第
３の工程を一緒に行うので、工程が簡単になる。
【０１３８】第３の工程は、図２０に示す如く、所望の
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出することにある。
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出することにある。
【０１３９】本工程では、直接描画のレーザーエッチン
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１を露出させる。レーザーとしては、炭酸
ガスレーザーが好ましいが、エキシマレーザーやＹＡＧ
レ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発
させた後、開口部の底部に残査がある場合は、過マンガ
ン酸ソーダまたは過硫酸アンモニウム等でウェットエッ
チングもしくはエキシマレーザー等でドライエッチング
し、この残査を取り除く。
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１を露出させる。レーザーとしては、炭酸
ガスレーザーが好ましいが、エキシマレーザーやＹＡＧ
レ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発
させた後、開口部の底部に残査がある場合は、過マンガ
ン酸ソーダまたは過硫酸アンモニウム等でウェットエッ
チングもしくはエキシマレーザー等でドライエッチング
し、この残査を取り除く。
【０１４０】第４の工程は、図２１に示す如く、露出さ
れた導電パターン５１に導電被膜５４を形成する。
れた導電パターン５１に導電被膜５４を形成する。
【０１４１】この導電被膜５４は残された熱硬化性樹脂
層５０Ａをマスクとして用い、金、銀あるいはパラジュ
ームを電界あるいは無電界メッキで付着され、ボンディ
ングパッドとして活用される。
層５０Ａをマスクとして用い、金、銀あるいはパラジュ
ームを電界あるいは無電界メッキで付着され、ボンディ
ングパッドとして活用される。
【０１４２】例えば銀被膜は、金線と接着するし、ロウ
材とも接着する。また銀の導電被膜にはＡｕ細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
てこれらの導電被膜５４をそのままボンディングパッド
として活用できるメリットを有する。
材とも接着する。また銀の導電被膜にはＡｕ細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
てこれらの導電被膜５４をそのままボンディングパッド
として活用できるメリットを有する。
【０１４３】中央に位置する導電パターン５１は熱硬化
性樹脂層５０Ａはそのまま残されて導電パターン５１を
覆い、周辺のボンディングパッドとして活用される導電
パターン５１のみを露出して導電被膜５４を形成する。
性樹脂層５０Ａはそのまま残されて導電パターン５１を
覆い、周辺のボンディングパッドとして活用される導電
パターン５１のみを露出して導電被膜５４を形成する。
【０１４４】上述したリードフレームの製造方法では、
導電箔６０全体にリードＬとなる導電パターン５１を設
け、アイランドＨを無くすることができるので、導電パ
ターン５１の引き回しが容易になる利点がある。半導体
装置の製造方法を説明する第５の実施の形態図１５に示
す板状体あるいは図１６から図２１に示すリードフレー
ムを用いた半導体装置の製造方法を説明する。なお前述
した実施の形態と共通する構成要素には同一符号を付し
た。
導電箔６０全体にリードＬとなる導電パターン５１を設
け、アイランドＨを無くすることができるので、導電パ
ターン５１の引き回しが容易になる利点がある。半導体
装置の製造方法を説明する第５の実施の形態図１５に示
す板状体あるいは図１６から図２１に示すリードフレー
ムを用いた半導体装置の製造方法を説明する。なお前述
した実施の形態と共通する構成要素には同一符号を付し
た。
【０１４５】本発明は、熱硬化性樹脂層上に半導体素子
を固着する工程と、前記半導体素子の電極と所望の前記
導電パターンとを電気的に接続する接続手段を形成する
工程と、各半導体素子搭載領域の前記半導体素子を一括
して被覆し、前記分離溝に充填されるように絶縁性樹脂
で共通モールドする工程と、前記分離溝を設けていない
厚み部分の前記導電箔を除去する工程と、複数個の前記
ブロックを前記絶縁性樹脂を当接させて粘着シートに貼
り付ける工程と、前記粘着シートに貼り付けられた状態
で前記ブロックの各半導体素子搭載領域の前記半導体素
子の特性の測定を行う工程と、前記粘着シートに貼り付
けられた状態で前記ブロックの前記絶縁性樹脂を各半導
体素子搭載領域毎にダイシングにより分離する工程とか
ら構成されている。
を固着する工程と、前記半導体素子の電極と所望の前記
導電パターンとを電気的に接続する接続手段を形成する
工程と、各半導体素子搭載領域の前記半導体素子を一括
して被覆し、前記分離溝に充填されるように絶縁性樹脂
で共通モールドする工程と、前記分離溝を設けていない
厚み部分の前記導電箔を除去する工程と、複数個の前記
ブロックを前記絶縁性樹脂を当接させて粘着シートに貼
り付ける工程と、前記粘着シートに貼り付けられた状態
で前記ブロックの各半導体素子搭載領域の前記半導体素
子の特性の測定を行う工程と、前記粘着シートに貼り付
けられた状態で前記ブロックの前記絶縁性樹脂を各半導
体素子搭載領域毎にダイシングにより分離する工程とか
ら構成されている。
【０１４６】第１の工程は、図２２に示す如く、各半導
体素子搭載領域６５の熱硬化性樹脂層５０Ａ上に半導体
素子５２を絶縁性接着剤５８で固着し、各半導体素子搭
載領域６５の半導体素子５２の電極と所望の導電パター
ン５１とを電気的に接続する接続手段を形成することに
ある。
体素子搭載領域６５の熱硬化性樹脂層５０Ａ上に半導体
素子５２を絶縁性接着剤５８で固着し、各半導体素子搭
載領域６５の半導体素子５２の電極と所望の導電パター
ン５１とを電気的に接続する接続手段を形成することに
ある。
【０１４７】半導体素子５２としては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。更に半導体素子５２は複数
個のＩＣチップを積み重ねたり、平面的に配置しても良
い。
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。更に半導体素子５２は複数
個のＩＣチップを積み重ねたり、平面的に配置しても良
い。
【０１４８】ここでは、ベアのＩＣチップ５２が熱硬化
性樹脂層５０Ａ上にエポキシ樹脂等の絶縁接着剤５８で
固着され、ＩＣチップ５２の各電極と各半導体素子搭載
領域６５の周囲に配列された導電パターン５１上の導電
被膜５４とが熱圧着によるボールボンディングあるいは
超音波によるウェッヂボンディング等により固着された
ボンディングワイヤー５５を介して接続される。
性樹脂層５０Ａ上にエポキシ樹脂等の絶縁接着剤５８で
固着され、ＩＣチップ５２の各電極と各半導体素子搭載
領域６５の周囲に配列された導電パターン５１上の導電
被膜５４とが熱圧着によるボールボンディングあるいは
超音波によるウェッヂボンディング等により固着された
ボンディングワイヤー５５を介して接続される。
【０１４９】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、回路素子５２の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。
パターン５１が集積されているので、回路素子５２の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。
【０１５０】第２の工程は、図２３に示す如く、各半導
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。
【０１５１】本工程では、図２３Ａに示す如く、既に前
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止
用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化
性樹脂を用いればお互いに馴染みが良いのでより強力な
接着強度を得られる。更に強い接着強度を実現するには
封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性
樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射し
て熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化す
ると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性
樹脂５０Ｂとで一体となりより導電パターン５１が支持
されている。
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止
用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化
性樹脂を用いればお互いに馴染みが良いのでより強力な
接着強度を得られる。更に強い接着強度を実現するには
封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性
樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射し
て熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化す
ると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性
樹脂５０Ｂとで一体となりより導電パターン５１が支持
されている。
【０１５２】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
【０１５３】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図２３Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０で共通にモールドを行う。この
ために従来のトランスファーモールド等の様に各半導体
素子搭載領域を個別にモールドする方法に比べて、大幅
な樹脂量の削減が図れ、モールド金型の共通化も図れ
る。
るいはインジェクションモールドする際に、図２３Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０で共通にモールドを行う。この
ために従来のトランスファーモールド等の様に各半導体
素子搭載領域を個別にモールドする方法に比べて、大幅
な樹脂量の削減が図れ、モールド金型の共通化も図れ
る。
【０１５４】導電箔６０表面に被覆された封止用絶縁性
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。
【０１５５】本工程の特徴は、封止用絶縁性樹脂５０Ｂ
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板を採用して導電路を形成しているが、本発
明では、支持基板となる導電箔６０は、電極材料として
必要な材料である。そのため、構成材料を極力省いて作
業できるメリットを有し、コストの低下も実現できる。
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板を採用して導電路を形成しているが、本発
明では、支持基板となる導電箔６０は、電極材料として
必要な材料である。そのため、構成材料を極力省いて作
業できるメリットを有し、コストの低下も実現できる。
【０１５６】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂ
をモールドする際、金型への搬送、金型への実装の作業
が非常に楽になる特徴を有する。
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂ
をモールドする際、金型への搬送、金型への実装の作業
が非常に楽になる特徴を有する。
【０１５７】第３の工程は、同様に図２３Ａに示す如
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。
【０１５８】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【０１５９】実験では研磨装置または研削装置により全
面を約１００μｍ程度削り、分離溝６１から熱硬化性樹
脂層５０Ａを露出させている。この露出される面を図２
３Ａでは点線で示している。その結果、約３０μｍの厚
さの導電パターン５１となって分離される。また、熱硬
化性樹脂層５０Ａが露出する手前まで、導電箔６０を全
面ウェトエッチングし、その後、研磨または研削装置に
より全面を削り、熱硬化性樹脂層５０Ａを露出させても
良い。更に、導電箔６０を点線まで全面ウェトエッチン
グして熱硬化性樹脂層５０Ａを露出させても良い。
面を約１００μｍ程度削り、分離溝６１から熱硬化性樹
脂層５０Ａを露出させている。この露出される面を図２
３Ａでは点線で示している。その結果、約３０μｍの厚
さの導電パターン５１となって分離される。また、熱硬
化性樹脂層５０Ａが露出する手前まで、導電箔６０を全
面ウェトエッチングし、その後、研磨または研削装置に
より全面を削り、熱硬化性樹脂層５０Ａを露出させても
良い。更に、導電箔６０を点線まで全面ウェトエッチン
グして熱硬化性樹脂層５０Ａを露出させても良い。
【０１６０】この結果、熱硬化性樹脂層５０Ａに導電パ
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の回路装置５３は図１６に示し
た従来の裏面電極１０、１１のように段差が設けられな
いため、マウント時に半田等の表面張力でそのまま水平
に移動してセルフアラインできる特徴を有する。
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の回路装置５３は図１６に示し
た従来の裏面電極１０、１１のように段差が設けられな
いため、マウント時に半田等の表面張力でそのまま水平
に移動してセルフアラインできる特徴を有する。
【０１６１】更に、導電パターン５１の裏面処理を行
い、図２４に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。
い、図２４に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。
【０１６２】以下の測定およびダイシングの工程は前述
した第３の実施の形態の図１２から図１４と共通するの
で、ここでは説明を省略する。板状体およびリードフレ
ームを説明する第６の実施の形態本発明に依る板状体
は、平坦な第１の主面４１と第２の主面４２を有する導
電箔６０と、前記導電箔６０の前記第１の主面４１から
設けられ且つ前記導電箔６０の厚みの途中まで除去して
設けた分離溝６１で分離して形成された導電パターン５
１と、前記分離溝６１および前記導電パターン５１を被
覆した熱硬化性樹脂層５０Ａと、所望の前記導電パター
ン５１と接続され、前記熱硬化性樹脂層５０Ａ上に設け
た多層導電パターン７１とから構成されている。
した第３の実施の形態の図１２から図１４と共通するの
で、ここでは説明を省略する。板状体およびリードフレ
ームを説明する第６の実施の形態本発明に依る板状体
は、平坦な第１の主面４１と第２の主面４２を有する導
電箔６０と、前記導電箔６０の前記第１の主面４１から
設けられ且つ前記導電箔６０の厚みの途中まで除去して
設けた分離溝６１で分離して形成された導電パターン５
１と、前記分離溝６１および前記導電パターン５１を被
覆した熱硬化性樹脂層５０Ａと、所望の前記導電パター
ン５１と接続され、前記熱硬化性樹脂層５０Ａ上に設け
た多層導電パターン７１とから構成されている。
【０１６３】また本発明のリードフレームは、平坦な第
１の主面４１と第２の主面４２を有する導電箔６０と、
前記導電箔６０の前記第１の主面４１から設けられ且つ
前記導電箔６０の厚みの途中まで除去して設けた分離溝
６１で分離して形成された導電パターン５１と、前記分
離溝６１および前記導電パターン５１を被覆した熱硬化
性樹脂層５０Ａと、所望の前記導電パターン５１と接続
され、前記熱硬化性樹脂層５０Ａ上に設けた多層導電パ
ターン７１とを備え、半導体素子搭載領域６５を前記多
層導電パターン７１上に設け、半導体素子と電気的に接
続される前記多層導電パターン７１は所望の前記導電パ
ターン５１と接続されて構成される。
１の主面４１と第２の主面４２を有する導電箔６０と、
前記導電箔６０の前記第１の主面４１から設けられ且つ
前記導電箔６０の厚みの途中まで除去して設けた分離溝
６１で分離して形成された導電パターン５１と、前記分
離溝６１および前記導電パターン５１を被覆した熱硬化
性樹脂層５０Ａと、所望の前記導電パターン５１と接続
され、前記熱硬化性樹脂層５０Ａ上に設けた多層導電パ
ターン７１とを備え、半導体素子搭載領域６５を前記多
層導電パターン７１上に設け、半導体素子と電気的に接
続される前記多層導電パターン７１は所望の前記導電パ
ターン５１と接続されて構成される。
【０１６４】本発明の板状体およびリードフレームは多
層導電パターン７１の採用により導電パターン５１とで
多層配線を実現したことにある。多層導電パターン７１
としては、Ｃｕを無電界および電界メッキして熱硬化性
樹脂層５０Ａ表面に付着した導電膜が用いられ、電気的
接続を求められる個所の導電パターン５１は予め熱硬化
性樹脂層５０Ａを選択的に除去することで多層導電パタ
ーン７１との接続ができる。この結果、半導体素子５２
の下には導電パターン５１および多層導電パターン７１
が自由に配線でき、内部の配線を含めた多層配線を実現
できる。半導体素子５２の各電極パッドは周辺に設けた
多層導電パターン７１の一部で形成されるボンデイング
パッドと供する導電被膜５４にボンディングワイヤー５
５で接続されている。
層導電パターン７１の採用により導電パターン５１とで
多層配線を実現したことにある。多層導電パターン７１
としては、Ｃｕを無電界および電界メッキして熱硬化性
樹脂層５０Ａ表面に付着した導電膜が用いられ、電気的
接続を求められる個所の導電パターン５１は予め熱硬化
性樹脂層５０Ａを選択的に除去することで多層導電パタ
ーン７１との接続ができる。この結果、半導体素子５２
の下には導電パターン５１および多層導電パターン７１
が自由に配線でき、内部の配線を含めた多層配線を実現
できる。半導体素子５２の各電極パッドは周辺に設けた
多層導電パターン７１の一部で形成されるボンデイング
パッドと供する導電被膜５４にボンディングワイヤー５
５で接続されている。
【０１６５】上述したリードフレームの製造方法を図２
５から図３１を参照して説明する。
５から図３１を参照して説明する。
【０１６６】本発明は、導電箔６０を用意し、少なくと
も半導体素子搭載領域６５を多数個形成する導電パター
ン５１を除く領域の前記導電箔６０に前記導電箔６０の
厚みよりも浅い分離溝６１を形成して導電パターン５１
を形成する工程と、熱硬化性樹脂で分離溝６１および導
電パターン５１を被覆する工程と、所定の導電パターン
５１表面をレーザーエッチングで露出する工程と、露出
された導電パターン５１に接触し熱硬化性樹脂層５０Ａ
表面にＣｕメッキにより導電膜を形成し、所定のパター
ンにエッチングして多層導電パターン７１を形成する工
程と、露出された多層導電パターン７１に選択的に導電
被膜を形成する工程とから構成される。
も半導体素子搭載領域６５を多数個形成する導電パター
ン５１を除く領域の前記導電箔６０に前記導電箔６０の
厚みよりも浅い分離溝６１を形成して導電パターン５１
を形成する工程と、熱硬化性樹脂で分離溝６１および導
電パターン５１を被覆する工程と、所定の導電パターン
５１表面をレーザーエッチングで露出する工程と、露出
された導電パターン５１に接触し熱硬化性樹脂層５０Ａ
表面にＣｕメッキにより導電膜を形成し、所定のパター
ンにエッチングして多層導電パターン７１を形成する工
程と、露出された多層導電パターン７１に選択的に導電
被膜を形成する工程とから構成される。
【０１６７】第１の工程は、図２５から図２７に示すよ
うに、第１の主面４１と第２の主面４２とを導電箔６０
を用意し、少なくとも半導体素子搭載領域６５を多数個
形成する導電パターン５１を除く領域の導電箔６０に導
電箔６０の厚みよりも浅い分離溝６１を形成してブロッ
ク６２毎の導電パターン５１を形成することにある。
うに、第１の主面４１と第２の主面４２とを導電箔６０
を用意し、少なくとも半導体素子搭載領域６５を多数個
形成する導電パターン５１を除く領域の導電箔６０に導
電箔６０の厚みよりも浅い分離溝６１を形成してブロッ
ク６２毎の導電パターン５１を形成することにある。
【０１６８】本工程では、まず図２５Ａの如く、シート
状の導電箔６０を用意する。この導電箔６０は、ロウ材
の付着性、ボンディング性、メッキ性が考慮されてその
材料が選択され、材料としては、Ｃｕを主材料とした導
電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の
合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−
Ｃｕ−Ａｌの積層体等が採用される。
状の導電箔６０を用意する。この導電箔６０は、ロウ材
の付着性、ボンディング性、メッキ性が考慮されてその
材料が選択され、材料としては、Ｃｕを主材料とした導
電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の
合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−
Ｃｕ−Ａｌの積層体等が採用される。
【０１６９】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは１
２５μｍの銅箔を採用した。しかし３００μｍ以上でも
１０μｍ以下でも基本的には良い。後述するように、導
電箔６０の厚みよりも浅い分離溝６１が形成できればよ
い。
ると１０μｍ〜３００μｍ程度が好ましく、ここでは１
２５μｍの銅箔を採用した。しかし３００μｍ以上でも
１０μｍ以下でも基本的には良い。後述するように、導
電箔６０の厚みよりも浅い分離溝６１が形成できればよ
い。
【０１７０】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【０１７１】具体的には、図２５Ｂに示す如く、短冊状
の導電箔６０に多数の半導体素子搭載領域６５が形成さ
れるブロック６２が４〜５個離間して並べられる。各ブ
ロック６２間にはスリット６３が設けられ、モールド工
程等での加熱処理で発生する導電箔６０の応力を吸収す
る。また導電箔６０の上下周端にはインデックス孔６４
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。
の導電箔６０に多数の半導体素子搭載領域６５が形成さ
れるブロック６２が４〜５個離間して並べられる。各ブ
ロック６２間にはスリット６３が設けられ、モールド工
程等での加熱処理で発生する導電箔６０の応力を吸収す
る。また導電箔６０の上下周端にはインデックス孔６４
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。
【０１７２】続いて、ブロック６２毎の導電パターン５
１を形成する。
１を形成する。
【０１７３】まず、図２６に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図２７Ａに示す如く、ホトレジストＰＲを介し
て導電箔６０を選択的にエッチングする。
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図２７Ａに示す如く、ホトレジストＰＲを介し
て導電箔６０を選択的にエッチングする。
【０１７４】エッチングにより形成された分離溝６１の
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。
【０１７５】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
【０１７６】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【０１７７】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
【０１７８】図２７Ｂに具体的な導電パターン５１を示
す。本図は図２５Ｂで示したブロック６２の１個を拡大
したものに対応する。黒く塗られた部分の１個が１つの
半導体素子搭載領域６５であり、導電パターン５１を構
成し、１つのブロック６２には５行５列のマトリックス
状に多数の半導体素子搭載領域６５が配列され、各半導
体素子搭載領域６５毎に同一の導電パターン５１が設け
られている。各ブロックの周辺には枠状のパターン６６
が設けられ、それと少し離間してその内側にダイシング
時の位置合わせマーク６７が設けられている。枠状のパ
ターン６６はモールド金型との嵌合に使用され、また導
電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補
強をする働きを有する。
す。本図は図２５Ｂで示したブロック６２の１個を拡大
したものに対応する。黒く塗られた部分の１個が１つの
半導体素子搭載領域６５であり、導電パターン５１を構
成し、１つのブロック６２には５行５列のマトリックス
状に多数の半導体素子搭載領域６５が配列され、各半導
体素子搭載領域６５毎に同一の導電パターン５１が設け
られている。各ブロックの周辺には枠状のパターン６６
が設けられ、それと少し離間してその内側にダイシング
時の位置合わせマーク６７が設けられている。枠状のパ
ターン６６はモールド金型との嵌合に使用され、また導
電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補
強をする働きを有する。
【０１７９】第２の工程は、図２８に示す如く、分離溝
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。
６１および導電パターン５１の表面を被覆するように熱
硬化性樹脂層５０Ａを形成することにある。
【０１８０】本工程は本発明の特徴とする工程であり、
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１の表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１表面に塗布し、８０℃から１００℃の加
熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃
から１７０℃で１．５時間程度加熱して本硬化して形成
される。従って、半硬化の状態では熱硬化性樹脂はＢス
テージの状態であり、熱硬化されていない。
【０１８１】また熱硬化性樹脂層５０Ａにはシリカ、ア
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、第１の導電パターン５１を形成する銅の熱膨張
係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅と
の熱膨張係数のミスマッチを改善できる。
ルミナ等のフィラーを混入して導電パターン５１との熱
膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱
膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入
りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃
であり、第１の導電パターン５１を形成する銅の熱膨張
係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅と
の熱膨張係数のミスマッチを改善できる。
【０１８２】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１をよりファインパターンに形成できる利点が得ら
れる。
【０１８３】他の方法として、熱硬化性樹脂層５０Ａは
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１表面に付着する方法も採用で
きる。熱硬化性樹脂フィルムをその表面をクッション紙
で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃
から１７０℃で加熱して溶融したエポキシ樹脂で分離溝
６１および導電パターン５１表面を被覆した状態で本硬
化させる。
【０１８４】なお、本工程では分離溝６１と熱硬化性樹
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。
【０１８５】また本工程では、他の実施例として熱硬化
性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることも
できる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗
膜した後に、ＵＶ照射、現像して本硬化すると、分離溝
６１および導電パターン５１の所望の表面を被覆するよ
うにＵＶ硬化樹脂を形成することができる。この場合
は、次の第３の工程を一緒に行うので、工程が簡単にな
る。
性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることも
できる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗
膜した後に、ＵＶ照射、現像して本硬化すると、分離溝
６１および導電パターン５１の所望の表面を被覆するよ
うにＵＶ硬化樹脂を形成することができる。この場合
は、次の第３の工程を一緒に行うので、工程が簡単にな
る。
【０１８６】第３の工程は、図２９に示す如く、所望の
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出し、多層導電パターン７１
を形成するための導電メッキ膜７４を付着することにあ
る。
導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザ
ーエッチングで除去して露出し、多層導電パターン７１
を形成するための導電メッキ膜７４を付着することにあ
る。
【０１８７】本工程では、直接描画でレーザーエッチン
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１に貫通孔７３を設けて選択的に露出させ
る。レーザーとしては、炭酸ガスレーザーが好ましい
が、エキシマレーザーやＹＡＧレ−ザーも利用できる。
またレーザーで絶縁樹脂を蒸発させた後、開口部の底部
に残査がある場合は、過マンガン酸ソーダまたは過硫酸
アンモニウム等でウェットエッチングもしくはエキシマ
レーザー等でドライエッチングし、この残査を取り除
く。
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１に貫通孔７３を設けて選択的に露出させ
る。レーザーとしては、炭酸ガスレーザーが好ましい
が、エキシマレーザーやＹＡＧレ−ザーも利用できる。
またレーザーで絶縁樹脂を蒸発させた後、開口部の底部
に残査がある場合は、過マンガン酸ソーダまたは過硫酸
アンモニウム等でウェットエッチングもしくはエキシマ
レーザー等でドライエッチングし、この残査を取り除
く。
【０１８８】続いて、同様に図２９に示す如く、貫通孔
７３および熱硬化性樹脂層５０Ａ表面に導電メッキ膜７
４を形成する。
７３および熱硬化性樹脂層５０Ａ表面に導電メッキ膜７
４を形成する。
【０１８９】貫通孔７３を含む熱硬化性樹脂層５０Ａ全
面に導電メッキ膜７４をマスクなしで形成する。この導
電メッキ膜７４は無電解メッキと電解メッキの両方で形
成され、ここでは、無電解メッキにより約２μｍのＣｕ
を少なくとも貫通孔７３を含む熱硬化性樹脂層５０Ａ全
面に形成する。これにより導電メッキ膜７４と導電パタ
ーン５１が電気的に導通するため、導電箔６０で連結さ
れた導電パターン５１を電極にして電解メッキを行い、
約２０μｍのＣｕをメッキする。これにより貫通孔７３
はＣｕの導電メッキ膜７４で埋め込まれる。また導電メ
ッキ膜７４は、ここではＣｕを採用したが、Ａｕ、Ａ
ｇ、Ｐｄ等を採用しても良い。またマスクを使用して部
分メッキをしても良い。
面に導電メッキ膜７４をマスクなしで形成する。この導
電メッキ膜７４は無電解メッキと電解メッキの両方で形
成され、ここでは、無電解メッキにより約２μｍのＣｕ
を少なくとも貫通孔７３を含む熱硬化性樹脂層５０Ａ全
面に形成する。これにより導電メッキ膜７４と導電パタ
ーン５１が電気的に導通するため、導電箔６０で連結さ
れた導電パターン５１を電極にして電解メッキを行い、
約２０μｍのＣｕをメッキする。これにより貫通孔７３
はＣｕの導電メッキ膜７４で埋め込まれる。また導電メ
ッキ膜７４は、ここではＣｕを採用したが、Ａｕ、Ａ
ｇ、Ｐｄ等を採用しても良い。またマスクを使用して部
分メッキをしても良い。
【０１９０】第４の工程は、図３０に示す如く、導電メ
ッキ膜７４を所望のパターンにエッチングして多層導電
パターン７１を形成することにある。
ッキ膜７４を所望のパターンにエッチングして多層導電
パターン７１を形成することにある。
【０１９１】導電メッキ膜７４上に所望のパターンのホ
トレジスト層で被覆し、ボンディングパッドとなる導電
被膜５４およびボンディングパッドから中央に延在され
る多層導電パターン７１をケミカルエッチングにより形
成する。導電メッキ膜７４はＣｕを主材料とするもので
あるので、エッチング液は、塩化第２鉄または塩化第２
銅を用いれば良い。具体的なパターンは後で図３５を参
照して説明する。
トレジスト層で被覆し、ボンディングパッドとなる導電
被膜５４およびボンディングパッドから中央に延在され
る多層導電パターン７１をケミカルエッチングにより形
成する。導電メッキ膜７４はＣｕを主材料とするもので
あるので、エッチング液は、塩化第２鉄または塩化第２
銅を用いれば良い。具体的なパターンは後で図３５を参
照して説明する。
【０１９２】導電メッキ膜７４は厚さが５〜２０μｍ程
度に形成されているので、多層導電パターン７１は２０
μｍ以下のファインパターンに形成できる利点がある。
度に形成されているので、多層導電パターン７１は２０
μｍ以下のファインパターンに形成できる利点がある。
【０１９３】第５の工程は、図３１に示す如く、露出さ
れた多層導電パターン７１に導電被膜５４を形成する。
れた多層導電パターン７１に導電被膜５４を形成する。
【０１９４】多層導電パターン７１はオーバーコート樹
脂等の絶縁被膜７５で被覆される。絶縁被膜７５として
は、溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で
付着し、熱硬化させると良い。なお絶縁被膜７５として
フォトソルダーレジストを用い、露光現像して選択的に
残す方法もできる。
脂等の絶縁被膜７５で被覆される。絶縁被膜７５として
は、溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で
付着し、熱硬化させると良い。なお絶縁被膜７５として
フォトソルダーレジストを用い、露光現像して選択的に
残す方法もできる。
【０１９５】次に、多層導電パターン７１のボンディン
グパッドと供する部分を除いてホトレジスト層でマスク
して、レーザーエッチングにより絶縁被膜７５を選択的
に取り除き、多層導電パターン７１を選択的に露出させ
る。レーザーとしては、炭酸ガスレーザーが好ましい
が、エキシマレーザーやＹＡＧレ−ザーも利用できる。
またレーザーで絶縁樹脂を蒸発させた後、開口部の底部
に残査がある場合は、過マンガン酸ソーダまたは過硫酸
アンモニウム等でウェットエッチングもしくはエキシマ
レーザー等でドライエッチングし、この残査を取り除
く。
グパッドと供する部分を除いてホトレジスト層でマスク
して、レーザーエッチングにより絶縁被膜７５を選択的
に取り除き、多層導電パターン７１を選択的に露出させ
る。レーザーとしては、炭酸ガスレーザーが好ましい
が、エキシマレーザーやＹＡＧレ−ザーも利用できる。
またレーザーで絶縁樹脂を蒸発させた後、開口部の底部
に残査がある場合は、過マンガン酸ソーダまたは過硫酸
アンモニウム等でウェットエッチングもしくはエキシマ
レーザー等でドライエッチングし、この残査を取り除
く。
【０１９６】この導電被膜５４は残された絶縁被膜７５
をマスクとして用い、金、銀あるいはパラジュームを電
界あるいは無電界メッキで付着され、ボンディングパッ
ドとして活用される。
をマスクとして用い、金、銀あるいはパラジュームを電
界あるいは無電界メッキで付着され、ボンディングパッ
ドとして活用される。
【０１９７】例えば銀被膜は、金線と接着するし、ロウ
材とも接着する。また銀の導電被膜にはＡｕ細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
てこれらの導電被膜５４をそのままボンディングパッド
として活用できるメリットを有する。
材とも接着する。また銀の導電被膜にはＡｕ細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
てこれらの導電被膜５４をそのままボンディングパッド
として活用できるメリットを有する。
【０１９８】図３５を参照して、具体化された本発明の
リードフレームを説明する。まず、実線で示すパターン
は多層導電パターン７１であり、点線で示すパターンは
導電パターン５１である。多層導電パターン７１は半導
体ベアチップ５２を取り巻くようにボンディングパッド
として働く導電被膜５４が周辺に設けられ、一部では２
段に配置されて多パッドを有する半導体ベアチップ５２
に対応している。ボンディングパッドは半導体ベアチッ
プ５２の対応する電極パッド７５とボンディングワイヤ
ー５５で接続され、ボンディングパッドからファインパ
ターンの多層導電パターン７１が半導体ベアチップ５２
の下に多数延在されて、黒丸で示す貫通孔７３で導電パ
ターン５１と接続されている。
リードフレームを説明する。まず、実線で示すパターン
は多層導電パターン７１であり、点線で示すパターンは
導電パターン５１である。多層導電パターン７１は半導
体ベアチップ５２を取り巻くようにボンディングパッド
として働く導電被膜５４が周辺に設けられ、一部では２
段に配置されて多パッドを有する半導体ベアチップ５２
に対応している。ボンディングパッドは半導体ベアチッ
プ５２の対応する電極パッド７５とボンディングワイヤ
ー５５で接続され、ボンディングパッドからファインパ
ターンの多層導電パターン７１が半導体ベアチップ５２
の下に多数延在されて、黒丸で示す貫通孔７３で導電パ
ターン５１と接続されている。
【０１９９】斯かる構造であれば、２００以上のパッド
を有する半導体回路素子でも、多層導電パターン７１の
ファインパターンを利用して所望の導電パターン５１ま
で多層配線構造で延在でき、導電パターン５１に設けら
れた裏面電極５６から外部回路への接続が行える。な
お、図３５では熱硬化性樹脂層５０Ａおよび封止用絶縁
性樹脂５０Ｂ等は説明のために省略している。
を有する半導体回路素子でも、多層導電パターン７１の
ファインパターンを利用して所望の導電パターン５１ま
で多層配線構造で延在でき、導電パターン５１に設けら
れた裏面電極５６から外部回路への接続が行える。な
お、図３５では熱硬化性樹脂層５０Ａおよび封止用絶縁
性樹脂５０Ｂ等は説明のために省略している。
【０２００】上述した板状体またはリードフレームは、
導電パターンと多層導電パターンで多層配線を実現でき
るので、極めてパッド数の多い半導体チップでも実装可
能となり、高価なリードフレームを用いない実装構造を
実現できる。半導体装置の製造方法を説明する第７の実
施の形態上述した板状体またはリードフレームを用いた
半導体装置の製造方法を図３２から図３４を参照して説
明する。
導電パターンと多層導電パターンで多層配線を実現でき
るので、極めてパッド数の多い半導体チップでも実装可
能となり、高価なリードフレームを用いない実装構造を
実現できる。半導体装置の製造方法を説明する第７の実
施の形態上述した板状体またはリードフレームを用いた
半導体装置の製造方法を図３２から図３４を参照して説
明する。
【０２０１】本発明の製造方法は、多層導電パターン７
１を覆う絶縁被膜７５上に半導体素子５２を固着する工
程と、前記半導体素子５２の電極と所望の前記多層導電
パターン７１とを電気的に接続する接続手段を形成する
工程と、各半導体素子搭載領域６５の前記半導体素子５
２を一括して被覆し、封止用絶縁性樹脂５０Ｂで共通モ
ールドする工程と、前記分離溝６１を設けていない厚み
部分の前記導電箔６０を除去する工程と、複数個の前記
ブロック６２を前記封止用絶縁性樹脂５０Ｂを当接させ
て粘着シートに貼り付ける工程と、前記粘着シートに貼
り付けられた状態で前記ブロックの各半導体素子搭載領
域６５の前記半導体素子５２の特性の測定を行う工程
と、前記粘着シートに貼り付けられた状態で前記ブロッ
クの前記絶縁性樹脂を各半導体素子搭載領域６５毎にダ
イシングにより分離する工程とから構成されている。
１を覆う絶縁被膜７５上に半導体素子５２を固着する工
程と、前記半導体素子５２の電極と所望の前記多層導電
パターン７１とを電気的に接続する接続手段を形成する
工程と、各半導体素子搭載領域６５の前記半導体素子５
２を一括して被覆し、封止用絶縁性樹脂５０Ｂで共通モ
ールドする工程と、前記分離溝６１を設けていない厚み
部分の前記導電箔６０を除去する工程と、複数個の前記
ブロック６２を前記封止用絶縁性樹脂５０Ｂを当接させ
て粘着シートに貼り付ける工程と、前記粘着シートに貼
り付けられた状態で前記ブロックの各半導体素子搭載領
域６５の前記半導体素子５２の特性の測定を行う工程
と、前記粘着シートに貼り付けられた状態で前記ブロッ
クの前記絶縁性樹脂を各半導体素子搭載領域６５毎にダ
イシングにより分離する工程とから構成されている。
【０２０２】第１の工程は、図３２に示す如く、各半導
体素子搭載領域６５の絶縁被膜７５上に半導体素子５２
を導電性あるいは絶縁性接着剤５８で固着し、各半導体
素子搭載領域６５の半導体素子５２の電極と所望の多層
導電パターン７１とを電気的に接続する接続手段を形成
することにある。
体素子搭載領域６５の絶縁被膜７５上に半導体素子５２
を導電性あるいは絶縁性接着剤５８で固着し、各半導体
素子搭載領域６５の半導体素子５２の電極と所望の多層
導電パターン７１とを電気的に接続する接続手段を形成
することにある。
【０２０３】半導体素子５２としては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。更に回路素子５２は複数個
のＩＣチップを積み重ねたり、平面的に配置しても良
い。
ダイオード、ＩＣチップ等の半導体素子である。また厚
みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン
の半導体素子も実装できる。更に回路素子５２は複数個
のＩＣチップを積み重ねたり、平面的に配置しても良
い。
【０２０４】ここでは、ベアのＩＣチップ５２が絶縁被
膜７５上にエポキシ樹脂等の絶縁接着剤５８で固着さ
れ、ＩＣチップ５２の各電極と各半導体素子搭載領域６
５の周囲に配列された多層導電パターン７１上の導電被
膜５４とが熱圧着によるボールボンディングあるいは超
音波によるウェッヂボンディング等により固着されたボ
ンディングワイヤー５５を介して接続される。
膜７５上にエポキシ樹脂等の絶縁接着剤５８で固着さ
れ、ＩＣチップ５２の各電極と各半導体素子搭載領域６
５の周囲に配列された多層導電パターン７１上の導電被
膜５４とが熱圧着によるボールボンディングあるいは超
音波によるウェッヂボンディング等により固着されたボ
ンディングワイヤー５５を介して接続される。
【０２０５】本工程では、各ブロック６２に多数の多層
導電パターン７１が集積されているので、半導体素子５
２の固着およびワイヤーボンディングが極めて効率的に
行える利点がある。
導電パターン７１が集積されているので、半導体素子５
２の固着およびワイヤーボンディングが極めて効率的に
行える利点がある。
【０２０６】第２の工程は、図３３に示す如く、各半導
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。
体素子搭載領域６５の半導体素子５２を一括して被覆
し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結
合するように封止用絶縁性樹脂５０Ｂで共通モールドす
ることにある。
【０２０７】本工程では、図３３Ａに示す如く、既に前
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。なお、絶縁被膜７５が熱硬化性樹脂
層５０Ａと絶縁性樹脂５０Ｂの間に介在する形になる
が、絶縁被膜７５は極めて薄く熱硬化性樹脂であるエポ
キシ樹脂等を用いているので、お互いに馴染みが良く強
力な接着強度を得られる。更に強い接着強度を実現する
には封止用絶縁性樹脂５０Ｂでモールドする前に、絶縁
被膜７５の表面をＵＶ照射もしくはプラズマ照射して絶
縁被膜７５表面の樹脂の極性基を活性化すると良い。そ
して熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂと
で一体となりより強力に導電パターン５１が支持されて
いる。
の工程で分離溝６１および複数の導電パターン５１は熱
硬化性樹脂層５０Ａで被覆されているので、封止用絶縁
性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１お
よび導電パターン５１表面に残された熱硬化性樹脂層５
０Ａと結合される。なお、絶縁被膜７５が熱硬化性樹脂
層５０Ａと絶縁性樹脂５０Ｂの間に介在する形になる
が、絶縁被膜７５は極めて薄く熱硬化性樹脂であるエポ
キシ樹脂等を用いているので、お互いに馴染みが良く強
力な接着強度を得られる。更に強い接着強度を実現する
には封止用絶縁性樹脂５０Ｂでモールドする前に、絶縁
被膜７５の表面をＵＶ照射もしくはプラズマ照射して絶
縁被膜７５表面の樹脂の極性基を活性化すると良い。そ
して熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂと
で一体となりより強力に導電パターン５１が支持されて
いる。
【０２０８】本工程で、熱硬化性樹脂層５０Ａと封止用
絶縁性樹脂５０Ｂとの直接の結合を望むときは、前工程
での絶縁被膜７５のエッチング時に同時に多層導電パタ
ーン７１の存在しない部分の絶縁被膜７５を除去すると
良い。
絶縁性樹脂５０Ｂとの直接の結合を望むときは、前工程
での絶縁被膜７５のエッチング時に同時に多層導電パタ
ーン７１の存在しない部分の絶縁被膜７５を除去すると
良い。
【０２０９】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リフェニレンサルファイド等の熱可塑性樹脂はインジェ
クションモールドで実現できる。
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リフェニレンサルファイド等の熱可塑性樹脂はインジェ
クションモールドで実現できる。
【０２１０】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図３３Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０Ｂで共通にモールドを行う。こ
のために従来のトランスファーモールド等の様に各搭載
部を個別にモールドする方法に比べて、大幅な樹脂量の
削減が図れ、モールド金型の共通化も図れる。
るいはインジェクションモールドする際に、図３３Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に半導体素子搭載領域６５を納め、各ブロック毎に１つ
の封止用絶縁性樹脂５０Ｂで共通にモールドを行う。こ
のために従来のトランスファーモールド等の様に各搭載
部を個別にモールドする方法に比べて、大幅な樹脂量の
削減が図れ、モールド金型の共通化も図れる。
【０２１１】導電箔６０表面に被覆された封止用絶縁性
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。
樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１
００μｍ程度が被覆されるように調整されている。この
厚みは、強度を考慮して厚くすることも、薄くすること
も可能である。
【０２１２】本工程の特徴は、封止用絶縁性樹脂５０Ｂ
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板を採用して導電路を形成しているが、本発
明では、支持基板となる導電箔６０は、電極材料として
必要な材料である。そのため、構成材料を極力省いて作
業できるメリットを有し、コストの低下も実現できる。
を被覆するまでは、導電パターン５１となる導電箔６０
が支持基板となることである。従来では、本来必要とし
ない支持基板を採用して導電路を形成しているが、本発
明では、支持基板となる導電箔６０は、電極材料として
必要な材料である。そのため、構成材料を極力省いて作
業できるメリットを有し、コストの低下も実現できる。
【０２１３】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂ
をモールドする際、金型への搬送、金型への実装の作業
が非常に楽になる特徴を有する。
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂ
をモールドする際、金型への搬送、金型への実装の作業
が非常に楽になる特徴を有する。
【０２１４】第３の工程は、同様に図３３Ａに示す如
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。
く、分離溝６１を設けていない厚み部分の導電箔６０を
除去することにある。
【０２１５】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【０２１６】実験では研磨装置または研削装置により全
面を１００μｍ程度削り、分離溝６１から熱硬化性樹脂
層５０Ａを露出させている。この露出される面を図３３
Ａでは点線で示している。その結果、約３０μｍの厚さ
の導電パターン５１となって分離される。また、熱硬化
性樹脂層５０Ａが露出する手前まで、導電箔６０を全面
ウェトエッチングし、その後、研磨または研削装置によ
り全面を削り、熱硬化性樹脂層５０Ａを露出させても良
い。更に、導電箔６０を点線まで全面ウェトエッチング
して熱硬化性樹脂層５０Ａを露出させても良い。
面を１００μｍ程度削り、分離溝６１から熱硬化性樹脂
層５０Ａを露出させている。この露出される面を図３３
Ａでは点線で示している。その結果、約３０μｍの厚さ
の導電パターン５１となって分離される。また、熱硬化
性樹脂層５０Ａが露出する手前まで、導電箔６０を全面
ウェトエッチングし、その後、研磨または研削装置によ
り全面を削り、熱硬化性樹脂層５０Ａを露出させても良
い。更に、導電箔６０を点線まで全面ウェトエッチング
して熱硬化性樹脂層５０Ａを露出させても良い。
【０２１７】この結果、熱硬化性樹脂層５０Ａに導電パ
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の半導体装置５３は従来の裏面
電極のように段差が設けられないため、マウント時に半
田等の表面張力でそのまま水平に移動してセルフアライ
ンできる特徴を有する。
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の半導体装置５３は従来の裏面
電極のように段差が設けられないため、マウント時に半
田等の表面張力でそのまま水平に移動してセルフアライ
ンできる特徴を有する。
【０２１８】更に、導電パターン５１の裏面処理を行
い、図３４に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。
い、図３４に示す最終構造を得る。すなわち、電極を形
成する導電パターン５１を選択的に露出して他の部分を
レジスト層５７で被覆し、半田等の導電材を被着して裏
面電極５６を形成し、半導体装置として完成する。
【０２１９】以降の測定およびダイシング工程は前述し
た第３の実施の形態で説明した図１２から図１４と同じ
であるので、ここでは説明を省略する。以上、本発明で
は、ハーフエッチングされた導電箔を、従来のトランス
ファーモールドの製造装置で採用するリードフレームの
サイズに設計してある。つまり従来のリードフレームと
縦×横のサイズを一致させることで、従来のトランスフ
ァーモールド装置を採用することができる。またトラン
スファーモールド装置のキャビーティのサイズを一致さ
せ、その中に半導体装置をマトリックス状に配置させて
いる。半導体装置のサイズにもよるが、小さければn個
×m個が一つのキャビティで製造でき、大きければこの
個数よりも取り数が少なくなる。しかし半導体装置のサ
イズ形状はどうであれ、従来の金型で、且つ一種類の金
型で種類の異なる半導体装置が製造できる。
た第３の実施の形態で説明した図１２から図１４と同じ
であるので、ここでは説明を省略する。以上、本発明で
は、ハーフエッチングされた導電箔を、従来のトランス
ファーモールドの製造装置で採用するリードフレームの
サイズに設計してある。つまり従来のリードフレームと
縦×横のサイズを一致させることで、従来のトランスフ
ァーモールド装置を採用することができる。またトラン
スファーモールド装置のキャビーティのサイズを一致さ
せ、その中に半導体装置をマトリックス状に配置させて
いる。半導体装置のサイズにもよるが、小さければn個
×m個が一つのキャビティで製造でき、大きければこの
個数よりも取り数が少なくなる。しかし半導体装置のサ
イズ形状はどうであれ、従来の金型で、且つ一種類の金
型で種類の異なる半導体装置が製造できる。
【０２２０】これは、従来の製造装置を活用できる点で
メリットがある。しかし別途新しい製造装置を作る場
合、導電箔のサイズを従来のものと一致させることもな
い。
メリットがある。しかし別途新しい製造装置を作る場
合、導電箔のサイズを従来のものと一致させることもな
い。
【０２２１】また、個別分離の際にダイシング装置を採
用している。半導体装置と半導体装置の間は、少なくと
もダイシングブレードの幅程度にすれば良く、従来のリ
ードフレームを使った個別封止よりもその取り数は大幅
に増加する。よって製造設備を従来から製造されてきた
装置を活用でき、設備投資にかかる費用を少なくできる
点、半導体装置の取り数が増大する点等とから非常に量
産性に富み、プライスダウンにも寄与する優れた製造方
法である。
用している。半導体装置と半導体装置の間は、少なくと
もダイシングブレードの幅程度にすれば良く、従来のリ
ードフレームを使った個別封止よりもその取り数は大幅
に増加する。よって製造設備を従来から製造されてきた
装置を活用でき、設備投資にかかる費用を少なくできる
点、半導体装置の取り数が増大する点等とから非常に量
産性に富み、プライスダウンにも寄与する優れた製造方
法である。
【０２２２】
【発明の効果】以上の説明から明らかなように、本発明
の板状体またはリードフレームは、導電箔をハーフエッ
チングして形成した導電パターンをリードやアイランド
として用いることを特徴とする。この結果、導電パター
ンはエッチングで形成されるので、リードをファインパ
ターン化でき、より微細な板状体またはリードフレーム
が可能となる。
の板状体またはリードフレームは、導電箔をハーフエッ
チングして形成した導電パターンをリードやアイランド
として用いることを特徴とする。この結果、導電パター
ンはエッチングで形成されるので、リードをファインパ
ターン化でき、より微細な板状体またはリードフレーム
が可能となる。
【０２２３】また、リードは導電パターンとして導電箔
と一体で構成されるため、変形や反り等が抑制でき、リ
ードのタイバー、吊りリードを不要とすることができ
る。
と一体で構成されるため、変形や反り等が抑制でき、リ
ードのタイバー、吊りリードを不要とすることができ
る。
【０２２４】更には、封止用絶縁性樹脂で封止した後、
導電箔の裏面を研磨やエッチングすることでリードやア
イランドの分離が可能となり、位置ずれも無く所定の位
置にリードやアイランドを配置することができる。
導電箔の裏面を研磨やエッチングすることでリードやア
イランドの分離が可能となり、位置ずれも無く所定の位
置にリードやアイランドを配置することができる。
【０２２５】また封止用絶縁性樹脂内に、リード全域が
配置されるので、個別分離した後もリードの変形も無く
することができる。
配置されるので、個別分離した後もリードの変形も無く
することができる。
【０２２６】また板状体あるいはリードフレームは主に
Ｃｕを主材料で構成するので、極めて安価で、薄く、小
型の半導体装置を可能にできる。
Ｃｕを主材料で構成するので、極めて安価で、薄く、小
型の半導体装置を可能にできる。
【０２２７】また、分離溝が極めて浅くても低粘度の熱
硬化性樹脂層を分離溝６１を埋め込んで両者の接着強度
を上げているので、導電パターンを微細化でき同時に導
電パターンと封止用絶縁性樹脂との接着強度が強くな
り、薄型でありながら良好な封止構造を実現できる。
硬化性樹脂層を分離溝６１を埋め込んで両者の接着強度
を上げているので、導電パターンを微細化でき同時に導
電パターンと封止用絶縁性樹脂との接着強度が強くな
り、薄型でありながら良好な封止構造を実現できる。
【０２２８】また、導電箔の各ブロックに極めて近接し
て多数の半導体素子搭載領域を形成できるので、極めて
小さい面積で多数の半導体素子を組み立てられるリード
フレームを実現できる。更に多層導電パターンを用いる
と多層配線が可能となり、極めて多ピンの半導体素子の
組立に使用できるリードフレームを実現できる。
て多数の半導体素子搭載領域を形成できるので、極めて
小さい面積で多数の半導体素子を組み立てられるリード
フレームを実現できる。更に多層導電パターンを用いる
と多層配線が可能となり、極めて多ピンの半導体素子の
組立に使用できるリードフレームを実現できる。
【０２２９】また板状体またはリードフレームで製造さ
れる半導体装置は、半導体素子、リードやアイランド等
の導電パターンおよび絶縁性樹脂の必要最小限で構成さ
れ、資源に無駄のない半導体装置となる。よってコスト
を大幅に低減できる半導体装置を実現できる。また絶縁
性樹脂の被覆膜厚、導電箔の厚みを最適値にすることに
より、非常に小型化、薄型化および軽量化された半導体
装置を実現できる。
れる半導体装置は、半導体素子、リードやアイランド等
の導電パターンおよび絶縁性樹脂の必要最小限で構成さ
れ、資源に無駄のない半導体装置となる。よってコスト
を大幅に低減できる半導体装置を実現できる。また絶縁
性樹脂の被覆膜厚、導電箔の厚みを最適値にすることに
より、非常に小型化、薄型化および軽量化された半導体
装置を実現できる。
【０２３０】また導電パターンの裏面のみを絶縁性樹脂
から露出しているため、導電路の裏面が直ちに外部との
接続に供することができ、従来構造のフレキシブルシー
トの如くスルーホール等の加工を不要にできる利点を有
する。
から露出しているため、導電路の裏面が直ちに外部との
接続に供することができ、従来構造のフレキシブルシー
トの如くスルーホール等の加工を不要にできる利点を有
する。
【０２３１】しかも半導体素子が直接あるいは極めて近
接してアイランドや熱硬化性樹脂層上に固着されている
ので、半導体素子から発生する熱をアイランド等の導電
パターンを介して直接実装基板に熱を伝えることができ
る。特にこの放熱により、パワー素子の実装も可能とな
る。
接してアイランドや熱硬化性樹脂層上に固着されている
ので、半導体素子から発生する熱をアイランド等の導電
パターンを介して直接実装基板に熱を伝えることができ
る。特にこの放熱により、パワー素子の実装も可能とな
る。
【図１】本発明の板状体の第１の実施の形態を説明する
図である。
図である。
【図２】本発明のリードフレームの第２の実施の形態を
説明する図である。
説明する図である。
【図３】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。
施の形態を説明する図である。
【図４】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。
施の形態を説明する図である。
【図５】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。
施の形態を説明する図である。
【図６】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。
施の形態を説明する図である。
【図７】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。
施の形態を説明する図である。
【図８】本発明のリードフレームの製造方法の第２の実
施の形態を説明する図である。
施の形態を説明する図である。
【図９】本発明の板状体またはリードフレームを採用し
た半導体装置の製造方法の第３の実施の形態を説明する
図である。
た半導体装置の製造方法の第３の実施の形態を説明する
図である。
【図１０】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
【図１１】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
【図１２】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
【図１３】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
【図１４】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
した半導体装置の製造方法の第３の実施の形態を説明す
る図である。
【図１５】本発明の板状体またはリードフレームの第４
の実施の形態を説明する図である。
の実施の形態を説明する図である。
【図１６】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。
実施の形態を説明する図である。
【図１７】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。
実施の形態を説明する図である。
【図１８】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。
実施の形態を説明する図である。
【図１９】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。
実施の形態を説明する図である。
【図２０】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。
実施の形態を説明する図である。
【図２１】本発明のリードフレームの製造方法の第４の
実施の形態を説明する図である。
実施の形態を説明する図である。
【図２２】本発明のリードフレームを採用した半導体装
置の製造方法の第５の実施の形態を説明する図である。
置の製造方法の第５の実施の形態を説明する図である。
【図２３】本発明のリードフレームを採用した半導体装
置の製造方法の第５の実施の形態を説明する図である。
置の製造方法の第５の実施の形態を説明する図である。
【図２４】本発明のリードフレームを採用した半導体装
置の製造方法の第５の実施の形態を説明する図である。
置の製造方法の第５の実施の形態を説明する図である。
【図２５】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。
方法の第６の実施の形態を説明する図である。
【図２６】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。
方法の第６の実施の形態を説明する図である。
【図２７】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。
方法の第６の実施の形態を説明する図である。
【図２８】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。
方法の第６の実施の形態を説明する図である。
【図２９】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。
方法の第６の実施の形態を説明する図である。
【図３０】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。
方法の第６の実施の形態を説明する図である。
【図３１】本発明の板状体またはリードフレームの製造
方法の第６の実施の形態を説明する図である。
方法の第６の実施の形態を説明する図である。
【図３２】本発明のリードフレームを採用した半導体装
置の製造方法の第７の実施の形態を説明する図である。
置の製造方法の第７の実施の形態を説明する図である。
【図３３】本発明のリードフレームを採用した半導体装
置の製造方法の第７の実施の形態を説明する図である。
置の製造方法の第７の実施の形態を説明する図である。
【図３４】本発明のリードフレームを採用した半導体装
置の製造方法の第７の実施の形態を説明する図である。
置の製造方法の第７の実施の形態を説明する図である。
【図３５】本発明の具体化されたリードフレームの第６
の実施の形態を説明する図である。
の実施の形態を説明する図である。
【図３６】従来のプリント基板への実装構造を説明する
図である。
図である。
【図３７】従来のリードフレームを説明する図である。
【図３８】支持基板としてフレキシブルシートを採用し
た半導体装置を説明する図である。
た半導体装置を説明する図である。
４１ 第１の主面
４２ 第２の主面
５０Ａ 熱硬化性樹脂層
５０Ｂ 封止用絶縁性樹脂
５１ 導電パターン
５４ 導電被膜
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 ５０１Ｗ
(72)発明者 中村 岳史
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
(72)発明者 小林 義幸
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
Ｆターム(参考） 5F061 AA01 BA01 CA21 CB13 DD12
EA03
5F067 AA01 AA10 AB04 BA03 BB01
BC12 BD05 BE06 DA16 DC17
Claims (47)
- 【請求項１】 平坦な第１の主面と第２の主面を有する
導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とを具備することを特徴とする板状体。 - 【請求項２】 前記導電パターンは半導体素子搭載領域
に近接して設けられる複数のリード、前記半導体素子搭
載領域に設けられる半導体素子を搭載するアイランドと
で形成されていることを特徴とした請求項１記載の板状
体。 - 【請求項３】 前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
１に記載された板状体。 - 【請求項４】 前記熱硬化性樹脂層から露出された前記
導電パターン上には前記導電パターンとは異なる金属材
料より成る導電被膜を設けることを特徴とする請求項１
に記載された板状体。 - 【請求項５】 前記導電被膜は金、銀あるいはパラジウ
ムメッキで構成されることを特徴とする請求項４に記載
された板状体。 - 【請求項６】 前記導電被膜は前記リードのボンディン
グ領域と前記アイランドのダイボンディング領域に形成
されることを特徴とする請求項４に記載の板状体。 - 【請求項７】 平坦な第１の主面と第２の主面を有する
導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンの一部を被覆した熱
硬化性樹脂層とを備え、 半導体素子と電気的に接続される前記導電パターンがハ
ーフエッチングされることにより凸状に板状体に形成さ
れることを特徴としたリードフレーム。 - 【請求項８】 前記導電パターンは半導体素子搭載領域
に近接して設けられる複数のリード、前記半導体素子搭
載領域に設けられる半導体素子を搭載するアイランドと
で形成され、前記リードは、先端が半導体素子搭載領域
に近接して設けられることを特徴とする請求項７に記載
のリードフレーム。 - 【請求項９】 前記複数のリードを一単位としたユニッ
トがマトリックス状に配置されることを特徴とする請求
項８に記載のリードフレーム。 - 【請求項１０】 前記複数のリードと前記アイランドを
一単位としたユニットがマトリックス状に配置されるこ
とを特徴とする請求項８に記載のリードフレーム。 - 【請求項１１】 前記アイランドは、前記リードの先端
に囲まれるように形成されることを特徴とする請求項８
から請求項１０のいずれかに記載のリードフレーム。 - 【請求項１２】 前記半導体素子搭載領域は、前記ユニ
ット内に複数設けられることを特徴とする請求項８に記
載のリードフレーム。 - 【請求項１３】 前記導電箔は、Ｃｕ、Ａｌ、Ｆｅ−Ｎ
ｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの
積層体から成ることを特徴とする請求項８〜請求項１２
に記載のリードフレーム。 - 【請求項１４】 前記リードの上面には、前記導電箔と
は異なる材料の導電被膜が形成されることを特徴とする
請求項８から請求項１３のいずれかに記載のリードフレ
ーム。 - 【請求項１５】 前記導電被膜は、Ｎｉ、Ａｕ、Ａｇま
たはＰｄから成ることを特徴とする請求項１４に記載の
リードフレーム。 - 【請求項１６】 前記導電被膜は前記リードのボンディ
ング領域と前記アイランドのダイボンディング領域に形
成されることを特徴とする請求項１４に記載のリードフ
レーム。 - 【請求項１７】 平坦な第１の主面と第２の主面を有す
る導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターン全体を被覆した熱硬
化性樹脂層とを具備することを特徴とする板状体。 - 【請求項１８】 前記導電パターンは半導体素子搭載領
域に近接して設けられる複数のリードのみで形成されて
いることを特徴とした請求項１７記載の板状体。 - 【請求項１９】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項１７に記載された板状体。 - 【請求項２０】 前記熱硬化性樹脂層から露出された前
記導電パターン上には前記導電パターンとは異なる金属
材料より成る導電被膜を設けることを特徴とする請求項
１７に記載された板状体。 - 【請求項２１】 前記導電被膜は金、銀あるいはパラジ
ウムメッキで構成されることを特徴とする請求項２０に
記載された板状体。 - 【請求項２２】 前記導電被膜は前記リードのボンディ
ング領域に形成されることを特徴とする請求項２０に記
載の板状体。 - 【請求項２３】 平坦な第１の主面と第２の主面を有す
る導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンを被覆した熱硬化性
樹脂層とを備え、 半導体素子搭載領域を前記熱硬化性樹脂層上に設け、半
導体素子と前記導電パターンは前記熱硬化性樹脂層と絶
縁されて形成されることを特徴としたリードフレーム。 - 【請求項２４】 前記導電パターンは半導体素子搭載領
域に近接して設けられる複数のリードで形成され、前記
リードは、先端が半導体素子搭載領域に近接して設けら
れることを特徴とする請求項２３に記載のリードフレー
ム。 - 【請求項２５】 前記複数のリードを一単位としたユニ
ットがマトリックス状に配置されることを特徴とする請
求項２４に記載のリードフレーム。 - 【請求項２６】 前記半導体素子搭載領域は、前記ユニ
ット内に複数設けられることを特徴とする請求項２３に
記載のリードフレーム。 - 【請求項２７】 前記導電箔は、Ｃｕ、Ａｌ、Ｆｅ−Ｎ
ｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの
積層体から成ることを特徴とする請求項２３から請求項
２６のいずれかに記載のリードフレーム。 - 【請求項２８】 前記リードの上面には、前記導電箔と
は異なる材料の導電被膜が形成されることを特徴とする
請求項２３から請求項２７のいずれかに記載のリードフ
レーム。 - 【請求項２９】 前記導電被膜は、Ｎｉ、Ａｕ、Ａｇま
たはＰｄから成ることを特徴とする請求項２８に記載の
リードフレーム。 - 【請求項３０】 前記導電被膜は前記リードのボンディ
ング領域に形成されることを特徴とする請求項２８に記
載のリードフレーム。 - 【請求項３１】 平坦な第１の主面と第２の主面を有す
る導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンを被覆した熱硬化性
樹脂層と、 所望の前記導電パターンと接続され、前記熱硬化性樹脂
層上に設けた多層導電パターンとを具備することを特徴
とする板状体。 - 【請求項３２】 前記多層導電パターンは半導体素子搭
載領域に近接して設けられる複数のリードで形成されて
いることを特徴とした請求項１記載の板状体。 - 【請求項３３】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項３１に記載された板状体。 - 【請求項３４】 前記多層導電パターン上には前記多層
導電パターンとは異なる金属材料より成る導電被膜を設
けることを特徴とする請求項３１に記載された板状体。 - 【請求項３５】 前記導電被膜は金、銀あるいはパラジ
ウムメッキで構成されることを特徴とする請求項３４に
記載された板状体。 - 【請求項３６】 前記導電被膜は前記リードのボンディ
ング領域に形成されることを特徴とする請求項３４に記
載の板状体。 - 【請求項３７】 平坦な第１の主面と第２の主面を有す
る導電箔と、 前記導電箔の前記第１の主面から設けられ且つ前記導電
箔の厚みの途中まで除去して設けた分離溝で分離して形
成された導電パターンと、 前記分離溝および前記導電パターンを被覆した熱硬化性
樹脂層と、 所望の前記導電パターンと接続され、前記熱硬化性樹脂
層上に設けた多層導電パターンとを備え、 半導体素子搭載領域を前記多層導電パターン上に設け、
半導体素子と電気的に接続される前記多層導電パターン
は所望の前記導電パターンと接続されることを特徴とし
たリードフレーム。 - 【請求項３８】 前記多層導電パターンは半導体素子搭
載領域に近接して設けられる複数のリードで形成され、
前記リードは、先端が半導体素子搭載領域に近接して設
けられることを特徴とする請求項３７に記載のリードフ
レーム。 - 【請求項３９】 前記複数のリードを一単位としたユニ
ットがマトリックス状に配置されることを特徴とする請
求項３７に記載のリードフレーム。 - 【請求項４０】 前記半導体素子搭載領域は、前記ユニ
ット内に複数設けられることを特徴とする請求項３７に
記載のリードフレーム。 - 【請求項４１】 前記導電箔は、Ｃｕ、Ａｌ、Ｆｅ−Ｎ
ｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの
積層体から成ることを特徴とする請求項３７から請求項
４０のいずれかに記載のリードフレーム。 - 【請求項４２】 前記リードの上面には、前記導電箔と
は異なる材料の導電被膜が形成されることを特徴とする
請求項３７から請求項４０のいずれかに記載のリードフ
レーム。 - 【請求項４３】 前記導電被膜は、Ｎｉ、Ａｕ、Ａｇま
たはＰｄから成ることを特徴とする請求項４２に記載の
リードフレーム。 - 【請求項４４】 前記導電被膜は前記リードのボンディ
ング領域に形成されることを特徴とする請求項４２に記
載のリードフレーム。 - 【請求項４５】 平坦な第１の主面と第２の主面を有す
る導電箔と、前記導電箔の前記第１の主面から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
で分離して形成された導電パターンと、前記分離溝およ
び前記導電パターンの一部を被覆した熱硬化性樹脂層と
で構成されるリードフレームを用意し、 前記リードフレームに半導体素子を搭載するとともに、
前記導電パターンで形成されたリードと前記半導体素子
を電気的に接続し、 前記リードフレームを金型に搭載し、前記リードフレー
ムと前記上金型で構成される空間に樹脂を充填して、前
記熱硬化性樹脂層と充填された前記樹脂とを結合し、 前記充填された樹脂の裏面に露出するリードフレームを
前記導電箔の連結部分を取り除いて前記リードをそれぞ
れ分離することを特徴とした半導体装置の製造方法。 - 【請求項４６】 平坦な第１の主面と第２の主面を有す
る導電箔と、前記導電箔の前記第１の主面から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
で分離して形成された導電パターンと、前記分離溝およ
び前記導電パターンを被覆した熱硬化性樹脂層とで構成
されるリードフレームを用意する工程と、 前記リードフレームの前記熱硬化性樹脂層上の半導体素
子搭載領域に、所望の半導体素子を装着し、前記半導体
素子と前記導電パターンで形成されたリードを電気的に
接続する工程と、 前記半導体素子を封止すると共に前記リードフレームの
表面を被覆するように絶縁性樹脂でモールドし且つ前記
熱硬化性樹脂層と絶縁性樹脂とを結合する工程と、 前記絶縁性樹脂の裏面から露出するリードフレームを前
記導電箔の連結部分を取り除いて前記リードをそれぞれ
分離する工程とを有することを特徴とした半導体装置の
製造方法。 - 【請求項４７】 平坦な第１の主面と第２の主面を有す
る導電箔と、前記導電箔の前記第１の主面から設けられ
且つ前記導電箔の厚みの途中まで除去して設けた分離溝
で分離して形成された導電パターンと、前記分離溝およ
び前記導電パターンを被覆した熱硬化性樹脂層と、所望
の前記導電パターンと接続され、前記熱硬化性樹脂層上
に設けた多層導電パターンとを備え、半導体素子搭載領
域を前記多層導電パターン上に設け、半導体素子と電気
的に接続される前記多層導電パターンは所望の前記導電
パターンと接続されたリードフレームを用意する工程
と、 前記多層導電パターンと前記半導体素子の表面に形成さ
れた導電手段が電気的に接続されるように、前記半導体
素子を装着する工程と、 前記半導体素子を封止すると共に前記リードフレームの
表面を被覆するように絶縁性樹脂でモールドし且つ前記
熱硬化性樹脂層と絶縁性樹脂とを結合する工程と、 前記絶縁性樹脂の裏面から露出するリードフレームを前
記導電箔の連結部分を取り除いて前記リードをそれぞれ
分離する工程とを有することを特徴とした半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001232945A JP4679000B2 (ja) | 2001-07-31 | 2001-07-31 | 板状体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001232945A JP4679000B2 (ja) | 2001-07-31 | 2001-07-31 | 板状体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046054A true JP2003046054A (ja) | 2003-02-14 |
| JP4679000B2 JP4679000B2 (ja) | 2011-04-27 |
Family
ID=19064784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001232945A Expired - Fee Related JP4679000B2 (ja) | 2001-07-31 | 2001-07-31 | 板状体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4679000B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003155591A (ja) * | 2001-11-15 | 2003-05-30 | Sanyo Electric Co Ltd | 板状体の製造方法およびそれを用いた回路装置の製造方法 |
| JP2005277001A (ja) * | 2004-03-24 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| WO2007148782A1 (ja) * | 2006-06-22 | 2007-12-27 | Dai Nippon Printing Co., Ltd. | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
| JP2008545274A (ja) * | 2005-06-30 | 2008-12-11 | フェアチャイルド セミコンダクター コーポレイション | 半導体ダイ・パッケージ及びその製造方法 |
| KR101040136B1 (ko) * | 2008-09-23 | 2011-06-09 | 엘지이노텍 주식회사 | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 |
| KR101041001B1 (ko) * | 2008-08-29 | 2011-06-16 | 엘지이노텍 주식회사 | 다열형 리드프레임 반도체 패키지 및 그 제조방법 |
| JP2014504032A (ja) * | 2011-01-28 | 2014-02-13 | マーベル ワールド トレード リミテッド | 単一層ｂｇａ基板プロセス |
| JP2018056165A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社ジェイデバイス | 半導体装置及び半導体装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116014A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH08250641A (ja) * | 1995-03-09 | 1996-09-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH09321173A (ja) * | 1996-05-27 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 |
| JPH1174296A (ja) * | 1997-06-03 | 1999-03-16 | St Microelectron Sa | 半導体パッケージを製作する方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2000332145A (ja) * | 1999-05-18 | 2000-11-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 |
| JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-07-31 JP JP2001232945A patent/JP4679000B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116014A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH08250641A (ja) * | 1995-03-09 | 1996-09-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH09321173A (ja) * | 1996-05-27 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 |
| JPH1174296A (ja) * | 1997-06-03 | 1999-03-16 | St Microelectron Sa | 半導体パッケージを製作する方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2000332145A (ja) * | 1999-05-18 | 2000-11-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 |
| JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003155591A (ja) * | 2001-11-15 | 2003-05-30 | Sanyo Electric Co Ltd | 板状体の製造方法およびそれを用いた回路装置の製造方法 |
| JP2005277001A (ja) * | 2004-03-24 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| US8183088B2 (en) | 2005-06-30 | 2012-05-22 | Fairchild Semiconductor Corporation | Semiconductor die package and method for making the same |
| US8664752B2 (en) | 2005-06-30 | 2014-03-04 | Fairchild Semiconductor Corporation | Semiconductor die package and method for making the same |
| JP2008545274A (ja) * | 2005-06-30 | 2008-12-11 | フェアチャイルド セミコンダクター コーポレイション | 半導体ダイ・パッケージ及びその製造方法 |
| KR101298225B1 (ko) * | 2005-06-30 | 2013-08-27 | 페어차일드 세미컨덕터 코포레이션 | 반도체 다이 패키지 및 그의 제조 방법 |
| JPWO2007148782A1 (ja) * | 2006-06-22 | 2009-11-19 | 大日本印刷株式会社 | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
| US7851902B2 (en) | 2006-06-22 | 2010-12-14 | Dai Nippon Printing Co., Ltd. | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device |
| WO2007148782A1 (ja) * | 2006-06-22 | 2007-12-27 | Dai Nippon Printing Co., Ltd. | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
| JP5544714B2 (ja) * | 2006-06-22 | 2014-07-09 | 大日本印刷株式会社 | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
| KR101041001B1 (ko) * | 2008-08-29 | 2011-06-16 | 엘지이노텍 주식회사 | 다열형 리드프레임 반도체 패키지 및 그 제조방법 |
| KR101040136B1 (ko) * | 2008-09-23 | 2011-06-09 | 엘지이노텍 주식회사 | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 |
| JP2014504032A (ja) * | 2011-01-28 | 2014-02-13 | マーベル ワールド トレード リミテッド | 単一層ｂｇａ基板プロセス |
| KR20140038944A (ko) * | 2011-01-28 | 2014-03-31 | 마벨 월드 트레이드 리미티드 | 단일 레이어 bga 기판 공정 |
| KR101938344B1 (ko) * | 2011-01-28 | 2019-01-14 | 마벨 월드 트레이드 리미티드 | 단일 레이어 bga 기판 공정 |
| JP2018056165A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社ジェイデバイス | 半導体装置及び半導体装置の製造方法 |
| JP2021170679A (ja) * | 2016-09-26 | 2021-10-28 | 株式会社アムコー・テクノロジー・ジャパン | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4679000B2 (ja) | 2011-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| JP4618941B2 (ja) | 半導体装置 | |
| JP3963655B2 (ja) | 回路装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| JP2002026186A (ja) | 半導体装置 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP4698080B2 (ja) | 回路装置の製造方法 | |
| JP4803931B2 (ja) | 回路モジュール | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP2003037345A (ja) | 回路装置およびその製造方法 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP3643764B2 (ja) | 回路装置の製造方法 | |
| JP4166065B2 (ja) | 回路装置の製造方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP4393038B2 (ja) | 回路装置の製造方法 | |
| JP3600134B2 (ja) | 回路装置の製造方法 | |
| JP4334187B2 (ja) | 回路装置の製造方法 | |
| JP2003037213A (ja) | 回路装置およびその製造方法 | |
| JP2003100984A (ja) | 回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |