JP2003045739A - 積層式マイクロ構造大容量コンデンサ - Google Patents
積層式マイクロ構造大容量コンデンサInfo
- Publication number
- JP2003045739A JP2003045739A JP2001211897A JP2001211897A JP2003045739A JP 2003045739 A JP2003045739 A JP 2003045739A JP 2001211897 A JP2001211897 A JP 2001211897A JP 2001211897 A JP2001211897 A JP 2001211897A JP 2003045739 A JP2003045739 A JP 2003045739A
- Authority
- JP
- Japan
- Prior art keywords
- micro
- layer
- large capacitance
- electrode substrate
- microstructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 積層式マイクロ構造大容量コンデンサの提
供。 【解決手段】 リソグラフィーとエッチングの方式によ
り、電極基板に適当な幅深さ比のトレンチを形成した
後、順に高誘電質層と導電材料層を形成し、これにより
マイクロ構造大容量コンデンサの基本組成ユニットを形
成し、二組の基本組成ユニットの導電材料層を相互に連
結させて一つの単層式マイクロ構造大容量コンデンサを
形成し、複数組の単層式マイクロ構造大容量コンデンサ
を堆積連結して積層式マイクロ構造大容量コンデンサと
なす。電極基板の二面に上述のステップでマイクロ構造
大容量コンデンサの基本組成ユニットを形成し、複数の
マイクロ構造大容量コンデンサの基本組成ユニットを連
結して積層式マイクロ構造大容量コンデンサを形成する
ことにより、表面積を増加でき、高誘電質薄膜化が行
え、且つ容量を減少しない。
供。 【解決手段】 リソグラフィーとエッチングの方式によ
り、電極基板に適当な幅深さ比のトレンチを形成した
後、順に高誘電質層と導電材料層を形成し、これにより
マイクロ構造大容量コンデンサの基本組成ユニットを形
成し、二組の基本組成ユニットの導電材料層を相互に連
結させて一つの単層式マイクロ構造大容量コンデンサを
形成し、複数組の単層式マイクロ構造大容量コンデンサ
を堆積連結して積層式マイクロ構造大容量コンデンサと
なす。電極基板の二面に上述のステップでマイクロ構造
大容量コンデンサの基本組成ユニットを形成し、複数の
マイクロ構造大容量コンデンサの基本組成ユニットを連
結して積層式マイクロ構造大容量コンデンサを形成する
ことにより、表面積を増加でき、高誘電質薄膜化が行
え、且つ容量を減少しない。
Description
【０００１】
【発明の属する技術分野】本発明は一種の積層式マイク
ロ構造大容量コンデンサに係り、特にリソグラフィーと
エッチングの方式により、電極基板に適当な幅深さ比の
トレンチを形成した後、順に高誘電質層と導電材料層を
形成し、複数組を連結後に得られる適当な電容量の積層
式マイクロ構造大容量コンデンサに関する。
ロ構造大容量コンデンサに係り、特にリソグラフィーと
エッチングの方式により、電極基板に適当な幅深さ比の
トレンチを形成した後、順に高誘電質層と導電材料層を
形成し、複数組を連結後に得られる適当な電容量の積層
式マイクロ構造大容量コンデンサに関する。
【０００２】
【従来の技術】現在のスター産業であるモバイル通信
中、例えば携帯電話（ｃｅｌｌｕｌａｒｐｈｏｎｅ）、
ブルートゥース（ｂｌｕｅｔｏｏｔｈ）モジュール、モ
バイルネットワークブラウザ、グローバルポジショニン
グシステム（ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ
ｓｙｓｔｅｍ；ＧＰＳ）、携帯情報端末（ｐｅｒｓｏｎ
ａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ；ＰＤ
Ａ）、ページャ等の製品は、いずれも軽薄短小の要求を
有し、ゆえにその各種の部品体積も縮小しなければなら
ない。
中、例えば携帯電話（ｃｅｌｌｕｌａｒｐｈｏｎｅ）、
ブルートゥース（ｂｌｕｅｔｏｏｔｈ）モジュール、モ
バイルネットワークブラウザ、グローバルポジショニン
グシステム（ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ
ｓｙｓｔｅｍ；ＧＰＳ）、携帯情報端末（ｐｅｒｓｏｎ
ａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ；ＰＤ
Ａ）、ページャ等の製品は、いずれも軽薄短小の要求を
有し、ゆえにその各種の部品体積も縮小しなければなら
ない。
【０００３】コンデンサは各種の電子製品中にあって必
要な従動素子であり、電容量の計算公式、 Ｃ＝ｋε0 Ａ／ｄ から分かるように、電容量と誘電率、電極面積が正比例
し、誘電層の厚さと反比例し、ゆえにコンデンサの体積
を減少し並びにコンデンサの電容量を増加する方式は、
即ち、誘電定数を高め、電極の表面積を増加し、誘電層
の厚さを減少することである。
要な従動素子であり、電容量の計算公式、 Ｃ＝ｋε0 Ａ／ｄ から分かるように、電容量と誘電率、電極面積が正比例
し、誘電層の厚さと反比例し、ゆえにコンデンサの体積
を減少し並びにコンデンサの電容量を増加する方式は、
即ち、誘電定数を高め、電極の表面積を増加し、誘電層
の厚さを減少することである。
【０００４】図１は、周知の積層セラミックコンデンサ
（ＭＬＣＣ）の断面図であり、それはコンデンサ中に数
層の電極１と誘電層２１が増加され、現在行われている
電容量増加の方式は、コンデンサの表面積を増加するの
が主要な方法であり、一般にコンデンサ中にあって積層
の方式でコンデンサ表面積を増加し、その効用は複数の
コンデンサを並列に連接したのに等しい。しかし、積層
数の多さが技術ネックとなっており、コンデンサの体積
を縮小できないだけでなく、コンデンサの容量を増加で
きず、マイクロ構造コンデンサは元来平整な表面をトレ
ンチなどの三次元空間構造に改変してその表面積を増加
しているが、高い深さ幅比の深孔に薄膜を形成する技術
の難度は極めて高く、且つ工程のコストも極めて高い。
（ＭＬＣＣ）の断面図であり、それはコンデンサ中に数
層の電極１と誘電層２１が増加され、現在行われている
電容量増加の方式は、コンデンサの表面積を増加するの
が主要な方法であり、一般にコンデンサ中にあって積層
の方式でコンデンサ表面積を増加し、その効用は複数の
コンデンサを並列に連接したのに等しい。しかし、積層
数の多さが技術ネックとなっており、コンデンサの体積
を縮小できないだけでなく、コンデンサの容量を増加で
きず、マイクロ構造コンデンサは元来平整な表面をトレ
ンチなどの三次元空間構造に改変してその表面積を増加
しているが、高い深さ幅比の深孔に薄膜を形成する技術
の難度は極めて高く、且つ工程のコストも極めて高い。
【０００５】
【発明が解決しようとする課題】本発明の主要な目的
は、上述の欠点を解決し、上述の欠点の存在を防止する
ことにあり、即ち本発明は一種の積層式マイクロ構造大
容量コンデンサを提供し、それはマイクロ構造の方式で
表面積を増加した構造であるものとする。
は、上述の欠点を解決し、上述の欠点の存在を防止する
ことにあり、即ち本発明は一種の積層式マイクロ構造大
容量コンデンサを提供し、それはマイクロ構造の方式で
表面積を増加した構造であるものとする。
【０００６】本発明のもう一つの目的は、一種の積層式
マイクロ構造大容量コンデンサを提供することにあり、
それは高誘電質を薄膜化したものとする。
マイクロ構造大容量コンデンサを提供することにあり、
それは高誘電質を薄膜化したものとする。
【０００７】本発明のさらにもう一つの目的は、積層式
マイクロ構造大容量コンデンサを提供することにあり、
それは、適当な幅深さ比で膜形成難度を低くし、しかし
接合技術で容量が減少しないようにした構造であるもの
とする。
マイクロ構造大容量コンデンサを提供することにあり、
それは、適当な幅深さ比で膜形成難度を低くし、しかし
接合技術で容量が減少しないようにした構造であるもの
とする。
【０００８】
【課題を解決するための手段】請求項１の発明は、電極
基板と、リソグラフィーとエッチング工程で、電極基板
の一面に適当な幅深さ比で形成されたトレンチと、除去
ホトレジスト層と、該電極基板の表面に形成された高誘
電質層と、該高誘電質層の表面に形成された導電材料層
と、で形成されたマイクロ構造大容量コンデンサの基本
組成ユニットが、それぞれの導電材料層で連結されて一
つの単層式マイクロ構造大容量コンデンサが形成され、
複数の単層式マイクロ構造大容量コンデンサが積み重ね
られて、適当な容量を有するものとされたことを特徴と
する、積層式マイクロ構造大容量コンデンサとしてい
る。請求項２の発明は、電極基板と、リソグラフィーと
エッチング工程で、電極基板の二面それぞれに適当な幅
深さ比で形成されたトレンチと、除去ホトレジスト層
と、該電極基板の二面に形成された高誘電質層と、各高
誘電質層の表面に形成された導電材料層と、で形成され
たマイクロ構造大容量コンデンサの基本組成ユニットが
複数組連結されて、適当な容量を有するものとされたこ
とを特徴とする、積層式マイクロ構造大容量コンデンサ
としている。
基板と、リソグラフィーとエッチング工程で、電極基板
の一面に適当な幅深さ比で形成されたトレンチと、除去
ホトレジスト層と、該電極基板の表面に形成された高誘
電質層と、該高誘電質層の表面に形成された導電材料層
と、で形成されたマイクロ構造大容量コンデンサの基本
組成ユニットが、それぞれの導電材料層で連結されて一
つの単層式マイクロ構造大容量コンデンサが形成され、
複数の単層式マイクロ構造大容量コンデンサが積み重ね
られて、適当な容量を有するものとされたことを特徴と
する、積層式マイクロ構造大容量コンデンサとしてい
る。請求項２の発明は、電極基板と、リソグラフィーと
エッチング工程で、電極基板の二面それぞれに適当な幅
深さ比で形成されたトレンチと、除去ホトレジスト層
と、該電極基板の二面に形成された高誘電質層と、各高
誘電質層の表面に形成された導電材料層と、で形成され
たマイクロ構造大容量コンデンサの基本組成ユニットが
複数組連結されて、適当な容量を有するものとされたこ
とを特徴とする、積層式マイクロ構造大容量コンデンサ
としている。
【０００９】
【発明の実施の形態】本発明は一種の積層式マイクロ構
造大容量コンデンサを提供し、それは、リソグラフィー
とエッチングの方式により、電極基板に適当な幅深さ比
のトレンチを形成した後、ホトレジスト層を除去した後
に、順に高誘電質層と導電材料層を形成し、これにより
マイクロ構造大容量コンデンサの基本組成ユニットを形
成し、二組の基本組成ユニットの導電材料層を相互に連
結させて一つの単層式マイクロ構造大容量コンデンサを
形成し、複数組の単層式マイクロ構造大容量コンデンサ
を堆積連結して積層式マイクロ構造大容量コンデンサと
なす。一つの電極基板の二面に上述のステップでマイク
ロ構造大容量コンデンサの基本組成ユニットを形成し、
複数のマイクロ構造大容量コンデンサの基本組成ユニッ
トを連結して積層式マイクロ構造大容量コンデンサを形
成することにより、表面積を増加でき、高誘電質薄膜化
が行え、且つ容量を減少しない。
造大容量コンデンサを提供し、それは、リソグラフィー
とエッチングの方式により、電極基板に適当な幅深さ比
のトレンチを形成した後、ホトレジスト層を除去した後
に、順に高誘電質層と導電材料層を形成し、これにより
マイクロ構造大容量コンデンサの基本組成ユニットを形
成し、二組の基本組成ユニットの導電材料層を相互に連
結させて一つの単層式マイクロ構造大容量コンデンサを
形成し、複数組の単層式マイクロ構造大容量コンデンサ
を堆積連結して積層式マイクロ構造大容量コンデンサと
なす。一つの電極基板の二面に上述のステップでマイク
ロ構造大容量コンデンサの基本組成ユニットを形成し、
複数のマイクロ構造大容量コンデンサの基本組成ユニッ
トを連結して積層式マイクロ構造大容量コンデンサを形
成することにより、表面積を増加でき、高誘電質薄膜化
が行え、且つ容量を減少しない。
【００１０】
【実施例】図２から図７は本発明の積層式マイクロ構造
大容量コンデンサの製造フロー断面図であり、厚さ０．
０２〜０．５ｍｍのｎ形シリコン、ｐ形シリコン或いは
金、銅金属電極基板１の一面にあって、リソグラフィー
工程で、該電極基板１上に適当なパターンのホトレジス
ト層４を形成し、エッチング工程で電極基板１上に、電
化学エッチング、ウエットエッチング或いはドライエッ
チングにより幅０．００２〜０．１ｍｍ、深さ０．００
２〜０．５ｍｍ、幅深さ比が１：１〜１：５０の適当な
トレンチを形成し、該ホトレジスト層４を除去した後、
ＰＶＤ法或いはＣＶＤ法で順に、厚さ１０〜５００ｎｍ
の高誘電質層２２と厚さ１００〜２０００ｎｍの導電材
料層３を電極基板１の表面に形成し、即ち一つのマイク
ロ構造大容量コンデンサの基本組成ユニット５１を形成
し、二組のマイクロ構造大容量コンデンサの基本組成ユ
ニットの導電材料層３をウエハーボンディング技術で連
結して一つの単層式マイクロ構造大容量コンデンサ６を
形成し、複数の単層式マイクロ構造大容量コンデンサを
堆積した後、金属高温接合で連結し、積層式マイクロ構
造大容量コンデンサ７を得る。
大容量コンデンサの製造フロー断面図であり、厚さ０．
０２〜０．５ｍｍのｎ形シリコン、ｐ形シリコン或いは
金、銅金属電極基板１の一面にあって、リソグラフィー
工程で、該電極基板１上に適当なパターンのホトレジス
ト層４を形成し、エッチング工程で電極基板１上に、電
化学エッチング、ウエットエッチング或いはドライエッ
チングにより幅０．００２〜０．１ｍｍ、深さ０．００
２〜０．５ｍｍ、幅深さ比が１：１〜１：５０の適当な
トレンチを形成し、該ホトレジスト層４を除去した後、
ＰＶＤ法或いはＣＶＤ法で順に、厚さ１０〜５００ｎｍ
の高誘電質層２２と厚さ１００〜２０００ｎｍの導電材
料層３を電極基板１の表面に形成し、即ち一つのマイク
ロ構造大容量コンデンサの基本組成ユニット５１を形成
し、二組のマイクロ構造大容量コンデンサの基本組成ユ
ニットの導電材料層３をウエハーボンディング技術で連
結して一つの単層式マイクロ構造大容量コンデンサ６を
形成し、複数の単層式マイクロ構造大容量コンデンサを
堆積した後、金属高温接合で連結し、積層式マイクロ構
造大容量コンデンサ７を得る。
【００１１】積層式マイクロ構造大容量コンデンサ７の
高誘電質層２２は、その材質が、バリウムストロンチウ
ムチタン酸塩（ＢａX Ｓｒ1-X ＴｉＯ3 ，X ＝０〜１；
ＢＳＴ）、タンタル酸化物、チタン酸化物、鉛ジルコニ
ウムチタン酸塩（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ；ＰＺＴ）、
鉛ランタンジルコニウムチタン酸塩（（Ｐｂ，Ｌａ）
（Ｚｒ，Ｔｉ）Ｏ3 ；ＰＬＺＴ）、ストロンチウムビス
マスタンタル酸塩（ＳｒＢｉ2 Ｔａ2 Ｏ9 ；ＳＢＴ）、
ダイヤモンド、類ダイヤモンドより選択され、積層式マ
イクロ構造大容量コンデンサ７の導電材料層はアルミニ
ウム、白金、ルテニウム、チタン、タングステンのいず
れかとされる。
高誘電質層２２は、その材質が、バリウムストロンチウ
ムチタン酸塩（ＢａX Ｓｒ1-X ＴｉＯ3 ，X ＝０〜１；
ＢＳＴ）、タンタル酸化物、チタン酸化物、鉛ジルコニ
ウムチタン酸塩（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ；ＰＺＴ）、
鉛ランタンジルコニウムチタン酸塩（（Ｐｂ，Ｌａ）
（Ｚｒ，Ｔｉ）Ｏ3 ；ＰＬＺＴ）、ストロンチウムビス
マスタンタル酸塩（ＳｒＢｉ2 Ｔａ2 Ｏ9 ；ＳＢＴ）、
ダイヤモンド、類ダイヤモンドより選択され、積層式マ
イクロ構造大容量コンデンサ７の導電材料層はアルミニ
ウム、白金、ルテニウム、チタン、タングステンのいず
れかとされる。
【００１２】図８に示されるのは、本発明のもう一つの
応用例の断面図であり、電極基板１の二面それぞれにあ
って、リソグラフィーとエッチング工程で、幅０．００
２〜０．１ｍｍ、深さ０．００２〜０．５ｍｍ、幅深さ
比が１：１〜１：５０の適当なトレンチを形成し、ＰＶ
Ｄ法或いはＣＶＤ法で順に、厚さ１０〜５００ｎｍの高
誘電質層２２と厚さ１００〜２０００ｎｍの導電材料層
３を電極基板１の表面に形成し、即ち一つのマイクロ構
造大容量コンデンサの基本組成ユニット５２を形成し、
二組のマイクロ構造大容量コンデンサの基本組成ユニッ
ト５２の単層式マイクロ構造大容量コンデンサを堆積後
に、金属高温接合連結し、積層式マイクロ構造大容量コ
ンデンサ７を得る。
応用例の断面図であり、電極基板１の二面それぞれにあ
って、リソグラフィーとエッチング工程で、幅０．００
２〜０．１ｍｍ、深さ０．００２〜０．５ｍｍ、幅深さ
比が１：１〜１：５０の適当なトレンチを形成し、ＰＶ
Ｄ法或いはＣＶＤ法で順に、厚さ１０〜５００ｎｍの高
誘電質層２２と厚さ１００〜２０００ｎｍの導電材料層
３を電極基板１の表面に形成し、即ち一つのマイクロ構
造大容量コンデンサの基本組成ユニット５２を形成し、
二組のマイクロ構造大容量コンデンサの基本組成ユニッ
ト５２の単層式マイクロ構造大容量コンデンサを堆積後
に、金属高温接合連結し、積層式マイクロ構造大容量コ
ンデンサ７を得る。
【００１３】以上の実施例は本発明の説明するためのも
ので本発明の請求範囲を限定するものではなく、本発明
に基づきなしうる細部の修飾或いは改変は、いずれも本
発明の請求範囲に属するものとする。
ので本発明の請求範囲を限定するものではなく、本発明
に基づきなしうる細部の修飾或いは改変は、いずれも本
発明の請求範囲に属するものとする。
【００１４】
【発明の効果】本発明によると、リソグラフィーとエッ
チングの方式により、電極基板に適当な幅深さ比のトレ
ンチを形成した後、順に高誘電質層と導電材料層を形成
し、これによりマイクロ構造大容量コンデンサの基本組
成ユニットを形成し、二組の基本組成ユニットの導電材
料層を相互に連結させて一つの単層式マイクロ構造大容
量コンデンサを形成し、複数組の単層式マイクロ構造大
容量コンデンサを堆積連結して積層式マイクロ構造大容
量コンデンサとなす。一つの電極基板の二面に上述のス
テップでマイクロ構造大容量コンデンサの基本組成ユニ
ットを形成し、複数のマイクロ構造大容量コンデンサの
基本組成ユニットを連結して積層式マイクロ構造大容量
コンデンサを形成することにより、表面積を増加でき、
高誘電質薄膜化が行え、且つ容量を減少しない。
チングの方式により、電極基板に適当な幅深さ比のトレ
ンチを形成した後、順に高誘電質層と導電材料層を形成
し、これによりマイクロ構造大容量コンデンサの基本組
成ユニットを形成し、二組の基本組成ユニットの導電材
料層を相互に連結させて一つの単層式マイクロ構造大容
量コンデンサを形成し、複数組の単層式マイクロ構造大
容量コンデンサを堆積連結して積層式マイクロ構造大容
量コンデンサとなす。一つの電極基板の二面に上述のス
テップでマイクロ構造大容量コンデンサの基本組成ユニ
ットを形成し、複数のマイクロ構造大容量コンデンサの
基本組成ユニットを連結して積層式マイクロ構造大容量
コンデンサを形成することにより、表面積を増加でき、
高誘電質薄膜化が行え、且つ容量を減少しない。
【図１】周知の積層セラミックコンデンサの断面図であ
る。
る。
【図２】本発明の積層式マイクロ構造大容量コンデンサ
の製造フロー断面図である。
の製造フロー断面図である。
【図３】本発明の積層式マイクロ構造大容量コンデンサ
の製造フロー断面図である。
の製造フロー断面図である。
【図４】本発明の積層式マイクロ構造大容量コンデンサ
の製造フロー断面図である。
の製造フロー断面図である。
【図５】本発明の積層式マイクロ構造大容量コンデンサ
の製造フロー断面図である。
の製造フロー断面図である。
【図６】本発明の積層式マイクロ構造大容量コンデンサ
の製造フロー断面図である。
の製造フロー断面図である。
【図７】本発明の積層式マイクロ構造大容量コンデンサ
の製造フロー断面図である。
の製造フロー断面図である。
【図８】本発明のもう一つの応用例の断面図である。
１ 電極
２１ 誘電層
２２ 高誘電質層
３ 導電材料層
４ ホトレジスト層
５１ 基本組成ユニット
５２ 基本組成ユニット
６ 単層式マイクロ構造大容量コンデンサ
７ 積層式マイクロ構造大容量コンデンサ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 黄 戎巖
台湾桃園縣中▲れき▼市中堅里台貿十村
114號
Ｆターム(参考） 5E082 AA01 AB03 BC39 EE14 EE15
EE26 EE45 FG03 FG26
Claims (2)
- 【請求項１】 電極基板と、 リソグラフィーとエッチング工程で、電極基板の一面に
適当な幅深さ比で形成されたトレンチと、 除去ホトレジスト層と、 該電極基板の表面に形成された高誘電質層と、 該高誘電質層の表面に形成された導電材料層と、 で形成されたマイクロ構造大容量コンデンサの基本組成
ユニットが、それぞれの導電材料層で連結されて一つの
単層式マイクロ構造大容量コンデンサが形成され、複数
の単層式マイクロ構造大容量コンデンサが積み重ねられ
て、適当な容量を有するものとされたことを特徴とす
る、積層式マイクロ構造大容量コンデンサ。 - 【請求項２】 電極基板と、 リソグラフィーとエッチング工程で、電極基板の二面そ
れぞれに適当な幅深さ比で形成されたトレンチと、 除去ホトレジスト層と、 該電極基板の二面に形成された高誘電質層と、 各高誘電質層の表面に形成された導電材料層と、 で形成されたマイクロ構造大容量コンデンサの基本組成
ユニットが複数組連結されて、適当な容量を有するもの
とされたことを特徴とする、積層式マイクロ構造大容量
コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211897A JP2003045739A (ja) | 2001-07-12 | 2001-07-12 | 積層式マイクロ構造大容量コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211897A JP2003045739A (ja) | 2001-07-12 | 2001-07-12 | 積層式マイクロ構造大容量コンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003045739A true JP2003045739A (ja) | 2003-02-14 |
Family
ID=19047143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001211897A Pending JP2003045739A (ja) | 2001-07-12 | 2001-07-12 | 積層式マイクロ構造大容量コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003045739A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568306B1 (ko) | 2004-07-23 | 2006-04-05 | 삼성전기주식회사 | 박막형 다층 세라믹 캐패시터 및 그 제조방법 |
| JP2009010371A (ja) * | 2007-06-26 | 2009-01-15 | Headway Technologies Inc | キャパシタおよびその製造方法並びにキャパシタユニット |
| JP2015111671A (ja) * | 2013-11-22 | 2015-06-18 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 集積キャパシタおよびそれを製造する方法 |
| JPWO2017026233A1 (ja) * | 2015-08-10 | 2018-05-24 | 株式会社村田製作所 | コンデンサ |
| WO2018174191A1 (ja) * | 2017-03-24 | 2018-09-27 | 株式会社村田製作所 | キャパシタ |
-
2001
- 2001-07-12 JP JP2001211897A patent/JP2003045739A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568306B1 (ko) | 2004-07-23 | 2006-04-05 | 삼성전기주식회사 | 박막형 다층 세라믹 캐패시터 및 그 제조방법 |
| JP2009010371A (ja) * | 2007-06-26 | 2009-01-15 | Headway Technologies Inc | キャパシタおよびその製造方法並びにキャパシタユニット |
| JP2013065902A (ja) * | 2007-06-26 | 2013-04-11 | Headway Technologies Inc | キャパシタおよびその製造方法並びにキャパシタユニット |
| JP2015111671A (ja) * | 2013-11-22 | 2015-06-18 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 集積キャパシタおよびそれを製造する方法 |
| US9455151B2 (en) | 2013-11-22 | 2016-09-27 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Integrated capacitor and method for producing the same |
| JPWO2017026233A1 (ja) * | 2015-08-10 | 2018-05-24 | 株式会社村田製作所 | コンデンサ |
| WO2018174191A1 (ja) * | 2017-03-24 | 2018-09-27 | 株式会社村田製作所 | キャパシタ |
| JPWO2018174191A1 (ja) * | 2017-03-24 | 2019-11-07 | 株式会社村田製作所 | キャパシタ |
| US10879347B2 (en) | 2017-03-24 | 2020-12-29 | Murata Manufacturing Co., Ltd. | Capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6980413B1 (en) | Thin film multi-layered ceramic capacitor and method of manufacturing the same | |
| US20200294908A1 (en) | Bonded structures with integrated passive component | |
| US20090141426A1 (en) | Thin film multi-layered ceramic capacitor and method of fabricating the same | |
| US7888231B2 (en) | Method for fabricating a three-dimensional capacitor | |
| JP2000200877A (ja) | コンデンサ、その形成方法、集積回路チップ及び半導体素子 | |
| WO2008138127A1 (en) | Systems and methods for a thin film capacitor having a composite high-k thin film stack | |
| JPH11168189A (ja) | 金属−金属容量装置及び作製法 | |
| JPH0878283A (ja) | 薄膜キャパシタ | |
| JP3944455B2 (ja) | 半導体装置及びその製造方法 | |
| KR100957763B1 (ko) | 박막형 다층 세라믹 커패시터 및 그 제조 방법 | |
| US11063113B2 (en) | Capacitor and method for fabricating the same | |
| US20080211003A1 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
| KR970008552A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2003045739A (ja) | 積層式マイクロ構造大容量コンデンサ | |
| KR100798509B1 (ko) | 캐패시터 구조물, 반도체 구조물, 캐패시터 구조물용 전극 제조 방법 및 전극 | |
| JPH02219264A (ja) | Ｄｒａｍセルおよびその製造方法 | |
| US20030034546A1 (en) | Multilayer microstructure macrocapacitor | |
| KR101075528B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100346731B1 (ko) | 다층 세라믹 커패시터 및 그 제조 방법 | |
| JPH10313103A (ja) | キャパシタを有する半導体装置 | |
| KR102546090B1 (ko) | 다층박막 기반의 전자소자 및 3차원 구조체를 이용한 그의 제조방법 | |
| TW494418B (en) | Laminated microstructural giant capacitor | |
| KR0155883B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| JP2002008939A (ja) | 選択的コーティングによるセラミック体の製造方法 | |
| JPH0582750A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |