JP2003037124A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP2003037124A
JP2003037124A JP2001222558A JP2001222558A JP2003037124A JP 2003037124 A JP2003037124 A JP 2003037124A JP 2001222558 A JP2001222558 A JP 2001222558A JP 2001222558 A JP2001222558 A JP 2001222558A JP 2003037124 A JP2003037124 A JP 2003037124A
Authority
JP
Japan
Prior art keywords
semiconductor
film
potting
semiconductor package
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001222558A
Other languages
English (en)
Inventor
Masanao Watanabe
正直 渡辺
Yasuko Hirata
保子 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2001222558A priority Critical patent/JP2003037124A/ja
Publication of JP2003037124A publication Critical patent/JP2003037124A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ポッティングによることなく、チップ上に盛
り上がりを生じさせない封止が可能な半導体パッケージ
の製造方法を提供する。 【解決手段】 半導体の端子をその周辺の電極配線に接
続し、ポッティングをすることなく半導体及びその周辺
の電極配線の上に該半導体及びその周辺の電極配線を覆
うプラスチックフィルムをラミネートする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体パッケージの
製造方法に関する。
【0002】
【従来の技術】従来より液状樹脂ディスペンサーから適
量の液状樹脂を半導体素子や電極接続部に物理衝撃、腐
食等によるクラックの発生や導通の不安定を防止する目
的で絶縁物質を滴下し、樹脂封止すること、所謂ポッテ
ィングが行われている。
【0003】このポッティングにおいては予め硬化剤、
充填材を配合した低粘度のエポキシ樹脂をトランジスタ
や、ダイオード等の上に滴下し、これを高温の炉に入れ
て硬化させる方法である。微量の樹脂を一定量、しかも
高速で注入することが難しく、これが機械化、自動化へ
の障害となっている。
【0004】樹脂を滴下する工程は手作業が多く、一般
に型を使わずに樹脂の表面張力でできあがりの形が作ら
れるので、丸くもり上がったような形に仕上がっている
ものが多い。
【0005】また封止の形状は、樹脂の粘度、チキソ性
(揺変度)が大きく影響し、封止のポイントは、一定樹
脂量を正確に垂らすこと及び非常に細かい部分に正確に
樹脂を垂らすことであると言われている。
【0006】このようにポッティング作業には正確度が
要求されるのみならずポッティングによりチップの上に
150μm 程度の盛り上がりが生じてしまう。
【0007】
【発明が解決しようとする課題】本発明の目的はポッテ
ィングによることなく、チップ上に盛り上がりを生じさ
せない封止が可能な半導体パッケージの製造方法を提供
することである。
【0008】
【課題を解決するための手段】請求項1に記載の発明
は、上記の課題を解決するもので、半導体の端子をその
周辺の電極配線に接続し、ポッティングをすることなく
半導体及びその周辺の電極配線の上に該半導体及びその
周辺の電極配線を覆うプラスチックフィルムをラミネー
トしたことを特徴とする。
【0009】本発明において、プラスチックフィルムと
して熱可塑性ポリエステルフィルムと耐熱性ポリエステ
ルフィルムと積層フィルムを用いることができる。ま
た、本発明において、プラスチックフィルムとして紫外
線硬化性ポリエステルフィルムを用いることができる。
【0010】本発明において、プラスチックフィルムと
して熱可塑性ポリエステルフィルムと耐熱性ポリエステ
ルフィルムと積層フィルム、紫外線硬化性ポリエステル
フィルム等を用いることができる。
【0011】本発明の方法によればポッティングによる
ことなく、チップ上に盛り上がりを生じさせない封止が
可能である。また製造過程の自動化が可能となる。
【0012】
【発明の実施の形態】以下本発明につき図面を参照して
詳細に説明する。図1(a)に示すようにポリエステル
フィルム等の基材1の上に接層パッド部2および回路パ
ターン3を形成する。
【0013】次いで.接層パッド2の上にICチップ4
を載置したのち、図1(b)に示すように、ポッティン
グをすることなくポリエチレンテレフタレート、ポリブ
チレンテレフタレート、ポリエステルアミド等の熱可塑
性樹脂フィルム5とその上に積層された150°以上の
熱に耐えるポリエチレンナフタレート、ポリエチレンテ
レフタレート、ポリイミド等の耐熱性樹脂フィルム6と
からなる積層フィルム7を130℃以上の熱をかけて熱
ロールラミネートによりラミネートする。
【0014】熱可塑性樹脂フイルム5の厚さは7μm 〜
70μm が適当である。5μm 以下のときはチップやア
ンテナの厚みが吸収し難くラミネート時に気泡を含んだ
りしわの原因になり、一方100μm よりも大きいとき
は熱伝導を均一にしないと収縮時に変形しやすい。
【0015】このようにして形成された製品は、熱可塑
性樹脂は回路パターンの細かい線と線の間等に入り込み
厚みの差を和らげた状態で基材に対して熱ラミネートさ
れる。また120℃〜−20℃間のサイクル逆耐試験に
十分に耐え、絶縁性が損なわれることはない。
【0016】(実施例)38μm のPETの両面に、そ
れぞれ、ポリエステル系のドライラミネート接着剤を用
いて30μm アルミニウム箔及び10μm アルミニウム
箔を貼り、アルミニウム箔をエッチングすることにより
図1に示す回路パターン3を形成した400mm巾の面付
けアンテナにクリンピング加工とICチップ実装をして
RFIDインレットの多面付けロールを用意した。また
フラットケーブルのカバーフィルム等に用いる25μm
PETに35μm の熱可塑性ポリエステルをウエットコ
ートしたカバーフィルム(但しフラットケーブルにおい
て難燃用途で混ぜるハロゲン系の難燃材は、残留ハロゲ
ンイオンは半導体の接続信頼性を下げるため入れない)
のロールを用意した。そして図2に示すようにロールラ
ミネーターの上下からカバーフィルムのロール11のカ
バーフィルムを熱可塑性面を内側に向けて毎分2.5m
で繰り出すと共にRFIDインレットの多面付けロール
12のRFIDインレットを同速度で繰り出した。そし
てφ100mm×700mmL、ゴム厚み3mmの一対の誘電
熱ロール13を145℃、3.5Nm に設定し、この誘
電熱ロール13間をカバーフィルムで鋏んだRFIDイ
ンレットを通過させた。誘電熱ロール13の後方に配置
されたφ80mm×700mmLロールで熱を与えないで2
Kのテンションで誘電熱ロール13から引き出し、巻き
取りロール14に巻き取った。その結果フラットでRF
IDインレットとカバーフィルムの接着性のよい多面付
けチップ及びアンテナ封止RFIDインレットロールが
得られた。
【0017】
【発明の効果】以上詳細に説明したように、本発明によ
れば、半導体の端子をその周辺の電極配線に接続し、ポ
ッティングをすることなく半導体及びその周辺の電極配
線の上に該半導体及びその周辺の電極配線を覆うプラス
チックフィルムをラミネートするので、製造過程の自動
化が可能となる。
【図面の簡単な説明】
【図1】本発明の製造方法を示す略断面図である。
【図2】本発明の製造方法に用いる装置の略図である。
【符号の説明】
1 基材 2 接層パッド部 3 回路パターン 4 熱可塑性樹脂フィルム 5 耐熱性樹脂フィルム 6 積層フイルム

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体の端子をその周辺の電極配線に接
    続し、ポッティングをすることなく半導体及びその周辺
    の電極配線の上に該半導体及びその周辺の電極配線を覆
    うプラスチックフィルムをラミネートしたことを特徴と
    する半導体パッケージの製造方法。
  2. 【請求項2】 プラスチックフィルムとして熱可塑性樹
    脂フィルムと耐熱性樹脂フィルムの積層フィルムを用い
    ることを特徴とする請求項1に記載の半導体パッケージ
    の製造方法。
JP2001222558A 2001-07-24 2001-07-24 半導体パッケージの製造方法 Pending JP2003037124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001222558A JP2003037124A (ja) 2001-07-24 2001-07-24 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001222558A JP2003037124A (ja) 2001-07-24 2001-07-24 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2003037124A true JP2003037124A (ja) 2003-02-07

Family

ID=19056022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001222558A Pending JP2003037124A (ja) 2001-07-24 2001-07-24 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2003037124A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63212594A (ja) * 1986-11-20 1988-09-05 ゲーアーオー ゲゼルシャフト フィア アウトマチオン ウント オルガニザチオン エムベーハー 集積回路を有するデータキャリア及びその製造方法及びその製造装置
JPH04340258A (ja) * 1990-10-08 1992-11-26 Toshiba Corp 半導体装置の製造方法
JPH10211784A (ja) * 1997-01-31 1998-08-11 Denso Corp Icカードおよびその製造方法
JPH1178323A (ja) * 1997-09-05 1999-03-23 Dainippon Printing Co Ltd 非接触icカード
JPH11345298A (ja) * 1998-06-02 1999-12-14 Toppan Printing Co Ltd 非接触型icカード及びその製造方法
JP2001126044A (ja) * 1999-02-05 2001-05-11 Hitachi Maxell Ltd フレキシブルicモジュール及びその製造方法並びにフレキシブルicモジュールを用いた情報担体の製造方法
JP2001134734A (ja) * 1999-11-04 2001-05-18 Lintec Corp 非接触データキャリアシートおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63212594A (ja) * 1986-11-20 1988-09-05 ゲーアーオー ゲゼルシャフト フィア アウトマチオン ウント オルガニザチオン エムベーハー 集積回路を有するデータキャリア及びその製造方法及びその製造装置
JPH04340258A (ja) * 1990-10-08 1992-11-26 Toshiba Corp 半導体装置の製造方法
JPH10211784A (ja) * 1997-01-31 1998-08-11 Denso Corp Icカードおよびその製造方法
JPH1178323A (ja) * 1997-09-05 1999-03-23 Dainippon Printing Co Ltd 非接触icカード
JPH11345298A (ja) * 1998-06-02 1999-12-14 Toppan Printing Co Ltd 非接触型icカード及びその製造方法
JP2001126044A (ja) * 1999-02-05 2001-05-11 Hitachi Maxell Ltd フレキシブルicモジュール及びその製造方法並びにフレキシブルicモジュールを用いた情報担体の製造方法
JP2001134734A (ja) * 1999-11-04 2001-05-18 Lintec Corp 非接触データキャリアシートおよびその製造方法

Similar Documents

Publication Publication Date Title
TWI239224B (en) COF flexible printed wiring board and method of producing the wiring board
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US8105880B2 (en) Method for attaching a semiconductor die to a leadframe, and a semiconductor device
JP2004111965A (ja) 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ
JPH02273946A (ja) 半導体装置の実装構造および実装方法
JP2603543B2 (ja) 電子部品用接着テープ
US9669567B2 (en) Manufacturing method of molded article
CN102844936B (zh) 电子部件的连接方法及连接结构体
TWI428996B (zh) 封裝結構及其製造方法
CN101162698A (zh) 感测式封装件及其制法
van den Brand et al. Flipchip bonding of thin Si dies onto PET foils: possibilities and applications
US7863094B2 (en) Method for removing bubbles from adhesive layer of semiconductor chip package
JP2003037124A (ja) 半導体パッケージの製造方法
TWI596718B (zh) 電路模組封裝結構及其封裝方法
CN101000899A (zh) 晶片封装结构
US20030194830A1 (en) Semiconductor chip package and manufacturing method thereof
US20110059304A1 (en) Dry film and manufacturing method of dry film
CN108281398A (zh) 半导体封装件及其制造方法
JP2000017072A (ja) 熱融着性ポリイミド樹脂フィルムおよびこれを用いた半導体装置ならびにその製法、それに用いる半導体装置用テープキャリア
CN108242405A (zh) 一种无基板半导体封装制造方法
TWI591707B (zh) 薄型化晶片之封裝結構及其製造方法
eroen van den Brand et al. Flipchip bonding of thin Si dies onto PET foils: possibilities and applications
TWI469231B (zh) 晶片封裝結構之製造方法
JP3891993B2 (ja) 電子部品実装用フィルムキャリアテープ用スペーサテープおよびその使用方法ならびに電子部品実装用フィルムキャリアテープの製造方法
CN110828318A (zh) 一种无凸点裸芯片高精密封装工艺

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100712