JP2003035750A - 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 - Google Patents
半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法Info
- Publication number
- JP2003035750A JP2003035750A JP2001224817A JP2001224817A JP2003035750A JP 2003035750 A JP2003035750 A JP 2003035750A JP 2001224817 A JP2001224817 A JP 2001224817A JP 2001224817 A JP2001224817 A JP 2001224817A JP 2003035750 A JP2003035750 A JP 2003035750A
- Authority
- JP
- Japan
- Prior art keywords
- test
- integrated circuit
- semiconductor
- semiconductor integrated
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイスの高速試験を実現する。
【解決手段】 複数の半導体デバイスＸに同時に試験用
信号を供給することにより半導体デバイスＸを複数並行
して動作試験する半導体集積回路試験装置であって、半
導体デバイスＸを装着するＩＣソケット４が複数実装さ
れ、当該ＩＣソケット４に前記試験用信号を伝送する信
号ラインＬの途中に開閉スイッチ６が設けられた試験用
ボード１と、開閉スイッチ６を制御するライン選択制御
部３ｄとを具備する。
信号を供給することにより半導体デバイスＸを複数並行
して動作試験する半導体集積回路試験装置であって、半
導体デバイスＸを装着するＩＣソケット４が複数実装さ
れ、当該ＩＣソケット４に前記試験用信号を伝送する信
号ラインＬの途中に開閉スイッチ６が設けられた試験用
ボード１と、開閉スイッチ６を制御するライン選択制御
部３ｄとを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路試
験装置及び試験用ボード並びに半導体集積回路試験方法
に関する。
験装置及び試験用ボード並びに半導体集積回路試験方法
に関する。
【０００２】
【従来の技術】半導体集積回路試験装置の一種として、
テストバーンイン装置がある。このテストバーンイン装
置は、試験対象である半導体デバイス（被測定デバイ
ス）を動作状態のまま所定温度環境下でバーンイン（エ
ージング）し、その良否判定を行う装置である。このよ
うなテストバーンイン装置によるバーンインでは、複数
の半導体デバイスがＩＣソケットを介してテストバーン
インボード（試験用ボード）上に実装され、またこのよ
うなテストバーンインボードがテストバーンイン装置内
に複数収納されて試験される。そして、各半導体デバイ
スは、テストバーンインボード上に形成された回路パタ
ーンを介してテストバーンイン装置に電気的に接続さ
れ、テストバーンイン装置から電源や各種試験用信号の
供給を受けると共に、当該試験用信号に対する応答信号
をテストバーンイン装置に出力する。
テストバーンイン装置がある。このテストバーンイン装
置は、試験対象である半導体デバイス（被測定デバイ
ス）を動作状態のまま所定温度環境下でバーンイン（エ
ージング）し、その良否判定を行う装置である。このよ
うなテストバーンイン装置によるバーンインでは、複数
の半導体デバイスがＩＣソケットを介してテストバーン
インボード（試験用ボード）上に実装され、またこのよ
うなテストバーンインボードがテストバーンイン装置内
に複数収納されて試験される。そして、各半導体デバイ
スは、テストバーンインボード上に形成された回路パタ
ーンを介してテストバーンイン装置に電気的に接続さ
れ、テストバーンイン装置から電源や各種試験用信号の
供給を受けると共に、当該試験用信号に対する応答信号
をテストバーンイン装置に出力する。
【０００３】
【発明が解決しようとする課題】ところで、上記テスト
バーンインボードは、複数実装した各半導体デバイスに
並行して試験用信号を供給することにより、複数の半導
体デバイスを並列試験する。すなわち、テストバーンイ
ンボード上に形成された各信号ラインは、複数の半導体
デバイスに並列接続されている。このため、このような
信号ラインを介して複数の半導体デバイスに試験用信号
を供給するテストバーンイン装置のドライバには、各半
導体デバイスの入力端子の入力静電容量、ＩＣソケット
の各端子の入力静電容量及び信号ラインの付線距離等に
比例する静電容量とからなる比較的大容量の容量負荷が
接続された状態となる。
バーンインボードは、複数実装した各半導体デバイスに
並行して試験用信号を供給することにより、複数の半導
体デバイスを並列試験する。すなわち、テストバーンイ
ンボード上に形成された各信号ラインは、複数の半導体
デバイスに並列接続されている。このため、このような
信号ラインを介して複数の半導体デバイスに試験用信号
を供給するテストバーンイン装置のドライバには、各半
導体デバイスの入力端子の入力静電容量、ＩＣソケット
の各端子の入力静電容量及び信号ラインの付線距離等に
比例する静電容量とからなる比較的大容量の容量負荷が
接続された状態となる。
【０００４】このような多大な容量負荷は、当該ドライ
バから出力される試験用パルス信号の立上時間や立下時
間を長くするように試験用パルス信号を歪ませるため、
高周波の試験用パルス信号を半導体デバイスに供給する
ことを制限する。試験用信号を高周波化することにより
半導体デバイスの高速試験を実現することが可能である
が、従来のテストバーンインボードでは、上記多大な容
量負荷によって試験用信号の最高周波数が制限されるた
めに、高速試験が実現できなかった。
バから出力される試験用パルス信号の立上時間や立下時
間を長くするように試験用パルス信号を歪ませるため、
高周波の試験用パルス信号を半導体デバイスに供給する
ことを制限する。試験用信号を高周波化することにより
半導体デバイスの高速試験を実現することが可能である
が、従来のテストバーンインボードでは、上記多大な容
量負荷によって試験用信号の最高周波数が制限されるた
めに、高速試験が実現できなかった。
【０００５】本発明は、上述する問題点に鑑みてなされ
たもので、以下の点を目標とする。 （１）半導体デバイスの高速試験を実現する。 （２）試験用ボードの構成を大きく変えることなく、半
導体デバイスの高速試験を実現する。 （３）１つの試験用ボードを比較的低速な試験と比較的
高速な試験とに切り換え応用する。
たもので、以下の点を目標とする。 （１）半導体デバイスの高速試験を実現する。 （２）試験用ボードの構成を大きく変えることなく、半
導体デバイスの高速試験を実現する。 （３）１つの試験用ボードを比較的低速な試験と比較的
高速な試験とに切り換え応用する。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、半導体集積回路試験装置に係わる第１
の手段として、複数の半導体デバイスに同時に試験用信
号を供給することにより半導体デバイス（Ｘ）を複数並
行して動作試験する半導体集積回路試験装置において、
半導体デバイスを装着するＩＣソケットが複数実装さ
れ、当該ＩＣソケットに試験用信号を伝送する信号ライ
ンの途中に回路開閉手段が設けられた試験用ボードと、
回路開閉手段を制御するライン選択制御部とを具備する
という手段を採用する。
に、本発明では、半導体集積回路試験装置に係わる第１
の手段として、複数の半導体デバイスに同時に試験用信
号を供給することにより半導体デバイス（Ｘ）を複数並
行して動作試験する半導体集積回路試験装置において、
半導体デバイスを装着するＩＣソケットが複数実装さ
れ、当該ＩＣソケットに試験用信号を伝送する信号ライ
ンの途中に回路開閉手段が設けられた試験用ボードと、
回路開閉手段を制御するライン選択制御部とを具備する
という手段を採用する。
【０００７】半導体集積回路試験装置に係わる第２の手
段として、上記第１の手段において、回路開閉手段を試
験グループ単位に設けるという手段を採用する。
段として、上記第１の手段において、回路開閉手段を試
験グループ単位に設けるという手段を採用する。
【０００８】半導体集積回路試験装置に係わる第３の手
段として、上記第１または第２の手段において、半導体
デバイスがクロックに基づいて動作するデジタル集積回
路の場合には、クロックを伝送する信号ラインに回路開
閉手段を設けるという手段を採用する。
段として、上記第１または第２の手段において、半導体
デバイスがクロックに基づいて動作するデジタル集積回
路の場合には、クロックを伝送する信号ラインに回路開
閉手段を設けるという手段を採用する。
【０００９】半導体集積回路試験装置に係わる第４の手
段として、上記第第１〜第３いずれかの手段において、
テストバーンイン装置に適用するという手段を採用す
る。
段として、上記第第１〜第３いずれかの手段において、
テストバーンイン装置に適用するという手段を採用す
る。
【００１０】一方、本発明では、試験用ボードに係わる
第１の手段として、複数の半導体デバイスを同時に動作
試験するために半導体集積回路試験装置に収納されるも
のであって、半導体デバイスを装着するＩＣソケットが
複数実装されると共に、各ＩＣソケットにそれぞれ装着
された半導体デバイスに試験用信号を並列的に供給する
試験用ボードであって、ＩＣソケットに試験用信号を伝
送する信号ラインの途中に回路開閉手段を設けるという
手段を採用する。
第１の手段として、複数の半導体デバイスを同時に動作
試験するために半導体集積回路試験装置に収納されるも
のであって、半導体デバイスを装着するＩＣソケットが
複数実装されると共に、各ＩＣソケットにそれぞれ装着
された半導体デバイスに試験用信号を並列的に供給する
試験用ボードであって、ＩＣソケットに試験用信号を伝
送する信号ラインの途中に回路開閉手段を設けるという
手段を採用する。
【００１１】試験用ボードに係わる第２の手段として、
上記第１の手段において、回路開閉手段を試験グループ
単位に設けるという手段を採用する。
上記第１の手段において、回路開閉手段を試験グループ
単位に設けるという手段を採用する。
【００１２】試験用ボードに係わる第３の手段として、
上記第１または第２の手段において、半導体デバイスが
クロックに基づいて動作するデジタル集積回路の場合に
は、クロックを伝送する信号ラインに回路開閉手段を設
けるという手段を採用する。
上記第１または第２の手段において、半導体デバイスが
クロックに基づいて動作するデジタル集積回路の場合に
は、クロックを伝送する信号ラインに回路開閉手段を設
けるという手段を採用する。
【００１３】試験用ボードに係わる第４の手段として、
上記第１〜第３いずれか２の手段において、半導体集積
回路試験装置はテストバーンイン装置であるという手段
を採用する。
上記第１〜第３いずれか２の手段において、半導体集積
回路試験装置はテストバーンイン装置であるという手段
を採用する。
【００１４】さらに、本発明では、半導体集積回路試験
方法に係わる第１の手段として、複数の半導体デバイス
に同時に試験用信号を供給することにより半導体デバイ
スを複数並行して動作試験する半導体集積回路試験方法
において、高速試験を行う際には、半導体デバイスがそ
れぞれ装着されるＩＣソケットに試験用信号を伝送する
信号ラインを所定部位で接続解離し、該解離していない
接続状態の信号ラインに接続されたＩＣソケットに半導
体デバイスをそれぞれ装着して動作試験を行うという手
段を採用する
方法に係わる第１の手段として、複数の半導体デバイス
に同時に試験用信号を供給することにより半導体デバイ
スを複数並行して動作試験する半導体集積回路試験方法
において、高速試験を行う際には、半導体デバイスがそ
れぞれ装着されるＩＣソケットに試験用信号を伝送する
信号ラインを所定部位で接続解離し、該解離していない
接続状態の信号ラインに接続されたＩＣソケットに半導
体デバイスをそれぞれ装着して動作試験を行うという手
段を採用する
【００１５】
【発明の実施の形態】以下、図面を参照して、本発明に
係わる半導体集積回路試験装置及び試験用ボード並びに
半導体集積回路試験方法の一実施形態について説明す
る。なお、本実施形態は、本発明をテストバーンイン装
置に適用した場合に関するものである。
係わる半導体集積回路試験装置及び試験用ボード並びに
半導体集積回路試験方法の一実施形態について説明す
る。なお、本実施形態は、本発明をテストバーンイン装
置に適用した場合に関するものである。
【００１６】図１は、本実施形態に係わるテストバーン
イン装置の要部構成図である。この図において、符号１
はテストバーンインボード（試験用ボード）、２はコネ
クタ、３は制御ボードである。テストバーンインボード
１は、比較的大型なプリント基板であり、半導体デバイ
スＸを装着するＩＣソケット４が複数実装されている。
なお、この図１では、簡単化するために少数のＩＣソケ
ット４が描かれているが、実際のテストバーンインボー
ド１には例えば２７２個のＩＣソケット４が実装されて
おり、したがってテストバーンインボード１は、このよ
うな多数のＩＣソケット４が実装可能な大型プリント基
板である。
イン装置の要部構成図である。この図において、符号１
はテストバーンインボード（試験用ボード）、２はコネ
クタ、３は制御ボードである。テストバーンインボード
１は、比較的大型なプリント基板であり、半導体デバイ
スＸを装着するＩＣソケット４が複数実装されている。
なお、この図１では、簡単化するために少数のＩＣソケ
ット４が描かれているが、実際のテストバーンインボー
ド１には例えば２７２個のＩＣソケット４が実装されて
おり、したがってテストバーンインボード１は、このよ
うな多数のＩＣソケット４が実装可能な大型プリント基
板である。
【００１７】このようなテストバーンインボード１上に
は、各種の試験用信号を各ＩＣソケット４に伝送する複
数の信号ラインＬと電源供給用の電源ライン（図示略）
がパターン配線されている。これら信号ラインＬ及び電
源ラインは、各ＩＣソケット４の所定端子に共通配線さ
れている。例えば、ＩＣソケット４のクロック入力用端
子には、クロックを伝送するクロック用の信号ラインＬ
が配線されている。
は、各種の試験用信号を各ＩＣソケット４に伝送する複
数の信号ラインＬと電源供給用の電源ライン（図示略）
がパターン配線されている。これら信号ラインＬ及び電
源ラインは、各ＩＣソケット４の所定端子に共通配線さ
れている。例えば、ＩＣソケット４のクロック入力用端
子には、クロックを伝送するクロック用の信号ラインＬ
が配線されている。
【００１８】このクロック用の信号ラインＬは、全ての
ＩＣソケット４のクロック入力用端子に共通配線されて
おり、したがってクロック入力用端子にはクロックが並
列供給される。また、このような信号ラインＬと電源ラ
インの一端は、テストバーンインボード１の一端に形成
されたエッジ・コネクタ５に接続されている。このエッ
ジ・コネクタ５は、コネクタ２に嵌合するものである。
ＩＣソケット４のクロック入力用端子に共通配線されて
おり、したがってクロック入力用端子にはクロックが並
列供給される。また、このような信号ラインＬと電源ラ
インの一端は、テストバーンインボード１の一端に形成
されたエッジ・コネクタ５に接続されている。このエッ
ジ・コネクタ５は、コネクタ２に嵌合するものである。
【００１９】さらに、このような信号ラインＬの途中部
位には、開閉スイッチ６（回路開閉手段）が設けられて
いる。この開閉スイッチ６は、例えばメカニカル接点を
有するリレーであり、信号ラインＬを介して入力される
駆動信号に基づいて信号ラインＬを接続／解離する。こ
の開閉スイッチ６を経由することなく、信号ラインＬの
一部を介してエッジ・コネクタ５と直接接続されるＩＣ
ソケット４には、開閉スイッチ６の開閉状態に関わりな
く試験用信号が供給されるが、開閉スイッチ６を介して
エッジ・コネクタ５と接続されるＩＣソケット４には、
開閉スイッチ６が閉状態の時にのみ試験用信号が供給さ
れる。すなわち、開閉スイッチ６は、試験用信号を供給
するＩＣソケット４を限定する。
位には、開閉スイッチ６（回路開閉手段）が設けられて
いる。この開閉スイッチ６は、例えばメカニカル接点を
有するリレーであり、信号ラインＬを介して入力される
駆動信号に基づいて信号ラインＬを接続／解離する。こ
の開閉スイッチ６を経由することなく、信号ラインＬの
一部を介してエッジ・コネクタ５と直接接続されるＩＣ
ソケット４には、開閉スイッチ６の開閉状態に関わりな
く試験用信号が供給されるが、開閉スイッチ６を介して
エッジ・コネクタ５と接続されるＩＣソケット４には、
開閉スイッチ６が閉状態の時にのみ試験用信号が供給さ
れる。すなわち、開閉スイッチ６は、試験用信号を供給
するＩＣソケット４を限定する。
【００２０】コネクタ２は、上記エッジ・コネクタ５に
嵌合するものであり、信号ラインＬに制御ボード３から
入力された試験用信号を供給すると共に、電源ラインに
制御ボード３から入力された電源を供給する。制御ボー
ド３は、各種の試験用信号及び所定電圧の電源を生成し
てテストバーンインボード１に出力する。この制御ボー
ド３は、上記駆動信号をバッファリングしてテストバー
ンインボード１に出力するドライバ３ａ、各種の試験用
信号をバッファリングしてテストバーンインボード１に
出力するドライバ３ｂ，３ｃ、また上記試験用信号や駆
動信号を生成する制御回路３ｄ（ライン選択制御部）等
から構成されている。
嵌合するものであり、信号ラインＬに制御ボード３から
入力された試験用信号を供給すると共に、電源ラインに
制御ボード３から入力された電源を供給する。制御ボー
ド３は、各種の試験用信号及び所定電圧の電源を生成し
てテストバーンインボード１に出力する。この制御ボー
ド３は、上記駆動信号をバッファリングしてテストバー
ンインボード１に出力するドライバ３ａ、各種の試験用
信号をバッファリングしてテストバーンインボード１に
出力するドライバ３ｂ，３ｃ、また上記試験用信号や駆
動信号を生成する制御回路３ｄ（ライン選択制御部）等
から構成されている。
【００２１】次に、このように構成されたテストバーン
イン装置を用いた半導体デバイスＸの試験について説明
する。
イン装置を用いた半導体デバイスＸの試験について説明
する。
【００２２】上述したように、本テストバーンイン装置
では開閉スイッチ６によって試験用信号を供給するＩＣ
ソケット４を限定する機能を備える。このような機能を
用いることにより、半導体デバイスＸを高速で試験する
場合には、ドライバ３ａから駆動信号を出力することに
より開閉スイッチ６を開状態に設定し、エッジ・コネク
タ５に対して開閉スイッチ６の後段に位置する信号ライ
ンＬ及びＩＣソケット４を切り離し、以てドライバ３
ｂ、３ｃの容量負荷を軽減する。この結果、試験用信号
として高速のパルス信号をエッジ・コネクタ５に対して
開閉スイッチ６の手前に位置するＩＣソケット４の半導
体デバイスＸに供給することを可能とし、高速試験を実
施する。
では開閉スイッチ６によって試験用信号を供給するＩＣ
ソケット４を限定する機能を備える。このような機能を
用いることにより、半導体デバイスＸを高速で試験する
場合には、ドライバ３ａから駆動信号を出力することに
より開閉スイッチ６を開状態に設定し、エッジ・コネク
タ５に対して開閉スイッチ６の後段に位置する信号ライ
ンＬ及びＩＣソケット４を切り離し、以てドライバ３
ｂ、３ｃの容量負荷を軽減する。この結果、試験用信号
として高速のパルス信号をエッジ・コネクタ５に対して
開閉スイッチ６の手前に位置するＩＣソケット４の半導
体デバイスＸに供給することを可能とし、高速試験を実
施する。
【００２３】この場合、同時に試験できる半導体デバイ
スＸの個数は制限されるが、半導体デバイスＸを従来よ
りも高速に試験することができる。一方、このような高
速試験に対して、開閉スイッチ６を閉状態に設定した場
合には、全てのＩＣソケット４に試験用信号を供給する
ことができるので、全てのＩＣソケット４に半導体デバ
イスＸを実装して試験を行うことができる。すなわち、
開閉スイッチ６の開閉状態を適宜設定することにより、
少数の半導体デバイスＸに対する高速試験と多数のデバ
イスＸに対する低速試験とを切り換えることができる。
スＸの個数は制限されるが、半導体デバイスＸを従来よ
りも高速に試験することができる。一方、このような高
速試験に対して、開閉スイッチ６を閉状態に設定した場
合には、全てのＩＣソケット４に試験用信号を供給する
ことができるので、全てのＩＣソケット４に半導体デバ
イスＸを実装して試験を行うことができる。すなわち、
開閉スイッチ６の開閉状態を適宜設定することにより、
少数の半導体デバイスＸに対する高速試験と多数のデバ
イスＸに対する低速試験とを切り換えることができる。
【００２４】図２は、メモリＸ’の試験に供されるテス
トバーンインボード１’の回路図である。この場合、最
も動作周波数の高いクロックCLKnの信号ラインＬ’に複
数の開閉スイッチ６a1，６a2，６a3〜６anを介挿してい
る。各開閉スイッチ６a1，６a2，６a3〜６anは、SCAN信
号SCANAmによって設定されるSCAN番号毎、つまりメモリ
Ｘ’の試験グループ単位に設けられている。同一SCAN番
号の複数のメモリＸ’には同時に試験用信号が供給され
て動作がチェックされる。このようにSCAN番号毎に開閉
スイッチ６a1，６a2，６a3〜６anを設けることにより、
高速試験するメモリＸ’をSCAN番号単位に設定すること
ができる。
トバーンインボード１’の回路図である。この場合、最
も動作周波数の高いクロックCLKnの信号ラインＬ’に複
数の開閉スイッチ６a1，６a2，６a3〜６anを介挿してい
る。各開閉スイッチ６a1，６a2，６a3〜６anは、SCAN信
号SCANAmによって設定されるSCAN番号毎、つまりメモリ
Ｘ’の試験グループ単位に設けられている。同一SCAN番
号の複数のメモリＸ’には同時に試験用信号が供給され
て動作がチェックされる。このようにSCAN番号毎に開閉
スイッチ６a1，６a2，６a3〜６anを設けることにより、
高速試験するメモリＸ’をSCAN番号単位に設定すること
ができる。
【００２５】なお、本実施形態は、本発明をテストバー
ンイン装置に適用した場合に関するものであるが、本発
明は、テストバーンイン装置に限定されるものではな
い。複数の半導体デバイスＸを同時に並行して試験する
各種の試験装置に適用可能である。また、上記実施形態
では、メカニカルな開閉スイッチ６を回路開閉手段とし
て採用したが、半導体スイッチを用いても良い。
ンイン装置に適用した場合に関するものであるが、本発
明は、テストバーンイン装置に限定されるものではな
い。複数の半導体デバイスＸを同時に並行して試験する
各種の試験装置に適用可能である。また、上記実施形態
では、メカニカルな開閉スイッチ６を回路開閉手段とし
て採用したが、半導体スイッチを用いても良い。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
半導体デバイスがそれぞれ装着されるＩＣソケットに試
験用信号を伝送する信号ラインを所定部位で接続解離
し、該解離していない接続状態の信号ラインに接続され
たＩＣソケットに半導体デバイスをそれぞれ装着するこ
とにより、半導体デバイス、信号ライン及びＩＣソケッ
トに起因する容量負荷を軽減することが可能であり、し
たがって半導体デバイスの高速試験を実現することがで
きる。
半導体デバイスがそれぞれ装着されるＩＣソケットに試
験用信号を伝送する信号ラインを所定部位で接続解離
し、該解離していない接続状態の信号ラインに接続され
たＩＣソケットに半導体デバイスをそれぞれ装着するこ
とにより、半導体デバイス、信号ライン及びＩＣソケッ
トに起因する容量負荷を軽減することが可能であり、し
たがって半導体デバイスの高速試験を実現することがで
きる。
【図１】 本発明の一実施形態におけるテストバーンイ
ン装置の要部構成図である。
ン装置の要部構成図である。
【図２】 本発明の一実施形態におけるテストバーンイ
ンボードの回路図である。
ンボードの回路図である。
１，１’……テストバーンインボード（試験用ボード）
２……コネクタ
３……制御ボード
３ａ〜３ｃ……ドライバ
３ｄ……制御回路（ライン選択制御部）
４……ＩＣソケット
５……エッジ・コネクタ
６，６a1，６a2，６a3〜６an……開閉スイッチ（回路開
閉手段） Ｌ，Ｌ’……信号ライン Ｘ……半導体デバイス Ｘ’……メモリ
閉手段） Ｌ，Ｌ’……信号ライン Ｘ……半導体デバイス Ｘ’……メモリ
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０１Ｒ 31/28 Ｙ
Claims (9)
- 【請求項１】 複数の半導体デバイス（Ｘ）に同時に
試験用信号を供給することにより半導体デバイス（Ｘ）
を複数並行して動作試験する半導体集積回路試験装置で
あって、 前記半導体デバイス（Ｘ）を装着するＩＣソケット
（４）が複数実装され、当該ＩＣソケット（４）に前記
試験用信号を伝送する信号ライン（Ｌ）の途中に回路開
閉手段（６）が設けられた試験用ボード（１）と、 前記回路開閉手段（６）を制御するライン選択制御部
（３ｄ）とを具備する、 ことを特徴とする半導体集積回路試験装置。 - 【請求項２】 回路開閉手段（６）を試験グループ単
位に設ける、ことを特徴とする請求項１記載の半導体集
積回路試験装置。 - 【請求項３】 半導体デバイス（Ｘ）がクロックに基
づいて動作するデジタル集積回路の場合には、クロック
を伝送する信号ライン（Ｌ）に回路開閉手段（６）を設
ける、ことを特徴とする請求項１または２記載の半導体
集積回路試験装置。 - 【請求項４】 テストバーンイン装置に適用する、こ
とを特徴とする請求項１〜３いずれかに記載の半導体集
積回路試験装置。 - 【請求項５】 複数の半導体デバイス（Ｘ）を同時に
動作試験するために半導体集積回路試験装置に収納され
るものであって、前記半導体デバイス（Ｘ）を装着する
ＩＣソケット（４）が複数実装されると共に、各ＩＣソ
ケット（４）にそれぞれ装着された半導体デバイス
（Ｘ）に試験用信号を並列的に供給する試験用ボードで
あって、 前記ＩＣソケット（４）に前記試験用信号を伝送する信
号ライン（Ｌ）の途中に回路開閉手段（６）を設ける、
ことを特徴とする試験用ボード。 - 【請求項６】 回路開閉手段（６）を試験グループ単
位に設ける、ことを特徴とする請求項５記載の試験用ボ
ード。 - 【請求項７】 半導体デバイス（Ｘ）がクロックに基
づいて動作するデジタル集積回路の場合には、クロック
を伝送する信号ライン（Ｌ）に回路開閉手段（６）を設
ける、ことを特徴とする請求項５または６記載の試験用
ボード。 - 【請求項８】 半導体集積回路試験装置は、半導体デ
バイス（Ｘ）をバーンインすると共に動作試験するテス
トバーンイン装置である、ことを特徴とする請求項５〜
７いずれかに記載の試験用ボード。 - 【請求項９】 複数の半導体デバイス（Ｘ）に同時に
試験用信号を供給することにより半導体デバイス（Ｘ）
を複数並行して動作試験する半導体集積回路試験方法で
あって、 高速試験を行う際には、半導体デバイス（Ｘ）がそれぞ
れ装着されるＩＣソケット（４）に試験用信号を伝送す
る信号ライン（Ｌ）を所定部位で接続解離し、該解離し
ていない接続状態の信号ライン（Ｌ）に接続されたＩＣ
ソケット（４）に半導体デバイス（Ｘ）をそれぞれ装着
して動作試験を行う、ことを特徴とする半導体集積回路
試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001224817A JP2003035750A (ja) | 2001-07-25 | 2001-07-25 | 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001224817A JP2003035750A (ja) | 2001-07-25 | 2001-07-25 | 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003035750A true JP2003035750A (ja) | 2003-02-07 |
Family
ID=19057913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001224817A Withdrawn JP2003035750A (ja) | 2001-07-25 | 2001-07-25 | 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003035750A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101151686B1 (ko) | 2012-02-29 | 2012-06-14 | 주식회사 유니테스트 | 번인 테스터 |
| KR101164116B1 (ko) * | 2012-02-29 | 2012-07-12 | 주식회사 유니테스트 | 번인 테스터용 테스트보드 |
-
2001
- 2001-07-25 JP JP2001224817A patent/JP2003035750A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101151686B1 (ko) | 2012-02-29 | 2012-06-14 | 주식회사 유니테스트 | 번인 테스터 |
| KR101164116B1 (ko) * | 2012-02-29 | 2012-07-12 | 주식회사 유니테스트 | 번인 테스터용 테스트보드 |
| CN103293456A (zh) * | 2012-02-29 | 2013-09-11 | 韩商联测股份有限公司 | 老化测试设备 |
| CN103293457A (zh) * | 2012-02-29 | 2013-09-11 | 韩商联测股份有限公司 | 用于老化测试设备的测试板 |
| TWI485415B (zh) * | 2012-02-29 | 2015-05-21 | Unitest Inc | 用於老化測試設備的測試板 |
| CN103293457B (zh) * | 2012-02-29 | 2016-02-10 | 韩商联测股份有限公司 | 用于老化测试设备的测试板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| KR101293381B1 (ko) | 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치 | |
| US7772828B2 (en) | Automatic test equipment capable of high speed test | |
| KR20030045939A (ko) | 반도체 집적 회로를 위한 테스트 장치 | |
| US5652524A (en) | Built-in load board design for performing high resolution quiescent current measurements of a device under test | |
| JP2008145266A (ja) | デバイステスタ | |
| EP0414014B1 (en) | Semiconductor device and method of testing the same | |
| JP2003035750A (ja) | 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 | |
| JP2000162284A (ja) | 半導体集積回路 | |
| US5241264A (en) | IC test apparatus | |
| JP3239864B2 (ja) | 電源／ｇｎｄ端子導通試験用テストボード | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| JP2937619B2 (ja) | 半導体集積回路装置 | |
| JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP3152179B2 (ja) | 半導体装置のテスト回路 | |
| KR100483747B1 (ko) | 반도체 시험장치 | |
| KR100327333B1 (ko) | 다수개의 전원 핀들을 갖는 집적회로 장치를 테스트하는 테스트 장비 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JPH05157793A (ja) | ショートチェック付き電源回路 | |
| JP2003057292A (ja) | 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 | |
| JP2967641B2 (ja) | 単位基板実装状態確認回路 | |
| JP2624129B2 (ja) | 多ピン半導体集積回路の検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |