JP2003035733A - 微小容量測定装置 - Google Patents
微小容量測定装置Info
- Publication number
- JP2003035733A JP2003035733A JP2001223794A JP2001223794A JP2003035733A JP 2003035733 A JP2003035733 A JP 2003035733A JP 2001223794 A JP2001223794 A JP 2001223794A JP 2001223794 A JP2001223794 A JP 2001223794A JP 2003035733 A JP2003035733 A JP 2003035733A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- analog
- capacitance
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】 本発明は、微小容量測定装置に関し、例えば
液晶表示パネルの各画素を検査する基板検査装置に適用
して、液晶表示パネルを構成する各画素の静電容量の測
定等に適用して、従来に比して格段的に高い精度により
微小な容量を測定することができるようにする。 【解決手段】 本発明は、微小容量Cpxに蓄積された
電荷を放電する際に得られる放電電流I1を電流電圧変
換処理した後、積分して処理する。
液晶表示パネルの各画素を検査する基板検査装置に適用
して、液晶表示パネルを構成する各画素の静電容量の測
定等に適用して、従来に比して格段的に高い精度により
微小な容量を測定することができるようにする。 【解決手段】 本発明は、微小容量Cpxに蓄積された
電荷を放電する際に得られる放電電流I1を電流電圧変
換処理した後、積分して処理する。
Description
【0001】
【発明の属する技術分野】本発明は、微小容量測定装置
に関し、例えば液晶表示基板の各画素を検査する基板検
査装置に適用することができる。本発明は、微小容量に
蓄積された電荷を放電する際に得られる放電電流を電流
電圧変換処理した後、積分して処理することにより、液
晶表示基板を構成する各画素の静電容量の測定等に適用
して、従来に比して格段的に高い精度により微小な容量
を測定することができるようにする。
に関し、例えば液晶表示基板の各画素を検査する基板検
査装置に適用することができる。本発明は、微小容量に
蓄積された電荷を放電する際に得られる放電電流を電流
電圧変換処理した後、積分して処理することにより、液
晶表示基板を構成する各画素の静電容量の測定等に適用
して、従来に比して格段的に高い精度により微小な容量
を測定することができるようにする。
【0002】
【従来の技術】従来、液晶表示基板の検査工程において
は、液晶表示基板を構成する各画素の静電容量を測定す
ることにより、各画素の異常を検出するようになされて
いる。なおここで液晶表示基板とは、液晶を注入する前
の半完成品の液晶表示パネルである。
は、液晶表示基板を構成する各画素の静電容量を測定す
ることにより、各画素の異常を検出するようになされて
いる。なおここで液晶表示基板とは、液晶を注入する前
の半完成品の液晶表示パネルである。
【0003】すなわち図2は、この種の検査に使用する
基板検査装置を部分的に示す接続図である。液晶表示基
板1は、画素Gと薄膜トランジスタ(TFT:Thin Fil
m Transistor)Qとをマトリックス状に配置し、それぞ
れ水平方向及び垂直方向に延長するように繰り返し形成
されたデータ線DL及びゲート線GLにより、各薄膜ト
ランジスタQを介して対応する画素Gを駆動できるよう
に構成されている。
基板検査装置を部分的に示す接続図である。液晶表示基
板1は、画素Gと薄膜トランジスタ(TFT:Thin Fil
m Transistor)Qとをマトリックス状に配置し、それぞ
れ水平方向及び垂直方向に延長するように繰り返し形成
されたデータ線DL及びゲート線GLにより、各薄膜ト
ランジスタQを介して対応する画素Gを駆動できるよう
に構成されている。
【0004】この種の基板検査装置2は、電流電圧変換
回路3による測定ユニット4が各データ線DLに対応し
て夫々設けられ、各測定ユニット4の出力信号がサンプ
ルホールド回路(S/H)5に入力され、このサンプル
ホールド回路(S/H)5の出力信号がアナログデジタ
ル変換回路(A/D)6に入力されるように構成され
る。
回路3による測定ユニット4が各データ線DLに対応し
て夫々設けられ、各測定ユニット4の出力信号がサンプ
ルホールド回路(S/H)5に入力され、このサンプル
ホールド回路(S/H)5の出力信号がアナログデジタ
ル変換回路(A/D)6に入力されるように構成され
る。
【0005】測定ユニット4は、演算増幅回路Ul及び
帰還抵抗Rlにより電流電圧変換回路3が構成され、ス
イッチ回路S2を介してこの電流電圧変換回路3に処理
対象である画素Gの放電電流を入力できるように、また
スイッチ回路S1の制御によりこの放電電流路を介して
各画素Gに充電用電圧Vdを印加することができるよう
になされている。なおこの充電用電圧Vdは、各測定ユ
ニット4で共通の基準電圧発生回路7より供給されるよ
うになされている。
帰還抵抗Rlにより電流電圧変換回路3が構成され、ス
イッチ回路S2を介してこの電流電圧変換回路3に処理
対象である画素Gの放電電流を入力できるように、また
スイッチ回路S1の制御によりこの放電電流路を介して
各画素Gに充電用電圧Vdを印加することができるよう
になされている。なおこの充電用電圧Vdは、各測定ユ
ニット4で共通の基準電圧発生回路7より供給されるよ
うになされている。
【0006】基板検査装置2は、スイッチ回路S2をオ
フ状態に設定して電流電圧変換回路3をデータ線DLか
ら切り離し、続いてスイッチ回路Slをオン状態に設定
し、充電用電圧Vdをデータ線DLに印加する。基板検
査装置2は、この状態で、液晶表示基板1の駆動によ
り、順次、薄膜トランジスタQをオン状態に切り換え、
これにより各画素Gを充電用電圧Vdにより充電する。
フ状態に設定して電流電圧変換回路3をデータ線DLか
ら切り離し、続いてスイッチ回路Slをオン状態に設定
し、充電用電圧Vdをデータ線DLに印加する。基板検
査装置2は、この状態で、液晶表示基板1の駆動によ
り、順次、薄膜トランジスタQをオン状態に切り換え、
これにより各画素Gを充電用電圧Vdにより充電する。
【0007】その後、基板検査装置2は、液晶表示基板
1を駆動しない状態、すなわち各画素Gを各データ線D
Lから切り離した状態で、基準電圧発生回路7による充
電用電圧Vdをゼロ電位に立ち下げ、これにより画素G
を充電する際に、同時に各データ線DLの浮遊容量に蓄
積された電荷を放電させる。なお基板検査装置2では、
このような充電用電圧Vdの立ち下げによるデータ線D
Lに蓄積された電荷の放電に代えて、スイッチ回路S1
をオフ状態に切り換え、またスイッチ回路S2をオン状
態に切り換えることにより、各電流電圧変換回路3の入
力抵抗を介して浮遊容量による電荷を放電させる場合も
ある。
1を駆動しない状態、すなわち各画素Gを各データ線D
Lから切り離した状態で、基準電圧発生回路7による充
電用電圧Vdをゼロ電位に立ち下げ、これにより画素G
を充電する際に、同時に各データ線DLの浮遊容量に蓄
積された電荷を放電させる。なお基板検査装置2では、
このような充電用電圧Vdの立ち下げによるデータ線D
Lに蓄積された電荷の放電に代えて、スイッチ回路S1
をオフ状態に切り換え、またスイッチ回路S2をオン状
態に切り換えることにより、各電流電圧変換回路3の入
力抵抗を介して浮遊容量による電荷を放電させる場合も
ある。
【0008】基板検査装置2は、このようにしてデータ
線DLに蓄積された電荷を放電させて、各画素Gのみに
電荷が蓄積された状態を形成すると、スイッチ回路S1
をオフ状態に設定すると共に、スイッチ回路S2をオン
状態に設定し、これにより電流電圧変換回路3を各デー
タ線DLに接続する。またこの状態で、液晶表示基板1
の駆動により、各画素Gを順次選択的にデータ線DLに
接続する。これにより基板検査装置2は、各画素Gに蓄
積された電荷を順次放電させて電流電圧変換回路3で電
流電圧変換処理する。
線DLに蓄積された電荷を放電させて、各画素Gのみに
電荷が蓄積された状態を形成すると、スイッチ回路S1
をオフ状態に設定すると共に、スイッチ回路S2をオン
状態に設定し、これにより電流電圧変換回路3を各デー
タ線DLに接続する。またこの状態で、液晶表示基板1
の駆動により、各画素Gを順次選択的にデータ線DLに
接続する。これにより基板検査装置2は、各画素Gに蓄
積された電荷を順次放電させて電流電圧変換回路3で電
流電圧変換処理する。
【0009】さらにこの画素Gの切り換えに同期して、
サンプルホールド回路5により電流電圧変換回路3の出
力信号のピーク値をサンプルホールドすることにより、
各画素Gの放電電流値を検出する。さらにこのサンプル
ホールド結果をアナログデジタル変換回路(A/D)6
によりアナログデジタル変換処理した後、図示しない演
算処理回路などにより処理し、これにより液晶表示基板
1の各画素Gについて順次静電容量Cpxを測定する。
サンプルホールド回路5により電流電圧変換回路3の出
力信号のピーク値をサンプルホールドすることにより、
各画素Gの放電電流値を検出する。さらにこのサンプル
ホールド結果をアナログデジタル変換回路(A/D)6
によりアナログデジタル変換処理した後、図示しない演
算処理回路などにより処理し、これにより液晶表示基板
1の各画素Gについて順次静電容量Cpxを測定する。
【0010】なお基板検査装置2においては、このよう
に各データ線DLにそれぞれ測定ユニット4、サンプル
ホールド回路5、アナログディジタル変換回路6を配置
する構成に代えて、各測定ユニット4の出力信号を1系
統のサンプルホールド回路5、アナログディジタル変換
回路6により処理する構成が採用される場合もある。こ
の場合には、図3において点線により示すように、各測
定ユニット4の出力信号をマルチプレクサ10で選択し
てサンプルホールド回路5に出力するようになされてい
る。
に各データ線DLにそれぞれ測定ユニット4、サンプル
ホールド回路5、アナログディジタル変換回路6を配置
する構成に代えて、各測定ユニット4の出力信号を1系
統のサンプルホールド回路5、アナログディジタル変換
回路6により処理する構成が採用される場合もある。こ
の場合には、図3において点線により示すように、各測
定ユニット4の出力信号をマルチプレクサ10で選択し
てサンプルホールド回路5に出力するようになされてい
る。
【0011】
【発明が解決しようとする課題】ところでこのようにし
て検出される各画素の放電電流の中には、対応する薄膜
トランジスタQのゲートドライブ信号の洩れ電流成分が
含まれている。この洩れ電流成分は、本来測定すべき各
画素からの放電電流に比して持続時間は短いものの、非
常に大きな振幅を持っている。
て検出される各画素の放電電流の中には、対応する薄膜
トランジスタQのゲートドライブ信号の洩れ電流成分が
含まれている。この洩れ電流成分は、本来測定すべき各
画素からの放電電流に比して持続時間は短いものの、非
常に大きな振幅を持っている。
【0012】具体例をあげて説明すると、画素Gの静電
容量Cpxを0.25[pF]、静電容量Cpxの充電
電圧を4[V]、データ線DLの抵抗を10[kΩ]、
薄膜トランジスタQのオン抵抗を10[MΩ]とし、回
路のインダクタンスの影響を無視すると、画素Gからの
放電電流は、薄膜トランジスタQをオン状態に切り換え
ると初期値0.4[μA]により急激に立ち上がった
後、時定数2.5[μS]で指数函数的に減衰する放電
波形となる。これに対してゲートドライブ信号の洩れ電
流は、ゲートドライブ信号の振幅を12〔V〕、ゲート
線GLとデータ線DLとの間の結合容量を20[f
F]、ゲートドライブ信号の立ち上がり時間を30〔n
S〕とすると、振幅8[μA]、パルス幅30[nS]
の台形状波形になる。
容量Cpxを0.25[pF]、静電容量Cpxの充電
電圧を4[V]、データ線DLの抵抗を10[kΩ]、
薄膜トランジスタQのオン抵抗を10[MΩ]とし、回
路のインダクタンスの影響を無視すると、画素Gからの
放電電流は、薄膜トランジスタQをオン状態に切り換え
ると初期値0.4[μA]により急激に立ち上がった
後、時定数2.5[μS]で指数函数的に減衰する放電
波形となる。これに対してゲートドライブ信号の洩れ電
流は、ゲートドライブ信号の振幅を12〔V〕、ゲート
線GLとデータ線DLとの間の結合容量を20[f
F]、ゲートドライブ信号の立ち上がり時間を30〔n
S〕とすると、振幅8[μA]、パルス幅30[nS]
の台形状波形になる。
【0013】ここでゲートドライブ信号からの漏れ電流
に基づく電荷は、0.24[pQ]であり、画素Gから
の放電電流に基づく電荷は、1[pQ]である。これに
よりゲートドライブ信号に基づく洩れ電流は、測定に供
する画素Gの放電電流に比して、電荷量が1/4未満で
あるにもかかわらず、ピーク値が20倍にも達すること
になる。
に基づく電荷は、0.24[pQ]であり、画素Gから
の放電電流に基づく電荷は、1[pQ]である。これに
よりゲートドライブ信号に基づく洩れ電流は、測定に供
する画素Gの放電電流に比して、電荷量が1/4未満で
あるにもかかわらず、ピーク値が20倍にも達すること
になる。
【0014】従って放電電流を電流電圧変換してサンプ
ルホールドして得られる測定結果は、ゲートドライブ信
号の洩れ電流による成分が大部分になり、これにより単
に放電電流を電流電圧変換処理してサンプルホールドす
る方法では、画素Gの静電容量による放電電流成分のみ
を精度良く測定することが非常に困難であった。また放
電電流のようにパルス状に立ち上がって変化する信号に
おいては、再現性良くサンプルホールドすることも容易
ではない。
ルホールドして得られる測定結果は、ゲートドライブ信
号の洩れ電流による成分が大部分になり、これにより単
に放電電流を電流電圧変換処理してサンプルホールドす
る方法では、画素Gの静電容量による放電電流成分のみ
を精度良く測定することが非常に困難であった。また放
電電流のようにパルス状に立ち上がって変化する信号に
おいては、再現性良くサンプルホールドすることも容易
ではない。
【0015】これらにより従来の基板検査装置において
は、静電容量Cpxの測定精度に関して、実用上未だ不
十分な問題があった。
は、静電容量Cpxの測定精度に関して、実用上未だ不
十分な問題があった。
【0016】この問題を解決する1つの方法として、放
電電流を積分して処理する方法も考えられるが、この方
法によっても、十分な測定精度を確保できない問題があ
る。
電電流を積分して処理する方法も考えられるが、この方
法によっても、十分な測定精度を確保できない問題があ
る。
【0017】すなわち図3は、放電電流を積分して処理
する方式による従来の基板検査装置について、積分器1
4の周辺を部分的に示す接続図である。この図3に示す
構成において、図2の基板検査装置2と同一の構成は、
対応する符号を付して示し、重複した説明は省略する。
この基板検査装置11においは、各データ線DLに積分
器14による測定ユニット16が接続され、この測定ユ
ニット16の出力信号がアナログディジタル変換回路6
に入力される。なおここでU2は、演算増幅回路であ
り、C1は、積分コンデンサ、S3は、この積分器14
をリセットするアナログスイッチによるスイッチ回路で
ある。
する方式による従来の基板検査装置について、積分器1
4の周辺を部分的に示す接続図である。この図3に示す
構成において、図2の基板検査装置2と同一の構成は、
対応する符号を付して示し、重複した説明は省略する。
この基板検査装置11においは、各データ線DLに積分
器14による測定ユニット16が接続され、この測定ユ
ニット16の出力信号がアナログディジタル変換回路6
に入力される。なおここでU2は、演算増幅回路であ
り、C1は、積分コンデンサ、S3は、この積分器14
をリセットするアナログスイッチによるスイッチ回路で
ある。
【0018】以下において、図2について説明したと同
様の数値によりこの積分器14の動作を説明する。すな
わち画素Gの静電容量Cpxを0.25[pF]、静電
容量Cpxの充電電圧を4[V]とすると、静電容量C
pxに1[pC]の電荷が蓄積されることになる。薄膜
トランジスタQをオンにして放電させて、この電荷によ
る放電電流を積分器14に入力する場合に、積分コンデ
ンサC1の容量を5[pF]すると、放電電流により積
分コンデンサC1に流入する電荷は上述したように1
[pC]であることから、積分器14の出力電圧は、理
論値でも200[mV]になる。実際上、積分器14に
おいては、演算増幅器U2の周波数帯域、浮遊容量の影
響等により出力電圧が論理値より小さくなり、上述した
条件では数十[mV]になる。
様の数値によりこの積分器14の動作を説明する。すな
わち画素Gの静電容量Cpxを0.25[pF]、静電
容量Cpxの充電電圧を4[V]とすると、静電容量C
pxに1[pC]の電荷が蓄積されることになる。薄膜
トランジスタQをオンにして放電させて、この電荷によ
る放電電流を積分器14に入力する場合に、積分コンデ
ンサC1の容量を5[pF]すると、放電電流により積
分コンデンサC1に流入する電荷は上述したように1
[pC]であることから、積分器14の出力電圧は、理
論値でも200[mV]になる。実際上、積分器14に
おいては、演算増幅器U2の周波数帯域、浮遊容量の影
響等により出力電圧が論理値より小さくなり、上述した
条件では数十[mV]になる。
【0019】これに対して積分器14においては、積分
開始前にスイッチ回路S3をオン状態に設定してリセッ
トすることが必要であり、このオンオフ制御の際に、制
御用の信号の一部が出力側に洩れる、いわゆるチャージ
インジェクションが発生する。積分器14においては、
このチャージインジェクションにより、スイッチ回路S
3がオフ状態に切り換わる際に、積分コンデンサC1が
チャージされる。このチャージ量は、通常、数[pC]
程度あり、このチャージ量を5[pC]とすると、これ
による積分器14の不要出力電圧は1[V]にも達す
る。
開始前にスイッチ回路S3をオン状態に設定してリセッ
トすることが必要であり、このオンオフ制御の際に、制
御用の信号の一部が出力側に洩れる、いわゆるチャージ
インジェクションが発生する。積分器14においては、
このチャージインジェクションにより、スイッチ回路S
3がオフ状態に切り換わる際に、積分コンデンサC1が
チャージされる。このチャージ量は、通常、数[pC]
程度あり、このチャージ量を5[pC]とすると、これ
による積分器14の不要出力電圧は1[V]にも達す
る。
【0020】すなわち各画素Gの静電容量Cpxは、
0.1〜1[pF]程度の微少容量であり、これに蓄え
た電荷を放電させて放電電流を積分器により直接積分す
ると、十分な信号出力電圧を得ることが困難になるのに
対し、積分を開始する前に積分器をリセットするアナロ
グスイッチ回路からのチャージインジェクションが各画
素Gに蓄えられた電荷の数倍の大きさで積分結果に現れ
ることになる。これによりチャージインジェクションを
考慮して積分器およびアナログデジタル変換器を構成せ
ざるを得ず、その結果、測定結果のダイナミックレンジ
が狭くなり、これによっても十分な精度が確保できなく
なる。
0.1〜1[pF]程度の微少容量であり、これに蓄え
た電荷を放電させて放電電流を積分器により直接積分す
ると、十分な信号出力電圧を得ることが困難になるのに
対し、積分を開始する前に積分器をリセットするアナロ
グスイッチ回路からのチャージインジェクションが各画
素Gに蓄えられた電荷の数倍の大きさで積分結果に現れ
ることになる。これによりチャージインジェクションを
考慮して積分器およびアナログデジタル変換器を構成せ
ざるを得ず、その結果、測定結果のダイナミックレンジ
が狭くなり、これによっても十分な精度が確保できなく
なる。
【0021】本発明は以上の点を考慮してなされたもの
で、液晶表示基板を構成する各画素の静電容量の測定等
に適用して、従来に比して格段的に高い精度により微小
な容量を測定することができる微小容量測定装置を提案
しようとするものである。
で、液晶表示基板を構成する各画素の静電容量の測定等
に適用して、従来に比して格段的に高い精度により微小
な容量を測定することができる微小容量測定装置を提案
しようとするものである。
【0022】
【課題を解決するための手段】かかる課題を解決するた
め請求項1の発明においては、被測定対象を充電する充
電手段と、充電手段により充電された被測定対象の放電
電流を電流電圧変換処理する電流電圧変換手段と、電流
電圧変換手段の出力信号を積分する積分手段と、積分手
段の積分結果をアナログディジタル変換処理するアナロ
グディジタル変換手段と、アナログディジタル変換手段
の出力データを処理して、被測定対象の容量を検出する
演算手段とを備えるようにする。
め請求項1の発明においては、被測定対象を充電する充
電手段と、充電手段により充電された被測定対象の放電
電流を電流電圧変換処理する電流電圧変換手段と、電流
電圧変換手段の出力信号を積分する積分手段と、積分手
段の積分結果をアナログディジタル変換処理するアナロ
グディジタル変換手段と、アナログディジタル変換手段
の出力データを処理して、被測定対象の容量を検出する
演算手段とを備えるようにする。
【0023】また請求項2の発明においては、請求項1
の構成において、被測定対象が、容量を有する複数の素
子であり、所定の制御手段による制御により、充電手段
により充電された後、電流電圧変換手段に順次選択的に
接続されて放電電流を出力し、積分手段は、電流電圧変
換手段に対する複数の素子の接続の切り換えに同期して
リセットされ、アナログディジタル変換手段は、電流電
圧変換手段に対する複数の素子の接続の切り換えに同期
して、積分結果をアナログディジタル変換処理し、演算
手段は、アナログディジタル変換手段による各アナログ
ディジタル変換処理結果をそれぞれ処理して、複数の素
子の容量をそれぞれ検出するようにする。
の構成において、被測定対象が、容量を有する複数の素
子であり、所定の制御手段による制御により、充電手段
により充電された後、電流電圧変換手段に順次選択的に
接続されて放電電流を出力し、積分手段は、電流電圧変
換手段に対する複数の素子の接続の切り換えに同期して
リセットされ、アナログディジタル変換手段は、電流電
圧変換手段に対する複数の素子の接続の切り換えに同期
して、積分結果をアナログディジタル変換処理し、演算
手段は、アナログディジタル変換手段による各アナログ
ディジタル変換処理結果をそれぞれ処理して、複数の素
子の容量をそれぞれ検出するようにする。
【0024】また請求項3の発明においては、請求項2
の構成において、積分手段における、電流電圧変換手段
に対する複数の素子の接続の切り換えに同期したリセッ
トの処理は、電流電圧変換手段に対する複数の素子の接
続の切り換えの都度、接続の切り換えの直前のタイミン
グで、積分手段をリセットする処理であり、アナログデ
ィジタル変換手段における、電流電圧変換手段に対する
複数の素子の接続の切り換えに同期して行う積分結果の
アナログディジタル変換処理は、積分手段における積分
完了の時点から次のリセットの直前のタイミングまでの
間で積分結果をアナログディジタル変換する処理である
ようにする。
の構成において、積分手段における、電流電圧変換手段
に対する複数の素子の接続の切り換えに同期したリセッ
トの処理は、電流電圧変換手段に対する複数の素子の接
続の切り換えの都度、接続の切り換えの直前のタイミン
グで、積分手段をリセットする処理であり、アナログデ
ィジタル変換手段における、電流電圧変換手段に対する
複数の素子の接続の切り換えに同期して行う積分結果の
アナログディジタル変換処理は、積分手段における積分
完了の時点から次のリセットの直前のタイミングまでの
間で積分結果をアナログディジタル変換する処理である
ようにする。
【0025】また請求項4の発明においては、請求項
1、請求項2又は請求項3の構成において、被測定対象
が、液晶表示基板の各画素であり、演算手段により検出
される容量が、各画素の静電容量であるようにする。
1、請求項2又は請求項3の構成において、被測定対象
が、液晶表示基板の各画素であり、演算手段により検出
される容量が、各画素の静電容量であるようにする。
【0026】また請求項5の発明においては、請求項
1、請求項2、請求項3又は請求項4の構成において、
演算処理手段が、充電手段により第1の電圧に被測定対
象を充電して検出されるアナログディジタル変換回路の
出力データと、充電手段により第1の電圧とは異なる第
2の電圧に被測定対象を充電して検出されるアナログデ
ィジタル変換回路の出力データとにより、被測定対象の
容量を検出するようにする。
1、請求項2、請求項3又は請求項4の構成において、
演算処理手段が、充電手段により第1の電圧に被測定対
象を充電して検出されるアナログディジタル変換回路の
出力データと、充電手段により第1の電圧とは異なる第
2の電圧に被測定対象を充電して検出されるアナログデ
ィジタル変換回路の出力データとにより、被測定対象の
容量を検出するようにする。
【0027】また請求項6の発明においては、請求項5
の構成において、この第2の電圧は、被測定対象の両端
電位差を0〔V〕に設定する電圧であるようにする。
の構成において、この第2の電圧は、被測定対象の両端
電位差を0〔V〕に設定する電圧であるようにする。
【0028】請求項1の構成においては、被測定対象を
充電する充電手段と、充電手段により充電された被測定
対象の放電電流を電流電圧変換処理する電流電圧変換手
段と、電流電圧変換手段の出力信号を積分する積分手段
とを有することにより、電流電圧変換手段の設定によ
り、積分手段に流入する電流を増幅することができ、十
分な信号レベルの積分結果を得ることができる。また、
このように本来の測定すべき信号に対しては充分な信号
レベルによる積分結果を得るとができるのに対し、積分
手段をリセットする際のアナログスイッチからのチャー
ジインジェクションについては、増幅されないことによ
り、従来に比してSN比を向上することができる。また
放電電流を積分することにより、放電電荷量に応じた積
分結果を得ることができ、これにより振幅が大きいもの
の電荷量の少ないドライブ信号の洩れ電流については、
積分結果への影響を充分に抑圧することができる。また
積分結果が完了した時点で積分結果を処理すればよいこ
とにより、充分な時間的な余裕を持って積分結果を処理
することができ、これらにより従来に比して格段に高い
精度により微少な容量を測定することができる。
充電する充電手段と、充電手段により充電された被測定
対象の放電電流を電流電圧変換処理する電流電圧変換手
段と、電流電圧変換手段の出力信号を積分する積分手段
とを有することにより、電流電圧変換手段の設定によ
り、積分手段に流入する電流を増幅することができ、十
分な信号レベルの積分結果を得ることができる。また、
このように本来の測定すべき信号に対しては充分な信号
レベルによる積分結果を得るとができるのに対し、積分
手段をリセットする際のアナログスイッチからのチャー
ジインジェクションについては、増幅されないことによ
り、従来に比してSN比を向上することができる。また
放電電流を積分することにより、放電電荷量に応じた積
分結果を得ることができ、これにより振幅が大きいもの
の電荷量の少ないドライブ信号の洩れ電流については、
積分結果への影響を充分に抑圧することができる。また
積分結果が完了した時点で積分結果を処理すればよいこ
とにより、充分な時間的な余裕を持って積分結果を処理
することができ、これらにより従来に比して格段に高い
精度により微少な容量を測定することができる。
【0029】また請求項2又は請求項3の構成によれ
ば、複数の素子の容量を順次測定する際に、従来に比し
て格段的に高い精度により微少な容量を測定することが
できる。
ば、複数の素子の容量を順次測定する際に、従来に比し
て格段的に高い精度により微少な容量を測定することが
できる。
【0030】これにより請求項4の構成によれば、液晶
表示基板の各画素の静電容量を従来に比して格段的に高
い精度により測定することができる。
表示基板の各画素の静電容量を従来に比して格段的に高
い精度により測定することができる。
【0031】また請求項5の発明においては、請求項
1、請求項2、請求項3又は請求項4の構成において、
演算処理手段が、充電手段により第1の電圧に被測定対
象を充電して検出されるアナログディジタル変換回路の
出力データと、充電手段により第1の電圧とは異なる第
2の電圧に被測定対象を充電して検出されるアナログデ
ィジタル変換回路の出力データとにより、被測定対象の
容量を検出することにより、アナログディジタル変換回
路の出力データにおいては、この第1及び第2の電圧に
応じて変化する放電電荷量に対して、何ら変化を呈しな
いチャージインジェクション等による影響が重畳されて
検出されることになる。これによりこれら2種類の出力
データの対比により、被測定対象の容量を検出するよう
にして、さらにチャージインジェクション等による影響
を除去して、測定精度を高めることができる。
1、請求項2、請求項3又は請求項4の構成において、
演算処理手段が、充電手段により第1の電圧に被測定対
象を充電して検出されるアナログディジタル変換回路の
出力データと、充電手段により第1の電圧とは異なる第
2の電圧に被測定対象を充電して検出されるアナログデ
ィジタル変換回路の出力データとにより、被測定対象の
容量を検出することにより、アナログディジタル変換回
路の出力データにおいては、この第1及び第2の電圧に
応じて変化する放電電荷量に対して、何ら変化を呈しな
いチャージインジェクション等による影響が重畳されて
検出されることになる。これによりこれら2種類の出力
データの対比により、被測定対象の容量を検出するよう
にして、さらにチャージインジェクション等による影響
を除去して、測定精度を高めることができる。
【0032】また請求項6の構成によれば、請求項5の
構成において、この第2の電圧が、被測定対象の両端電
位差を0〔V〕に設定する電圧であることにより、この
第2の電圧で検出されるアナログディジタル変換回路の
出力データは、チャージインジェクション等による影響
だけを示すことになる。これにより第1の電圧による出
力データから第2の電圧による出力データを減算するだ
けの簡易な処理による2種類の出力データの対比によ
り、被測定対象の容量を精度良く検出することができ
る。
構成において、この第2の電圧が、被測定対象の両端電
位差を0〔V〕に設定する電圧であることにより、この
第2の電圧で検出されるアナログディジタル変換回路の
出力データは、チャージインジェクション等による影響
だけを示すことになる。これにより第1の電圧による出
力データから第2の電圧による出力データを減算するだ
けの簡易な処理による2種類の出力データの対比によ
り、被測定対象の容量を精度良く検出することができ
る。
【0033】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。
発明の実施の形態を詳述する。
【0034】(1)第1の実施の形態の構成
図1は、図2及び図3との対比により、本発明の実施の
形態に係る基板検査装置を示す接続図である。この基板
検査装置21は、液晶表示基板1の各データ線DLにそ
れぞれ測定ユニット22が接続され、この測定ユニット
22より得られる測定結果をアナログディジタル変換回
路6によりアナログディジタル変換処理して図示しない
演算処理回路により処理することにより、液晶表示基板
1を構成する各画素Gの静電容量Cpxを測定し、この
測定結果より液晶表示基板1の異常の有無を判定する。
なおこの図1に示す構成において、上述した基板検査装
置2及び11と同一の構成は、対応する符号を付して示
し、重複した説明は省略する。
形態に係る基板検査装置を示す接続図である。この基板
検査装置21は、液晶表示基板1の各データ線DLにそ
れぞれ測定ユニット22が接続され、この測定ユニット
22より得られる測定結果をアナログディジタル変換回
路6によりアナログディジタル変換処理して図示しない
演算処理回路により処理することにより、液晶表示基板
1を構成する各画素Gの静電容量Cpxを測定し、この
測定結果より液晶表示基板1の異常の有無を判定する。
なおこの図1に示す構成において、上述した基板検査装
置2及び11と同一の構成は、対応する符号を付して示
し、重複した説明は省略する。
【0035】ここで測定ユニット22は、充電電圧Vd
をデータ線DLに供給するスイッチ回路S1、このデー
タ線DLより得られる放電電流を電流電圧変換処理する
電流電圧変換回路3、電流電圧変換回路3への放電電流
の流入を制御するスイッチ回路S2、電流電圧変換回路
3の出力信号を積分する積分器14とにより構成され、
この積分器14の出力信号をアナログディジタル変換回
路6に出力するようになされている。
をデータ線DLに供給するスイッチ回路S1、このデー
タ線DLより得られる放電電流を電流電圧変換処理する
電流電圧変換回路3、電流電圧変換回路3への放電電流
の流入を制御するスイッチ回路S2、電流電圧変換回路
3の出力信号を積分する積分器14とにより構成され、
この積分器14の出力信号をアナログディジタル変換回
路6に出力するようになされている。
【0036】スイッチ回路S1及びS2は、図2につい
て説明したと同様に動作して、各画素Gを充電した後、
データ線DLに蓄積した電荷を放電させ、さらに各画素
Gに蓄積された電荷を順次放電させて得られる放電電流
を電流電圧変換回路3に入力する。これに対して積分器
14においては、この放電電流の切り換えに同期し、一
定のタイミングでリセットされ、電流電圧変換回路3の
出力信号を積分するようになされている。
て説明したと同様に動作して、各画素Gを充電した後、
データ線DLに蓄積した電荷を放電させ、さらに各画素
Gに蓄積された電荷を順次放電させて得られる放電電流
を電流電圧変換回路3に入力する。これに対して積分器
14においては、この放電電流の切り換えに同期し、一
定のタイミングでリセットされ、電流電圧変換回路3の
出力信号を積分するようになされている。
【0037】(2)第1の実施の形態の動作
以上の構成において、この基板検査装置21では、測定
を開始すると、スイッチ回路S2がオフ状態に設定さ
れ、液晶表示基板1の各データ線DLにそれぞれ接続さ
れた測定ユニット22のスイッチ回路Slがオンに切り
換えられ、基準電圧Vdがデータ線DLに供給される。
さらに図示しない駆動回路により液晶表示基板1を駆動
して、データ線DLに直交するように配線された複数の
ゲート線GLが順次ドライブされ、データ線DLに接続
された複数の薄膜トランジスタQが順次オン状態に切り
換えられる。これによりデータ線DLを介して、各薄膜
トランジスタQに接続された画素Gが基準電圧Vdによ
り順次充電される。なおこの充電の処理は、液晶表示基
板1の複数の薄膜トランジスタQが同時にアクセスでき
る構造になっているときは、これら複数の薄膜トランジ
スタQを介して対応する複数の画素Gを同時に充電する
ようにしてもよい。
を開始すると、スイッチ回路S2がオフ状態に設定さ
れ、液晶表示基板1の各データ線DLにそれぞれ接続さ
れた測定ユニット22のスイッチ回路Slがオンに切り
換えられ、基準電圧Vdがデータ線DLに供給される。
さらに図示しない駆動回路により液晶表示基板1を駆動
して、データ線DLに直交するように配線された複数の
ゲート線GLが順次ドライブされ、データ線DLに接続
された複数の薄膜トランジスタQが順次オン状態に切り
換えられる。これによりデータ線DLを介して、各薄膜
トランジスタQに接続された画素Gが基準電圧Vdによ
り順次充電される。なおこの充電の処理は、液晶表示基
板1の複数の薄膜トランジスタQが同時にアクセスでき
る構造になっているときは、これら複数の薄膜トランジ
スタQを介して対応する複数の画素Gを同時に充電する
ようにしてもよい。
【0038】この充電処理が完了すると、液晶表示基板
1の駆動を停止してゲート線GLの信号レベルを全てオ
フ状態に設定することにより、データ線DLに接続され
た全ての薄膜トランジスタQがオフ状態に設定され、こ
れにより各画素Gがデータ線DLより切り離された状態
に設定される。続いて基板検査装置21では、スイッチ
回路Slがオフ状態に切り換えられて基準電圧発生回路
7による基準電圧Vdの供給が中止される。また、スイ
ッチ回路S2がオン状態に設定されて電流電圧変換回路
3がデータ線DLに接続される。ここで電流電圧変換回
路3は、帰還抵抗Rlを有する演算増幅器により構成さ
れており、入力抵抗が極めて小さいことにより、基板検
査装置21では、このようにスイッチ回路S2をオン状
態に切り換えて、基準電圧Vdによる画素Gの充電時に
データ線DLに蓄積された電荷をこの入力抵抗を介して
放電するようになされている。なおこのような入力抵抗
によるデータ線DLに蓄積された電荷の放電に代えて、
基準電圧Vdを立ち下げてこの電荷を放電させるように
してもよい。
1の駆動を停止してゲート線GLの信号レベルを全てオ
フ状態に設定することにより、データ線DLに接続され
た全ての薄膜トランジスタQがオフ状態に設定され、こ
れにより各画素Gがデータ線DLより切り離された状態
に設定される。続いて基板検査装置21では、スイッチ
回路Slがオフ状態に切り換えられて基準電圧発生回路
7による基準電圧Vdの供給が中止される。また、スイ
ッチ回路S2がオン状態に設定されて電流電圧変換回路
3がデータ線DLに接続される。ここで電流電圧変換回
路3は、帰還抵抗Rlを有する演算増幅器により構成さ
れており、入力抵抗が極めて小さいことにより、基板検
査装置21では、このようにスイッチ回路S2をオン状
態に切り換えて、基準電圧Vdによる画素Gの充電時に
データ線DLに蓄積された電荷をこの入力抵抗を介して
放電するようになされている。なおこのような入力抵抗
によるデータ線DLに蓄積された電荷の放電に代えて、
基準電圧Vdを立ち下げてこの電荷を放電させるように
してもよい。
【0039】このようにしてデータ線DLに蓄積された
電荷を放電すると、基板検査装置21では、液晶表示基
板1の駆動により、ゲート線GLの信号レベルが順次選
択的に切り換えられ、これによりデータ線DLに接続さ
れてなる各画素Gの蓄積電荷が、順次データ線DL、電
流電圧変換回路3の入力抵抗を介して放電される。基板
検査装置21では、この放電電流が電流電圧変換回路3
により電流電圧変換処理されて、積分器14に入力され
る。
電荷を放電すると、基板検査装置21では、液晶表示基
板1の駆動により、ゲート線GLの信号レベルが順次選
択的に切り換えられ、これによりデータ線DLに接続さ
れてなる各画素Gの蓄積電荷が、順次データ線DL、電
流電圧変換回路3の入力抵抗を介して放電される。基板
検査装置21では、この放電電流が電流電圧変換回路3
により電流電圧変換処理されて、積分器14に入力され
る。
【0040】基板検査装置21では、このようにして積
分器14により電流電圧変換回路3の出力信号を積分す
る際に、図示しないコントローラの制御により、液晶表
示基板1におけるゲート線GLの切り換えに同期して、
各画素Gの蓄積電荷の放電を開始する直前のタイミング
で、スイッチ回路S3がオン状態に切り換えられ、これ
により各画素Gの放電電流の測定を開始する直前で、積
分器14が初期状態にリセットされる。その後スイッチ
回路S3がオフ状態に切り換えられると、続いて液晶表
示基板1のゲート線の信号レベルが切り換えられ、続く
画素Gについて放電電流の測定を開始するようになされ
ている。
分器14により電流電圧変換回路3の出力信号を積分す
る際に、図示しないコントローラの制御により、液晶表
示基板1におけるゲート線GLの切り換えに同期して、
各画素Gの蓄積電荷の放電を開始する直前のタイミング
で、スイッチ回路S3がオン状態に切り換えられ、これ
により各画素Gの放電電流の測定を開始する直前で、積
分器14が初期状態にリセットされる。その後スイッチ
回路S3がオフ状態に切り換えられると、続いて液晶表
示基板1のゲート線の信号レベルが切り換えられ、続く
画素Gについて放電電流の測定を開始するようになされ
ている。
【0041】ここで放電電流を積分して実用上充分な測
定精度を確保することができる積分時間[Tint]
は、各画素Gの各容量値[Cpx]と、各薄膜トランジ
スタQのオン抵抗の値[Ron]によって決まることに
より、ゲート線GLの信号レベルを切り換えて薄膜トラ
ンジスタQをオン状態に設定した後、この時間[Tin
t]だけ経過した時点で、基板検査装置21では、アナ
ログディジタル変換回路6により積分器14の出力信号
がアナログディジタル変換処理され、これによりこの測
定対象の画素Gについての放電電荷の測定値が演算処理
回路に取り込まれる。このときこのような積分器14に
おける積分の処理においては、積分完了後リセットする
時点までは、積分結果がほぼ一定の値に保持されること
により、このように所定のタイミングでアナログディジ
タル変換処理して測定結果を演算処理回路に取り込む処
理においては、実用上充分に時間的な余裕を確保するこ
とができる。
定精度を確保することができる積分時間[Tint]
は、各画素Gの各容量値[Cpx]と、各薄膜トランジ
スタQのオン抵抗の値[Ron]によって決まることに
より、ゲート線GLの信号レベルを切り換えて薄膜トラ
ンジスタQをオン状態に設定した後、この時間[Tin
t]だけ経過した時点で、基板検査装置21では、アナ
ログディジタル変換回路6により積分器14の出力信号
がアナログディジタル変換処理され、これによりこの測
定対象の画素Gについての放電電荷の測定値が演算処理
回路に取り込まれる。このときこのような積分器14に
おける積分の処理においては、積分完了後リセットする
時点までは、積分結果がほぼ一定の値に保持されること
により、このように所定のタイミングでアナログディジ
タル変換処理して測定結果を演算処理回路に取り込む処
理においては、実用上充分に時間的な余裕を確保するこ
とができる。
【0042】基板検査装置21では、このような積分器
14におけるスイッチ回路S3のオンオフ制御、アナロ
グディジタル変換回路6におけるアナログディジタル変
換処理が、上述したように、液晶表示基板1におけるゲ
ート線GLの切り換えに同期して繰り返され、これによ
りこのデータ線DLに割り当てられた各画素Gについて
の放電電流値が演算処理回路に取り込まれ、この放電電
流値により各画素Gの静電容量が計算される。
14におけるスイッチ回路S3のオンオフ制御、アナロ
グディジタル変換回路6におけるアナログディジタル変
換処理が、上述したように、液晶表示基板1におけるゲ
ート線GLの切り換えに同期して繰り返され、これによ
りこのデータ線DLに割り当てられた各画素Gについて
の放電電流値が演算処理回路に取り込まれ、この放電電
流値により各画素Gの静電容量が計算される。
【0043】このようにして放電電流を測定して各画素
Gの容量を測定するにつき、この基板検査装置21で
は、放電電流を積分して処理しており、積分器14にお
いては、流入した電荷量に対応する積分値を出力し、流
入する電流のピーク値に対してはこの積分値が応答しな
いことになる。これに対して、ゲートドライブ信号の洩
れ成分は、ピーク値は大きいものの、電荷量は小さい特
徴がある。これによりこの基板検査装置21では、測定
結果におけるゲートドライブ信号の洩れ成分の影響を極
めて小さなものとすることができ、その分、図2につい
て上述した放電電流のピーク値を測定する方法に比し
て、測定精度を格段的に向上することができる。
Gの容量を測定するにつき、この基板検査装置21で
は、放電電流を積分して処理しており、積分器14にお
いては、流入した電荷量に対応する積分値を出力し、流
入する電流のピーク値に対してはこの積分値が応答しな
いことになる。これに対して、ゲートドライブ信号の洩
れ成分は、ピーク値は大きいものの、電荷量は小さい特
徴がある。これによりこの基板検査装置21では、測定
結果におけるゲートドライブ信号の洩れ成分の影響を極
めて小さなものとすることができ、その分、図2につい
て上述した放電電流のピーク値を測定する方法に比し
て、測定精度を格段的に向上することができる。
【0044】またこの放電電流のピーク値を測定する方
法では、上述したように放電電流のようにパルス状に立
ち上がって変化する信号においては、再現性良くサンプ
ルホールドすることが困難なのに対し、この実施の形態
では、積分器14において、充分な時間的な余裕を持っ
て各画素Gの電荷を検出することができ、これによって
も測定精度を向上することができる。
法では、上述したように放電電流のようにパルス状に立
ち上がって変化する信号においては、再現性良くサンプ
ルホールドすることが困難なのに対し、この実施の形態
では、積分器14において、充分な時間的な余裕を持っ
て各画素Gの電荷を検出することができ、これによって
も測定精度を向上することができる。
【0045】また放電電流を電流電圧変換した後、積分
していることにより、電流電圧変換時における利得の設
定により、十分な信号レベルにより測定結果を得ること
ができるようになされ、また積分器14のリセット用ス
イッチ回路S3であるアナログスイッチからのチャージ
インジェクションについても、測定結果に与える影響を
従来の放電電流を直接積分して処理する方式(図3の方
式である)に比して格段的に小さくすることができ、そ
の分、測定精度を向上することができる。
していることにより、電流電圧変換時における利得の設
定により、十分な信号レベルにより測定結果を得ること
ができるようになされ、また積分器14のリセット用ス
イッチ回路S3であるアナログスイッチからのチャージ
インジェクションについても、測定結果に与える影響を
従来の放電電流を直接積分して処理する方式(図3の方
式である)に比して格段的に小さくすることができ、そ
の分、測定精度を向上することができる。
【0046】すなわち図3に関連して上述した具体例と
同一の条件である、画素Gの静電容量Cpxを0.25
[pF]、充電電圧Vdを4[V]として、静電容量C
pxに1[pC]の電荷を蓄積してこれを測定する場
合、積分器14の入力抵抗R2に流れる電流I2は、I
2=Il×R1/R2で表される。ここでRl=100
[kΩ]、R2=1[kΩ]とすると、積分器14に流
入する電流は、図3に関連して上述した構成による場合
に比べて、100倍の値に設定することができる。
同一の条件である、画素Gの静電容量Cpxを0.25
[pF]、充電電圧Vdを4[V]として、静電容量C
pxに1[pC]の電荷を蓄積してこれを測定する場
合、積分器14の入力抵抗R2に流れる電流I2は、I
2=Il×R1/R2で表される。ここでRl=100
[kΩ]、R2=1[kΩ]とすると、積分器14に流
入する電流は、図3に関連して上述した構成による場合
に比べて、100倍の値に設定することができる。
【0047】これにより、積分コンデンサの容量をたと
えば100[pF]と大きくしても、積分器14の出力
電圧においては、500[mV]を確保することができ
る。これにより従来に比して十分な測定精度を確保する
ことができる。
えば100[pF]と大きくしても、積分器14の出力
電圧においては、500[mV]を確保することができ
る。これにより従来に比して十分な測定精度を確保する
ことができる。
【0048】またアナログスイッチからのチャージイン
ジェクションについては、図3の場合と同一の条件であ
る5[pC]とすると、チャージインジェクションによ
る不要出力電圧は50[mV]となり、積分結果に比し
て十分に小さな値に止めることができ、これによっても
測定精度を向上することができる。
ジェクションについては、図3の場合と同一の条件であ
る5[pC]とすると、チャージインジェクションによ
る不要出力電圧は50[mV]となり、積分結果に比し
て十分に小さな値に止めることができ、これによっても
測定精度を向上することができる。
【0049】(3)第1の実施の形態の効果
以上の構成によれば、微小容量に蓄積された電荷を放電
する際に得られる放電電流を電流電圧変換処理した後、
積分して処理することにより、液晶表示基板を構成する
各画素の静電容量の測定に適用して、従来に比して格段
的に高い精度により微小な容量を測定することができ
る。
する際に得られる放電電流を電流電圧変換処理した後、
積分して処理することにより、液晶表示基板を構成する
各画素の静電容量の測定に適用して、従来に比して格段
的に高い精度により微小な容量を測定することができ
る。
【0050】(4)第2の実施の形態
ところで上述した実施の形態においては、積分器14を
リセットするリセット信号等による影響を少なくして測
定精度を向上する場合について述べたが、このようなリ
セット信号による影響、ゲート信号の影響については、
完全に除去することが困難である。この実施の形態にお
いては、これらの影響をさらに一段と低減する。
リセットするリセット信号等による影響を少なくして測
定精度を向上する場合について述べたが、このようなリ
セット信号による影響、ゲート信号の影響については、
完全に除去することが困難である。この実施の形態にお
いては、これらの影響をさらに一段と低減する。
【0051】この実施の形態において、図1について上
述したアナログディジタル変換回路6の出力データを処
理する演算処理回路においては、液晶表示基板1、基板
検査装置2の動作を制御して、以下の処理手順を実行す
る。
述したアナログディジタル変換回路6の出力データを処
理する演算処理回路においては、液晶表示基板1、基板
検査装置2の動作を制御して、以下の処理手順を実行す
る。
【0052】すなわちこの演算処理回路においては、第
1の実施の形態と同様にして各画素Gより得られる放電
電荷量を計測した後、この計測結果を記録手段に記録し
て一時保持する。さらに各画素Gの電荷を完全に放電さ
せた後、同様にして各画素Gの放電電荷量を計測する。
なおこの各画素Gの電荷を完全に放電させる処理におい
ては、必要に応じて、各画素Gを0〔V〕により充電す
ることにより実行される。
1の実施の形態と同様にして各画素Gより得られる放電
電荷量を計測した後、この計測結果を記録手段に記録し
て一時保持する。さらに各画素Gの電荷を完全に放電さ
せた後、同様にして各画素Gの放電電荷量を計測する。
なおこの各画素Gの電荷を完全に放電させる処理におい
ては、必要に応じて、各画素Gを0〔V〕により充電す
ることにより実行される。
【0053】ここでこのように各画素Gの電荷を完全に
放電させた状態で検出される各画素Gの放電電荷量にお
いては、各画素Gを充電させて検出される放電電荷量に
含まれる各種測定誤差を示すことになる。すなわちこの
測定結果は、リセット信号の洩れ込みによるチャージイ
ンジェクションによる影響、ゲート信号の混入等による
影響を示すことになる。
放電させた状態で検出される各画素Gの放電電荷量にお
いては、各画素Gを充電させて検出される放電電荷量に
含まれる各種測定誤差を示すことになる。すなわちこの
測定結果は、リセット信号の洩れ込みによるチャージイ
ンジェクションによる影響、ゲート信号の混入等による
影響を示すことになる。
【0054】これにより演算処理回路は、このようにし
て検出した各画素の放電電流値を記録手段に記録した対
応する測定結果より減算した後、減算結果より各画素の
静電容量を計算する。
て検出した各画素の放電電流値を記録手段に記録した対
応する測定結果より減算した後、減算結果より各画素の
静電容量を計算する。
【0055】この実施の形態においては、所定電圧によ
り充電して得られる放電電荷量の測定結果より、完全に
放電した状態で同一の条件により検出される放電電荷量
の測定結果を減算して処理することにより、さらに一段
と測定精度を向上することができる。
り充電して得られる放電電荷量の測定結果より、完全に
放電した状態で同一の条件により検出される放電電荷量
の測定結果を減算して処理することにより、さらに一段
と測定精度を向上することができる。
【0056】(4)他の実施の形態
なお上述の実施の形態において、各データ線DLに、そ
れぞれ測定ユニット22、アナログディジタル変換回路
6を配置する場合について述べたが、本発明はこれに限
らず、図2について説明したように、マルチプレクサを
配置して1系統のアナログディジタル変換回路により測
定結果を処理する場合にも、同様に適用することができ
る。
れぞれ測定ユニット22、アナログディジタル変換回路
6を配置する場合について述べたが、本発明はこれに限
らず、図2について説明したように、マルチプレクサを
配置して1系統のアナログディジタル変換回路により測
定結果を処理する場合にも、同様に適用することができ
る。
【0057】また上述の第2の実施の形態において、所
定電圧により充電して得られる放電電荷量の測定結果
と、完全に放電した状態で同一の条件により検出される
放電電荷量の測定結果との対比により、微小容量を検出
する場合について述べたが、本発明はこれに限らず、所
定電圧に充電して検出される放電電荷量の測定結果と、
この電圧とは異なる一定電圧に充電した状態で同一の条
件により検出される放電電荷量の測定結果とにより、微
小容量を検出するようにしても、同様に測定精度を向上
することができる。すなわち微小容量による放電電荷量
においては、充電電圧により変化するのに対し、チャー
ジインジェクションによる影響、ゲート信号の混入等に
よる影響においては、充電電圧に依存しないで測定結果
に一定値により混入する。これにより充電電圧を変数に
設定した一次関数を使用したこれら2つの充電電圧によ
る測定結果を比較処理して容量を計測して、第2の実施
の形態と同様の効果を得ることができる。
定電圧により充電して得られる放電電荷量の測定結果
と、完全に放電した状態で同一の条件により検出される
放電電荷量の測定結果との対比により、微小容量を検出
する場合について述べたが、本発明はこれに限らず、所
定電圧に充電して検出される放電電荷量の測定結果と、
この電圧とは異なる一定電圧に充電した状態で同一の条
件により検出される放電電荷量の測定結果とにより、微
小容量を検出するようにしても、同様に測定精度を向上
することができる。すなわち微小容量による放電電荷量
においては、充電電圧により変化するのに対し、チャー
ジインジェクションによる影響、ゲート信号の混入等に
よる影響においては、充電電圧に依存しないで測定結果
に一定値により混入する。これにより充電電圧を変数に
設定した一次関数を使用したこれら2つの充電電圧によ
る測定結果を比較処理して容量を計測して、第2の実施
の形態と同様の効果を得ることができる。
【0058】また上述の実施の形態においては、本発明
を基板検査装置に適用して、液晶表示基板の各画素の静
電容量を測定する場合について述べたが、本発明はこれ
に限らず、例えば半導体基板上に形成された容量性素子
の微小容量について、各素子の容量がほぼ等しく、各素
子の充放電を外部より制御可能な場合にこれらの素子の
容量を測定する場合等、種々の被測定対象について、容
量を測定する場合に広く適用することができる。
を基板検査装置に適用して、液晶表示基板の各画素の静
電容量を測定する場合について述べたが、本発明はこれ
に限らず、例えば半導体基板上に形成された容量性素子
の微小容量について、各素子の容量がほぼ等しく、各素
子の充放電を外部より制御可能な場合にこれらの素子の
容量を測定する場合等、種々の被測定対象について、容
量を測定する場合に広く適用することができる。
【0059】
【発明の効果】上述のように本発明によれば、微小容量
に蓄積された電荷を放電する際に得られる放電電流を電
流電圧変換処理した後、積分して処理することにより、
液晶表示基板を構成する各画素の静電容量の測定等に適
用して、従来に比して格段的に高い精度により微小な容
量を測定することができる。
に蓄積された電荷を放電する際に得られる放電電流を電
流電圧変換処理した後、積分して処理することにより、
液晶表示基板を構成する各画素の静電容量の測定等に適
用して、従来に比して格段的に高い精度により微小な容
量を測定することができる。
【図1】本発明の実施の形態に係る基板検査装置を示す
接続図である。
接続図である。
【図2】従来の基板検査装置を示す接続図である。
【図3】積分器により放電電流を処理する従来構成を示
すブロック図である。
すブロック図である。
1……液晶表示基板、2、11、21……基板検査装
置、4、16、22……測定ユニット、3……電流電圧
変換回路、6……アナログディジタル変換回路、14…
…積分器、Q……トランジスタ、G……画素、Cpx…
…静電容量
置、4、16、22……測定ユニット、3……電流電圧
変換回路、6……アナログディジタル変換回路、14…
…積分器、Q……トランジスタ、G……画素、Cpx…
…静電容量
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成13年7月31日(2001.7.3
1)
1)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 2G028 AA01 CG07 DH03 FK01 FK02
FK08 GL07 GL09 GL12
2G036 AA25 BA33 CA06
2H088 FA12 FA13 HA08 MA20
2H092 JA24 NA29 NA30
Claims (6)
- 【請求項1】被測定対象を充電する充電手段と、 前記充電手段により充電された前記被測定対象の放電電
流を電流電圧変換処理する電流電圧変換手段と、 前記電流電圧変換手段の出力信号を積分する積分手段
と、 前記積分手段の積分結果をアナログディジタル変換処理
するアナログディジタル変換手段と、 前記アナログディジタル変換手段の出力データを処理し
て、前記被測定対象の容量を検出する演算手段とを備え
ることを特徴とする微小容量測定装置。 - 【請求項2】前記被測定対象が、 容量を有する複数の素子であり、 所定の制御手段による制御により、前記充電手段により
充電された後、前記電流電圧変換手段に順次選択的に接
続されて放電電流を出力し、 前記電流電圧変換手段は、 該放電電流を電流電圧変換処理して出力し、 前記積分手段は、 前記電流電圧変換手段に対する前記複数の素子の接続の
切り換えに同期してリセットされ、 前記アナログディジタル変換手段は、 前記電流電圧変換手段に対する前記複数の素子の接続の
切り換えに同期して、前記積分結果をアナログディジタ
ル変換処理し、 前記演算手段は、 前記アナログディジタル変換手段による各アナログディ
ジタル変換処理結果をそれぞれ処理して、前記複数の素
子の容量をそれぞれ検出することを特徴とする請求項1
に記載の微小容量測定装置。 - 【請求項3】前記積分手段における、前記電流電圧変換
手段に対する前記複数の素子の接続の切り換えに同期し
たリセットの処理は、 前記電流電圧変換手段に対する前記複数の素子の接続の
切り換えの都度、前記接続の切り換えの直前のタイミン
グで前記積分手段をリセットする処理であり、 前記アナログディジタル変換手段における、前記電流電
圧変換手段に対する前記複数の素子の接続の切り換えに
同期して行う前記積分結果のアナログディジタル変換処
理は、 前記積分手段における積分完了時点から前記リセットの
直前のタイミングまで間ので前記積分結果をアナログデ
ィジタル変換する処理であることを特徴とする請求項2
に記載の微小容量測定装置。 - 【請求項4】前記被測定対象が、 液晶表示基板の各画素であり、 前記演算手段により検出される容量が、 前記各画素の静電容量であることを特徴とする請求項
1、請求項2又は請求項3に記載の微小容量測定装置。 - 【請求項5】前記演算処理手段は、 前記充電手段により第1の電圧に前記被測定対象を充電
して検出される前記アナログディジタル変換回路の出力
データと、 前記充電手段により前記第1の電圧とは異なる第2の電
圧に前記被測定対象を充電して検出される前記アナログ
ディジタル変換回路の出力データとにより、前記被測定
対象の容量を検出することを特徴とする請求項1、請求
項2、請求項3又は請求項4に記載の微小容量測定装
置。 - 【請求項6】前記第2の電圧は、 前記被測定対象の両端電位差を0〔V〕に設定する電圧
であることを特徴とする請求項5に記載の微小容量測定
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001223794A JP2003035733A (ja) | 2001-07-25 | 2001-07-25 | 微小容量測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001223794A JP2003035733A (ja) | 2001-07-25 | 2001-07-25 | 微小容量測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003035733A true JP2003035733A (ja) | 2003-02-07 |
Family
ID=19057066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001223794A Pending JP2003035733A (ja) | 2001-07-25 | 2001-07-25 | 微小容量測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003035733A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101082644B (zh) * | 2007-01-30 | 2011-02-09 | 王悦 | 镜像恒流源测电容的方法 |
JP2018146585A (ja) * | 2017-03-07 | 2018-09-20 | 株式会社半導体エネルギー研究所 | Ic、ドライバic、表示システムおよび電子機器 |
-
2001
- 2001-07-25 JP JP2001223794A patent/JP2003035733A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101082644B (zh) * | 2007-01-30 | 2011-02-09 | 王悦 | 镜像恒流源测电容的方法 |
JP2018146585A (ja) * | 2017-03-07 | 2018-09-20 | 株式会社半導体エネルギー研究所 | Ic、ドライバic、表示システムおよび電子機器 |
JP7083666B2 (ja) | 2017-03-07 | 2022-06-13 | 株式会社半導体エネルギー研究所 | Ic、ドライバic、表示システムおよび電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262589B1 (en) | TFT array inspection method and device | |
JP2620405B2 (ja) | Tft/lcdの試験方法 | |
US20060109025A1 (en) | Testing method for array substrate | |
US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
WO1997017829B1 (en) | Variable voltage component tester | |
WO2005024766A1 (ja) | 表示パネルの変換データ決定方法および測定装置 | |
JP2008070307A (ja) | 容量測定装置および容量測定方法 | |
KR20060044426A (ko) | Tft 어레이 시험 방법 | |
JP3822090B2 (ja) | 電荷検出回路の試験回路およびlsiならびに電荷検出回路の試験方法 | |
JP3614792B2 (ja) | アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法 | |
JP2003035733A (ja) | 微小容量測定装置 | |
JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
JP2002116423A (ja) | 液晶表示装置とその検査方法 | |
CN108962124B (zh) | 一种驱动电路及驱动方法、x射线探测装置 | |
KR20090103340A (ko) | 박막 트랜지스터 디스플레이 어레이에 대한 테스트 장치 및방법 | |
CN1619322A (zh) | Tft阵列驱动电流测定方法及装置 | |
JP2008070702A (ja) | Tftアレイ検査方法、製造方法および検査装置 | |
US10698531B2 (en) | Inspection device and inspection method | |
JP3121038B2 (ja) | Lcd基板上のtft画素の検査方法及び検査装置 | |
JPH1172525A (ja) | Lcd基板検査方法及び装置 | |
JP3272331B2 (ja) | リーク補正機能を有する画素容量検査装置 | |
JP3412054B2 (ja) | 液晶パネル検査装置及び検査方法 | |
JP3309083B2 (ja) | 画素容量検査装置 | |
JPH11101846A (ja) | 電源静止電流(iddq)測定回路 | |
JP4339151B2 (ja) | 光電変換装置 |