JP2003031851A - 半導体発光素子、およびその製造方法 - Google Patents
半導体発光素子、およびその製造方法Info
- Publication number
- JP2003031851A JP2003031851A JP2002192699A JP2002192699A JP2003031851A JP 2003031851 A JP2003031851 A JP 2003031851A JP 2002192699 A JP2002192699 A JP 2002192699A JP 2002192699 A JP2002192699 A JP 2002192699A JP 2003031851 A JP2003031851 A JP 2003031851A
- Authority
- JP
- Japan
- Prior art keywords
- side electrode
- layer
- auxiliary
- light emitting
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 リードフレーム等に対するワイヤボンディン
グの個数を削減するとともに、半導体発光素子における
実質的発光領域を増大させる。 【解決手段】 透明性基板３の表面上にＮ型半導体層
４、発光層５、およびＰ型半導体層６を形成し、かつ上
記Ｐ型半導体層の表面にＰ側電極１０が形成され、上記
Ｎ型半導体層における露出表面部にＮ側電極９を形成し
て構成される素子本体２と、表面側に上記Ｎ側電極９と
対向する補助Ｎ側電極層１５および上記Ｐ側電極１０と
対向する補助Ｐ側電極層１４を有するサブマウント部材
１１と、を備えるとともに、上記サブマウント部材１１
と上記素子本体２との双方の表面側を相互に対向させて
配置し、かつ、上記補助Ｎ側電極層１５と上記Ｎ側電極
９との間、および上記補助Ｐ側電極層１４と上記Ｐ側電
極１０との間がそれぞれ導通状態となるように、上記サ
ブマウント部材１１と上記素子本体２とを一体化させ、
上記透明性基板３の裏面側から光が発せられるようにし
た。
グの個数を削減するとともに、半導体発光素子における
実質的発光領域を増大させる。 【解決手段】 透明性基板３の表面上にＮ型半導体層
４、発光層５、およびＰ型半導体層６を形成し、かつ上
記Ｐ型半導体層の表面にＰ側電極１０が形成され、上記
Ｎ型半導体層における露出表面部にＮ側電極９を形成し
て構成される素子本体２と、表面側に上記Ｎ側電極９と
対向する補助Ｎ側電極層１５および上記Ｐ側電極１０と
対向する補助Ｐ側電極層１４を有するサブマウント部材
１１と、を備えるとともに、上記サブマウント部材１１
と上記素子本体２との双方の表面側を相互に対向させて
配置し、かつ、上記補助Ｎ側電極層１５と上記Ｎ側電極
９との間、および上記補助Ｐ側電極層１４と上記Ｐ側電
極１０との間がそれぞれ導通状態となるように、上記サ
ブマウント部材１１と上記素子本体２とを一体化させ、
上記透明性基板３の裏面側から光が発せられるようにし
た。
Description
【０００１】
【産業上の利用分野】本願発明は、半導体発光素子およ
びその製造方法に関し、特に発光作用を行わせるための
素子本体に対してサブマウント部材を付加的に取り付け
て構成される半導体発光素子およびその製造方法に関す
る。
びその製造方法に関し、特に発光作用を行わせるための
素子本体に対してサブマウント部材を付加的に取り付け
て構成される半導体発光素子およびその製造方法に関す
る。
【０００２】
【従来の技術】近年においては、有機金属化学気相成長
法（以下、ＭＯＣＶＤ法という）を利用して、サファイ
ア基板上に窒化ガリウム系化合物半導体の結晶を成長さ
せることなどにより、高輝度特性を備えた青色発光用の
半導体発光素子が開発されるに至っている。
法（以下、ＭＯＣＶＤ法という）を利用して、サファイ
ア基板上に窒化ガリウム系化合物半導体の結晶を成長さ
せることなどにより、高輝度特性を備えた青色発光用の
半導体発光素子が開発されるに至っている。
【０００３】上記高輝度の青色発光用半導体発光素子
は、図９に示すように、透明のサファイア基板７０上に
ＧａＮのバッファ層７１を成長させ、このバッファ層７
１の表面上に、Ｎ型半導体層７２（ＧａＮ層、ＡｌＧａ
Ｎ層）、発光層７３（ＩｎＧａＮ層）、およびＰ型半導
体層７４（ＡｌＧａＮ層、ＧａＮ層）を積層状に成長さ
せたものである。そして、上記Ｎ型半導体層７２におけ
るＧａＮ層と、Ｐ型半導体層７４におけるＧａＮ層と
に、Ｎ側電極７５およびＰ側電極７６がそれぞれ形成さ
れる。
は、図９に示すように、透明のサファイア基板７０上に
ＧａＮのバッファ層７１を成長させ、このバッファ層７
１の表面上に、Ｎ型半導体層７２（ＧａＮ層、ＡｌＧａ
Ｎ層）、発光層７３（ＩｎＧａＮ層）、およびＰ型半導
体層７４（ＡｌＧａＮ層、ＧａＮ層）を積層状に成長さ
せたものである。そして、上記Ｎ型半導体層７２におけ
るＧａＮ層と、Ｐ型半導体層７４におけるＧａＮ層と
に、Ｎ側電極７５およびＰ側電極７６がそれぞれ形成さ
れる。
【０００４】一方、被マウント部材である図示例のリー
ドフレーム７７に対する上記半導体発光素子の取り付け
構造は、上記Ｎ側電極７５およびＰ側電極７６を双方共
に、ワイヤ７８，７９を用いてリードフレーム７７のＮ
側端子部７７ａとＰ側端子部７７ｂとにそれぞれボンデ
ィングされた状態にある。そして、このように取り付け
られた半導体発光素子は、同図に矢印で示すように、上
記電極７６の配設側の面から光を発するように構成され
ている。
ドフレーム７７に対する上記半導体発光素子の取り付け
構造は、上記Ｎ側電極７５およびＰ側電極７６を双方共
に、ワイヤ７８，７９を用いてリードフレーム７７のＮ
側端子部７７ａとＰ側端子部７７ｂとにそれぞれボンデ
ィングされた状態にある。そして、このように取り付け
られた半導体発光素子は、同図に矢印で示すように、上
記電極７６の配設側の面から光を発するように構成され
ている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
半導体発光素子は、リードフレーム等の被マウント部材
における２箇所に対してワイヤボンディングを施す必要
があり、その搭載作業あるいは結線作業の工程数が増加
するなどして、作業の煩雑化ならびに複雑化を余儀なく
されているのが実情であった。
半導体発光素子は、リードフレーム等の被マウント部材
における２箇所に対してワイヤボンディングを施す必要
があり、その搭載作業あるいは結線作業の工程数が増加
するなどして、作業の煩雑化ならびに複雑化を余儀なく
されているのが実情であった。
【０００６】また、この種の半導体発光素子は、電極の
配設面側から光から発せられる構成であることから、図
１０に示すように、発光領域Ａ内に電極７６が存在して
おり、この電極７６の配設箇所は非発光部となる。した
がって、実質的発光領域は上記電極７６に相当する分だ
け狭くなり、図示例のものでは、素子全体中に占める実
質的発光領域は全表面積の１／２以下になる。この結
果、上述のように高輝度特性を備えているにも拘らず、
十分な発光量を得ることができず、各種表示ボード等へ
の使用時における高い明度の要請に応じることが困難に
なるという問題を有している。
配設面側から光から発せられる構成であることから、図
１０に示すように、発光領域Ａ内に電極７６が存在して
おり、この電極７６の配設箇所は非発光部となる。した
がって、実質的発光領域は上記電極７６に相当する分だ
け狭くなり、図示例のものでは、素子全体中に占める実
質的発光領域は全表面積の１／２以下になる。この結
果、上述のように高輝度特性を備えているにも拘らず、
十分な発光量を得ることができず、各種表示ボード等へ
の使用時における高い明度の要請に応じることが困難に
なるという問題を有している。
【０００７】本願発明は、上述の事情のもとで考え出さ
れたものであって、半導体発光素子の被マウント部材に
対するワイヤボンディングの個数を削減して、その結線
作業を簡便に行えるようにするとともに、半導体発光素
子における実質的発光領域を可及的に増大させて十分な
発光量の確保および明度の向上を図ることをその課題と
する。
れたものであって、半導体発光素子の被マウント部材に
対するワイヤボンディングの個数を削減して、その結線
作業を簡便に行えるようにするとともに、半導体発光素
子における実質的発光領域を可及的に増大させて十分な
発光量の確保および明度の向上を図ることをその課題と
する。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。
め、本願発明では、次の技術的手段を講じている。
【０００９】すなわち、本願の請求項１に記載した発明
は、透明性基板の表面上にＮ型半導体層、発光層、およ
びＰ型半導体層を形成し、かつ上記Ｐ型半導体層の表面
にＰ側電極が形成され、上記Ｎ型半導体層における露出
表面部にＮ側電極を形成して構成される素子本体と、表
面側に上記Ｎ側電極と対向する補助Ｎ側電極層および上
記Ｐ側電極と対向する補助Ｐ側電極層を有するサブマウ
ント部材と、を備えるとともに、上記サブマウント部材
と上記素子本体との双方の表面側を相互に対向させて配
置し、かつ、上記補助Ｎ側電極層と上記Ｎ側電極との
間、および上記補助Ｐ側電極層と上記Ｐ側電極との間が
それぞれ導通状態となるように、上記サブマウント部材
と上記素子本体とを一体化させ、上記透明性基板の裏面
側から光が発せられるようにしたことを特徴としてい
る。
は、透明性基板の表面上にＮ型半導体層、発光層、およ
びＰ型半導体層を形成し、かつ上記Ｐ型半導体層の表面
にＰ側電極が形成され、上記Ｎ型半導体層における露出
表面部にＮ側電極を形成して構成される素子本体と、表
面側に上記Ｎ側電極と対向する補助Ｎ側電極層および上
記Ｐ側電極と対向する補助Ｐ側電極層を有するサブマウ
ント部材と、を備えるとともに、上記サブマウント部材
と上記素子本体との双方の表面側を相互に対向させて配
置し、かつ、上記補助Ｎ側電極層と上記Ｎ側電極との
間、および上記補助Ｐ側電極層と上記Ｐ側電極との間が
それぞれ導通状態となるように、上記サブマウント部材
と上記素子本体とを一体化させ、上記透明性基板の裏面
側から光が発せられるようにしたことを特徴としてい
る。
【００１０】また、本願の請求項２に記載した発明は、
上記サブマウント部材の補助Ｎ側電極層および補助Ｐ側
電極層の表面部分は絶縁層で覆われており、この絶縁層
には上記双方の補助電極層にそれぞれ独立して通じる各
貫通孔が穿設され、かつ上記絶縁層の表面側には各貫通
孔を介して上記双方の補助電極層にそれぞれ導通状態と
なる各付着用金属層が相互に独立して形成されていると
ともに、この各付着用金属層は、上記素子本体の双方の
電極に対して接合付着された状態となるように構成され
ていることを特徴としている。
上記サブマウント部材の補助Ｎ側電極層および補助Ｐ側
電極層の表面部分は絶縁層で覆われており、この絶縁層
には上記双方の補助電極層にそれぞれ独立して通じる各
貫通孔が穿設され、かつ上記絶縁層の表面側には各貫通
孔を介して上記双方の補助電極層にそれぞれ導通状態と
なる各付着用金属層が相互に独立して形成されていると
ともに、この各付着用金属層は、上記素子本体の双方の
電極に対して接合付着された状態となるように構成され
ていることを特徴としている。
【００１１】一方、本願の請求項３に記載した発明は、
上記請求項１または２に記載した半導体発光素子の製造
方法であって、上記素子本体と上記サブマウント部材と
を別々に製作した後に、上記素子本体の表面側と上記サ
ブマウント部材の表面側とを対向させた状態の下で、上
記補助Ｎ側電極層と上記Ｎ側電極、および上記補助Ｐ側
電極層と上記Ｐ側電極とをそれぞれ直接的に接着させる
ようにしたことを特徴としている。
上記請求項１または２に記載した半導体発光素子の製造
方法であって、上記素子本体と上記サブマウント部材と
を別々に製作した後に、上記素子本体の表面側と上記サ
ブマウント部材の表面側とを対向させた状態の下で、上
記補助Ｎ側電極層と上記Ｎ側電極、および上記補助Ｐ側
電極層と上記Ｐ側電極とをそれぞれ直接的に接着させる
ようにしたことを特徴としている。
【００１２】また、本願の請求項４に記載した発明は、
上記請求項３に記載した半導体発光素子の製造方法であ
って、上記素子本体を作製する第１の工程と、上記サブ
マウント部材を作製した後に、その表面部分に対して上
記絶縁層を形成し、この後、その絶縁層に上記各貫通孔
を穿設し、しかる後、その絶縁層の表面側に上記各付着
用金属層を形成する第２の工程とを別々に実行し、その
後、上記素子本体の表面側と上記サブマウント部材の表
面側とを対向させた状態の下で、上記Ｐ側電極およびＮ
側電極と上記各付着金属層とを直接的に接着させるよう
にしたことを特徴としている。
上記請求項３に記載した半導体発光素子の製造方法であ
って、上記素子本体を作製する第１の工程と、上記サブ
マウント部材を作製した後に、その表面部分に対して上
記絶縁層を形成し、この後、その絶縁層に上記各貫通孔
を穿設し、しかる後、その絶縁層の表面側に上記各付着
用金属層を形成する第２の工程とを別々に実行し、その
後、上記素子本体の表面側と上記サブマウント部材の表
面側とを対向させた状態の下で、上記Ｐ側電極およびＮ
側電極と上記各付着金属層とを直接的に接着させるよう
にしたことを特徴としている。
【００１３】
【発明の作用および効果】上記請求項１に記載した半導
体発光素子は、素子本体がサブマウント上に搭載された
格好で一体化されている。したがって、この半導体発光
素子は、リードフレーム等に対して、上記半導体発光素
子のサブマウント部材をボンディングすることにより、
簡便にマウントすることができる。
体発光素子は、素子本体がサブマウント上に搭載された
格好で一体化されている。したがって、この半導体発光
素子は、リードフレーム等に対して、上記半導体発光素
子のサブマウント部材をボンディングすることにより、
簡便にマウントすることができる。
【００１４】さらに、上記素子本体からの発光は、両電
極の配設面とは反対側の面であるサ透明性基板の裏面か
らなされることになり、従来のようにＰ側電極が発光を
阻害することはなくなる。これにより、透明性基板の裏
面の大半が実質的発光領域となり、十分な発光量を確保
できるとともに、この種の半導体発光素子の使用時にお
ける高い明度の要請に応じることが可能になる。
極の配設面とは反対側の面であるサ透明性基板の裏面か
らなされることになり、従来のようにＰ側電極が発光を
阻害することはなくなる。これにより、透明性基板の裏
面の大半が実質的発光領域となり、十分な発光量を確保
できるとともに、この種の半導体発光素子の使用時にお
ける高い明度の要請に応じることが可能になる。
【００１５】また、上記素子本体の発光層からサブマウ
ント部材側に発せられた光は、サブマウント部材の表面
の補助電極層等で反射することになるので、上記素子本
体におけるサファイア等の透明性基板の裏面からのトー
タル発光量は、上記の反射光をも含んでさらに増大し、
より高い明度を得ることが可能になる。
ント部材側に発せられた光は、サブマウント部材の表面
の補助電極層等で反射することになるので、上記素子本
体におけるサファイア等の透明性基板の裏面からのトー
タル発光量は、上記の反射光をも含んでさらに増大し、
より高い明度を得ることが可能になる。
【００１６】また、上記請求項２に記載した発明によれ
ば、上記サブマウント部材の両電極の表面部分を覆って
いる絶縁層のさらに表面側に独立して形成されている各
付着用金属層を、上記素子本体の両電極に接合付着させ
るだけで、上記サブマウント部材の両補助電極を上記素
子本体の両電極に対して導通状態にできるようになる。
したがって、上記サブマウント部材と上記素子本体との
電気的接続作業が簡単に行えるとともに、その相対的位
置誤差についても厳格な制約が緩和され、位置決めある
いは位置合わせの自由度が増大する。
ば、上記サブマウント部材の両電極の表面部分を覆って
いる絶縁層のさらに表面側に独立して形成されている各
付着用金属層を、上記素子本体の両電極に接合付着させ
るだけで、上記サブマウント部材の両補助電極を上記素
子本体の両電極に対して導通状態にできるようになる。
したがって、上記サブマウント部材と上記素子本体との
電気的接続作業が簡単に行えるとともに、その相対的位
置誤差についても厳格な制約が緩和され、位置決めある
いは位置合わせの自由度が増大する。
【００１７】一方、上記請求項３に記載した発明によれ
ば、素子本体とサブマウント部材とを別々に製作した後
に、この両者を表面側どうしを対向させて両補助電極と
両電極とを接着させることにより、上述の請求項１また
は２に記載した半導体発光素子が得られる。このような
手法によれば、上記両者を別々に製作する段階において
量産化が促進されるとともに、この種の半導体発光素子
に新たな構成要素であるサブマウント部材を付加したに
も拘らず、製作作業の複雑化が効果的に回避される。
ば、素子本体とサブマウント部材とを別々に製作した後
に、この両者を表面側どうしを対向させて両補助電極と
両電極とを接着させることにより、上述の請求項１また
は２に記載した半導体発光素子が得られる。このような
手法によれば、上記両者を別々に製作する段階において
量産化が促進されるとともに、この種の半導体発光素子
に新たな構成要素であるサブマウント部材を付加したに
も拘らず、製作作業の複雑化が効果的に回避される。
【００１８】また、上記請求項４に記載した発明におい
ても、同様にして、量産化の促進が図られるとともに、
製作作業の複雑化が回避される。
ても、同様にして、量産化の促進が図られるとともに、
製作作業の複雑化が回避される。
【００１９】
【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照しつつ具体的に説明する。
図面を参照しつつ具体的に説明する。
【００２０】図１は本願発明の第１実施例に係る半導体
発光素子の構成要素である素子本体を示す概略縦断正面
図、図２はその概略平面図、図３は上記半導体発光素子
の構成要素であるサブマウント部材を示す概略縦断正面
図、図４はその概略平面図、図５は上記半導体発光素子
の全体構成ならびにリードフレームへの取り付け状態を
示す概略縦断面図である。
発光素子の構成要素である素子本体を示す概略縦断正面
図、図２はその概略平面図、図３は上記半導体発光素子
の構成要素であるサブマウント部材を示す概略縦断正面
図、図４はその概略平面図、図５は上記半導体発光素子
の全体構成ならびにリードフレームへの取り付け状態を
示す概略縦断面図である。
【００２１】図１に示すように、第１実施例に係る半導
体発光素子１の素子本体２は、基本的には、透明性の絶
縁基板であるサファイア基板３上に、Ｎ型半導体層４
と、発光層５と、Ｐ型半導体層６とを備えて構成される
積層部７を形成したものである。詳細には、上記積層部
７は、透明または半透明のサファイア基板３の表面上に
窒化ガリウム（ＧａＮ）のバッファ層８を成長させ、そ
の表面側に、下層部分から順に、Ｎ型ＧａＮの層４１
と、Ｎ型Ａｌ0.2 Ｇａ0.8 Ｎの層４２と、発光層として
のＩｎ0.15Ｇａ0.85Ｎの層５と、Ｐ型Ａｌ0.2 Ｇａ0.8
Ｎの層６１と、Ｐ型ＧａＮの層６２と、を形成したもの
である。そして、上記発光層５からは、青色に対応した
波長（好ましくは４７０ｎｍ）の光が発せられるように
なっている。
体発光素子１の素子本体２は、基本的には、透明性の絶
縁基板であるサファイア基板３上に、Ｎ型半導体層４
と、発光層５と、Ｐ型半導体層６とを備えて構成される
積層部７を形成したものである。詳細には、上記積層部
７は、透明または半透明のサファイア基板３の表面上に
窒化ガリウム（ＧａＮ）のバッファ層８を成長させ、そ
の表面側に、下層部分から順に、Ｎ型ＧａＮの層４１
と、Ｎ型Ａｌ0.2 Ｇａ0.8 Ｎの層４２と、発光層として
のＩｎ0.15Ｇａ0.85Ｎの層５と、Ｐ型Ａｌ0.2 Ｇａ0.8
Ｎの層６１と、Ｐ型ＧａＮの層６２と、を形成したもの
である。そして、上記発光層５からは、青色に対応した
波長（好ましくは４７０ｎｍ）の光が発せられるように
なっている。
【００２２】加えて、上記Ｎ型ＧａＮの層４１およびＮ
型Ａｌ0.2 Ｇａ0.8 Ｎの層４２には、Ｓｉが添加され、
Ｐ型Ａｌ0.2 Ｇａ0.8 Ｎの層６１およびＰ型ＧａＮの層
６２には、Ｍｇが添加されているとともに、上記Ｉｎ
0.15Ｇａ0.85Ｎの層５にはＺｎが添加されている。そし
て、上記Ｉｎ0.15Ｇａ0.85Ｎの層５におけるＩｎのＧａ
に対する組成比（混晶比）を増加させた場合には、この
層５から発せられる光の波長が長くなるとともに、上記
Ｚｎの添加量を増加させた場合には、上記組成比を増加
させた場合よりもさらに光の波長が長くなるという特性
を備えている。なお、上記各層の厚みは、下層側から各
層４１、４２、５、６１、６２のそれぞれの順に、たと
えば３μｍ、３００ｎｍ、５０ｎｍ、３００ｎｍ、１５
０ｎｍに設定されている。
型Ａｌ0.2 Ｇａ0.8 Ｎの層４２には、Ｓｉが添加され、
Ｐ型Ａｌ0.2 Ｇａ0.8 Ｎの層６１およびＰ型ＧａＮの層
６２には、Ｍｇが添加されているとともに、上記Ｉｎ
0.15Ｇａ0.85Ｎの層５にはＺｎが添加されている。そし
て、上記Ｉｎ0.15Ｇａ0.85Ｎの層５におけるＩｎのＧａ
に対する組成比（混晶比）を増加させた場合には、この
層５から発せられる光の波長が長くなるとともに、上記
Ｚｎの添加量を増加させた場合には、上記組成比を増加
させた場合よりもさらに光の波長が長くなるという特性
を備えている。なお、上記各層の厚みは、下層側から各
層４１、４２、５、６１、６２のそれぞれの順に、たと
えば３μｍ、３００ｎｍ、５０ｎｍ、３００ｎｍ、１５
０ｎｍに設定されている。
【００２３】上記図示例の素子本体２は、最終的に単一
のチップとして得られるたとえば平面視が一辺０．５ｍ
ｍの正方形状のものであるが、実際の製造に際しては、
ＭＯＣＶＤ法により上記図示例の構造のものを所定面積
のウエハとして一括して形成した後、ダイシングにより
上記単一のチップに分割することにより得られる。
のチップとして得られるたとえば平面視が一辺０．５ｍ
ｍの正方形状のものであるが、実際の製造に際しては、
ＭＯＣＶＤ法により上記図示例の構造のものを所定面積
のウエハとして一括して形成した後、ダイシングにより
上記単一のチップに分割することにより得られる。
【００２４】そして、上記Ｎ型半導体層４におけるＧａ
Ｎ層４１のエッチングにより除去した露出表面部にＮ側
電極９が形成され、Ｐ型半導体層６におけるＧａＮ層の
表面部にＰ側電極１０が形成されている。なお、このＮ
側電極９とＰ側電極１０とは、概略的には、図２に示す
ような平面視形状とされた上で配設されている。
Ｎ層４１のエッチングにより除去した露出表面部にＮ側
電極９が形成され、Ｐ型半導体層６におけるＧａＮ層の
表面部にＰ側電極１０が形成されている。なお、このＮ
側電極９とＰ側電極１０とは、概略的には、図２に示す
ような平面視形状とされた上で配設されている。
【００２５】一方、図３に示すように、この第１実施例
に係る半導体発光素子１のサブマウント部材１１は、不
透明の導電性を有するシリコン基板１２の表面にＳｉＯ
2 でなる絶縁酸化皮膜１３を形成し、その中央部をエッ
チングで除去して補助Ｐ側電極層１４を形成し、かつそ
の外周側における上記酸化皮膜１３の表面部に補助Ｎ側
電極層１５を形成したものである。この双方の補助電極
層１４，１５は、ＡｕとＳｎとの合金あるいはインジウ
ム系の合金を使用して蒸着により形成したものであり、
後述するように電極とハンダ用メタルとを兼用するもの
である。
に係る半導体発光素子１のサブマウント部材１１は、不
透明の導電性を有するシリコン基板１２の表面にＳｉＯ
2 でなる絶縁酸化皮膜１３を形成し、その中央部をエッ
チングで除去して補助Ｐ側電極層１４を形成し、かつそ
の外周側における上記酸化皮膜１３の表面部に補助Ｎ側
電極層１５を形成したものである。この双方の補助電極
層１４，１５は、ＡｕとＳｎとの合金あるいはインジウ
ム系の合金を使用して蒸着により形成したものであり、
後述するように電極とハンダ用メタルとを兼用するもの
である。
【００２６】そして、上記補助Ｐ側電極層１４と補助Ｎ
側電極層１５とは、概略的には、図４に示すような平面
視形状とされた上で配設されている。加えて、同図に示
すように、シリコン基板１２の一側部には、２箇所の補
助Ｎ側電極層１５に導通される帯状の補助Ｎ側電極層１
５ａが、上記絶縁酸化皮膜１３の表面部に形成されてい
る。
側電極層１５とは、概略的には、図４に示すような平面
視形状とされた上で配設されている。加えて、同図に示
すように、シリコン基板１２の一側部には、２箇所の補
助Ｎ側電極層１５に導通される帯状の補助Ｎ側電極層１
５ａが、上記絶縁酸化皮膜１３の表面部に形成されてい
る。
【００２７】次に、上記の構成を備えた素子本体２とサ
ブマウント部材１１とを接合一体化させて半導体発光素
子１を製造する方法、ならびにこれによって得られる半
導体発光素子１の構成について説明する。
ブマウント部材１１とを接合一体化させて半導体発光素
子１を製造する方法、ならびにこれによって得られる半
導体発光素子１の構成について説明する。
【００２８】まず、上記素子本体２とサブマウント部材
１１とを別々に製作した後に、この両者の表面側どうし
を対向させて配置し、素子本体２のＮ側電極９およびＰ
側電極１０に対してそれぞれ、サブマウント部材１１の
補助Ｎ側電極層１５および補助Ｐ側電極層１４をハンダ
付けする。このはんだ付け作業は、上記サブマウント部
材１１の双方の補助電極層１５，１４がハンダ用メタル
を兼用していることから、これらの補助電極層１５，１
４を適宜溶融固化させることにより行われる。
１１とを別々に製作した後に、この両者の表面側どうし
を対向させて配置し、素子本体２のＮ側電極９およびＰ
側電極１０に対してそれぞれ、サブマウント部材１１の
補助Ｎ側電極層１５および補助Ｐ側電極層１４をハンダ
付けする。このはんだ付け作業は、上記サブマウント部
材１１の双方の補助電極層１５，１４がハンダ用メタル
を兼用していることから、これらの補助電極層１５，１
４を適宜溶融固化させることにより行われる。
【００２９】この結果、図５に示すように、素子本体２
のサファイア基板３の裏面３ａから矢印で示すように光
が発せられる状態になる。加えて、上記素子本体の２の
Ｐ側電極１０はサブマウント部材１１のシリコン基板１
２に導通状態となる一方、素子本体２のＮ側電極９は上
記シリコン基板１２に対して絶縁状態となる。なお、図
１に示す素子本体２の積層部７の高さ寸法は、図５に示
す積層部７の高さ寸法と比較して、説明の便宜上、長尺
になっている。
のサファイア基板３の裏面３ａから矢印で示すように光
が発せられる状態になる。加えて、上記素子本体の２の
Ｐ側電極１０はサブマウント部材１１のシリコン基板１
２に導通状態となる一方、素子本体２のＮ側電極９は上
記シリコン基板１２に対して絶縁状態となる。なお、図
１に示す素子本体２の積層部７の高さ寸法は、図５に示
す積層部７の高さ寸法と比較して、説明の便宜上、長尺
になっている。
【００３０】そして、上記のようにして得られた半導体
発光素子１をリードフレーム１７上に搭載するには、同
図に示すように、リードフレーム１６のＰ側端子部１６
ａの上面部に上記サブマウント部材１１の下面が導通状
態になるようにボンディングされるとともに、サブマウ
ント部材１１の上記帯状の補助Ｎ側電極層１５ａとリー
ドフレーム１６のＮ側端子部１６ｂとの間にワイヤボン
ディング１７が施される。
発光素子１をリードフレーム１７上に搭載するには、同
図に示すように、リードフレーム１６のＰ側端子部１６
ａの上面部に上記サブマウント部材１１の下面が導通状
態になるようにボンディングされるとともに、サブマウ
ント部材１１の上記帯状の補助Ｎ側電極層１５ａとリー
ドフレーム１６のＮ側端子部１６ｂとの間にワイヤボン
ディング１７が施される。
【００３１】これにより、上記素子本体２のＰ側電極１
０は、導電性シリコン基板１２を通じてリードフレーム
１６のＰ側端子部１６ａに導通状態とされ、かつ上記素
子本体２のＮ側電極９は、ワイヤ１７を通じてリードフ
レーム１６のＮ側端子部１６ｂに導通状態とされる。こ
の後は、上記半導体発光素子１の外周部を樹脂封止する
ことなどによって、青色発光用のＬＥＤランプが得られ
る。
０は、導電性シリコン基板１２を通じてリードフレーム
１６のＰ側端子部１６ａに導通状態とされ、かつ上記素
子本体２のＮ側電極９は、ワイヤ１７を通じてリードフ
レーム１６のＮ側端子部１６ｂに導通状態とされる。こ
の後は、上記半導体発光素子１の外周部を樹脂封止する
ことなどによって、青色発光用のＬＥＤランプが得られ
る。
【００３２】このような構成とすることにより、素子本
体２の透明サファイア基板３の裏面３ａにおけるＮ側電
極９の形成箇所以外の領域が発光領域となり、上記裏面
３ａの全面積の約７５％が発光領域として利用される。
したがって、従来のように電極による発光阻害が激減さ
れ、十分な発光量および高い明度を有する発光デバイス
が得られることになる。
体２の透明サファイア基板３の裏面３ａにおけるＮ側電
極９の形成箇所以外の領域が発光領域となり、上記裏面
３ａの全面積の約７５％が発光領域として利用される。
したがって、従来のように電極による発光阻害が激減さ
れ、十分な発光量および高い明度を有する発光デバイス
が得られることになる。
【００３３】加えて、上記素子本体２の発光層５から下
方に向かって発せられた光は、不透明のサブマウント部
材１１（補助電極層１４，１５）で反射された後、サフ
ァイア基板３の裏面３ａから外方に向かって照射される
ことになるので、光の利用効率が向上するという利点も
得られる。
方に向かって発せられた光は、不透明のサブマウント部
材１１（補助電極層１４，１５）で反射された後、サフ
ァイア基板３の裏面３ａから外方に向かって照射される
ことになるので、光の利用効率が向上するという利点も
得られる。
【００３４】さらに、上記サブマウント部材１１を使用
したことにより、Ｐ側電極１０に対するワイヤボンディ
ングが不要になり、結線作業の簡便化ならびに製作容易
化が図られることになる。
したことにより、Ｐ側電極１０に対するワイヤボンディ
ングが不要になり、結線作業の簡便化ならびに製作容易
化が図られることになる。
【００３５】次に、本願発明に係る半導体発光素子１の
第２実施例を、図６、７、８を参照しつつ説明する。な
お、以下の第２実施例の説明に際して、上述の第１実施
例と共通の構成要件については同一符号を付してその説
明を省略する。
第２実施例を、図６、７、８を参照しつつ説明する。な
お、以下の第２実施例の説明に際して、上述の第１実施
例と共通の構成要件については同一符号を付してその説
明を省略する。
【００３６】この第２実施例に係る半導体発光素子１が
上述の第１実施例と異なる点は、図６および図７に示す
ように、素子本体２の表面全域をＣＶＤ法を用いてＳｉ
Ｏ2やＳｉ3 Ｎ4 等からなる絶縁層１８で覆うととも
に、この絶縁層１８にＮ側電極９およびＰ側電極１０に
それぞれ通じる貫通孔１９，２０を穿設し、かつ上記絶
縁層１８の表面部にＡｕとＳｎとの合金あるいはインジ
ウム系の合金等でなる金属層２１，２２を相互に独立し
て形成した点にある。この場合、上記各貫通孔１９，２
０には、上記各金属層２１，２２が埋設されることにな
るので、上記一方の金属層２１は上記Ｎ側電極９に導通
した状態になり、他方の金属層２２は上記Ｐ側電極１０
に導通した状態になる。
上述の第１実施例と異なる点は、図６および図７に示す
ように、素子本体２の表面全域をＣＶＤ法を用いてＳｉ
Ｏ2やＳｉ3 Ｎ4 等からなる絶縁層１８で覆うととも
に、この絶縁層１８にＮ側電極９およびＰ側電極１０に
それぞれ通じる貫通孔１９，２０を穿設し、かつ上記絶
縁層１８の表面部にＡｕとＳｎとの合金あるいはインジ
ウム系の合金等でなる金属層２１，２２を相互に独立し
て形成した点にある。この場合、上記各貫通孔１９，２
０には、上記各金属層２１，２２が埋設されることにな
るので、上記一方の金属層２１は上記Ｎ側電極９に導通
した状態になり、他方の金属層２２は上記Ｐ側電極１０
に導通した状態になる。
【００３７】なお、サブマウント部材１１の構成は、図
７に示す各金属層２１，２２の平面視における形状およ
び配設状態に対応して補助Ｎ側電極層１５と補助Ｐ側電
極層１４とが形成されており、その他の部分、たとえば
補助Ｎ側電極層１５がＳｉＯ 2 等の絶縁性皮膜１３を介
して形成されている点などについては上述の第１実施例
と同一の構成である。
７に示す各金属層２１，２２の平面視における形状およ
び配設状態に対応して補助Ｎ側電極層１５と補助Ｐ側電
極層１４とが形成されており、その他の部分、たとえば
補助Ｎ側電極層１５がＳｉＯ 2 等の絶縁性皮膜１３を介
して形成されている点などについては上述の第１実施例
と同一の構成である。
【００３８】そして、上記素子本体２とサブマウント部
材１１とは、両者の表面側どうしが対向配置された状態
で、図８に示すように各金属層２１，２２と各補助電極
層１５，１４とが接合一体化されることにより、半導体
発光素子１が得られる。また、図示の構成によっても、
上記素子本体２のＰ側電極１０はリードフレーム１６の
Ｐ側端子部１６ａに導電性シリコン基板１２を介して導
通状態とされ、かつ上記素子本体２のＮ側電極９はリー
ドフレーム１６のＮ側端子部１６ｂにワイヤ１７を介し
て導通状態とされる。
材１１とは、両者の表面側どうしが対向配置された状態
で、図８に示すように各金属層２１，２２と各補助電極
層１５，１４とが接合一体化されることにより、半導体
発光素子１が得られる。また、図示の構成によっても、
上記素子本体２のＰ側電極１０はリードフレーム１６の
Ｐ側端子部１６ａに導電性シリコン基板１２を介して導
通状態とされ、かつ上記素子本体２のＮ側電極９はリー
ドフレーム１６のＮ側端子部１６ｂにワイヤ１７を介し
て導通状態とされる。
【００３９】そして、この場合には、各金属層２１，２
２と各補助電極層１５，１４との位置合わせが容易に行
えることから、これらの両層の接合作業（ハンダ付け作
業）、ひいては素子本体２とサブマウント部材１１との
接合作業が極めて簡便に行えることになる。
２と各補助電極層１５，１４との位置合わせが容易に行
えることから、これらの両層の接合作業（ハンダ付け作
業）、ひいては素子本体２とサブマウント部材１１との
接合作業が極めて簡便に行えることになる。
【００４０】また、この第２実施例によっても、上記第
１実施例と同様に、十分な発光量を確保できることは言
うまでもない。
１実施例と同様に、十分な発光量を確保できることは言
うまでもない。
【図１】本願発明の第１実施例に係る半導体発光素子の
構成要素である素子本体を示す概略縦断正面図である。
構成要素である素子本体を示す概略縦断正面図である。
【図２】上記第１実施例に係る素子本体の概略平面図で
ある。
ある。
【図３】上記第１実施例に係る半導体発光素子の構成要
素であるサブマウント部材の概略縦断正面図である。
素であるサブマウント部材の概略縦断正面図である。
【図４】上記第１実施例に係るサブマウント部材の概略
平面図である。
平面図である。
【図５】上記第１実施例に係る半導体発光素子の全体構
成ならびにその被マウント部材への取り付け状態を示す
概略縦断側面図である。
成ならびにその被マウント部材への取り付け状態を示す
概略縦断側面図である。
【図６】本願発明の第２実施例に係る半導体発光素子の
構成要素である素子本体を示す概略縦断正面図である。
構成要素である素子本体を示す概略縦断正面図である。
【図７】上記第２実施例に係る素子本体の概略平面図で
ある。
ある。
【図８】上記第２実施例に係る半導体発光素子の全体構
成ならびにその被マウント部材への取り付け状態を示す
概略縦断側面図である。
成ならびにその被マウント部材への取り付け状態を示す
概略縦断側面図である。
【図９】従来の半導体発光素子の全体構成ならびにその
被マウント部材への取り付け状態を示す概略縦断側面図
である。
被マウント部材への取り付け状態を示す概略縦断側面図
である。
【図１０】従来の半導体発光素子の概略平面図である。
１ 半導体発光素子
２ 素子本体
３ 透明絶縁性基板（サファイア基板）
４ Ｎ型半導体層
５ 発光層
６ Ｐ型半導体層
９ Ｎ側電極
１０ Ｐ側電極
１１ サブマウント部材
１２ 導電性基板（シリコン基板）
１４ 補助Ｐ側電極層
１５ 補助Ｎ側電極層
Claims (4)
- 【請求項１】 透明性基板の表面上にＮ型半導体層、発
光層、およびＰ型半導体層を形成し、かつ上記Ｐ型半導
体層の表面にＰ側電極が形成され、上記Ｎ型半導体層に
おける露出表面部にＮ側電極を形成して構成される素子
本体と、 表面側に上記Ｎ側電極と対向する補助Ｎ側電極層および
上記Ｐ側電極と対向する補助Ｐ側電極層を有するサブマ
ウント部材と、を備えるとともに、 上記サブマウント部材と上記素子本体との双方の表面側
を相互に対向させて配置し、かつ、上記補助Ｎ側電極層
と上記Ｎ側電極との間、および上記補助Ｐ側電極層と上
記Ｐ側電極との間がそれぞれ導通状態となるように、上
記サブマウント部材と上記素子本体とを一体化させ、上
記透明性基板の裏面側から光が発せられるようにしたこ
とを特徴とする、半導体発光素子。 - 【請求項２】 上記サブマウント部材の補助Ｎ側電極層
および補助Ｐ側電極層の表面部分は絶縁層で覆われてお
り、この絶縁層には上記双方の補助電極層にそれぞれ独
立して通じる各貫通孔が穿設され、かつ上記絶縁層の表
面側には各貫通孔を介して上記双方の補助電極層にそれ
ぞれ導通状態となる各付着用金属層が相互に独立して形
成されているとともに、この各付着用金属層は、上記素
子本体の双方の電極に対して接合付着された状態となる
ように構成されている、請求項１に記載の半導体発光素
子。 - 【請求項３】 上記請求項１に記載した半導体発光素子
の製造方法であって、 上記素子本体と上記サブマウント部材とを別々に製作し
た後に、上記素子本体の表面側と上記サブマウント部材
の表面側とを対向させた状態の下で、上記補助Ｎ側電極
層と上記Ｎ側電極、および上記補助Ｐ側電極層と上記Ｐ
側電極とをそれぞれ直接的に接着させるようにしたこと
を特徴とする、半導体発光素子の製造方法。 - 【請求項４】 上記請求項２に記載した半導体発光素子
の製造方法であって、 上記素子本体を作製する第１の工程と、上記サブマウン
ト部材を作製した後に、その表面部分に対して上記絶縁
層を形成し、この後、その絶縁層に上記各貫通孔を穿設
し、しかる後、その絶縁層の表面側に上記各付着用金属
層を形成する第２の工程とを別々に実行し、 その後、上記素子本体の表面側と上記サブマウント部材
の表面側とを対向させた状態の下で、上記Ｐ側電極およ
びＮ側電極と上記各付着金属層とを直接的に接着させる
ようにしたことを特徴とする、半導体発光素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192699A JP3938337B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体発光素子、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192699A JP3938337B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体発光素子、およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19422494A Division JP3627822B2 (ja) | 1994-08-11 | 1994-08-18 | 半導体発光素子、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031851A true JP2003031851A (ja) | 2003-01-31 |
| JP3938337B2 JP3938337B2 (ja) | 2007-06-27 |
Family
ID=19195543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002192699A Expired - Fee Related JP3938337B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体発光素子、およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3938337B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150386A (ja) * | 2003-11-14 | 2005-06-09 | Stanley Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007129188A (ja) * | 2005-10-07 | 2007-05-24 | Hitachi Maxell Ltd | 半導体装置、半導体モジュールおよび半導体モジュールの製造方法 |
-
2002
- 2002-07-01 JP JP2002192699A patent/JP3938337B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150386A (ja) * | 2003-11-14 | 2005-06-09 | Stanley Electric Co Ltd | 半導体装置及びその製造方法 |
| US7285858B2 (en) | 2003-11-14 | 2007-10-23 | Stanley Electric Co., Ltd. | Semiconductor device and its manufacture method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate |
| US7470987B2 (en) | 2003-11-14 | 2008-12-30 | Stanley Electric Co., Ltd. | Semiconductor device and its manufacture method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate |
| JP4580633B2 (ja) * | 2003-11-14 | 2010-11-17 | スタンレー電気株式会社 | 半導体装置及びその製造方法 |
| JP2007129188A (ja) * | 2005-10-07 | 2007-05-24 | Hitachi Maxell Ltd | 半導体装置、半導体モジュールおよび半導体モジュールの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3938337B2 (ja) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3627822B2 (ja) | 半導体発光素子、およびその製造方法 | |
| US10825962B2 (en) | Thin film light emitting diode | |
| JP3616766B2 (ja) | 発光ダイオードおよびその製造方法 | |
| JP3785820B2 (ja) | 発光装置 | |
| US5557115A (en) | Light emitting semiconductor device with sub-mount | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| JP2001217461A (ja) | 複合発光素子 | |
| KR20060131592A (ko) | 색상 균일도가 개선된 발광다이오드 소자 및 이의 제조방법 | |
| JP2007335462A (ja) | 半導体複合素子およびその製造方法 | |
| JP2006128457A (ja) | 発光素子および発光装置 | |
| JP2003031852A (ja) | 半導体発光素子、およびその製造方法 | |
| TW201108467A (en) | Method for manufacturing light emitting diode assembly | |
| JP3938337B2 (ja) | 半導体発光素子、およびその製造方法 | |
| JP3938350B2 (ja) | 半導体発光素子のマウント方法 | |
| JP4144676B2 (ja) | チップ型発光ダイオードの製造方法 | |
| JP2001127343A (ja) | 複合発光素子及びその製造方法 | |
| KR100407773B1 (ko) | ＧａＮ 발광 소자 및 그 패키지 | |
| JP2004200277A (ja) | 複合発光素子 | |
| JP2000174348A (ja) | 半導体発光装置 | |
| JP2000244011A (ja) | 半導体素子 | |
| JPH10308537A (ja) | 半導体発光素子 | |
| JP2000269547A (ja) | 半導体発光装置及びこれに用いる半導体発光素子の製造方法 | |
| KR20140077657A (ko) | 발광 다이오드 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060119 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |