JP2003018840A - スイッチング電源装置及びこれに用いられる制御回路、並びに、スイッチング電源装置の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング回路の制御が高精度に行われる
スイッチング電源装置を提供する。 【解決手段】 トランス３８と、トランスの１次側に設
けられ、第１及び第２のアームを含むフルブリッジ型の
スイッチング回路３７と、トランス３８の２次側に設け
られた出力回路４２、４５と、スイッチング回路３７を
位相シフト制御する制御回路４６とを備え、制御回路４
６は、第１のアームを駆動する出力信号Ｐｕｌｓｅ−
Ａ，Ｂをクロック信号ＣＬＫに基づいて生成し、第２の
アームを駆動する出力信号Ｐｕｌｓｅ−Ｃ，Ｄを第１の
アームのデッドタイムにおいて活性化される内部信号Ｄ
ＥＬＡＹ Ａ−Ｂに基づいて生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置及びこれに用いられる制御回路に関し、さらに詳細
には、位相シフト制御方式を用いたスイッチング電源装
置及びこれに用いられる制御回路に関する。また本発明
は、スイッチング電源装置の制御方法に関し、さらに詳
細には、位相シフト制御方式によるスイッチング電源装
置の制御方法に関する。

【０００２】

【従来の技術】従来より、スイッチング電源装置とし
て、いわゆるＤＣ／ＤＣコンバータが知られている。代
表的なＤＣ／ＤＣコンバータは、スイッチング回路を用
いて直流入力を一旦交流に変換した後、トランスを用い
てこれを変圧（昇圧または降圧）し、さらに、出力回路
を用いてこれを直流に変換する装置であり、これによっ
て入力電圧とは異なる電圧を持った直流出力を得ること
ができる。ここで、大容量が要求されるスイッチング電
源装置のスイッチング回路としては、いわゆるフルブリ
ッジ回路が用いられることが一般的であるが、この種の
スイッチング回路において発生するスイッチング損失を
低減可能な駆動方式として、いわゆる位相シフト制御方
式が知られている。

【０００３】図１０は、従来のスイッチング電源装置１
０を示す回路図である。

【０００４】図１０に示されるように、従来のスイッチ
ング電源装置１０は、入力電源１１の両端間に接続され
た入力コンデンサ１２と、第１〜第４のトランジスタ１
３〜１６からなるスイッチング回路１７と、トランス１
８と、ダイオード１９及び２０からなる整流回路２１
と、インダクタ２２及びコンデンサ２３からなる平滑回
路２４と、スイッチング回路１７の動作を制御する制御
回路２５とを備えており、平滑回路２４の出力は負荷２
６に接続されている。また、スイッチング回路１７と入
力コンデンサ１２との間には、配線に起因する寄生イン
ダクタンス２７が存在している。

【０００５】制御回路２５は平滑回路２４からの出力電
圧Ｖｏを監視し、これに基づいて出力電圧Ｖｏが所定の
値となるようスイッチング回路１７の動作を制御する回
路であり、位相シフト制御方式によってその出力信号Ｐ
ｕｌｓｅ−Ａ〜Ｐｕｌｓｅ−Ｄを生成している。このよ
うな位相シフト制御を行う制御回路としては、例えば、
米国特許第５，２９１，３８４号公報に記載された制御
回路が知られている。

【０００６】図１１は、従来のスイッチング電源装置１
０の動作を示すタイミング図である。

【０００７】図１１に示されるように、位相シフト制御
においては、Ｐｕｌｓｅ−ＡとＰｕｌｓｅ−Ｂは、所定
のデッドタイムをはさんで交互にハイレベルとなり、Ｐ
ｕｌｓｅ−Ｃは、Ｐｕｌｓｅ−Ｂに対して位相シフトさ
れ、Ｐｕｌｓｅ−Ｄは、Ｐｕｌｓｅ−Ａに対して位相シ
フトされる。ここで、トランス１８の１次側の電圧Ｖｍ
ｔの波形は、Ｐｕｌｓｅ−Ａに対するＰｕｌｓｅ−Ｄの
位相シフト量、並びに、Ｐｕｌｓｅ−Ｂに対するＰｕｌ
ｓｅ−Ｃの位相シフト量によって決まる。具体的には、
図１１に示されるように、Ｐｕｌｓｅ−ＡとＰｕｌｓｅ
−Ｄがいずれもハイレベルとなっている期間において
は、第１のトランジスタ１３及び第４のトランジスタ１
６の両方がオン状態となるため、トランス１８の１次側
の電圧ＶｍｔはＶｉｎとなる一方、Ｐｕｌｓｅ−ＢとＰ
ｕｌｓｅ−Ｃがいずれもハイレベルとなっている期間に
おいては、第２のトランジスタ１４及び第３のトランジ
スタ１５の両方がオン状態となるため、トランス１８の
１次側の電圧Ｖｍｔは−Ｖｉｎとなる。その他の期間に
おいては、トランス１８の１次側の電圧Ｖｍｔはゼロで
ある。

【０００８】したがって、トランス１８の２次側へ伝送
される電力は、Ｐｕｌｓｅ−Ａに対するＰｕｌｓｅ−Ｄ
の位相シフト量及びＰｕｌｓｅ−Ｂに対するＰｕｌｓｅ
−Ｃの位相シフト量によって決まり、入力電源１１の電
圧Ｖｉｎが小さくなると、制御回路２５は、Ｐｕｌｓｅ
−Ａに対するＰｕｌｓｅ−Ｄの位相シフト量及びＰｕｌ
ｓｅ−Ｂに対するＰｕｌｓｅ−Ｃの位相シフト量を減少
させ、これによって、Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−
Ｄがいずれもハイレベルとなる期間、並びに、Ｐｕｌｓ
ｅ−Ｂ及びＰｕｌｓｅ−Ｃがいずれもハイレベルとなる
期間を長くする。一方、入力電源１１の電圧Ｖｉｎが大
きくなると、制御回路２５は、Ｐｕｌｓｅ−Ａに対する
Ｐｕｌｓｅ−Ｄの位相シフト量及びＰｕｌｓｅ−Ｂに対
するＰｕｌｓｅ−Ｃの位相シフト量を増大させ、これに
よって、Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−Ｄがいずれも
ハイレベルとなる期間、並びに、Ｐｕｌｓｅ−Ｂ及びＰ
ｕｌｓｅ−Ｃがいずれもハイレベルとなる期間を短くす
る。このため、負荷２６が軽負荷状態若しくは無負荷状
態になると、Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−Ｄがいず
れもハイレベルとなる期間、並びに、Ｐｕｌｓｅ−Ｂ及
びＰｕｌｓｅ−Ｃがいずれもハイレベルとなる期間はゼ
ロとなり、トランス１８の２次側には電力が伝送されな
い状態とされる。

【０００９】図１２は、軽負荷状態若しくは無負荷状態
における従来のスイッチング電源装置１０の動作を示す
タイミング図である。

【００１０】図１２に示されるように、従来のスイッチ
ング電源装置１０においては、軽負荷状態若しくは無負
荷状態になると、Ｐｕｌｓｅ−Ｃの位相はＰｕｌｓｅ−
Ｂに対して約１８０°（約半周期）シフトし、Ｐｕｌｓ
ｅ−Ｄの位相はＰｕｌｓｅ−Ａに対して約１８０°シフ
トするため、Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−Ｄがいず
れもハイレベルとなる期間、並びに、Ｐｕｌｓｅ−Ｂ及
びＰｕｌｓｅ−Ｃがいずれもハイレベルとなる期間はな
くなる。これにより、トランス１８の１次側の電圧Ｖｍ
ｔはゼロに固定される。このとき、従来のスイッチング
電源装置１０においては、図１２に示されるように、Ｐ
ｕｌｓｅ−ＡとＰｕｌｓｅ−Ｃは実質的に同一波形であ
り、Ｐｕｌｓｅ−ＢとＰｕｌｓｅ−Ｄは実質的に同一波
形となっている。

【００１１】制御回路２５によるこのような制御は、制
御回路２５内において生成されるのこぎり波のレベルと
出力電圧Ｖｏに対応する内部信号のレベルとの比較に基
づいて行われる。この場合、制御回路２５内で生成され
るのこぎり波の周期は、クロック信号の周期と一致して
おり、クロック信号がハイレベルとなっている期間にお
いてのこぎり波のレベルは最低レベルを維持し、クロッ
ク信号がローレベルとなっている期間においてのこぎり
波のレベルは直線的に増大する。

【００１２】

【発明が解決しようとする課題】しかしながら、同公報
に記載された制御回路２５を用いた従来のスイッチング
電源装置１０においては、出力電圧Ｖｏに対応する内部
信号のレベルとのこぎり波のレベルとの比較を、のこぎ
り波の最小レベルから最大レベルの全領域に亘って有効
に行うことができないか、或いは、トランス１８の１次
側電圧Ｖｍｔを入力電圧Ｖｉｎ（−Ｖｉｎ）とすべき期
間の最小値（出力パルスの最小幅）を実質的に無限小ま
で制御することができないという問題があった。以下こ
れについて、詳細に説明する。

【００１３】同公報に記載された制御回路２５を用いた
場合、トランス１８の１次側電圧である出力パルスは、
Ｐｕｌｓｅ−ＡまたはＰｕｌｓｅ−Ｂの立ち上がりエッ
ジが現れてから、のこぎり波のレベルが出力電圧Ｖｏに
対応する内部信号のレベルを超えるまでの期間において
発生するが、Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−Ｂの立ち
上がりエッジは、同公報に記載されているようにクロッ
ク信号の立ち上がりエッジが現れてから所定期間経過後
に現れる。ここで、クロック信号の立ち上がりエッジが
現れてからＰｕｌｓｅ−ＡまたはＰｕｌｓｅ−Ｂの立ち
上がりエッジが現れるまでの期間は、いわゆるデッドタ
イムである。

【００１４】図１３は、同公報に記載された制御回路２
５において、クロック信号のパルス幅（ハイレベル期
間）よりもデッドタイムの方が長い場合における、出力
電圧Ｖｏに対応する内部信号のレベルと比較可能なのこ
ぎり波のレベル領域、並びに、出力パルスの最小幅につ
いて説明するためのタイミング図である。

【００１５】図１３に示されるように、同公報に記載さ
れた制御回路２５において、クロック信号のパルス幅
（ハイレベル期間）よりもデッドタイムの方が長い場
合、デッドタイム中においてのこぎり波のレベルの上昇
が始まることから、Ｐｕｌｓｅ−ＡまたはＰｕｌｓｅ−
Ｂの立ち上がりエッジが出現するタイミング（デッドタ
イムが終了するタイミング）においては、のこぎり波の
レベルは既にその最小レベルよりも所定レベルＶｔだけ
上昇している。

【００１６】ところが、上述のとおり、トランス１８の
１次側電圧である出力パルスは、Ｐｕｌｓｅ−Ａまたは
Ｐｕｌｓｅ−Ｂの立ち上がりエッジが現れてから、のこ
ぎり波のレベルが出力電圧Ｖｏに対応する内部信号のレ
ベルを超えるまでの期間において発生することから、出
力電圧Ｖｏに対応する内部信号のレベルが上記所定レベ
ルＶｔ以下である場合には出力パルスは発生しない。す
なわち、従来の制御回路２５においては、出力電圧Ｖｏ
に対応する内部信号のレベルとのこぎり波のレベルとの
比較が、のこぎり波の最小レベルから上記所定レベルＶ
ｔまでの領域においては有効に行われず、のこぎり波の
レベルが上記所定レベルＶｔを超える領域においてのみ
当該比較を有効に行うことが可能となる。

【００１７】このように、制御回路２５において、クロ
ック信号のパルス幅（ハイレベル期間）よりもデッドタ
イムの方が長い場合には、出力電圧Ｖｏに対応する内部
信号のレベルと比較可能なのこぎり波のレベルが、所定
の領域（＞Ｖｔ）に制限されることが分かる。一方、出
力パルスの最小幅については、実質的に無限小まで制御
することが可能である。

【００１８】図１４は、同公報に記載された制御回路２
５において、クロック信号のパルス幅（ハイレベル期
間）よりもデッドタイムの方が短い場合における、出力
電圧Ｖｏに対応する内部信号のレベルと比較可能なのこ
ぎり波のレベル領域、並びに、出力パルスの最小幅につ
いて説明するためのタイミング図である。

【００１９】図１４に示されるように、同公報に記載さ
れた制御回路２５において、クロック信号のパルス幅
（ハイレベル期間）よりもデッドタイムの方が短い場
合、のこぎり波のレベルが最小レベルとなっている期間
において、Ｐｕｌｓｅ−ＡまたはＰｕｌｓｅ−Ｂの立ち
上がりエッジが出現する。すなわち、のこぎり波のレベ
ルが最小レベルとなっている期間において、デッドタイ
ムが終了する。したがって、この場合には、出力電圧Ｖ
ｏに対応する内部信号のレベルとのこぎり波のレベルと
の比較を、のこぎり波の最小レベルから最大レベルの実
質的全領域に亘って有効に行うことが可能となる。

【００２０】ところが、上述のとおり、トランス１８の
１次側電圧である出力パルスは、Ｐｕｌｓｅ−Ａまたは
Ｐｕｌｓｅ−Ｂの立ち上がりエッジが現れてから、のこ
ぎり波のレベルが出力電圧Ｖｏに対応する内部信号のレ
ベルを超えるまでの期間において発生することから、出
力パルスの最小幅は、Ｐｕｌｓｅ−ＡまたはＰｕｌｓｅ
−Ｂの立ち上がりエッジが現れてからクロック信号の立
ち下がりエッジが現れるまでの期間に制限され、それ以
下の幅を持った出力パルスを発生させることはできな
い。

【００２１】このように、制御回路２５において、クロ
ック信号のパルス幅（ハイレベル期間）よりもデッドタ
イムの方が短い場合には、出力パルスの最小幅が制限さ
れ、無限小まで制御することはできない。一方、出力電
圧Ｖｏに対応する内部信号のレベルとのこぎり波のレベ
ルとの比較は、のこぎり波の最小レベルから最大レベル
の実質的全領域に亘って有効に行うことが可能である。

【００２２】以上から明らかなように、同公報に記載さ
れた制御回路２５においては、クロック信号のパルス幅
（ハイレベル期間）とデッドタイムとが等しければ、出
力電圧Ｖｏに対応する内部信号のレベルとのこぎり波の
レベルとの比較をのこぎり波の最小レベルから最大レベ
ルの実質的全領域に亘って有効に行うことができ、且
つ、出力パルスの最小幅を実質的に無限小まで制御する
ことができる。しかしながら、クロック信号のパルス幅
（ハイレベル期間）は、ユーザによって自由に変更する
ことができない一方、デッドタイムは、スイッチング電
源装置１０の特性に大きく関わる要素であることから、
これをクロック信号のパルス幅（ハイレベル期間）との
関係のみにおいて自由に設定することはできない。この
ため、同公報に記載された制御回路２５において、クロ
ック信号のパルス幅（ハイレベル期間）とデッドタイム
とを完全に一致させることは困難である。

【００２３】このため、従来のスイッチング電源装置１
０においては、スイッチング回路１７の制御を高精度で
行うことは困難であった。

【００２４】したがって、本発明の目的は、スイッチン
グ回路の制御が高精度に行われるスイッチング電源装置
を提供することである。

【００２５】また、本発明の他の目的は、スイッチング
電源装置に用いられる制御回路であって、スイッチング
電源装置に含まれるスイッチング回路を高精度に制御す
ることができる制御回路を提供することである。

【００２６】また、本発明のさらに他の目的は、スイッ
チング電源装置に含まれるスイッチング回路を高精度に
制御することができるスイッチング電源装置の制御方法
を提供することである。

【００２７】

【課題を解決するための手段】本発明のかかる目的は、
トランスと、前記トランスの１次側に設けられ、第１及
び第２のアームを含むフルブリッジ型のスイッチング回
路と、前記トランスの２次側に設けられた出力回路と、
前記スイッチング回路を位相シフト制御する制御回路と
を備えるスイッチング電源装置であって、前記制御回路
は、前記第１のアームを駆動する出力信号をクロック信
号に基づいて生成し、前記第２のアームを駆動する出力
信号を前記第１のアームのデッドタイムにおいて活性化
される内部信号に基づいて生成することを特徴とするス
イッチング電源装置によって達成される。

【００２８】本発明の好ましい実施態様においては、前
記制御回路が、前記内部信号に応答してのこぎり波を生
成するのこぎり波生成手段と、前記出力回路の出力電圧
若しくはこれに対応する電圧と第１の基準電圧とを比較
し、これに基づいて第１の比較信号を生成する誤差アン
プと、前記第１の比較信号と第２の基準電圧とを比較
し、これに基づいて第２の比較信号を生成する第１のコ
ンパレータと、前記第１の比較信号と前記のこぎり波と
を比較し、これに基づいて第３の比較信号を生成する第
２のコンパレータと、少なくとも前記第２の比較信号及
び前記第３の比較信号に基づいて前記第２のアームを駆
動する出力信号を生成する手段とを含む。

【００２９】本発明のさらに好ましい実施態様において
は、前記第１のコンパレータがヒステリシスを有してい
る。

【００３０】本発明のさらに好ましい実施態様において
は、前記スイッチング回路に含まれる前記各スイッチに
対してそれぞれ並列に設けられた複数のコンデンサ及び
複数のスナバ回路と、前記第１のアームと前記トランス
との間に挿入されたインダクタとをさらに備える。

【００３１】本発明の前記目的はまた、フルブリッジ型
のスイッチング回路を含むスイッチング電源装置を位相
シフト制御するための制御回路であって、交互にハイレ
ベルとなる一対の第１の内部信号を生成する第１の手段
と、前記第１の内部信号を受け、これに第１のデッドタ
イムを与えることによって前記スイッチング電源装置の
第１のアームを駆動する一対の第１の出力信号を生成す
る第２の手段と、前記第１のデッドタイムに基づいての
こぎり波を生成する第３の手段と、少なくとも前記スイ
ッチング電源装置の出力電圧及び前記のこぎり波に基づ
き、交互にハイレベルとなる一対の第２の内部信号を生
成する第４の手段と、前記第２の内部信号を受け、これ
に第２のデッドタイムを与えることによって前記スイッ
チング電源装置の第２のアームを駆動する一対の第２の
出力信号を生成する第５の手段とを備える制御回路によ
って達成される。

【００３２】本発明の好ましい実施態様においては、前
記第３の手段が、前記第１のデッドタイムにおいて活性
状態となる第３の内部信号を生成する論理回路と、前記
第３の内部信号が活性状態となっている期間において前
記のこぎり波を最小レベルとするランプ回路とを含む。

【００３３】本発明のさらに好ましい実施態様において
は、前記ランプ回路は、前記第３の内部信号が非活性状
態となっている期間において前記のこぎり波のレベルを
上昇させる。

【００３４】本発明の前記目的はまた、いずれも高位側
スイッチ及び低位側スイッチからなる第１及び第２のア
ームを備えるスイッチング電源装置を制御する制御回路
であって、前記第１のアームを構成する高位側スイッチ
及び前記第１のアームを構成する低位側スイッチを交互
にオンさせる第１の手段と、前記第１のアームを構成す
る高位側スイッチがターンオンするタイミング及び前記
第１のアームを構成する低位側スイッチがターンオンす
るタイミングにおいて上昇を開始するのこぎり波を生成
する第２の手段と、少なくとも前記スイッチング電源装
置の出力電圧及び前記のこぎり波に基づき、前記第２の
アームを構成する高位側スイッチ及び前記第２のアーム
を構成する低位側スイッチを制御する第３の手段とを備
える制御回路によって達成される。

【００３５】本発明の前記目的はまた、フルブリッジ型
のスイッチング回路を含むスイッチング電源装置の駆動
方法であって、前記スイッチング回路の第１のアームの
デッドタイムを検出し、検出されたデッドタイムに基づ
いてのこぎり波を生成し、少なくとも前記スイッチング
電源装置の出力電圧及び前記のこぎり波に基づいて前記
スイッチング回路の第２のアームを駆動する出力信号を
生成することを特徴とするスイッチング電源装置の駆動
方法によって達成される。

【００３６】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。

【００３７】図１は、本発明の好ましい実施態様にかか
るスイッチング電源装置３０を示す回路図である。

【００３８】図１に示されるように、本実施態様にかか
るスイッチング電源装置３０は、入力電源３１の両端間
に接続された入力コンデンサ３２と、第１〜第４のトラ
ンジスタ３３〜３６を含むフルブリッジ型のスイッチン
グ回路３７と、トランス３８と、スイッチング回路３７
とトランス３８との間に挿入されたインダクタ３９と、
ダイオード４０及び４１からなる整流回路４２と、イン
ダクタ４３及びコンデンサ４４からなる平滑回路４５
と、スイッチング回路３７の動作を制御する制御回路４
６と、制御回路４６と第１〜第４のトランジスタ３３〜
３６との間にそれぞれ設けられた第１〜第４の絶縁回路
４７〜５０とを備えており、整流回路４２及び平滑回路
４５からなる出力回路は、負荷５１に接続されている。
また、スイッチング回路３７と入力コンデンサ３２との
間には、配線に起因する寄生インダクタンス６８が存在
している。ここで、第１〜第４の絶縁回路４７〜５０
は、スイッチング電源装置３０の１次側回路と２次側回
路との絶縁状態を確保しつつ、制御回路４６より出力さ
れる出力信号Ｐｕｌｓｅ−Ａ〜Ｐｕｌｓｅ−Ｄを第１〜
第４のトランジスタ３３〜３６のゲートにそれぞれ供給
する回路である。

【００３９】また、図１に示されるように、スイッチン
グ回路３７には、第１〜第４のトランジスタ３３〜３６
に対してそれぞれ並列に接続されたコンデンサ５２〜５
５がさらに含まれており、これらコンデンサ５２〜５５
は、インダクタ３９との共振によって第１〜第４のトラ
ンジスタ３３〜３６のスイッチング損失を低減する役割
を果たす。さらに、スイッチング回路３７には、第１〜
第４のトランジスタ３３〜３６に対してそれぞれ並列に
接続されたスナバ回路５６〜５９がさらに含まれてお
り、これらスナバ回路５６〜５９は、それぞれ抵抗６０
〜６３とコンデンサ６４〜６７の直列回路によって構成
される。スナバ回路５６〜５９は、第１〜第４のトラン
ジスタ３３〜３６に印加されるサージ電圧を緩和する役
割を果たす。

【００４０】制御回路４６は平滑回路４５からの出力電
圧Ｖｏを監視し、これに基づいて出力電圧Ｖｏが所定の
値となるようスイッチング回路３７の動作を制御する回
路であり、位相シフト制御方式によってその出力信号Ｐ
ｕｌｓｅ−Ａ〜Ｐｕｌｓｅ−Ｄを生成している。

【００４１】図２は、制御回路４６の回路図である。

【００４２】図２に示されるように、制御回路４６は、
クロック信号ＣＬＫを生成する発振器７０を備え、かか
るクロック信号ＣＬＫはデータラッチ回路７１のクロッ
ク入力端子（ＣＫ）に供給される。ここで、発振器７０
によって生成されるクロック信号ＣＬＫの周波数は、周
波数設定信号ＦＲＥＱ．ＳＥＴによって設定することが
できる。データラッチ回路７１の反転出力端子（反転
Ｑ）は、そのデータ入力端子（Ｄ）に接続されているこ
とから、データラッチ回路７１の反転出力端子（反転
Ｑ）より出力される内部信号Ｐｕｌｓｅ−Ａ’の論理レ
ベル及び非反転出力端子（Ｑ）より出力される内部信号
Ｐｕｌｓｅ−Ｂ’の論理レベルは、クロック信号ＣＬＫ
の立ち上がりエッジに応答して反転することになる。

【００４３】これら内部信号Ｐｕｌｓｅ−Ａ’及び内部
信号Ｐｕｌｓｅ−Ｂ’は、それぞれ第１のデッドタイム
生成回路７２及び第２のデッドタイム生成回路７３に供
給され、これら第１のデッドタイム生成回路７２及び第
２のデッドタイム生成回路７３の出力信号Ｐｕｌｓｅ−
Ａ及び出力信号Ｐｕｌｓｅ−Ｂは、それぞれ図１に示し
た第１及び第２の絶縁回路４７、４８に供給される。

【００４４】また、制御回路４６は出力信号Ｐｌｕｓｅ
−Ａ及び出力信号Ｐｌｕｓｅ−Ｂを入力とする非論理和
回路（ＮＯＲ）９０及びランプ回路７４を備え、ランプ
回路７４の入力端７４ａと接地電位ＧＮＤとの間には、
非論理和回路（ＮＯＲ）９０の出力である内部信号ＤＥ
ＬＡＹＡ−Ｂをゲートに受けるトランジスタ７５が接続
されている。これにより、ランプ回路７４の入力端７４
ａは、内部信号ＤＥＬＡＹＡ−Ｂがハイレベルとなるた
びに接地され、これに応答してランプ回路７４は、内部
信号ＤＥＬＡＹＡ−Ｂの周期に応答したのこぎり波ＲＡ
ＭＰ−１を生成することができる。

【００４５】また、制御回路４６は抵抗７６、７７から
なる分圧回路７８を備え、かかる分圧回路７８によっ
て、出力電圧Ｖｏを分圧した誤差電圧Ｅ／Ａ−が生成さ
れる。かかる誤差電圧Ｅ／Ａ−は、誤差アンプ７９の反
転入力端子（−）に供給されて基準電圧Ｖｒｅｆと比較
され、その結果に基づいて第１の比較信号ＣＯＭＰ−１
が生成される。すなわち、誤差アンプ７９の出力である
第１の比較信号ＣＯＭＰ−１の電圧レベルは、誤差電圧
Ｅ／Ａ−と基準電圧Ｖｒｅｆとの大小関係及びその電圧
差に応じて定められ、誤差電圧Ｅ／Ａ−が基準電圧Ｖｒ
ｅｆよりも高ければ高いほど第１の比較信号ＣＯＭＰ−
１の電圧は低くなり、逆に、誤差電圧Ｅ／Ａ−が基準電
圧Ｖｒｅｆよりも低ければ低いほど第１の比較信号ＣＯ
ＭＰ−１の電圧は高くなる。ここで、基準電圧Ｖｒｅｆ
とは、制御回路４６の内部で生成される電圧であり、出
力電圧Ｖｏの目標値に基づいて設定される。

【００４６】第１の比較信号ＣＯＭＰ−１は、第１のコ
ンパレータ８０の反転入力端子（−）及び第２のコンパ
レータ８１の非反転入力端子（＋）に供給される。第１
のコンパレータ８０の非反転入力端子（＋）には電圧源
８２の出力電圧Ｖ８２が供給されており、これにより、
第１のコンパレータ８０においては、第１の比較信号Ｃ
ＯＭＰ−１のレベルが電圧源８２の出力電圧Ｖ８２より
も高い場合には、その出力である第２の比較信号ＣＯＭ
Ｐ−２はローレベルとなり、第１の比較信号ＣＯＭＰ−
１のレベルが電圧源８２の出力電圧Ｖ８２よりも低い場
合には、その出力である第２の比較信号ＣＯＭＰ−２は
ハイレベルとなる。本明細書においては、第１の比較信
号ＣＯＭＰ−１のレベルが電圧源８２の出力電圧Ｖ８２
よりも高い状態を「通常負荷状態」と呼び、逆に、第１
の比較信号ＣＯＭＰ−１のレベルが電圧源８２の出力電
圧Ｖ８２よりも低い状態を「軽負荷状態」若しくは「無
負荷状態」と呼ぶことがある。

【００４７】一方、第２のコンパレータ８１の反転入力
端子（−）には、のこぎり波ＲＡＭＰ−１に電圧源８３
による直流電圧Ｖ８３を重畳した信号ＲＡＭＰ−２が供
給されており、これにより、第２のコンパレータ８１に
おいては、第１の比較信号ＣＯＭＰ−１のレベルが信号
ＲＡＭＰ−２のレベルよりも高い場合には、その出力で
ある第３の比較信号ＣＯＭＰ−３はハイレベルとなり、
第１の比較信号ＣＯＭＰ−１のレベルが信号ＲＡＭＰ−
２のレベルよりも低い場合には、その出力である第３の
比較信号ＣＯＭＰ−３はローレベルとなる。本実施態様
においては、電圧源８２の出力電圧Ｖ８２と電圧源８３
の出力電圧Ｖ８３は、実質的に等しく設定されている。

【００４８】第２の比較信号ＣＯＭＰ−２は、非論理和
回路（ＮＯＲ）８４の一方の入力端に供給され、非論理
和回路（ＮＯＲ）８４の他方の入力端には、インバータ
８５より内部信号ＤＥＬＡＹＡ−Ｂの反転信号が供給さ
れる。さらに、第３の比較信号ＣＯＭＰ−３は、非論理
和回路（ＮＯＲ）８６の一方の入力端に供給され、非論
理和回路（ＮＯＲ）８６の他方の入力端には、内部信号
ＤＥＬＡＹＡ−Ｂが供給される。

【００４９】さらに、制御回路４６はＲＳフリップフロ
ップによって構成されるＰＷＭラッチ回路８７を備え、
そのリセット入力端子（Ｒ）には非論理和回路（ＮＯ
Ｒ）８４の出力である信号ＲＥＳＥＴが供給され、その
セット入力端子（Ｓ）には非論理和回路（ＮＯＲ）８６
の出力である信号ＳＥＴが供給される。ＰＷＭラッチ回
路８７の反転出力端子（反転Ｑ）より出力される内部信
号ＰＷＭは、排他的非論理和回路（ＸＮＯＲ）８８及び
排他的論理和回路（ＸＯＲ）８９の一方の入力端に共通
に供給され、排他的非論理和回路（ＸＮＯＲ）８８及び
排他的論理和回路（ＸＯＲ）８９の他方の入力端には、
内部信号Ｐｕｌｓｅ−Ｂ’ が共通に供給される。

【００５０】排他的非論理和回路（ＸＮＯＲ）８８の出
力である内部信号Ｐｕｌｓｅ−Ｃ’及び排他的論理和回
路（ＸＯＲ）８９の出力である内部信号Ｐｕｌｓｅ−
Ｄ’は、それぞれ第３のデッドタイム生成回路９４及び
第４のデッドタイム生成回路９５に供給され、これら第
３のデッドタイム生成回路９４及び第４のデッドタイム
生成回路９５の出力信号Ｐｕｌｓｅ−Ｃ及び出力信号Ｐ
ｕｌｓｅ−Ｄは、それぞれ図１に示した第３及び第４の
絶縁回路４９、５０に供給される。

【００５１】図３は、第１〜第４のデッドタイム生成回
路７２、７３、９４、９５の具体的な回路構成を示す回
路図である。

【００５２】図３に示されるように、第１〜第４のデッ
ドタイム生成回路７２、７３、９４、９５は、いずれも
遅延回路９６及び非論理和回路（ＮＯＲ）９７を備えて
おり、非論理和回路（ＮＯＲ）９７の一方の入力端に
は、対応する内部信号Ｐｕｌｓｅ−Ａ’〜Ｐｕｌｓｅ−
Ｄ’が直接供給され、非論理和回路（ＮＯＲ）９７の他
方の入力端には、遅延回路９６によって内部信号Ｐｕｌ
ｓｅ−Ａ’〜Ｐｕｌｓｅ−Ｄ’ を遅延した遅延信号Ｐ
ｕｌｓｅ−Ａ”〜Ｐｕｌｓｅ−Ｄ”が供給される。ここ
で、遅延回路９６による遅延量は、第１及び第２のデッ
ドタイム生成回路７２、７３については遅延量設定信号
ＤＥＬＡＹＳＥＴＡ−Ｂによって設定することができ、
第３及び第４のデッドタイム生成回路９４、９５につい
ては遅延量設定信号ＤＥＬＡＹＳＥＴＣ−Ｄによって設
定することができる。遅延量設定信号ＤＥＬＡＹＳＥＴ
Ａ−Ｂによって設定された遅延量（ＴｄｅｌａｙＡ−
Ｂ）は、第１及び第２のデッドタイム生成回路７２、７
３において実質的に互いに等しく、同様に、遅延量設定
信号ＤＥＬＡＹＳＥＴＣ−Ｄによって設定された遅延量
（ＴｄｅｌａｙＣ−Ｄ）は、第３及び第４のデッドタイ
ム生成回路９４、９５において実質的に互いに等しい。

【００５３】図４は、第１〜第４のデッドタイム生成回
路７２、７３、９４、９５の動作を示すタイミング図で
ある。

【００５４】図４に示されるように、遅延信号Ｐｕｌｓ
ｅ−Ａ”〜Ｐｕｌｓｅ−Ｄ”の波形は、それぞれ対応す
る内部信号Ｐｕｌｓｅ−Ａ’〜Ｐｕｌｓｅ−Ｄ’に対し
て遅延回路９６による遅延量（ＴｄｅｌａｙＡ−Ｂまた
はＴｄｅｌａｙＣ−Ｄ）だけ遅れるため、出力信号Ｐｕ
ｌｓｅ−Ａ〜Ｐｕｌｓｅ−Ｄは、対応する内部信号Ｐｕ
ｌｓｅ−Ａ’〜Ｐｕｌｓｅ−Ｄ’及び遅延信号Ｐｕｌｓ
ｅ−Ａ”〜Ｐｕｌｓｅ−Ｄ”がいずれもローレベルの期
間においてハイレベルとなる。したがって、出力信号Ｐ
ｕｌｓｅ−Ａ〜Ｐｕｌｓｅ−Ｄは、対応する遅延信号Ｐ
ｕｌｓｅ−Ａ”〜Ｐｕｌｓｅ−Ｄ”の立ち下がりエッジ
に応答して立ち上がり、対応する内部信号Ｐｕｌｓｅ−
Ａ’〜Ｐｕｌｓｅ−Ｄ’の立ち上がりエッジに応答して
立ち下がる波形となる。

【００５５】次に、制御回路４６の動作について説明す
る。

【００５６】図５は、通常負荷状態における制御回路４
６の動作を示すタイミング図である。

【００５７】図５に示されるように、通常負荷状態にお
いては、第１の比較信号ＣＯＭＰ−１のレベルが電圧源
８２の出力電圧Ｖ８２よりも高いことから、第１のコン
パレータ８０の出力である第２の比較信号ＣＯＭＰ−２
のレベルはローレベルに固定される。一方、第２のコン
パレータ８１の出力である第３の比較信号ＣＯＭＰ−３
は、ＲＡＭＰ−２のレベルが第１の比較信号ＣＯＭＰ−
１のレベルよりも低くなる期間、すなわち、内部信号Ｄ
ＥＬＡＹＡ−Ｂの立ち上がりから所定の期間（クロック
周期の前半）においてハイレベルとなり、ＲＡＭＰ−２
のレベルが第１の比較信号ＣＯＭＰ−１のレベルよりも
高くなる期間、すなわち、クロック周期の後半において
ローレベルとなる。この場合、トランジスタ７５のゲー
トに内部信号ＤＥＬＡＹＡ−Ｂが供給されていることか
ら、内部信号ＤＥＬＡＹＡ−Ｂの立ち下がりエッジに応
答してＲＡＭＰ−２のレベルの上昇が始まる。

【００５８】このため、ＰＷＭラッチ回路８７は、内部
信号ＤＥＬＡＹＡ−Ｂの立ち上がりエッジに応答してリ
セットされ、ＲＡＭＰ−２のレベルが第１の比較信号Ｃ
ＯＭＰ−１のレベルを超えるタイミングにおいてセット
されることになる。これにより、排他的非論理和回路
（ＸＮＯＲ）８８の出力である内部信号Ｐｕｌｓｅ−
Ｃ’及び排他的論理和回路（ＸＯＲ）８９の出力である
内部信号Ｐｕｌｓｅ−Ｄ’は、ＲＡＭＰ−２のレベルが
第１の比較信号ＣＯＭＰ−１のレベルを超えるタイミン
グにおいて反転する波形となる。

【００５９】このようにして生成された内部信号Ｐｕｌ
ｓｅ−Ｃ’及びＰｕｌｓｅ−Ｄ’は、第３及び第４のデ
ッドタイム生成回路９４、９５によってデッドタイムが
与えられ、図５に示されるような出力信号Ｐｕｌｓｅ−
Ｃ及びＰｕｌｓｅ−Ｄが得られる。図５を参照すれば、
出力信号Ｐｕｌｓｅ−Ｃ及びＰｕｌｓｅ−Ｄの波形は、
出力信号Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−Ｂに対し、そ
れぞれ所定量だけ位相がシフトした波形となっているこ
とが分かる。

【００６０】このようにして制御回路４６により生成さ
れた出力信号Ｐｕｌｓｅ−Ａ〜Ｐｕｌｓｅ−Ｄは、上述
のとおり、第１〜第４の絶縁回路４７〜５０を介して、
第１〜第４のトランジスタ３３〜３６のゲート電極にそ
れぞれ供給される。これにより、Ｐｕｌｓｅ−ＡとＰｕ
ｌｓｅ−Ｄがいずれもハイレベルとなっている期間にお
いては、第１のトランジスタ３３及び第４のトランジス
タ３６の両方がオン状態となるため、トランス３８の１
次側の電圧ＶｍｔはＶｉｎとなり、Ｐｕｌｓｅ−ＢとＰ
ｕｌｓｅ−Ｃがいずれもハイレベルとなっている期間に
おいては、第２のトランジスタ３４及び第３のトランジ
スタ３５の両方がオン状態となるため、トランス３８の
１次側の電圧Ｖｍｔは−Ｖｉｎとなる。その他の期間に
おいては、トランス３８の１次側の電圧Ｖｍｔはゼロで
ある。

【００６１】これにより、Ｐｕｌｓｅ−ＡとＰｕｌｓｅ
−Ｄがいずれもハイレベルとなっている期間及びＰｕｌ
ｓｅ−ＢとＰｕｌｓｅ−Ｃがいずれもハイレベルとなっ
ている期間に応じた電力がトランス３８の２次側に伝送
されることになる。図５から明らかなように、Ｐｕｌｓ
ｅ−ＡとＰｕｌｓｅ−Ｄがいずれもハイレベルとなって
いる期間及びＰｕｌｓｅ−ＢとＰｕｌｓｅ−Ｃがいずれ
もハイレベルとなっている期間は、ＲＡＭＰ−２のレベ
ルが第１の比較信号ＣＯＭＰ−１のレベルを超えるタイ
ミングに依存するため、第１の比較信号ＣＯＭＰ−１の
レベルに基づいてこれら期間が定められることになる。
具体的には、第１の比較信号ＣＯＭＰ−１のレベルが低
いほど（出力電圧Ｖｏが高いほど）上記期間は短くなっ
て、トランス３８の２次側に伝送される電力は小さくな
り、逆に、第１の比較信号ＣＯＭＰ−１のレベルが高い
ほど（出力電圧Ｖｏが低いほど）上記期間は長くなっ
て、トランス３８の２次側に伝送される電力は大きくな
る。これにより、出力電圧Ｖｏは所定の電圧に維持され
ることになる。

【００６２】このような動作において、第１〜第４のト
ランジスタ３３〜３６のスイッチング損失は、これら第
１〜第４のトランジスタ３３〜３６に対してそれぞれ並
列に接続されたコンデンサ５２〜５５とインダクタ３９
との共振によって低減される。

【００６３】しかも、制御回路４６においては、トラン
ジスタ７５のゲートに内部信号ＤＥＬＡＹＡ−Ｂが供給
されていることから、ＲＡＭＰ−２のレベルは、デッド
タイムが終了するタイミング、すなわち、Ｐｕｌｓｅ−
Ａが立ち上がるタイミング及びＰｕｌｓｅ−Ｂが立ち上
がるタイミングにおいて実質的に上昇を開始することに
なる。このため、制御回路４６においては、クロック信
号ＣＬＫのパルス幅（ハイレベル期間）とは関係なく、
第２のコンパレータ８１による第１の比較信号ＣＯＭＰ
−１のレベルとＲＡＭＰ−２のレベルとの比較を、ＲＡ
ＭＰ−２の最小レベル（＝Ｖ８３）から最大レベルの実
質的全領域に亘って有効に行うことが可能となり、且
つ、出力パルスの最小幅を実質的に無限小まで制御する
ことが可能となる。

【００６４】以上により、本実施態様にかかるスイッチ
ング電源装置３０は、制御回路４６による高精度な位相
シフト制御により、通常負荷状態においてトランス３８
の２次側に適切な電力を伝送することができる。

【００６５】図６は、軽負荷状態若しくは無負荷状態に
おける制御回路４６の動作を示すタイミング図である。

【００６６】図６に示されるように、軽負荷状態若しく
は無負荷状態においては、第１の比較信号ＣＯＭＰ−１
のレベルが電圧源８２の出力電圧Ｖ８２よりも低いこと
から、第１のコンパレータ８０の出力である第２の比較
信号ＣＯＭＰ−２のレベルはハイレベルに固定される。
同様に、第１の比較信号ＣＯＭＰ−１のレベルがＲＡＭ
Ｐ−２のレベルよりも常に低いことから、第２のコンパ
レータ８１の出力である第３の比較信号ＣＯＭＰ−３の
レベルはローレベルに固定される。

【００６７】このため、ＰＷＭラッチ回路８７はリセッ
トされない状態となり、したがってその反転出力端子
（反転Ｑ）より出力される内部信号ＰＷＭは、ローレベ
ルに固定される。これにより、排他的非論理和回路（Ｘ
ＮＯＲ）８８の出力である内部信号Ｐｕｌｓｅ−Ｃ’は
内部信号Ｐｕｌｓｅ−Ａ’の波形と一致し、排他的論理
和回路（ＸＯＲ）８９の出力である内部信号Ｐｕｌｓｅ
−Ｄ’は内部信号Ｐｕｌｓｅ−Ｂ’の波形と一致するこ
とになる。

【００６８】このようにして生成された内部信号Ｐｕｌ
ｓｅ−Ｃ’及びＰｕｌｓｅ−Ｄ’は、第３及び第４のデ
ッドタイム生成回路９４、９５によってデッドタイムが
与えられ、図６に示されるような出力信号Ｐｕｌｓｅ−
Ｃ及びＰｕｌｓｅ−Ｄが得られる。図６を参照すれば、
出力信号Ｐｕｌｓｅ−Ｃと出力信号Ｐｕｌｓｅ−Ｂがい
ずれもハイレベルとなっている期間はなく、また、出力
信号Ｐｕｌｓｅ−Ｄと出力信号Ｐｕｌｓｅ−Ａがいずれ
もハイレベルとなっている期間はないことが分かる。

【００６９】このようにして制御回路４６により生成さ
れた出力信号Ｐｕｌｓｅ−Ａ〜Ｐｕｌｓｅ−Ｄは、上述
のとおり、第１〜第４の絶縁回路４７〜５０を介して、
第１〜第４のトランジスタ３３〜３６のゲート電極にそ
れぞれ供給されるが、上述のとおり、Ｐｕｌｓｅ−Ａと
Ｐｕｌｓｅ−Ｄがいずれもハイレベルとなっている期間
がないことから、第１のトランジスタ３３及び第４のト
ランジスタ３６の両方が同時にオン状態となることはな
く、また、Ｐｕｌｓｅ−ＢとＰｕｌｓｅ−Ｃがいずれも
ハイレベルとなっている期間がないことから、第２のト
ランジスタ３４及び第３のトランジスタ３５の両方が同
時にオン状態となることはない。

【００７０】これにより、トランス３８の１次側には電
圧が発生せず、したがって、トランス３８の２次側に伝
送される電力はゼロとなり、出力電圧Ｖｏは所定の電圧
に維持されることになる。

【００７１】このように、本実施態様にかかるスイッチ
ング電源装置３０では、トランジスタ７５のゲートに内
部信号ＤＥＬＡＹＡ−Ｂが供給されており、これにより
ランプ回路７４が内部信号ＤＥＬＡＹＡ−Ｂに応答して
リセットされることから、出力電圧Ｖｏに対応した信号
である第１の比較信号ＣＯＭＰ−１との比較が行われる
ＲＡＭＰ−２のレベルは、デッドタイムが終了するタイ
ミング、すなわち、Ｐｕｌｓｅ−Ａが立ち上がるタイミ
ング及びＰｕｌｓｅ−Ｂが立ち上がるタイミングにおい
て実質的に上昇を開始することになる。このため、本実
施態様にかかるスイッチング電源装置３０では、クロッ
ク信号ＣＬＫのパルス幅（ハイレベル期間）とは関係な
く、第２のコンパレータ８１による第１の比較信号ＣＯ
ＭＰ−１のレベルとＲＡＭＰ−２のレベルとの比較を、
ＲＡＭＰ−２の最小レベル（＝Ｖ８３）から最大レベル
の実質的全領域に亘って有効に行うことが可能となり、
且つ、出力パルスの最小幅を実質的に無限小まで制御す
ることが可能となる。

【００７２】したがって、スイッチング電源装置３０に
含まれるスイッチング回路３７の位相シフト制御がより
高精度に行われるので、従来のスイッチング電源装置１
０に比べて、出力電圧Ｖｏの安定性が高められる。

【００７３】次に、本発明の好ましい他の実施態様につ
いて説明する。

【００７４】本発明の好ましい他の実施態様にかかるス
イッチング電源装置１００は図１に示されており、上記
実施態様にかかるスイッチング電源装置３０に対し、制
御回路４６が制御回路１０１に置き換えられている点に
おいて異なる。その他の構成要素については上記実施態
様にかかるスイッチング電源装置３０と同様であるの
で、重複する説明を波省略する。

【００７５】図７は、制御回路１０１の回路図である。

【００７６】図７に示されるように、制御回路１０１
は、非論理和回路（ＮＯＲ）９１〜９３が追加されてい
る点、並びに、排他的非論理和回路（ＸＮＯＲ）８８及
び排他的論理和回路（ＸＯＲ）８９の一方の入力端に内
部信号Ｐｕｌｓｅ−Ａ’が供給されている点において制
御回路４６と異なる。その他の構成要素については制御
回路４６と同様であるので、重複する説明を波省略す
る。

【００７７】非論理和回路（ＮＯＲ）９１は、一方の入
力端に第２の比較信号ＣＯＭＰ−２を受け、他方の入力
端に内部信号ＤＥＬＡＹＡ−Ｂを受けており、その出力
は、非論理和回路（ＮＯＲ）９２、９３の一方の入力端
に共通に供給されている。非論理和回路（ＮＯＲ）９
２、９３の他方の入力端には、排他的非論理和回路（Ｘ
ＮＯＲ）８８の出力及び排他的論理和回路（ＸＯＲ）８
９の出力がそれぞれ供給されており、非論理和回路（Ｎ
ＯＲ）９２、９３の出力信号がそれぞれ内部信号Ｐｕｌ
ｓｅ−Ｃ’及び内部信号Ｐｕｌｓｅ−Ｄ’となる。

【００７８】次に、制御回路１０１の動作について説明
する。

【００７９】まず、通常負荷状態においては、上述のと
おり、第２の比較信号ＣＯＭＰ−２がローレベルに固定
されていることから、非論理和回路（ＮＯＲ）９１の出
力はハイレベルに固定される。このため、通常負荷状態
においては、出力信号Ｐｕｌｓｅ−Ｃ、Ｐｕｌｓｅ−Ｄ
の波形は、制御回路４６におけるこれらの波形と一致す
る。すなわち、通常負荷状態における制御回路１０１の
動作は、既に説明した制御回路４６の動作と同様とな
る。

【００８０】一方、軽負荷状態若しくは無負荷状態にお
ける制御回路１０１の動作は、既に説明した制御回路４
６の動作とは異なる。

【００８１】図８は、軽負荷状態若しくは無負荷状態に
おける制御回路１０１の動作を示すタイミング図であ
る。尚、図８において、「８８ＯＵＴ」とは排他的非論
理和回路（ＸＮＯＲ）８８の出力レベルを意味し、「８
９ＯＵＴ」とは排他的論理和回路（ＸＯＲ）８９の出力
レベルを意味し、「９１ＯＵＴ」とは非論理積回路（Ｎ
ＡＮＤ）９１の出力レベルを意味する。

【００８２】図８に示されるように、軽負荷状態若しく
は無負荷状態においては、第２の比較信号ＣＯＭＰ−２
がハイレベルに固定されていることから、非論理積回路
（ＮＡＮＤ）９１の出力（９１ＯＵＴ）は、非論理和回
路（ＮＯＲ）９０の出力である内部信号ＤＥＬＡＹＡ−
Ｂを反転した波形となる。このため、内部信号Ｐｕｌｓ
ｅ−Ｃ’は、排他的非論理和回路（ＸＮＯＲ）８８の出
力（８８ＯＵＴ）と非論理積回路（ＮＡＮＤ）９１の出
力（９１ＯＵＴ）がいずれもハイレベルである期間にお
いてローレベルとなり、内部信号Ｐｕｌｓｅ−Ｄ’は、
排他的論理和回路（ＸＯＲ）８９の出力（８９ＯＵＴ）
と非論理積回路（ＮＡＮＤ）９１の出力（９１ＯＵＴ）
がいずれもハイレベルである期間においてローレベルと
なる。

【００８３】このようにして生成された内部信号Ｐｕｌ
ｓｅ−Ｃ’及びＰｕｌｓｅ−Ｄ’は、第３及び第４のデ
ッドタイム生成回路９４、９５によってデッドタイムが
与えられ、図８に示されるような出力信号Ｐｕｌｓｅ−
Ｃ及びＰｕｌｓｅ−Ｄが得られる。図８を参照すれば、
出力信号Ｐｕｌｓｅ−Ｃと出力信号Ｐｕｌｓｅ−Ｂがい
ずれもハイレベルとなっている期間はなく、また、出力
信号Ｐｕｌｓｅ−Ｄと出力信号Ｐｕｌｓｅ−Ａがいずれ
もハイレベルとなっている期間はないことが分かる。さ
らに、出力信号Ｐｕｌｓｅ−Ｃの立ち上がりエッジは、
出力信号Ｐｕｌｓｅ−Ａの立ち上がりエッジに対してＴ
ｄｅｌａｙＣ−Ｄだけ遅れており、また、出力信号Ｐｕ
ｌｓｅ−Ｄの立ち上がりエッジは、出力信号Ｐｕｌｓｅ
−Ｂの立ち上がりエッジに対してＴｄｅｌａｙＣ−Ｄだ
け遅れていることが分かる。

【００８４】このように、制御回路１０１では、出力信
号Ｐｕｌｓｅ−Ｃの立ち上がりエッジが、出力信号Ｐｕ
ｌｓｅ−Ａの立ち上がりエッジに対してＴｄｅｌａｙＣ
−Ｄだけ遅れて現れ、出力信号Ｐｕｌｓｅ−Ｄの立ち上
がりエッジが、出力信号Ｐｕｌｓｅ−Ｂの立ち上がりエ
ッジに対してＴｄｅｌａｙＣ−Ｄだけ遅れて現れること
から、スイッチング回路３７におけるサージ電圧の発生
が時間的に分散され、これにより、スイッチング回路３
７に含まれる第１〜第４のトランジスタ３３〜３６に与
えられるストレスが大幅に低減される。

【００８５】図９（ａ）〜（ｄ）は、これを説明するた
めのスイッチング回路３７の模式図である。

【００８６】まず、Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−Ｃ
がハイレベルであり、Ｐｕｌｓｅ−Ｂ及びＰｕｌｓｅ−
Ｄがローレベルであるタイミング（時刻ｔ１０）におい
ては、図９（ａ）に示されるように、第２及び第４のト
ランジスタ３４、３６の両端間の電圧はＶｉｎであり、
かかる電圧が第２のトランジスタ３４の両端間の容量成
分Ｃ３４及び第４のトランジスタ３６の両端間の容量成
分Ｃ３６に充電された状態となる。ここで、第２のトラ
ンジスタ３４の両端間の容量成分Ｃ３４とは、第２のト
ランジスタ３４のソース−ドレイン間容量、コンデンサ
５３の容量及びコンデンサ６５の容量からなる。同様
に、第４のトランジスタ３６の両端間の容量成分Ｃ３６
とは、第４のトランジスタ３６のソース−ドレイン間容
量、コンデンサ５５の容量及びコンデンサ６７の容量か
らなる。

【００８７】次に、Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−Ｃ
がハイレベルからローレベルに変化するタイミング（時
刻ｔ１１）においては、図９（ｂ）に示されるように、
第１及び第３のトランジスタ３３、３５がオン状態から
オフ状態に変化するものの、第２及び第４のトランジス
タ３４、３６がオフ状態に維持されていることから、時
刻ｔ１０と同様、第２及び第４のトランジスタ３４、３
６の両端間の容量成分Ｃ３４、Ｃ３６には電圧Ｖｉｎが
充電された状態が維持される。

【００８８】次に、Ｐｕｌｓｅ−Ｂがローレベルからハ
イレベルに変化するタイミング（時刻ｔ１２）において
は、図９（ｃ）に示されるように、第２のトランジスタ
３４がオフ状態からオン状態に変化することから、第２
のトランジスタ３４の両端間の容量成分Ｃ３４が放電さ
れる。これにより、第２のトランジスタ３４の両端間の
容量成分Ｃ３４に充電されていた電荷は、電流Ｉ１１を
発生させるので、スイッチング回路３７と入力コンデン
サ３２との間に存在する寄生インダクタンス６８には、
かかる電流Ｉ１１が流れることになる。これにより、第
１のトランジスタ３３の両端間にはサージ電圧が発生す
るが、その電圧値は低く抑えられる。

【００８９】そして、時刻ｔ１２からＴｄｅｌａｙＣ−
Ｄが経過した後、Ｐｕｌｓｅ−Ｄがローレベルからハイ
レベルに変化するタイミング（時刻ｔ１３）において
は、図９（ｄ）に示されるように、第４のトランジスタ
３６がオフ状態からオン状態に変化することから、第４
のトランジスタ３の両端間の容量成分Ｃ３６が放電され
る。これにより、第４のトランジスタ３６の両端間の容
量成分Ｃ３６に充電されていた電荷は、電流Ｉ１２を発
生させるので、スイッチング回路３７と入力コンデンサ
３２との間に存在する寄生インダクタンス６８には、か
かる電流Ｉ１２が流れることになる。これにより、第３
のトランジスタ３５の両端間にはサージ電圧が発生する
が、その電圧値は低く抑えられる。

【００９０】同様に、Ｐｕｌｓｅ−Ａ及びＰｕｌｓｅ−
Ｃがローレベルからハイレベルに変化する場合において
も、Ｐｕｌｓｅ−Ａがローレベルからハイレベルに変化
（時刻ｔ１４）した後、Ｐｕｌｓｅ−Ｃがローレベルか
らハイレベルに変化（時刻ｔ１５）する。

【００９１】このように、本実施態様にかかるスイッチ
ング電源装置１００では、軽負荷状態若しくは無負荷状
態において出力信号Ｐｕｌｓｅ−Ｃの立ち上がりエッジ
が、出力信号Ｐｕｌｓｅ−Ａの立ち上がりエッジに対し
てＴｄｅｌａｙＣ−Ｄだけ遅れて現れ、出力信号Ｐｕｌ
ｓｅ−Ｄの立ち上がりエッジが、出力信号Ｐｕｌｓｅ−
Ｂの立ち上がりエッジに対してＴｄｅｌａｙＣ−Ｄだけ
遅れて現れることから、スイッチング回路３７における
サージ電圧の発生が時間的に分散され、これにより、ス
イッチング回路３７に含まれる第１〜第４のトランジス
タ３３〜３６に与えられるストレスが低減される。この
ため、第１〜第４のトランジスタ３３〜３６に対して大
容量のコンデンサを付加することなく、サージ電圧によ
る第１〜第４のトランジスタ３３〜３６の破壊を効果的
に防止することができる。

【００９２】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。

【００９３】例えば、上記各実施態様にかかるスイッチ
ング電源装置３０、１００においては、電圧源８２の出
力電圧Ｖ８２と電圧源８３の出力電圧Ｖ８３が実質的に
等しく設定されているが、本発明においてこれらが同じ
電圧であることは必須でなく、これらが互いに異なって
いても構わない。

【００９４】また、上記各実施態様にかかるスイッチン
グ電源装置３０、１００が備える第１のコンパレータ８
０にヒステリシスを持たせてもよい。第１のコンパレー
タ８０にヒステリシスを持たせた場合、第１の比較信号
ＣＯＭＰ−１のレベルが電圧源８２の出力電圧Ｖ８２と
ほぼ等しい場合におけるスイッチング回路３７の制御を
より安定的に行うことが可能となる。

【００９５】さらに、上記各実施態様にかかるスイッチ
ング電源装置３０、１００においては、トランス３８の
２次側に設けられた整流回路４２として、ダイオード４
０、４１からなるダイオード整流回路を用いているが、
整流トランジスタからなる同期整流回路を用いても構わ
ない。

【００９６】また、上記各実施態様にかかるスイッチン
グ電源装置３０、１００においては、制御回路４６、１
０１がトランス３８の２次側に属しており、これら制御
回路４６、１０１とスイッチング回路３７との間を第１
〜第４の絶縁回路４７〜５０によって絶縁しているが、
これら制御回路４６、１０１と出力回路との間を絶縁す
ることによって、制御回路４６、１０１をトランス３８
の１次側に属させても構わない。

【００９７】さらに、上記各実施態様にかかるスイッチ
ング電源装置３０、１００においては、分圧回路７８を
用いて出力電圧Ｖｏを分圧し、得られた誤差電圧Ｅ／Ａ
−と基準電圧Ｖｒｅｆとを誤差アンプ７９によって比較
することによって第１の比較信号ＣＯＭＰ−１を生成し
ているが、このような分圧回路７８を用いることなく、
出力電圧Ｖｏと基準電圧Ｖｒｅｆ’とを誤差アンプ７９
によって比較することにより第１の比較信号ＣＯＭＰ−
１を生成しても構わない。

【００９８】尚、本発明において、手段とは、必ずしも
物理的手段を意味するものではなく、各手段の機能がソ
フトウエアによって実現される場合も包含する。さら
に、一つの手段の機能が二以上の物理的手段により実現
されても、二以上の手段の機能が一つの物理的手段によ
り実現されてもよい。

【００９９】

【発明の効果】以上説明したように、本発明によれば、
スイッチング回路の制御が高精度に行われるスイッチン
グ電源装置及びこれに用いられる制御回路が提供され
る。また、本発明によれば、スイッチング電源装置に含
まれるスイッチング回路を高精度に制御することができ
るスイッチング電源装置の制御方法が提供される。

【図面の簡単な説明】

【図１】本発明の好ましい実施態様にかかるスイッチン
グ電源装置３０を示す回路図である。

【図２】制御回路４６の回路図である。

【図３】第１〜第４のデッドタイム生成回路７２、７
３、９４、９５の具体的な回路構成を示す回路図であ
る。

【図４】第１〜第４のデッドタイム生成回路７２、７
３、９４、９５の動作を示すタイミング図である。

【図５】通常負荷状態における制御回路４６の動作を示
すタイミング図である。

【図６】軽負荷状態若しくは無負荷状態における制御回
路４６の動作を示すタイミング図である。

【図７】制御回路１０１の回路図である。

【図８】軽負荷状態若しくは無負荷状態における制御回
路１０１の動作を示すタイミング図である。

【図９】軽負荷状態若しくは無負荷状態におけるスイッ
チング回路３７の動作を説明するための模式図である。

【図１０】従来のスイッチング電源装置１０を示す回路
図である。

【図１１】通常負荷状態における従来のスイッチング電
源装置１０の動作を示すタイミング図である。

【図１２】軽負荷状態若しくは無負荷状態における従来
のスイッチング電源装置１０の動作を示すタイミング図
である。

【図１３】従来の制御回路２５において、クロック信号
のパルス幅（ハイレベル期間）よりもデッドタイムの方
が長い場合における、出力電圧Ｖｏに対応する内部信号
のレベルと比較可能なのこぎり波のレベル領域、並び
に、出力パルスの最小幅について説明するためのタイミ
ング図である。

【図１４】従来の制御回路２５において、クロック信号
のパルス幅（ハイレベル期間）よりもデッドタイムの方
が短い場合における、出力電圧Ｖｏに対応する内部信号
のレベルと比較可能なのこぎり波のレベル領域、並び
に、出力パルスの最小幅について説明するためのタイミ
ング図である。

【符号の説明】

１０ スイッチング電源装置 １１ 入力電源 １２ 入力コンデンサ １３ 第１のトランジスタ １４ 第２のトランジスタ １５ 第３のトランジスタ １６ 第４のトランジスタ １７ スイッチング回路 １８ トランス １９，２０ ダイオード ２１ 整流回路 ２２ インダクタ ２３ コンデンサ ２４ 平滑回路 ２５ 制御回路 ２６ 負荷 ２７ 寄生インダクタンス ３０ スイッチング電源装置 ３１ 入力電源 ３２ 入力コンデンサ ３３ 第１のトランジスタ ３４ 第２のトランジスタ ３５ 第３のトランジスタ ３６ 第４のトランジスタ ３７ スイッチング回路 ３８ トランス ３９ インダクタンス ４０，４１ ダイオード ４２ 整流回路 ４３ インダクタ ４４ コンデンサ ４５ 平滑回路 ４６ 制御回路 ４７ 第１の絶縁回路 ４８ 第２の絶縁回路 ４９ 第３の絶縁回路 ５０ 第４の絶縁回路 ５１ 負荷 ５２〜５５ コンデンサ ５６〜５９ スナバ回路 ６０〜６３ 抵抗 ６４〜６７ コンデンサ ６８ 寄生インダクタンス ７０ 発振器 ７１ データラッチ回路 ７２ 第１のデッドタイム生成回路 ７３ 第２のデッドタイム生成回路 ７４ ランプ回路 ７５ トランジスタ ７６，７７ 抵抗 ７８ 分圧回路 ７９ 誤差アンプ ８０ 第１のコンパレータ ８１ 第２のコンパレータ ８２，８３ 電圧源 ８４，８６ 非論理和回路（ＮＯＲ） ８５ インバータ ８７ ＰＷＭラッチ回路 ８８ 排他的非論理和回路（ＸＮＯＲ） ８９ 排他的論理和回路（ＸＯＲ） ９０ 非論理和回路（ＮＯＲ） ９１〜９３ 非論理積回路（ＮＡＮＤ） ９４ 第３のデッドタイム生成回路 ９５ 第４のデッドタイム生成回路 ９６ 遅延回路 ９７ 非論理和回路（ＮＯＲ） １００ スイッチング電源装置 １０１ 制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村井 康弘 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 佐藤 国広 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 稲森 正憲 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 藤山 利也 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5H730 AA10 AA14 AA20 BB27 DD04 DD34 EE03 FD01 FF06 FG05 FV02 FV09 XX05

Claims (9)

【特許請求の範囲】
1. 【請求項１】 トランスと、前記トランスの１次側に設
   けられ、第１及び第２のアームを含むフルブリッジ型の
   スイッチング回路と、前記トランスの２次側に設けられ
   た出力回路と、前記スイッチング回路を位相シフト制御
   する制御回路とを備えるスイッチング電源装置であっ
   て、前記制御回路は、前記第１のアームを駆動する出力
   信号をクロック信号に基づいて生成し、前記第２のアー
   ムを駆動する出力信号を前記第１のアームのデッドタイ
   ムにおいて活性化される内部信号に基づいて生成するこ
   とを特徴とするスイッチング電源装置。
2. 【請求項２】 前記制御回路が、前記内部信号に応答し
   てのこぎり波を生成するのこぎり波生成手段と、前記出
   力回路の出力電圧若しくはこれに対応する電圧と第１の
   基準電圧とを比較し、これに基づいて第１の比較信号を
   生成する誤差アンプと、前記第１の比較信号と第２の基
   準電圧とを比較し、これに基づいて第２の比較信号を生
   成する第１のコンパレータと、前記第１の比較信号と前
   記のこぎり波とを比較し、これに基づいて第３の比較信
   号を生成する第２のコンパレータと、少なくとも前記第
   ２の比較信号及び前記第３の比較信号に基づいて前記第
   ２のアームを駆動する出力信号を生成する手段とを含む
   ことを特徴とする請求項１に記載のスイッチング電源装
   置。
3. 【請求項３】 前記第１のコンパレータがヒステリシス
   を有していることを特徴とする請求項２に記載のスイッ
   チング電源装置。
4. 【請求項４】 前記スイッチング回路に含まれる前記各
   スイッチに対してそれぞれ並列に設けられた複数のコン
   デンサ及び複数のスナバ回路と、前記第１のアームと前
   記トランスとの間に挿入されたインダクタとをさらに備
   えることを特徴とする請求項１乃至３のいずれか１項に
   記載のスイッチング電源装置。
5. 【請求項５】 フルブリッジ型のスイッチング回路を含
   むスイッチング電源装置を位相シフト制御するための制
   御回路であって、交互にハイレベルとなる一対の第１の
   内部信号を生成する第１の手段と、前記第１の内部信号
   を受け、これに第１のデッドタイムを与えることによっ
   て前記スイッチング電源装置の第１のアームを駆動する
   一対の第１の出力信号を生成する第２の手段と、前記第
   １のデッドタイムに基づいてのこぎり波を生成する第３
   の手段と、少なくとも前記スイッチング電源装置の出力
   電圧及び前記のこぎり波に基づき、交互にハイレベルと
   なる一対の第２の内部信号を生成する第４の手段と、前
   記第２の内部信号を受け、これに第２のデッドタイムを
   与えることによって前記スイッチング電源装置の第２の
   アームを駆動する一対の第２の出力信号を生成する第５
   の手段とを備える制御回路。
6. 【請求項６】 前記第３の手段が、前記第１のデッドタ
   イムにおいて活性状態となる第３の内部信号を生成する
   論理回路と、前記第３の内部信号が活性状態となってい
   る期間において前記のこぎり波を最小レベルとするラン
   プ回路とを含むことを特徴とする請求項５に記載の制御
   回路。
7. 【請求項７】 前記ランプ回路は、前記第３の内部信号
   が非活性状態となっている期間において前記のこぎり波
   のレベルを上昇させることを特徴とする請求項６に記載
   の制御回路。
8. 【請求項８】 いずれも高位側スイッチ及び低位側スイ
   ッチからなる第１及び第２のアームを備えるスイッチン
   グ電源装置を制御する制御回路であって、前記第１のア
   ームを構成する高位側スイッチ及び前記第１のアームを
   構成する低位側スイッチを交互にオンさせる第１の手段
   と、前記第１のアームを構成する高位側スイッチがター
   ンオンするタイミング及び前記第１のアームを構成する
   低位側スイッチがターンオンするタイミングにおいて上
   昇を開始するのこぎり波を生成する第２の手段と、少な
   くとも前記スイッチング電源装置の出力電圧及び前記の
   こぎり波に基づき、前記第２のアームを構成する高位側
   スイッチ及び前記第２のアームを構成する低位側スイッ
   チを制御する第３の手段とを備える制御回路。
9. 【請求項９】 フルブリッジ型のスイッチング回路を含
   むスイッチング電源装置の駆動方法であって、前記スイ
   ッチング回路の第１のアームのデッドタイムを検出し、
   検出されたデッドタイムに基づいてのこぎり波を生成
   し、少なくとも前記スイッチング電源装置の出力電圧及
   び前記のこぎり波に基づいて前記スイッチング回路の第
   ２のアームを駆動する出力信号を生成することを特徴と
   するスイッチング電源装置の駆動方法。