JP2003018469A

JP2003018469A - 固体撮像装置

Info

Publication number: JP2003018469A
Application number: JP2001195755A
Authority: JP
Inventors: Seisuke Matsuda; 成介松田
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 2001-06-28
Filing date: 2001-06-28
Publication date: 2003-01-17
Anticipated expiration: 2021-06-28
Also published as: JP4584499B2

Abstract

(57)【要約】【課題】メモリの行数を多くせずに任意行数の垂直画
素の加算機能を実現可能にした増幅型ＭＯＳセンサを用
いた固体撮像装置を提供する。【解決手段】フォトダイオード１と増幅Ｔr ２とリセ
ットＴr ３と選択Ｔr ４と画素電源５からなる単位画素
６を２次元的に配置した画素アレイと、列方向の単位画
素の増幅信号を伝達する複数の第１垂直信号線８と、画
素アレイの各画素信号を読み出すための垂直及び水平走
査回路７、43と、各列毎の第１垂直信号線に接続された
少なくとも２つの単位画素の増幅信号の加算機能を持つ
ノイズキャンセル回路13−１，13−２，・・とを備え、
該ノイズキャンセル回路は変化成分検出回路14とアナロ
グ加算手段15とメモリ16から構成され、加算処理前に保
持されているメモリの出力に対して画素から出力される
増幅信号の変化成分をアナログ的に加算し、加算処理後
の最新出力をメモリに上書きするようにして固体撮像装
置を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、固体撮像装置に
係わり、特に増幅型ＭＯＳセンサを用いた固体撮像装置
に関する。

【０００２】

【従来の技術】近年、固体撮像装置として増幅型ＭＯＳ
センサと呼ばれる撮像素子を用いた固体撮像装置が、モ
バイル機器向けの低消費電力固体撮像装置や高解像度の
電子スチルカメラに搭載されている。現在の増幅型ＭＯ
Ｓセンサを用いた固体撮像装置は、行方向の画素信号を
順序よく読み出すプログレッシブ走査が一般的である
が、ＮＴＳＣ方式やＰＡＬ方式のような現行テレビ方式
に対応させるために、撮像装置内で垂直方向の画素信号
を加算する手段が提案されている。また、高解像度の固
体撮像装置では、電子ビューファインダーやモニター用
の小画面などに比較的低い解像度の画像信号を高速に読
み出すために、撮像装置内で垂直方向及び水平方向の画
素信号を加算する手段が提案されている。

【０００３】図15は、特開２０００−１０６６５３号公
報開示のものであり、垂直方向の画素信号を加算する手
段を持った固体撮像装置の一例である。この固体撮像装
置は、図15に示すように、光電変換部であるフォトダイ
オード１とフォトダイオード１の検出信号を増幅する増
幅トランジスタ２と前記フォトダイオード１の検出信号
をリセットするリセットトランジスタ３と各行を選択す
るための選択トランジスタ４と画素電源５とからなる単
位画素６と、単位画素６を駆動する垂直走査回路７と、
単位画素６の出力となる第１垂直信号線８−１，８−
２，・・・と、第１垂直信号線８−１，８−２，・・・
に定電流を流すバイアス用トランジスタ９−１，９−
２，・・・と、バイアス用トランジスタ９−１，９−
２，・・・の電流値を決めるバイアス電流調整電圧線10
と、第１垂直信号線８−１，８−２，・・・に接続され
たサンプルホールドトランジスタ51とクランプ容量21を
介して第２垂直信号線52が接続され、第２垂直信号線52
に直列に接続された第１の選択スイッチ用トランジスタ
53と第１のホールド容量54、及び第２の選択スイッチ用
トランジスタ55と第２のホールド容量56と第２垂直信号
線52を所定の電圧にクランプするためのクランプトラン
ジスタ57とからなる加算回路58−１，58−２，・・・
と、各列の第２垂直信号線52の出力信号を読み出すため
の列選択トランジスタ41−１，41−２，・・・と、列選
択トランジスタ41−１，41−２，・・・のもう一方の端
子が接続された水平信号線42と、列選択トランジスタ41
−１，41−２，・・・を駆動する水平走査回路43と、出
力アンプ44から構成されている。

【０００４】加算回路58−１，58−２，・・・は、２行
分のラインメモリとなる第１及び第２のホールド容量5
4，56を持ち、Ｎ行の画素信号は第１のホールド容量54
に、Ｎ＋１行の信号は第２のホールド容量56に蓄積され
る。その後、第１の選択スイッチ用トランジスタ53と第
２の選択スイッチ用トランジスタ55を同時にＯＮするこ
とで、第２垂直信号線52においてライン加算が行われる
ようになっている。

【０００５】なお、サンプルホールドトランジスタ51
は、サンプルホールド線59のＯＮ電圧に対応して第２垂
直信号線52に信号電圧を伝える。クランプトランジスタ
57は、クランプ線62のＯＮ電圧に対応して、第２垂直信
号線52を基準電圧線63による所定電圧（Ｖ_REF）にクラ
ンプするために配置されている。また、60，61は第１及
び第２の選択スイッチ用トランジスタ53，55のＯＮ電圧
印加用のＨ1 ，Ｈ2 線である。

【０００６】図16は、上記構成の固体撮像装置の駆動タ
イミングチャートの概略を示す図である。水平帰線期間
中に、Ｎ行目のアドレス線12-(N)が選択されると、第１
垂直信号線８−１，８−２，・・・にＮ行目の単位画素
６の信号電圧が出力される。このとき、Ｈ1 線60がＯＮ
状態、Ｈ2 線61がＯＦＦ状態である。同時に、サンプル
ホールド線59をＯＮ状態にすることで、サンプルホール
ドトランジスタ51を介して第１垂直信号線８−１，８−
２，・・・とクランプ容量21を接続する。更に、クラン
プ線62をＯＮ状態とすることで、クランプトランジスタ
57を介して第２垂直信号線52を基準電圧線63により所定
電圧（Ｖ_REF）にクランプする。

【０００７】次に、クランプ線62をＯＦＦ状態とし、第
２垂直信号線52をフローティング状態とした後、Ｎ行目
のリセット線11-(N)をＯＮ状態とし、フォトダイオード
１の検出信号をリセットする。このとき、フォトダイオ
ード１をリセットする前後の電圧変化ΔＶsig(N)が第１
垂直信号線８−１，８−２，・・・に現れ、クランプ容
量21を介して第２垂直信号線52に伝えられ、第１のホー
ルド容量54に蓄積する。ここでクランプ容量21の容量値
をＣ1 ，第１及び第２のホールド容量54，56の容量値を
Ｃ2 とすると、第１のホールド容量54に蓄積される電荷
変化量ΔＱ(N)は、次式（１）となる。 ΔＱ(N) ＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・・（１）

【０００８】同様に、Ｈ1 線60をＯＦＦ状態、Ｈ2 線61
をＯＮ状態として、Ｎ＋１行の画素信号を第２のホール
ド容量56に蓄積する。このとき、フォトダイオード１を
リセットする前後の第１垂直信号線８−１，８−２，・
・・の電圧変化をΔＶsig(N+1)とすると、第２のホール
ド容量56に蓄積される電荷変化量ΔＱ(N+1) は次式
（２）となる。 ΔＱ(N+1) ＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・（２）

【０００９】最後に、Ｈ1 線60とＨ2 線61を同時にＯＮ
状態とすることで、第２垂直信号線52において電荷領域
での加算が行われる。加算後の第２垂直信号線52におけ
る電荷変化量ΔＱ加算は、次式（３）となる。 ΔＱ加算＝ΔＱ(N) ＋ΔＱ(N+1) ＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝ ×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・・・・・・・（３）

【００１０】

【発明が解決しようとする課題】しかしながら、図15と
図16に示した従来の固体撮像装置のようなラインメモリ
を用いる手法では、ラインメモリの行数、すなわちホー
ルド容量数により、加算できる最大の行数が決まってし
まう。そのため、加算する最大行数分のラインメモリ
を、予め用意しておく必要があるため、ラインメモリの
面積増加及びチップ面積の増加をもたらす。また、必要
に応じて加算する行数を増やす場合でも、あらかじめ用
意されたラインメモリに対応する行数以上は加算できな
いという制約がある。このように、従来提案されている
垂直画素の加算機能を持った固体撮像装置では、必要に
応じて加算する行数を変更するなど自由度のある垂直画
素の加算に対して、十分な考慮がなされていない。

【００１１】本発明は、従来の垂直画素の加算機能を持
った固体撮像装置における上記問題点を解消するために
なされたもので、ラインメモリの行数を多くすることな
しに任意行数の垂直画素の加算機能を実現でき、更に、
画素信号の変化成分を加算することにより固定パターン
雑音の低減を行う機能も併せ持ち、これによりセンサの
チップ面積の増加やコスト上昇を押さえることができる
ようにしたＭＯＳ型センサを用いた固体撮像装置を提供
することを目的とする。

【００１２】

【課題を解決するための手段】上記問題点を解決するた
め、請求項１に係る発明は、光電変換部と該光電変換部
の出力を増幅して増幅信号を出力する増幅部とを含んだ
単位画素を行方向及び列方向に二次元的に配置した画素
アレイと、列方向に前記単位画素の増幅信号を伝達する
複数の垂直信号線と、前記画素アレイの各画素信号を読
み出すための垂直及び水平走査回路と、各列毎の垂直信
号線に接続され少なくとも二つの前記単位画素の増幅信
号の加算機能を持つノイズキャンセル部とを備え、前記
加算機能を持つノイズキャンセル部は変化成分検出回路
と加算回路とラインメモリを有し、該ラインメモリに保
存されている加算処理前のデータに対して前記増幅信号
の変化成分をアナログ的に加算処理し、加算処理後の出
力を前記ラインメモリに上書きするようにして固体撮像
装置を構成するものである。

【００１３】このように構成された固体撮像装置におい
ては、加算機能を持つノイズキャンセル部に含まれるラ
インメモリの加算処理前のデータ出力に対して画素から
出力される増幅信号の変化成分をアナログ的に加算し、
加算処理後の最新出力を同一のラインメモリに上書きす
ることにより、ラインメモリを増加することなく任意行
数の画素信号を加算することができる。また、増幅信号
の変化成分を加算することで固定パターン雑音の低減も
行われる。これにより、固体撮像装置のチップ面積の増
加やコスト上昇を押さえることができる。

【００１４】請求項２に係る発明は、光電変換部と該光
電変換部の出力を増幅して増幅信号を出力する増幅部と
を含んだ単位画素を行方向及び列方向に二次元的に配置
した画素アレイと、列方向に前記単位画素の増幅信号を
伝達する複数の垂直信号線と、前記画素アレイの各画素
信号を読み出すための垂直及び水平走査回路と、各列毎
の垂直信号線に接続され少なくとも二つの前記単位画素
の増幅信号の加算機能を持つノイズキャンセル部とを備
え、前記加算機能を持つノイズキャンセル部は、各列毎
の前記垂直信号線に接続されるクランプ手段と、該クラ
ンプ手段を介して前記増幅信号を蓄積するサンプルホー
ルド手段と、前記クランプ手段の垂直信号線と接続して
いない側に与える電圧値を前記サンプルホールド手段の
加算処理前における電圧値とするフィードバック手段と
で構成し、固体撮像装置を構成するものである。

【００１５】このように構成された固体撮像装置におい
ては、垂直画素の信号を加算機能を持つノイズキャンセ
ル部に含まれる同一のサンプルホールド手段に連続的に
蓄積することができる。そのため、ラインメモリとなる
サンプルホールド手段を増加することなく任意行数の画
素信号を加算することができる。また、加算動作と同時
に固定パターン雑音の低減も行われる。これにより、固
体撮像装置のチップ面積の増加やコスト上昇を押さえる
ことができる。なお、請求項２におけるクランプ手段
が、請求項１における変化成分検出回路に対応するもの
である。

【００１６】請求項３に係る発明は、請求項２に係る固
体撮像装置において、前記加算機能を持つノイズキャン
セル部は、更に前記クランプ手段を介して得られる前記
増幅信号を低インピーダンス出力するバッファ手段を備
え、前記サンプルホールド手段は前記バッファ手段の出
力電圧を蓄積するように構成されていることを特徴とす
るものである。

【００１７】このように構成された固体撮像装置におい
ては、垂直画素の信号を同一のサンプルホールド手段に
連続的に蓄積することができるため、ラインメモリとな
るサンプルホールド手段を増加することなく任意行数の
画素信号を加算することができる。また、加算動作と同
時に固定パターン雑音の低減も行われる。更に、わずか
にバッファ手段を追加するだけで、サンプルホールド手
段における画素信号の減衰を防ぎ大きな出力信号を得る
ことができる。これにより、固体撮像装置のチップ面積
の増加やコスト上昇を押さえることができる。

【００１８】請求項４に係る発明は、光電変換部と該光
電変換部の出力を増幅して増幅信号を出力する増幅部と
を含んだ単位画素を行方向及び列方向に二次元的に配置
した画素アレイと、列方向に前記単位画素の増幅信号を
伝達する複数の垂直信号線と、前記画素アレイの各画素
信号を読み出すための垂直及び水平走査回路と、各列毎
の垂直信号線にクランプ手段と反転アンプを介して接続
されるサンプルホールド手段を有し、少なくとも二つの
前記単位画素の増幅信号を前記反転アンプの帰還容量に
加算する加算機能を持つノイズキャンセル部とで固体撮
像装置を構成するものである。

【００１９】このように構成された固体撮像装置におい
ては、垂直画素の信号を反転アンプの帰還容量に連続的
に蓄積することができるため、ラインメモリとなる反転
アンプの帰還容量を増加することなく任意行数の画素信
号を加算することができる。また、加算動作と同時に固
定パターン雑音の低減も行われる。これにより、固体撮
像装置のチップ面積の増加やコスト上昇を押さえること
ができる。

【００２０】請求項５に係る発明は、請求項４に係る固
体撮像装置において、前記加算機能を持つノイズキャン
セル部を構成する前記反転アンプは、該反転アンプの増
幅率が変更可能であり、少なくとも二つの前記単位画素
の増幅信号を前記反転アンプの帰還容量に重み付け加算
する加算機能を持つように構成されていることを特徴と
するものである。

【００２１】このように構成された固体撮像装置におい
ては、垂直画素の信号を反転アンプの帰還容量に連続的
に蓄積することができるため、ラインメモリとなる反転
アンプの帰還容量を増加することなく任意行数の画素信
号を加算することができる。また、加算動作と同時に固
定パターン雑音の低減も行われる。更に、反転アンプの
ゲインを行毎に変更可能あるため、重み付け加算などの
エッジ強調の機能を実現できる。これにより、固体撮像
装置のチップ面積の増加やコスト上昇を押さえることが
できる。

【００２２】

【発明の実施の形態】（第１の実施の形態）次に、本発
明の実施の形態について、図面を参照しながら説明す
る。図１は、本発明に係る増幅型ＭＯＳセンサを用いた
固体撮像装置の第１の実施の形態を示す回路構成図であ
り、図15に示した従来例と対応する構成要素には同一の
符号を付して示している。この実施の形態に係る固体撮
像装置は、光電変換部であるフォトダイオード１と、該
フォトダイオード１の検出信号を増幅する増幅トランジ
スタ２と、前記フォトダイオード１の検出信号をリセッ
トするリセットトランジスタ３と、各行を選択するため
の選択トランジスタ４と、画素電源５からなる単位画素
６を行方向及び列方向に複数個配列した画素アレイを備
えており、更に、前記単位画素６を駆動する垂直走査回
路７と、単位画素６の画素信号を出力とする第１垂直信
号線８−１，８−２，・・・と、第１垂直信号線８−
１，８−２，・・・に定電流を流すバイアス用トランジ
スタ９−１，９−２，・・・と、バイアス用トランジス
タ９−１，９−２，・・・の電流値を決めるバイアス電
流調整電圧線10と、加算機能を持ったノイズキャンセル
回路13−１，13−２，・・・と、各列の加算機能を持っ
たノイズキャンセル回路13−１，13−２，・・・の出力
信号を読み出すための列選択トランジスタ41−１，41−
２，・・・と、列選択トランジスタ41−１，41−２，・
・・のもう一方の端子が接続された水平信号線42と、列
選択トランジスタ41−１，41−２，・・・を駆動する水
平走査回路43と、出力アンプ44とを備えている。

【００２３】そして、加算機能を持ったノイズキャンセ
ル回路13−１，13−２，・・・は、変化成分検出回路14
とアナログ加算手段15とメモリ16から構成され、加算処
理前に保存されているメモリ16の出力に対して新たな画
素から出力される増幅信号の変化成分をアナログ的に加
算し、加算処理後の最新出力をメモリ16に上書きするよ
うに構成されている。このように、加算処理前に保存さ
れているメモリ16の出力に対するアナログ的加算と、加
算出力のメモリ16への上書きを繰り返し行うことで、メ
モリ16を複数設けなくても任意行数の画素信号を加算す
ることができるようになってい。

【００２４】図２に、本実施の形態における加算機能を
持ったノイズキャンセル回路13−１，13−２，・・・
（以下、代表して符号13で表す）の具体的な構成例を示
す。図２において、加算機能を持ったノイズキャンセル
回路13は、第１垂直信号線８−１，８−２，・・・（以
下、代表して符号８で表す）に接続されているクランプ
容量21と、クランプ容量21を介して第１垂直信号線８と
接続されている第２垂直信号線22と、第２垂直信号線22
とサンプルホールドトランジスタ23を介して接続されて
いる第３垂直信号線24と、第３垂直信号線24に接続され
ているホールド容量25と、第３垂直信号線24に入力端子
が接続されている第３垂直信号線バッファ26と、第２垂
直信号線22と第３垂直信号線バッファ26を接続している
クランプトランジスタ27と、第３垂直信号線24及びホー
ルド容量25を基準電圧線34の所定電圧（Ｖ_REF）にクラ
ンプする初期化トランジスタ28から構成されている。な
お、上記構成のノイズキャンセル回路におけるクランプ
容量21は、図１における変化成分検出回路14に対応する
ものである。

【００２５】そして、ホールド容量25の電圧値は、第３
垂直信号線バッファ26を介して第２垂直信号線22にフィ
ードバックでき、第２垂直信号線22のクランプ電圧とす
ることができる。この機能を用いることで、加算処理前
に保存されているホールド容量25の出力に対して、クラ
ンプ容量21を介して新たな画素信号をアナログ的に加算
できる。

【００２６】なお、サンプルホールドトランジスタ23
は、サンプルホールド線32のオン電圧に対応して第２垂
直信号線22と第３垂直信号線24を接続する。クランプト
ランジスタ27はクランプ線31のオン電圧に対応して、第
３垂直信号線バッファ26の出力電圧を用いて第２垂直信
号線22をクランプする。また、初期化トランジスタ28は
初期化線33のオン電圧に対応して、第３垂直信号線24及
びホールド容量25を基準電圧線34の所定電圧（Ｖ_REF）
にクランプするようになっている。

【００２７】図３は、本実施の形態に示される第３垂直
信号線バッファ26の構成例を示す図で、この構成例は差
動増幅回路をボルテージフォロア接続して構成したもの
である。すなわち、トランジスタ71と72からなる差動入
力段と、トランジスタ73と74よりなる負荷と、電流源75
と、電源76から構成され、トランジスタ71のゲート端子
をバッファの入力端子77とし、トランジスタ72のゲート
端子をドレインとショートさせることで出力端子78とな
っている。このように、差動増幅回路をボルテージフォ
ロア接続することで、入力端子77に印加される電圧が出
力端子78より低インピーダンスで出力される。

【００２８】次に、本実施の形態の動作を、図４に示す
駆動タイミングチャートの概略図を参照しながら説明す
る。水平同期信号の水平帰線期間内に、Ｎ行目のアドレ
ス線12-(N)が選択されると、第１垂直信号線８にＮ行目
の単位画素６の信号電圧が出力される。同時にクランプ
線31と初期化線33を同時にＯＮ状態とすることで、初期
化トランジスタ28を介して第３垂直信号線24とホールド
容量25が所定電圧Ｖ_RE _Fに初期化をされる。、また、第
３垂直信号線バッファ26とクランプトランジスタ27を介
して第２垂直信号線22も所定電圧Ｖ_REFにクランプされ
る。

【００２９】次に、クランプ線31と初期化線33を同時に
ＯＦＦ状態した後、サンプルホールド線32をＯＮ状態と
して、第２垂直信号線22と第３垂直信号線24を接続す
る。このとき、第２垂直信号線22と第３垂直信号線24は
フローティング状態となる。その後、Ｎ行目のリセット
線11-(N)をＯＮ状態とし、フォトダイオード１をリセッ
トする。これにより、フォトダイオード１をリセットす
る前後の電圧変化ΔＶsig(N)が第１垂直信号線８に現
れ、クランプ容量21を介して第２垂直信号線22及び第３
垂直信号線24に伝えられ、ホールド容量25に蓄積され
る。ここで、クランプ容量21の容量値をＣ1 ，ホールド
容量25の容量値をＣ2 とすると、ホールド容量25に蓄積
される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、
次式（４），（５）となる。 ΔＶout(N)＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝／・・・・・（４） ΔＱ(N) ＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・・（５）

【００３０】引き続き、初期化線33をＯＦＦ状態に固定
し、電圧変化量ΔＶout(N)を反映させた第３垂直信号線
24の電圧値〔Ｖ_REF＋ΔＶout(N)〕で第２垂直信号線22
をクランプした後、Ｎ＋１行目の画素リセット動作を行
うことで、Ｎ＋１行の画素信号をクランプ容量21を介し
てホールド容量25に蓄積する。ここで、フォトダイオー
ド１をリセットする前後の第１垂直信号線８の電圧変化
をΔＶsig(N+1)とすると、ホールド容量25に新たに蓄積
される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、
次式（６），（７）となる。 ΔＶout(N+1)＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝・・・・（６） ΔＱ(N+1) ＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・（７）

【００３１】このように、加算処理前に保存されている
ホールド容量25の電圧値を用いて第２垂直信号線22をク
ランプすることで、垂直画素信号のアナログ的な加算が
行われる。ホールド容量25における加算後の電圧変化量
ΔＶout 加算と電荷変化量ΔＱ加算は、次式（８），
（９）となる。 ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝ ×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝・・・・・・・・・・（８） ΔＱ加算＝ΔＱ(N) ＋ΔＱ(N+1) ＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝ ×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・・・・・・・（９）

【００３２】（第２の実施の形態）図５は、本発明に係
る増幅型ＭＯＳセンサを用いた固体撮像装置の第２の実
施の形態の主要部たるノイズキャンセル回路部分の構成
を示す回路構成図ある。この実施の形態におけるノイズ
キャンセル回路は、第１垂直信号線８の電圧変動値をそ
のままホールド容量25に蓄積することができるように構
成したもので、次に、その構成について説明する。な
お、第１の実施の形態と対応する構成要素には同一の符
号を付して示している。

【００３３】本実施の形態のノイズキャンセル回路は、
第２垂直信号線22とサンプルホールドトランジスタ23の
間に第２垂直信号線バッファ80を追加したもので、他の
構成は図２に示した第１の実施の形態と同じである。駆
動タイミングチャートの概略は、図４に示した第１の実
施の形態と同じである。

【００３４】次に、本実施の形態の動作について説明す
る。水平帰線期間内におけるＮ行目のアドレス線12-(N)
の選択動作、及び第２垂直信号線22と第３垂直信号線24
とホールド容量25の初期化動作は、図２に示した第１の
実施の形態のノイズキャンセル回路の動作と同じであ
る。次に、クランプ線31と初期化線33を同時にＯＦＦ状
態した後、サンプルホールド線32をＯＮ状態として、第
２垂直信号線22のクランプ電圧を第２垂直信号線バッフ
ァ80を介して出力し、第３垂直信号線24とホールド容量
25をドライブする。このとき、第２垂直信号線22はフロ
ーティング状態となる。

【００３５】その後、Ｎ行目のリセット線11-(N)をＯＮ
状態とし、フォトダイオード１の検出信号をリセットす
る。これにより、フォトダイオード１をリセットする前
後の電圧変化ΔＶsig(N)が第１垂直信号線８に現れ、ク
ランプ容量21と第２垂直信号線22と第２垂直信号線バッ
ファ80と第３垂直信号線24を介してホールド容量25に蓄
積される。ここで、クランプ容量21とホールド容量25は
第２垂直信号線バッファ80を介して接続されるため、次
式（10），（11）に示すように、第１垂直信号線８の電
圧変化ΔＶsig(N)が、そのままホールド容量25に蓄積さ
れる。 ΔＶout(N)＝ΔＶsig(N) ・・・・・・・・・・・（10） ΔＱ(N) ＝ΔＶsig(N)×Ｃ2 ・・・・・・・・・（11）

【００３６】引き続き、初期化線33をＯＦＦ状態に固定
し、電圧変化量ΔＶout(N)を反映させた第３垂直信号線
24の電圧値〔Ｖ_REF＋ΔＶout(N)〕で第２垂直信号線22
をクランプした後、Ｎ＋１行目の画素リセット動作を行
うことで、Ｎ＋１行の画素信号をホールド容量25に蓄積
する。ここで、フォトダイオード１をリセットする前後
の第１垂直信号線８の電圧変化をΔＶsig(N+1)とする
と、ホールド容量25に新たに蓄積される電圧変化量ΔＶ
out(N)と電荷変化量ΔＱ(N) は、次式（12），（13）と
なる。 ΔＶout(N+1)＝ΔＶsig(N+1) ・・・・・・・・・（12） ΔＱ(N+1) ＝ΔＶsig(N+1)×Ｃ2 ・・・・・・・（13）

【００３７】このように、加算処理前に保存されている
ホールド容量25の電圧値を用いて第２垂直信号線22をク
ランプすることで、垂直画素信号のアナログ的な加算が
行われる。ホールド容量25における加算後の電圧変化量
ΔＶout 加算と電荷変化量ΔＱ加算は、次式（14），
（15）となる。 ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝ΔＶsig(N)＋ΔＶsig(N+1) ・・・・・・・・・（14） ΔＱ加算＝ΔＱ(N) ＋ΔＱ(N+1) ＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝×Ｃ2 ・・・・・・・・・（15）

【００３８】以上のように、本実施の形態によれば、第
１垂直信号線８の電圧変動を減衰なくホールド容量25に
蓄積できる。更に電圧変化量及び電荷変化量がクランプ
容量21とは無関係に決まるため、高速化のためにクラン
プ容量21を小さくするなど設計自由度を増大させること
ができる。

【００３９】（第３の実施の形態）図６は、本発明に係
る増幅型ＭＯＳセンサを用いた固体撮像装置の第３の実
施の形態の主要部たるノイズキャンセル回路部分の構成
を示す回路構成図ある。この実施の形態は、図５に示し
た第２の実施の形態における第３垂直信号線バッファ26
と第２垂直信号線バッファ80を共有化でき、しかも第１
垂直信号線８の電圧変動値をそのままホールド容量25に
蓄積することができるように構成したもので、次にその
構成について説明する。なお、図６においては、図５に
示した第２の実施の形態と対応する構成要素には同一の
符号を付して示している。

【００４０】本実施の形態は、図６に示すように、クラ
ンプトランジスタ27と第３垂直信号線バッファ26の出力
を接続する第１のバッファ出力切替えトランジスタ81
と、サンプルホールドトランジスタ23と第３垂直信号線
バッファ26の出力を接続する第２のバッファ出力切替え
トランジスタ82と、第３垂直信号線24と第３垂直信号線
バッファ26の入力端子を接続する第１のバッファ入力切
替えトランジスタ83と、第２垂直信号線22と第３垂直信
号線バッファ26の入力端子を接続する第２のバッファ入
力切替えトランジスタ84を用いることで、図５に示した
第２の実施の形態における第３垂直信号線バッファ26と
第２垂直信号線バッファ80を共通化している。

【００４１】なお、第１のバッファ出力切替えトランジ
スタ81と第１のバッファ入力切替えトランジスタ83は、
第１のバッファ切替え線85のオン電圧に対応してＯＮ状
態となり、第３垂直信号線24の電圧を第２垂直信号線22
に伝える。また、第２のバッファ出力切替えトランジス
タ82と第２のバッファ入力切替えトランジスタ84は、第
２のバッファ切替え線86のオン電圧に対応してＯＮ状態
となり、第２垂直信号線22の電圧を第３垂直信号線24に
伝えるようになっている。

【００４２】図７は、本実施の形態の動作を説明するた
めの駆動タイミングチャートの概略を示す図であり、次
に、このタイミングチャートを参照しながら本実施の形
態の動作について説明する。第２垂直信号線22をクラン
プするとき、第１のバッファ切替え線85がオン電圧及び
第２のバッファ切替え線86がオフ電圧となっている。ま
た、第１垂直信号線８の電圧変動をホールド容量25に蓄
積するときに、第１のバッファ切替え線85がオフ電圧及
び第２のバッファ切替え線86がオン電圧となっている。
Ｎ行の画素信号とＮ＋１行の画素信号を加算したとき
の、ホールド容量25における電圧変化量ΔＶout 加算と
電荷変化量ΔＱ加算は、次式（16），（17）となる。 ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝ΔＶsig(N)＋ΔＶsig(N+1) ・・・・・・・・・（16） ΔＱ加算＝ΔQ(N)＋ΔQ(N+1)＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝×Ｃ2 ・・・・・・・・・（17）

【００４３】本実施の形態においては、以上のように、
第１垂直信号線８の電圧変動を減衰なくホールド容量25
に蓄積することが可能となる。更に、第３垂直信号線バ
ッファ26と第２垂直信号線バッファ80を共有化できるた
め、素子数及び消費電流の削減が可能となる。

【００４４】（第４の実施の形態）図８は、本発明に係
る増幅型ＭＯＳセンサを用いた固体撮像装置の第４の実
施の形態を示す回路構成図であり、図１に示した第１の
実施の形態と対応する構成要素には同一の符号を付して
示している。この実施の形態に係る固体撮像装置は、光
電変換部であるフォトダイオード１と該フォトダイオー
ド１の検出信号を増幅する増幅トランジスタ２と前記フ
ォトダイオード１の検出信号をリセットするリセットト
ランジスタ３と各行を選択するための選択トランジスタ
４と画素電源５とからなる単位画素６と、単位画素６を
駆動する垂直走査回路７と、単位画素６の画素信号を出
力する第１垂直信号線８−１，８−２，・・・と、第１
垂直信号線８−１，８−２，・・・に定電流を流すバイ
アス用トランジスタ９−１，９−２，・・・と、バイア
ス用トランジスタ９−１，９−２，・・・の電流値を決
めるバイアス電流調整電圧線10と、加算機能を持つノイ
ズキャンセル回路97−１，97−２，・・・とを備えてい
る。

【００４５】そして、上記ノイズキャンセル回路97−
１，97−２，・・・は、前記第１垂直信号線８−１，８
−２，・・・とクランプ容量21を介して接続されている
第２垂直信号線22と、第２垂直信号線22の電圧変化を反
転増幅する反転アンプ91と、反転アンプ91の出力が第１
のサンプルホールドトランジスタ23を介して接続されて
いる第３垂直信号線24と、第３垂直信号線24に接続され
ているホールド容量25と、第２垂直信号線22と反転アン
プ91の出力をショートさせる機能を持つクランプトラン
ジスタ92と、第２垂直信号線22と帰還容量93を介して接
続される第４垂直信号線94と、第４垂直信号線94と反転
アンプ91の出力を接続する第２のサンプルホールドトラ
ンジスタ95と、第４垂直信号線94を所定電圧にクランプ
する初期化トランジスタ96とで構成されている。

【００４６】更に、この実施の形態に係る固体撮像装置
は、前記ノイズキャンセル回路97−１，97−２，・・・
の各列の第３垂直信号線24の出力信号を読み出すための
列選択トランジスタ41−１，41−２，・・・と、列選択
トランジスタ41−１，41−２，・・・のもう一方の端子
が接続された水平信号線42と、列選択トランジスタ41−
１，41−２，・・・を駆動する水平走査回路43と、出力
アンプ44とを備えて構成されている。

【００４７】なお、第１及び第２のサンプルホールドト
ランジスタ23及び95は、サンプルホールド線99のオン電
圧に対応して、反転アンプ91の出力と第３垂直信号線24
及び第４垂直信号線94を接続する。クランプトランジス
タ92は、クランプ線98のオン電圧に対応して反転アンプ
の入出力端子をショートすることで、第２垂直信号線22
の電圧を反転アンプ91の最適動作点に設定する。また、
初期化トランジスタ96は、初期化線100 のオン電圧に対
応して、第４垂直信号線94の電圧を基準電圧線101 の所
定電圧にクランプする。

【００４８】ここで、反転アンプ91のオープンループゲ
インが十分大きければ（例えば100以上）、クランプ容
量21と帰還容量93により、反転アンプ91の出力におい
て、ゲイン＝−（Ｃ1/Ｃ3 ）の反転信号を得ることがで
き、帰還容量93に連続的に画素信号を蓄積することが可
能となる。

【００４９】図９は、本実施の形態における反転アンプ
91の構成例を示す図で、この構成例では、反転増幅トラ
ンジスタ105 と電流源106 と電源107 とから構成され、
反転増幅トランジスタ105 のゲート端子を入力端子108
，反転増幅トランジスタ105と電流源106 の接続点を出
力端子109 としている。

【００５０】図10は、本実施の形態の動作を説明するた
めの駆動タイミングチャートの概略を示す図であり、次
に、このタイミングチャートを参照しながら、本実施の
形態の動作について説明する。水平帰線期間内に、Ｎ行
目のアドレス線12-(N)が選択されると、第１垂直信号線
８にＮ行目の単位画素６の信号電圧が出力される。同時
にクランプ線98をＯＮ状態とすることで、反転アンプ91
の入出力がショートされ、第２垂直信号線22が反転アン
プの最適動作点にクランプされ、初期化線100をＯＮ状
態とすることで、初期化トランジスタ96を介して第４垂
直信号線94が所定電圧Ｖ_REFに初期化される。

【００５１】次に、クランプ線98と初期化線100 をＯＦ
Ｆ状態とした後、サンプルホールド線99をＯＮ状態とし
て、第４垂直信号線94と反転アンプ91の出力及びホール
ド容量25を接続する。このとき、帰還容量93の容量値を
Ｃ3 とすると、反転アンプ91とクランプ容量21と帰還容
量93によって、ゲイン＝−（Ｃ1/Ｃ3 ）の反転増幅回路
が構成され、第２垂直信号線22は反転アンプ91の帰還ル
ープにより最適動作点に固定される。

【００５２】その後、Ｎ行目のリセット線11-(N)をＯＮ
状態とし、フォトダイオード１の検出信号をリセットす
る。このとき、フォトダイオード１をリセットする前後
の電圧変化ΔＶsig(N)が第１垂直信号線８に現れ、クラ
ンプ容量21と帰還容量93を介して第３垂直信号線24に伝
えられ、ホールド容量25に蓄積される。ここで、クラン
プ容量21の容量値をＣ1 ，帰還容量93の容量値をＣ3 と
すると、ホールド容量25に蓄積される電圧変化量ΔＶou
t(N)と電荷変化量ΔＱ(N) は、次式（18），（19）とな
る。 ΔＶout(N)＝−ΔＶsig(N)×（Ｃ1 ／Ｃ3 ）・・・・・・・・・・（18） ΔＱ(N) ＝−ΔＶsig(N)×（Ｃ1 ／Ｃ3 ）×Ｃ2 ・・・・・・・・（19）

【００５３】引き続き、初期化線100 をＯＦＦ状態に固
定することで、帰還容量93に蓄積された電圧変動が保持
されたままで、第２垂直信号線22をクランプすることが
できる。この後、同様の読み出し動作を行うことで、Ｎ
＋１行の画素信号を帰還容量93を介して、ホールド容量
25に蓄積する。このとき、フォトダイオード１をリセッ
トする前後の第１垂直信号線８の電圧変化をΔＶsig(N+
1)とすると、ホールド容量25に新たに蓄積される電圧変
化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（20），
（21）となる。 ΔＶout(N+1)＝−ΔＶsig(N+1)×（Ｃ1 ／Ｃ3 ）・・・・・・・・（20） ΔＱ(N+1) ＝−ΔＶsig(N+1)×（Ｃ1 ／Ｃ3 ）×Ｃ2 ・・・・・・（21）

【００５４】このように、反転アンプ91とクランプ容量
21と帰還容量93によって、ゲイン＝−（Ｃ1/Ｃ3 ）の反
転増幅回路を構成し、第１垂直信号線８の電圧変化を反
転増幅することで、帰還容量93において連続的に加算が
行われる。加算後のホールド容量25における電圧変化量
ΔＶout 加算と電荷変化量ΔＱ加算は、次式（22），
（23）のようになる。 ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝−｛ΔＶsig(N)＋ΔＶsig(N+1)｝ ×（Ｃ1 ／Ｃ3 ）・・・・・・・（22） ΔＱ加算＝ΔＱ(N) ＋ΔＱ(N+1) ＝−｛ΔＶsig(N)＋ΔＶsig(N+1)｝ ×（Ｃ1 ／Ｃ3 ）×Ｃ2 ・・・・・・（23）

【００５５】（第５の実施の形態）図11は、本発明に係
る増幅型ＭＯＳセンサを用いた固体撮像装置の第５の実
施の形態の主要部たるノイズキャンセル回路部分の構成
を示す回路構成図ある。この実施の形態では、第１垂直
信号線８と第２垂直信号線22を接続するクランプ容量21
の値を変化させることが可能な構成となっており、これ
により各行毎に反転信号のゲインを調整することができ
るため、重み付け加算などのエッジ強調の機能を実現で
きるようになっている。次に、その構成について説明す
る。なお、第４の実施の形態と対応する構成要素には同
一の符号を付して示している。

【００５６】本実施の形態では、図８に示した第４の実
施の形態のノイズキャンセル回路における第１垂直信号
線８と第２垂直信号線22の間に、第２のクランプ容量11
1 とクランプ容量選択トランジスタ112 を追加した構成
となっており、クランプ容量選択トランジスタ112 は、
ゲイン切替え線113 のオン電圧に対応して、クランプ容
量21に第２のクランプ容量111 を並列接続するように構
成されている。

【００５７】図12は、本実施の形態の動作を説明するた
めの駆動タイミングチャートの概略を示す図であり、次
にこのタイミングチャートを参照しながら、本実施の形
態の動作について説明する。Ｎ＋１行目の画素信号を加
算するときに、ゲイン切替え線113 をオン電圧とし、ク
ランプ容量21に第２のクランプ容量111 を並列接続す
る。このとき、第２のクランプ容量111 の容量値をＣ4
とすると、反転増幅回路はゲインが、−｛（Ｃ1 ＋Ｃ4
）／Ｃ3 ｝となり、より大きなゲインとなる。

【００５８】Ｎ＋１行の画素信号を加算する際に、反転
増幅回路のゲインを変更する以外、基本動作は図８に示
した第４の実施の形態と同じで、加算後のホールド容量
25における電圧変化量ΔＶout 加算と電荷変化量ΔＱ加
算は、次式（24），（25）のようになる。 ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝−｛ΔＶsig(N)｝×（Ｃ1 ／Ｃ3 ） −｛ΔＶsig(N+1)｝×｛（Ｃ1 ＋Ｃ4 ）／Ｃ3 ｝・・・・・・・・・（24） ΔＱ加算＝ΔＱ(N) ＋ΔＱ(N+1) ＝−｛ΔＶsig(N)｝×（Ｃ1 ／Ｃ3 ）×Ｃ2 −｛ΔＶsig(N+1)｝×｛（Ｃ1 ＋Ｃ4 ）／Ｃ3 ｝×Ｃ2 ・・・・・・・・・（25）

【００５９】以上のように、この実施の形態によれば、
各行毎に反転信号のゲインを調整することができるた
め、重み付け加算などのエッジ強調の機能を実現でき
る。

【００６０】なお、上記本発明に係る各実施の形態の回
路構成及び駆動方式の変更は、特許請求項の範囲を逸脱
しない範囲で広く行うことができる。例えば、垂直加算
する画素数を２行以上とすることもできる。また、図13
に示すように、図８に示す第４の実施の形態の構成から
ホールド容量25を削減し、反転アンプ91の出力電圧を直
接列選択トランジスタ41−１，41−２，・・・を介して
水平信号線42に電圧出力することも可能である。この変
形例の場合における駆動タイミングチャートを図14に示
す。また、単位画素６の構成要素及び駆動方法を変更し
た場合も、加算回路の駆動方法を変更することで対応可
能である。

【００６１】

【発明の効果】以上実施の形態に基づいて説明したよう
に、請求項１に係る発明によれば、加算機能を持つノイ
ズキャンセル部に含まれるラインメモリの加算処理前の
データ出力に対して画素から出力される増幅信号の変化
成分を加算し、加算処理後の最新出力を同一のラインメ
モリに上書きするように構成されているので、ラインメ
モリを増加することなく任意行数の画素信号を加算する
ことができ、また増幅信号の変化成分を加算することで
固定パターン雑音の低減も行われる。これによりチップ
面積の増加やコスト上昇を押さえることができる。ま
た、請求項２に係る発明によれば、垂直画素の信号を同
一のサンプルホールド手段に連続的に蓄積することがで
きるため、ラインメモリとなるサンプルホールド手段を
増加することなく任意行数の画素信号を加算することが
でき、また加算動作と同時に固定パターン雑音の低減も
行われ、これによりチップ面積の増加やコスト上昇を押
さえることができる。また、請求項３に係る発明によれ
ば、垂直画素の信号を同一のサンプルホールド手段に連
続的に蓄積することができるため、ラインメモリとなる
サンプルホールド手段を増加することなく任意行数の画
素信号を加算することができ、また加算動作と同時に固
定パターン雑音の低減も行われ、更に僅かにバッファ手
段を追加するだけで、サンプルホールド手段における画
素信号の減衰を防ぎ、大きな出力信号を得ることができ
る。

【００６２】また、請求項４に係る発明によれば、垂直
画素の信号を反転アンプの帰還容量に連続的に蓄積する
ことができるため、ラインメモリとなる帰還容量を持つ
反転アンプを増加することなく任意行数の画素信号を加
算することができ、また加算動作と同時に固定パターン
雑音の低減も行われ、これによりチップ面積の増加やコ
スト上昇を押さえることができる。また、請求項５に係
る発明によれば、垂直画素の信号の信号を反転アンプの
帰還容量に連続的に蓄積することができるため、ライン
メモリとなる帰還容量を持つ反転アンプを増加すること
なく任意行数の画素信号を加算することができ、また加
算動作と同時に固定パターン雑音の低減も行われ、更に
反転アンプのゲインを行毎に変更可能であるため、重み
付け加算などのエッジ強調の機能をもたせることができ
る。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の第１の実施の形態
を示す回路構成図である。

【図２】図１に示した実施の形態における加算機能を持
つノイズキャンセル回路の具体的構成例を示す回路構成
図である。

【図３】図２に示した加算機能を持つノイズキャンセル
回路における第３垂直信号線バッファの構成例を示す回
路構成図である。

【図４】第１の実施の形態の動作を説明するための駆動
タイミングチャートである。

【図５】本発明の第２の実施の形態の主要部である加算
機能を持つノイズキャンセル回路の構成を示す回路構成
図である。

【図６】本発明の第３の実施の形態の主要部である加算
機能を持つノイズキャンセル回路の構成を示す回路構成
図である。

【図７】第３の実施の形態の動作を説明するための駆動
タイミングチャートである。

【図８】本発明の第４の実施の形態を示す回路構成図で
ある。

【図９】図８に示した第４の実施の形態における反転ア
ンプの構成例を示す回路構成図である。

【図10】第４の実施の形態の動作を説明するための駆動
タイミングチャートである。

【図11】本発明の第５の実施の形態の主要部である加算
機能を持つノイズキャンセル回路の構成を示す回路構成
図である。

【図12】第５の実施の形態の動作を説明するための駆動
タイミングチャートである。

【図13】図８に示した第４の実施の形態の主要部である
加算機能を持つノイズキャンセル回路の変形例の構成を
示す回路構成図である。

【図14】図13に示した変形例の動作を説明するための駆
動タイミングチャートである。

【図15】従来の加算手段を持つ固体撮像装置の構成例を
示す回路構成図である。

【図16】図15に示した従来例の動作を説明するための駆
動タイミングチャートである。

【符号の説明】

１フォトダイオード２増幅トランジスタ３リセットトランジスタ４選択トランジスタ５画素電源６単位画素７垂直走査回路８−１，８−２，・・・第１垂直信号線９−１，９−２，・・・バイアス用トランジスタ 10 バイアス電流調整電圧線 11-(N)，11-(N+1), ・・リセット線 12-(N)，12-(N+1), ・・アドレス線 13−１，13−２，・・・ノイズキャンセル回路 14 変化成分検出回路 15 アナログ加算手段 16 メモリ 21 クランプ容量 22 第２垂直信号線 23 サンプルホールドトランジスタ 24 第３垂直信号線 25 ホールド容量 26 第３垂直信号線バッファ 27 クランプトランジスタ 28 初期化トランジスタ 31 クランプ線 32 サンプルホールド線 33 初期化線 34 基準電圧線 41−１，41−２，・・・列選択トランジスタ 42 水平信号線 43 水平走査回路 44 出力アンプ 71，72 差動入力段用トランジスタ 73，74 負荷用トランジスタ 75 電流源 76 電源 77 入力端子 78 出力端子 80 第２垂直信号線バッファ 81 第１のバッファ出力切替えトランジスタ 82 第２のバッファ出力切替えトランジスタ 83 第１のバッファ入力切替えトランジスタ 84 第２のバッファ入力切替えトランジスタ 85 第１のバッファ切替え線 86 第２のバッファ切替え線 91 反転アンプ 92 クランプトランジスタ 93 帰還容量 94 第４垂直信号線 95 第２のサンプルホールドトランジスタ 97−１，97−２，・・・ノイズキャンセル回路 98 クランプ線 99 サンプルホールド線 100 初期化線 101 基準電圧線 105 反転増幅トランジスタ 106 電流源 107 電源 108 入力端子 109 出力端子 111 第２のクランプ容量 112 クランプ容量選択トランジスタ 113 ゲイン切替え線

Claims

【特許請求の範囲】

【請求項１】光電変換部と該光電変換部の出力を増幅
して増幅信号を出力する増幅部とを含んだ単位画素を行
方向及び列方向に二次元的に配置した画素アレイと、列
方向に前記単位画素の増幅信号を伝達する複数の垂直信
号線と、前記画素アレイの各画素信号を読み出すための
垂直及び水平走査回路と、各列毎の垂直信号線に接続さ
れ少なくとも二つの前記単位画素の増幅信号の加算機能
を持つノイズキャンセル部とを備え、前記加算機能を持
つノイズキャンセル部は変化成分検出回路と加算回路と
ラインメモリを有し、該ラインメモリに保存されている
加算処理前のデータに対して前記増幅信号の変化成分を
アナログ的に加算処理し、加算処理後の出力を前記ライ
ンメモリに上書きするように構成されていることを特徴
とする固体撮像装置。
【請求項２】光電変換部と該光電変換部の出力を増幅
して増幅信号を出力する増幅部とを含んだ単位画素を行
方向及び列方向に二次元的に配置した画素アレイと、列
方向に前記単位画素の増幅信号を伝達する複数の垂直信
号線と、前記画素アレイの各画素信号を読み出すための
垂直及び水平走査回路と、各列毎の垂直信号線に接続さ
れ少なくとも二つの前記単位画素の増幅信号の加算機能
を持つノイズキャンセル部とを備え、前記加算機能を持
つノイズキャンセル部は、各列毎の前記垂直信号線に接
続されるクランプ手段と、該クランプ手段を介して前記
増幅信号を蓄積するサンプルホールド手段と、前記クラ
ンプ手段の垂直信号線と接続していない側に与える電圧
値を前記サンプルホールド手段の加算処理前における電
圧値とするフィードバック手段とで構成されていること
を特徴とする固体撮像装置。
【請求項３】前記加算機能を持つノイズキャンセル部
は、更に前記クランプ手段を介して得られる前記増幅信
号を低インピーダンス出力するバッファ手段を備え、前
記サンプルホールド手段は前記バッファ手段の出力電圧
を蓄積するように構成されていることを特徴とする請求
項２に係る固体撮像装置。
【請求項４】光電変換部と該光電変換部の出力を増幅
して増幅信号を出力する増幅部とを含んだ単位画素を行
方向及び列方向に二次元的に配置した画素アレイと、列
方向に前記単位画素の増幅信号を伝達する複数の垂直信
号線と、前記画素アレイの各画素信号を読み出すための
垂直及び水平走査回路と、各列毎の垂直信号線にクラン
プ手段と反転アンプを介して接続されるサンプルホール
ド手段を有し、少なくとも二つの前記単位画素の増幅信
号を前記反転アンプの帰還容量に加算する加算機能を持
つノイズキャンセル部とを備えていることを特徴とする
固体撮像装置。
【請求項５】前記加算機能を持つノイズキャンセル部
を構成する前記反転アンプは、該反転アンプの増幅率が
変更可能であり、少なくとも二つの前記単位画素の増幅
信号を前記反転アンプの帰還容量に重み付け加算する加
算機能を持つように構成されていることを特徴とする請
求項４に係る固体撮像装置。