JP2003008223A - Multilayer wiring substrate and method of manufacturing the same - Google Patents
Multilayer wiring substrate and method of manufacturing the sameInfo
- Publication number
- JP2003008223A JP2003008223A JP2001191959A JP2001191959A JP2003008223A JP 2003008223 A JP2003008223 A JP 2003008223A JP 2001191959 A JP2001191959 A JP 2001191959A JP 2001191959 A JP2001191959 A JP 2001191959A JP 2003008223 A JP2003008223 A JP 2003008223A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- insulating
- multilayer wiring
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laser Beam Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば、半導体素
子収納用パッケージなどの多層配線基板に好適な多層配
線基板およびその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-layer wiring board suitable for a multi-layer wiring board such as a package for accommodating semiconductor elements and a method for manufacturing the same.
【０００２】[0002]
【従来技術】近年、携帯情報端末の発達やコンピュータ
ーを持ち運んで操作するいわゆるモバイルコンピューテ
ィングの普及によって小型、薄型且つ高精細の配線基板
が求められる傾向にある。2. Description of the Related Art In recent years, with the development of portable information terminals and the popularization of so-called mobile computing in which a computer is carried and operated, there is a tendency for a small, thin, and high-definition wiring board.
【０００３】従来より、配線基板、例えば、半導体素子
を収納するパッケージに使用される配線基板として、高
密度の配線が可能なセラミック配線基板が多用されてい
る。このセラミック配線基板は、アルミナなどの絶縁基
板と、その表面に形成されたＷやＭｏ等の高融点金属か
らなる配線導体とから構成されるもので、この絶縁基板
の一部に凹部が形成され、この凹部に半導体素子が収納
され、蓋体によって凹部を気密に封止されるものであ
る。Conventionally, as a wiring board, for example, a wiring board used for a package accommodating semiconductor elements, a ceramic wiring board capable of high-density wiring has been widely used. This ceramic wiring board is composed of an insulating substrate such as alumina and a wiring conductor made of a refractory metal such as W or Mo formed on the surface of the insulating substrate. A recess is formed in a part of the insulating substrate. The semiconductor element is housed in this recess, and the recess is hermetically sealed by the lid.
【０００４】ところが、このようなセラミック配線基板
の絶縁基板を構成するセラミックスは、硬くて脆い性質
を有することから、製造工程又は搬送工程において、セ
ラミックスの欠けや割れ等が発生しやすく、半導体素子
の封止の気密性が損なわれることがあるために歩留まり
が低い等の問題があった。また、高温での焼成により焼
成収縮が生じるために、得られる基板に反り等の変形や
寸法のばらつき等が発生しやすいという問題があった。However, since the ceramics that constitute the insulating substrate of such a ceramic wiring board have the properties of being hard and brittle, chipping or cracking of the ceramics is likely to occur during the manufacturing process or the transporting process, and the semiconductor element Since the hermeticity of sealing may be impaired, there are problems such as low yield. In addition, there is a problem that since the baking shrinks due to baking at a high temperature, the obtained substrate is liable to be deformed such as warp or have a variation in dimensions.
【０００５】そこで、最近では、銅箔を接着した有機樹
脂を含む絶縁基板表面にエッチング法により微細な回路
を形成し、しかる後にこの基板を積層して多層化したプ
リント基板や、銅などの金属粉末を含むペーストを絶縁
層に印刷して配線層を形成した後、これを積層し、ある
いは積層後に、所望位置にマイクロドリルやパンチング
等によりビアホールを形成し、そのビア内壁にメッキ法
により金属を付着させて配線層を接続して多層化したプ
リント配線基板が提案されている。Therefore, recently, a fine circuit is formed on the surface of an insulating substrate containing an organic resin to which a copper foil is adhered by an etching method, and then this substrate is laminated to form a multilayer printed circuit board or a metal such as copper. After the paste containing the powder is printed on the insulating layer to form the wiring layer, this is laminated, or after lamination, a via hole is formed at a desired position by microdrilling or punching, and a metal is formed on the inner wall of the via by a plating method. There has been proposed a printed wiring board in which wiring layers are attached and connected to form a multilayer.
【０００６】このようなプリント配線基板においては、
その強度を高めるために有機樹脂に対して球状あるいは
繊維状の無機材料を分散させた絶縁基板も提案されてい
る。また、配線基板を小型化するために、ビアホール導
体の径を小径化、狭ピッチ化すること、ビアホール導体
を任意位置に配置できること、配線の微細化、多層化が
求められている。In such a printed wiring board,
In order to increase the strength, an insulating substrate in which a spherical or fibrous inorganic material is dispersed in an organic resin has also been proposed. Further, in order to reduce the size of the wiring board, it is required to reduce the diameter of the via-hole conductor and to reduce the pitch thereof, to arrange the via-hole conductor at an arbitrary position, to miniaturize the wiring, and to increase the number of layers.
【０００７】このようなプリント配線板の多層化、配線
の微細化の要求に対応して、最近では、各絶縁層に対し
て貫通孔を形成し、その貫通孔内に低抵抗金属粉末を含
む導体ペーストを充填してビアホール導体を形成した
後、配線回路層を形成し、それらを積層して多層配線化
した配線基板が検討されている。In response to such demands for multilayered printed wiring boards and fine wiring, recently, through holes are formed in each insulating layer, and low resistance metal powder is contained in the through holes. A wiring board in which a conductor paste is filled to form a via-hole conductor, a wiring circuit layer is formed, and these are laminated to form a multilayer wiring is under study.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、マイク
ロドリルやパンチングを用いて孔を開ける方法では、ド
リル径あるいはパンチ径は最小０．１５ｍｍ程度であ
り、要求される微細加工には適していなかった。特に、
有機樹脂に対して繊維状の無機材料を分散させた絶縁層
に対してマイクロドリルやパンチングを用いて孔を開け
る場合、ビアホールの径が小さくなると孔開け加工中に
ドリルまたはパンチング用ピンが繊維間に入り込み折れ
てしまうという問題があった。However, in the method of making a hole by using a microdrill or punching, the diameter of the drill or the diameter of the punch is about 0.15 mm at the minimum, which is not suitable for the required fine processing. In particular,
When using a microdrill or punch to make a hole in an insulating layer in which a fibrous inorganic material is dispersed in an organic resin, if the diameter of the via hole becomes smaller, the drill or punching pin may become There was a problem of getting in and breaking.
【０００９】また、レーザー光照射によりビアホールを
形成する場合、レーザー光の光径を制御することにより
その径を任意に調整できる点で微細なホールの形成には
非常に有利である。Further, when a via hole is formed by laser light irradiation, it is very advantageous for forming a fine hole in that the diameter can be arbitrarily adjusted by controlling the diameter of the laser light.
【００１０】ところが、レーザー光が照射される部分は
加熱により分解除去されるが、特に絶縁層表面近傍にお
いて照射部の周辺部分もレーザー光の影響を受けるため
表面が分解され、貫通孔の形状は、特にレーザー光入射
側の絶縁層表面近傍のみ径が大きくなっていた。即ち、
貫通孔の孔径が設計値から大きく外れることになり、こ
の部分に導電性物質を充填すると、場合によっては近接
するビアホール導体間で短絡が発生し、回路パターン間
の短絡不良の原因となっていた。このため、貫通孔のピ
ッチを広くしなければならず微細配線化できないという
問題があった。However, the portion irradiated with laser light is decomposed and removed by heating, but the peripheral portion of the irradiated portion is also affected by the laser light, especially near the surface of the insulating layer, so that the surface is decomposed and the shape of the through hole is changed. Especially, the diameter was increased only near the surface of the insulating layer on the laser light incident side. That is,
The hole diameter of the through hole greatly deviated from the design value, and if a conductive material was filled in this part, a short circuit could occur between adjacent via hole conductors in some cases, causing a short circuit defect between circuit patterns. . For this reason, there is a problem that the pitch of the through holes must be widened and the fine wiring cannot be realized.
【００１１】したがって、本発明は、前記絶縁層に形成
されるビアホールの寸法精度を高め、ビアホール径の微
小化、狭ピッチ化、及び微細配線化が可能で、信頼性に
優れる情報端末やモバイルコンピューターに最適な小
型、薄型且つ高精細の配線基板およびその製造方法を提
供することを目的とするものである。Therefore, according to the present invention, the dimensional accuracy of the via hole formed in the insulating layer can be improved, the via hole diameter can be made smaller, the pitch can be made smaller, and the fine wiring can be made. It is an object of the present invention to provide a small-sized, thin, high-definition wiring board and a method for manufacturing the same, which are optimum for the above.
【００１２】[0012]
【課題を解決するための手段】本発明者らは、上記のよ
うな課題について鋭意検討した結果、レーザーなどの光
線によって有機樹脂を含む絶縁層に貫通孔を形成する場
合に、その絶縁層の光透過率を０．８以下とすることに
よって絶縁層表面近傍のレーザー光照射部近傍の径の変
化、変形および変質のない寸法精度の高い貫通孔が形成
できることによって、非常に精度の高いビアホール導体
を形成できることを見いだし、本発明に至った。As a result of intensive studies on the above problems, the present inventors have found that when a through hole is formed in an insulating layer containing an organic resin by a light beam such as a laser, the insulating layer By setting the light transmittance to 0.8 or less, it is possible to form a through hole with a high dimensional accuracy without a change in diameter, deformation, or alteration near the laser light irradiation portion near the surface of the insulating layer. The present invention has been completed, and the present invention has been completed.
【００１３】即ち、本発明の多層配線基板は、少なくと
も有機樹脂を有する絶縁層を積層してなる絶縁基板と、
前記絶縁基板表面および絶縁層間に形成された配線回路
層と、配線回路層間を接続するために絶縁層を貫通して
形成されたビアホール導体とを具備してなり、前記絶縁
層の波長１５０〜６００ｎｍの紫外光に対する光透過率
が０．８以下であることを特徴とするものである。That is, the multilayer wiring board of the present invention comprises an insulating substrate formed by stacking at least insulating layers containing an organic resin,
A wiring circuit layer formed between the surface of the insulating substrate and the insulating layer; and a via-hole conductor formed through the insulating layer to connect the wiring circuit layers, the insulating layer having a wavelength of 150 to 600 nm. The light transmittance of the ultraviolet light of 0.8 is 0.8 or less.
【００１４】また、本発明の多層配線基板の製造方法に
よれば、（ａ）未硬化の熱硬化性樹脂を含有する絶縁シ
ートを作製する工程と、（ｂ）波長１５０〜６００ｎｍ
の紫外光の照射によって前記絶縁シートを貫通するビア
ホールを形成する工程と、（ｃ）前記貫通孔内に金属を
主成分とする導体ペーストを充填してビアホール導体を
形成する工程と、（ｄ）ビアホール導体が形成された絶
縁シート表面に配線回路層を形成する工程と、（ｅ）前
記（ａ）〜（ｄ）工程を複数回繰り返し、これらを位置
合せ後，積層する工程と、（ｆ）これらを加熱、加圧し
て硬化する工程を具備するものであって、前記絶縁シー
トの前記紫外光に対する光透過率が０．８以下であるこ
とを特徴とするものである。According to the method for manufacturing a multilayer wiring board of the present invention, (a) a step of producing an insulating sheet containing an uncured thermosetting resin, and (b) a wavelength of 150 to 600 nm.
Forming a via hole penetrating the insulating sheet by irradiating the ultraviolet light, (c) forming a via hole conductor by filling the through hole with a conductive paste containing a metal as a main component, and (d) A step of forming a wiring circuit layer on the surface of the insulating sheet on which the via-hole conductor is formed, (e) a step of repeating the steps (a) to (d) a plurality of times, aligning these, and then laminating, (f) The method is characterized by comprising a step of heating and pressing these to cure them, and the light transmittance of the insulating sheet to the ultraviolet light is 0.8 or less.
【００１５】なお、上記の本発明においては、前記絶縁
層は、ＵＶ吸収剤を含むことが望ましく、また、前記配
線回路層は金属箔からなることが望ましく、転写法によ
って形成することが工程の簡略化および配線回路層の低
抵抗化の上で望ましい。In the present invention, the insulating layer preferably contains a UV absorber, the wiring circuit layer is preferably made of a metal foil, and the insulating layer is formed by a transfer method. It is desirable in terms of simplification and low resistance of the wiring circuit layer.
【００１６】[0016]
【発明の実施の形態】図１は、本発明における多層配線
基板の一例を示す概略断面図である。図１に示すよう
に、本発明の多層配線基板１は、少なくとも有機樹脂を
含有する絶縁層２ａ〜２ｄを積層して絶縁基板２が形成
されており、絶縁基板２表面や絶縁層間には、配線回路
層３が被着形成されている。そして、異なる層に形成さ
れた配線回路層３同士は、絶縁層２ａ〜２ｄを貫通して
形成された貫通孔内に導体を充填して形成されたビアホ
ール導体４によって電気的に接続されている。1 is a schematic sectional view showing an example of a multilayer wiring board according to the present invention. As shown in FIG. 1, a multilayer wiring board 1 of the present invention has an insulating substrate 2 formed by laminating insulating layers 2a to 2d containing at least an organic resin. The wiring circuit layer 3 is formed by deposition. The wiring circuit layers 3 formed in different layers are electrically connected to each other by a via-hole conductor 4 formed by filling a conductor in a through hole formed through the insulating layers 2a to 2d. .
【００１７】絶縁層２ａ〜２ｄを形成する材料として
は、少なくとも有機樹脂を含有するもので、エポキシ系
樹脂、トリアジン系樹脂、ポリブタジエン系樹脂、フェ
ノール樹脂、フッ素系樹脂、ジアリルフタレート系樹
脂、ポリイミド系樹脂等一般に回路基板に使用される樹
脂が用いられるが、特に、ＰＰＥ（ポリフェニレンエー
テル）、ＢＴレジン（ビスマレイミドトリアジン）、エ
ポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール
樹脂、ポリアミドビスマレイミド樹脂が望ましく、とり
わけ原料として室温でワニス状になる熱硬化性樹脂であ
ることが望ましい。The material for forming the insulating layers 2a to 2d contains at least an organic resin, and is an epoxy resin, a triazine resin, a polybutadiene resin, a phenol resin, a fluorine resin, a diallyl phthalate resin, a polyimide resin. Resins such as resins generally used for circuit boards are used, but PPE (polyphenylene ether), BT resin (bismaleimide triazine), epoxy resin, polyimide resin, fluororesin, phenol resin, polyamide bismaleimide resin are particularly preferable. In particular, a thermosetting resin which becomes a varnish at room temperature is desirable as a raw material.
【００１８】また、この絶縁層には、上記の有機樹脂以
外に、繊維状のフィラー成分を含有させてもよい。例え
ば、織布または不織布としてガラス繊維に上記樹脂を含
有させたものが強度を高める上で望ましい。特に、均一
な貫通孔を形成するためには、織布の繊維の一部をほぐ
し織布の厚さを均一にする開繊したものであることが望
ましい。また、繊維状フィラーは、絶縁層中に３０〜７
０体積％の割合で含まれることが望ましい。In addition to the above organic resin, the insulating layer may contain a fibrous filler component. For example, a woven or non-woven fabric in which the above resin is contained in glass fiber is desirable for increasing the strength. In particular, in order to form a uniform through hole, it is desirable that the woven cloth is opened so that a part of the fibers of the woven cloth is loosened and the thickness of the woven cloth is made uniform. In addition, the fibrous filler is 30 to 7 in the insulating layer.
It is desirable that the content is 0% by volume.
【００１９】さらに、絶縁層２ａ〜２ｄの強度を高める
ために、上記有機樹脂に無機質粉末のフィラーを添加す
ることもできる。無機質フィラーとしては、ＳｉＯ2、
Ａｌ2Ｏ3、ＡｌＮ等が好適に用いられ、フィラーの形状
は平均粒径が１０μｍ以下、特に５μｍ以下、最適には
２μｍ以下の略球形状の粉末が用いられる。また、場合
によっては、高誘電率の無機質フィラーを用いることに
よって、絶縁層２ａ〜２ｄ、４の誘電率を高めることも
可能である。さらに、有機樹脂と無機質フィラーとの体
積比率を８５：１５〜１５：８５の比率範囲で適宜配合
することにより、絶縁層２ａ〜２ｄの熱膨張係数を調整
することができる。Further, in order to increase the strength of the insulating layers 2a to 2d, a filler of inorganic powder can be added to the above organic resin. As the inorganic filler, SiO 2 ,
Al 2 O 3 , AlN and the like are preferably used, and the shape of the filler is a substantially spherical powder having an average particle size of 10 μm or less, particularly 5 μm or less, and most preferably 2 μm or less. Further, in some cases, it is possible to increase the dielectric constant of the insulating layers 2a to 2d and 4 by using an inorganic filler having a high dielectric constant. Further, the thermal expansion coefficient of the insulating layers 2a to 2d can be adjusted by appropriately mixing the volume ratio of the organic resin and the inorganic filler in the ratio range of 85:15 to 15:85.
【００２０】このようにして成形された絶縁層２ａ〜２
ｄ、特にビアホール導体４が形成された絶縁層２ａ〜２
ｄは光の透過率、特に波長が１５０〜６００ｎｍの紫外
光に対する光透過率が０．８以下、好適には０．６５以
下、最適には０．５以下になるようにすることが重要で
ある。なぜなら、光の透過率が０．８を超えると、この
絶縁層に対して貫通孔を形成する場合に微小径の貫通孔
を形成することができないか、できても加工に時間がか
かるためである。The insulating layers 2a to 2 molded in this way
d, particularly the insulating layers 2a to 2 on which the via-hole conductor 4 is formed
It is important that d is a light transmittance, particularly 0.8 or less, preferably 0.65 or less, and most preferably 0.5 or less for ultraviolet light having a wavelength of 150 to 600 nm. is there. This is because when the light transmittance exceeds 0.8, it is not possible to form a through hole having a minute diameter when forming a through hole in this insulating layer, or even if it is possible, it takes time to process. is there.
【００２１】光の透過率は、絶縁層を形成する材料の分
子構造による結合の光の吸収特性によって大きく影響さ
れることから、前記光透過率を０．８以下とするために
は、この絶縁層中に所定のＵＶ吸収剤を添加することに
よって、光透過率を自由に調整できる。例えば、ＵＶ吸
収剤を添加しない場合、絶縁層の光透過率は約０．９程
度であるが、ＵＶ吸収剤の添加量を増加するに従い、光
透過率を小さくすることができる。Since the light transmittance is greatly affected by the light absorption characteristic of the bond due to the molecular structure of the material forming the insulating layer, in order to reduce the light transmittance to 0.8 or less, The light transmittance can be freely adjusted by adding a predetermined UV absorber in the layer. For example, when the UV absorber is not added, the light transmittance of the insulating layer is about 0.9, but the light transmittance can be reduced as the amount of the UV absorber added is increased.
【００２２】一方、配線回路層３は、銅、アルミニウ
ム、金、銀等の低抵抗金属からなり、特にこれらの金属
を含む金属箔から形成されることが望ましい。On the other hand, the wiring circuit layer 3 is made of a low resistance metal such as copper, aluminum, gold and silver, and is preferably formed of a metal foil containing these metals.
【００２３】また、ビアホール導体４は、例えば、銅、
アルミニウム、金、銀等の群から選ばれる少なくとも１
種、または２種以上の合金を主体とする低抵抗金属粉末
を含む導体から形成される。低抵抗金属としては、特に
銅または銅を含む合金が望ましく、充填される低抵抗金
属粉末は、平均粒径が０．１〜１０μｍのものが望まし
い。The via-hole conductor 4 is made of copper, for example.
At least one selected from the group consisting of aluminum, gold, silver, etc.
It is formed from a conductor containing a low resistance metal powder mainly composed of one kind or two or more kinds of alloys. The low resistance metal is preferably copper or an alloy containing copper, and the low resistance metal powder to be filled preferably has an average particle size of 0.1 to 10 μm.
【００２４】また、場合によっては、上記の金属以外
に、回路の抵抗調整のためにＮｉ−Ｃｒ合金などの高抵
抗の金属を混合、又は合金化しても良い。更に低抵抗化
のために、前記低抵抗金属よりも低融点の金属、例え
ば、半田、錫等の低融点金属を導体組成物中に含んでも
よい。また、ビアホール導体中には、上記の抵抵抗金属
以外に、金属粉末間の結合材として、あるいは金属粉末
の充填性を向上させるために結合剤及び溶剤が添加され
る。In addition to the above metals, a high resistance metal such as a Ni—Cr alloy may be mixed or alloyed in addition to the above metals in some cases. In order to further reduce the resistance, a metal having a lower melting point than the low resistance metal, for example, a low melting point metal such as solder or tin may be included in the conductor composition. In addition to the above resistance metal, a binder and a solvent are added to the via-hole conductor as a binder between metal powders or in order to improve the filling property of the metal powders.
【００２５】さらに、図１の多層配線基板においては、
絶縁層２ａ〜２ｄ、配線回路層３を交互に積層して多層
配線基板が形成されたものであるが、その絶縁層２ａ〜
２ｄの内部に位置する一部の絶縁層がガラス繊維含有絶
縁層からなることが望ましい。ガラス繊維を含浸させた
有機樹脂の吸湿率は０．２％であり、アラミド繊維を含
浸したものの吸湿率が２〜３％であり、ガラス繊維の方
が耐吸湿性が高い。また、絶縁層２ａ〜２ｄに対して最
外層に無機質フィラー粉末を含有する有機樹脂からなる
絶縁層を用いると更に耐吸湿性が向上する。なお、この
最外層の厚みは、１０〜１００μｍ、１０〜７５μｍで
あることが望ましく、更に１０〜５０μｍであることが
好適である次に、上記の配線基板を用いた多層配線基板
の製造方法について図２の製造工程図に基づいて説明す
る。Furthermore, in the multilayer wiring board of FIG.
The insulating layers 2a to 2d and the wiring circuit layer 3 are alternately laminated to form a multilayer wiring board.
It is desirable that a part of the insulating layer located inside 2d is made of a glass fiber-containing insulating layer. The moisture absorption rate of the organic resin impregnated with glass fiber is 0.2%, the moisture absorption rate of the resin impregnated with aramid fiber is 2-3%, and the glass fiber has higher moisture absorption resistance. Further, when an insulating layer made of an organic resin containing an inorganic filler powder is used as the outermost layer with respect to the insulating layers 2a to 2d, the moisture absorption resistance is further improved. The outermost layer preferably has a thickness of 10 to 100 μm and 10 to 75 μm, and more preferably 10 to 50 μm. Next, a method for manufacturing a multilayer wiring board using the above wiring board will be described. A description will be given based on the manufacturing process diagram of FIG.
【００２６】（ａ）まず、熱硬化性樹脂を含む絶縁シー
ト６を作製する。この絶縁シート６は、例えば、熱硬化
性樹脂と無機質フィラー粉末との混合物からなるスラリ
ーをドクターブレード法等によってシート状に成形した
もの、あるいはガラス繊維体中に熱硬化性樹脂を含浸さ
せた市販のものが好適に使用される。この絶縁シート
は、厚みは２０〜１５０μｍが適当である。(A) First, an insulating sheet 6 containing a thermosetting resin is prepared. The insulating sheet 6 is, for example, a slurry formed of a mixture of a thermosetting resin and an inorganic filler powder formed into a sheet by a doctor blade method, or a commercially available glass fiber body impregnated with the thermosetting resin. Those of are preferably used. A suitable thickness of this insulating sheet is 20 to 150 μm.
【００２７】（ｂ）次に、上記絶縁シート６に対して、
レーザー光７により直径０．０２〜０．３ｍｍ程度の貫
通孔８を形成する。この時、形成される貫通孔８の形状
は、レーザー光７の径方向のエネルギー分布およびレー
ザー光７照射時に発生する熱の伝導及び被加工物がレー
ザー光を吸収して分子間、原子間結合を解離するアブレ
ーションにより、必然的にレーザー光７入射側の絶縁シ
ート６表面の孔径がレーザー光の孔径に対して大きくな
る。貫通孔８の形成に使用されるレーザー光は、炭酸ガ
スレーザー、ＹＡＧレーザーおよびエキシマレーザー等
の公知の方法が知られているが、本発明によれば、微小
径ビアホール径を狭ピッチで加工するために、１５０〜
６００ｎｍの波長をもつＵＶ−ＹＡＧレーザー、エキシ
マレーザー、中でもＵＶ−ＹＡＧレーザーを用いる。(B) Next, with respect to the insulating sheet 6,
A through hole 8 having a diameter of about 0.02 to 0.3 mm is formed by the laser light 7. At this time, the shape of the through-hole 8 formed is such that the energy distribution in the radial direction of the laser light 7 and the conduction of heat generated when the laser light 7 is irradiated and the workpiece absorbs the laser light to form intermolecular or interatomic bonds. Due to the ablation that dissociates the laser light, the hole diameter of the surface of the insulating sheet 6 on the laser light 7 incident side becomes larger than the hole diameter of the laser light. Known methods such as carbon dioxide gas laser, YAG laser, and excimer laser are known as the laser light used for forming the through holes 8. According to the present invention, a minute via hole diameter is processed at a narrow pitch. For 150 ~
A UV-YAG laser having a wavelength of 600 nm, an excimer laser, and particularly a UV-YAG laser is used.
【００２８】（ｃ）そして、形成した貫通孔８に対し
て、導体ペーストを充填してビアホール導体９を形成す
る。貫通孔８に充填される導体ペーストは、前述した低
抵抗金属粉末１００重量部に対して、エポキシ、セルロ
ース等の有機樹脂を０．１〜５重量部、酢酸ブチル、イ
ソプロピルアルコール、オクタノール、テルピネオール
等の溶剤を４〜１０重量部の組成からなることが望まし
い。また、該ペーストには、前記樹脂中に含まれる溶
剤、硬化剤又は／及び貫通孔を形成した樹脂をペースト
に添加したものが好適である。所望によっては、貫通孔
８に導体ペーストを充填した後、６０〜１５０℃で加熱
処理を行い、ペースト中の溶剤および樹脂分を分解、揮
散除去することもできる。(C) Then, the formed through-hole 8 is filled with a conductor paste to form a via-hole conductor 9. The conductive paste filled in the through holes 8 is 0.1 to 5 parts by weight of an organic resin such as epoxy or cellulose, butyl acetate, isopropyl alcohol, octanol, terpineol, etc. with respect to 100 parts by weight of the low resistance metal powder described above. It is desirable that the solvent is composed of 4 to 10 parts by weight. Further, as the paste, it is preferable to add a solvent, a curing agent, and / or a resin having through-holes contained in the resin to the paste. If desired, after filling the through holes 8 with the conductor paste, heat treatment may be performed at 60 to 150 ° C. to decompose and volatilize and remove the solvent and resin components in the paste.
【００２９】（ｄ）次に、ビアホール導体９を形成した
絶縁シート６の表面に、配線回路層１０を形成する。配
線回路層１０の形成には、１）銅等の金属箔を転写フィ
ルム９に接着剤で貼りつけ、回路パターンのレジストを
形成して酸等によって不要な部分をエッチング除去した
回路パターンを絶縁シート表面に転写する方法、２）予
め回路パターンに打ち抜きした金属箔を絶縁シート表面
に貼りつける方法、３）絶縁シート表面に金属箔を貼り
つけた後、エッチング処理して回路パターンに加工する
方法が挙げられるが、この中でも、１）の転写法は、配
線回路層のパターン形成を絶縁シートの作製と平行して
行うことができるために製造工程が簡略化でき、しかも
微細な回路パターンの形成が可能である。(D) Next, the wiring circuit layer 10 is formed on the surface of the insulating sheet 6 on which the via-hole conductor 9 is formed. In forming the wiring circuit layer 10, 1) a metal foil such as copper is attached to the transfer film 9 with an adhesive, a resist for the circuit pattern is formed, and an unnecessary portion is removed by etching with an acid or the like to form an insulating sheet. A method of transferring to the surface, 2) a method of pasting a metal foil punched into a circuit pattern in advance on the surface of the insulating sheet, and 3) a method of pasting the metal foil on the surface of the insulating sheet and then etching it into a circuit pattern. Among them, the transfer method of 1) can simplify the manufacturing process because the pattern formation of the wiring circuit layer can be performed in parallel with the production of the insulating sheet, and can form a fine circuit pattern. It is possible.
【００３０】なお、転写にあたっては、配線回路層１０
を２．５〜５．０ＭＰａの圧力を付与することによって
配線回路層１０を絶縁シート６の表面に埋設することが
できる結果、表面の平滑性を高めることができる。In the transfer, the wiring circuit layer 10
By applying a pressure of 2.5 to 5.0 MPa, the wiring circuit layer 10 can be embedded in the surface of the insulating sheet 6, and as a result, the smoothness of the surface can be improved.
【００３１】（ｅ）次に、上記のようにして、ビアホー
ル導体９および配線回路層１０が形成された絶縁シート
６を所望の層数で積層する。(E) Next, as described above, the insulating sheets 6 on which the via-hole conductors 9 and the wiring circuit layers 10 are formed are laminated in a desired number of layers.
【００３２】（ｆ）そして、最終的にその積層物を１５
０〜３００℃の絶縁シート６中の熱硬化性樹脂が完全に
硬化する温度に加熱して絶縁シートを熱硬化性樹脂を完
全に硬化させることによって多層配線基板を作製するこ
とができる。(F) Finally, the laminate is
A multilayer wiring board can be prepared by heating the insulating sheet to a temperature at which the thermosetting resin in the insulating sheet 6 is completely cured at 0 to 300 ° C. to completely cure the thermosetting resin.
【００３３】本発明によれば、絶縁シートの貫通孔を形
成する紫外光に対する光透過率を０．８以下とすること
によって、微細な貫通孔を形成することができ、特に最
終的に直径が７５μｍ以下のビアホール導体を形成でき
るために、シリコンチップのＩ／Ｏパッドの密度が増加
しパッド間の距離が２００μｍ以下になった場合でも必
要な回路を形成できる。According to the present invention, a fine through hole can be formed by setting the light transmittance for the ultraviolet light forming the through hole of the insulating sheet to 0.8 or less, and in particular, the final diameter is Since the via-hole conductor of 75 μm or less can be formed, a necessary circuit can be formed even when the density of I / O pads of the silicon chip is increased and the distance between the pads is 200 μm or less.
【００３４】[0034]
【実施例】実施例１
Ａ−ＰＰＥ（熱硬化型ポリフェニレンエーテル）樹脂
（熱膨張率測定によるガラス転移点１６５〜１８５℃）
を含むスラリー（溶媒トルエン）をガラス織布に含浸さ
せた後、乾燥させ、表１に示す厚みの絶縁シートを準備
した。なお、絶縁シートにおける熱硬化性樹脂とＳｉＯ
2含有比率は、Ａ−ＰＰＥ樹脂５０体積％、ガラス織布
５０体積％とした。また、この樹脂中にＵＶ吸収剤とし
て２−ヒドロキシ−４−オクトキシベンゾフェノンを表
１に示す比率で混合し、光透過率の異なる数種の絶縁シ
ートを作製した。EXAMPLES Example 1 A-PPE (thermosetting polyphenylene ether) resin (glass transition point 165 to 185 ° C. measured by coefficient of thermal expansion)
A glass woven cloth was impregnated with a slurry containing toluene (solvent toluene) and then dried to prepare an insulating sheet having a thickness shown in Table 1. The thermosetting resin and SiO in the insulating sheet
2 The content ratio was 50% by volume of A-PPE resin and 50% by volume of glass woven fabric. Further, 2-hydroxy-4-octoxybenzophenone as a UV absorber was mixed in this resin at a ratio shown in Table 1 to prepare several kinds of insulating sheets having different light transmittances.
【００３５】そして作製した絶縁シートに対して、波長
３５５ｎｍに対する光透過率を測定した。The light transmittance of the produced insulating sheet at a wavelength of 355 nm was measured.
【００３６】そして、この絶縁シートにＵＶ−ＹＡＧレ
ーザー（波長３５５ｎｍ）を用い、３０μＪ、８０ショ
ットのレーザー照射条件で直径が５０μｍの貫通孔を形
成し、その貫通孔内に表面に銀メッキを施した銅粉末を
含む導体ペーストをスクリーン印刷法によって充填して
ビアホール導体を形成した。Then, a UV-YAG laser (wavelength 355 nm) was used for this insulating sheet to form a through hole having a diameter of 50 μm under a laser irradiation condition of 30 μJ and 80 shots, and the surface of the through hole was silver-plated. The via-hole conductor was formed by filling the conductor paste containing the above copper powder by a screen printing method.
【００３７】一方、ポリエチレンテレフタレート（ＰＥ
Ｔ）樹脂からなる転写シートの表面に接着剤を塗布して
粘着性をもたせ、厚さ１２μｍ、表面粗さ０．８μｍの
銅箔を一面に接着した。その後、フォトレジストを塗布
し露光現像を行った後、これを塩化第二鉄溶液中に浸漬
して非パターン部をエッチング除去して配線回路層を形
成した。なお、作製した配線回路層は、線幅が３０μ
ｍ、配線と配線との間隔が３０μｍとした。On the other hand, polyethylene terephthalate (PE
T) An adhesive was applied to the surface of a transfer sheet made of a resin to make it sticky, and a copper foil having a thickness of 12 μm and a surface roughness of 0.8 μm was adhered to one surface. Then, after applying a photoresist and performing exposure and development, this was immersed in a ferric chloride solution and the non-patterned portion was removed by etching to form a wiring circuit layer. The manufactured wiring circuit layer has a line width of 30 μm.
The distance between the wirings was 30 μm.
【００３８】そして、前記ビアホール導体が形成された
絶縁シート表面に配線回路層が形成された転写シートを
重ね合わせて１３０℃、３分、５ＭＰａで圧着した後、
転写シートのみを剥離して配線回路層を絶縁シート表面
に転写した。なお配線回路層は絶縁シート表面に埋め込
まれていた。Then, a transfer sheet having a wiring circuit layer formed thereon is superposed on the surface of the insulating sheet having the via-hole conductor formed thereon, and the sheets are pressure-bonded at 130 ° C. for 3 minutes at 5 MPa.
Only the transfer sheet was peeled off to transfer the wiring circuit layer to the surface of the insulating sheet. The wiring circuit layer was embedded in the surface of the insulating sheet.
【００３９】同様にして、ビアホール導体および配線回
路層が形成された絶縁シート４層を重ね合わせ、２４０
℃、１時間、５ＭＰａで加熱加圧積層硬化し、多層配線
基板を作製した。Similarly, four layers of the insulating sheets having the via-hole conductor and the wiring circuit layer formed thereon are stacked, and 240
By heating and pressurizing and laminating at 5 ° C. for 1 hour at 5 MPa, a multilayer wiring board was produced.
【００４０】実施例２
Ａ−ＰＰＥ（熱硬化型ポリフェニレンエーテル）樹脂
（熱膨張率測定によるガラス転移点１６５〜１８５℃）
とＳｉＯ2粉末（平均粒径０．７μｍ）を含むスラリー
（溶媒トルエン）をドクターブレードで塗工、乾燥さ
せ、表１に示す厚みの絶縁シートを作製した。なお、絶
縁シートの熱硬化性樹脂とＳｉＯ2との含有比率は、Ａ
−ＰＰＥ樹脂５０体積％、ＳｉＯ2粉末５０体積％とし
た。また、この樹脂中にＵＶ吸収剤として２−ヒドロキ
シ−４−オクトキシベンゾフェノンを表１に示す比率で
混合し、光透過率の異なる数種の絶縁シートを作製し
た。Example 2 A-PPE (thermosetting polyphenylene ether) resin (glass transition point 165 to 185 ° C. measured by coefficient of thermal expansion)
Slurry (solvent toluene) containing and SiO 2 powder (average particle size 0.7 μm) was applied with a doctor blade and dried to produce an insulating sheet having a thickness shown in Table 1. The content ratio of thermosetting resin and SiO 2 in the insulating sheet is A
-PPE resin 50 vol%, and the SiO 2 powder 50% by volume. Further, 2-hydroxy-4-octoxybenzophenone as a UV absorber was mixed in this resin at a ratio shown in Table 1 to prepare several kinds of insulating sheets having different light transmittances.
【００４１】この絶縁シートに対して、実施例１と同様
の方法でビアホール導体の形成、配線回路層の形成を行
い、積層、一括熱硬化処理を施して多層配線基板を作製
した。A via-hole conductor was formed and a wiring circuit layer was formed on this insulating sheet in the same manner as in Example 1, and laminated and collectively heat-cured to produce a multilayer wiring board.
【００４２】実施例１、２で得られた多層配線基板につ
いて、ビアホール導体を挟む配線回路層間の抵抗測定を
行なった。また、実体顕微鏡を用い、ビアホール導体の
一方の端面側の直径ｄ１および他方の端面側の直径ｄ２
の測定を行い、ｄ２／ｄ１の比率を求めた。For the multilayer wiring boards obtained in Examples 1 and 2, the resistance between the wiring circuit layers sandwiching the via-hole conductor was measured. Also, using a stereoscopic microscope, the diameter d1 on one end face side of the via-hole conductor and the diameter d2 on the other end face side
Was measured to determine the ratio of d2 / d1.
【００４３】さらに、ビア良品率については、ビアホー
ル加工後、顕微鏡で観察し、加工屑付着がないこと、ｄ
２／ｄ１が０．７以上であること、硬化後のビアホール
導体抵抗が１×１０5Ωｃｍ以下であることを満たすビ
アホール導体の全ビアホール導体数に対する比率を評価
した。結果は表１に示した。Further, regarding the yield rate of vias, after the via hole processing, it is observed with a microscope that no processing waste adheres, d
The ratio of the via-hole conductors to the total number of via-hole conductors satisfying 2 / d1 of 0.7 or more and the cured via-hole conductor resistance of 1 × 10 5 Ωcm or less was evaluated. The results are shown in Table 1.
【００４４】[0044]
【表１】 [Table 1]
【００４５】表１の結果に示すように、本発明の多層配
線基板は、上記の判定基準を満たし、導体ペースト充填
不良、導通不良、絶縁シートのデラミネーション等の不
良のない、良好な結果を得た。これに対して、光透過率
が０．８よりも大きい試料では、加工屑の付着、ビアホ
ール径の比が大きく、またビアホール導体の抵抗が大き
くなるなどの問題が発生し、ビアホール良品率が低いも
のであった。As shown in the results of Table 1, the multilayer wiring board of the present invention satisfies the above-mentioned criteria and is free from defects such as defective filling of the conductive paste, defective conduction, and delamination of the insulating sheet. Obtained. On the other hand, in the sample having a light transmittance of more than 0.8, problems such as adhesion of processing dust, large ratio of via hole diameter, and increase in resistance of via hole conductor occur, resulting in low yield rate of via hole. It was a thing.
【００４６】[0046]
【発明の効果】以上詳述したとおり、本発明によれば、
絶縁シートの貫通孔を形成する時の紫外光に対する光透
過率を制御することによって、寸法精度の高い貫通孔を
形成することができ、それによってビアホール導体の精
度を高め、微細な回路を有する高い信頼性を有する多層
配線基板を提供することができる。As described in detail above, according to the present invention,
By controlling the light transmittance to ultraviolet light when forming the through hole of the insulating sheet, it is possible to form the through hole with high dimensional accuracy, thereby improving the accuracy of the via-hole conductor and providing a fine circuit. It is possible to provide a reliable multilayer wiring board.
【図１】本発明の多層配線基板の概略断面図である。FIG. 1 is a schematic cross-sectional view of a multilayer wiring board of the present invention.
【図２】本発明の多層配線基板の製造方法を説明するた
めの図である。FIG. 2 is a diagram illustrating a method for manufacturing a multilayer wiring board according to the present invention.
１ 多層配線基板 ２ 絶縁基板 ３ 配線回路層 ４ ビアホール導体 1 Multilayer wiring board 2 insulating substrate 3 wiring circuit layer 4 Via hole conductor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/14 Ｈ０５Ｋ 3/00 Ｎ Ｈ０５Ｋ 3/00 3/20 Ａ 3/20 Ｂ２３Ｋ 101:42 // Ｂ２３Ｋ 101:42 Ｈ０１Ｌ 23/14 Ｒ Ｆターム(参考） 4E068 AF01 DA11 5E343 AA02 AA32 BB24 BB67 BB72 DD02 DD56 DD62 DD76 GG06 GG08 5E346 AA05 AA12 AA15 AA22 AA32 AA43 AA51 BB16 CC02 CC32 DD02 DD12 DD32 EE06 EE07 EE09 EE13 FF01 FF18 GG15 GG19 GG22 GG28 HH11 HH25 HH26 HH31 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 23/14 H05K 3/00 N H05K 3/00 3/20 A 3/20 B23K 101: 42 // B23K 101: 42 H01L 23/14 R F term (reference) 4E068 AF01 DA11 5E343 AA02 AA32 BB24 BB67 BB72 DD02 DD56 DD62 DD76 GG06 GG08 5E346 AA05 AA12 AA15 AA22 AA32 AA43 AA51 BB16 CC02 CC32 DD02 EE18EE01 FF06 DD13EE32EE02 GG22 GG28 HH11 HH25 HH26 HH31
Claims (8)
してなる絶縁基板と、前記絶縁基板表面および絶縁層間
に形成された配線回路層と、配線回路層間を接続するた
めに絶縁層を貫通して形成されたビアホール導体とを具
備してなり、前記ビアホール導体が形成された絶縁層の
波長１５０〜６００ｎｍの紫外光に対する光透過率が
０．８以下であることを特徴とする多層配線基板。1. An insulating substrate formed by laminating an insulating layer having at least an organic resin, a wiring circuit layer formed between the insulating substrate surface and the insulating layer, and an insulating layer penetrating the insulating layer for connecting the wiring circuit layers. A multilayer wiring board comprising a via-hole conductor formed as described above, wherein the insulating layer on which the via-hole conductor is formed has a light transmittance of 0.8 or less for ultraviolet light having a wavelength of 150 to 600 nm.
って形成された貫通孔内に導体を充填されたものである
請求項１記載の多層配線基板。2. The multilayer wiring board according to claim 1, wherein the via-hole conductor has a conductor filled in a through hole formed by irradiation with ultraviolet light.
特徴とする請求項１または請求項２記載の多層配線基
板。3. The multilayer wiring board according to claim 1, wherein the insulating layer contains a UV absorber.
ることを特徴とする請求項１乃至請求項３のいずれか記
載の多層配線基板。4. The multilayer wiring board according to claim 1, wherein the via-hole conductor has a diameter of 75 μm or less.
縁シートを作製する工程と、（ｂ）波長１５０〜６００
ｎｍの紫外光の照射によって前記絶縁シートを貫通する
貫通孔を形成する工程と、（ｃ）前記貫通孔内に金属を
主成分とする導体ペーストを充填してビアホール導体を
形成する工程と、（ｄ）ビアホール導体が形成された絶
縁シート表面に配線回路層を形成する工程と、（ｅ）前
記（ａ）〜（ｄ）工程を複数回繰り返し、これらを位置
合せ後，積層する工程と、（ｆ）これらを加熱、加圧し
て硬化する工程を具備する多層配線基板の製造方法にお
いて、前記絶縁シートの前記紫外光に対する光透過率が
０．８以下であることを特徴とする多層配線基板の製造
方法。5. (a) A step of producing an insulating sheet containing an uncured thermosetting resin, and (b) a wavelength of 150 to 600.
a step of forming a through hole penetrating the insulating sheet by irradiating ultraviolet light of nm, and (c) a step of filling the through hole with a conductor paste containing a metal as a main component to form a via hole conductor, (d) a step of forming a wiring circuit layer on the surface of the insulating sheet on which the via-hole conductor is formed, (e) a step of repeating the steps (a) to (d) a plurality of times, aligning them, and then laminating the layers. f) In the method for manufacturing a multilayer wiring board, which comprises a step of heating and pressing these to cure, a light transmittance of the insulating sheet with respect to the ultraviolet light is 0.8 or less. Production method.
とを特徴とする請求項５記載の多層配線基板の製造方
法。6. The method for manufacturing a multilayer wiring board according to claim 5, wherein the insulating sheet contains a UV absorber.
または請求項６記載の多層配線基板の製造方法。7. The ultraviolet light is a laser light.
Alternatively, the method for manufacturing a multilayer wiring board according to claim 6.
ることを特徴とする請求項５乃至請求項７のいずれか記
載の多層配線基板の製造方法。8. The method for manufacturing a multilayer wiring board according to claim 5, wherein the wiring circuit layer is formed by transfer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191959A JP4974421B2 (en) | 2001-06-25 | 2001-06-25 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191959A JP4974421B2 (en) | 2001-06-25 | 2001-06-25 | Manufacturing method of multilayer wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008223A true JP2003008223A (en) | 2003-01-10 |
| JP4974421B2 JP4974421B2 (en) | 2012-07-11 |
Family
ID=19030486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001191959A Expired - Fee Related JP4974421B2 (en) | 2001-06-25 | 2001-06-25 | Manufacturing method of multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4974421B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016039238A (en) * | 2014-08-07 | 2016-03-22 | パナソニックＩｐマネジメント株式会社 | Insulating resin sheet, and circuit board and semiconductor package that use the insulating resin sheet |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214839A (en) * | 1998-01-23 | 1999-08-06 | Kyocera Corp | Production of circuit board |
| JP2000312063A (en) * | 1999-04-28 | 2000-11-07 | Kyocera Corp | Wiring substrate and manufacture thereof |
| JP2000332424A (en) * | 1999-05-21 | 2000-11-30 | Fuji Photo Film Co Ltd | Electric insulating resin composition for multilayer interconnection board, formation method for via hole, and manufacture of the multilayer interconnection board |
-
2001
- 2001-06-25 JP JP2001191959A patent/JP4974421B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214839A (en) * | 1998-01-23 | 1999-08-06 | Kyocera Corp | Production of circuit board |
| JP2000312063A (en) * | 1999-04-28 | 2000-11-07 | Kyocera Corp | Wiring substrate and manufacture thereof |
| JP2000332424A (en) * | 1999-05-21 | 2000-11-30 | Fuji Photo Film Co Ltd | Electric insulating resin composition for multilayer interconnection board, formation method for via hole, and manufacture of the multilayer interconnection board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016039238A (en) * | 2014-08-07 | 2016-03-22 | パナソニックＩｐマネジメント株式会社 | Insulating resin sheet, and circuit board and semiconductor package that use the insulating resin sheet |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4974421B2 (en) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3729092B2 (en) | Conductive bonding material, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board | |
| US6195882B1 (en) | Method for producing printed wiring boards | |
| JPH11126978A (en) | Multilayered wiring board | |
| JPH1145955A (en) | Device built-in multilayered printed circuit board and its manufacture | |
| JPWO2004064467A1 (en) | Multilayer wiring board, manufacturing method thereof, and manufacturing method of fiber reinforced resin substrate | |
| JP2008153693A (en) | Manufacturing method of module incorporating circuit component therein | |
| US20080250634A1 (en) | Multi-layer board manufacturing method thereof | |
| KR20090021090A (en) | Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same | |
| JP2009088469A (en) | Printed circuit board and manufacturing method of same | |
| US6703565B1 (en) | Printed wiring board | |
| JP3670487B2 (en) | Wiring board manufacturing method | |
| JP2000312063A (en) | Wiring substrate and manufacture thereof | |
| JP2004007006A (en) | Multilayer wiring board | |
| JP2000077850A (en) | Multilayer wiring board and its manufacture | |
| JP3085658B2 (en) | Wiring board and manufacturing method thereof | |
| JP4683758B2 (en) | Wiring board manufacturing method | |
| JPH08316598A (en) | Printed wiring board and production thereof | |
| JP3474897B2 (en) | Printed wiring board and method of manufacturing the same | |
| JP4974421B2 (en) | Manufacturing method of multilayer wiring board | |
| JPH10107445A (en) | Multi-layered wiring board and manufacture thereof | |
| JP3004266B1 (en) | Wiring board and method of manufacturing the same | |
| JP3236812B2 (en) | Multilayer wiring board | |
| JPH08264939A (en) | Manufacture of printed wiring board | |
| JP3112258B2 (en) | Circuit board and its manufacturing method | |
| JP3588888B2 (en) | Method for manufacturing multilayer printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |