JP2003008213A - Wiring board and manufacturing method therefor - Google Patents
Wiring board and manufacturing method thereforInfo
- Publication number
- JP2003008213A JP2003008213A JP2001193415A JP2001193415A JP2003008213A JP 2003008213 A JP2003008213 A JP 2003008213A JP 2001193415 A JP2001193415 A JP 2001193415A JP 2001193415 A JP2001193415 A JP 2001193415A JP 2003008213 A JP2003008213 A JP 2003008213A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- conductor
- conductor layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は，導体層と絶縁層と
を相互に積層してなる配線板およびその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board in which a conductor layer and an insulating layer are laminated on each other and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】導体層と絶縁層とを相互に積層してなる
配線板の製造は，従来，概略，次のようにして行われて
いた。すなわち，絶縁層上の全面銅箔をパターンエッチ
ングしてパターン付き導体層とするのである。あるい
は，絶縁層上にメッキ技術により直接に，パターン付き
導体層を形成する場合もある。2. Description of the Related Art A wiring board formed by laminating a conductor layer and an insulating layer on each other has been conventionally manufactured generally as follows. That is, the entire surface copper foil on the insulating layer is pattern-etched to form a patterned conductor layer. Alternatively, the patterned conductor layer may be directly formed on the insulating layer by a plating technique.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら，前記し
た従来の積層配線板においては，配線板の表面に導体パ
ターンによる凹凸が生じてしまう問題があった。そのた
め，当該配線板上にさらに上層を積層する場合等に，接
着面の強度が低下したり，基板形状の安定を欠くことに
なり，歩留まりの低下を招く要因となっていた。However, in the above-mentioned conventional laminated wiring board, there is a problem that unevenness due to the conductor pattern is generated on the surface of the wiring board. Therefore, when further stacking an upper layer on the wiring board, the strength of the bonding surface is reduced, the stability of the substrate shape is lost, and the yield is reduced.
【０００４】本発明は，前記した従来の技術が有する問
題点を解決するためになされたものである。すなわちそ
の課題とするところは，導体層が絶縁層に埋め込まれて
上面のみが外部に露出している状態の配線板とその製造
方法を提供することにある。The present invention has been made to solve the problems of the above-mentioned conventional techniques. That is, the problem is to provide a wiring board in which the conductor layer is embedded in the insulating layer and only the upper surface is exposed to the outside, and a manufacturing method thereof.
【０００５】[0005]
【課題を解決するための手段】この課題の解決を目的と
してなされた本発明の配線板は，導体層と絶縁層とを相
互に積層してなるものであって，一方の表面に露出する
とともにパターン済みである第１導体層と，第１導体層
を他の導体層から絶縁する第１絶縁層とを有し，第１絶
縁層が，第１導体層の下面および側面を覆っており，第
１導体層が，第１絶縁層に埋め込まれて上面のみが外部
に露出している状態であるものである。The wiring board of the present invention, which has been made for the purpose of solving this problem, is formed by laminating a conductor layer and an insulating layer on each other and is exposed on one surface. A first conductor layer that has been patterned, and a first insulation layer that insulates the first conductor layer from other conductor layers, the first insulation layer covering the lower surface and the side surface of the first conductor layer, The first conductor layer is embedded in the first insulating layer and only the upper surface is exposed to the outside.
【０００６】この配線板では，一方の表面が，第１導体
層の上面と，その残りの部分の第１絶縁層の表面とによ
り構成されている。このため，第１導体層が第１絶縁層
の表面上に突出しておらず，ほぼフラットな面となって
いる。したがって，さらに上層を積層したり，あるい
は，他の基板と組み合わせたりして多層化する場合に，
表面の凹凸による問題が生じない。なお，この配線板に
おいて，絶縁層は，第１絶縁層のみであってもよい。In this wiring board, one surface is composed of the upper surface of the first conductor layer and the surface of the remaining first insulating layer. Therefore, the first conductor layer does not project on the surface of the first insulating layer and has a substantially flat surface. Therefore, when stacking further upper layers or combining with other substrates to make multiple layers,
No problem due to surface irregularities. In this wiring board, the insulating layer may be only the first insulating layer.
【０００７】また，本発明の配線板の製造方法では，基
材上にパターン付きの第１導体層を形成し（工程１），
第１導体層上に絶縁層とその上の第２導体層とを配置し
て，第１導体層と第２導体層との間に部分的に層間接続
がとられた状態とし，基材を除去して，第１導体層を，
絶縁層に埋め込まれて上面のみが外部に露出している状
態とする（工程２）ことにより，配線板を製造する。か
くして製造された配線板の第１導体層側の表面は，第１
導体層の上面と，その残りの部分の絶縁層の表面とによ
り構成されている。このため，第１導体層が絶縁層の表
面上に突出しておらず，ほぼフラットな面となってい
る。In the method for manufacturing a wiring board of the present invention, the first conductor layer with a pattern is formed on the base material (step 1),
An insulating layer and a second conductor layer on the first conductor layer are arranged on the first conductor layer so that interlayer connection is partially established between the first conductor layer and the second conductor layer, and the base material is Remove the first conductor layer,
The wiring board is manufactured by embedding in the insulating layer and exposing only the upper surface to the outside (step 2). The surface of the wiring board thus manufactured on the side of the first conductor layer is
It is composed of the upper surface of the conductor layer and the surface of the remaining insulating layer. For this reason, the first conductor layer does not project above the surface of the insulating layer and has a substantially flat surface.
【０００８】ここにおいて，前述の工程１を，基材と，
その上の副導体箔と，その上の離型層と，その上の主導
体箔とを有する出発材の主導体箔をパターン加工するこ
とにより行い，前述の工程２では，基材とともに副導体
箔を剥離して除去し，その後にエッチングにより離型層
を除去するとよい。[0008] Here, the above step 1
This is carried out by patterning the main conductor foil of the starting material having the sub conductor foil on it, the release layer on it, and the main conductor foil on it. It is advisable to peel off the foil and remove it, and then remove the release layer by etching.
【０００９】あるいは，前述の工程１を，基材と，その
上の主導体箔と，その上の離型層と，その上の副導体箔
とを有する出発材の副導体箔上にアディティブにパター
ン形成することにより行い，前述の工程２では，基材と
ともに主導体箔を剥離して除去し，その後にエッチング
により離型層および副導体箔を除去することとしてもよ
い。Alternatively, the above-mentioned step 1 is additively performed on the starting sub-conductor foil having the base material, the main conductor foil thereon, the release layer thereon, and the sub-conductor foil thereon. It may be performed by forming a pattern, and in step 2 described above, the main conductor foil may be peeled and removed together with the base material, and then the release layer and the sub conductor foil may be removed by etching.
【００１０】そして，副導体箔が，主導体箔と同種の材
質であるとともに厚さがその５分の１以下であるものを
用いるとよい。It is preferable that the sub conductor foil is made of the same material as that of the main conductor foil and has a thickness of ⅕ or less.
【００１１】[0011]
【発明の実施の形態】以下，本発明を具体化した実施の
形態について，添付図面を参照しつつ詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments embodying the present invention will be described in detail below with reference to the accompanying drawings.
【００１２】［第一の形態］第一の形態では，図１に示
す手順により配線板を製造する。本形態で使用する主な
ものとしては，３層貼片面板１，絶縁層となるべきプリ
プレグ２２，一般的な製法により別に作製した両面配線
板３，が挙げられる。[First Mode] In the first mode, a wiring board is manufactured by the procedure shown in FIG. The main components used in this embodiment are a three-layer bonded face plate 1, a prepreg 22 to serve as an insulating layer, and a double-sided wiring plate 3 separately manufactured by a general manufacturing method.
【００１３】３層貼片面板１は図２に示すように，樹脂
層１１の片面に，５μｍの極薄Ｃｕ層１２と，５μｍの
Ｎｉ離型層１３と，３５μｍのＣｕ層１４との３層の金
属層を設けたものである。順序は，樹脂層１１から，極
薄Ｃｕ層１２，Ｎｉ離型層１３，３５μｍのＣｕ層１４
の順となっている。ここにおいて，各金属層間のピール
強度は，極薄Ｃｕ層１２とＮｉ離型層１３との間より，
Ｎｉ離型層１３と３５μｍのＣｕ層１４との間の方が強
いように設定されている。As shown in FIG. 2, the three-layer bonded single-sided plate 1 has a resin layer 11 on one side of which an extremely thin Cu layer 12 of 5 μm, a Ni release layer 13 of 5 μm, and a Cu layer 14 of 35 μm are provided. The metal layer of the layer is provided. The order is from the resin layer 11, the ultrathin Cu layer 12, the Ni release layer 13, and the Cu layer 14 of 35 μm.
The order is. Here, the peel strength between the respective metal layers is determined from the distance between the ultrathin Cu layer 12 and the Ni release layer 13,
The gap between the Ni release layer 13 and the Cu layer 14 having a thickness of 35 μm is set to be stronger.
【００１４】まず，図１中の「パターン形成」に示すよ
うに，３層貼片面板１の最表面である３５μｍのＣｕ層
１４を導体パターンとして使用するため，パターン加工
を行う。このパターン加工は，一般的なフォトリソグラ
フィとエッチングとにより行う。エッチング液は，アル
カリエッチング液（Ｃｕ溶解，Ｎｉ不溶解）を用いる。
アルカリエッチング液としては，例えばメルテックス社
製の「Ａプロセス」（商品名）が使用可能である。これ
により，３層貼片面版１の表面には，パターン付き導体
層（３５μｍのＣｕ層）１４による凹凸が形成される。
この状態では，パターン付き導体層１４に隣接している
Ｎｉ離型層１３は，不溶解のためエッチングされずに残
っている。また，極薄Ｃｕ層１２も，Ｎｉ離型層１３が
バリアの役割を果たすためエッチングされずに残ってい
る。First, as shown in "Pattern formation" in FIG. 1, since the Cu layer 14 of 35 .mu.m, which is the outermost surface of the three-layer bonded piece face plate 1, is used as a conductor pattern, pattern processing is performed. This pattern processing is performed by general photolithography and etching. As the etching solution, an alkaline etching solution (Cu soluble, Ni insoluble) is used.
As the alkaline etching solution, for example, "A process" (trade name) manufactured by Meltex can be used. As a result, irregularities due to the patterned conductor layer (35 μm Cu layer) 14 are formed on the surface of the three-layered one-sided plate 1.
In this state, the Ni release layer 13 adjacent to the patterned conductor layer 14 remains unetched and remains unetched. Further, the ultrathin Cu layer 12 also remains without being etched because the Ni release layer 13 functions as a barrier.
【００１５】次に，図１中の「Ｂｕｍｐ印刷」に示すよ
うに，パターン上に導電性バンプ２１の形成を行う。パ
ターン上へのバンプの形成は，特開平６−３５０２５８
に記載されている技術を用いることで実現できる。Next, as shown in "Bump printing" in FIG. 1, conductive bumps 21 are formed on the pattern. The formation of bumps on the pattern is described in JP-A-6-350258.
It can be realized by using the technique described in.
【００１６】次に，図１中の「ＰＰ貫通」に示すよう
に，３層貼片面板１とプリプレグ２２とを重ね合わせ，
導電性バンプ２１をプリプレグ２２に貫通させる。これ
により，バンプ２１の先端がプリプレグ２２の表面から
突出した状態の配線板２が作成される。「ＰＰ貫通」で
は，プリプレグ２２を，「Ｂｕｍｐ印刷」で作成したバ
ンプ２１が貫通している。このように作成された配線板
２を表裏用に２枚（パターン等は別々）用意する。Next, as shown in "PP penetration" in FIG. 1, the three-layer pasted piece face plate 1 and the prepreg 22 are overlapped,
The conductive bump 21 is penetrated through the prepreg 22. As a result, the wiring board 2 in which the tips of the bumps 21 project from the surface of the prepreg 22 is produced. In “PP penetration”, the bump 21 created by “Bump printing” penetrates the prepreg 22. Two wiring boards 2 prepared in this way are prepared for the front and back (separate patterns, etc.).
【００１７】そして，図１中の「組合せ」に示すよう
に，２枚の配線板２と一般的な製法により別に作製した
両面配線板３とを組み合わせる。２枚の配線板２は，バ
ンプ２１が突出した面を内側にする。それらの間に両面
配線板３を位置合わせして配置する。これらをプレスす
ると，図１中の「プレス」に示すように，４層配線板４
が作成される。４層配線板４では，各バンプ２１および
両面配線板３により，内層同士の導通がとられている。
すなわち，各バンプ２１は，３層貼片面板１と両面配線
板３とが接続している内層同士の層間接続構造をなして
いる。Then, as shown in "combination" in FIG. 1, two wiring boards 2 and a double-sided wiring board 3 separately manufactured by a general manufacturing method are combined. The surface of the two wiring boards 2 from which the bumps 21 project is the inside. The double-sided wiring board 3 is aligned and arranged between them. When these are pressed, as shown in "press" in FIG.
Is created. In the 4-layer wiring board 4, the inner layers are electrically connected to each other by the bumps 21 and the double-sided wiring board 3.
That is, each bump 21 has an inter-layer connection structure between inner layers in which the three-layer bonded piece face plate 1 and the double-sided wiring board 3 are connected.
【００１８】次に，図１中の「剥離」に示すように，４
層配線板４の最表面となっている樹脂層１１および当該
樹脂層に隣接している極薄Ｃｕ層１２を，４層配線板４
から剥離して除去する。ここで前述のように，極薄Ｃｕ
層１２とＮｉ離型層１３との間のピール強度が，Ｎｉ離
型層１３と３５μｍのＣｕ層１４との間のピール強度よ
り弱い。このため，比較的容易に極薄Ｃｕ層１２とＮｉ
離型層１３との間で剥がれるのである。これにより，４
層配線板４の最表面はＮｉ離型層１３が最表面となる。
以下，これを４層配線板６とする。Next, as shown in "peeling" in FIG.
The resin layer 11 that is the outermost surface of the layer wiring board 4 and the ultrathin Cu layer 12 that is adjacent to the resin layer
Peel off and remove. Here, as mentioned above, ultra-thin Cu
The peel strength between the layer 12 and the Ni release layer 13 is weaker than the peel strength between the Ni release layer 13 and the 35 μm Cu layer 14. Therefore, it is relatively easy to form the ultra-thin Cu layer 12 and Ni.
It peels off from the release layer 13. This gives 4
On the outermost surface of the layer wiring board 4, the Ni release layer 13 is the outermost surface.
Hereinafter, this is referred to as a four-layer wiring board 6.
【００１９】最後に，４層配線板６の最表面にあるＮｉ
離型層１３の除去を行う。Ｎｉの除去は，はんだ剥離液
（Ｃｕ不溶解，Ｎｉ溶解）を用いてのエッチングで行う
ことができる。このはんだ剥離液には，例えば日立化成
工業社製の「ＨＭＲ１００−Ｇ」（商品名）が使用可能
である。なお，パターン付き導体層（３５μｍのＣｕ
層）１４は，Ｃｕ不溶解のエッチング液のためエッチン
グされない。当然，その下の絶縁層（プリプレグ）２２
もダメージを受けることはない。これにより，図１中の
「完成」に示すように，絶縁層がパターン付き導体層１
４の下面および側面を覆っており，パターン付き導体層
１４が，絶縁層２２に埋め込まれて上面のみが外部に露
出している状態である４層配線板７が製造される。な
お，「完成」はあくまでも図１に示すものの完成であ
り，最終製品の完成を意味しているものではない。Finally, the Ni on the outermost surface of the four-layer wiring board 6
The release layer 13 is removed. Ni can be removed by etching using a solder stripping solution (Cu insoluble, Ni soluble). For this solder stripping solution, for example, "HMR100-G" (trade name) manufactured by Hitachi Chemical Co., Ltd. can be used. The patterned conductor layer (35 μm Cu
The layer 14 is not etched due to the Cu-insoluble etching solution. Naturally, the insulating layer (prepreg) 22 below it
Will not be damaged. As a result, as shown in “completion” in FIG. 1, the insulating layer is the patterned conductor layer 1
A four-layer wiring board 7 is manufactured which covers the lower surface and the side surface of the wiring 4, and the patterned conductor layer 14 is embedded in the insulating layer 22 and only the upper surface is exposed to the outside. It should be noted that “completion” is merely the completion of what is shown in FIG. 1, and does not mean the completion of the final product.
【００２０】以上詳細に説明したように本実施の形態で
は，まず，３層貼片面板１の最表面にパターン付きの導
体層１４を形成することとしている。そして，当該導体
層１４上へのバンプ２１の形成や，他の配線板との組合
せを経て４層化することとしている。続いて，最表面と
なっている樹脂層１１および当該樹脂層に隣接している
極薄Ｃｕ層１２を剥離して除去し，最後に，Ｎｉ離型層
１３の除去をエッチングにより行うこととしている。こ
れにより，導体層１４が絶縁層２２に埋め込まれ，上面
のみが外部に露出している状態であり，その表面がほぼ
フラットな配線板７が製造されるのである。かくして，
導体層が絶縁層に埋め込まれて上面のみが外部に露出し
ている状態の配線板とその製造方法が実現されている。As described in detail above, in the present embodiment, first, the conductor layer 14 with a pattern is formed on the outermost surface of the three-layer bonded piece face plate 1. Then, the bumps 21 are formed on the conductor layer 14 or combined with another wiring board to form four layers. Subsequently, the resin layer 11 which is the outermost surface and the ultrathin Cu layer 12 adjacent to the resin layer are peeled and removed, and finally the Ni release layer 13 is removed by etching. . As a result, the conductor layer 14 is embedded in the insulating layer 22, only the upper surface is exposed to the outside, and the wiring board 7 having a substantially flat surface is manufactured. Thus,
A wiring board in which a conductor layer is embedded in an insulating layer and only the upper surface is exposed to the outside and a manufacturing method thereof have been realized.
【００２１】［第二の形態］第二の形態では，図３に示
す手順により配線板を製造する。本形態で使用する主な
ものとしては，３層貼両面板１００，絶縁層となるべき
プリプレグ１５１，が挙げられる。[Second Mode] In the second mode, a wiring board is manufactured by the procedure shown in FIG. The main components used in this embodiment are a three-layer laminated double-sided plate 100 and a prepreg 151, which should serve as an insulating layer.
【００２２】３層貼両面板１００は図４に示すように，
樹脂層１０４の片面に，５μｍの極薄Ｃｕ層１０１と，
５μｍのＮｉ離型層１０２と，３５μｍのＣｕ層１０３
との３層の金属層を設け，さらにもう片面に，Ｃｕ層１
０５を設けたものである。順序は，極薄Ｃｕ層１０１か
ら，Ｎｉ離型層１０２，３５μｍのＣｕ層１０３，樹脂
層１０４，Ｃｕ層１０５の順となっている。ここにおい
て，各金属層間のピール強度は，極薄Ｃｕ層１０１とＮ
ｉ離型層１０２との間より，Ｎｉ離型層１０２と３５μ
ｍのＣｕ層１０３との間の方が弱いように設定されてい
る。As shown in FIG.
On one surface of the resin layer 104, an extremely thin Cu layer 101 of 5 μm,
5 μm Ni release layer 102 and 35 μm Cu layer 103
3 layers of metal are provided, and Cu layer 1 is formed on the other side.
05 is provided. The order is the ultra-thin Cu layer 101, the Ni release layer 102, the 35 μm Cu layer 103, the resin layer 104, and the Cu layer 105. Here, the peel strength between the metal layers is the same as that of the ultra-thin Cu layer 101 and N
35 μm between the Ni release layer 102 and the Ni release layer 102
It is set to be weaker between the m layer and the Cu layer 103.
【００２３】まず，図３中の「レジスト形成」に示すよ
うに，３層貼両面板１００の最表面である極薄Ｃｕ層１
０１上にを導体パターンを形成するための準備として，
レジスト形成を行う。ここで形成されるレジスト１１１
のパターンは，形成しようとする導体パターンのネガパ
ターンである。First, as shown in "Resist formation" in FIG. 3, the ultrathin Cu layer 1 which is the outermost surface of the three-layered double-sided plate 100
As a preparation for forming a conductor pattern on 01,
A resist is formed. Resist 111 formed here
Pattern is a negative pattern of the conductor pattern to be formed.
【００２４】次に，図３中の「ＰＴメッキ」に示すよう
に，メッキによるパターン形成を行う。このとき，レジ
スト１１１上にはメッキされず，レジスト１１１のない
箇所のみにメッキされる。その後，図３中の「レジスト
剥離」に示すように，レジスト１１１を除去する。さら
に，ＣＺ処理もしくは黒化還元処理により銅の表面を粗
化する。これにより，３層貼両面板１００の最表面にパ
ターン付き導体層１２１が形成された配線板１３０が作
成される。Next, as shown in "PT plating" in FIG. 3, pattern formation by plating is performed. At this time, the resist 111 is not plated, but only the portion where the resist 111 is not plated. After that, the resist 111 is removed as shown in "resist stripping" in FIG. Further, the surface of copper is roughened by CZ treatment or blackening reduction treatment. Thereby, the wiring board 130 in which the patterned conductor layer 121 is formed on the outermost surface of the three-layer laminated double-sided board 100 is produced.
【００２５】次に，図３中の「Ｂｕｍｐ印刷」に示すよ
うに，パターン上に導電性バンプ１４１の形成を行う。
パターン上へのバンプの形成は，特開平６−３５０２５
８に記載されている技術を用いることで実現できる。Next, as shown in "Bump printing" in FIG. 3, conductive bumps 141 are formed on the pattern.
The formation of bumps on the pattern is described in JP-A-6-35025.
It can be realized by using the technique described in 8.
【００２６】次に，図３中の「ＰＰ貫通」に示すよう
に，３層貼両面板１００とプリプレグ１５１とを重ね合
わせ，導電性バンプ１４１をプリプレグ１５１に貫通さ
せる。これにより，バンプ１４１の先端がプリプレグ１
５１の表面から突出した状態の配線板１５０が作成され
る。「ＰＰ貫通」では，プリプレグ１５１を，「Ｂｕｍ
ｐ印刷」で作成したバンプ１４１が貫通している。Next, as shown in "PP penetration" in FIG. 3, the three-layer laminated double-sided plate 100 and the prepreg 151 are overlapped with each other, and the conductive bump 141 is penetrated through the prepreg 151. As a result, the tip of the bump 141 is attached to the prepreg 1.
Wiring board 150 protruding from the surface of 51 is created. In “PP penetration”, the prepreg 151 is replaced with “Bum
The bump 141 created by “p printing” penetrates.
【００２７】そして，図３中の「組合せ」に示すよう
に，配線板１５０と銅箔１６１とを組み合わせる。配線
板１５０は，バンプ１４１が突出した面を銅箔１６１に
向ける。これをプレスすると図３中の「プレス」に示す
ように，配線板１６０が作成させる。配線板１６０で
は，各バンプ１４１により，内層同士の導通がとられて
いる。Then, as shown in "combination" in FIG. 3, the wiring board 150 and the copper foil 161 are combined. The wiring board 150 faces the copper foil 161 with the surface from which the bump 141 is projected. When this is pressed, a wiring board 160 is created as shown by "press" in FIG. In the wiring board 160, the inner layers are electrically connected to each other by the bumps 141.
【００２８】次に，図３中の「パターン形成」に示すよ
うに，当該配線板１６０の銅箔１６１をパターン加工す
る。このパターン加工は図１中の「パターン加工」と同
様に，フォトリソグラフィとエッチングとにより行うこ
とができる。なお，このパターン形成を行うことによ
り，樹脂層１０４に隣接している銅箔１０５は除去され
る。これにより，パターン付き導体層（銅箔）１６１
が，図３中上側の表面に形成される。以下，これを２層
配線板１７０とする。パターン付き導体層１６１とパタ
ーン付き導体層１２１とはバンプ１４１により層間接続
されている。Next, as shown in "Pattern formation" in FIG. 3, the copper foil 161 of the wiring board 160 is patterned. This pattern processing can be performed by photolithography and etching in the same manner as the “pattern processing” in FIG. The copper foil 105 adjacent to the resin layer 104 is removed by performing this pattern formation. As a result, the patterned conductor layer (copper foil) 161
Are formed on the upper surface in FIG. Hereinafter, this is referred to as a two-layer wiring board 170. The patterned conductor layer 161 and the patterned conductor layer 121 are interconnected by bumps 141.
【００２９】次に，図３中の「剥離」に示すように，２
層配線板１７０の樹脂層１０４および当該樹脂層１０４
に隣接している３５μｍのＣｕ層１０３を，積層配線板
１７０から剥離して除去する。ここで前述のように，極
薄Ｃｕ層１０１とＮｉ離型層１０２との間のピール強度
が，Ｎｉ離型層１０２と３５μｍのＣｕ層１０３との間
のピール強度より強い。このため，比較的容易にＮｉ離
型層１０２と３５μｍのＣｕ層１０３との間で剥がれる
のである。これにより，積層配線板１７０の図３中下側
の表面はＮｉ離型層１０２となる。以下，これを積層層
配線板１８０とする。Next, as shown in "peeling" in FIG.
Resin layer 104 of layer wiring board 170 and the resin layer 104
The Cu layer 103 of 35 μm adjacent to is peeled off from the laminated wiring board 170 and removed. Here, as described above, the peel strength between the ultrathin Cu layer 101 and the Ni release layer 102 is stronger than the peel strength between the Ni release layer 102 and the 35 μm Cu layer 103. As a result, the Ni release layer 102 and the Cu layer 103 having a thickness of 35 μm can be peeled off relatively easily. As a result, the surface of the laminated wiring board 170 on the lower side in FIG. 3 becomes the Ni release layer 102. Hereinafter, this is referred to as a laminated wiring board 180.
【００３０】最後に，積層配線板１８０の最表面にある
Ｎｉ離型層１０２および極薄Ｃｕ層１０１の除去を行
う。Ｎｉ離型層１０２の除去は，はんだ剥離液（Ｃｕ不
溶解，Ｎｉ溶解）を用いてのエッチングにより行うこと
ができる。このはんだ剥離液には，例えば日立化成工業
社製の「ＨＭＲ１００−Ｇ」（商品名）が使用可能であ
る。また，極薄Ｃｕ層１０１の除去は，アルカリエッチ
ング液（Ｃｕ溶解，Ｎｉ不溶解）を用いてのクイックエ
ッチングにより行うことができる。このアルカリエッチ
ング液には，例えばメルテックス社製の「Ａプロセス」
（商品名）が使用可能である。なお，クイックエッチン
グであるため，パターン付き導体層１２１が除去される
ことはない。ここで，極薄Ｃｕ層１０１が薄いため，ク
イックエッチングの時間設定を容易に行うことができ
る。当然，その下の絶縁層（プリプレグ）１５１もダメ
ージを受けることはない。これにより，図３中の「完
成」に示すように，絶縁層１５１がパターン付き導体層
１２１の下面および側面を覆っており，パターン付き導
体層１２１が，絶縁層１５１に埋め込まれて上面のみが
外部に露出している状態である２層配線板１９０が製造
される。なお，「完成」はあくまでも図３に示すものの
完成であり，最終製品の完成を意味しているものではな
い。Finally, the Ni release layer 102 and the ultrathin Cu layer 101 on the outermost surface of the laminated wiring board 180 are removed. The removal of the Ni release layer 102 can be performed by etching using a solder stripping solution (Cu insoluble, Ni soluble). For this solder stripping solution, for example, "HMR100-G" (trade name) manufactured by Hitachi Chemical Co., Ltd. can be used. Further, the ultrathin Cu layer 101 can be removed by quick etching using an alkaline etching solution (Cu soluble, Ni insoluble). This alkaline etching solution is, for example, "A process" manufactured by Meltex.
(Product name) can be used. Since the etching is quick etching, the patterned conductor layer 121 is not removed. Here, since the ultrathin Cu layer 101 is thin, the time for quick etching can be easily set. Naturally, the insulating layer (prepreg) 151 thereunder is not damaged. As a result, as shown in “completion” in FIG. 3, the insulating layer 151 covers the lower surface and the side surface of the patterned conductor layer 121, and the patterned conductor layer 121 is embedded in the insulating layer 151 and only the upper surface is formed. The two-layer wiring board 190 which is exposed to the outside is manufactured. It should be noted that “completion” is merely the completion of what is shown in FIG. 3, and does not mean the completion of the final product.
【００３１】以上詳細に説明したように本実施の形態で
は，まず，３層貼両面板１００上にパターン付きの導体
層１２１をアディティブに形成することとしている。そ
して，当該導体層１２１上へのバンプ１４１の形成や，
銅板の組み合わせを経て２層化することとしている。続
いて，樹脂層１０４，および当該樹脂層１０４に隣接し
ている３５μｍのＣｕ層１０３を剥離して除去し，最後
に，Ｎｉ離型層１０２および極薄Ｃｕ層１０１の除去を
エッチングにより行うこととしている。これにより，導
体層１２１が絶縁層１５１に埋め込まれ，上面のみが外
部に露出している状態であり，その表面がほぼフラット
な配線板１９０が製造されるのである。かくして，導体
層が絶縁層に埋め込まれて上面のみが外部に露出してい
る状態の配線板とその製造方法が実現されている。As described in detail above, in the present embodiment, first, the conductor layer 121 with a pattern is additively formed on the three-layer laminated double-sided plate 100. Then, the bump 141 is formed on the conductor layer 121,
It will be made into two layers through the combination of copper plates. Subsequently, the resin layer 104 and the Cu layer 103 of 35 μm adjacent to the resin layer 104 are peeled and removed, and finally, the Ni release layer 102 and the ultrathin Cu layer 101 are removed by etching. I am trying. As a result, the conductor layer 121 is embedded in the insulating layer 151, and only the upper surface is exposed to the outside, and the wiring board 190 having a substantially flat surface is manufactured. Thus, the wiring board in which the conductor layer is embedded in the insulating layer and only the upper surface is exposed to the outside and the manufacturing method thereof are realized.
【００３２】なお，本実施の形態は単なる例示にすぎ
ず，本発明を何ら限定するものではない。したがって本
発明は当然に，その要旨を逸脱しない範囲内で種々の改
良，変形が可能である。例えば，層間接続を行うため
に，図１中の「ＰＰ貫通」では「Ｂｕｍｐ印刷」によっ
て形成される導電性バンプ２１を使用したが，導電性の
あるボールまたはピン等を，あらかじめプリプレグ２２
の該当箇所に打ち込んでおいてもよい。プリプレグ２２
の使用に関しては，樹脂シートの使用や樹脂コーティン
グを行ってもよい。また，離型層はＮｉでなくてもよ
い。また，第二の形態において，第一の形態のように４
層化してもよい。さらに，第二の形態の最後の処理で行
ったＣｕのエッチングおよびＮｉのエッチングは別々に
行うことなく，Ｃｕ，Ｎｉともに溶解するエッチング液
を用いて一度に行うこととしてもよい。The present embodiment is merely an example and does not limit the present invention. Therefore, naturally, the present invention can be variously improved and modified without departing from the gist thereof. For example, in order to perform interlayer connection, the conductive bumps 21 formed by “Bump printing” are used in “PP penetration” in FIG. 1, but conductive balls or pins are preliminarily attached to the prepreg 22.
You may type it in the corresponding part of. Prepreg 22
Regarding the use of, a resin sheet or a resin coating may be applied. The release layer may not be Ni. In addition, in the second mode, as in the first mode, 4
It may be layered. Furthermore, the etching of Cu and the etching of Ni performed in the last treatment of the second embodiment may be performed at once using an etching solution that dissolves both Cu and Ni, instead of performing them separately.
【００３３】[0033]
【発明の効果】以上の説明から明らかなように本発明に
よれば，導体層が絶縁層に埋め込まれて上面のみが外部
に露出している状態の配線板が，その製造方法とともに
提供されている。As is apparent from the above description, according to the present invention, a wiring board in which a conductor layer is embedded in an insulating layer and only the upper surface is exposed to the outside is provided together with its manufacturing method. There is.
【図１】第一の形態による配線板の製造手順を示す図で
ある。FIG. 1 is a diagram showing a procedure for manufacturing a wiring board according to a first embodiment.
【図２】３層貼片面板の構造を示す拡大断面図である。FIG. 2 is an enlarged cross-sectional view showing the structure of a three-layer bonded single-sided plate.
【図３】第二の形態による配線板の製造手順を示す図で
ある。FIG. 3 is a diagram showing a procedure for manufacturing a wiring board according to a second embodiment.
【図４】３層貼両面板の構造を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view showing the structure of a three-layer laminated double-sided plate.
１ 片面板 ２ 片面配線板 ３ 両面配線板 ７ 積層配線板 １１，１０４ 樹脂層 １２，１０１ 極薄Ｃｕ層 １３，１０２ Ｎｉ離型層 １４，１０３ Ｃｕ層 ２１，１４１ バンプ ２２，１５１ 絶縁層（プリプレグ） １００ 両面版 １９０ 積層配線板 1 single-sided plate 2 single-sided wiring board 3 double-sided wiring board 7 Laminated wiring board 11,104 Resin layer 12,101 Ultra-thin Cu layer 13,102 Ni release layer 14,103 Cu layer 21,141 bump 22,151 Insulation layer (prepreg) 100 double-sided version 190 laminated wiring board
Claims (5)
配線板において，一方の表面に露出するとともにパター
ン済みである第１導体層と，前記第１導体層を他の導体
層から絶縁する第１絶縁層とを有し，前記第１絶縁層
は，前記第１導体層の下面および側面を覆っており，前
記第１導体層は，前記第１絶縁層に埋め込まれて上面の
みが外部に露出している状態であることを特徴とする配
線板。1. A wiring board having a conductor layer and an insulating layer laminated on each other, wherein a first conductor layer exposed on one surface and patterned, and the first conductor layer from another conductor layer. A first insulating layer that insulates, the first insulating layer covers a lower surface and side surfaces of the first conductor layer, and the first conductor layer is embedded in the first insulating layer and has only an upper surface. The wiring board is characterized by being exposed to the outside.
成し（工程１），前記第１導体層上に絶縁層とその上の
第２導体層とを配置して，前記第１導体層と前記第２導
体層との間に部分的に層間接続がとられた状態とし，前
記基材を除去して，前記第１導体層を，前記絶縁層に埋
め込まれて上面のみが外部に露出している状態とする
（工程２）ことを特徴とする配線板の製造方法。2. A first conductor layer having a pattern is formed on a base material (step 1), and an insulating layer and a second conductor layer thereon are arranged on the first conductor layer to form the first conductor layer. With a partial interlayer connection between the conductor layer and the second conductor layer, the base material is removed, the first conductor layer is embedded in the insulating layer, and only the upper surface is external. A method for manufacturing a wiring board, characterized in that the wiring board is exposed (step 2).
おいて，前記工程１を，基材と，その上の副導体箔と，
その上の離型層と，その上の主導体箔とを有する出発材
の主導体箔をパターン加工することにより行い，前記工
程２では，前記基材とともに前記副導体箔を剥離して除
去し，その後にエッチングにより前記離型層を除去する
ことを特徴とする配線板の製造方法。3. The method for manufacturing a wiring board according to claim 2, wherein the step 1 includes a base material, a sub conductor foil on the base material,
This is performed by patterning a main conductor foil of a starting material having a release layer thereon and a main conductor foil thereon, and in the step 2, the sub conductor foil is peeled and removed together with the base material. A method for manufacturing a wiring board, characterized in that the release layer is thereafter removed by etching.
おいて，前記工程１を，基材と，その上の主導体箔と，
その上の離型層と，その上の副導体箔とを有する出発材
の副導体箔上にアディティブにパターン形成することに
より行い，前記工程２では，前記基材とともに前記主導
体箔を剥離して除去し，その後にエッチングにより前記
離型層および前記副導体箔を除去することを特徴とする
配線板の製造方法。4. The method for manufacturing a wiring board according to claim 2, wherein the step 1 is a base material, a main conductor foil thereon,
It is carried out by additively patterning on the sub-conductor foil of the starting material having the release layer thereon and the sub-conductor foil thereon, and in the step 2, the main conductor foil is peeled off together with the base material. And then removing the release layer and the sub-conductor foil by etching.
板の製造方法において，前記副導体箔として，前記主導
体箔と同種の材質であるとともに厚さがその５分の１以
下であるものを用いることを特徴とする配線板の製造方
法。5. The method for manufacturing a wiring board according to claim 3 or 4, wherein the auxiliary conductor foil is made of the same material as that of the main conductor foil and has a thickness of one fifth or less thereof. What is used is a method for manufacturing a wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193415A JP2003008213A (en) | 2001-06-26 | 2001-06-26 | Wiring board and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193415A JP2003008213A (en) | 2001-06-26 | 2001-06-26 | Wiring board and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003008213A true JP2003008213A (en) | 2003-01-10 |
Family
ID=19031708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001193415A Withdrawn JP2003008213A (en) | 2001-06-26 | 2001-06-26 | Wiring board and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003008213A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008505758A (en) * | 2004-07-10 | 2008-02-28 | オーファウデー キネグラム アーゲー | Method for modifying the microstructure of an object |
| JP2008205014A (en) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | Method of manufacturing wiring board |
| JP2009252942A (en) * | 2008-04-04 | 2009-10-29 | Dainippon Printing Co Ltd | Component built-in wiring board, and method of manufacturing component built-in wiring board |
| TWI393513B (en) * | 2009-02-04 | 2013-04-11 | Unimicron Technology Corp | Embedded circuit board and fabricating method thereof |
| JP2014053642A (en) * | 2013-12-03 | 2014-03-20 | Dainippon Printing Co Ltd | Wiring board incorporating component, manufacturing method of wiring board incorporating component |
-
2001
- 2001-06-26 JP JP2001193415A patent/JP2003008213A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008505758A (en) * | 2004-07-10 | 2008-02-28 | オーファウデー キネグラム アーゲー | Method for modifying the microstructure of an object |
| JP2008205014A (en) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | Method of manufacturing wiring board |
| JP2009252942A (en) * | 2008-04-04 | 2009-10-29 | Dainippon Printing Co Ltd | Component built-in wiring board, and method of manufacturing component built-in wiring board |
| TWI393513B (en) * | 2009-02-04 | 2013-04-11 | Unimicron Technology Corp | Embedded circuit board and fabricating method thereof |
| JP2014053642A (en) * | 2013-12-03 | 2014-03-20 | Dainippon Printing Co Ltd | Wiring board incorporating component, manufacturing method of wiring board incorporating component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4533449B2 (en) | Wiring board manufacturing method | |
| JP4546581B2 (en) | Wiring board manufacturing method | |
| KR20100090806A (en) | Printed wiring board and method for producing the same | |
| TW201242469A (en) | Method of manufacturing multilayer wiring substrate | |
| JP2006135277A (en) | Wiring board and its manufacturing method | |
| JP4143609B2 (en) | Wiring board manufacturing method | |
| JP4460013B2 (en) | Wiring board manufacturing method | |
| JP6036837B2 (en) | Multilayer wiring board and method for manufacturing multilayer wiring board | |
| JP4141135B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2003008213A (en) | Wiring board and manufacturing method therefor | |
| JP3631184B2 (en) | Method for manufacturing printed wiring board | |
| JP4185755B2 (en) | Wiring board and manufacturing method thereof | |
| JP3575783B2 (en) | Printed wiring board and method of manufacturing the same | |
| JP2010056373A (en) | Method of manufacturing printed circuit board, and printed circuit board | |
| JP3983552B2 (en) | MATERIAL OF MULTILAYER PRINTED WIRING BOARD AND METHOD FOR PRODUCING DOUBLE PRINTED WIRING BOARD | |
| JP4503698B2 (en) | Wiring board manufacturing method | |
| JP2002353619A (en) | Multilayer wiring board and base material for multilayer interconnection, and method of manufacturing the same | |
| JP2003218528A (en) | Method of manufacturing printed board | |
| JP3895017B2 (en) | Method for forming buried surface via holes in the manufacture of printed wiring boards | |
| JP4610633B2 (en) | Wiring board manufacturing method | |
| JP3756655B2 (en) | Manufacturing method of build-up multilayer substrate | |
| JP2001320167A (en) | Method of manufacturing multilayer circuit board | |
| JP2005079108A (en) | Method for manufacturing wiring board | |
| JP4732411B2 (en) | Method for manufacturing substrate for forming multilayer wiring circuit | |
| JP4459131B2 (en) | Method for manufacturing substrate for forming multilayer wiring circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20080520 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A761 | Written withdrawal of application |
Effective date: 20100825 Free format text: JAPANESE INTERMEDIATE CODE: A761 |