JP2003007705A - 銅配線の形成方法 - Google Patents

銅配線の形成方法

Info

Publication number
JP2003007705A
JP2003007705A JP2001192998A JP2001192998A JP2003007705A JP 2003007705 A JP2003007705 A JP 2003007705A JP 2001192998 A JP2001192998 A JP 2001192998A JP 2001192998 A JP2001192998 A JP 2001192998A JP 2003007705 A JP2003007705 A JP 2003007705A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
wiring
copper
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001192998A
Other languages
English (en)
Inventor
Junko Komori
純子 小守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001192998A priority Critical patent/JP2003007705A/ja
Publication of JP2003007705A publication Critical patent/JP2003007705A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 信頼性を損ねることなくCu配線が形成可能
な銅配線の形成方法を得る。 【解決手段】 メッキ処理によるCuメッキ層10形成
及びリフロー工程後にストッパ用シリコン窒化膜系層間
絶縁膜2上の除去用シリコン酸化膜系層間絶縁膜をフッ
酸でエッチング除去する。その結果、除去用シリコン酸
化膜系層間絶縁膜上に形成されたCuの残渣も同時に除
去される。フッ酸によるエッチングは、フッ酸に対する
エッチング耐性が高いストッパ用シリコン窒化膜系層間
絶縁膜2で停止するため、ストッパ用シリコン窒化膜系
層間絶縁膜2及びシリコン酸化膜系層間絶縁膜3が除去
されることはない。同様にCuメッキ層10及びCu配
線バリア層8はフッ酸に対するエッチング耐性が高く、
エッチングされない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はメッキ法を用いた
銅配線の形成方法に関する。
【0002】
【従来の技術】LSIの微細化、高速化の進展に伴い、
配線を低抵抗に形成し、かつエレクトロマイグレーショ
ン(EM)が生じない等の信頼性を向上させるため、A
l(アルミ)系の配線材料に代えて銅(Cu)が配線材
料として使用される傾向にある。
【0003】Cuはドライエッチング処理を用いること
が一般に困難であることから、ダマシン法を用いてCu
の配線パターン形成している。ダマシン法ではメッキ法
により配線用の溝内にCuを埋め込んで形成し、CMP
(Chemical Mechanical Polishing)等の研磨処理によ
って溝以外に形成されたCuを取り除きCu配線を形成
する方法である。
【0004】
【発明が解決しようとする課題】ダマシン法における研
磨処理の際、配線パターンの粗密によって研磨される量
が変わり、形成幅の太い配線や、配線間隔があまりない
配線等の密な配線領域では他の領域に比べて研磨の進行
度合が増すため、密な配線領域においてCu配線の膜厚
が薄くなるというディッシング現象が生じ、配線の信頼
性を損ねてしまう問題点があった。
【0005】この発明は上記問題点を解決するためにな
されたもので、信頼性を損ねることなくCu配線が形成
可能な銅配線の形成方法を得ることを目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、この発明に係る請求項1記載の銅配線の形成方法
は、(a) 半導体基板上に銅配線用層間絶縁膜群を形成す
るステップを備え、前記銅配線用層間絶縁膜群は、主要
部分層間絶縁膜、ストッパ用部分層間絶縁膜及び除去用
部分層間絶縁膜の順で堆積される3層構造を含み、前記
主要部分層間絶縁膜は前記ストッパ用部分層間絶縁膜よ
りも誘電率が低く、前記除去用部分層間絶縁膜は所定の
エッチングにより除去され、前記ストッパ用部分層間絶
縁膜は前記所定のエッチングに対するエッチング耐性を
有し、(b) 前記銅配線用層間絶縁膜群を表面から選択的
に除去して溝を形成するステップと、(c) 少なくとも前
記溝の内壁上を含む領域にメッキ処理時の核となる銅シ
ード層を形成するステップと、(d) 前記銅シード層を核
としたメッキ処理を行い、選択的に前記溝内に銅メッキ
層を形成するステップと、(e) 前記ステップ(d) 後に実
行され、前記所定のエッチング処理により、前記除去用
部分層間絶縁膜を除去するステップとをさらに備え、前
記ステップ(e) 実行後の前記銅シード層及び銅メッキ層
が銅配線として規定される。
【0007】また、請求項2の発明は、請求項1記載の
銅配線の形成方法であって、前記ステップ(c) は、前記
溝の内壁上を含む全面に前記銅シード層を形成するステ
ップを含み、前記ステップ(d) は、(d-1) 前記銅配線用
層間絶縁膜群の表面上に形成された前記銅シード層を選
択的に除去し、前記溝の内壁上の前記銅シード層のみ残
存させるステップと、(d-2) 前記ステップ(d-1) 後に実
行され、前記溝の内壁上の前記銅シード層を核としてメ
ッキ処理を行い、前記溝内に銅メッキ層を形成するステ
ップとを含む。
【0008】また、請求項3の発明は、請求項1あるい
は請求項2記載の銅配線の形成方法であって、(f) 前記
ステップ(d) 後、前記ステップ(e) 前に実行され、リフ
ロー処理を行うステップをさらに備える。
【0009】さらに、請求項4の発明は、請求項1ない
し請求項3のうち、いずれか1項に記載の銅配線の形成
方法であって、前記主要部分層間絶縁膜はシリコン酸化
膜あるいはシリコン酸化膜よりも誘電率が低い低誘電率
絶縁膜を含む。
【0010】
【発明の実施の形態】図1はこの発明の実施の形態であ
るCu配線の形成方法で完成されたCu配線の断面構造
を示す断面図である。
【0011】同図に示すように、シリコン基板6上に能
動素子・下層配線形成層5が形成され、能動素子・下層
配線形成層5の最上層である下層配線用層間絶縁膜5a
上にシリコン窒化膜系層間絶縁膜4が形成され、シリコ
ン窒化膜系層間絶縁膜4上にシリコン酸化膜系層間絶縁
膜3が形成され、シリコン酸化膜系層間絶縁膜3上にス
トッパ用シリコン窒化膜系層間絶縁膜2が形成される。
なお、シリコン窒化膜系とはシリコン窒化膜を主成分と
することを意味し、シリコン酸化膜系とはシリコン酸化
膜を主成分とすることを意味する。
【0012】そして、ストッパ用シリコン窒化膜系層間
絶縁膜2及びシリコン酸化膜系層間絶縁膜3を貫通して
シリコン窒化膜系層間絶縁膜4の上方にCuメッキ層1
0及びCu配線シード層9からなるCu配線21が選択
的に形成され、Cu配線21の底面及び側面上にCu配
線バリア層8が形成される。
【0013】そして、Cu配線バリア層8及びCu配線
21を含む全面にシリコン窒化膜系12が形成され、シ
リコン窒化膜系12上に上層配線用層間絶縁膜13が形
成される。
【0014】図2〜図9はこの発明の実施の形態である
Cu配線の形成方法を示す断面図である。以下、これら
の図を参照してCu配線の形成手順を説明する。
【0015】まず、図2に示すように、シリコン基板6
上に能動素子・下層配線形成層5を形成し、能動素子・
下層配線形成層5の最上層である下層配線用層間絶縁膜
5a上にシリコン窒化膜系層間絶縁膜4、シリコン酸化
膜系層間絶縁膜3、ストッパ用シリコン窒化膜系層間絶
縁膜2及び除去用シリコン酸化膜系層間絶縁膜1を順次
堆積する。また、能動素子・下層配線形成層5には図示
しない能動素子、下層の配線層が形成される。
【0016】したがって、シリコン酸化膜系層間絶縁膜
3(主要部部分層間絶縁膜)、ストッパ用シリコン窒化
膜系層間絶縁膜2(ストッパ用部分層間絶縁膜)及び除
去用シリコン酸化膜系層間絶縁膜1(除去用部分層間絶
縁膜)の順で堆積される3層構造によってCu配線形成
用層間絶縁膜群20を構成する。この際、シリコン酸化
膜系層間絶縁膜3の膜厚を除去用シリコン酸化膜系層間
絶縁膜1及びストッパ用シリコン窒化膜系層間絶縁膜2
に比べて十分厚くして、Cu配線形成用層間絶縁膜群2
0の主要部となるように形成している。
【0017】次に、除去用シリコン酸化膜系層間絶縁膜
1上にCuダマシン用レジスト7を塗布した後パターニ
ングし、図3に示すように、パターニングされたCuダ
マシン用レジスト7をマスクとしてCu配線形成用層間
絶縁膜群20を貫通させてシリコン窒化膜系層間絶縁膜
4を底面とした溝15を選択的に形成する。
【0018】その後、図4に示すように、溝15の内壁
(底面及び側面)上を含む全面にCVD法あるいはマグ
ネトロンスパッタ法を用いてCu配線バリア層8を形成
し、Cu配線バリア層8上にCu配線シード層9をマグ
ネトロンスパッタ法を用いて形成する。Cu配線バリア
層8はCuが層間絶縁膜中に拡散するのを防止する働き
があり、TaN等の材料で、約100nmの膜厚で形成
される。Cu配線シード層9はCuメッキ時の核となる
層であり、約100nmの膜厚で形成される。
【0019】そして、図5に示すように、CMP法を用
いた研磨処理により溝15以外の除去用シリコン酸化膜
系層間絶縁膜1の表面上に形成されたCu配線バリア層
8及びCu配線シード層9を除去する。
【0020】次に、図6に示すように、メッキ法によ
り、溝15内のCu配線シード層9を核としてCuメッ
キ層10を形成する。
【0021】この際、Cuメッキ層10は金属の電極の
ない領域には形成されないため、除去用シリコン酸化膜
系層間絶縁膜1の表面上に形成されず、溝15内及びそ
の近傍領域にのみCuメッキ層10が形成される。ただ
し、除去用シリコン酸化膜系層間絶縁膜1の表面上の一
部にCuの残渣11が形成される可能性はある。
【0022】このように、図5で示す研磨処理により溝
15外のCu配線シード層9を除去した後、図6で示す
メッキ処理を行うことによって、中間工程においても除
去用シリコン酸化膜系層間絶縁膜1の表面上には銅メッ
キ層が形成されないため、除去用シリコン酸化膜系層間
絶縁膜1の表面上の銅メッキ層を除去するために、CM
P法を用いた研磨処理を実行することに伴うディッシン
グを生じさせることなく、精度良くCuメッキ層10を
形成することができる。
【0023】この後、リフロー処理を行ってCuの再結
晶化を促進させる。その結果、図7に示すように、Cu
の表面張力によりCuの残渣11を最小限に抑制するこ
とができ、溝15の近傍領域に形成されたCuの残渣1
1はCuメッキ層10と一体化し、溝15の近傍領域外
に形成されたCuの残渣11はCuメッキ層10とは完
全に独立して除去用シリコン酸化膜系層間絶縁膜1の表
面上に形成される。さらに、Cuメッキ層10中のボイ
ド、欠陥がCuの再結晶化により消滅する効果も得られ
る。
【0024】そして、図8に示すように、除去用シリコ
ン酸化膜系層間絶縁膜1をフッ酸(HF)でエッチング
除去する。その結果、除去用シリコン酸化膜系層間絶縁
膜1上に形成されたCuの残渣11も同時に除去され
る。この際、図7で示したリフロー工程によりCuの残
渣11はCuメッキ層10とは完全に独立して除去用シ
リコン酸化膜系層間絶縁膜1の表面上に存在しているた
め、除去用シリコン酸化膜系層間絶縁膜1の除去と共に
Cuの残渣11を確実に除去することができ、精度良く
銅配線21(Cu配線シード層9,Cuメッキ層10)
を形成することができる。
【0025】なお、フッ酸によるエッチングは、フッ酸
に対するエッチング耐性が高いストッパ用シリコン窒化
膜系層間絶縁膜2で停止する。したがって、フッ酸によ
るエッチング処理時にCu配線形成用層間絶縁膜群20
のうちストッパ用シリコン窒化膜系層間絶縁膜2及びシ
リコン酸化膜系層間絶縁膜3が除去されることはない。
【0026】同様にCuメッキ層10及びCu配線バリ
ア層8はHFに対するエッチング耐性が高く、エッチン
グされない。
【0027】その後、図9に示すように、Cuメッキ層
10を含む全面に、Cuの拡散防止用のシリコン窒化膜
系層間絶縁膜12を形成し、さらにCu配線シード層
9,Cuメッキ層10によるCu配線の上層に形成され
る上層配線用層間絶縁膜13を形成する。この上層配線
用層間絶縁膜13は、銅配線の上層にさらに別の配線を
形成する際に形成される。
【0028】なお、膜厚がストッパ用シリコン窒化膜系
層間絶縁膜2よりも十分に厚く、Cu配線21の層間絶
縁膜の主要部となるシリコン酸化膜系層間絶縁膜3は比
較的比誘電率が低いため、Cu配線21間の配線容量を
比較的低く抑えることができる。
【0029】さらに、シリコン酸化膜系層間絶縁膜3の
代わりに、シリコン酸化膜より比誘電率が低い材料(lo
w-k材料)を用いることにより、Cu配線21間の配線
容量をより一層低く抑えることができる。
【0030】また、図5及び図6で示した工程に置き換
えて、Cu配線バリア層8,Cu配線シード層9のCM
P法による選択的除去を行う前にメッキ処理を行い、メ
ッキ処理後に除去用シリコン酸化膜系層間絶縁膜1の表
面上に形成された銅メッキ層を除去するという、従来の
ダマシン法によるメッキ処理をそのまま適用した場合で
も、図7で示すリフロー処理、図8で示すフッ酸による
エッチング処理を行うことにより、除去用シリコン酸化
膜系層間絶縁膜1の表面上に形成された銅の残渣を除去
することができ、その結果、従来のダマシン法に比べて
精度良くCu配線21を形成することができる効果を奏
する。
【0031】
【発明の効果】以上説明したように、この発明における
請求項1記載の銅配線の形成方法は、ステップ(d) 後に
実行されるステップ(e) で除去用部分層間絶縁膜を除去
するため、ステップ(d) 実行時に除去用部分層間絶縁膜
上に銅の残渣が形成された場合に、この残渣を除去用部
分層間絶縁膜と共に確実に除去することができ、信頼性
の高い銅配線を形成することができる。
【0032】また、ステップ(e) の際、所定のエッチン
グに対するエッチング耐性を有するストッパ用部分層間
絶縁膜の存在によって、ストッパ用部分層間絶縁膜及び
主要部分層間絶縁膜が除去されることはない。
【0033】請求項2記載の銅配線の形成方法は、ステ
ップ(d-2)のメッキ処理に先がけて,ステップ(d-1) の
銅シード層の選択的除去を実行することによって、中間
工程においても銅配線用層間絶縁膜群の表面上には銅メ
ッキ層が形成されないため、銅配線用層間絶縁膜群の表
面上の銅メッキ層を除去するために、銅メッキ層に対す
る研磨処理を実行することに伴うディッシング等の不具
合を生じさせることなく、精度良く銅配線を形成するこ
とができる。
【0034】請求項3記載の銅配線の形成方法は、ステ
ップ(d) 実行時に銅配線用層間絶縁膜群上に銅の残渣が
形成された場合も、ステップ(f) のリフロー処理によっ
て銅の残渣を最小限に抑制することができる。
【0035】請求項4記載の銅配線の形成方法におい
て、主要部分層間絶縁膜はシリコン酸化膜あるいはシリ
コン酸化膜よりも誘電率が低い低誘電率絶縁膜を含むた
め、銅配線の配線間容量を比較的低く抑えることができ
る。
【図面の簡単な説明】
【図1】 この発明の実施の形態である銅配線の形成方
法で形成された銅配線の断面構造を示す断面図である。
【図2】 実施の形態の銅配線の形成方法を示す断面図
である。
【図3】 実施の形態の銅配線の形成方法を示す断面図
である。
【図4】 実施の形態の銅配線の形成方法を示す断面図
である。
【図5】 実施の形態の銅配線の形成方法を示す断面図
である。
【図6】 実施の形態の銅配線の形成方法を示す断面図
である。
【図7】 実施の形態の銅配線の形成方法を示す断面図
である。
【図8】 実施の形態の銅配線の形成方法を示す断面図
である。
【図9】 実施の形態の銅配線の形成方法を示す断面図
である。
【符号の説明】
1 除去用シリコン酸化膜系層間絶縁膜、2 ストッパ
用シリコン窒化膜系層間絶縁膜、3 シリコン酸化膜系
層間絶縁膜、4 シリコン窒化膜系層間絶縁膜、5 能
動素子・下層配線形成層、6 シリコン基板、7 Cu
ダマシン用レジスト、8 Cu配線バリア層、9 Cu
配線シード層、10 Cuメッキ層、11 Cuの残
渣、12 シリコン窒化膜系層間絶縁膜、13 上層配
線用層間絶縁膜、15 溝、20 Cu配線形成用層間
絶縁膜群。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 (a) 半導体基板上に銅配線用層間絶縁膜
    群を形成するステップを備え、前記銅配線用層間絶縁膜
    群は、主要部分層間絶縁膜、ストッパ用部分層間絶縁膜
    及び除去用部分層間絶縁膜の順で堆積される3層構造を
    含み、前記主要部分層間絶縁膜は前記ストッパ用部分層
    間絶縁膜よりも誘電率が低く、前記除去用部分層間絶縁
    膜は所定のエッチングにより除去され、前記ストッパ用
    部分層間絶縁膜は前記所定のエッチングに対するエッチ
    ング耐性を有し、 (b) 前記銅配線用層間絶縁膜群を表面から選択的に除去
    して溝を形成するステップと、 (c) 少なくとも前記溝の内壁上を含む領域にメッキ処理
    時の核となる銅シード層を形成するステップと、 (d) 前記銅シード層を核としたメッキ処理を行い、選択
    的に前記溝内に銅メッキ層を形成するステップと、 (e) 前記ステップ(d) 後に実行され、前記所定のエッチ
    ング処理により、前記除去用部分層間絶縁膜を除去する
    ステップとをさらに備え、前記ステップ(e) 実行後の前
    記銅シード層及び銅メッキ層が銅配線として規定され
    る、銅配線の形成方法。
  2. 【請求項2】 請求項1記載の銅配線の形成方法であっ
    て、 前記ステップ(c) は、前記溝の内壁上を含む全面に前記
    銅シード層を形成するステップを含み、 前記ステップ(d) は、 (d-1) 前記銅配線用層間絶縁膜群の表面上に形成された
    前記銅シード層を選択的に除去し、前記溝の内壁上の前
    記銅シード層のみ残存させるステップと、 (d-2) 前記ステップ(d-1)後に実行され、 前記溝の内壁
    上の前記銅シード層を核としてメッキ処理を行い、前記
    溝内に銅メッキ層を形成するステップとを含む、銅配線
    の形成方法。
  3. 【請求項3】 請求項1あるいは請求項2記載の銅配線
    の形成方法であって、 (f) 前記ステップ(d) 後、前記ステップ(e) 前に実行さ
    れ、リフロー処理を行うステップをさらに備える、銅配
    線の形成方法。
  4. 【請求項4】 請求項1ないし請求項3のうち、いずれ
    か1項に記載の銅配線の形成方法であって、 前記主要部分層間絶縁膜はシリコン酸化膜あるいはシリ
    コン酸化膜よりも誘電率が低い低誘電率絶縁膜を含む、
    銅配線の形成方法。
JP2001192998A 2001-06-26 2001-06-26 銅配線の形成方法 Pending JP2003007705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001192998A JP2003007705A (ja) 2001-06-26 2001-06-26 銅配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001192998A JP2003007705A (ja) 2001-06-26 2001-06-26 銅配線の形成方法

Publications (1)

Publication Number Publication Date
JP2003007705A true JP2003007705A (ja) 2003-01-10

Family

ID=19031365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001192998A Pending JP2003007705A (ja) 2001-06-26 2001-06-26 銅配線の形成方法

Country Status (1)

Country Link
JP (1) JP2003007705A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286878A (ja) * 2005-03-31 2006-10-19 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置製造方法
JP2007144989A (ja) * 2005-11-25 2007-06-14 Samsung Electronics Co Ltd 疎水性コーティング膜の形成方法
US7553757B2 (en) 2006-02-06 2009-06-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
WO2013054739A1 (ja) * 2011-10-12 2013-04-18 ソニー株式会社 半導体装置の製造方法、及び、半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286878A (ja) * 2005-03-31 2006-10-19 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置製造方法
JP2007144989A (ja) * 2005-11-25 2007-06-14 Samsung Electronics Co Ltd 疎水性コーティング膜の形成方法
US7553757B2 (en) 2006-02-06 2009-06-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
WO2013054739A1 (ja) * 2011-10-12 2013-04-18 ソニー株式会社 半導体装置の製造方法、及び、半導体装置

Similar Documents

Publication Publication Date Title
JP5067039B2 (ja) 半導体装置の製造方法
US7250679B2 (en) Semiconductor device and method for fabricating the same
JP2006196744A (ja) 半導体装置および半導体装置の製造方法
KR20060065512A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JPH1187502A (ja) 半導体装置の製造方法
US8093149B2 (en) Semiconductor wafer and manufacturing method for semiconductor device
JP3348706B2 (ja) 半導体装置の製造方法
JP2005072384A (ja) 電子デバイスの製造方法
JP2001338978A (ja) 半導体装置及びその製造方法
JP2000188330A (ja) デュアルダマシン配線の形成方法
JP4028393B2 (ja) 半導体装置およびその製造方法
JP2006324584A (ja) 半導体装置およびその製造方法
JP2000091425A (ja) 半導体装置の製造方法
JP2002083868A (ja) 半導体装置及びその製造方法
JP2003007705A (ja) 銅配線の形成方法
JP4583678B2 (ja) 半導体装置の製造方法及び半導体装置用洗浄液
JP2001176965A (ja) 半導体装置及びその製造方法
JP2009004633A (ja) 多層配線構造および製造方法
JP3623491B2 (ja) 半導体装置及びその製造方法
JP2007220738A (ja) 半導体装置の製造方法
JP4207113B2 (ja) 配線構造の形成方法
JP3606272B2 (ja) 配線構造の形成方法
JP2004247337A (ja) 半導体装置及びその製造方法
JP4110829B2 (ja) 半導体装置の製造方法
US8492264B2 (en) Method for forming interconnection levels of an integrated circuit