JP2003007640A - 洗浄方法及び半導体装置の製造方法 - Google Patents
洗浄方法及び半導体装置の製造方法Info
- Publication number
- JP2003007640A JP2003007640A JP2001187935A JP2001187935A JP2003007640A JP 2003007640 A JP2003007640 A JP 2003007640A JP 2001187935 A JP2001187935 A JP 2001187935A JP 2001187935 A JP2001187935 A JP 2001187935A JP 2003007640 A JP2003007640 A JP 2003007640A
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- film
- forming
- gate electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 シリサイドゲート上の微小突起物を除去する
ことにより、ゲート電極とコンタクトプラグとのショー
ト不良の発生を抑制した洗浄方法及び半導体装置の製造
方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
ゲート電極３上及びソース／ドレイン領域の拡散層６，
７上にＴｉ膜を形成する工程と、このＴｉ膜に熱処理を
施すことにより、ゲート電極上及びソース/ドレイン領
域の拡散層上にＴｉシリサイド膜９ａ〜９ｃを形成する
シリサイド化工程と、このシリサイド化工程でシリサイ
ド化されずに残留するＴｉ膜を除去する洗浄工程であっ
て、アンモニア水及び過酸化水素水を含む洗浄液に超音
波を加えながら洗浄する工程と、Ｔｉシリサイド膜上に
層間絶縁膜１０を形成する工程と、この層間絶縁膜をエ
ッチングすることにより第１の接続孔及び第２の接続孔
を形成する工程と、を具備する。
ことにより、ゲート電極とコンタクトプラグとのショー
ト不良の発生を抑制した洗浄方法及び半導体装置の製造
方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
ゲート電極３上及びソース／ドレイン領域の拡散層６，
７上にＴｉ膜を形成する工程と、このＴｉ膜に熱処理を
施すことにより、ゲート電極上及びソース/ドレイン領
域の拡散層上にＴｉシリサイド膜９ａ〜９ｃを形成する
シリサイド化工程と、このシリサイド化工程でシリサイ
ド化されずに残留するＴｉ膜を除去する洗浄工程であっ
て、アンモニア水及び過酸化水素水を含む洗浄液に超音
波を加えながら洗浄する工程と、Ｔｉシリサイド膜上に
層間絶縁膜１０を形成する工程と、この層間絶縁膜をエ
ッチングすることにより第１の接続孔及び第２の接続孔
を形成する工程と、を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、洗浄方法及び半導
体装置の製造方法に係わり、特に、ゲート電極とコンタ
クトプラグとのショート不良の発生を抑制した洗浄方法
及び半導体装置の製造方法に関する。
体装置の製造方法に係わり、特に、ゲート電極とコンタ
クトプラグとのショート不良の発生を抑制した洗浄方法
及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】図９は、従来の半導体装置の製造方法を
説明するための断面図である。まず、シリコン基板１０
１の表面上にゲート酸化膜１０２を形成し、このゲート
酸化膜１０２の上にゲート電極１０３を形成する。次
に、ゲート電極１０３をマスクとしてシリコン基板１０
１に不純物イオンをイオン注入する。これにより、シリ
コン基板１０１のＬＤＤ領域には低濃度不純物層１０４
が形成される。その後、ゲート電極１０３の側壁にサイ
ドウオール（側壁材）１０５を形成する。
説明するための断面図である。まず、シリコン基板１０
１の表面上にゲート酸化膜１０２を形成し、このゲート
酸化膜１０２の上にゲート電極１０３を形成する。次
に、ゲート電極１０３をマスクとしてシリコン基板１０
１に不純物イオンをイオン注入する。これにより、シリ
コン基板１０１のＬＤＤ領域には低濃度不純物層１０４
が形成される。その後、ゲート電極１０３の側壁にサイ
ドウオール（側壁材）１０５を形成する。
【０００３】この後、ゲート電極１０３及びサイドウオ
ール１０５をマスクとしてシリコン基板１０１に不純物
イオンをイオン注入し、シリコン基板１０１に熱処理を
施す。これにより、シリコン基板１０１のソース／ドレ
イン領域には自己整合的にソース／ドレイン領域の拡散
層１０６，１０７が形成される。 次に、ゲート電極１
０３、サイドウオール１０５、ソース／ドレイン領域の
拡散層１０６，１０７及び素子分離膜を含む全面上にス
パッタリングによりＴｉ膜を形成する。
ール１０５をマスクとしてシリコン基板１０１に不純物
イオンをイオン注入し、シリコン基板１０１に熱処理を
施す。これにより、シリコン基板１０１のソース／ドレ
イン領域には自己整合的にソース／ドレイン領域の拡散
層１０６，１０７が形成される。 次に、ゲート電極１
０３、サイドウオール１０５、ソース／ドレイン領域の
拡散層１０６，１０７及び素子分離膜を含む全面上にス
パッタリングによりＴｉ膜を形成する。
【０００４】次に、Ｔｉ膜、ゲート電極１０３及びソー
ス／ドレイン領域の拡散層１０６，１０７を加熱処理す
る。この熱処理によってゲート電極１０３及び拡散層１
０６，１０７中のシリコンとＴｉ膜が反応することによ
り、ゲート電極１０３及び拡散層１０６，１０７それぞ
れの表面にはＴｉシリサイド膜１０９ａ〜１０９ｃが形
成される。
ス／ドレイン領域の拡散層１０６，１０７を加熱処理す
る。この熱処理によってゲート電極１０３及び拡散層１
０６，１０７中のシリコンとＴｉ膜が反応することによ
り、ゲート電極１０３及び拡散層１０６，１０７それぞ
れの表面にはＴｉシリサイド膜１０９ａ〜１０９ｃが形
成される。
【０００５】この後、サイドウオール１０５の上にシリ
サイド化されずに残留するＴｉ膜を除去する。次いで、
Ｔｉシリサイド膜１０９ａ〜１０９ｃ及びサイドウオー
ル１０５を含む全面上にＳｉＯ2からなる層間絶縁膜１
１０をＣＶＤ法により堆積する。この後、この層間絶縁
膜１１０の上にフォトレジスト膜を塗布し、このフォト
レジスト膜を露光、現像することにより、層間絶縁膜１
１０上にはレジストパターンが形成される。
サイド化されずに残留するＴｉ膜を除去する。次いで、
Ｔｉシリサイド膜１０９ａ〜１０９ｃ及びサイドウオー
ル１０５を含む全面上にＳｉＯ2からなる層間絶縁膜１
１０をＣＶＤ法により堆積する。この後、この層間絶縁
膜１１０の上にフォトレジスト膜を塗布し、このフォト
レジスト膜を露光、現像することにより、層間絶縁膜１
１０上にはレジストパターンが形成される。
【０００６】次いで、このレジストパターンをマスクと
して層間絶縁膜１１０をエッチングすることにより、層
間絶縁膜にはＴｉシリサイド膜１０９ａ〜１０９ｃ上に
位置するコンタクトホールが形成される。次いで、レジ
ストパターンを剥離した後、コンタクトホール内にＷ膜
１２を埋め込む。これにより、コンタクトホール内にＷ
プラグ１１２ａ〜１１２ｃが形成される。次に、Ｗプラ
グ１１２ａ〜１１２ｃ上にＡｌ合金配線１１３ａ〜１１
３ｃを形成する。
して層間絶縁膜１１０をエッチングすることにより、層
間絶縁膜にはＴｉシリサイド膜１０９ａ〜１０９ｃ上に
位置するコンタクトホールが形成される。次いで、レジ
ストパターンを剥離した後、コンタクトホール内にＷ膜
１２を埋め込む。これにより、コンタクトホール内にＷ
プラグ１１２ａ〜１１２ｃが形成される。次に、Ｗプラ
グ１１２ａ〜１１２ｃ上にＡｌ合金配線１１３ａ〜１１
３ｃを形成する。
【０００７】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、ゲート電極１０３の表面に
形成されたＴｉシリサイド膜１０９ａが横方向に成長す
ることがあり、ゲート電極１０３の上部にはＴｉシリサ
イド膜１０９ａが横方向に延びた微小突起物１１４が形
成されることがある。この微小突起物１１４がゲート電
極１０３とコンタクトプラグ１１２ｂ，１１２ｃとのシ
ョートの原因となる。つまり、半導体素子の微細化が進
み、ゲート電極とコンタクトプラグとの間隔が縮むこと
により、シリサイドゲート上の微小突起物によってゲー
ト電極とコンタクトプラグとのショート不良が発生する
ことがある。
半導体装置の製造方法では、ゲート電極１０３の表面に
形成されたＴｉシリサイド膜１０９ａが横方向に成長す
ることがあり、ゲート電極１０３の上部にはＴｉシリサ
イド膜１０９ａが横方向に延びた微小突起物１１４が形
成されることがある。この微小突起物１１４がゲート電
極１０３とコンタクトプラグ１１２ｂ，１１２ｃとのシ
ョートの原因となる。つまり、半導体素子の微細化が進
み、ゲート電極とコンタクトプラグとの間隔が縮むこと
により、シリサイドゲート上の微小突起物によってゲー
ト電極とコンタクトプラグとのショート不良が発生する
ことがある。
【０００８】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、シリサイドゲート上の微
小突起物を除去することにより、ゲート電極とコンタク
トプラグとのショート不良の発生を抑制した洗浄方法及
び半導体装置の製造方法を提供することにある。
れたものであり、その目的は、シリサイドゲート上の微
小突起物を除去することにより、ゲート電極とコンタク
トプラグとのショート不良の発生を抑制した洗浄方法及
び半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る洗浄方法は、サリサイドプロセスでサ
イドウオールにシリサイド化されずに残留する金属膜を
除去する洗浄方法において、アンモニア水及び過酸化水
素水を含む洗浄液に超音波を加えながら洗浄することを
特徴とする。
め、本発明に係る洗浄方法は、サリサイドプロセスでサ
イドウオールにシリサイド化されずに残留する金属膜を
除去する洗浄方法において、アンモニア水及び過酸化水
素水を含む洗浄液に超音波を加えながら洗浄することを
特徴とする。
【００１０】上記洗浄方法によれば、サリサイドプロセ
スにおいてサイドウオール上にシリサイド化されずに残
留する金属膜を選択的に除去する際、アンモニア水及び
過酸化水素水を含む洗浄液に超音波を加えながら洗浄す
ることにより、シリサイドゲート上の微小突起物を除去
することができる。従って、シリサイドゲートとコンタ
クトプラグとの間のショート不良の発生を抑制すること
ができる。
スにおいてサイドウオール上にシリサイド化されずに残
留する金属膜を選択的に除去する際、アンモニア水及び
過酸化水素水を含む洗浄液に超音波を加えながら洗浄す
ることにより、シリサイドゲート上の微小突起物を除去
することができる。従って、シリサイドゲートとコンタ
クトプラグとの間のショート不良の発生を抑制すること
ができる。
【００１１】本発明に係る洗浄方法は、サリサイドプロ
セスでサイドウオールにシリサイド化されずに残留する
金属膜を除去する洗浄方法において、アンモニア水及び
過酸化水素水を含む洗浄液により洗浄する工程と、超音
波を加えながら水洗する工程と、を具備することを特徴
とする。
セスでサイドウオールにシリサイド化されずに残留する
金属膜を除去する洗浄方法において、アンモニア水及び
過酸化水素水を含む洗浄液により洗浄する工程と、超音
波を加えながら水洗する工程と、を具備することを特徴
とする。
【００１２】上記洗浄方法によれば、サリサイドプロセ
スにおいてサイドウオール上にシリサイド化されずに残
留する金属膜を選択的に除去する際、アンモニア水及び
過酸化水素水を含む洗浄液により洗浄した後、超音波を
加えながら水洗することにより、シリサイドゲート上の
微小突起物を除去することができる。従って、シリサイ
ドゲートとコンタクトプラグとの間のショート不良の発
生を抑制することができる。
スにおいてサイドウオール上にシリサイド化されずに残
留する金属膜を選択的に除去する際、アンモニア水及び
過酸化水素水を含む洗浄液により洗浄した後、超音波を
加えながら水洗することにより、シリサイドゲート上の
微小突起物を除去することができる。従って、シリサイ
ドゲートとコンタクトプラグとの間のショート不良の発
生を抑制することができる。
【００１３】本発明に係る半導体装置の製造方法は、半
導体基板上にゲート電極を形成する工程と、半導体基板
のソース／ドレイン領域に拡散層を形成する工程と、こ
のゲート電極上及びソース／ドレイン領域の拡散層上に
金属膜を形成する工程と、この金属膜に熱処理を施すこ
とにより、ゲート電極上及びソース/ドレイン領域の拡
散層上に金属シリサイド膜を形成するシリサイド化工程
と、このシリサイド化工程でシリサイド化されずに残留
する金属膜を除去する洗浄工程であって、アンモニア水
及び過酸化水素水を含む洗浄液に超音波を加えながら洗
浄する工程と、金属シリサイド膜上に絶縁膜を形成する
工程と、この絶縁膜をエッチングすることにより、該絶
縁膜にゲート電極の上方に位置する第１の接続孔及びソ
ース／ドレイン領域の拡散層の上方に位置する第２の接
続孔を形成する工程と、第１及び第２の接続孔それぞれ
の内にコンタクトプラグを埋め込む工程と、を具備する
ことを特徴とする。
導体基板上にゲート電極を形成する工程と、半導体基板
のソース／ドレイン領域に拡散層を形成する工程と、こ
のゲート電極上及びソース／ドレイン領域の拡散層上に
金属膜を形成する工程と、この金属膜に熱処理を施すこ
とにより、ゲート電極上及びソース/ドレイン領域の拡
散層上に金属シリサイド膜を形成するシリサイド化工程
と、このシリサイド化工程でシリサイド化されずに残留
する金属膜を除去する洗浄工程であって、アンモニア水
及び過酸化水素水を含む洗浄液に超音波を加えながら洗
浄する工程と、金属シリサイド膜上に絶縁膜を形成する
工程と、この絶縁膜をエッチングすることにより、該絶
縁膜にゲート電極の上方に位置する第１の接続孔及びソ
ース／ドレイン領域の拡散層の上方に位置する第２の接
続孔を形成する工程と、第１及び第２の接続孔それぞれ
の内にコンタクトプラグを埋め込む工程と、を具備する
ことを特徴とする。
【００１４】上記半導体装置の製造方法によれば、シリ
サイド化工程でシリサイド化されずに残留する金属膜を
選択的に除去する際、アンモニア水及び過酸化水素水を
含む洗浄液に超音波を加えながら洗浄することにより、
シリサイドゲート上の微小突起物を除去することができ
る。従って、シリサイドゲートとコンタクトプラグとの
間のショート不良の発生を抑制することができる。
サイド化工程でシリサイド化されずに残留する金属膜を
選択的に除去する際、アンモニア水及び過酸化水素水を
含む洗浄液に超音波を加えながら洗浄することにより、
シリサイドゲート上の微小突起物を除去することができ
る。従って、シリサイドゲートとコンタクトプラグとの
間のショート不良の発生を抑制することができる。
【００１５】本発明に係る半導体装置の製造方法は、半
導体基板上にゲート電極を形成する工程と、半導体基板
のソース／ドレイン領域に拡散層を形成する工程と、こ
のゲート電極上及びソース／ドレイン領域の拡散層上に
金属膜を形成する工程と、この金属膜に熱処理を施すこ
とにより、ゲート電極上及びソース/ドレイン領域の拡
散層上に金属シリサイド膜を形成するシリサイド化工程
と、このシリサイド化工程でシリサイド化されずに残留
する金属膜を除去する洗浄工程であって、アンモニア水
及び過酸化水素水を含む洗浄液により洗浄した後、超音
波を加えながら水洗する工程と、金属シリサイド膜上に
絶縁膜を形成する工程と、この絶縁膜をエッチングする
ことにより、該絶縁膜にゲート電極の上方に位置する第
１の接続孔及びソース／ドレイン領域の拡散層の上方に
位置する第２の接続孔を形成する工程と、第１及び第２
の接続孔それぞれの内にコンタクトプラグを埋め込む工
程と、を具備することを特徴とする。
導体基板上にゲート電極を形成する工程と、半導体基板
のソース／ドレイン領域に拡散層を形成する工程と、こ
のゲート電極上及びソース／ドレイン領域の拡散層上に
金属膜を形成する工程と、この金属膜に熱処理を施すこ
とにより、ゲート電極上及びソース/ドレイン領域の拡
散層上に金属シリサイド膜を形成するシリサイド化工程
と、このシリサイド化工程でシリサイド化されずに残留
する金属膜を除去する洗浄工程であって、アンモニア水
及び過酸化水素水を含む洗浄液により洗浄した後、超音
波を加えながら水洗する工程と、金属シリサイド膜上に
絶縁膜を形成する工程と、この絶縁膜をエッチングする
ことにより、該絶縁膜にゲート電極の上方に位置する第
１の接続孔及びソース／ドレイン領域の拡散層の上方に
位置する第２の接続孔を形成する工程と、第１及び第２
の接続孔それぞれの内にコンタクトプラグを埋め込む工
程と、を具備することを特徴とする。
【００１６】上記半導体装置の製造方法によれば、シリ
サイド化工程でシリサイド化されずに残留する金属膜を
選択的に除去する際、アンモニア水及び過酸化水素水を
含む洗浄液により洗浄した後、超音波を加えながら水洗
することにより、シリサイドゲート上の微小突起物を除
去することができる。従って、シリサイドゲートとコン
タクトプラグとの間のショート不良の発生を抑制するこ
とができる。
サイド化工程でシリサイド化されずに残留する金属膜を
選択的に除去する際、アンモニア水及び過酸化水素水を
含む洗浄液により洗浄した後、超音波を加えながら水洗
することにより、シリサイドゲート上の微小突起物を除
去することができる。従って、シリサイドゲートとコン
タクトプラグとの間のショート不良の発生を抑制するこ
とができる。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１〜図７は、本発明に係
る第１の実施の形態による半導体装置の製造方法を示す
断面図である。図８は、ＲＣＡ洗浄装置の一例を示す構
成図である。
施の形態について説明する。図１〜図７は、本発明に係
る第１の実施の形態による半導体装置の製造方法を示す
断面図である。図８は、ＲＣＡ洗浄装置の一例を示す構
成図である。
【００１８】まず、図１に示すように、シリコン基板１
の表面上に図示せぬ素子分離膜を形成し、素子分離膜の
相互間のシリコン基板１上にゲート絶縁膜であるゲート
酸化膜２を熱酸化法により形成する。素子分離膜として
は、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレ
ンチなどの構造を用いることができる。
の表面上に図示せぬ素子分離膜を形成し、素子分離膜の
相互間のシリコン基板１上にゲート絶縁膜であるゲート
酸化膜２を熱酸化法により形成する。素子分離膜として
は、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレ
ンチなどの構造を用いることができる。
【００１９】この後、ゲート酸化膜２の上にＣＶＤ(Che
mical Vapor Deposition)法により多結晶シリコン膜を
堆積する。次に、この多結晶シリコン膜上にフォトレジ
スト膜（図示せず）を塗布し、このフォトレジスト膜を
露光、現像することにより、多結晶シリコン膜上にはレ
ジストパターンが形成される。この後、このレジストパ
ターンをマスクとして多結晶シリコン膜をエッチングす
ることにより、ゲート酸化膜２の上には多結晶シリコン
からなるゲート電極３が形成される。
mical Vapor Deposition)法により多結晶シリコン膜を
堆積する。次に、この多結晶シリコン膜上にフォトレジ
スト膜（図示せず）を塗布し、このフォトレジスト膜を
露光、現像することにより、多結晶シリコン膜上にはレ
ジストパターンが形成される。この後、このレジストパ
ターンをマスクとして多結晶シリコン膜をエッチングす
ることにより、ゲート酸化膜２の上には多結晶シリコン
からなるゲート電極３が形成される。
【００２０】次に、ゲート電極３及び素子分離膜をマス
クとしてシリコン基板１に不純物イオンをイオン注入す
る。これにより、シリコン基板１のＬＤＤ(Lightly Dop
ed Drain)領域には低濃度不純物層４が形成される。そ
の後、ゲート電極３を含む全面上に例えばシリコン窒化
膜をＣＶＤ法により堆積する。次に、このシリコン窒化
膜をエッチバックすることにより、ゲート電極３の側壁
にはサイドウオール（側壁材）５が形成される。
クとしてシリコン基板１に不純物イオンをイオン注入す
る。これにより、シリコン基板１のＬＤＤ(Lightly Dop
ed Drain)領域には低濃度不純物層４が形成される。そ
の後、ゲート電極３を含む全面上に例えばシリコン窒化
膜をＣＶＤ法により堆積する。次に、このシリコン窒化
膜をエッチバックすることにより、ゲート電極３の側壁
にはサイドウオール（側壁材）５が形成される。
【００２１】この後、ゲート電極３及びサイドウオール
５をマスクとしてシリコン基板１に不純物イオンをイオ
ン注入し、シリコン基板１に熱処理を施す。これによ
り、シリコン基板１のソース／ドレイン領域には自己整
合的にソース／ドレイン領域の拡散層６，７が形成され
る。 次に、ゲート電極３、サイドウオール５、ソース
／ドレイン領域の拡散層６，７及び素子分離膜を含む全
面上にスパッタリングによりＴｉ膜８を形成する。
５をマスクとしてシリコン基板１に不純物イオンをイオ
ン注入し、シリコン基板１に熱処理を施す。これによ
り、シリコン基板１のソース／ドレイン領域には自己整
合的にソース／ドレイン領域の拡散層６，７が形成され
る。 次に、ゲート電極３、サイドウオール５、ソース
／ドレイン領域の拡散層６，７及び素子分離膜を含む全
面上にスパッタリングによりＴｉ膜８を形成する。
【００２２】次に、図２に示すように、Ｔｉ膜８、ゲー
ト電極３及びソース／ドレイン領域の拡散層６，７を加
熱処理する。この熱処理によってゲート電極３及び拡散
層６，７中のシリコンとＴｉ膜８が反応することによ
り、ゲート電極３及び拡散層６，７それぞれの表面には
Ｔｉシリサイド膜９ａ〜９ｃが形成される。このとき、
ゲート電極３の表面に形成されたＴｉシリサイド膜９ａ
は横方向に成長することがあり、Ｔｉシリサイド膜９ａ
がゲート電極３の上部横方向に延びた微小突起物１４が
形成される。
ト電極３及びソース／ドレイン領域の拡散層６，７を加
熱処理する。この熱処理によってゲート電極３及び拡散
層６，７中のシリコンとＴｉ膜８が反応することによ
り、ゲート電極３及び拡散層６，７それぞれの表面には
Ｔｉシリサイド膜９ａ〜９ｃが形成される。このとき、
ゲート電極３の表面に形成されたＴｉシリサイド膜９ａ
は横方向に成長することがあり、Ｔｉシリサイド膜９ａ
がゲート電極３の上部横方向に延びた微小突起物１４が
形成される。
【００２３】この後、サイドウオール５及び素子分離膜
の上にシリサイド化されずに残留するＴｉ膜８を図８に
示すＲＣＡ洗浄装置により除去する。この洗浄装置は、
ＲＣＡ洗浄処理を行う装置であって、例えばアンモニア
水に過酸化水素水を加えたＲＣＡ洗浄液で満たされたＲ
ＣＡ洗浄槽２１、水洗処理する水洗槽２２、リンス処理
するリンス槽２３及び乾燥処理する乾燥機２４などから
構成されている。ＲＣＡ洗浄槽２１には、洗浄液に超音
波を発生させる超音波発生装置２５が接続されている。
以下、この洗浄装置を用いてシリコン基板を洗浄処理す
る具体的方法について説明する。
の上にシリサイド化されずに残留するＴｉ膜８を図８に
示すＲＣＡ洗浄装置により除去する。この洗浄装置は、
ＲＣＡ洗浄処理を行う装置であって、例えばアンモニア
水に過酸化水素水を加えたＲＣＡ洗浄液で満たされたＲ
ＣＡ洗浄槽２１、水洗処理する水洗槽２２、リンス処理
するリンス槽２３及び乾燥処理する乾燥機２４などから
構成されている。ＲＣＡ洗浄槽２１には、洗浄液に超音
波を発生させる超音波発生装置２５が接続されている。
以下、この洗浄装置を用いてシリコン基板を洗浄処理す
る具体的方法について説明する。
【００２４】シリコン基板１を搬送機（図示せず）によ
りＲＣＡ洗浄槽２１に搬送し、このＲＣＡ洗浄槽２１内
でシリコン基板に対して３５分間程度洗浄処理を行う。
この後、シリコン基板を搬送機によりＲＣＡ洗浄槽２１
から水洗槽２２に搬送し、この水洗槽２２内でシリコン
基板に対して所定時間水洗処理を行う。次に、シリコン
基板を搬送機により水洗槽２２からリンス槽２３に搬送
し、このリンス槽２３内でシリコン基板に対して所定時
間リンス処理を行う。この後、シリコン基板を搬送機に
よりリンス槽２３から乾燥機２４に搬送し、この乾燥機
２４内でシリコン基板に対して所定時間乾燥処理を行
う。
りＲＣＡ洗浄槽２１に搬送し、このＲＣＡ洗浄槽２１内
でシリコン基板に対して３５分間程度洗浄処理を行う。
この後、シリコン基板を搬送機によりＲＣＡ洗浄槽２１
から水洗槽２２に搬送し、この水洗槽２２内でシリコン
基板に対して所定時間水洗処理を行う。次に、シリコン
基板を搬送機により水洗槽２２からリンス槽２３に搬送
し、このリンス槽２３内でシリコン基板に対して所定時
間リンス処理を行う。この後、シリコン基板を搬送機に
よりリンス槽２３から乾燥機２４に搬送し、この乾燥機
２４内でシリコン基板に対して所定時間乾燥処理を行
う。
【００２５】次いで、シリコン基板を搬送機により乾燥
機２４からＲＣＡ洗浄槽２１に搬送し、超音波発生装置
２５によりＲＣＡ洗浄槽２１内の洗浄液に超音波を印加
する。これにより、シリコン基板に対して超音波洗浄を
行いながらＲＣＡ洗浄処理を１０分間程度行う。次い
で、シリコン基板を搬送機によりＲＣＡ洗浄槽２１から
水洗槽２２に搬送し、この水洗槽２２内でシリコン基板
に対して所定時間水洗処理を行う。次に、シリコン基板
を搬送機により水洗槽２２からリンス槽２３に搬送し、
このリンス槽２３内でシリコン基板に対して所定時間リ
ンス処理を行う。この後、シリコン基板を搬送機により
リンス槽２３から乾燥機２４に搬送し、この乾燥機２４
内でシリコン基板に対して所定時間乾燥処理を行う。こ
のように超音波洗浄を行いながらＲＣＡ洗浄を行うこと
により、ゲート電極３の上部に形成されたＴｉシリサイ
ドの突起物１４を除去することができる。
機２４からＲＣＡ洗浄槽２１に搬送し、超音波発生装置
２５によりＲＣＡ洗浄槽２１内の洗浄液に超音波を印加
する。これにより、シリコン基板に対して超音波洗浄を
行いながらＲＣＡ洗浄処理を１０分間程度行う。次い
で、シリコン基板を搬送機によりＲＣＡ洗浄槽２１から
水洗槽２２に搬送し、この水洗槽２２内でシリコン基板
に対して所定時間水洗処理を行う。次に、シリコン基板
を搬送機により水洗槽２２からリンス槽２３に搬送し、
このリンス槽２３内でシリコン基板に対して所定時間リ
ンス処理を行う。この後、シリコン基板を搬送機により
リンス槽２３から乾燥機２４に搬送し、この乾燥機２４
内でシリコン基板に対して所定時間乾燥処理を行う。こ
のように超音波洗浄を行いながらＲＣＡ洗浄を行うこと
により、ゲート電極３の上部に形成されたＴｉシリサイ
ドの突起物１４を除去することができる。
【００２６】この後、図３に示すように、Ｔｉシリサイ
ド膜９ａ〜９ｃ及びサイドウオール５を含む全面上にＳ
ｉＯ2からなる層間絶縁膜１０をＣＶＤ法により堆積す
る。この後、この層間絶縁膜１０の上にフォトレジスト
膜を塗布し、このフォトレジスト膜を露光、現像するこ
とにより、層間絶縁膜１０上にはレジストパターン１１
が形成される。
ド膜９ａ〜９ｃ及びサイドウオール５を含む全面上にＳ
ｉＯ2からなる層間絶縁膜１０をＣＶＤ法により堆積す
る。この後、この層間絶縁膜１０の上にフォトレジスト
膜を塗布し、このフォトレジスト膜を露光、現像するこ
とにより、層間絶縁膜１０上にはレジストパターン１１
が形成される。
【００２７】次いで、図４に示すように、このレジスト
パターン１１をマスクとして層間絶縁膜１０をエッチン
グすることにより、層間絶縁膜にはＴｉシリサイド膜９
ａ〜９ｃ上に位置するコンタクトホール１０ａ〜１０ｃ
が形成される。
パターン１１をマスクとして層間絶縁膜１０をエッチン
グすることにより、層間絶縁膜にはＴｉシリサイド膜９
ａ〜９ｃ上に位置するコンタクトホール１０ａ〜１０ｃ
が形成される。
【００２８】次に、図５に示すように、レジストパター
ン１１を剥離した後、コンタクトホール１０ａ〜１０ｃ
内及び層間絶縁膜１０上にスパッタリングによりＷ膜１
２を形成する。
ン１１を剥離した後、コンタクトホール１０ａ〜１０ｃ
内及び層間絶縁膜１０上にスパッタリングによりＷ膜１
２を形成する。
【００２９】この後、図６に示すように、このＷ膜１２
を層間絶縁膜１０の表面が露出するまでＣＭＰ(Chemica
l Mechanical Polishing)により研磨するか、又はエッ
チバックする。これにより、コンタクトホール１０ａ〜
１０ｃ内にＷ膜が埋め込まれ、Ｗプラグ１２ａ〜１２ｃ
が形成される。
を層間絶縁膜１０の表面が露出するまでＣＭＰ(Chemica
l Mechanical Polishing)により研磨するか、又はエッ
チバックする。これにより、コンタクトホール１０ａ〜
１０ｃ内にＷ膜が埋め込まれ、Ｗプラグ１２ａ〜１２ｃ
が形成される。
【００３０】次に、図７に示すように、Ｗプラグ１２ａ
〜１２ｃを含む全面上にＡｌ合金膜をスパッタリングに
より堆積し、このＡｌ合金膜をパターニングすることに
より、Ｗプラグ上にはＡｌ合金配線１３ａ〜１３ｃが形
成される。Ａｌ合金配線１３ａはＷプラグ１２ａを介し
てゲート電極３に電気的に接続され、Ａｌ合金配線１３
ｂはＷプラグ１２ｂを介して拡散層６に電気的に接続さ
れ、Ａｌ合金配線１３ｃはＷプラグ１２ｃを介して拡散
層７に電気的に接続される。
〜１２ｃを含む全面上にＡｌ合金膜をスパッタリングに
より堆積し、このＡｌ合金膜をパターニングすることに
より、Ｗプラグ上にはＡｌ合金配線１３ａ〜１３ｃが形
成される。Ａｌ合金配線１３ａはＷプラグ１２ａを介し
てゲート電極３に電気的に接続され、Ａｌ合金配線１３
ｂはＷプラグ１２ｂを介して拡散層６に電気的に接続さ
れ、Ａｌ合金配線１３ｃはＷプラグ１２ｃを介して拡散
層７に電気的に接続される。
【００３１】上記第１の実施の形態によれば、サリサイ
ドプロセスにおいてサイドウオール５及び素子分離膜の
上にシリサイド化されずに残留するＴｉ膜８を選択的に
除去する際、ＲＣＡ洗浄に超音波洗浄を追加することに
より、シリサイドゲート上の微小突起物を除去すること
ができる。従って、シリサイドゲートとコンタクトプラ
グ１２ｂ，１２ｃとの間のショート不良の発生を抑制す
ることができる。
ドプロセスにおいてサイドウオール５及び素子分離膜の
上にシリサイド化されずに残留するＴｉ膜８を選択的に
除去する際、ＲＣＡ洗浄に超音波洗浄を追加することに
より、シリサイドゲート上の微小突起物を除去すること
ができる。従って、シリサイドゲートとコンタクトプラ
グ１２ｂ，１２ｃとの間のショート不良の発生を抑制す
ることができる。
【００３２】次に、本発明に係る第２の実施の形態につ
いて説明する。なお、第１の実施の形態と同様の部分の
説明は省略する。
いて説明する。なお、第１の実施の形態と同様の部分の
説明は省略する。
【００３３】第１の実施の形態では、ＲＣＡ洗浄槽２１
の洗浄液に超音波を印加して超音波洗浄を行っている
が、第２の実施の形態では、図８に示す水洗槽２２に超
音波を印加して水洗しながら超音波洗浄を行う。
の洗浄液に超音波を印加して超音波洗浄を行っている
が、第２の実施の形態では、図８に示す水洗槽２２に超
音波を印加して水洗しながら超音波洗浄を行う。
【００３４】すなわち、シリコン基板１をＲＣＡ洗浄槽
２１により洗浄処理を行った後、水洗槽２２内で水洗処
理を行い、次に、リンス槽２３内でリンス処理を行い、
次に、乾燥機２４内で乾燥処理を行った後、シリコン基
板を水洗槽２２に超音波を印加しながら水洗槽２２内で
水洗処理を行う。次いで、リンス槽２３内でシリコン基
板にリンス処理を行い、乾燥機２４内で乾燥処理を行
う。
２１により洗浄処理を行った後、水洗槽２２内で水洗処
理を行い、次に、リンス槽２３内でリンス処理を行い、
次に、乾燥機２４内で乾燥処理を行った後、シリコン基
板を水洗槽２２に超音波を印加しながら水洗槽２２内で
水洗処理を行う。次いで、リンス槽２３内でシリコン基
板にリンス処理を行い、乾燥機２４内で乾燥処理を行
う。
【００３５】上記第２の実施の形態においても第１の実
施の形態と同様にゲート電極の上部の突起物１４をある
程度除去することが可能である。従って、シリサイドゲ
ートとコンタクトプラグとの間のショート不良の発生を
抑制することができる。
施の形態と同様にゲート電極の上部の突起物１４をある
程度除去することが可能である。従って、シリサイドゲ
ートとコンタクトプラグとの間のショート不良の発生を
抑制することができる。
【００３６】次に、本発明に係る第３の実施の形態につ
いて説明する。なお、第１の実施の形態と同様の部分の
説明は省略する。
いて説明する。なお、第１の実施の形態と同様の部分の
説明は省略する。
【００３７】第１の実施の形態では、ＲＣＡ洗浄槽２
１、水洗槽２２、リンス槽２３、乾燥機２４の順に処理
した後、ＲＣＡ洗浄槽２１で超音波洗浄を行い、その
後、水洗槽２２、リンス槽２３、乾燥機２４の順に処理
しているが、第３の実施の形態では、ＲＣＡ洗浄槽２１
で超音波洗浄を行い、その後、水洗槽２２、リンス槽２
３、乾燥機２４の順に処理するものである。
１、水洗槽２２、リンス槽２３、乾燥機２４の順に処理
した後、ＲＣＡ洗浄槽２１で超音波洗浄を行い、その
後、水洗槽２２、リンス槽２３、乾燥機２４の順に処理
しているが、第３の実施の形態では、ＲＣＡ洗浄槽２１
で超音波洗浄を行い、その後、水洗槽２２、リンス槽２
３、乾燥機２４の順に処理するものである。
【００３８】上記第３の実施の形態においても第１の実
施の形態と同様にゲート電極の上部の突起物１４を除去
することが可能である。従って、シリサイドゲートとコ
ンタクトプラグとの間のショート不良の発生を抑制する
ことができる。
施の形態と同様にゲート電極の上部の突起物１４を除去
することが可能である。従って、シリサイドゲートとコ
ンタクトプラグとの間のショート不良の発生を抑制する
ことができる。
【００３９】次に、本発明に係る第４の実施の形態につ
いて説明する。なお、第１の実施の形態と同様の部分の
説明は省略する。
いて説明する。なお、第１の実施の形態と同様の部分の
説明は省略する。
【００４０】第１の実施の形態では、ＲＣＡ洗浄槽２
１、水洗槽２２、リンス槽２３、乾燥機２４の順に処理
した後、ＲＣＡ洗浄槽２１で超音波洗浄を行い、その
後、水洗槽２２、リンス槽２３、乾燥機２４の順に処理
しているが、第４の実施の形態では、ＲＣＡ洗浄槽２１
で洗浄処理を行った後、水洗槽２２の純水に超音波を印
加して水洗しながら超音波洗浄を行い、次いで、リンス
槽２３、乾燥機２４の順に処理するものである。
１、水洗槽２２、リンス槽２３、乾燥機２４の順に処理
した後、ＲＣＡ洗浄槽２１で超音波洗浄を行い、その
後、水洗槽２２、リンス槽２３、乾燥機２４の順に処理
しているが、第４の実施の形態では、ＲＣＡ洗浄槽２１
で洗浄処理を行った後、水洗槽２２の純水に超音波を印
加して水洗しながら超音波洗浄を行い、次いで、リンス
槽２３、乾燥機２４の順に処理するものである。
【００４１】上記第４の実施の形態においても第１の実
施の形態と同様にゲート電極の上部の突起物１４をある
程度除去することが可能である。従って、シリサイドゲ
ートとコンタクトプラグとの間のショート不良の発生を
抑制することができる。
施の形態と同様にゲート電極の上部の突起物１４をある
程度除去することが可能である。従って、シリサイドゲ
ートとコンタクトプラグとの間のショート不良の発生を
抑制することができる。
【００４２】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記実施の形態では、ゲート電極３及びソース／ドレイ
ン領域の拡散層６，７それぞれの上にＴｉシリサイド膜
９ａ〜９ｃを形成しているが、Ｔｉシリサイド膜に限ら
ず、他のシリサイド膜を形成することも可能であり、例
えばゲート電極及びソース／ドレイン領域の拡散層それ
ぞれの上にＷシリサイド膜、Ｃｏシリサイド膜又はＮｉ
シリサイド膜を形成することも可能である。
ず、種々変更して実施することが可能である。例えば、
上記実施の形態では、ゲート電極３及びソース／ドレイ
ン領域の拡散層６，７それぞれの上にＴｉシリサイド膜
９ａ〜９ｃを形成しているが、Ｔｉシリサイド膜に限ら
ず、他のシリサイド膜を形成することも可能であり、例
えばゲート電極及びソース／ドレイン領域の拡散層それ
ぞれの上にＷシリサイド膜、Ｃｏシリサイド膜又はＮｉ
シリサイド膜を形成することも可能である。
【００４３】
【発明の効果】以上説明したように本発明によれば、サ
リサイドプロセスにおいてサイドウオール上にシリサイ
ド化されずに残留する金属膜を選択的に除去する際、ア
ンモニア水及び過酸化水素水を含む洗浄液に超音波を加
えながら洗浄する。したがって、シリサイドゲート上の
微小突起物を除去することができ、それにより、ゲート
電極とコンタクトプラグとのショート不良の発生を抑制
した洗浄方法及び半導体装置の製造方法を提供すること
ができる。
リサイドプロセスにおいてサイドウオール上にシリサイ
ド化されずに残留する金属膜を選択的に除去する際、ア
ンモニア水及び過酸化水素水を含む洗浄液に超音波を加
えながら洗浄する。したがって、シリサイドゲート上の
微小突起物を除去することができ、それにより、ゲート
電極とコンタクトプラグとのショート不良の発生を抑制
した洗浄方法及び半導体装置の製造方法を提供すること
ができる。
【図１】本発明に係る第１の実施の形態による半導体装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図２】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図１の次の工程を示す
断面図である。
置の製造方法を示すものであり、図１の次の工程を示す
断面図である。
【図３】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図２の次の工程を示す
断面図である。
置の製造方法を示すものであり、図２の次の工程を示す
断面図である。
【図４】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図３の次の工程を示す
断面図である。
置の製造方法を示すものであり、図３の次の工程を示す
断面図である。
【図５】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図４の次の工程を示す
断面図である。
置の製造方法を示すものであり、図４の次の工程を示す
断面図である。
【図６】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図５の次の工程を示す
断面図である。
置の製造方法を示すものであり、図５の次の工程を示す
断面図である。
【図７】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図６の次の工程を示す
断面図である。
置の製造方法を示すものであり、図６の次の工程を示す
断面図である。
【図８】ＲＣＡ洗浄装置の一例を示す構成図である。
【図９】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
１，１０１…シリコン基板
２，１０２…ゲート酸化膜
３，１０３…ゲート電極
４，１０４…低濃度不純物層
５，１０５…サイドウオール
６，７，１０６，１０７…ソース／ドレイン領域の拡散
層 ８…Ｔｉ膜 ９ａ〜９ｃ，１０９ａ〜１０９ｃ…Ｔｉシリサイド膜 １０，１１０…層間絶縁膜 １０ａ〜１０ｃ…コンタクトホール １１…レジストパターン １２…Ｗ膜 １２ａ〜１２ｃ，１１２ａ〜１１２ｃ…Ｗプラグ １３ａ〜１３ｃ，１１３ａ〜１１３ｃ…Ａｌ合金配線 １４，１１４…微小突起物 ２１…ＲＣＡ洗浄槽 ２２…水洗槽 ２３…リンス槽 ２４…乾燥機 ２５…超音波発生装置
層 ８…Ｔｉ膜 ９ａ〜９ｃ，１０９ａ〜１０９ｃ…Ｔｉシリサイド膜 １０，１１０…層間絶縁膜 １０ａ〜１０ｃ…コンタクトホール １１…レジストパターン １２…Ｗ膜 １２ａ〜１２ｃ，１１２ａ〜１１２ｃ…Ｗプラグ １３ａ〜１３ｃ，１１３ａ〜１１３ｃ…Ａｌ合金配線 １４，１１４…微小突起物 ２１…ＲＣＡ洗浄槽 ２２…水洗槽 ２３…リンス槽 ２４…乾燥機 ２５…超音波発生装置
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 21/88 Ｃ
29/43 29/78 ３０１Ｐ
29/78
Ｆターム(参考） 4M104 AA01 BB01 BB02 BB18 BB20
BB21 BB25 BB28 BB40 CC05
DD04 DD16 DD22 DD37 DD43
DD64 DD65 DD75 DD78 DD84
EE14 GG09 GG10 GG14 HH20
5F033 HH04 HH25 HH27 HH28 JJ19
KK25 LL04 MM07 PP06 PP15
QQ09 QQ11 QQ19 QQ31 QQ48
QQ58 QQ65 QQ70 QQ73 QQ91
RR04 SS11 VV06 XX31
5F043 AA22 BB15 BB27
5F140 AA14 BA01 BE07 BF04 BF11
BF18 BF60 BG08 BG14 BG28
BG30 BG34 BG37 BG45 BG52
BG53 BH15 BJ08 BJ11 BJ17
BJ18 BJ27 BK02 BK13 BK21
BK26 BK29 BK34 BK39 BK40
CB01 CB04 CC03 CC12 CE07
CF04 CF05
Claims (4)
- 【請求項１】 サリサイドプロセスでサイドウオールに
シリサイド化されずに残留する金属膜を除去する洗浄方
法において、 アンモニア水及び過酸化水素水を含む洗浄液に超音波を
加えながら洗浄することを特徴とする洗浄方法。 - 【請求項２】 サリサイドプロセスでサイドウオールに
シリサイド化されずに残留する金属膜を除去する洗浄方
法において、 アンモニア水及び過酸化水素水を含む洗浄液により洗浄
する工程と、 超音波を加えながら水洗する工程と、 を具備することを特徴とする洗浄方法。 - 【請求項３】 半導体基板上にゲート電極を形成する工
程と、 半導体基板のソース／ドレイン領域に拡散層を形成する
工程と、 このゲート電極上及びソース／ドレイン領域の拡散層上
に金属膜を形成する工程と、 この金属膜に熱処理を施すことにより、ゲート電極上及
びソース/ドレイン領域の拡散層上に金属シリサイド膜
を形成するシリサイド化工程と、 このシリサイド化工程でシリサイド化されずに残留する
金属膜を除去する洗浄工程であって、アンモニア水及び
過酸化水素水を含む洗浄液に超音波を加えながら洗浄す
る工程と、 金属シリサイド膜上に絶縁膜を形成する工程と、 この絶縁膜をエッチングすることにより、該絶縁膜にゲ
ート電極の上方に位置する第１の接続孔及びソース／ド
レイン領域の拡散層の上方に位置する第２の接続孔を形
成する工程と、 第１及び第２の接続孔それぞれの内にコンタクトプラグ
を埋め込む工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板上にゲート電極を形成する工
程と、 半導体基板のソース／ドレイン領域に拡散層を形成する
工程と、 このゲート電極上及びソース／ドレイン領域の拡散層上
に金属膜を形成する工程と、 この金属膜に熱処理を施すことにより、ゲート電極上及
びソース/ドレイン領域の拡散層上に金属シリサイド膜
を形成するシリサイド化工程と、 このシリサイド化工程でシリサイド化されずに残留する
金属膜を除去する洗浄工程であって、アンモニア水及び
過酸化水素水を含む洗浄液により洗浄した後、超音波を
加えながら水洗する工程と、 金属シリサイド膜上に絶縁膜を形成する工程と、 この絶縁膜をエッチングすることにより、該絶縁膜にゲ
ート電極の上方に位置する第１の接続孔及びソース／ド
レイン領域の拡散層の上方に位置する第２の接続孔を形
成する工程と、 第１及び第２の接続孔それぞれの内にコンタクトプラグ
を埋め込む工程と、を具備することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187935A JP2003007640A (ja) | 2001-06-21 | 2001-06-21 | 洗浄方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187935A JP2003007640A (ja) | 2001-06-21 | 2001-06-21 | 洗浄方法及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008015737A Division JP4924451B2 (ja) | 2008-01-28 | 2008-01-28 | 洗浄方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007640A true JP2003007640A (ja) | 2003-01-10 |
Family
ID=19027146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001187935A Pending JP2003007640A (ja) | 2001-06-21 | 2001-06-21 | 洗浄方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007640A (ja) |
-
2001
- 2001-06-21 JP JP2001187935A patent/JP2003007640A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3887257B2 (ja) | サリサイド構造の改良された形成方法 | |
| US7863191B2 (en) | Manufacturing method of semiconductor device | |
| US7501672B2 (en) | Method and structure for a self-aligned silicided word line and polysilicon plug during the formation of a semiconductor device | |
| JP2004128463A (ja) | 半導体素子の製造方法 | |
| JP2010206056A (ja) | 半導体集積回路装置の製造方法 | |
| KR100769415B1 (ko) | 반도체장치의 제조방법 | |
| JP2006216854A (ja) | 半導体装置の製造方法 | |
| US6074938A (en) | Method of forming a semiconductor device comprising a dummy polysilicon gate electrode short-circuited to a dummy element region in a substrate | |
| US20110212610A1 (en) | Methods of forming dual gate of semiconductor device | |
| KR100829597B1 (ko) | 반도체 장치의 세정 방법 및 제조 방법 | |
| US7268048B2 (en) | Methods for elimination of arsenic based defects in semiconductor devices with isolation regions | |
| JP4924451B2 (ja) | 洗浄方法及び半導体装置の製造方法 | |
| JP2003007640A (ja) | 洗浄方法及び半導体装置の製造方法 | |
| JP4087172B2 (ja) | 半導体装置の製造方法 | |
| JP2000188292A (ja) | 半導体装置および製造方法 | |
| US6642592B2 (en) | Semiconductor device and method for fabricating same | |
| KR100361572B1 (ko) | 반도체 소자의 접촉 구조 형성 방법 | |
| KR100190060B1 (ko) | 실리사이드 형성 방법 | |
| TW426935B (en) | Manufacturing process of salicide gate device capable of preventing the isolation oxide layer from over etching | |
| JP2004095625A (ja) | 電子デバイスの洗浄方法及び製造方法 | |
| US6486048B1 (en) | Method for fabricating a semiconductor device using conductive oxide and metal layer to silicide source + drain | |
| JP2003332424A (ja) | 半導体装置の製造方法 | |
| JP2003197635A (ja) | 半導体装置の製造方法 | |
| JP4048527B2 (ja) | 半導体素子の製造方法 | |
| JPH10261722A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |