JP2003006045A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JP2003006045A JP2003006045A JP2002143188A JP2002143188A JP2003006045A JP 2003006045 A JP2003006045 A JP 2003006045A JP 2002143188 A JP2002143188 A JP 2002143188A JP 2002143188 A JP2002143188 A JP 2002143188A JP 2003006045 A JP2003006045 A JP 2003006045A
- Authority
- JP
- Japan
- Prior art keywords
- tag
- index
- bit
- address
- domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、区分けされたコンピュータ
システムにおけるメモリ構成の割り当てを改善するシス
テム及び方法を提供することにある。 【解決手段】 本発明はコンピュータドメイン間での共
有メモリ構成を論理的に区分けするシステム及び方法で
ある。各ドメインには固有のアドレス空間識別子が割り
当てられる。この固有のアドレス空間識別子は好適には
タグ拡張ビット及びインデックス拡張ビットを有する。
これにより、従来のローカルドメインアドレスのタグ及
びインデックスビットはタグ拡張及びインデックスビッ
トとともに拡張することが可能となる。共有メモリ構成
のデータエントリは拡張されたインデックス値を使用し
てアクセスされる。拡張されたタグ値を使用してヒット
を判定する。
システムにおけるメモリ構成の割り当てを改善するシス
テム及び方法を提供することにある。 【解決手段】 本発明はコンピュータドメイン間での共
有メモリ構成を論理的に区分けするシステム及び方法で
ある。各ドメインには固有のアドレス空間識別子が割り
当てられる。この固有のアドレス空間識別子は好適には
タグ拡張ビット及びインデックス拡張ビットを有する。
これにより、従来のローカルドメインアドレスのタグ及
びインデックスビットはタグ拡張及びインデックスビッ
トとともに拡張することが可能となる。共有メモリ構成
のデータエントリは拡張されたインデックス値を使用し
てアクセスされる。拡張されたタグ値を使用してヒット
を判定する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はコンピュータシステ
ムの共有メモリ構造の論理的な区分けに関するものであ
る。特に、本発明はコンピュータシステムのドメイン間
でキャッシュメモリを論理的に適切に区分けすることを
指向している。
ムの共有メモリ構造の論理的な区分けに関するものであ
る。特に、本発明はコンピュータシステムのドメイン間
でキャッシュメモリを論理的に適切に区分けすることを
指向している。
【０００２】
【従来の技術】マルチノードのコンピュータネットワー
クは複数のドメインに区分けされることが多く、各ドメ
インはそれ自身のアドレス空間で独立のマシンとして機
能している。ＯＳは各ドメイン上で独立に運用される。
区分けによって、ネットワークの資源が種々のタスクに
効率的に割り当てられるようになり、コンピュータシス
テムの使用における柔軟性を提供し、かつ全体システム
の動作との干渉による、ネットワークの一部におけるハ
ードウェア及びソフトウェア障害の影響を制限するため
に資源間でアイソレーションできるようになっている。
クは複数のドメインに区分けされることが多く、各ドメ
インはそれ自身のアドレス空間で独立のマシンとして機
能している。ＯＳは各ドメイン上で独立に運用される。
区分けによって、ネットワークの資源が種々のタスクに
効率的に割り当てられるようになり、コンピュータシス
テムの使用における柔軟性を提供し、かつ全体システム
の動作との干渉による、ネットワークの一部におけるハ
ードウェア及びソフトウェア障害の影響を制限するため
に資源間でアイソレーションできるようになっている。
【０００３】図１はマルチノードコンピュータシステム
を示し、コンピュータシステムは、中央処理装置（ＣＰ
Ｕ）ノード１０５、メモリノード１１０及びシステム相
互接続構成１２０に結合された入出力（Ｉ／Ｏ）ノード
１１５、を含む。区分け定義レジスタ（図１に示さず）
はマルチノードコンピュータシステムをドメイン１３
０、１３５、１４０に区分けする。
を示し、コンピュータシステムは、中央処理装置（ＣＰ
Ｕ）ノード１０５、メモリノード１１０及びシステム相
互接続構成１２０に結合された入出力（Ｉ／Ｏ）ノード
１１５、を含む。区分け定義レジスタ（図１に示さず）
はマルチノードコンピュータシステムをドメイン１３
０、１３５、１４０に区分けする。
【０００４】従来、各ドメインはそれ自身のメモリ構成
を有する。各ドメインのスパースディレクトリ１４７を
経て固有に保持された１つもしくはそれ以上ローカルキ
ャッシュメモリ１４５として実現されている。
を有する。各ドメインのスパースディレクトリ１４７を
経て固有に保持された１つもしくはそれ以上ローカルキ
ャッシュメモリ１４５として実現されている。
【０００５】図２はドメイン内のメモリ構成をアドレス
する従来のアドレス技術を示す。キャッシュメモリ２０
０はデータの組み２０５を記憶するデータアレイであ
る。各組み２０５はしばしばデータラインと称される。
一般的なキャッシュメモリ構成では、キャッシュメモリ
の各キャッシュラインエントリ２０２は関連タグフィー
ルド２０６を有する。アドレス中のインデックス２０７
の値は、どのデータの組み２０５かをアドレスマップ上
に示す。
する従来のアドレス技術を示す。キャッシュメモリ２０
０はデータの組み２０５を記憶するデータアレイであ
る。各組み２０５はしばしばデータラインと称される。
一般的なキャッシュメモリ構成では、キャッシュメモリ
の各キャッシュラインエントリ２０２は関連タグフィー
ルド２０６を有する。アドレス中のインデックス２０７
の値は、どのデータの組み２０５かをアドレスマップ上
に示す。
【０００６】キャッシュメモリのＫ−ウェイにおいて、
各組み（キャッシュアドレス）は、Ｋ―ラインのデータ
エントリの組みからなり、各データエントリはそれ自身
のタグフィールド２０６を有する。新たなワードがキャ
ッシュに入力されると、タグビットがデータビットとと
もに記憶される。ＣＰＵがメモリリクエストを発生する
と、メモリアドレスのインデックス２１０はキャッシュ
において組み２０５を選択するために使用される。即
ち、キャッシュの組み２０５はインデックス２０７で呼
ばれるメモリアドレスの一部によりインデックスされ
る。ＣＰＵメモリアドレスのタグ２１０はエントリ２０
２のタグ２０６と比較される。もしタグ２０６及び２１
０が整合するならばヒットであり、ワードはキャッシュ
にエントリされる。関連キャッシュのＫ−ウェイ組みに
対して、組みの各Ｋ−ラインはそれ自身のタグを有し、
各エントリに対するタグは、タグの１つが整合するとき
に発生するヒットとともに入来アドレスに並行して比較
される。インターリーブが含まれ、多重独立リクエスト
が処理される。結果的に、インターリーブフィールド２
１５はどちらのリーフを使用するかを特定する。オフセ
ットフィールド２２０はどのデータ構成がアクセスされ
るキャッシュラインをもったデータ構成かを特定する。
各組み（キャッシュアドレス）は、Ｋ―ラインのデータ
エントリの組みからなり、各データエントリはそれ自身
のタグフィールド２０６を有する。新たなワードがキャ
ッシュに入力されると、タグビットがデータビットとと
もに記憶される。ＣＰＵがメモリリクエストを発生する
と、メモリアドレスのインデックス２１０はキャッシュ
において組み２０５を選択するために使用される。即
ち、キャッシュの組み２０５はインデックス２０７で呼
ばれるメモリアドレスの一部によりインデックスされ
る。ＣＰＵメモリアドレスのタグ２１０はエントリ２０
２のタグ２０６と比較される。もしタグ２０６及び２１
０が整合するならばヒットであり、ワードはキャッシュ
にエントリされる。関連キャッシュのＫ−ウェイ組みに
対して、組みの各Ｋ−ラインはそれ自身のタグを有し、
各エントリに対するタグは、タグの１つが整合するとき
に発生するヒットとともに入来アドレスに並行して比較
される。インターリーブが含まれ、多重独立リクエスト
が処理される。結果的に、インターリーブフィールド２
１５はどちらのリーフを使用するかを特定する。オフセ
ットフィールド２２０はどのデータ構成がアクセスされ
るキャッシュラインをもったデータ構成かを特定する。
【０００７】図３はコンパレータとマルチプレクサを有
する従来のハードウェアシステムを示す。もしアドレス
のタグ部分がアドレスされるエントリのタグに整合して
いるならばヒットを示す信号を出力する。図２は種々の
メモリ構成を含む一般的なアドレスシステムを示してい
ることが分かる。例えば、キャッシュメモリはインター
リーブされるべきもの（Ｙ＝０）を持たない。もしキャ
ッシュメモリ構成がタグを使用しないならば（Ｗ＝
０）、キャッシュは、アクセスごとにヒットするランダ
ムアクセスメモリ（ＲＡＭ）のように作用する。さら
に、キャッシュメモリ構成がインデックス（Ｘ＝０）を
持たないならば、これは完全な関連メモリ又は連想記憶
メモリ（ＣＡＭ）として作用する。
する従来のハードウェアシステムを示す。もしアドレス
のタグ部分がアドレスされるエントリのタグに整合して
いるならばヒットを示す信号を出力する。図２は種々の
メモリ構成を含む一般的なアドレスシステムを示してい
ることが分かる。例えば、キャッシュメモリはインター
リーブされるべきもの（Ｙ＝０）を持たない。もしキャ
ッシュメモリ構成がタグを使用しないならば（Ｗ＝
０）、キャッシュは、アクセスごとにヒットするランダ
ムアクセスメモリ（ＲＡＭ）のように作用する。さら
に、キャッシュメモリ構成がインデックス（Ｘ＝０）を
持たないならば、これは完全な関連メモリ又は連想記憶
メモリ（ＣＡＭ）として作用する。
【０００８】
【発明が解決しようとする課題】コンピュータシステム
１００の欠陥はドメイン区分けの変更、及び使用パッタ
ーンによって結果的にメモリハードウェアの非効率的な
使用となることである。図１において、一般的なコンピ
ュータシステムではシステムのドメイン区分けは、新た
なニーズがあったときに変更する。即ち、コンピュータ
システムは新たなニーズがあったときにドメインの数を
変更するように構成されている。
１００の欠陥はドメイン区分けの変更、及び使用パッタ
ーンによって結果的にメモリハードウェアの非効率的な
使用となることである。図１において、一般的なコンピ
ュータシステムではシステムのドメイン区分けは、新た
なニーズがあったときに変更する。即ち、コンピュータ
システムは新たなニーズがあったときにドメインの数を
変更するように構成されている。
【０００９】しかしながら各ドメインは少なくとも１つ
のキャッシュメモリ構成を必要とし、キャッシュメモリ
の総数は、コンピュータシステム１００がサポートする
少なくともドメインの最大数に等しいように選択されね
ばならない。ドメインの数が最大値より少ないときは１
つまたはそれ以上のアイドルメモリを生じる。これはキ
ャッシュメモリハードウェアの効率的な使用に不十分で
ある。
のキャッシュメモリ構成を必要とし、キャッシュメモリ
の総数は、コンピュータシステム１００がサポートする
少なくともドメインの最大数に等しいように選択されね
ばならない。ドメインの数が最大値より少ないときは１
つまたはそれ以上のアイドルメモリを生じる。これはキ
ャッシュメモリハードウェアの効率的な使用に不十分で
ある。
【００１０】従って、本発明の目的は、区分けされたコ
ンピュータシステムにおけるメモリ構成の割り当てを改
善するシステム及び方法を提供することにある。
ンピュータシステムにおけるメモリ構成の割り当てを改
善するシステム及び方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の一つの態様によ
れば、コンピュータシステムであって、各々のデータの
組みが少なくとも１つのデータエントリをもつ複数のデ
ータの組みを有するキャッシュメモリであって、各デー
タの組みがデータの組みをアクセスするためのインデッ
クス値を有し、かつ各データエントリがヒットを判定す
るタグ値を有するものと、前記キャッシュメモリを共有
する少なくとも２つのドメインであって、各ドメインは
複数のメモリアドレスを含むアドレス空間をもち、各メ
モリアドレスはタグビットをもつタグフィールドとイン
デックスビットをもつインデックスフィールドを有し、
リクエストがアドレス空間に固有の少なくとも１つのビ
ットを有するアドレス空間識別子で生じるドメインのメ
モリアドレスを拡張することにより、各ドメインは前記
キャッシュメモリからデータをリクエストするように構
成される。
れば、コンピュータシステムであって、各々のデータの
組みが少なくとも１つのデータエントリをもつ複数のデ
ータの組みを有するキャッシュメモリであって、各デー
タの組みがデータの組みをアクセスするためのインデッ
クス値を有し、かつ各データエントリがヒットを判定す
るタグ値を有するものと、前記キャッシュメモリを共有
する少なくとも２つのドメインであって、各ドメインは
複数のメモリアドレスを含むアドレス空間をもち、各メ
モリアドレスはタグビットをもつタグフィールドとイン
デックスビットをもつインデックスフィールドを有し、
リクエストがアドレス空間に固有の少なくとも１つのビ
ットを有するアドレス空間識別子で生じるドメインのメ
モリアドレスを拡張することにより、各ドメインは前記
キャッシュメモリからデータをリクエストするように構
成される。
【００１２】好適には、前記アドレス空間識別子は、複
数のインデックス拡張ビットと複数のタグ拡張ビットを
備え、キャッシュメモリにてデータの組みをアクセスす
るインデックス値はインデックス拡張ビットにより拡張
されたメモリアドレスのインデックスビットであり、ヒ
ットを判定するタグ値はタグ拡張ビットにより拡張され
たメモリアドレのタグビットである。
数のインデックス拡張ビットと複数のタグ拡張ビットを
備え、キャッシュメモリにてデータの組みをアクセスす
るインデックス値はインデックス拡張ビットにより拡張
されたメモリアドレスのインデックスビットであり、ヒ
ットを判定するタグ値はタグ拡張ビットにより拡張され
たメモリアドレのタグビットである。
【００１３】好適には、前記インデックス拡張ビットが
ゼロの値を有する。
ゼロの値を有する。
【００１４】
【発明の実施の形態】本発明はコンピュータドメイン間
のメモリ構成の論理的な区分けの方法及びシステムであ
る。
のメモリ構成の論理的な区分けの方法及びシステムであ
る。
【００１５】図４において、本発明の一実施形態によれ
ば、マルチノードネットワークシステムは、複数のＣＰ
Ｕノード１０５、メモリノード１１０、システム相互接
続１２０に結合された入出力（Ｉ／Ｏ）ノード１１５、
を含む。システム相互接続構成１２０は、例えば、メッ
シュ、リング、又は、ルータ又はスイッチを使用して実
現されるハイパーキューブである。区分け定義レジスタ
（図４に示さず）はマルチノードシステムを複数のドメ
イン１３０、１３５、１４０区分けする。
ば、マルチノードネットワークシステムは、複数のＣＰ
Ｕノード１０５、メモリノード１１０、システム相互接
続１２０に結合された入出力（Ｉ／Ｏ）ノード１１５、
を含む。システム相互接続構成１２０は、例えば、メッ
シュ、リング、又は、ルータ又はスイッチを使用して実
現されるハイパーキューブである。区分け定義レジスタ
（図４に示さず）はマルチノードシステムを複数のドメ
イン１３０、１３５、１４０区分けする。
【００１６】本発明の一つの実施形態として、共有メモ
リ構成の論理的な区分け、例えばドメイン間のキャッシ
ュメモリ３０５及びスパースディレクトリテーブル３１
０により支持される。本図はメモリ構成を通るドメイン
間の境目を示している。さらに、論理区分けによって、
いかにして特定のメモリ構成が柔軟に制御され区分けさ
れるかを示している。
リ構成の論理的な区分け、例えばドメイン間のキャッシ
ュメモリ３０５及びスパースディレクトリテーブル３１
０により支持される。本図はメモリ構成を通るドメイン
間の境目を示している。さらに、論理区分けによって、
いかにして特定のメモリ構成が柔軟に制御され区分けさ
れるかを示している。
【００１７】コンピュータシステム３００の各ドメイン
は独立のマシンとして機能し、結果的に各マシンはそれ
自身のアドレス空間を有する。各ドメインはそれ自身の
アドレス空間を有する。各アドレス空間は、ドメイン内
にメモリ構成をアクセスするためのメモリアドレスの組
み、例えばキャッシュメモリを有する。従って、ドメイ
ン１３０は関連アドレス空間を有し、ドメイン１３５も
関連アドレス空間を有し、ドメイン１４０も関連アドレ
ス空間を有する。異なるドメイン内における同じメモリ
アドレスは物理的同等ではなく、これはリクストが異な
るアドレス空間から生じるからである。
は独立のマシンとして機能し、結果的に各マシンはそれ
自身のアドレス空間を有する。各ドメインはそれ自身の
アドレス空間を有する。各アドレス空間は、ドメイン内
にメモリ構成をアクセスするためのメモリアドレスの組
み、例えばキャッシュメモリを有する。従って、ドメイ
ン１３０は関連アドレス空間を有し、ドメイン１３５も
関連アドレス空間を有し、ドメイン１４０も関連アドレ
ス空間を有する。異なるドメイン内における同じメモリ
アドレスは物理的同等ではなく、これはリクストが異な
るアドレス空間から生じるからである。
【００１８】本発明の一つの実施形態として、ドメイン
から生じるデータリクエストの従来のメモリアドレスを
拡張する方法であり、リクエストが生じるアドレス空間
を参照する追加のビットフィールドを含む。本発明によ
れば、各ドメイン１３０、１３５、１４０は固有のアド
レス空間識別子で割り当てられる。固有のアドレス空間
識別子は、リクエストが生じるアドレス空間と固有に関
連した数値である。一例として、固有のアドレス空間識
別子は各ドメインに割り当てられた固有の数値ラベルで
ある。他の例として、メモリがノードをまたがって物理
的に分散している分散共有メモリマルチノードシステム
において、各ノードはアドレス空間識別子として使用さ
れるシステムにおける固有の全域識別子で割り当てられ
る。ドメインは選択されたノードのサブセットを取り囲
むので、ノードの固有の全域識別子はリクエストのター
ゲットアドレス空間を特定する。
から生じるデータリクエストの従来のメモリアドレスを
拡張する方法であり、リクエストが生じるアドレス空間
を参照する追加のビットフィールドを含む。本発明によ
れば、各ドメイン１３０、１３５、１４０は固有のアド
レス空間識別子で割り当てられる。固有のアドレス空間
識別子は、リクエストが生じるアドレス空間と固有に関
連した数値である。一例として、固有のアドレス空間識
別子は各ドメインに割り当てられた固有の数値ラベルで
ある。他の例として、メモリがノードをまたがって物理
的に分散している分散共有メモリマルチノードシステム
において、各ノードはアドレス空間識別子として使用さ
れるシステムにおける固有の全域識別子で割り当てられ
る。ドメインは選択されたノードのサブセットを取り囲
むので、ノードの固有の全域識別子はリクエストのター
ゲットアドレス空間を特定する。
【００１９】実施形態において、メモリリクエストが共
有メモリ構成のドメインのアドレス空間になされるとき
はいつでも、メモリアドレスは、接頭語ビットのような
付加ビットフィールドとして付加された固有のアドレス
空間識別子のビットフィールドを有する。
有メモリ構成のドメインのアドレス空間になされるとき
はいつでも、メモリアドレスは、接頭語ビットのような
付加ビットフィールドとして付加された固有のアドレス
空間識別子のビットフィールドを有する。
【００２０】拡張されたアドレスの固有のアドレス空間
識別子は、共有メモリ間での種々の方法にて共有メモリ
構成が割り当てできるようにする付加情報を含む。一般
的に、固有のアドレス空間識別子からのビットは、共有
メモリ構成で組みをアクセスするインデックス値を形成
するためにメモリアドレスのインデックスビットと結合
され、一方、固有のアドレス空間識別子からのビット
は、ヒットを決めるためのタグ値を形成するためにタグ
ビットと結合される。
識別子は、共有メモリ間での種々の方法にて共有メモリ
構成が割り当てできるようにする付加情報を含む。一般
的に、固有のアドレス空間識別子からのビットは、共有
メモリ構成で組みをアクセスするインデックス値を形成
するためにメモリアドレスのインデックスビットと結合
され、一方、固有のアドレス空間識別子からのビット
は、ヒットを決めるためのタグ値を形成するためにタグ
ビットと結合される。
【００２１】図５は本発明によるアドレスフォーマット
４００の一例を示し、複数のデータの組み４０１を有す
るメモリ構成４１８をアクセスする。メモリ構成４１８
は、データの組み４０１がインデックス値によりアクセ
ス可能なキャッシュ又は他のメモリ構成である。実施形
態において、メモリ構成は、各組み４０１がＫ−ライン
をもつデータエントリのデータキャッシュでＫ−ウェイ
が構成される。アドレスフォーマット４００は好ましく
は従来のドメインメモリアドレス４５０のビットを含
み、ドメインメモリアドレスは、タグビットのためのタ
グフィールド４０５、インデックスビットのためのイン
デックスフィールド４１０、インターリーブビットのた
めのインターリーブフィールド４１５、及びオフセット
ビットのためのオフセットフィールド４２０を含む。従
来のドメインメモリアドレス４５０は固有のアドレス空
間識別子４６０のビットにより拡張される。一実施形態
として、固有のアドレス空間識別子４６０はタグ拡張フ
ィールド４６５を有し、ビットの整数“Ａ”をもったタ
グ拡張フィールドがタグ拡張として使用され、ビットの
整数“Ｂ”をもったインデックス拡張フィールド４７０
がインデックス拡張として使用される。
４００の一例を示し、複数のデータの組み４０１を有す
るメモリ構成４１８をアクセスする。メモリ構成４１８
は、データの組み４０１がインデックス値によりアクセ
ス可能なキャッシュ又は他のメモリ構成である。実施形
態において、メモリ構成は、各組み４０１がＫ−ライン
をもつデータエントリのデータキャッシュでＫ−ウェイ
が構成される。アドレスフォーマット４００は好ましく
は従来のドメインメモリアドレス４５０のビットを含
み、ドメインメモリアドレスは、タグビットのためのタ
グフィールド４０５、インデックスビットのためのイン
デックスフィールド４１０、インターリーブビットのた
めのインターリーブフィールド４１５、及びオフセット
ビットのためのオフセットフィールド４２０を含む。従
来のドメインメモリアドレス４５０は固有のアドレス空
間識別子４６０のビットにより拡張される。一実施形態
として、固有のアドレス空間識別子４６０はタグ拡張フ
ィールド４６５を有し、ビットの整数“Ａ”をもったタ
グ拡張フィールドがタグ拡張として使用され、ビットの
整数“Ｂ”をもったインデックス拡張フィールド４７０
がインデックス拡張として使用される。
【００２２】図４において、固有のアドレス空間識別子
４６０のフィールドは、固有のアドレス空間識別子４６
０のビットとローカルドメインアドレス４５０をシング
ルワードとして結合する従来の論理回路３２０を使用し
て、接頭語ビットとしてローカルドメインメモリアドレ
ス４５０に加えられる。例えば、固有のアドレス空間識
別子は制御インタフェース（図３に示さず）によりプロ
グラマブルルーティンテーブルに記録される。ルーティ
ンテーブルの出力は、ドメインから生じるキャッシュリ
クエストへの付加ビットとして自動的に使用される。ル
ーティンテーブルはドメインの区分けが変更されるとき
は再プログラムされる。一方、宛先ノード識別子はアド
レス空間識別子として使用される。
４６０のフィールドは、固有のアドレス空間識別子４６
０のビットとローカルドメインアドレス４５０をシング
ルワードとして結合する従来の論理回路３２０を使用し
て、接頭語ビットとしてローカルドメインメモリアドレ
ス４５０に加えられる。例えば、固有のアドレス空間識
別子は制御インタフェース（図３に示さず）によりプロ
グラマブルルーティンテーブルに記録される。ルーティ
ンテーブルの出力は、ドメインから生じるキャッシュリ
クエストへの付加ビットとして自動的に使用される。ル
ーティンテーブルはドメインの区分けが変更されるとき
は再プログラムされる。一方、宛先ノード識別子はアド
レス空間識別子として使用される。
【００２３】図５は、キャッシュでデータラインを選択
するために使用されるインデックスのビット値が、従来
のインデックスビットとインデックス拡張ビットの結合
であることを示す一例である。図５において、インデッ
クス４１０がＸビット幅で、インデックス拡張フィール
ド４７０がＢビット幅であるとき、データの組みを選択
するために使用されるインデックス値は、Ｂ＋Ｘのビッ
ト幅を有する。図５に示す実施形態において、２X+Bの
データ組み（キャッシュに関連したＫ−ウェイのデータ
組み）があり、Ｂ＋Ｘのビット幅をもつインデックス値
を有する拡張されたアドレス空間に対応する。図示の例
では、もしコンピュータシステムが８より少ないか等し
い最大数のドメインを有するならば、インデックス拡張
４６０はシステム上で３ビット幅（即ち、各ポテンシャ
ルドメインに対して１つの固有値）である。本実施形態
において、Ａ＝３，Ｂ＝０ならば、ローカルドメインイ
ンデックス値が等しい２つはキャッシュにて同じデータ
の組みをアクセスする。
するために使用されるインデックスのビット値が、従来
のインデックスビットとインデックス拡張ビットの結合
であることを示す一例である。図５において、インデッ
クス４１０がＸビット幅で、インデックス拡張フィール
ド４７０がＢビット幅であるとき、データの組みを選択
するために使用されるインデックス値は、Ｂ＋Ｘのビッ
ト幅を有する。図５に示す実施形態において、２X+Bの
データ組み（キャッシュに関連したＫ−ウェイのデータ
組み）があり、Ｂ＋Ｘのビット幅をもつインデックス値
を有する拡張されたアドレス空間に対応する。図示の例
では、もしコンピュータシステムが８より少ないか等し
い最大数のドメインを有するならば、インデックス拡張
４６０はシステム上で３ビット幅（即ち、各ポテンシャ
ルドメインに対して１つの固有値）である。本実施形態
において、Ａ＝３，Ｂ＝０ならば、ローカルドメインイ
ンデックス値が等しい２つはキャッシュにて同じデータ
の組みをアクセスする。
【００２４】キャッシュの組み４０１の各データエント
リ４８０は、好ましくはタグフィールドビット４０５及
びタグ拡張フィールド４６５を含むタグ値４８５を記憶
する。これは、固有のアドレス空間識別子のタグ拡張ビ
ットと結合したローカルドメインアドレスのタグ値を含
むため、リクエストとキャッシュエントリを比較するた
めに使用される効果的なタグ値を可能とする。例えば、
タグ４０５がビット幅Ｗで、タグ拡張４６５がビット幅
Ａのとき、タグ値４８５はＡ＋Ｗのビット幅となる。
リ４８０は、好ましくはタグフィールドビット４０５及
びタグ拡張フィールド４６５を含むタグ値４８５を記憶
する。これは、固有のアドレス空間識別子のタグ拡張ビ
ットと結合したローカルドメインアドレスのタグ値を含
むため、リクエストとキャッシュエントリを比較するた
めに使用される効果的なタグ値を可能とする。例えば、
タグ４０５がビット幅Ｗで、タグ拡張４６５がビット幅
Ａのとき、タグ値４８５はＡ＋Ｗのビット幅となる。
【００２５】本発明は、種々の異なる方法で使用される
メモリ構成を可能とする。もしインデックス拡張が非ゼ
ロであれば、データの組みのエントリは２Ｂまで分割さ
れ、ここで、Ｂはインデックス拡張４７０のビット数で
ある。
メモリ構成を可能とする。もしインデックス拡張が非ゼ
ロであれば、データの組みのエントリは２Ｂまで分割さ
れ、ここで、Ｂはインデックス拡張４７０のビット数で
ある。
【００２６】図５に示すように、従って、関連メモリの
Ｋ−ウェイに、２X+Bの組みのエントリが存在する。ア
ドレス空間ＩＤが同じインデックス拡張子をもつ全ての
ドメインは同じエントリのサブセットを共有する。しか
しながら、所望するならば、各ドメインは固有のインデ
ックス拡張値に割り当てられ、ドメインはAにゼロを設
定することにより、エントリのサブセットを共有する。
Ｋ−ウェイに、２X+Bの組みのエントリが存在する。ア
ドレス空間ＩＤが同じインデックス拡張子をもつ全ての
ドメインは同じエントリのサブセットを共有する。しか
しながら、所望するならば、各ドメインは固有のインデ
ックス拡張値に割り当てられ、ドメインはAにゼロを設
定することにより、エントリのサブセットを共有する。
【００２７】実施形態において、インデックス拡張フィ
ールド４７０は、メモリ構成を共有する全てのドメイン
に対して同じ値に設定される（例えば、Ｂビットはゼロ
に設定される）。もしBビットが全ての固有のドメイン
空間識別子に対して同じであれば（例えば、ゼロ）、イ
ンデックスフィールド４１０のビット値はデータセット
４０１をアクセスするために使用され、一方、整合に使
用されるタグ値４８５は、タグフィールド４０５の値プ
ラスタグ拡張フィールド４６５（即ち、ビットＡ＋Ｗ）
の値である。これによって、個々のデータの組み４０１
のデータエントリが自由にかつダイナミックにドメイン
をわたって割り当てられることができる。即ち、単一の
データの組みは、１つ以上のドメインと関連した組みに
エントリをもつ。これは、システムが全てのエントリに
ダイナミックに割り当てることができる点で有利であ
る。
ールド４７０は、メモリ構成を共有する全てのドメイン
に対して同じ値に設定される（例えば、Ｂビットはゼロ
に設定される）。もしBビットが全ての固有のドメイン
空間識別子に対して同じであれば（例えば、ゼロ）、イ
ンデックスフィールド４１０のビット値はデータセット
４０１をアクセスするために使用され、一方、整合に使
用されるタグ値４８５は、タグフィールド４０５の値プ
ラスタグ拡張フィールド４６５（即ち、ビットＡ＋Ｗ）
の値である。これによって、個々のデータの組み４０１
のデータエントリが自由にかつダイナミックにドメイン
をわたって割り当てられることができる。即ち、単一の
データの組みは、１つ以上のドメインと関連した組みに
エントリをもつ。これは、システムが全てのエントリに
ダイナミックに割り当てることができる点で有利であ
る。
【００２８】もしタグ拡張フィールド４６５のビット値
が（例えば、Ａビットであれば）同じ（例えば、ゼロ）
であれば全てのドメインに対して同じ値であるように設
定され、ドメインタグフィールド４０５のビット値のみ
（Ｗビット）がヒットを決めるために使用される。この
場合、２つのドメインのインデックス拡張フィールド４
７０の値が同じであれば、２つのドメインはキャッシュ
にて同じデータの組みをアクセスすることができる。例
えば、Ａビットがゼロであれば、２つのドメインは同じ
タグ値４８５を有する。これによって、ドメインをわた
って共有メモリ構成の幅で、インタフェースのスタティ
ックな区分けを賦課すること無しに、エントリのスタテ
ィックな割り当てができるようになる。これは、他のド
メインに割り当てられたエントリの追い立ての原因とな
る１つのドメインからのリクストのような、ドメイン間
で性能の相互作用を減ずる利益を有する。これはまた、
アイソレーションの欠陥を改善する利点と１つのドメイ
ンのエラーが他のエラーに影響を与えない利点を有す
る。
が（例えば、Ａビットであれば）同じ（例えば、ゼロ）
であれば全てのドメインに対して同じ値であるように設
定され、ドメインタグフィールド４０５のビット値のみ
（Ｗビット）がヒットを決めるために使用される。この
場合、２つのドメインのインデックス拡張フィールド４
７０の値が同じであれば、２つのドメインはキャッシュ
にて同じデータの組みをアクセスすることができる。例
えば、Ａビットがゼロであれば、２つのドメインは同じ
タグ値４８５を有する。これによって、ドメインをわた
って共有メモリ構成の幅で、インタフェースのスタティ
ックな区分けを賦課すること無しに、エントリのスタテ
ィックな割り当てができるようになる。これは、他のド
メインに割り当てられたエントリの追い立ての原因とな
る１つのドメインからのリクストのような、ドメイン間
で性能の相互作用を減ずる利益を有する。これはまた、
アイソレーションの欠陥を改善する利点と１つのドメイ
ンのエラーが他のエラーに影響を与えない利点を有す
る。
【００２９】他の例として、最大で４つのドメインを有
するシステム３００を考察する。この場合、インデック
ス拡張フィールド４７０は、インデックス拡張の４つの
異なる値を提供するために、２ビット長であることを必
要とする。このようなシステムの各ドメインは種々のイ
ンデックス拡張エンコーディングに割り当てられる。こ
れは、結果的に各メモリがメモリ構成の異なる組みをイ
ンデックスすることになる。しかしながら、２つのドメ
インが同じインデックス拡張ビット（Ｂ＝１）に割り当
てられるなら、２つのドメインは同じキャッシュの組み
をアクセスする。幾つかの場合では、これはドメイン間
でエントリをダイナミックに割り当てるために望ましい
ことである。（もし、インデックス拡張ビットが２つの
ドメインに対して同じであれば、キャッシュの組みの半
分が、一対のドメインの間でダイナミックに割り当てら
れ、キャッシュの組みの他の半分がたの対のドメイン間
でダイナミックに割り当てられる）。
するシステム３００を考察する。この場合、インデック
ス拡張フィールド４７０は、インデックス拡張の４つの
異なる値を提供するために、２ビット長であることを必
要とする。このようなシステムの各ドメインは種々のイ
ンデックス拡張エンコーディングに割り当てられる。こ
れは、結果的に各メモリがメモリ構成の異なる組みをイ
ンデックスすることになる。しかしながら、２つのドメ
インが同じインデックス拡張ビット（Ｂ＝１）に割り当
てられるなら、２つのドメインは同じキャッシュの組み
をアクセスする。幾つかの場合では、これはドメイン間
でエントリをダイナミックに割り当てるために望ましい
ことである。（もし、インデックス拡張ビットが２つの
ドメインに対して同じであれば、キャッシュの組みの半
分が、一対のドメインの間でダイナミックに割り当てら
れ、キャッシュの組みの他の半分がたの対のドメイン間
でダイナミックに割り当てられる）。
【００３０】本発明の他の利点は、大容量のキャッシュ
メモリ構成を有するコンピュータシステムに関する。本
発明を使用して、少数で大容量のキャッシュメモリ構成
が、２つ又はそれ以上のドメインに対して割り当てられ
たキャッシュメモリに論理的に区分される。一つの実施
形態として、各ドメインの固有のアドレス空間識別子が
制御インタフェースにより選択可能であることに注目す
べきである。従って、データが共有キャッシュにてドメ
イン間で割り当てられる方法は、固有のアドレス空間識
別子のビットを変更することにより変化する。
メモリ構成を有するコンピュータシステムに関する。本
発明を使用して、少数で大容量のキャッシュメモリ構成
が、２つ又はそれ以上のドメインに対して割り当てられ
たキャッシュメモリに論理的に区分される。一つの実施
形態として、各ドメインの固有のアドレス空間識別子が
制御インタフェースにより選択可能であることに注目す
べきである。従って、データが共有キャッシュにてドメ
イン間で割り当てられる方法は、固有のアドレス空間識
別子のビットを変更することにより変化する。
【００３１】本発明の一つの一実施形態として、その形
態がプログラマブルである単一のハードウェア装置であ
り、サーバーを複数のドメインに柔軟にダイナミックに
区分けする。本実施形態では、フルアドレス空間識別子
４６０（即ち、Ａ及びＢビット）は各組の各タグエント
リ４８５の一部で作成されている。キャッシュメモリ構
成の区分けは、アドレス空間識別子４６０のインデック
ス拡張フィールド４７０（例えば、Ｂビット）の幅の関
数となる。この場合、データの組み４０１は、インデッ
クス拡張フィールド４７０及びインデックスフィールド
４１０のロービット（Ｘ−Ｂ）のビットの連鎖によりイ
ンデックスされる。構成の選択は、構成レジスタのイン
デックス拡張フィールド４７０の値を設定することによ
り選択される。図６はプログラマブル区分けとともにメ
モリアレイ及びアドレスフォーマットの実施形態を示
す。個々のデータの組は、インデックスフィールド４１
０のＢビット及びＸ−Ｂビットの連鎖によりインデック
スされる。図７はインデックスフィールドを生成するハ
ードウェア機構を示す。構成の選択は構成レジスタのＢ
ビットの値を設定することにより選択される。
態がプログラマブルである単一のハードウェア装置であ
り、サーバーを複数のドメインに柔軟にダイナミックに
区分けする。本実施形態では、フルアドレス空間識別子
４６０（即ち、Ａ及びＢビット）は各組の各タグエント
リ４８５の一部で作成されている。キャッシュメモリ構
成の区分けは、アドレス空間識別子４６０のインデック
ス拡張フィールド４７０（例えば、Ｂビット）の幅の関
数となる。この場合、データの組み４０１は、インデッ
クス拡張フィールド４７０及びインデックスフィールド
４１０のロービット（Ｘ−Ｂ）のビットの連鎖によりイ
ンデックスされる。構成の選択は、構成レジスタのイン
デックス拡張フィールド４７０の値を設定することによ
り選択される。図６はプログラマブル区分けとともにメ
モリアレイ及びアドレスフォーマットの実施形態を示
す。個々のデータの組は、インデックスフィールド４１
０のＢビット及びＸ−Ｂビットの連鎖によりインデック
スされる。図７はインデックスフィールドを生成するハ
ードウェア機構を示す。構成の選択は構成レジスタのＢ
ビットの値を設定することにより選択される。
【００３２】本発明の実施形態及び応用を説明してきた
が、本発明は、ここに開示された精確な構成と構成要素
に限定されるものではなく、当業者であれば明らかな種
々の修正、変更及び変形が、本発明の範囲と精神を逸脱
することなく、本発明の方法及び装置における配置、動
作及び詳細においてなされうる。 （付記１）コンピュータシステムであって、各々のデー
タの組みが少なくとも１つのデータエントリをもつ複数
のデータの組みを有するキャッシュメモリであって、各
データの組みがデータの組みをアクセスするためのイン
デックス値を有し、かつ各データエントリがヒットを判
定するタグ値を有するものと、前記キャッシュメモリを
共有する少なくとも２つのドメインであって、各ドメイ
ンは複数のメモリアドレスを含むアドレス空間をもち、
各メモリアドレスはタグビットをもつタグフィールドと
インデックスビットをもつインデックスフィールドを有
し、リクエストがアドレス空間に固有の少なくとも１つ
のビットを有するアドレス空間識別子で生じるドメイン
のメモリアドレスを拡張することにより、各ドメインは
前記キャッシュメモリからデータをリクエストするよう
に構成されるコンピュータシステム。 （付記２）前記アドレス空間識別子は、複数のインデッ
クス拡張ビットと複数のタグ拡張ビットを備え、キャッ
シュメモリにてデータの組みをアクセスするインデック
ス値はインデックス拡張ビットにより拡張されたメモリ
アドレスのインデックスビットであり、ヒットを判定す
るタグ値はタグ拡張ビットにより拡張されたメモリアド
レのタグビットである、付記１に記載のコンピュータシ
ステム。 （付記３）前記インデックス拡張ビットがゼロの値を有
する付記２に記載のコンピュータシステム。 （付記４）前記タグ拡張ビットがゼロの値を有する付記
２に記載のコンピュータシステム。 （付記５）前記キャッシュメモリをアクセスする各アド
レス空間が固有のインデックス拡張ビットの値を有する
付記２に記載のコンピュータシステム。 （付記６）前記キャッシュメモリをアクセスする少なく
とも２つのアドレス空間が同じ値のインデックス拡張ビ
ットを有する付記２に記載のコンピュータシステム。 （付記７）少なくとも２つのデータが、同じタグ値をも
つ少なくとも２つのアドレス空間からエントリされる付
記６に記載のコンピュータシステム。 （付記８）前記タグ値は、インデックス拡張ビット及び
アドレス空間識別子のタグ拡張ビットを含む付記２に記
載のコンピュータシステム。 （付記９）前記インデックスビットのビット値が前記イ
ンデックス値として使用される付記８に記載のコンピュ
ータシステム。 （付記１０）コンピュータシステムであって、相互接続
によって結合された複数のノードであって、複数のノー
ドは複数のドメインにより区分けされ、各ドメインは各
々メモリアドレスをもつアドレス空間を有し、アドレス
空間にはタグビットをもつタグとインデックスビットを
もつインデックスを有するものと、少なくとも２つのド
メイン間を共有するキャッシュメモリであって、各デー
タの組みが少なくとも１つのデータエントリをもつ複数
のデータの組みを含み、各データの組みはデータの組み
をアクセスためのインデックス値を有し、各データエン
トリはヒットを判定するタグ値を有するものと、各デー
タリクエストのメモリアドレスを拡張するように構成さ
れた少なくとも１つの論理回路であって、前記データリ
クエストがアドレス空間識別子とともに前記キャッシュ
メモリになされ、前記アドレス空間識別子は、前記リク
エストを生じる前記ドメインに固有の少なくとも１つの
ビットを有し、前記インデックス値は前記アドレス空間
識別子の第１の機能及び前記ドメインのメモリアドレス
のインデックスであり、そしてタグ値は前記固有のアド
レス空間識別子の第２の機能及び前記ドメインのメモリ
アドレスのタグであるものと、を具備するコンピュータ
システム。 （付記１１）前記固有のアドレス空間識別子は、インデ
ックスのビット値を拡張するためのインデックス拡張ビ
ットと、タグのビット値を拡張するためのタグ拡張ビッ
トと、を具備する付記１０に記載のコンピュータシステ
ム。 （付記１２）前記インデックス拡張ビットがゼロの値を
有する付記１１に記載のコンピュータシステム。 （付記１３）前記タグ拡張ビットがゼロの値を有する付
記１１に記載のコンピュータシステム。 （付記１４）前記キャッシュメモリをアクセスするため
の各アドレス空間が固有のインデックス拡張ビットの値
を有する付記１１に記載のコンピュータシステム。 （付記１５）前記キャッシュメモリをアクセスするため
の少なくとも２つのアドレス空間が同じ値のインデック
ス拡張ビットを有する付記１１に記載のコンピュータシ
ステム。 （付記１６）前記タグ値は、インデックス拡張ビット及
びアドレス空間識別子のタグ拡張ビットを含む付記１１
に記載のコンピュータシステム。 （付記１７）前記インデックスビットのビット値が前記
インデックス値として使用される付記１６に記載のコン
ピュータシステム。 （付記１８）コンピュータシステムであって、各データ
の組みが少なくとも１つのデータエントリをもつ複数の
データの組みを有するキャッシュメモリと、コンピュー
タシステムにおける複数のコンピュータドメインであっ
て、各ドメインはアドレス空間及び複数のビットをもつ
固有のアドレス空間識別子を有するものと、前記キャッ
シュメモリからデータをリクエストするために構成され
た各ドメインであって、前記固有のアドレス空間識別子
のビットによりローカルメモリアドレスを拡張する拡張
アドレスフォーマットを使用するものと、を具備するコ
ンピュータシステム。 （付記１９）前記固有のアドレス空間識別子は、前記イ
ンデックスのビット値を拡張するインデックス拡張ビッ
トと、前記タグのビット値を拡張するタグ拡張ビット
と、を具備する付記１８に記載のコンピュータシステ
ム。 （付記２０）前記インデックス拡張ビットがゼロの値を
有する付記１９に記載のコンピュータシステム。 （付記２１）前記タグ拡張ビットがゼロの値を有する付
記１９に記載のコンピュータシステム。 （付記２２）前記キャッシュメモリをアクセスする各ア
ドレス空間は、固有のインデックス拡張ビットの値を有
する付記１９に記載のコンピュータシステム。 （付記２３）前記キャッシュメモリをアクセスする少な
くとも２つのアドレス空間が同じ値のインデックス拡張
ビットを有する付記１９に記載のコンピュータシステ
ム。 （付記２４）少なくとも２つのアドレス空間にエントリ
した少なくとも２つのデータが同じタグ値を有する付記
１９に記載のコンピュータシステム。 （付記２５）コンピュータシステムであって、コンピュ
ータシステムを複数のドメインに区分けするドメイン区
分手段であって、各ドメインは、各メモリアドレスがイ
ンデックス及びタグを備えた複数のメモリアドレスを含
むアドレス空間を有するものと、複数のデータを記憶す
るキャッシュメモリ手段と、各データリクストのメモリ
アドレスを拡張するアドレス拡張手段であって、前記デ
ータリクストは、リクエストを生じるドメインの固有の
アドレス空間識別子のビットによりキャッシュメモリ手
段になされるものと、を具備するコンピュータシステ
ム。 （付記２６）各ドメインが複数のメモリアドレスをもつ
アドレス空間を有する複数のドメインに区分けされたコ
ンピュータシステムにおいて、２つ又はそれ以上のドメ
イン間でキャッシュメモリを共有する方法であって、前
記方法は、インデックスビット及びタグビットを含むメ
モリアドレスを有するデータリクエストを選択する段階
と、拡張されたメモリアドレスを形成するために生じた
データリクエストで、ドメインに固有のアドレス空間識
別子とともにメモリアドレスを拡張する拡張段階と、前
記拡張されたメモリアドレスを備えキャッシュメモリに
データエントリをアクセスする段階と、を具備する方
法。 （付記２７）前記アドレス空間識別子がタグ拡張ビット
及びインデックスを含み、さらに、インデックスビット
及びインデックス拡張ビットを有するインデックスを形
成する段階と、タグビット及びタグ拡張ビットを有する
タグ値を形成する段階と、具備する付記２６に記載の方
法。 （付記２８）２つもしくはそれ以上の同等なドメインの
インデックス拡張ビットを選択する段階を具備する付記
２７に記載の方法。 （付記２９）異なるキャッシュメモリをアクセスするド
メインの各々のインデックス拡張ビットを選択する段階
をさらに具備する付記２７に記載の方法。 （付記３０）前記キャッシュメモリをアクセスする全て
のアドレス空間に対して同じタグ拡張ビットを選択する
段階をさらに具備する付記２７に記載の方法。 （付記３１）前記キャッシュメモリをアクセスする全て
のドメインに対して同じインデックス拡張ビットを選択
する段階をさらに具備する付記２７に記載の方法。 （付記３２）少なくとも２つのドメインに対して同じイ
ンデックス拡張ビットを選択する段階をさらに具備する
付記２７に記載の方法。 （付記３３）少なくとも２つの同等なドメインの少なく
とも２つのデータエントリのタグ拡張ビットを選択する
段階をさらに具備する付記３２に記載の方法。 （付記３４）複数のドメインに区分けされたコンピュー
タシステムにおいて、ドメイン間でキャッシュメモリを
共有する方法であって、前記方法は、ローカルドメイン
でメモリアドレスを有するデータリクエストを選択する
段階と、拡張アドレスを形成するためにローカルドメイ
ンに固有のアドレス空間識別子とともにメモリアドレス
を拡張する段階と、前記拡張アドレスとともにキャッシ
ュメモリでデータエントリをアクセスする段階を、具備
する方法。 （付記３５）複数のドメインに区分けされたコンピュー
タシステムであって、各ドメインは複数のメモリアドレ
スをもつアドレス空間を有し、各メモリアドレスはイン
デックスをもつインデックスフィールドと、タグビット
をもつタグフィールドとを含み、２つ又はそれ以上のド
メインでキャッシュメモリを共有する方法であって、前
記方法は、各ドメインに対する固有のドメイン空間識別
子を選択する段階であって、前記固有のドメイン空間識
別子はタグ拡張ビットをもつタグ拡張フィールドとイン
デックス拡張ビットをもつインデックス拡張フィールド
を有するものと、ドメインの１つでデータリクエストを
選択する段階と、リクエストが生じたドメインの固有の
ドメイン空間識別子のタグ拡張ビット及びインデックス
拡張ビットをもつデータリクエストのメモリアドレスを
拡張し、メモリアドレスのインデックスビット及びタグ
ビットを含みかつ固有のドメイン空間識別子のインデッ
クス拡張ビット及びタグ拡張ビットを含む拡張されてメ
モリアドレスを形成する段階と、インデックスビット及
びインデックス拡張ビットを含むインデックス値を使用
してメモリ構成にてデータの組みを選択する段階と、タ
グ拡張ビット及びタグビットを含むタグ値と、データの
組みのデータエントリに関連したタグを比較する段階
と、タグ整合へヒット応答を示す信号を出力する段階
と、を具備する方法。 （付記３６）区分けされたコンピュータシステムにおい
て、２つ又はそれ以上のドメイン間でキャッシュメモリ
を共有する方法であって、前記方法は、ドメインに固有
のアドレス空間識別子の各々を割り当てる段階と、前記
キャッシュメモリのデータの組みを複数のデータエント
リに記憶し、各データエントリとタグ値を関連づける段
階と、前記キャッシュメモリからのデータをリクエスト
し、各リクエストは、ローカルメモリアドレス及びリク
エストが生じたドメインのアドレス空間識別子を含むデ
ータに対してなされるものと、データの組みの１つを選
択するインデックス値を計算する段階であって、ローカ
ルメモリアドレスのインデックスフィールドのビット値
及びアドレス空間識別子のインデックス拡張フィールド
のビット値の関数であるデータ組みの1つを計算する段
階と、ローカルドメインアドレスのタグフィールドのビ
ット値及びアドレス空間識別子のタグ拡張フィールドの
ビット値の関数であるタグ値を計算する段階と、インデ
ックス値を使用してキャッシュメモリのデータの組みの
1つを選択する段階と、タグと組みの各データエントリ
に関連したタグを比較する段階と、タグの整合のヒット
応答を示す信号を出力する段階と、を具備する方法。 （付記３７）少なくとも１つのデータエントリを備えう
るデータセットを複数組有するメモリからデータをリク
エストする装置であって、アドレス空間と複数のビット
を有する固有のアドレス空間識別子と、前記固有のアド
レス空間識別子のビットによりローカルメモリアドレス
を拡張する拡張アドレスフォーマットとを具備すること
を特徴とする装置。
が、本発明は、ここに開示された精確な構成と構成要素
に限定されるものではなく、当業者であれば明らかな種
々の修正、変更及び変形が、本発明の範囲と精神を逸脱
することなく、本発明の方法及び装置における配置、動
作及び詳細においてなされうる。 （付記１）コンピュータシステムであって、各々のデー
タの組みが少なくとも１つのデータエントリをもつ複数
のデータの組みを有するキャッシュメモリであって、各
データの組みがデータの組みをアクセスするためのイン
デックス値を有し、かつ各データエントリがヒットを判
定するタグ値を有するものと、前記キャッシュメモリを
共有する少なくとも２つのドメインであって、各ドメイ
ンは複数のメモリアドレスを含むアドレス空間をもち、
各メモリアドレスはタグビットをもつタグフィールドと
インデックスビットをもつインデックスフィールドを有
し、リクエストがアドレス空間に固有の少なくとも１つ
のビットを有するアドレス空間識別子で生じるドメイン
のメモリアドレスを拡張することにより、各ドメインは
前記キャッシュメモリからデータをリクエストするよう
に構成されるコンピュータシステム。 （付記２）前記アドレス空間識別子は、複数のインデッ
クス拡張ビットと複数のタグ拡張ビットを備え、キャッ
シュメモリにてデータの組みをアクセスするインデック
ス値はインデックス拡張ビットにより拡張されたメモリ
アドレスのインデックスビットであり、ヒットを判定す
るタグ値はタグ拡張ビットにより拡張されたメモリアド
レのタグビットである、付記１に記載のコンピュータシ
ステム。 （付記３）前記インデックス拡張ビットがゼロの値を有
する付記２に記載のコンピュータシステム。 （付記４）前記タグ拡張ビットがゼロの値を有する付記
２に記載のコンピュータシステム。 （付記５）前記キャッシュメモリをアクセスする各アド
レス空間が固有のインデックス拡張ビットの値を有する
付記２に記載のコンピュータシステム。 （付記６）前記キャッシュメモリをアクセスする少なく
とも２つのアドレス空間が同じ値のインデックス拡張ビ
ットを有する付記２に記載のコンピュータシステム。 （付記７）少なくとも２つのデータが、同じタグ値をも
つ少なくとも２つのアドレス空間からエントリされる付
記６に記載のコンピュータシステム。 （付記８）前記タグ値は、インデックス拡張ビット及び
アドレス空間識別子のタグ拡張ビットを含む付記２に記
載のコンピュータシステム。 （付記９）前記インデックスビットのビット値が前記イ
ンデックス値として使用される付記８に記載のコンピュ
ータシステム。 （付記１０）コンピュータシステムであって、相互接続
によって結合された複数のノードであって、複数のノー
ドは複数のドメインにより区分けされ、各ドメインは各
々メモリアドレスをもつアドレス空間を有し、アドレス
空間にはタグビットをもつタグとインデックスビットを
もつインデックスを有するものと、少なくとも２つのド
メイン間を共有するキャッシュメモリであって、各デー
タの組みが少なくとも１つのデータエントリをもつ複数
のデータの組みを含み、各データの組みはデータの組み
をアクセスためのインデックス値を有し、各データエン
トリはヒットを判定するタグ値を有するものと、各デー
タリクエストのメモリアドレスを拡張するように構成さ
れた少なくとも１つの論理回路であって、前記データリ
クエストがアドレス空間識別子とともに前記キャッシュ
メモリになされ、前記アドレス空間識別子は、前記リク
エストを生じる前記ドメインに固有の少なくとも１つの
ビットを有し、前記インデックス値は前記アドレス空間
識別子の第１の機能及び前記ドメインのメモリアドレス
のインデックスであり、そしてタグ値は前記固有のアド
レス空間識別子の第２の機能及び前記ドメインのメモリ
アドレスのタグであるものと、を具備するコンピュータ
システム。 （付記１１）前記固有のアドレス空間識別子は、インデ
ックスのビット値を拡張するためのインデックス拡張ビ
ットと、タグのビット値を拡張するためのタグ拡張ビッ
トと、を具備する付記１０に記載のコンピュータシステ
ム。 （付記１２）前記インデックス拡張ビットがゼロの値を
有する付記１１に記載のコンピュータシステム。 （付記１３）前記タグ拡張ビットがゼロの値を有する付
記１１に記載のコンピュータシステム。 （付記１４）前記キャッシュメモリをアクセスするため
の各アドレス空間が固有のインデックス拡張ビットの値
を有する付記１１に記載のコンピュータシステム。 （付記１５）前記キャッシュメモリをアクセスするため
の少なくとも２つのアドレス空間が同じ値のインデック
ス拡張ビットを有する付記１１に記載のコンピュータシ
ステム。 （付記１６）前記タグ値は、インデックス拡張ビット及
びアドレス空間識別子のタグ拡張ビットを含む付記１１
に記載のコンピュータシステム。 （付記１７）前記インデックスビットのビット値が前記
インデックス値として使用される付記１６に記載のコン
ピュータシステム。 （付記１８）コンピュータシステムであって、各データ
の組みが少なくとも１つのデータエントリをもつ複数の
データの組みを有するキャッシュメモリと、コンピュー
タシステムにおける複数のコンピュータドメインであっ
て、各ドメインはアドレス空間及び複数のビットをもつ
固有のアドレス空間識別子を有するものと、前記キャッ
シュメモリからデータをリクエストするために構成され
た各ドメインであって、前記固有のアドレス空間識別子
のビットによりローカルメモリアドレスを拡張する拡張
アドレスフォーマットを使用するものと、を具備するコ
ンピュータシステム。 （付記１９）前記固有のアドレス空間識別子は、前記イ
ンデックスのビット値を拡張するインデックス拡張ビッ
トと、前記タグのビット値を拡張するタグ拡張ビット
と、を具備する付記１８に記載のコンピュータシステ
ム。 （付記２０）前記インデックス拡張ビットがゼロの値を
有する付記１９に記載のコンピュータシステム。 （付記２１）前記タグ拡張ビットがゼロの値を有する付
記１９に記載のコンピュータシステム。 （付記２２）前記キャッシュメモリをアクセスする各ア
ドレス空間は、固有のインデックス拡張ビットの値を有
する付記１９に記載のコンピュータシステム。 （付記２３）前記キャッシュメモリをアクセスする少な
くとも２つのアドレス空間が同じ値のインデックス拡張
ビットを有する付記１９に記載のコンピュータシステ
ム。 （付記２４）少なくとも２つのアドレス空間にエントリ
した少なくとも２つのデータが同じタグ値を有する付記
１９に記載のコンピュータシステム。 （付記２５）コンピュータシステムであって、コンピュ
ータシステムを複数のドメインに区分けするドメイン区
分手段であって、各ドメインは、各メモリアドレスがイ
ンデックス及びタグを備えた複数のメモリアドレスを含
むアドレス空間を有するものと、複数のデータを記憶す
るキャッシュメモリ手段と、各データリクストのメモリ
アドレスを拡張するアドレス拡張手段であって、前記デ
ータリクストは、リクエストを生じるドメインの固有の
アドレス空間識別子のビットによりキャッシュメモリ手
段になされるものと、を具備するコンピュータシステ
ム。 （付記２６）各ドメインが複数のメモリアドレスをもつ
アドレス空間を有する複数のドメインに区分けされたコ
ンピュータシステムにおいて、２つ又はそれ以上のドメ
イン間でキャッシュメモリを共有する方法であって、前
記方法は、インデックスビット及びタグビットを含むメ
モリアドレスを有するデータリクエストを選択する段階
と、拡張されたメモリアドレスを形成するために生じた
データリクエストで、ドメインに固有のアドレス空間識
別子とともにメモリアドレスを拡張する拡張段階と、前
記拡張されたメモリアドレスを備えキャッシュメモリに
データエントリをアクセスする段階と、を具備する方
法。 （付記２７）前記アドレス空間識別子がタグ拡張ビット
及びインデックスを含み、さらに、インデックスビット
及びインデックス拡張ビットを有するインデックスを形
成する段階と、タグビット及びタグ拡張ビットを有する
タグ値を形成する段階と、具備する付記２６に記載の方
法。 （付記２８）２つもしくはそれ以上の同等なドメインの
インデックス拡張ビットを選択する段階を具備する付記
２７に記載の方法。 （付記２９）異なるキャッシュメモリをアクセスするド
メインの各々のインデックス拡張ビットを選択する段階
をさらに具備する付記２７に記載の方法。 （付記３０）前記キャッシュメモリをアクセスする全て
のアドレス空間に対して同じタグ拡張ビットを選択する
段階をさらに具備する付記２７に記載の方法。 （付記３１）前記キャッシュメモリをアクセスする全て
のドメインに対して同じインデックス拡張ビットを選択
する段階をさらに具備する付記２７に記載の方法。 （付記３２）少なくとも２つのドメインに対して同じイ
ンデックス拡張ビットを選択する段階をさらに具備する
付記２７に記載の方法。 （付記３３）少なくとも２つの同等なドメインの少なく
とも２つのデータエントリのタグ拡張ビットを選択する
段階をさらに具備する付記３２に記載の方法。 （付記３４）複数のドメインに区分けされたコンピュー
タシステムにおいて、ドメイン間でキャッシュメモリを
共有する方法であって、前記方法は、ローカルドメイン
でメモリアドレスを有するデータリクエストを選択する
段階と、拡張アドレスを形成するためにローカルドメイ
ンに固有のアドレス空間識別子とともにメモリアドレス
を拡張する段階と、前記拡張アドレスとともにキャッシ
ュメモリでデータエントリをアクセスする段階を、具備
する方法。 （付記３５）複数のドメインに区分けされたコンピュー
タシステムであって、各ドメインは複数のメモリアドレ
スをもつアドレス空間を有し、各メモリアドレスはイン
デックスをもつインデックスフィールドと、タグビット
をもつタグフィールドとを含み、２つ又はそれ以上のド
メインでキャッシュメモリを共有する方法であって、前
記方法は、各ドメインに対する固有のドメイン空間識別
子を選択する段階であって、前記固有のドメイン空間識
別子はタグ拡張ビットをもつタグ拡張フィールドとイン
デックス拡張ビットをもつインデックス拡張フィールド
を有するものと、ドメインの１つでデータリクエストを
選択する段階と、リクエストが生じたドメインの固有の
ドメイン空間識別子のタグ拡張ビット及びインデックス
拡張ビットをもつデータリクエストのメモリアドレスを
拡張し、メモリアドレスのインデックスビット及びタグ
ビットを含みかつ固有のドメイン空間識別子のインデッ
クス拡張ビット及びタグ拡張ビットを含む拡張されてメ
モリアドレスを形成する段階と、インデックスビット及
びインデックス拡張ビットを含むインデックス値を使用
してメモリ構成にてデータの組みを選択する段階と、タ
グ拡張ビット及びタグビットを含むタグ値と、データの
組みのデータエントリに関連したタグを比較する段階
と、タグ整合へヒット応答を示す信号を出力する段階
と、を具備する方法。 （付記３６）区分けされたコンピュータシステムにおい
て、２つ又はそれ以上のドメイン間でキャッシュメモリ
を共有する方法であって、前記方法は、ドメインに固有
のアドレス空間識別子の各々を割り当てる段階と、前記
キャッシュメモリのデータの組みを複数のデータエント
リに記憶し、各データエントリとタグ値を関連づける段
階と、前記キャッシュメモリからのデータをリクエスト
し、各リクエストは、ローカルメモリアドレス及びリク
エストが生じたドメインのアドレス空間識別子を含むデ
ータに対してなされるものと、データの組みの１つを選
択するインデックス値を計算する段階であって、ローカ
ルメモリアドレスのインデックスフィールドのビット値
及びアドレス空間識別子のインデックス拡張フィールド
のビット値の関数であるデータ組みの1つを計算する段
階と、ローカルドメインアドレスのタグフィールドのビ
ット値及びアドレス空間識別子のタグ拡張フィールドの
ビット値の関数であるタグ値を計算する段階と、インデ
ックス値を使用してキャッシュメモリのデータの組みの
1つを選択する段階と、タグと組みの各データエントリ
に関連したタグを比較する段階と、タグの整合のヒット
応答を示す信号を出力する段階と、を具備する方法。 （付記３７）少なくとも１つのデータエントリを備えう
るデータセットを複数組有するメモリからデータをリク
エストする装置であって、アドレス空間と複数のビット
を有する固有のアドレス空間識別子と、前記固有のアド
レス空間識別子のビットによりローカルメモリアドレス
を拡張する拡張アドレスフォーマットとを具備すること
を特徴とする装置。
【００３３】
【発明の効果】本発明によれば、区分けされたコンピュ
ータシステムにおけるメモリ構成の割り当てを改善する
システム及び方法を提供することができる。
ータシステムにおけるメモリ構成の割り当てを改善する
システム及び方法を提供することができる。
【図１】一般的なマルチノードコンピュータシステムの
全体構成を示す。
全体構成を示す。
【図２】ドメイン内の従来のメモリ構成を示す図であ
る。
る。
【図３】コンパレータとマルチプレクサを有する従来の
ハードウェアシステムを示す。
ハードウェアシステムを示す。
【図４】本発明によるコンピュータドメイン間のメモリ
構成の論理的な区分けを実行したシステムである。
構成の論理的な区分けを実行したシステムである。
【図５】本発明によるアドレスフォーマットの一例を示
す。
す。
【図６】本発明におけるプログラマブル区分けとともに
メモリアレイ及びアドレスフォーマットの一実施形態を
示す図である。
メモリアレイ及びアドレスフォーマットの一実施形態を
示す図である。
【図７】図６に示すプログラマブル区分けに対するイン
デックスビットの発生の回路を示す図である。
デックスビットの発生の回路を示す図である。
１０５…ＣＰＵノード
１１０…メモリノード
１１５…入出力装置
１２０…システム相互接続構成
１３０、１３５、１４０…ドメイン
１４５…ローカルキャッシュメモリ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｆ 15/177 ６７２ Ｇ０６Ｆ 15/177 ６７２Ｋ
(72)発明者 カズノリ マスヤマ
アメリカ合衆国，カリフォルニア 95129,
サンノゼ，コーリダ サークル 4644
(72)発明者 タケシ シミズ
アメリカ合衆国，カリフォルニア 95134,
サンノゼ，エラン ビレッジ レーン
310，ナンバー113
(72)発明者 トシオ オガワ
アメリカ合衆国，カリフォルニア 95129,
サンノゼ，マラスキーノ ドライブ 1041
(72)発明者 マーティン ソドス
アメリカ合衆国，カリフォルニア 95127,
サンノゼ，シティ ビュー プレイス
1275
(72)発明者 サダール クマール ラオ ミルヤラ
アメリカ合衆国，カリフォルニア 95129,
サンノゼ，ウエスト ウォルブルック ド
ライブ 5725
(72)発明者 ジェレミー ファーレル
アメリカ合衆国，カリフォルニア 95008,
キャンプベル，パトリシア コート 1030
Ｆターム(参考） 5B005 JJ11 KK13 MM05 MM52 TT02
5B045 DD02 DD12 EE03
Claims (10)
- 【請求項１】 コンピュータシステムであって、 各々のデータの組みが少なくとも１つのデータエントリ
をもつ複数のデータの組みを有するキャッシュメモリで
あって、各データの組みがデータの組みをアクセスする
ためのインデックス値を有し、かつ各データエントリが
ヒットを判定するタグ値を有するものと、 前記キャッシュメモリを共有する少なくとも２つのドメ
インであって、各ドメインは複数のメモリアドレスを含
むアドレス空間をもち、各メモリアドレスはタグビット
をもつタグフィールドとインデックスビットをもつイン
デックスフィールドを有し、リクエストがアドレス空間
に固有の少なくとも１つのビットを有するアドレス空間
識別子で生じるドメインのメモリアドレスを拡張するこ
とにより、各ドメインは前記キャッシュメモリからデー
タをリクエストするように構成されるコンピュータシス
テム。 - 【請求項２】 前記アドレス空間識別子は、複数のイン
デックス拡張ビットと複数のタグ拡張ビットを備え、キ
ャッシュメモリにてデータの組みをアクセスするインデ
ックス値はインデックス拡張ビットにより拡張されたメ
モリアドレスのインデックスビットであり、ヒットを判
定するタグ値はタグ拡張ビットにより拡張されたメモリ
アドレのタグビットである、請求項１に記載のコンピュ
ータシステム。 - 【請求項３】 前記インデックス拡張ビットがゼロの値
を有する請求項２に記載のコンピュータシステム。 - 【請求項４】 コンピュータシステムであって、 相互接続によって結合された複数のノードであって、複
数のノードは複数のドメインにより区分けされ、各ドメ
インは各々メモリアドレスをもつアドレス空間を有し、
アドレス空間にはタグビットをもつタグとインデックス
ビットをもつインデックスを有するものと、 少なくとも２つのドメイン間を共有するキャッシュメモ
リであって、各データの組みが少なくとも１つのデータ
エントリをもつ複数のデータの組みを含み、各データの
組みはデータの組みをアクセスためのインデックス値を
有し、各データエントリはヒットを判定するタグ値を有
するものと、 各データリクエストのメモリアドレスを拡張するように
構成された少なくとも１つの論理回路であって、前記デ
ータリクエストがアドレス空間識別子とともに前記キャ
ッシュメモリになされ、前記アドレス空間識別子は、前
記リクエストを生じる前記ドメインに固有の少なくとも
１つのビットを有し、前記インデックス値は前記アドレ
ス空間識別子の第１の機能及び前記ドメインのメモリア
ドレスのインデックスであり、そしてタグ値は前記固有
のアドレス空間識別子の第２の機能及び前記ドメインの
メモリアドレスのタグであるものと、を具備するコンピ
ュータシステム。 - 【請求項５】 コンピュータシステムであって、 各データの組みが少なくとも１つのデータエントリをも
つ複数のデータの組みを有するキャッシュメモリと、 コンピュータシステムにおける複数のコンピュータドメ
インであって、各ドメインはアドレス空間及び複数のビ
ットをもつ固有のアドレス空間識別子を有するものと、 前記キャッシュメモリからデータをリクエストするため
に構成された各ドメインであって、前記固有のアドレス
空間識別子のビットによりローカルメモリアドレスを拡
張する拡張アドレスフォーマットを使用するものと、を
具備するコンピュータシステム。 - 【請求項６】 コンピュータシステムであって、 コンピュータシステムを複数のドメインに区分けするド
メイン区分手段であって、各ドメインは、各メモリアド
レスがインデックス及びタグを備えた複数のメモリアド
レスを含むアドレス空間を有するものと、 複数のデータを記憶するキャッシュメモリ手段と、 各データリクストのメモリアドレスを拡張するアドレス
拡張手段であって、前記データリクストは、リクエスト
を生じるドメイン固有のアドレス空間識別子のビットに
よりキャッシュメモリ手段になされるものと、を具備す
るコンピュータシステム。 - 【請求項７】 各ドメインが複数のメモリアドレスをも
つアドレス空間を有する複数のドメインに区分けされた
コンピュータシステムにおいて、 ２つ又はそれ以上のドメイン間でキャッシュメモリを共
有する方法であって、前記方法は、 インデックスビット及びタグビットを含むメモリアドレ
スを有するデータリクエストを選択する段階と、 拡張されたメモリアドレスを形成するために生じたデー
タリクエストで、ドメインに固有のアドレス空間識別子
とともにメモリアドレスを拡張する拡張段階と、 前記拡張されたメモリアドレスを備えキャッシュメモリ
にデータエントリをアクセスする段階と、を具備する方
法。 - 【請求項８】 複数のドメインに区分けされたコンピュ
ータシステムにおいて、ドメイン間でキャッシュメモリ
を共有する方法であって、前記方法は、 ローカルドメインでメモリアドレスを有するデータリク
エストを選択する段階と、 拡張アドレスを形成するためにローカルドメインに固有
のアドレス空間識別子とともにメモリアドレスを拡張す
る段階と、 前記拡張アドレスとともにキャッシュメモリでデータエ
ントリをアクセスする段階を、具備する方法。 - 【請求項９】 複数のドメインに区分けされたコンピュ
ータシステムであって、各ドメインは複数のメモリアド
レスをもつアドレス空間を有し、各メモリアドレスはイ
ンデックスをもつインデックスフィールドと、タグビッ
トをもつタグフィールドとを含み、２つ又はそれ以上の
ドメインでキャッシュメモリを共有する方法であって、
前記方法は、 各ドメインに対する固有のドメイン空間識別子を選択す
る段階であって、前記固有のドメイン空間識別子はタグ
拡張ビットをもつタグ拡張フィールドとインデックス拡
張ビットをもつインデックス拡張フィールドを有するも
のと、 ドメインの１つでデータリクエストを選択する段階と、 リクエストが生じたドメインの固有のドメイン空間識別
子のタグ拡張ビット及びインデックス拡張ビットをもつ
データリクエストのメモリアドレスを拡張し、メモリア
ドレスのインデックスビット及びタグビットを含みかつ
固有のドメイン空間識別子のインデックス拡張ビット及
びタグ拡張ビットを含む拡張されてメモリアドレスを形
成する段階と、 インデックスビット及びインデックス拡張ビットを含む
インデックス値を使用してメモリ構成にてデータの組み
を選択する段階と、 タグ拡張ビット及びタグビットを含むタグ値と、データ
の組みのデータエントリに関連したタグを比較する段階
と、 タグ整合へヒット応答を示す信号を出力する段階と、を
具備する方法。 - 【請求項１０】 区分けされたコンピュータシステムに
おいて、２つ又はそれ以上のドメイン間でキャッシュメ
モリを共有する方法であって、前記方法は、 ドメインに固有のアドレス空間識別子の各々を割り当て
る段階と、 前記キャッシュメモリのデータの組みを複数のデータエ
ントリに記憶し、各データエントリとタグ値を関連づけ
る段階と、 前記キャッシュメモリからのデータをリクエストし、各
リクエストは、ローカルメモリアドレス及びリクエスト
が生じたドメインのアドレス空間識別子を含むデータに
対してなされるものと、 データの組みの１つを選択するインデックス値を計算す
る段階であって、ローカルメモリアドレスのインデック
スフィールドのビット値及びアドレス空間識別子のイン
デックス拡張フィールドのビット値の関数であるデータ
組みの1つを計算する段階と、 ローカルドメインアドレスのタグフィールドのビット値
及びアドレス空間識別子のタグ拡張フィールドのビット
値の関数であるタグ値を計算する段階と、 インデックス値を使用してキャッシュメモリのデータの
組みの1つを選択する段階と、 タグと組みの各データエントリに関連したタグを比較す
る段階と、 タグの整合のヒット応答を示す信号を出力する段階と、
を具備する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/861258 | 2001-05-17 | ||
| US09/861,258 US6754776B2 (en) | 2001-05-17 | 2001-05-17 | Method and system for logical partitioning of cache memory structures in a partitoned computer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003006045A true JP2003006045A (ja) | 2003-01-10 |
Family
ID=25335299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002143188A Pending JP2003006045A (ja) | 2001-05-17 | 2002-05-17 | コンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6754776B2 (ja) |
| JP (1) | JP2003006045A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006520044A (ja) * | 2003-03-06 | 2006-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データフローアプリケーションを処理するために最適化されるキャッシュを備えるデータ処理システム |
| JP2009265843A (ja) * | 2008-04-23 | 2009-11-12 | Toyota Motor Corp | マルチコアシステム、車両用ゲートウェイ装置 |
| JP2013502645A (ja) * | 2009-08-21 | 2013-01-24 | エンパイア テクノロジー ディベロップメント エルエルシー | キャッシュメモリ結合性を伴うプロセッサコアの割当 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4484396B2 (ja) * | 2001-05-18 | 2010-06-16 | 株式会社日立製作所 | タービン動翼 |
| US7054867B2 (en) * | 2001-09-18 | 2006-05-30 | Skyris Networks, Inc. | Systems, methods and programming for routing and indexing globally addressable objects and associated business models |
| JPWO2003048955A1 (ja) * | 2001-12-03 | 2005-08-11 | 株式会社日立製作所 | マルチプロセッサシステム |
| JP4257783B2 (ja) * | 2003-10-23 | 2009-04-22 | 株式会社日立製作所 | 論理分割可能な記憶装置及び記憶装置システム |
| JP4227035B2 (ja) * | 2004-02-03 | 2009-02-18 | 株式会社日立製作所 | 計算機システム、管理装置、ストレージ装置及びコンピュータ装置 |
| JP2005267008A (ja) | 2004-03-17 | 2005-09-29 | Hitachi Ltd | ストレージ管理方法およびストレージ管理システム |
| JP4327669B2 (ja) * | 2004-06-29 | 2009-09-09 | 徳元 王 | キャッシュ装置及び方法 |
| WO2006082554A2 (en) * | 2005-02-02 | 2006-08-10 | Koninklijke Philips Electronics N.V. | Data processing system comprising a cache unit |
| US20060294313A1 (en) * | 2005-06-23 | 2006-12-28 | International Business Machines Corporation | System and method of remote media cache optimization for use with multiple processing units |
| US9601199B2 (en) | 2007-01-26 | 2017-03-21 | Intel Corporation | Iterator register for structured memory |
| TWI499909B (zh) | 2007-01-26 | 2015-09-11 | Cheriton David | 階層式不可改變的內容可定址的記憶體處理器 |
| US20090019306A1 (en) * | 2007-07-11 | 2009-01-15 | Herbert Hum | Protecting tag information in a multi-level cache hierarchy |
| US8095736B2 (en) * | 2008-02-25 | 2012-01-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and systems for dynamic cache partitioning for distributed applications operating on multiprocessor architectures |
| US20090300293A1 (en) * | 2008-05-30 | 2009-12-03 | Advanced Micro Devices, Inc. | Dynamically Partitionable Cache |
| US8140817B2 (en) * | 2009-02-24 | 2012-03-20 | International Business Machines Corporation | Dynamic logical partition management for NUMA machines and clusters |
| US9753698B2 (en) * | 2009-06-10 | 2017-09-05 | Microsoft Technology Licensing, Llc | Language-based model for isolating shared state |
| WO2011076599A1 (en) * | 2009-12-21 | 2011-06-30 | International Business Machines Corporation | Aggregate symmetric multiprocessor system |
| US8364922B2 (en) | 2009-12-21 | 2013-01-29 | International Business Machines Corporation | Aggregate symmetric multiprocessor system |
| US20130275699A1 (en) * | 2012-03-23 | 2013-10-17 | Hicamp Systems, Inc. | Special memory access path with segment-offset addressing |
| US9223710B2 (en) | 2013-03-16 | 2015-12-29 | Intel Corporation | Read-write partitioning of cache memory |
| KR101815171B1 (ko) * | 2013-10-31 | 2018-01-04 | 인텔 코포레이션 | 캐시 메모리를 위한 어드레싱 모드를 동적으로 제어하기 위한 방법, 장치 및 시스템 |
| JP2015176245A (ja) | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 情報処理装置及びデータ構造 |
| US9436619B2 (en) * | 2014-09-08 | 2016-09-06 | Raytheon Company | Multi-level, hardware-enforced domain separation using a separation kernel on a multicore processor with a shared cache |
| JP2016057763A (ja) | 2014-09-08 | 2016-04-21 | 株式会社東芝 | キャッシュ装置、及びプロセッサ |
| US9684602B2 (en) | 2015-03-11 | 2017-06-20 | Kabushiki Kaisha Toshiba | Memory access control device, cache memory and semiconductor device |
| US20170344297A1 (en) * | 2016-05-26 | 2017-11-30 | Microsoft Technology Licensing, Llc | Memory attribution and control |
| US10915326B1 (en) | 2019-07-31 | 2021-02-09 | Micron Technology, Inc. | Cache systems and circuits for syncing caches or cache sets |
| US10908915B1 (en) * | 2019-07-31 | 2021-02-02 | Micron Technology, Inc. | Extended tags for speculative and normal executions |
| US11194582B2 (en) | 2019-07-31 | 2021-12-07 | Micron Technology, Inc. | Cache systems for main and speculative threads of processors |
| US11010288B2 (en) | 2019-07-31 | 2021-05-18 | Micron Technology, Inc. | Spare cache set to accelerate speculative execution, wherein the spare cache set, allocated when transitioning from non-speculative execution to speculative execution, is reserved during previous transitioning from the non-speculative execution to the speculative execution |
| US11048636B2 (en) | 2019-07-31 | 2021-06-29 | Micron Technology, Inc. | Cache with set associativity having data defined cache sets |
| US11200166B2 (en) | 2019-07-31 | 2021-12-14 | Micron Technology, Inc. | Data defined caches for speculative and normal executions |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175839A (en) | 1987-12-24 | 1992-12-29 | Fujitsu Limited | Storage control system in a computer system for double-writing |
| JP2809962B2 (ja) | 1993-03-02 | 1998-10-15 | 株式会社東芝 | 資源管理方式 |
| US5465338A (en) | 1993-08-24 | 1995-11-07 | Conner Peripherals, Inc. | Disk drive system interface architecture employing state machines |
| US5561780A (en) | 1993-12-30 | 1996-10-01 | Intel Corporation | Method and apparatus for combining uncacheable write data into cache-line-sized write buffers |
| JPH08185359A (ja) | 1994-10-31 | 1996-07-16 | Toshiba Corp | メモリサブシステム |
| JP2710580B2 (ja) * | 1995-04-14 | 1998-02-10 | 甲府日本電気株式会社 | キャッシュメモリ装置 |
| EP0769171A1 (en) | 1995-05-05 | 1997-04-23 | Silicon Graphics, Inc. | Page migration in a non-uniform memory access (numa) system |
| US5859985A (en) | 1996-01-14 | 1999-01-12 | At&T Wireless Services, Inc. | Arbitration controller for providing arbitration on a multipoint high speed serial bus using drivers having output enable pins |
| US6006255A (en) | 1996-04-05 | 1999-12-21 | International Business Machines Corporation | Networked computer system and method of communicating using multiple request packet classes to prevent deadlock |
| US5761460A (en) | 1996-07-19 | 1998-06-02 | Compaq Computer Corporation | Reconfigurable dual master IDE interface |
| US6026472A (en) | 1997-06-24 | 2000-02-15 | Intel Corporation | Method and apparatus for determining memory page access information in a non-uniform memory access computer system |
| US5887134A (en) | 1997-06-30 | 1999-03-23 | Sun Microsystems | System and method for preserving message order while employing both programmed I/O and DMA operations |
| US6014690A (en) | 1997-10-24 | 2000-01-11 | Digital Equipment Corporation | Employing multiple channels for deadlock avoidance in a cache coherency protocol |
| US6192458B1 (en) * | 1998-03-23 | 2001-02-20 | International Business Machines Corporation | High performance cache directory addressing scheme for variable cache sizes utilizing associativity |
| US6493800B1 (en) * | 1999-03-31 | 2002-12-10 | International Business Machines Corporation | Method and system for dynamically partitioning a shared cache |
| US6493812B1 (en) * | 1999-12-17 | 2002-12-10 | Hewlett-Packard Company | Apparatus and method for virtual address aliasing and multiple page size support in a computer system having a prevalidated cache |
| US6961761B2 (en) | 2001-05-17 | 2005-11-01 | Fujitsu Limited | System and method for partitioning a computer system into domains |
| US7380001B2 (en) | 2001-05-17 | 2008-05-27 | Fujitsu Limited | Fault containment and error handling in a partitioned system with shared resources |
| US7159017B2 (en) | 2001-06-28 | 2007-01-02 | Fujitsu Limited | Routing mechanism for static load balancing in a partitioned computer system with a fully connected network |
| US7194517B2 (en) | 2001-06-28 | 2007-03-20 | Fujitsu Limited | System and method for low overhead message passing between domains in a partitioned server |
| US7213081B2 (en) | 2001-06-29 | 2007-05-01 | Fujitsu Limited | Dynamic determination of memory mapped input output range granularity for multi-node computer system |
| US6742101B2 (en) | 2001-06-29 | 2004-05-25 | Fujitsu Limited | Scalable and flexible method for address space decoding in a multiple node computer system |
| US6862634B2 (en) | 2001-06-29 | 2005-03-01 | Fujitsu Limited | Mechanism to improve performance in a multi-node computer system |
-
2001
- 2001-05-17 US US09/861,258 patent/US6754776B2/en not_active Expired - Fee Related
-
2002
- 2002-05-17 JP JP2002143188A patent/JP2003006045A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006520044A (ja) * | 2003-03-06 | 2006-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データフローアプリケーションを処理するために最適化されるキャッシュを備えるデータ処理システム |
| JP2009265843A (ja) * | 2008-04-23 | 2009-11-12 | Toyota Motor Corp | マルチコアシステム、車両用ゲートウェイ装置 |
| JP2013502645A (ja) * | 2009-08-21 | 2013-01-24 | エンパイア テクノロジー ディベロップメント エルエルシー | キャッシュメモリ結合性を伴うプロセッサコアの割当 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020174301A1 (en) | 2002-11-21 |
| US6754776B2 (en) | 2004-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003006045A (ja) | コンピュータシステム | |
| US6434144B1 (en) | Multi-level table lookup | |
| US9026727B2 (en) | Enhanced memory savings in routing memory structures of serial attached SCSI expanders | |
| US4980822A (en) | Multiprocessing system having nodes containing a processor and an associated memory module with dynamically allocated local/global storage in the memory modules | |
| US5111389A (en) | Aperiodic mapping system using power-of-two stride access to interleaved devices | |
| JP4290730B2 (ja) | ツリーベースメモリ構造 | |
| WO2001005116A2 (en) | Routing method and apparatus | |
| US20060176721A1 (en) | Method and apparatus for managing ternary content addressable memory | |
| US11568092B2 (en) | Method of dynamically configuring FPGA and network security device | |
| JPH0749812A (ja) | ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置 | |
| JP2002373115A (ja) | 共有キャッシュメモリのリプレイスメント制御方法及びその装置 | |
| US20140358886A1 (en) | Internal search engines architecture | |
| US20030033307A1 (en) | Partitioning search key thereby distributing table across multiple non-contiguous memory segments, memory banks or memory modules | |
| US8117392B2 (en) | Method and apparatus for efficient ordered stores over an interconnection network | |
| JP3900025B2 (ja) | 共有キャッシュメモリのヒット判定制御方法及び共有キャッシュメモリのヒット判定制御方式 | |
| JP3468268B2 (ja) | インターリーブ式キャッシュ | |
| TW583542B (en) | NUMA page selection using coloring | |
| JP2009015509A (ja) | キャッシュメモリ装置 | |
| US20030014599A1 (en) | Method for providing a configurable primary mirror | |
| US20050135135A1 (en) | Content addressable memory for CIDR address searches | |
| US11429452B2 (en) | Method for distributing keys using two auxiliary hashing functions | |
| US7133997B2 (en) | Configurable cache | |
| JP2008511882A (ja) | 一意のタスク識別子を用いてデータを共用する仮想アドレス・キャッシュ及び方法 | |
| JP2003280984A (ja) | マップテーブルを使用して入出力モジュールにアクセスする方法 | |
| KR100841130B1 (ko) | 상호접속 네트워크를 통한 효율적인 순서화 저장을 위한방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080122 |