JP2002531961A - Process for depositing a conductive layer on a substrate - Google Patents

Process for depositing a conductive layer on a substrate

Info

Publication number
JP2002531961A
JP2002531961A JP2000586145A JP2000586145A JP2002531961A JP 2002531961 A JP2002531961 A JP 2002531961A JP 2000586145 A JP2000586145 A JP 2000586145A JP 2000586145 A JP2000586145 A JP 2000586145A JP 2002531961 A JP2002531961 A JP 2002531961A
Authority
JP
Japan
Prior art keywords
conductive layer
substrate
process according
ink
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000586145A
Other languages
Japanese (ja)
Inventor
ローチュン,ダレン
ハリソン,デビッド
ジョン ラムゼイ,ブルー
Original Assignee
アールティー マイクロウェーブ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9826446.8A external-priority patent/GB9826446D0/en
Priority claimed from GBGB9826447.6A external-priority patent/GB9826447D0/en
Application filed by アールティー マイクロウェーブ リミテッド filed Critical アールティー マイクロウェーブ リミテッド
Publication of JP2002531961A publication Critical patent/JP2002531961A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Abstract

(57)【要約】 配線基板(サブストレイト)上に伝導性層を形成するプロセスであって、シーディング層を形成するために、リソグラフィ式印刷技法によって配線基板上にインクを付着するステップと、無電解付着によって前記シーディング層上に第1の電気的導電層を付着するステップとからなる各ステップを有する。   (57) [Summary] A process for forming a conductive layer on a wiring substrate (substrate), comprising: depositing ink on the wiring substrate by a lithographic printing technique to form a seeding layer; Depositing a first electrically conductive layer on the loading layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】TECHNICAL FIELD OF THE INVENTION

本発明は、サブストレート(配線用基板)上に電気的導電層を形成するための
プロセス、そして詳細には、電気的アセンブリにおける回路基板として使用され
得るサブストレート上にそのような層を形成するためのプロセスに関する。
The present invention is a process for forming an electrically conductive layer on a substrate (wiring substrate), and in particular, forming such a layer on a substrate that can be used as a circuit board in an electrical assembly. For the process.

【0002】[0002]

【従来の技術】[Prior art]

従来、シリコンデバイスは、プリント回路基板(PCB)上に取り付けられる
。プリント回路基板は、一般に、ガラス繊維の積層物の上のエッチングされた銅
、スズメッキされ、且つおそらく保護および標識化のためラッカーのさらなる層
を備えたもの、からなっている。クロップ(切り取り)、ドリル(穿孔)、エッ
チング(食刻)およびメッキ(鍍金)の多くの操作がその準備に含まれる。それ
は安価ではなく、そして製造プロセスは、重大な環境への影響を有し得る。 PCBの製造によりもたらされる2つの重要な環境障害は、酸でありそして重
金属(特に銅)を含む、不要な廃液と、フォトレジストの現像液および剥離剤に
おける炭化水素の使用とである。水関係当局によって課せられている一層厳格な
汚染限界は、廃水における銅を低減する一つの駆動力となっている。理論上は、
不要な廃液は、銅の付着、そしてそれは相当なコスト節減をも提供するであろう
、のための全体的な付加プロセスにより排除され得るであろうが、満足し得るプ
ロセスは未だ開発されていない。
Conventionally, silicon devices are mounted on a printed circuit board (PCB). Printed circuit boards generally consist of etched copper on a laminate of fiberglass, tinned and possibly with an additional layer of lacquer for protection and labeling. Many operations of cropping, drilling, etching and plating are included in its preparation. It is not cheap, and the manufacturing process can have significant environmental impact. Two important environmental hazards introduced by the manufacture of PCBs are unwanted waste liquors, which are acids and contain heavy metals (especially copper), and the use of hydrocarbons in photoresist developers and strippers. The more stringent pollution limits imposed by water authorities have been one driving force in reducing copper in wastewater. In theory,
Unwanted effluent could be eliminated by an overall additional process for copper deposition, which would also provide considerable cost savings, but a satisfactory process has not yet been developed .

【0003】 そのような回路板の使用を回避する試みは、通常、より低いではなく、より高
いコストに結びつく、厚膜および薄膜の両方の技術の使用を含んでいる。抵抗は
、ときにはレーザーエッチングにより正確な値とするためにトリミングされた、
適切な膜のトラックを付着することによりセラミック基板上に形成される。高伝
導度の膜が、相互接続に通常用いられる。 本出願と共通の出願人を有し、その開示はここに組み込まれている国際特許出
願第WO97/48257号は、電気的回路板を形成する代替的な方法を開示し
ており、そしてそれによれば導電インクが、電気的回路を形成するようにサブス
トレート上にリソグラフィ式にプリントされる。前記インクは、アルキド樹脂の
ような有機樹脂に懸濁浮遊された電気的伝導性粒子(金属銀のような)を含んで
いる。抵抗、コンデンサおよびアンテナのような電気的コンポーネントの製造に
ついても記述されている。
[0003] Attempts to avoid the use of such circuit boards have involved the use of both thick-film and thin-film techniques, which typically translate into higher, rather than lower, costs. The resistance was trimmed, sometimes by laser etching, to an accurate value.
Formed on a ceramic substrate by depositing appropriate film tracks. High conductivity films are commonly used for interconnects. International Patent Application No. WO 97/48257, which has a common applicant with the present application and whose disclosure is incorporated herein, discloses an alternative method of forming an electrical circuit board, and For example, conductive ink is lithographically printed on the substrate to form an electrical circuit. The ink includes electrically conductive particles (such as metallic silver) suspended and suspended in an organic resin such as an alkyd resin. The manufacture of electrical components such as resistors, capacitors and antennas is also described.

【0004】[0004]

【発明が解決すべき課題】[Problems to be solved by the invention]

国際特許出願第WO97/48257号に開示された回路プリント技法は、先
行の技法に比べて著しい進歩であるが、それは多数の不都合を有している。 第1に、それによって電気的コンポーネントが前記サブストレート上にハンダ
付けされ得るようにおよび/または回路の抵抗率を低減するために、第2の導電
層を、国際特許出願第WO97/48257号に開示された伝導性インク上に電
気メッキすることは都合がよい。問題点は、前記インクは、前記サブストレート
に電気メッキを可能とするのに充分なほどには、よく接着しないことである。 第2に、導電性インクを用意するために、乾燥されたインクを電気的に伝導性
にするような方法で、粒子が樹脂内に拡散されるのを可能とすべく微粒子表面処
理(例えば長い原子連鎖を含む脂肪酸のコーティング)と共に微粒子伝導性材料
を利用する必要がある。しかしながら、この表面処理は、乾燥されたインクのさ
らなる処理を妨げ、例えば無電解付着によりさらなる伝導性層を付着するのを防
止する。 第3に、伝導性インク層により形成された電気的回路上に電気的コンポーネン
トをハンダ付けすることは、前記層は、適切なハンダ結合を形成するのに充分な
高い金属装荷を含んでいないので、困難である。このことは、前記コンポーネン
トは、伝導性重合体接着剤または機械的結合を用いて付設しなければならないと
いうことを意味する。しかしながら、これらの結合方法は、ハンダほどには老化
しないと考えられ、そしてより高い電気的抵抗を示す。さらに、インク内におけ
る伝導性粒子の内容のいかなる増大も、インクの流動学的(レオロジー的)特性
の損失の原因となる。
Although the circuit printing technique disclosed in International Patent Application No. WO 97/48257 is a significant advance over the prior art, it has a number of disadvantages. First, a second conductive layer is provided in International Patent Application No. WO 97/48257 so that electrical components can be soldered onto the substrate and / or to reduce the resistivity of the circuit. It is advantageous to electroplate on the disclosed conductive ink. The problem is that the ink does not adhere well enough to allow electroplating of the substrate. Second, to prepare the conductive ink, a particulate surface treatment (e.g., a long surface treatment) to allow the particles to diffuse into the resin in a manner that renders the dried ink electrically conductive. It is necessary to utilize a particulate conductive material together with the coating of fatty acids containing atomic chains). However, this surface treatment prevents further processing of the dried ink and prevents the deposition of a further conductive layer, for example by electroless deposition. Third, soldering the electrical components onto the electrical circuit formed by the conductive ink layer is difficult because the layer does not contain a high enough metal loading to form a proper solder bond. ,Have difficulty. This means that the components must be applied using a conductive polymer adhesive or a mechanical bond. However, these bonding methods are not expected to age as much as solder and exhibit higher electrical resistance. In addition, any increase in the content of the conductive particles within the ink causes a loss of the rheological properties of the ink.

【0005】[0005]

【課題を解決するための手段】[Means for Solving the Problems]

本発明の第1の態様によれば、サブストレート上に伝導性層を形成するプロセ
スであって、シーディング層を形成するために、リソグラフィ式印刷技法によっ
てサブストレート上にインクを付着(depositing メッキ、蒸着等)するステップ
と、無電解メッキ(electroless deposition)によって前記シーディング層上に第
1の電気的導電層を付着(depositing)するステップとの各ステップを有するプロ
セスが提供される。 無電解付着(またはメッキ)は、化学的還元プロセス、それは一旦開始される
と触媒作用でもある、によって対象物(または対象物の一部)をコーティングす
ることを含むよく知られた技術である。前記プロセスは、外部電流が要求されな
いということを除いて電気メッキと類似している。対象物を無電解メッキするた
めには、適切な幾何学的、電気的、そして化学的特性のシーディング層が、付着
されるべき金属のための核形成部位を提供するために、前記対象物上に形成され
なければならない。前記シーディング層は、そこでは、メッキ、蒸着等を含む付
着ステップ(deposition step)において励起エネルギーを低減する、触媒として
振る舞うと考えられる。 「リソグラフィ式印刷技法」なる用語は、ここでは、親水性および疎水性特性
を含む、印刷プレートの表面化学における相違を利用する印刷プロセスを意味し
ている。それは、エッチングされた回路板および/またはシリコン半導体マイク
ロエレクトロニクスの生成の間に生じるフォトレジストおよびエッチングを含む
一般的に用いられるプロセスを意味してはいない。「インク」なる用語は、印刷
に適するいかなる物質をも意味することが意図されている。
According to a first aspect of the present invention, there is provided a process for forming a conductive layer on a substrate, the method comprising depositing ink on the substrate by lithographic printing techniques to form a seeding layer. , Deposition, etc.) and depositing a first electrically conductive layer on the seeding layer by electroless deposition. Electroless deposition (or plating) is a well-known technique that involves coating an object (or part of an object) by a chemical reduction process, which is also catalytic once initiated. The process is similar to electroplating, except that no external current is required. For electroless plating of an object, a seeding layer of appropriate geometric, electrical, and chemical properties is used to provide a nucleation site for the metal to be deposited. Must be formed on. The seeding layer is believed to act as a catalyst there, reducing the excitation energy in a deposition step, including plating, vapor deposition, and the like. The term "lithographic printing technique" here refers to a printing process that exploits differences in the surface chemistry of printing plates, including hydrophilic and hydrophobic properties. It does not imply commonly used processes involving photoresist and etching that occur during the production of etched circuit boards and / or silicon semiconductor microelectronics. The term "ink" is intended to mean any substance suitable for printing.

【0006】[0006]

【実施例】【Example】

本発明において採用されるインクは、好ましくは、樹脂と有機溶剤との混合物
に懸濁浮遊される微粒子材料を含んでいる。最も好ましくは、前記微粒子材料は
、微粒子金属またはカーボンである。特に、適切な材料は、銀、金、銅、亜鉛ま
たはニッケルを含んでいる。粒子サイズは、0.1から10マイクロメートル(
μm)であってよく、また好ましくは0.25から1マイクロメートル、さらに
好ましくは0.1マイクロメートルよりも大きく且つ1マイクロメートルよりも
小さい(しかしそれと等しくはない)、そして最も好ましくは0.25から0.
75マイクロメートルである。 インクにおける微粒子材料の量は、好ましくは50から90%w/w(重量/
重量)であり、そして最も好ましくは約75%w/wである。 インクに使用される樹脂は、種々のオイルと混合された重合体であってもよい
。好ましくは、前記樹脂は、アミド基を有する重合体、例えばナイロンベースの
重合体、を含んでいる。
The ink employed in the present invention preferably contains a particulate material suspended in a mixture of a resin and an organic solvent. Most preferably, the particulate material is a particulate metal or carbon. In particular, suitable materials include silver, gold, copper, zinc or nickel. The particle size is between 0.1 and 10 micrometers (
μm) and is preferably between 0.25 and 1 micrometer, more preferably greater than 0.1 micrometer and less than (but not equal to) 1 micrometer, and most preferably 0.1 micrometer. 25 to 0.
75 micrometers. The amount of particulate material in the ink is preferably between 50 and 90% w / w (weight /
Weight), and most preferably about 75% w / w. The resin used in the ink may be a polymer mixed with various oils. Preferably, the resin comprises a polymer having amide groups, such as a nylon-based polymer.

【0007】 特に適切であると判明している一つの樹脂は、Lawter Interna
tional(Ketenislaan 1c−Haven 1520, B−
9130 Kallow, ベルギー)にて「Nypol 3」という商品名で
商業的に入手可能である。Nypol 3は、変性ポリアミドと、桐油と、植物
油との混合物からなっている。 受容可能な成果を示した他の樹脂としては、共に変性鉱物油および植物油と混
合された、フェノール変性樹脂およびアルキド樹脂を含んでいる。 インクを形成するために、樹脂は溶剤と混合され且つ微粒子材料の懸濁液が形
成される。溶剤(すなわち希釈液)は、約250℃の沸点を有するどのような適
切な有機溶剤であることもできる。 その上に導電性層がプリントされるサブストレートは、好ましくは、重合体か
ら形成され、そして好ましくはフレキシブルシートを含んでいる。適切な重合体
としては、ポリエチレン、ポリプロピレン、ポリエステル、ポリアミド、ポリイ
ミド、またはポリスルホンを含む。前記サブストレートは、前記サブストレート
表面へのインクの接着力を向上させるように処理されてもよい。例えば、前記サ
ブストレートは、共重合体接着剤層でコーティングされてもよく、あるいは前記
表面が、化学的に処理されまたはコロナ処理が施されてもよい。
[0007] One resin that has proven particularly suitable is Lawter International
Tional (Ketenislaan 1c-Haven 1520, B-
9130 Kallow, Belgium) under the trade name "Nypol 3". Nypol 3 consists of a mixture of modified polyamide, tung oil and vegetable oil. Other resins that have shown acceptable results include phenolic modified resins and alkyd resins, both mixed with modified mineral and vegetable oils. To form the ink, the resin is mixed with a solvent and a suspension of the particulate material is formed. The solvent (ie, diluent) can be any suitable organic solvent having a boiling point of about 250 ° C. The substrate on which the conductive layer is printed is preferably formed from a polymer and preferably comprises a flexible sheet. Suitable polymers include polyethylene, polypropylene, polyester, polyamide, polyimide, or polysulfone. The substrate may be treated to improve the adhesion of the ink to the surface of the substrate. For example, the substrate may be coated with a layer of a copolymer adhesive, or the surface may be chemically treated or corona treated.

【0008】 好ましくは、前記サブストレートは、共重合体接着剤層を有する、あるいは有
さない、ポリエステル、ポリエチレン、ポリプロピレン、またはポリアミドから
形成される。特に好ましい実施形態においては、前記サブストレートは、Rut
herford Road, Basingstoke, Hampshire
, RG24 8PDのGBC(UK)Ltdから商業的に入手可能なもののよ
うな、共重合体コーティングされたポリエステルである。 変性ポリアミド樹脂は、ポリエチレン、ポリプロピレン、ポリアミドおよびポ
リスルホンから形成されたサブストレートと共に差し支えなく良好に作用するこ
とが判明している。変性フェノール樹脂は、ポリエステル、ポリイミドまたはポ
リスルホンのサブストレートと共に差し支えなく良好に作用する。アルキド樹脂
は、ポリエステルのサブストレートに程良く良好に粘着する。
Preferably, the substrate is formed from polyester, polyethylene, polypropylene, or polyamide, with or without a copolymer adhesive layer. In a particularly preferred embodiment, the substrate is Rut
herford Road, Basingstoke, Hampshire
RG24 8PD is a copolymer coated polyester such as that commercially available from GBC (UK) Ltd. Modified polyamide resins have been found to work satisfactorily with substrates formed from polyethylene, polypropylene, polyamide and polysulfone. The modified phenolic resin works well with polyester, polyimide or polysulfone substrates. The alkyd resin adheres reasonably well to the polyester substrate.

【0009】 上述したように、インクは、無電解付着のためのシーディング層を形成するた
めにリソグラフィ式印刷プロセスによってサブストレート上に付着される。本発
明における前記シーディング層の厚さは、好ましくは、3から5マイクロメート
ルである。 第1の電気的伝導性層の無電解付着は、在来の手段によって実施される。前記
導電層は、無電解付着によって付着され得る、例えば、銅、銀、ニッケルまたは
金等の、どのような適切な電気的伝導性材料から形成されてもよい。 前記第1の導電層の厚さは、4マイクメートルまででよく、そして好ましくは
約1マイクロメートル(前記厚さは、要求される電気的仕様によって決定される
であろうけれども)である。 本発明のプロセスは、前記第1の導電層上に第2の電気的導電層を電気メッキ
するステップを含んでいてもよい。
As described above, ink is deposited on a substrate by a lithographic printing process to form a seeding layer for electroless deposition. In the present invention, the thickness of the seeding layer is preferably 3 to 5 micrometers. Electroless deposition of the first electrically conductive layer is performed by conventional means. The conductive layer may be formed from any suitable electrically conductive material, such as, for example, copper, silver, nickel or gold, which may be applied by electroless deposition. The thickness of the first conductive layer may be up to 4 micrometers, and is preferably about 1 micrometer (although the thickness will be determined by the required electrical specifications). The process of the present invention may include the step of electroplating a second electrically conductive layer on the first conductive layer.

【0010】 電気メッキは、よく知られた方法であり、それによって対象物または対象物の
一部が電解付着によってコーティングされる。電気メッキされるためには、対象
物が、適切な幾何学的、電気的、そして化学的特性を呈する電極を持たなければ
ならない。本発明の場合、前記シード層上に付着される前記第1の導電層は、電
気メッキプロセスにおいて電極として作用し、それによって、前記第2の導電層
が電解的に前記第1の導電層上に付着されることを可能とする。 第2の導電層の付加は、回路トラックの伝導度を向上させ、電気的アセンブリ
ーを形成するための前記サブストレート上への電気的コンポーネントの直接的な
ハンダ付けを改善する(コンポーネントは直接的には前記第1の導電層上にハン
ダ付けされるであろう)。
Electroplating is a well-known method whereby an object or part of an object is coated by electrolytic deposition. In order to be electroplated, the object must have electrodes exhibiting appropriate geometric, electrical, and chemical properties. In the case of the present invention, the first conductive layer deposited on the seed layer acts as an electrode in an electroplating process, whereby the second conductive layer is electrolytically deposited on the first conductive layer. To be adhered to. The addition of a second conductive layer improves the conductivity of the circuit tracks and improves the soldering of electrical components directly onto the substrate to form an electrical assembly (the components are directly Will be soldered on the first conductive layer).

【0011】 もしも第2の層が、最初に電気メッキされようとするならば、そのときは前記
第1の層は、1マイクロメートル厚程も必要はなく、前記サブストレートに伝導
性を与える厚み、例えば0.25から0.5μm、が要求される。 前記第1の導電層におけるのと同様に、前記第2の層は、電気メッキされ得る
いかなる適切な電気的伝導材料を含んでいてもよい。前記第2の導電層の厚さは
、前記回路板の要求される仕様に依存して、35マイクロメートルまでならいく
らでもよい。 導電層は、国際特許出願第WO97/48257号に開示されたプロセスに従
って用意された電気的回路上に電気メッキされ得るが、結果として得られる回路
板は、前記サブストレート上の伝導性インクの貧弱な接着力に起因して構造的に
不安定である。
If the second layer is to be first electroplated, then the first layer need not be as thick as one micrometer, but rather a thickness that provides conductivity to the substrate. For example, 0.25 to 0.5 μm is required. As in the first conductive layer, the second layer may include any suitable electrically conductive material that can be electroplated. The thickness of the second conductive layer may be any up to 35 micrometers, depending on the required specifications of the circuit board. The conductive layer can be electroplated on an electrical circuit prepared according to the process disclosed in International Patent Application No. WO 97/48257, but the resulting circuit board will have poor conductivity of the conductive ink on the substrate. Structurally unstable due to poor adhesion.

【0012】 それに比べて、電気的コンポーネントは、本方法により用意される電気的回路
上に直接的にハンダ付けされ得て、特にもしも第2の導電層が電気メッキステッ
プによって付着されるならば、このステップによって、以後、それに対して良好
なハンダ結合が形成され得るのに充分な導電層が付着され得る。 本発明の1つの適用例は、電子回路板の製造におけるものである。リソグラフ
ィ式にに付着されたシーディング層は、電気的または電子回路の図式的形状に印
刷される。前記シーディング層は、それから銅を用いて無電解的にメッキされ、
そしてスズのさらなる層または他の保護層が形成される。これらの層は、前記回
路トラックの伝導性を改善し且つそれらが、現存するハンダ付け技術を介して直
接的にハンダ付けされることを可能とする。 シーディング層の製造のリソグラフィ式プロセスは、製造のスピード、並びに
非常に細いトラックおよびギャップ幅分解能の利益を提供する。
In comparison, the electrical component can be soldered directly onto the electrical circuit provided by the method, especially if the second conductive layer is deposited by an electroplating step By this step, a sufficient conductive layer may thereafter be deposited so that a good solder joint can be formed. One application of the present invention is in the manufacture of electronic circuit boards. A lithographically applied seeding layer is printed on the schematic shape of the electrical or electronic circuit. The seeding layer is then electrolessly plated with copper;
Then a further layer of tin or another protective layer is formed. These layers improve the conductivity of the circuit tracks and allow them to be soldered directly via existing soldering techniques. The lithographic process of manufacturing the seeding layer offers the benefits of speed of manufacture and very fine track and gap width resolution.

【0013】 (発明を実施するための最良の形態) 以下は、説明としてだけの本発明の一つの実施例である。理解を容易にするた
めに、前記実施例はその構成部品により説明される。インク 好ましいリソグラフィ式印刷プロセスによって付着されるインク層は、約5マ
イクロメートル(5×10−6m)厚である。これは、スクリーン印刷により付
着される導電層についての約25マイクロメートル、および在来のプリント回路
板上に典型的に積層される銅の20〜75マイクロメートルと比較されるかもし
れない。 採用されたアプローチは、有機樹脂に懸濁された粒子からインクを処方するた
めのものである。樹脂処方の取扱いは、前記インクのある機械的特性(例えば粘
性)についてのわずかの制御を可能とする。 上述したように、前記微粒子材料は、無電解付着ステップを可能とするような
ものであるべきである。適切な材料としては、銀、銅、カーボンおよびパラジウ
ムを含む。 炭化水素溶剤および他の適切な添加物が、プリント層の印刷、浸食抵抗、およ
び乾燥特性を調整するために用いられる。酸化防止剤(オイゲノール等)が、好
ましくは、フリーラジカル(遊離基)と反応させるために組み入れられ、そして
それによって樹脂の自動酸化を防止する。換言すれば、酸化防止剤は、樹脂が過
度に早く乾燥するのを防止する。 一旦、酸化防止剤が消耗すると、樹脂を乾燥させるためにコバルト塩のような
乾燥剤を含めることもできる。 インクの好ましい処方の例は次表の通りである。
BEST MODE FOR CARRYING OUT THE INVENTION The following is one embodiment of the present invention by way of illustration only. Easy to understand
To that end, the above embodiment is described by its components.ink  The ink layer deposited by the preferred lithographic printing process can be about 5
Micrometer (5 × 10-6m) thickness. It is attached by screen printing.
About 25 micrometers for a conductive layer to be deposited, and a conventional printed circuit
May be compared to 20-75 micrometers of copper typically laminated on a board
Not. The approach taken was to formulate the ink from particles suspended in an organic resin.
It is for Handling of the resin formulation depends on certain mechanical properties of the ink, such as viscosity.
Gender). As mentioned above, the particulate material is such that it allows for an electroless deposition step.
Should be something. Suitable materials include silver, copper, carbon and palladium.
System. Hydrocarbon solvents and other suitable additives can improve the printing, erosion resistance, and
It is used to adjust drying and drying characteristics. Antioxidants (such as eugenol) are preferred.
Preferably incorporated for reacting with free radicals, and
This prevents autoxidation of the resin. In other words, the antioxidant has excess resin.
Prevents drying too quickly. Once the antioxidant is depleted, it is necessary to dry the resin, such as a cobalt salt.
A desiccant may also be included. Examples of preferred formulations of the ink are shown in the following table.

【0014】[0014]

【表1】 [Table 1]

【0015】 結果としてのインク処方は、25℃において約5〜10mPaSを示すニ
ュートン特性を呈する。インク処方の適切な粘性は、25℃において10mP
aS〜25℃において10mPaSの範囲内にあると考えられる。サブストレート GBC(UK)Ltdによる共重合体コーティングされたポリエステルが用い
られた。印刷プロセス 第1に、所要のアートワーク(すなわち、電気的回路となるべきパターン)が
、リソグラフィ式印刷プロセスにおいて用いられる標準的なフォトレジスト法を
用いて陽極酸化処理されたアルミニウムプレートに塗布される。第2に、前記ア
ルミニウムプレートは、リソグラフィ式プロセスにおいてインクを所要のアート
ワークパターンにおけるサブストレートに塗布するためのテンプレートとして用
いられる。
[0015] The resulting ink formulation is about 5 at 25 ° C.4-104D showing mPaS
It has a Newtonian characteristic. A suitable viscosity for the ink formulation is 10 at 25 ° C.3mP
aS 10 at 25 ° C5It is considered to be in the range of mPaS.substrate  Polyester coated with GBC (UK) Ltd is used
Was done.Printing process  First, the required artwork (that is, the pattern that should become the electrical circuit)
Standard photoresist methods used in lithographic printing processes
And applied to an anodized aluminum plate. Second, the a
Luminium plates can be used in lithographic processes to create ink
Used as a template to apply to the substrate in the work pattern
Can be.

【0016】無電解メッキ 無電解プロセスは、商業的に入手可能な無電解メッキ溶液を収容するShip
ley Ronal Limitedにより供給される容器のような)無電解槽
内にインクが塗布されたサブストレートを浸漬する工程を含んでいる。これは、
(硫酸銅のような)銅塩の溶液、キレート試薬、例えばエチレンジアミン4酢酸
(EDTA)、硫黄化合物または重金属のような安定剤、アルカリ性水溶液例え
ば水酸化ナトリウム水溶液、還元剤例えばホルムアルデヒド、そして、オプショ
ン的に、界面活性剤を含んでいる。これは、商標「CP78 process」
として知られている。 この商業的プロセスの使用により達成し得る典型的な付着速度は、時間当りほ
ぼ4マイクロメートルの形成物質である。それゆえ、典型的には1マイクロメー
トルの層のためには、サブストレートは、10〜15分にわたって無電解槽内に
浸漬される。 上述したように、もしもサブストレートがその後に電気メッキされるのであれ
ば、そのときは1マイクロメートルの層を無電解付着する必要はない。電気メッ
キプロセスにおいて電極として作用させるのに充分な厚さの層が、約3〜7分間
の無電解槽へのサブストレートの浸漬の結果として得られるであろう。
[0016]Electroless plating  The electroless process comprises a Ship containing a commercially available electroless plating solution.
electroless cell (such as a container supplied by Ray Rinal Limited)
And dipping the substrate coated with the ink therein. this is,
A solution of a copper salt (such as copper sulfate), a chelating reagent, such as ethylenediaminetetraacetic acid
(EDTA), stabilizers such as sulfur compounds or heavy metals, eg alkaline aqueous solutions
Aqueous sodium hydroxide, reducing agents such as formaldehyde, and optional
In addition, it contains a surfactant. This is the trademark “CP78 process”
Also known as Typical deposition rates that can be achieved using this commercial process are approximately
It is a forming material of about 4 micrometers. Therefore, typically one micrometer
For torr layers, the substrate is placed in an electroless cell for 10-15 minutes.
Dipped. As mentioned above, if the substrate is subsequently electroplated
If so, it is not necessary to electrolessly deposit a 1 micrometer layer. Electric message
A layer thick enough to act as an electrode in the
Would be obtained as a result of immersion of the substrate in an electroless cell.

【0017】電気メッキプロセス 電気メッキプロセスは、当前記技術分野においてよく知られている。例えば、
硫酸銅溶液が、電解液として用いられる。銅沈積の速度は、カソードの表面積お
よび電流密度に依存する。典型的な電流濃度は、デカメートル平方あたり25ア
ンペアである。アノードは、銅であり、カソードはメッキされるべきもの(すな
わち、伝導性トラック)である。電気的回路基板の製造 上述したように、電気的コンポーネントは、上述のプロセスによって形成され
たサブストレート(配線用基板)上の導電層上に直接的にハンダ付けされ得る。
代わりに、エポキシ接着剤のような伝導性重合体接着剤が用いられ得る。 本プロセスは、電気的回路構成を構成する種々のデバイスを形成するために採
用され得る。上述した処理を用いて作成され得る電気的アセンブリの例としては
、バッテリー相互接続回路構成、マクロウェーブ集積回路、マイクロウェーブア
ンテナのようなアンテナ、平面アンテナまたは曲面アンテナ構造を含んでいる。
[0017]Electroplating process  Electroplating processes are well known in the art. For example,
A copper sulfate solution is used as the electrolyte. The rate of copper deposition depends on the cathode surface area and
And current density. A typical current concentration is 25 amps per decameter square.
Pair. The anode is copper and the cathode is the one to be plated.
That is, conductive tracks).Manufacture of electrical circuit boards  As mentioned above, the electrical components are formed by the process described above.
Can be soldered directly on the conductive layer on the substrate (wiring substrate).
Alternatively, a conductive polymer adhesive such as an epoxy adhesive can be used. This process is used to form the various devices that make up the electrical circuitry.
Can be used. Examples of electrical assemblies that can be created using the process described above include
, Battery interconnect circuit configuration, macro wave integrated circuit, microwave
Includes antenna-like antennas, planar antennas or curved antenna structures.

【0018】[0018]

【発明の効果】【The invention's effect】

本発明のさらなる態様においては、電気メッキ、無電解付着、またはそれらの
組合わせによって国際特許出願第WO97/48257号に開示された方法によ
り制作されるサブストレート(配線用基板)の導電層上に電気的導電層を付着す
る方法が提供される。 この出願が、およびこの出願に添付した要約書において、優先権を主張する基
礎としているイギリス国(UK)特許出願番号第GB9826446.8号およ
び第GB9826447.6号における開示は、引用によりここに組み込まれて
いる。
In a further aspect of the invention, a conductive layer is formed on a substrate (wiring substrate) produced by electroplating, electroless deposition, or a combination thereof by the method disclosed in WO 97/48257. A method is provided for depositing an electrically conductive layer. The disclosures in this application, and in the abstract accompanying this application, on which priority is claimed are given in United Kingdom (UK) Patent Application Nos. GB982646446.8 and GB98264447.6, which are hereby incorporated by reference. Have been.

───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SL,SZ,TZ,UG,ZW ),EA(AM,AZ,BY,KG,KZ,MD,RU, TJ,TM),AE,AL,AM,AT,AU,AZ, BA,BB,BG,BR,BY,CA,CH,CN,C U,CZ,DE,DK,EE,ES,FI,GB,GD ,GE,GH,GM,HR,HU,ID,IL,IN, IS,JP,KE,KG,KP,KR,KZ,LC,L K,LR,LS,LT,LU,LV,MD,MG,MK ,MN,MW,MX,NO,NZ,PL,PT,RO, RU,SD,SE,SG,SI,SK,SL,TJ,T M,TR,TT,UA,UG,US,UZ,VN,YU ,ZA,ZW (72)発明者 ハリソン,デビッド イギリス国サレーイ ティーダブリュー20 0ジェイゼット エグハム ラニーミェ ード キャンパス ブルネル ユニバーシ ティ デザイン デパートメント内 (72)発明者 ラムゼイ,ブルー ジョン イギリス国サレーイ ティーダブリュー20 0ジェイゼット エグハム ラニーミェ ード キャンパス ブルネル ユニバーシ ティ デザイン デパートメント内 Fターム(参考) 4K022 AA13 AA15 AA42 BA01 BA02 BA08 BA13 BA18 BA35 CA08 CA09 CA24 CA25 CA27 DA01 4K024 AA09 AB02 AB08 AB17 BA12 BB11 FA07 GA14 5E319 AA01 AA06 AC02 AC17 BB01 BB11 CC03 CC22 GG20 5E343 AA02 AA16 AA39 BB08 BB16 BB23 BB24 BB25 BB44 BB47 BB48 BB71 CC71 DD33 DD43 ER04 ER23 GG11 ──────────────────────────────────────────────────続 き Continuation of front page (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE ), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN , IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZA, ZW (72) Inventor Harrison, David United Kingdom Surrey TW200 Jazette Egham Runnymede Campus Brunel University Design Department (72) Inventor Ramsey, Blue John Surrey TW200 UK Jazet Egham Runnymede Campus Brunel University Design Department F Term (reference) 4K022 AA13 AA15 AA42 BA01 BA02 BA08 BA13 BA18 BA35 CA08 CA09 CA24 CA25 CA27 D A01 4K024 AA09 AB02 AB08 AB17 BA12 BB11 FA07 GA14 5E319 AA01 AA06 AC02 AC17 BB01 BB11 CC03 CC22 GG20 5E343 AA02 AA16 AA39 BB08 BB16 BB23 BB24 BB25 BB44 BB47 BB48 BB71 CC71 DD33 DD43 ER04

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 サブストレート上に導電層を形成するプロセスであって、シ
ーディング層を形成するために、リソグラフィ式印刷技法によってサブストレー
ト上にインクを付着するステップと、無電解メッキによって前記シーディング層
上に第1の電気的導電層を付着するステップとからなる各ステップを有するプロ
セス。
1. A process for forming a conductive layer on a substrate, the method comprising: depositing ink on the substrate by lithographic printing techniques to form a seeding layer; Depositing a first electrically conductive layer on the padding layer.
【請求項2】 前記第1の電気的導電層上に第2の電気的導電層を電気メッ
キするステップを有する請求項1に記載のプロセス。
2. The process according to claim 1, comprising the step of electroplating a second electrically conductive layer on said first electrically conductive layer.
【請求項3】 前記サブストレートは、重合体からなりフレキシブルシート
の形に形成されている請求項1または2のいずれかに記載のプロセス。
3. The process according to claim 1, wherein the substrate is made of a polymer and formed in the form of a flexible sheet.
【請求項4】 前記サブストレートは、共重合体接着剤によりコーティング
されている請求項1ないし3のいずれかに記載のプロセス。
4. The process according to claim 1, wherein the substrate is coated with a copolymer adhesive.
【請求項5】 前記インクは、樹脂と有機溶剤との混合物に懸濁浮遊される
微粒子材料を有する請求項1ないし4のいずれかに記載のプロセス。
5. The process according to claim 1, wherein the ink has a particulate material suspended in a mixture of a resin and an organic solvent.
【請求項6】 前記材料は、金属またはカーボンである請求項5に記載のプ
ロセス。
6. The process according to claim 5, wherein the material is a metal or carbon.
【請求項7】 前記樹脂は、アミド基を有する重合体である請求項5または
6に記載のプロセス。
7. The process according to claim 5, wherein the resin is a polymer having an amide group.
【請求項8】 前記シーディング層の厚さは、3ないし5μmである請求項
1ないし7のいずれかに記載のプロセス。
8. The process according to claim 1, wherein the thickness of the seeding layer is 3 to 5 μm.
【請求項9】 前記第1の電気的導電層の厚さは、4μmまでである請求項
1ないし8のいずれかに記載のプロセス。
9. The process according to claim 1, wherein the thickness of the first electrically conductive layer is up to 4 μm.
【請求項10】 前記第1の電気的導電層の厚さは、ほぼ0.25μmであ
る請求項1ないし9のいずれかに記載のプロセス。
10. The process according to claim 1, wherein the thickness of the first electrically conductive layer is approximately 0.25 μm.
【請求項11】 前記第1の電気的導電層は、銅、パラジウム、銀、金、プ
ラチナ、ニッケルから形成される請求項1ないし10のいずれかに記載のプロセ
ス。
11. The process according to claim 1, wherein the first electrically conductive layer is formed from copper, palladium, silver, gold, platinum, nickel.
【請求項12】 前記サブストレート上に電気的コンポーネントをハンダ付
けするステップを備えた請求項1ないし11のいずれかに記載のプロセス。
12. The process according to claim 1, comprising the step of soldering an electrical component on said substrate.
【請求項13】 前記第1または第2の導電層に、導電性重合体接着剤によ
って、電気的コンポーネントを取り付けるステップを含む請求項1から請求項1
1のいずれかに記載のプロセス。
13. The method of claim 1, further comprising attaching an electrical component to the first or second conductive layer with a conductive polymer adhesive.
The process according to any one of the preceding claims.
【請求項14】 少なくとも1つの電気的導電層であって、該導電層は請求
項1から請求項13までのいずれかに記載のプロセスにより形成されたものを有
するサブストレートを備えた電気的アセンブリ。
14. An electrical assembly comprising a substrate having at least one electrically conductive layer formed by a process according to any one of claims 1 to 13. .
【請求項15】 重合体のサブストレート上へのリソグラフィ式印刷プロセ
スに用いられるリソグラフィ用インクであって、該インクは樹脂と有機溶剤との
混合物に懸濁浮遊された微粒子材料を含み、前記樹脂はポリアミドを含むことを
特徴とするリソグラフィ用インク。
15. A lithographic ink for use in a lithographic printing process on a polymer substrate, said ink comprising a particulate material suspended in a mixture of a resin and an organic solvent. Is a lithographic ink containing polyamide.
【請求項16】 前記材料は、金属またはカーボンであることを特徴とする
請求項15に記載のインク。
16. The ink according to claim 15, wherein the material is metal or carbon.
【請求項17】 請求項1ないし13のいずれかに記載のプロセスにより形
成されるバッテリー用の相互接続。
17. An interconnect for a battery formed by the process according to claim 1. Description:
【請求項18】 請求項17に記載の相互接続を備えたバッテリー。18. A battery with an interconnect according to claim 17.
JP2000586145A 1998-12-03 1999-12-03 Process for depositing a conductive layer on a substrate Pending JP2002531961A (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB9826446.8 1998-12-03
GB9826447.6 1998-12-03
GBGB9826446.8A GB9826446D0 (en) 1998-12-03 1998-12-03 Electrical battery interconnect device
GBGB9826447.6A GB9826447D0 (en) 1998-12-03 1998-12-03 Fabrication of a seeding layer to enable electroplating and electroless platingvia a lithographic printing process
PCT/GB1999/004064 WO2000033625A1 (en) 1998-12-03 1999-12-03 Process for depositing conducting layer on substrate

Publications (1)

Publication Number Publication Date
JP2002531961A true JP2002531961A (en) 2002-09-24

Family

ID=26314771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000586145A Pending JP2002531961A (en) 1998-12-03 1999-12-03 Process for depositing a conductive layer on a substrate

Country Status (8)

Country Link
EP (1) EP1142456A1 (en)
JP (1) JP2002531961A (en)
CN (1) CN1242659C (en)
AU (1) AU762686B2 (en)
CA (1) CA2350506A1 (en)
HK (1) HK1042627A1 (en)
IL (1) IL143440A0 (en)
WO (1) WO2000033625A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008528812A (en) * 2005-02-03 2008-07-31 マクダーミッド インコーポレーテッド Selective catalyst activation of non-conductive substrates

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413858B1 (en) 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
GB0104982D0 (en) 2001-02-28 2001-04-18 Gill Steven Electrode
FR2825228B1 (en) * 2001-05-25 2003-09-19 Framatome Connectors Int METHOD FOR MANUFACTURING A PRINTED CIRCUIT AND PLANAR ANTENNA MANUFACTURED THEREWITH
GB0117431D0 (en) * 2001-07-17 2001-09-12 Univ Brunel Method for printing conducting layer onto substrate
US6828713B2 (en) * 2002-07-30 2004-12-07 Agilent Technologies, Inc Resonator with seed layer
GB2394725A (en) * 2002-10-04 2004-05-05 Qinetiq Ltd Method of forming a magnetic information tag by electroless deposition
US7255782B2 (en) 2004-04-30 2007-08-14 Kenneth Crouse Selective catalytic activation of non-conductive substrates
GB0413076D0 (en) 2004-06-11 2004-07-14 Medtronic Inc Deep brain stimulation of the Zona incerta
US20120031656A1 (en) * 2009-04-24 2012-02-09 Yoshio Oka Substrate for printed wiring board, printed wiring board, and methods for producing same
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
CN106134299B (en) 2014-03-20 2018-10-23 住友电气工业株式会社 Printed wiring board substrate, printed wiring board and the method for manufacturing printed wiring board substrate
CN106134298B (en) 2014-03-27 2019-02-22 住友电气工业株式会社 Printed wiring board substrate, printed wiring board and the method for manufacturing printed wiring board substrate
JPWO2016117575A1 (en) 2015-01-22 2017-10-26 住友電気工業株式会社 Printed wiring board substrate, printed wiring board, and printed wiring board manufacturing method
CN105405490A (en) * 2015-12-23 2016-03-16 东洋油墨Sc控股株式会社 Conductive paste for laser processing, conductive sheet, fabrication method of signal layout line and electronic device
ES2938658T3 (en) 2018-02-27 2023-04-13 Fund I D Automocion Y Mecatronica Production method of an offset printing conductive ink and conductive ink thus produced

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226256A (en) 1963-01-02 1965-12-28 Jr Frederick W Schneble Method of making printed circuits
DE2728465C2 (en) 1977-06-24 1982-04-22 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Printed circuit
CA1326720C (en) 1987-12-31 1994-02-01 Michael John Modic Impact resistant blends of polar thermoplastic polymers and modified block copolymers
US5158645A (en) 1991-09-03 1992-10-27 International Business Machines, Inc. Method of external circuitization of a circuit panel
US5509557A (en) * 1994-01-24 1996-04-23 International Business Machines Corporation Depositing a conductive metal onto a substrate
JP2000511702A (en) * 1996-06-12 2000-09-05 ブルーネル ユニバーシティ electric circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008528812A (en) * 2005-02-03 2008-07-31 マクダーミッド インコーポレーテッド Selective catalyst activation of non-conductive substrates

Also Published As

Publication number Publication date
AU762686B2 (en) 2003-07-03
HK1042627A1 (en) 2002-08-16
EP1142456A1 (en) 2001-10-10
CN1242659C (en) 2006-02-15
CA2350506A1 (en) 2000-06-08
AU1574600A (en) 2000-06-19
CN1335045A (en) 2002-02-06
WO2000033625A1 (en) 2000-06-08
IL143440A0 (en) 2002-04-21

Similar Documents

Publication Publication Date Title
JP2002531961A (en) Process for depositing a conductive layer on a substrate
US4362903A (en) Electrical conductor interconnect providing solderable connections to hard-to-contact substrates, such as liquid crystal cells
US4404237A (en) Fabrication of electrical conductor by replacement of metallic powder in polymer with more noble metal
US5108553A (en) G-tab manufacturing process and the product produced thereby
EP0398019B1 (en) Direct electroplating of through-holes
US4487811A (en) Electrical conductor
JP2768390B2 (en) Method of conditioning a substrate for electroless metal deposition
JPH06507449A (en) Improved method for producing non-conductive substrates for electroplating
WO1998039105A1 (en) Metal-plating of cured and sintered transient liquid phase sintering pastes
KR20010102308A (en) Conductive electrolessly plated powder, its producing method, and conductive material containing the plated powder
EP2869677A1 (en) Circuit board, method for forming conductive film, and adhesion improver
US5065228A (en) G-TAB having particular through hole
JP2011153372A (en) Metal multilayer laminated electrical insulator, and method for producing the same
EP0615257B1 (en) Method of manufactoring a laminated structure of a metal layer on a conductive polymer layer
JP2006024808A (en) Conductive composition producing method, method of interlayer connection and conductive film or conductive image formation method
JP2666470B2 (en) Electroless plating method
JP2004536462A (en) Method of forming conductive layer on substrate
US5234558A (en) Electrically conductive circuit member, method of manufacturing the same and electrically conductive paste
JPH0680894B2 (en) Metal core printed circuit board manufacturing method
ZA200104489B (en) Process for depositing conducting layer on substrate.
JPH1036991A (en) Production of electrolytic copper foil
JPH03504060A (en) electrically conductive structures
JPS61263189A (en) Manufacture of ceramic wiring board
JP3007648B2 (en) Method for manufacturing adhesive printed wiring board for electroless plating and printed wiring board
JPH07233403A (en) Copper powder for through hole forming electric conductive composition