JP2002526663A - 電気化学的堆積を使用したサブミクロン金属被覆 - Google Patents
電気化学的堆積を使用したサブミクロン金属被覆Info
- Publication number
- JP2002526663A JP2002526663A JP2000574753A JP2000574753A JP2002526663A JP 2002526663 A JP2002526663 A JP 2002526663A JP 2000574753 A JP2000574753 A JP 2000574753A JP 2000574753 A JP2000574753 A JP 2000574753A JP 2002526663 A JP2002526663 A JP 2002526663A
- Authority
- JP
- Japan
- Prior art keywords
- current density
- electroplating
- metal
- waveform
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
- C25D5/611—Smooth layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Battery Electrode And Active Subsutance (AREA)
- Secondary Cells (AREA)
- Electroplating And Plating Baths Therefor (AREA)
Abstract
(57)【要約】
超小型電子回路加工物の表面に金属を微小凹所構造に堆積させる方法が明らかにされる。この方法は、添加剤なし及び添加剤含有の電気メッキ液に関連しての使用に適している。一実施例により、本方法は、超小型電子回路加工物の表面により形成された陰極及び電気メッキ液と電気的接触状態に配置された陽極を備えた電気メッキ容器内において超小型電子回路加工物の表面と電気メッキ液との間を接触させることを含む。次に、第１の電流密度を有する第１の電気メッキ波形を少なくも使用して金属の最初の薄膜が微小凹所構造内に堆積される。微小凹所構造の底部における金属の堆積の強化のために、第１の電気メッキ波形の第１の電流密度が提供される。この最初のメッキの後で、第２の電流密度を有する第２の電気メッキ波形を少なくも使用して金属の堆積が続けられる。第２の電気メッキ波形の第２の電流密度が提供される。微小凹所構造の充填を実質的に完了させるため要する時間の短縮を支援するために第２の電気メッキ波形の第２の電流密度が提供される。
Description
【０００１】
本願は、参考文献としてここに組み入れられた１９９８年１０月５日付け米国
出願６０／１０３０６１号「電気化学的堆積によるサブミクロン銅金属被覆」に
よる優先権を請求する。
出願６０／１０３０６１号「電気化学的堆積によるサブミクロン銅金属被覆」に
よる優先権を請求する。
【０００２】
適用なし。
【０００３】
集積回路は、半導体材料内及びこの半導体材料の表面上にある絶縁材料内に形
成された素子の相互接続された集合である。半導体材料内に形成し得る素子は、
ＭＯＳトランジスター、バイポーラトランジスター、ダイオード及び拡散型トラ
ンジスターを含む。絶縁材料内に形成し得る素子は、薄膜の抵抗器とコンデンサ
ーとを含む。典型的に、１００個以上の集積回路ダイ（ＩＣチップ）が直径２０
３．２ｍｍ（８インチ）のシリコンウエハー上に構成される。各ダイスにおいて
使用される素子は絶縁体内に形成された導体経路により互いに接続される。典型
的に、絶縁層により分離された引き続く２レベル以上にわたる導体経路が相互の
接続に使用される。現在は実際上、アルミニウム合金及び酸化ケイ素が、それぞ
れ導電体及び絶縁体として典型的に使用される。
成された素子の相互接続された集合である。半導体材料内に形成し得る素子は、
ＭＯＳトランジスター、バイポーラトランジスター、ダイオード及び拡散型トラ
ンジスターを含む。絶縁材料内に形成し得る素子は、薄膜の抵抗器とコンデンサ
ーとを含む。典型的に、１００個以上の集積回路ダイ（ＩＣチップ）が直径２０
３．２ｍｍ（８インチ）のシリコンウエハー上に構成される。各ダイスにおいて
使用される素子は絶縁体内に形成された導体経路により互いに接続される。典型
的に、絶縁層により分離された引き続く２レベル以上にわたる導体経路が相互の
接続に使用される。現在は実際上、アルミニウム合金及び酸化ケイ素が、それぞ
れ導電体及び絶縁体として典型的に使用される。
【０００４】 １個のダイス上の素子間の電気信号の伝搬における遅れが集積回路の性能を限
定する。より特別には、これらの遅れは、集積回路が電気信号を処理する速度を
限定する。大きな伝搬の遅れは集積回路の電気信号処理可能速度を低下させ、一
方、小さな遅れはこの速度を上げる。従って、集積回路の製造業者は、伝搬の遅
れを小さくする方法を探索する。
定する。より特別には、これらの遅れは、集積回路が電気信号を処理する速度を
限定する。大きな伝搬の遅れは集積回路の電気信号処理可能速度を低下させ、一
方、小さな遅れはこの速度を上げる。従って、集積回路の製造業者は、伝搬の遅
れを小さくする方法を探索する。
【０００５】 各相互接続経路について、信号伝搬の遅れは、時間遅れτにより特徴付けるこ
とができる。Ｅ．Ｈ．Ｓｔｅｖｅｎｓ，Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎ
ｏｌｏｇｙ，ＱＭＣ，Ｉｎｃ．，Ｊｕｌｙ １９９３参照。集積回路のトランジ
スター間の信号の伝達に関するものとして、時間遅れτの近似表現が次式で与え
られる。
とができる。Ｅ．Ｈ．Ｓｔｅｖｅｎｓ，Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎ
ｏｌｏｇｙ，ＱＭＣ，Ｉｎｃ．，Ｊｕｌｙ １９９３参照。集積回路のトランジ
スター間の信号の伝達に関するものとして、時間遅れτの近似表現が次式で与え
られる。
【０００６】 τ＝ＲＣ［１＋（ＶSAT／ＲＩSAT）］ 式中、Ｒ及びＣは、それぞれ相互接続経路の相当抵抗値及び容量値であり、Ｉ SAT 及びＶSATは、それぞれ相互接続経路に信号を印加するトランジスターについ
ての飽和（最大）電流、及び電流飽和の発生時におけるドレイン−ソース電圧で
ある。経路の抵抗は、導電材料の比抵抗ρに比例する。経路容量は、絶縁材料の
比誘電率Ｋeに比例する。小さい値のτは、比ＶSAT／ＲＩSATを小さくするため
に十分に大きい電流密度を相互接続線が送ることを要求する。従って、これによ
り、高性能の集積回路に製造においては高電流密度を送り得る低ρ導電体と低Ｋ e 絶縁体とを使用すべきである。
ての飽和（最大）電流、及び電流飽和の発生時におけるドレイン−ソース電圧で
ある。経路の抵抗は、導電材料の比抵抗ρに比例する。経路容量は、絶縁材料の
比誘電率Ｋeに比例する。小さい値のτは、比ＶSAT／ＲＩSATを小さくするため
に十分に大きい電流密度を相互接続線が送ることを要求する。従って、これによ
り、高性能の集積回路に製造においては高電流密度を送り得る低ρ導電体と低Ｋ e 絶縁体とを使用すべきである。
【０００７】 以上の基準に合致するために、最も好ましい相互接続構造として、低Ｋe絶縁
体内の銅の相互接続線が酸化ケイ素絶縁体内のアルミニウム合金の線と置換され
ることが好ましい。Ｃｏｐｐｅｒ Ｇｏｓｅ Ｍａｉｎｓｔｒｅａｍ：Ｌｏｗ−
ｋ ｔｏ Ｆｏｌｌｏｗ，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ，Ｎｏｖ．１９９７，ｐｐ．６７−７０参照。銅薄膜の比抵抗は１．７か
ら２．０μΩｃｍの範囲内にあり、一方アルミニウム合金の比抵抗は高く３．０
から３．５μΩｃｍの範囲内にある。
体内の銅の相互接続線が酸化ケイ素絶縁体内のアルミニウム合金の線と置換され
ることが好ましい。Ｃｏｐｐｅｒ Ｇｏｓｅ Ｍａｉｎｓｔｒｅａｍ：Ｌｏｗ−
ｋ ｔｏ Ｆｏｌｌｏｗ，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ，Ｎｏｖ．１９９７，ｐｐ．６７−７０参照。銅薄膜の比抵抗は１．７か
ら２．０μΩｃｍの範囲内にあり、一方アルミニウム合金の比抵抗は高く３．０
から３．５μΩｃｍの範囲内にある。
【０００８】 銅の有利な性質にもかかわらず、銅の相互接続が大量生産において成熟し得る
ためには幾つかの問題を処理しなければならない。
ためには幾つかの問題を処理しなければならない。
【０００９】 銅の拡散がかかる問題の一つである。電場の影響下において、及び単なる中等
程度の高温において、銅は酸化ケイ素を通って急速に移動する。銅は低Ｋe絶縁
体を通って急速に動くとも信じられる。かかる銅の拡散がシリコン内に形成され
る素子の故障を生ずる。
程度の高温において、銅は酸化ケイ素を通って急速に移動する。銅は低Ｋe絶縁
体を通って急速に動くとも信じられる。かかる銅の拡散がシリコン内に形成され
る素子の故障を生ずる。
【００１０】 別の問題は、水性の溶液内に浸漬されたとき又は酸素を含んだ雰囲気に暴露さ
れたときに容易に酸化する銅の特性である。銅の酸化された表面は非導電性にさ
れ、これにより同様な寸法の酸化されない銅の経路と比較したとき、所与の導電
経路の電流輸送容量が限定される。
れたときに容易に酸化する銅の特性である。銅の酸化された表面は非導電性にさ
れ、これにより同様な寸法の酸化されない銅の経路と比較したとき、所与の導電
経路の電流輸送容量が限定される。
【００１１】 集積回路における銅の使用による更に別の問題は、絶縁材料との多層の集積回
路構造における銅の使用が困難なことである。伝統的な銅の堆積方法を使用した
場合は、銅は絶縁材料にごく弱くしか付着しない。
路構造における銅の使用が困難なことである。伝統的な銅の堆積方法を使用した
場合は、銅は絶縁材料にごく弱くしか付着しない。
【００１２】 最後に、銅は揮発性のハロゲン化化合物を形成しないため、銅の細線パターン
作成において銅の直接プラズマエッチングを使用することはできない。そこで、
銅は、進歩した集積回路素子のために要求されますます小さくなる幾何学的配置
において使用することが困難である。
作成において銅の直接プラズマエッチングを使用することはできない。そこで、
銅は、進歩した集積回路素子のために要求されますます小さくなる幾何学的配置
において使用することが困難である。
【００１３】 半導体工業は、以上の問題の幾つかを処理し、かつ銅の相互接続のための一般
的な標準相互接続アーキテクチャーを採用した。この目的で、工業界は、絶縁体
に溝と連絡孔とをエッチングし、この溝と連絡孔とを銅の堆積で満たし、そして
化学−機械式研摩（ＣＭＰ）により絶縁体の頂部表面の上方から銅を除去するこ
とにより銅の細線パターン作成を達成することを見いだした。かかるアーキテク
チャーを実行しこれにより絶縁体内に銅の線を形成するために、デュアルダマス
カスアーキテクチャーと呼ばれる相互接続アーキテクチャーを使うことができる
。図１はデュアルダマスカスアーキテキチャーを実行するために一般に要する工
程の諸段階を示す。
的な標準相互接続アーキテクチャーを採用した。この目的で、工業界は、絶縁体
に溝と連絡孔とをエッチングし、この溝と連絡孔とを銅の堆積で満たし、そして
化学−機械式研摩（ＣＭＰ）により絶縁体の頂部表面の上方から銅を除去するこ
とにより銅の細線パターン作成を達成することを見いだした。かかるアーキテク
チャーを実行しこれにより絶縁体内に銅の線を形成するために、デュアルダマス
カスアーキテクチャーと呼ばれる相互接続アーキテクチャーを使うことができる
。図１はデュアルダマスカスアーキテキチャーを実行するために一般に要する工
程の諸段階を示す。
【００１４】 高いアスペクト比（深さ／直径）の連絡孔及び高いアスペクト比（深さ／幅）
の溝の中への薄くて一様なバリヤ及びシード層の堆積は困難である。かかる溝及
び連絡孔の上方部分は、それぞれの溝及び／又は連絡孔が希望材料で完全に満た
され又は層にされるより前にピンチオフする傾向がある。
の溝の中への薄くて一様なバリヤ及びシード層の堆積は困難である。かかる溝及
び連絡孔の上方部分は、それぞれの溝及び／又は連絡孔が希望材料で完全に満た
され又は層にされるより前にピンチオフする傾向がある。
【００１５】 銅の金属被覆の電着が、溝及び連絡孔内に銅を堆積させる最も効果的な方法で
あることが見いだされた。この方法は、得られた相互接続に最良の電気移動(ele
ctromigration)抵抗性能を与えることが見いだされている。しかし、この銅の電
着方法はそれ自体の問題がないとは言えない。例えば、銅の相互接続用の酸性の
銅メッキ液は、均一電着性の改善、平坦化効果の強化、及び適正な堆積特性の提
供のために有機添加剤を含むことが多い。かかる添加剤は銅メッキにおいて重要
な役割を演ずるので、一貫した溝の充填及び薄膜の特性を確保するために、メッ
キ溶液のこれら添加剤の濃度は厳しく管理されなばならない。発明人は、溶液の
管理を改善するために添加剤なしのメッキ液を使用し、これにより添加剤濃度の
監視の必要性を無くすことが望ましいことを認識した。更に、かかる添加剤があ
るときでも、幾つかのメッキ特性を最適にすべきであることを認識した。
あることが見いだされた。この方法は、得られた相互接続に最良の電気移動(ele
ctromigration)抵抗性能を与えることが見いだされている。しかし、この銅の電
着方法はそれ自体の問題がないとは言えない。例えば、銅の相互接続用の酸性の
銅メッキ液は、均一電着性の改善、平坦化効果の強化、及び適正な堆積特性の提
供のために有機添加剤を含むことが多い。かかる添加剤は銅メッキにおいて重要
な役割を演ずるので、一貫した溝の充填及び薄膜の特性を確保するために、メッ
キ溶液のこれら添加剤の濃度は厳しく管理されなばならない。発明人は、溶液の
管理を改善するために添加剤なしのメッキ液を使用し、これにより添加剤濃度の
監視の必要性を無くすことが望ましいことを認識した。更に、かかる添加剤があ
るときでも、幾つかのメッキ特性を最適にすべきであることを認識した。
【００１６】
発明人は、低電流密度のメッキ波形を使用した金属被覆、特に銅の金属被覆の
適用が、高電流密度のメッキ波形と比較してより良い溝及び連絡孔の充填結果を
提供することを見いだした。これは、添加剤なしのメッキ液が使用されたとき、
特に真実である。しかし、かかる低電流密度のメッキ波形は、所要の厚さの金属
薄膜の形成が非常に遅いことが多い。従って、初期のメッキ作業中は低電流密度
のメッキ波形を使用し、そして充填時間を減らすため、及び希望するならば異な
った薄膜形態を提供するために、最初のメッキ作業が完了した後に、高電流密度
のメッキ波形が使用される。
適用が、高電流密度のメッキ波形と比較してより良い溝及び連絡孔の充填結果を
提供することを見いだした。これは、添加剤なしのメッキ液が使用されたとき、
特に真実である。しかし、かかる低電流密度のメッキ波形は、所要の厚さの金属
薄膜の形成が非常に遅いことが多い。従って、初期のメッキ作業中は低電流密度
のメッキ波形を使用し、そして充填時間を減らすため、及び希望するならば異な
った薄膜形態を提供するために、最初のメッキ作業が完了した後に、高電流密度
のメッキ波形が使用される。
【００１７】 本発明の一実施例により、銅の金属被覆の堆積の表面形態に影響を与えるため
に波形とその周波数とが使用される。更に、溝及び連絡孔構造をより効果的に充
填するために、添加剤なしのメッキ液における高い金属濃度が使用される。
に波形とその周波数とが使用される。更に、溝及び連絡孔構造をより効果的に充
填するために、添加剤なしのメッキ液における高い金属濃度が使用される。
【００１８】 発明人は、添加剤を含んだメッキ液に関して、低い金属濃度のメッキ液の使用
によりメッキ工程を最適化し得ることを見いだした。かかる液は、高い金属濃度
を有する液を使用して堆積させた銅の金属被覆と比較して、溝及び連絡孔のより
高品質な充填を作る。
によりメッキ工程を最適化し得ることを見いだした。かかる液は、高い金属濃度
を有する液を使用して堆積させた銅の金属被覆と比較して、溝及び連絡孔のより
高品質な充填を作る。
【００１９】 超小型電子回路加工物の微小凹所構造内に金属を堆積させる方法が明らかにさ
れる。この方法は、添加剤なし並びに添加剤含有の電気メッキ液に関連した使用
に適してる。一実施例により、本方法は、超小型電子回路加工物の表面により形
成された陰極と電気メッキ液に電気的に接触して配置された陽極とを備えた電気
メッキ容器内で、超小型電子回路加工物の表面と電気メッキ液との間を接触させ
ることを含む。次に、第１の電流密度を有する少なくも第１の電気メッキ波形を
使用して微小凹所構造内に金属の初期薄膜が堆積される。微小凹所構造の底部に
おける金属の堆積を強化するために、第１の電気メッキ波形の第１の電流密度が
提供される。この初期メッキの後で、第２の電流密度を有する少なくも第２の電
気メッキ波形を使用して金属の堆積が継続される。続いて微小凹所構造の完全充
填に必要な時間の短縮を支援するために、第２の電気メッキ波形の第２の電流密
度が提供される。
れる。この方法は、添加剤なし並びに添加剤含有の電気メッキ液に関連した使用
に適してる。一実施例により、本方法は、超小型電子回路加工物の表面により形
成された陰極と電気メッキ液に電気的に接触して配置された陽極とを備えた電気
メッキ容器内で、超小型電子回路加工物の表面と電気メッキ液との間を接触させ
ることを含む。次に、第１の電流密度を有する少なくも第１の電気メッキ波形を
使用して微小凹所構造内に金属の初期薄膜が堆積される。微小凹所構造の底部に
おける金属の堆積を強化するために、第１の電気メッキ波形の第１の電流密度が
提供される。この初期メッキの後で、第２の電流密度を有する少なくも第２の電
気メッキ波形を使用して金属の堆積が継続される。続いて微小凹所構造の完全充
填に必要な時間の短縮を支援するために、第２の電気メッキ波形の第２の電流密
度が提供される。
【００２０】
本発明は、ここに明らかにされる実験を参照して理解することができる。実験
は銅を含んだ金属のメッキに関連して行われたが、ここに明らかにされる教示は
その他の金属の電気メッキに同様に適用し得ることが認められるであろう。全て
の実験は、モンタナ州キャリスペルのセミツール・インクより入手可能なメッキ
用具のようなメッキ用具を使用して２００ｍｍウエハーで行われた。３種のメッ
キ溶液が試験された。第１のもの、溶液１（銅が２４ｇ／Ｌ又は３６ｇ／Ｌのい
ずれか）は有機添加剤なしである。溶液２（添加剤Ａ）及び溶液２（添加剤Ｂ）
は、異なった販売者からの有機添加剤を含む。
は銅を含んだ金属のメッキに関連して行われたが、ここに明らかにされる教示は
その他の金属の電気メッキに同様に適用し得ることが認められるであろう。全て
の実験は、モンタナ州キャリスペルのセミツール・インクより入手可能なメッキ
用具のようなメッキ用具を使用して２００ｍｍウエハーで行われた。３種のメッ
キ溶液が試験された。第１のもの、溶液１（銅が２４ｇ／Ｌ又は３６ｇ／Ｌのい
ずれか）は有機添加剤なしである。溶液２（添加剤Ａ）及び溶液２（添加剤Ｂ）
は、異なった販売者からの有機添加剤を含む。
【００２１】 １５から３６ｇ／Ｌの銅濃度については４ｍＡ／ｃｍ2の低い電流密度におい
て良好な溝の充填が得られた。低い濃度分極により、低電流密度における高度の
微視的均一電着性が、高い銅の濃度におけるかかる溝の充填に応答し得ると信じ
られる。図１は、２４ｇ／Ｌの銅の溶液１から得られた走査型電子顕微鏡（ＳＥ
Ｍ）による断面を表す。幅が０．５μでアスペクト比２：１の溝に対してボイド
のない充填が得られた。使用波形は、オンが１ｍｓでオフが１ｍｓの順方向パル
ス（ＷＦ１）であった。この波形は、電流密度が低いかぎり充填には重要でない
ことが見いだされた。図１より見られるように、４ｍＡ／ｃｍ2では粗面又は大
きな粒子が観察され、新しい核の形成とは逆に、粒子の成長が堆積のための基本
機構であることを意味している。図２に示されるように、銅の堆積は、高い電流
密度（４０ｍＡ／ｃｍ2）ではより平滑になる。しかし、この高電流における充
填は良好ではなく、溝の中にシームボイドが見られた。
て良好な溝の充填が得られた。低い濃度分極により、低電流密度における高度の
微視的均一電着性が、高い銅の濃度におけるかかる溝の充填に応答し得ると信じ
られる。図１は、２４ｇ／Ｌの銅の溶液１から得られた走査型電子顕微鏡（ＳＥ
Ｍ）による断面を表す。幅が０．５μでアスペクト比２：１の溝に対してボイド
のない充填が得られた。使用波形は、オンが１ｍｓでオフが１ｍｓの順方向パル
ス（ＷＦ１）であった。この波形は、電流密度が低いかぎり充填には重要でない
ことが見いだされた。図１より見られるように、４ｍＡ／ｃｍ2では粗面又は大
きな粒子が観察され、新しい核の形成とは逆に、粒子の成長が堆積のための基本
機構であることを意味している。図２に示されるように、銅の堆積は、高い電流
密度（４０ｍＡ／ｃｍ2）ではより平滑になる。しかし、この高電流における充
填は良好ではなく、溝の中にシームボイドが見られた。
【００２２】 低電流密度及び高電流密度の波形の特性に鑑み、発明人は、１電気メッキ工程
内でかかる波形を組み合わせ、これにより各波形に伴う利点を活用して商業的に
実行可能とするために要求される工程の特性（ボイドの充填及び充填時間）に合
致するサブミクロン電気メッキ工程を提供することを見いだした。この目的で、
工程における溝及び／又は連絡孔充填段階の最初の段階中、低電流密度を有する
電気メッキ波形が使用される。かかる最初の段階に続くある時に、電気メッキ波
形をより高い電流密度波形に変換して電気メッキ工程を完了させ、工程に必要な
総時間を短縮させる。
内でかかる波形を組み合わせ、これにより各波形に伴う利点を活用して商業的に
実行可能とするために要求される工程の特性（ボイドの充填及び充填時間）に合
致するサブミクロン電気メッキ工程を提供することを見いだした。この目的で、
工程における溝及び／又は連絡孔充填段階の最初の段階中、低電流密度を有する
電気メッキ波形が使用される。かかる最初の段階に続くある時に、電気メッキ波
形をより高い電流密度波形に変換して電気メッキ工程を完了させ、工程に必要な
総時間を短縮させる。
【００２３】 溝及び連絡孔の内側にどのようにして銅が堆積するかを理解するために、異な
った電流密度とアンペア−分（Ａ−ｍｉｎ）で表される厚さとにおける増加堆積
が導かれた。結果は図３（ａ）−（ｄ）において比較される。低電流密度におい
ては大きい粒子が見られた（図３（ａ）及び（ｂ））。厚さが１．２６Ａ−ｍｉ
ｎから３．７８Ａ−ｍｉｎに増加すると、溝の底部における成長が強化され、恐
らくはこれが図１の低電流密度において良好な充填が得られた理由を説明してい
る。そこで、銅の金属被覆が堆積される特徴形態の下方部分における銅の金属被
覆層の強化された成長を提供するために低電流密度値を選ぶべきである。高い電
流密度（４０ｍＡ／ｃｍ2、図３（ｃ）及び（ｄ））においては、堆積は平滑で
ありかつ非常によく順応する。シームボイドの観察された図２と比較して、順応
したメッキは、溝の頂部部分が内部にボイドを残した状態でまずピンチオフされ
ることが多いので、ボイドなしを保証するには不十分である。
った電流密度とアンペア−分（Ａ−ｍｉｎ）で表される厚さとにおける増加堆積
が導かれた。結果は図３（ａ）−（ｄ）において比較される。低電流密度におい
ては大きい粒子が見られた（図３（ａ）及び（ｂ））。厚さが１．２６Ａ−ｍｉ
ｎから３．７８Ａ−ｍｉｎに増加すると、溝の底部における成長が強化され、恐
らくはこれが図１の低電流密度において良好な充填が得られた理由を説明してい
る。そこで、銅の金属被覆が堆積される特徴形態の下方部分における銅の金属被
覆層の強化された成長を提供するために低電流密度値を選ぶべきである。高い電
流密度（４０ｍＡ／ｃｍ2、図３（ｃ）及び（ｄ））においては、堆積は平滑で
ありかつ非常によく順応する。シームボイドの観察された図２と比較して、順応
したメッキは、溝の頂部部分が内部にボイドを残した状態でまずピンチオフされ
ることが多いので、ボイドなしを保証するには不十分である。
【００２４】 これらの図に示されたシームボイドは、高電流分布による特徴形態頂部におけ
る銅の堆積の過メッキのため生ずると信じられる。過メッキされた銅は、波形に
逆パルスが含まれるならば優先的に除去されるであろうことが期待される。しか
し、パルス逆(pulse reverse)波形の場合でもシームボイドがなお観察される図
４に示されるように、逆パルスの追加は溝の充填を改良しない。
る銅の堆積の過メッキのため生ずると信じられる。過メッキされた銅は、波形に
逆パルスが含まれるならば優先的に除去されるであろうことが期待される。しか
し、パルス逆(pulse reverse)波形の場合でもシームボイドがなお観察される図
４に示されるように、逆パルスの追加は溝の充填を改良しない。
【００２５】 従って、添加剤なしの溶液が使用される場合は、最初の低電流密度アプローチ
が必要である。初期の低電流は、溝の良好な充填に加えて、特にシード層が非常
に薄い場合のシード層への接触を改善するために有用である。しかし、低電流の
欠点はその工程時間の長いことである。これを回避するために、小さな特徴形態
を充填しかつ恐らくはシード層を強化するために低電流メッキ波形が使用され、
次いで工程を完了しかつ続く１種又は複数のＣＭＰ工程のための平滑な面を提供
するために高電流が使用される多段階メッキ方法が好ましい。
が必要である。初期の低電流は、溝の良好な充填に加えて、特にシード層が非常
に薄い場合のシード層への接触を改善するために有用である。しかし、低電流の
欠点はその工程時間の長いことである。これを回避するために、小さな特徴形態
を充填しかつ恐らくはシード層を強化するために低電流メッキ波形が使用され、
次いで工程を完了しかつ続く１種又は複数のＣＭＰ工程のための平滑な面を提供
するために高電流が使用される多段階メッキ方法が好ましい。
【００２６】 図５は、４ｍＡ／ｃｍ2とこれに続く３２ｍＡ／ｃｍ2の２段階波形により得ら
れた断面を示す。間隙充填における改善が観察された。同じ２段階波形を使用し
、図６に示されるように銅の濃度の増加（３６ｇ／Ｌ）が充填工程の大きな改善
を提供する。
れた断面を示す。間隙充填における改善が観察された。同じ２段階波形を使用し
、図６に示されるように銅の濃度の増加（３６ｇ／Ｌ）が充填工程の大きな改善
を提供する。
【００２７】 添加剤のある酸性溶液に対する間隙充填についての銅濃度の効果が上述の溶液
２を使用して試験された。図７は、２０ｍＡ／ｃｍ2の１段階波形を使用してか
かる溶液からメッキされた金属被覆路を示す。図８は、溶液内の銅が２０ｇ／Ｌ
のとき２０ｍＡ／ｃｍ2において得られた断面である。堆積の表面は平滑である
が、溶液３と同様に、この銅濃度においては溝の中にボイドが観察された。銅濃
度が２０ｇ／Ｌから１０ｇ／Ｌに低下すると、図９におけるようにボイドのない
ことが観察された。有機添加剤があるときの銅の低濃度におけるよい間隙充填は
、銅の高濃度がよい間隙充填を提供する添加剤なしの溶液について得られたもの
とは異なる。これは、添加剤の存在下での銅の成長についての異なった管理機構
を意味する。添加剤なしの溶液から得られたものと同様に、パルスの逆転が添加
剤を有するこの溶液においてボイドと粗面とを作ることが見いだされた。
２を使用して試験された。図７は、２０ｍＡ／ｃｍ2の１段階波形を使用してか
かる溶液からメッキされた金属被覆路を示す。図８は、溶液内の銅が２０ｇ／Ｌ
のとき２０ｍＡ／ｃｍ2において得られた断面である。堆積の表面は平滑である
が、溶液３と同様に、この銅濃度においては溝の中にボイドが観察された。銅濃
度が２０ｇ／Ｌから１０ｇ／Ｌに低下すると、図９におけるようにボイドのない
ことが観察された。有機添加剤があるときの銅の低濃度におけるよい間隙充填は
、銅の高濃度がよい間隙充填を提供する添加剤なしの溶液について得られたもの
とは異なる。これは、添加剤の存在下での銅の成長についての異なった管理機構
を意味する。添加剤なしの溶液から得られたものと同様に、パルスの逆転が添加
剤を有するこの溶液においてボイドと粗面とを作ることが見いだされた。
【００２８】 図１０（ａ）−（ｃ）は、間隙充填におけるシード層の効果を示す。充填完了
以前に特徴形態の頂部がピンチオフされた場合は中心ボイド（図１０ａ）が形成
される。ＰＶＤ工程に固有の視線堆積のため、特徴形態の頂部におけるシード層
のオーバーハングが中心ボイドの主な理由であることが多く、更にメッキ中の溝
の頂部における銅の成長の不十分な抑制が別の理由である。前者は、順応した層
を堆積させるためのＰＶＤ工程の最適化を必要とし、恐らくは、ＰＶＤ工程とＣ
ＶＤ又は小さい特徴形態用の電気化学メッキのような別の技法との組合せを必要
とするであろう。後者は、溶液の成分及びメッキ波形の変更によるメッキ工程の
最適化を必要とする。
以前に特徴形態の頂部がピンチオフされた場合は中心ボイド（図１０ａ）が形成
される。ＰＶＤ工程に固有の視線堆積のため、特徴形態の頂部におけるシード層
のオーバーハングが中心ボイドの主な理由であることが多く、更にメッキ中の溝
の頂部における銅の成長の不十分な抑制が別の理由である。前者は、順応した層
を堆積させるためのＰＶＤ工程の最適化を必要とし、恐らくは、ＰＶＤ工程とＣ
ＶＤ又は小さい特徴形態用の電気化学メッキのような別の技法との組合せを必要
とするであろう。後者は、溶液の成分及びメッキ波形の変更によるメッキ工程の
最適化を必要とする。
【００２９】 底部及び側壁のボイド（図１０ｂ）は、主にシード層の不十分な被覆が原因で
ある。ウエハーが空気に暴露された場合は、メッキするより前に既にシード層に
酸化銅が形成される。この酸化物は容易に除去され、そして、その下の銅は、ウ
エハーが酸性のメッキ液と接触したときこれを化学的に腐食させることができる
。これにより、溶液へのバリヤー層の暴露が導かれ、そして底部又は側壁のボイ
ドの形成が生ずる。特徴形態部に厚い層を持つことにより、又は銅メッキ用の低
攻撃性のメッキ液を使用することにより、これらボイドを無くす方法がある。シ
ード層を最適化することにより、図１０（ｃ）におけるようにボイドなしの間隙
充填が達成された。
ある。ウエハーが空気に暴露された場合は、メッキするより前に既にシード層に
酸化銅が形成される。この酸化物は容易に除去され、そして、その下の銅は、ウ
エハーが酸性のメッキ液と接触したときこれを化学的に腐食させることができる
。これにより、溶液へのバリヤー層の暴露が導かれ、そして底部又は側壁のボイ
ドの形成が生ずる。特徴形態部に厚い層を持つことにより、又は銅メッキ用の低
攻撃性のメッキ液を使用することにより、これらボイドを無くす方法がある。シ
ード層を最適化することにより、図１０（ｃ）におけるようにボイドなしの間隙
充填が達成された。
【００３０】 以上の諸工程に、その基本的教示から離れることなく多くの変更を行うことが
できる。本発明は、１種以上の特別な工程の実施例について説明されたが、本技
術熟練者は本発明の範囲及び精神から離れることなくこを変更し得ることを認め
るであろう。
できる。本発明は、１種以上の特別な工程の実施例について説明されたが、本技
術熟練者は本発明の範囲及び精神から離れることなくこを変更し得ることを認め
るであろう。
【図１】 半導体基板の外側にメッキされた金属被覆層の断面を示す走査型電子顕微鏡（
ＳＥＭ）写真であり、これにおいては、金属被覆層は、有機添加剤なしのメッキ
液を使用しかつ低電流メッキ波形を使用して堆積された。
ＳＥＭ）写真であり、これにおいては、金属被覆層は、有機添加剤なしのメッキ
液を使用しかつ低電流メッキ波形を使用して堆積された。
【図２】 半導体基板の外側にメッキされた金属被覆層の断面を示すＳＥＭ写真であり、
これにおいては、金属被覆層は、有機添加剤なしのメッキ液を使用しかつ高電流
メッキ波形を使用して堆積された。
これにおいては、金属被覆層は、有機添加剤なしのメッキ液を使用しかつ高電流
メッキ波形を使用して堆積された。
【図３（ａ）−（ｄ）】 それそれ半導体基板の外側にメッキされた金属被覆層の断面を示すＳＥＭ写真
であり、これにおいては、金属被覆層は、異なった電流密度及び厚さでの増加堆
積を使用して堆積された。
であり、これにおいては、金属被覆層は、異なった電流密度及び厚さでの増加堆
積を使用して堆積された。
【図４】 半導体基板の外側にメッキされた金属被覆層の断面を示すＳＥＭ写真であり、
これにおいては、金属被覆層は、パルス逆波形を使用して堆積された。
これにおいては、金属被覆層は、パルス逆波形を使用して堆積された。
【図５】 半導体基板の外側にメッキされた金属被覆層の断面を示すＳＥＭ写真であり、
これにおいては、金属被覆層は、低電流密度を有する最初の波形とこれに続く高
電流密度を有する更なる波形とからなる２段階波形を使用して堆積された。
これにおいては、金属被覆層は、低電流密度を有する最初の波形とこれに続く高
電流密度を有する更なる波形とからなる２段階波形を使用して堆積された。
【図６】 半導体基板の外側にメッキされた金属被覆層の断面を示すＳＥＭ写真であり、
これにおいては、金属被覆層は、図５の金属被覆層のメッキに使用された２段階
波形を使用して堆積された。ただし、メッキ液は高い銅濃度を持つ。
これにおいては、金属被覆層は、図５の金属被覆層のメッキに使用された２段階
波形を使用して堆積された。ただし、メッキ液は高い銅濃度を持つ。
【図７及び８】 それぞれ半導体基板の外側にメッキされた金属被覆層の断面を示すＳＥＭ写真
であり、これにおいては、金属被覆層は、有機添加剤を有するメッキ溶液におい
て１段階波形を使用して堆積された。
であり、これにおいては、金属被覆層は、有機添加剤を有するメッキ溶液におい
て１段階波形を使用して堆積された。
【図９】 半導体基板の外側にメッキされた金属被覆層の断面を示すＳＥＭ写真であり、
これにおいては、金属被覆層は、図７及び８の金属被覆層過程において使用され
た１段階波形を使用して堆積された。ただし、メッキ液の銅の濃度は減らされて
いる。
これにおいては、金属被覆層は、図７及び８の金属被覆層過程において使用され
た１段階波形を使用して堆積された。ただし、メッキ液の銅の濃度は減らされて
いる。
【図１０（ａ）−１０（ｃ）】 それぞれ半導体基板の外側にメッキされた金属被覆層の断面を示すＦＩＢ写真
であり、これにおいては、金属被覆層は、有機添加剤を有するメッキ溶液を使用
してメッキされ、更に写真はメッキ過程におけるシード層の品質の効果を示す。
であり、これにおいては、金属被覆層は、有機添加剤を有するメッキ溶液を使用
してメッキされ、更に写真はメッキ過程におけるシード層の品質の効果を示す。
【手続補正書】
【提出日】平成１３年５月２４日（２００１．５．２４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項２】 金属を超小型電子回路加工物の表面の微小凹所構造内に堆積
させる方法であって、 超小型電子回路加工物の表面と電気メッキ容器内の電気メッキ液とを接触させ
、電気メッキ容器は超小型電子回路加工物の表面により形成された陰極及び電気
メッキ液と電気的接触して配置された陽極を有しており、 第１の予定時間だけ第１の電流密度を有する第１の電気メッキ波形を少なくも
使用して金属の初期薄膜を微小凹所構造内に堆積させ、 第２の予定時間だけ第２の電流密度を有する第２の電気メッキ波形を少なくも
使用して微小凹所構造の充填を少なくも実質的に完成させ、第２の電気メッキ波
形の第２の電流密度が第１の電気メッキ波形の第１の電流密度より高い 諸段階を含む方法。
させる方法であって、 超小型電子回路加工物の表面と電気メッキ容器内の電気メッキ液とを接触させ
、電気メッキ容器は超小型電子回路加工物の表面により形成された陰極及び電気
メッキ液と電気的接触して配置された陽極を有しており、 第１の予定時間だけ第１の電流密度を有する第１の電気メッキ波形を少なくも
使用して金属の初期薄膜を微小凹所構造内に堆積させ、 第２の予定時間だけ第２の電流密度を有する第２の電気メッキ波形を少なくも
使用して微小凹所構造の充填を少なくも実質的に完成させ、第２の電気メッキ波
形の第２の電流密度が第１の電気メッキ波形の第１の電流密度より高い 諸段階を含む方法。
【請求項３】 金属層を半導体ウエハーの表面に堆積させる方法であって、
金属イオンを含んだ電解液内にウエハーの表面を浸漬させ、 ウエハーの表面に初期金属薄膜を電気分解式に堆積させるために陽極とウエハ
ーとの間で第１の予定時間だけ第１の公称電流密度の電流を作るように、電解液
に関して負のバイアスをウエハーに加え、そして 初期金属薄膜上に追加の金属を堆積させるために、第１の予定時間の後で、電
流を第１の公称電流密度より実質的に大きい第２の公称電流密度に増加させる
諸段階を含む方法。
金属イオンを含んだ電解液内にウエハーの表面を浸漬させ、 ウエハーの表面に初期金属薄膜を電気分解式に堆積させるために陽極とウエハ
ーとの間で第１の予定時間だけ第１の公称電流密度の電流を作るように、電解液
に関して負のバイアスをウエハーに加え、そして 初期金属薄膜上に追加の金属を堆積させるために、第１の予定時間の後で、電
流を第１の公称電流密度より実質的に大きい第２の公称電流密度に増加させる
諸段階を含む方法。
【請求項４】 電気メッキ液は有機添加剤が実質的になくかつ電気メッキす
べき金属を第１の予定濃度で有し、この濃度は有機添加物を含むメッキ槽内での
使用に適した第２の予定濃度より高い請求項１、２又は３に請求された方法。
べき金属を第１の予定濃度で有し、この濃度は有機添加物を含むメッキ槽内での
使用に適した第２の予定濃度より高い請求項１、２又は３に請求された方法。
【請求項５】 メッキすべき金属が銅より構成される請求項１、２又は３に
請求された方法。
請求された方法。
【請求項６】 第１の電流密度と第２の電流密度との間の比が約１：１０で
ある請求項１、２又は３に請求された方法。
ある請求項１、２又は３に請求された方法。
【請求項７】 第１の電流密度と第２の電流密度との間の比が約１：８であ
る請求項１、２又は３に請求された方法。
る請求項１、２又は３に請求された方法。
【請求項８】 第１の予定時間が３０秒台である請求項１，２又は３に請求
された方法。
された方法。
【請求項９】 電気メッキ液が、約１５ｇ／Ｌと３６ｇ／Ｌの間の金属の濃
度を含む請求項４に請求された方法。
度を含む請求項４に請求された方法。
【請求項１０】 第１の電気メッキ波形がパルス波形である請求項１又は２
に請求された方法。
に請求された方法。
【請求項１１】 微小凹所構造がサブミクロンの幅を有する請求項１又は２
の方法。
の方法。
【請求項１２】 微小凹所構造が約０．５ミクロンの幅を有する請求項１又
は２のプロセス。
は２のプロセス。
【請求項１３】 微小凹所構造がアスペクト比２：１を有する請求項１又は
２のプロセス。
２のプロセス。
【請求項１４】 第１の電気メッキ波形を使用して堆積された金属の初期薄
膜が第１の組織を有し、そして第２の電気メッキ波形を使用して堆積された第２
の金属が第１の組織とは異なる第２の組織を有する請求項１、２又は３のプロセ
ス。
膜が第１の組織を有し、そして第２の電気メッキ波形を使用して堆積された第２
の金属が第１の組織とは異なる第２の組織を有する請求項１、２又は３のプロセ
ス。
【請求項１５】 初期薄膜の堆積より前に超小型電子回路加工物に薄いシー
ド層を堆積させることを更に含み、初期薄膜の堆積が薄いシード層を強化する請
求項１、２又は３のプロセス。
ド層を堆積させることを更に含み、初期薄膜の堆積が薄いシード層を強化する請
求項１、２又は３のプロセス。
【請求項１６】 第２の電気メッキ波形による微小凹所構造の処理の後で、
過剰充填を除くために逆電流パルスを含んだ第３の電気メッキ波形を使用して微
小凹所構造を処理することを更に含む請求項１、２又は３の方法。
過剰充填を除くために逆電流パルスを含んだ第３の電気メッキ波形を使用して微
小凹所構造を処理することを更に含む請求項１、２又は３の方法。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フアルトン，ダキン アメリカ合衆国モンタナ州59937ホワイト フイツシユ・ピーオーボツクス1653 Ｆターム(参考） 4K024 AA09 BA15 BB12 CA02 CA06 CA07 CA16 CB08 4M104 BB04 DD52
Claims (29)
- 【請求項１】 金属を超小型電子回路加工物の表面の微小凹所構造内に堆積
させる方法であって、 超小型電子回路加工物の表面と電気メッキ容器内の電気メッキ液とを接触させ
、電気メッキ容器は超小型電子回路加工物の表面により形成された陰極及び電気
メッキ液と電気的接触して配置された陽極を有しており、 第１の予定時間だけ第１の電流密度を有する第１の電気メッキ波形を少なくも
使用して金属の初期薄膜を微小凹所構造内に堆積させ、第１の電気メッキ波形の
第１の電流密度が微小凹所構造の底部における金属の堆積強化を支援し、 第２の電流密度を有する第２の電気メッキ波形を少なくも使用して第１の予定
時間の後に少なくもある時間で開始した金属の堆積を継続し、第２の電気メッキ
波形の第２の電流密度が微小凹所構造の実質的な完全充填に要する時間の短縮を
助ける 諸段階を含む方法。 - 【請求項２】 電気メッキ液は有機添加剤が実質的になくかつ電気メッキす
べき金属を高濃度で有する請求項１に請求された方法。 - 【請求項３】 メッキすべき金属が銅より構成される請求項１に請求された
方法。 - 【請求項４】 第１の電流密度と第２の電流密度との間の比が約１：１０で
ある請求項１に請求された方法。 - 【請求項５】 第１の電流密度と第２の電流密度との間の比が約１：８であ
る請求項１に請求された方法。 - 【請求項６】 金属を超小型電子回路加工物の表面の微小凹所構造内に堆積
させる方法であって、 超小型電子回路加工物の表面と電気メッキ容器内の電気メッキ液とを接触させ
、電気メッキ容器は超小型電子回路加工物の表面により形成された陰極及び電気
メッキ液と電気的接触して配置された陽極を有しており、 第１の予定時間だけ第１の電流密度を有する第１の電気メッキ波形を少なくも
使用して金属の初期薄膜を微小凹所構造内に堆積させ、 第２の予定時間だけ第２の電流密度を有する第２の電気メッキ波形を少なくも
使用して微小凹所構造の充填を少なくも実質的に完成させ、第２の電気メッキ波
形の第２の電流密度が第１の電気メッキ波形の第１の電流密度より高い 諸段階を含む方法。 - 【請求項７】 電気メッキ液が、微小凹所構造において堆積すべき金属の高
濃度の金属イオン又は化合物を有する請求項６に請求された方法。 - 【請求項８】 電気メッキ液が、典型的にレベラー又はブライトナーとして
使用される有機添加剤を実質的に持たない請求項７に請求された方法。 - 【請求項９】 メッキすべき金属が銅より構成される請求項６に請求された
方法。 - 【請求項１０】 メッキすべき金属が銅より構成される請求項７に請求され
た方法。 - 【請求項１１】 メッキすべき金属が銅より構成される請求項８に請求され
た方法。 - 【請求項１２】 電気メッキ液が、約１５ｇ／Ｌと３６ｇ／Ｌの間の金属の
濃度を含む請求項７に請求された方法。 - 【請求項１３】 電気メッキ液が、約１５ｇ／Ｌと３６ｇ／Ｌの間の銅の濃
度を含む請求項９に請求された方法。 - 【請求項１４】 電気メッキ液が、約１５ｇ／Ｌと３６ｇ／Ｌの間の銅の濃
度を含む請求項１０に請求された方法。 - 【請求項１５】 電気メッキ液が、約１５ｇ／Ｌと３６ｇ／Ｌの間の銅の濃
度を含む請求項１１に請求された方法。 - 【請求項１６】 第１の電流密度と第２の電流密度との間の比が約１：１０
である請求項６に請求された方法。 - 【請求項１７】 第１の電流密度と第２の電流密度との間の比が約１：８で
ある請求項６に請求された方法。 - 【請求項１８】 第１の電流密度と第２の電流密度との間の比が約１：１０
である請求項７に請求された方法。 - 【請求項１９】 第１の電流密度と第２の電流密度との間の比が約１：８で
ある請求項７に請求された方法。 - 【請求項２０】 第１の電流密度と第２の電流密度との間の比が約１：１０
である請求項８に請求された方法。 - 【請求項２１】 第１の電流密度と第２の電流密度との間の比が約１：８で
ある請求項８に請求された方法。 - 【請求項２２】 第１の電流密度と第２の電流密度との間の比が約１：１０
である請求項９に請求された方法。 - 【請求項２３】 第１の電流密度と第２の電流密度との間の比が約１：８で
ある請求項９に請求された方法。 - 【請求項２４】 第１の電流密度と第２の電流密度との間の比が約１：１０
である請求項１０に請求された方法。 - 【請求項２５】 第１の電流密度と第２の電流密度との間の比が約１：８で
ある請求項１０に請求された方法。 - 【請求項２６】 第１の電流密度と第２の電流密度との間の比が約１：１０
である請求項１１に請求された方法。 - 【請求項２７】 第１の電流密度と第２の電流密度との間の比が約１：８で
ある請求項１１に請求された方法。 - 【請求項２８】 第１の電気メッキ波形がパルス波形である請求項６に請求
された方法。 - 【請求項２９】 第１の電気メッキ波形がパルス波形である請求項７に請求
された方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10306198P | 1998-10-05 | 1998-10-05 | |
| US60/103,061 | 1998-10-05 | ||
| PCT/US1999/023187 WO2000020662A1 (en) | 1998-10-05 | 1999-10-05 | Submicron metallization using electrochemical deposition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002526663A true JP2002526663A (ja) | 2002-08-20 |
Family
ID=22293166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000574753A Pending JP2002526663A (ja) | 1998-10-05 | 1999-10-05 | 電気化学的堆積を使用したサブミクロン金属被覆 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1125007B1 (ja) |
| JP (1) | JP2002526663A (ja) |
| AT (1) | ATE477353T1 (ja) |
| DE (1) | DE69942669D1 (ja) |
| WO (1) | WO2000020662A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000129490A (ja) * | 1998-10-21 | 2000-05-09 | Ebara Corp | 電解めっき方法及び電解めっき装置 |
| JP2008031506A (ja) * | 2006-07-27 | 2008-02-14 | Nec Electronics Corp | 半導体装置の製造方法およびめっき処理装置 |
| JP2012167377A (ja) * | 2012-04-13 | 2012-09-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2014029028A (ja) * | 2013-08-20 | 2014-02-13 | Ebara Corp | めっき方法 |
| JP2016086044A (ja) * | 2014-10-24 | 2016-05-19 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913680B1 (en) * | 2000-05-02 | 2005-07-05 | Applied Materials, Inc. | Method of application of electrical biasing to enhance metal deposition |
| JP2002121699A (ja) * | 2000-05-25 | 2002-04-26 | Nippon Techno Kk | めっき浴の振動流動とパルス状めっき電流との組み合わせを用いた電気めっき方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104230A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03208347A (ja) * | 1990-01-10 | 1991-09-11 | Mitsubishi Electric Corp | 突起電極形成方法 |
| JPH07336017A (ja) * | 1994-06-08 | 1995-12-22 | Hitachi Ltd | 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置 |
| JPH1092830A (ja) * | 1996-09-18 | 1998-04-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH1098268A (ja) * | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | 柱状導体のめっき方法及びそれにより得られる多層プリント配線板 |
| JP2000080496A (ja) * | 1998-09-03 | 2000-03-21 | Ebara Corp | 微細孔および／または微細溝を有する基材の孔埋めめっき方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR960114A (ja) * | 1942-05-04 | 1950-04-13 | ||
| US3894918A (en) * | 1973-12-20 | 1975-07-15 | Western Electric Co | Methods of treating portions of articles |
| US4250004A (en) * | 1980-02-25 | 1981-02-10 | Olin Corporation | Process for the preparation of low overvoltage electrodes |
| US4514265A (en) * | 1984-07-05 | 1985-04-30 | Rca Corporation | Bonding pads for semiconductor devices |
| US4869971A (en) * | 1986-05-22 | 1989-09-26 | Nee Chin Cheng | Multilayer pulsed-current electrodeposition process |
| US5605615A (en) * | 1994-12-05 | 1997-02-25 | Motorola, Inc. | Method and apparatus for plating metals |
| US5972192A (en) * | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
-
1999
- 1999-10-05 DE DE69942669T patent/DE69942669D1/de not_active Expired - Lifetime
- 1999-10-05 JP JP2000574753A patent/JP2002526663A/ja active Pending
- 1999-10-05 AT AT99954748T patent/ATE477353T1/de not_active IP Right Cessation
- 1999-10-05 EP EP99954748A patent/EP1125007B1/en not_active Expired - Lifetime
- 1999-10-05 WO PCT/US1999/023187 patent/WO2000020662A1/en active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104230A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03208347A (ja) * | 1990-01-10 | 1991-09-11 | Mitsubishi Electric Corp | 突起電極形成方法 |
| JPH07336017A (ja) * | 1994-06-08 | 1995-12-22 | Hitachi Ltd | 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置 |
| JPH1092830A (ja) * | 1996-09-18 | 1998-04-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH1098268A (ja) * | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | 柱状導体のめっき方法及びそれにより得られる多層プリント配線板 |
| JP2000080496A (ja) * | 1998-09-03 | 2000-03-21 | Ebara Corp | 微細孔および／または微細溝を有する基材の孔埋めめっき方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000129490A (ja) * | 1998-10-21 | 2000-05-09 | Ebara Corp | 電解めっき方法及び電解めっき装置 |
| JP2008031506A (ja) * | 2006-07-27 | 2008-02-14 | Nec Electronics Corp | 半導体装置の製造方法およびめっき処理装置 |
| JP2012167377A (ja) * | 2012-04-13 | 2012-09-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2014029028A (ja) * | 2013-08-20 | 2014-02-13 | Ebara Corp | めっき方法 |
| JP2016086044A (ja) * | 2014-10-24 | 2016-05-19 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1125007B1 (en) | 2010-08-11 |
| EP1125007A4 (en) | 2003-05-28 |
| WO2000020662A1 (en) | 2000-04-13 |
| ATE477353T1 (de) | 2010-08-15 |
| DE69942669D1 (de) | 2010-09-23 |
| EP1125007A1 (en) | 2001-08-22 |
| WO2000020662A9 (en) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7144805B2 (en) | Method of submicron metallization using electrochemical deposition of recesses including a first deposition at a first current density and a second deposition at an increased current density | |
| KR100420157B1 (ko) | 작업편 상에 전해하여 금속을 증착시키는 장치 및 방법 | |
| US6432821B1 (en) | Method of copper electroplating | |
| US6632345B1 (en) | Apparatus and method for electrolytically depositing a metal on a workpiece | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| US6340633B1 (en) | Method for ramped current density plating of semiconductor vias and trenches | |
| US7268075B2 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
| KR100664870B1 (ko) | 저저항 구리배선 및 그 형성 방법 | |
| JP2002526663A (ja) | 電気化学的堆積を使用したサブミクロン金属被覆 | |
| US6368965B1 (en) | Method for low stress plating of semiconductor vias and channels | |
| KR100363847B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20050236181A1 (en) | Novel ECP method for preventing the formation of voids and contamination in vias | |
| US7312149B2 (en) | Copper plating of semiconductor devices using single intermediate low power immersion step | |
| KR960016482B1 (ko) | 전기도금법에 의한 고집적회로 미세패턴의 구리충전방법 | |
| JP2001023925A (ja) | 半導体装置及びその製造方法 | |
| TW201804022A (zh) | 利用四甲銨之銅電鍍方法 | |
| JP2001118806A (ja) | 配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061004 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090519 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090526 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090623 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |