JP2002519904A - 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法 - Google Patents
位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法Info
- Publication number
- JP2002519904A JP2002519904A JP2000556552A JP2000556552A JP2002519904A JP 2002519904 A JP2002519904 A JP 2002519904A JP 2000556552 A JP2000556552 A JP 2000556552A JP 2000556552 A JP2000556552 A JP 2000556552A JP 2002519904 A JP2002519904 A JP 2002519904A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- capacitor
- predetermined time
- error signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims abstract description 117
- 230000010354 integration Effects 0.000 claims description 30
- 238000007599 discharging Methods 0.000 claims description 29
- 230000003213 activating effect Effects 0.000 claims description 16
- 230000035945 sensitivity Effects 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 10
- 238000012937 correction Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- IRLPACMLTUPBCL-KQYNXXCUSA-N 5'-adenylyl sulfate Chemical compound C1=NC=2C(N)=NC=NC=2N1[C@@H]1O[C@H](COP(O)(=O)OS(O)(=O)=O)[C@@H](O)[C@H]1O IRLPACMLTUPBCL-KQYNXXCUSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
充電ポンプ・ステアリング・システム及び方法は、位相検出器誤差信号に無関係である所定時間の間コンデンサを充電する又は放電させるように位相ロック・ループのループ・フィルタの充電ポンプに強制する。その後、充電ポンプは、位相検出器誤差信号に応答して活性化される。したがって、充電ポンプを活性化するのに誤差信号に依存するよりはむしろ、充電ポンプを或る時間間隔の間活性化してよく、このことがループ・フィルタに必要量の電荷を加える又はこれから除去することになる。それによって、ロック時間を短縮することができる一方、充電ポンプの寸法を小さくしかつそのコストを下げることを許す。本発明は、好適には、位相ロック・ループ内の積分充電ポンプに適用される。
Description
【0001】 (発明の分野) この発明は、周波数合成システム(frequency synthesiz
er system)及び方法、特に位相ロック・ループに関する。
er system)及び方法、特に位相ロック・ループに関する。
【0002】 (発明の背景) 周波数合成システム及び方法は、正確な離散周波数ステップを発生するために
無線通信システムに広く使用される。周波数合成システム及び方法は、位相ロッ
ク・ループ(phase locked loop; PLL)を一般に含む。
無線通信システムに広く使用される。周波数合成システム及び方法は、位相ロッ
ク・ループ(phase locked loop; PLL)を一般に含む。
【0003】 図1は、位相ロック・ループを含む従来のディジタル周波数合成器を示す。図
1に示されたように、位相ロック・ループ100は、電圧制御発振器(volt
age controlled oscillator; VCO)110のよ
うな制御発振器を含み、電圧制御発振器は周波数制御入力信号(frequen
cy control input signal)112に応答性であって、
出力周波数114を発生する。出力周波数114はプログラマブル分周器120
に供給され、この分周器は分周器制御入力(diveider control
input)122に応答して出力周波数114を分周し、分周信号124を
発生する。位相検出器130は、位相比較器とも呼ばれ、分周信号124と基準
周波数信号132とを比較して、もしその周波数又は位相が同じでないならば、
誤差信号134を発生する。基準周波数信号132は、水晶発振器のような安定
周波数源によって発生させ、かつ基準分周器を使用して分周しても良い。
1に示されたように、位相ロック・ループ100は、電圧制御発振器(volt
age controlled oscillator; VCO)110のよ
うな制御発振器を含み、電圧制御発振器は周波数制御入力信号(frequen
cy control input signal)112に応答性であって、
出力周波数114を発生する。出力周波数114はプログラマブル分周器120
に供給され、この分周器は分周器制御入力(diveider control
input)122に応答して出力周波数114を分周し、分周信号124を
発生する。位相検出器130は、位相比較器とも呼ばれ、分周信号124と基準
周波数信号132とを比較して、もしその周波数又は位相が同じでないならば、
誤差信号134を発生する。基準周波数信号132は、水晶発振器のような安定
周波数源によって発生させ、かつ基準分周器を使用して分周しても良い。
【0004】 誤差信号134は、ループ・フィルタ140内でフィルタされる。それゆえ、
ループ・フィルタ140は、誤差信号134をフィルタして制御発振器への周波
数制御入力112を発生する。例えば、分周器制御入力122としてN制御ビッ
トを使用して、いろいろと異なったNの値で分周するようにプログラマブル分周
器120を制御することによって、制御発振器110によって発生される出力周
波数114を基準周波数信号132の任意の整数倍にもなるように、すなわち、
基準周波数の離散ステップを取るように制御することができる。
ループ・フィルタ140は、誤差信号134をフィルタして制御発振器への周波
数制御入力112を発生する。例えば、分周器制御入力122としてN制御ビッ
トを使用して、いろいろと異なったNの値で分周するようにプログラマブル分周
器120を制御することによって、制御発振器110によって発生される出力周
波数114を基準周波数信号132の任意の整数倍にもなるように、すなわち、
基準周波数の離散ステップを取るように制御することができる。
【0005】 多くの周波数合成器応用では、新出力周波数に敏速に同調することが望ましい
。残念ながら、ループ・フィルタは、敏速同調を妨げることがある。したがって
、同調中ループ・フィルタの帯域幅を広げるようにループ・フィルタの特性を変
更することが知られている。
。残念ながら、ループ・フィルタは、敏速同調を妨げることがある。したがって
、同調中ループ・フィルタの帯域幅を広げるようにループ・フィルタの特性を変
更することが知られている。
【0006】 図2は、従来のループ・フィルタ140’の第1実施例を示す。図示されたよ
うに、ループ・フィルタ140’は、直列接続された抵抗器RとコンデンサC1
とから成る積分器202を含む。第2コンデンサC2 が積分器202と並列にま
た備わる。位相ロック・ループの同調速度を高めるために、ループ・フィルタ1
40用に一次充電ポンプ204を備えることが知られている。一次充電ポンプ2
04は、誤差信号134に直接に又は間接に応答性であって、ループ・フィルタ
・コンデンサへの電荷の転送を高速化する。この充電ポンプはポンプ電流IPを
発生し、ポンプ電流はコンデンサC1 及びC2 を充電する又は放電させるために
使用される。
うに、ループ・フィルタ140’は、直列接続された抵抗器RとコンデンサC1
とから成る積分器202を含む。第2コンデンサC2 が積分器202と並列にま
た備わる。位相ロック・ループの同調速度を高めるために、ループ・フィルタ1
40用に一次充電ポンプ204を備えることが知られている。一次充電ポンプ2
04は、誤差信号134に直接に又は間接に応答性であって、ループ・フィルタ
・コンデンサへの電荷の転送を高速化する。この充電ポンプはポンプ電流IPを
発生し、ポンプ電流はコンデンサC1 及びC2 を充電する又は放電させるために
使用される。
【0007】 ループ安定性の理由のために、C1は、値がC2より一般に遥かに大きい。した
がって、電荷をC1へ転送するために要する時間の長さが位相ロック・ループを
新周波数へロックさせるために要する時間を一般に支配する。したがって、一次
充電ポンプ204の出力電流IPを増大することによってループ帯域幅を広げる
ことが知られている。充電ポンプ電流を増大することが一般にまた減衰定数(d
amping factor)を減少させるから、減衰定数を一定に維持するた
めにループ・フィルタ内へ追加抵抗器をスイッチすることが知られている。した
がって、図3に示されたように、追加抵抗器RS及び電界効果トランジスタ30
2のようなスイッチを含むループ・フィルタ140”を備えて、追加抵抗器RS
をループ・フィルタ140”内へ接続しかつ減衰定数を一定に維持することが知
られている。ファーストロック・サーキット・インプリメンテーション(Fas
tlock Circuit Implementation)として知られた
この追加抵抗器及びスイッチは、「無線通信用ナショナル・セミコンダクター製
品データブック」、1997年、1〜98頁(“National Semic
onductor Productsfor Wireless Commun
ications Databook”,1997,p.1−98)に記載され
ているような、ナショナル・セミコンダクターによって市販された周波数合成器
内に使用される。
がって、電荷をC1へ転送するために要する時間の長さが位相ロック・ループを
新周波数へロックさせるために要する時間を一般に支配する。したがって、一次
充電ポンプ204の出力電流IPを増大することによってループ帯域幅を広げる
ことが知られている。充電ポンプ電流を増大することが一般にまた減衰定数(d
amping factor)を減少させるから、減衰定数を一定に維持するた
めにループ・フィルタ内へ追加抵抗器をスイッチすることが知られている。した
がって、図3に示されたように、追加抵抗器RS及び電界効果トランジスタ30
2のようなスイッチを含むループ・フィルタ140”を備えて、追加抵抗器RS
をループ・フィルタ140”内へ接続しかつ減衰定数を一定に維持することが知
られている。ファーストロック・サーキット・インプリメンテーション(Fas
tlock Circuit Implementation)として知られた
この追加抵抗器及びスイッチは、「無線通信用ナショナル・セミコンダクター製
品データブック」、1997年、1〜98頁(“National Semic
onductor Productsfor Wireless Commun
ications Databook”,1997,p.1−98)に記載され
ているような、ナショナル・セミコンダクターによって市販された周波数合成器
内に使用される。
【0008】 一次充電ポンプに加えて積分充電ポンプを備えることがまた知られている。し
たがって、図4に示されたように、ループ・フィルタ140”’が一次充電ポン
プ204に加えて積分充電ポンプ402を含む。積分充電ポンプ402及び一次
充電ポンプ204の両方は、図1の位相検出器130からの誤差信号134に、
直接に又は間接に、応答性である。図示されたように、積分充電ポンプ402は
、それが、直接、コンデンサC1 を充電する又は放電させることができるように
接続される。それゆえ、積分充電ポンプが電源供給路(voltage sup
ply rail)によって制限されることなく、積分充電ポンプ電流Iiをコ
ンデンサC1に供給することができる。次いで、積分充電ポンプ402は、短時
間の後誤差信号134によってスイッチオフされて、位相ロック・ループが所望
周波数に整定することを許す。
たがって、図4に示されたように、ループ・フィルタ140”’が一次充電ポン
プ204に加えて積分充電ポンプ402を含む。積分充電ポンプ402及び一次
充電ポンプ204の両方は、図1の位相検出器130からの誤差信号134に、
直接に又は間接に、応答性である。図示されたように、積分充電ポンプ402は
、それが、直接、コンデンサC1 を充電する又は放電させることができるように
接続される。それゆえ、積分充電ポンプが電源供給路(voltage sup
ply rail)によって制限されることなく、積分充電ポンプ電流Iiをコ
ンデンサC1に供給することができる。次いで、積分充電ポンプ402は、短時
間の後誤差信号134によってスイッチオフされて、位相ロック・ループが所望
周波数に整定することを許す。
【0009】 残念ながら、図2〜4のループ・フィルタのどれを使用しても位相ロック・ル
ープを新周波数にロックするには、過度な長時間を要する。特に、これらのルー
プ・フィルタを使用してロックするには、多数の基準サイクルを一般に必要とす
ることになる。例えば、GSM電話用のような、セルラ電話応用に使用される高
速ロッキング・ループ(fast locking loop)に対しては、サ
イクルの数は160の程度である。これが制限になって、位相ロック・ループは
いくらでも高速で周波数を変化することができると云うわけにはゆかない。
ープを新周波数にロックするには、過度な長時間を要する。特に、これらのルー
プ・フィルタを使用してロックするには、多数の基準サイクルを一般に必要とす
ることになる。例えば、GSM電話用のような、セルラ電話応用に使用される高
速ロッキング・ループ(fast locking loop)に対しては、サ
イクルの数は160の程度である。これが制限になって、位相ロック・ループは
いくらでも高速で周波数を変化することができると云うわけにはゆかない。
【0010】 周波数変化の具体例を説明する。位相ロック・ループ100がN=3937で
以てロックされていると仮定する。出力周波数が944.88MHzであり、基
準周波数132が240kHzであり、充電ポンプによって発生された電流が2
.5mAであり、及びVCO110が50MHz/Vの利得又は感度を有すると
仮定する。なおまた。R=7.5kΩ、C1 =39nF、及びC2 =1nFと仮
定する。
以てロックされていると仮定する。出力周波数が944.88MHzであり、基
準周波数132が240kHzであり、充電ポンプによって発生された電流が2
.5mAであり、及びVCO110が50MHz/Vの利得又は感度を有すると
仮定する。なおまた。R=7.5kΩ、C1 =39nF、及びC2 =1nFと仮
定する。
【0011】 Nの新値がロードされるとき、それは、一般に基準パルスと同期している。そ
れゆえ、もしNを4037に変化させると、充電ポンプは次の基準サイクルの後
約105.8nsの間活性である。と云うのは、VCOが先行サイクル中944
.88MHzで依然運転しているからである。図5を見られたい。これは、0.
160ラジアンの位相誤差及び充電ポンプの僅か2.5%のデューティサイクル
と解釈される。
れゆえ、もしNを4037に変化させると、充電ポンプは次の基準サイクルの後
約105.8nsの間活性である。と云うのは、VCOが先行サイクル中944
.88MHzで依然運転しているからである。図5を見られたい。これは、0.
160ラジアンの位相誤差及び充電ポンプの僅か2.5%のデューティサイクル
と解釈される。
【0012】 過渡挙動を無視すると、VCO制御電圧は、一般に、(2.5MA・105.
8nS)/40nF=6.61mVだけ高くなる。これは、944.88+(0
. 00661V・15MHz/V)=944.98MHzに等しい。もう一度過
渡を無視すると、fVCO/Nパルスが次の比較サイクルで約(105.8+10
5.4ns)−211.2nsだけ基準パルスから遅れることになる。充電ポン
プのデューティサイクルは大きくなるが、しかし5.1%までに過ぎない。した
がって、充電ポンプは、顕著な位相誤差が出現するに至るまでの時間のほとんど
をオフで通すことになる。位相誤差と時間平均充電ポンプ出力との間に生じる関
係が図6に示されている。
8nS)/40nF=6.61mVだけ高くなる。これは、944.88+(0
. 00661V・15MHz/V)=944.98MHzに等しい。もう一度過
渡を無視すると、fVCO/Nパルスが次の比較サイクルで約(105.8+10
5.4ns)−211.2nsだけ基準パルスから遅れることになる。充電ポン
プのデューティサイクルは大きくなるが、しかし5.1%までに過ぎない。した
がって、充電ポンプは、顕著な位相誤差が出現するに至るまでの時間のほとんど
をオフで通すことになる。位相誤差と時間平均充電ポンプ出力との間に生じる関
係が図6に示されている。
【0013】 図6のグラフは、図4の一次充電ポンプ204及び積分充電ポンプ402が、
各々、2つの充電ポンプ、電荷を関連コンデンサ内へ送り込む(すなわち、充電
する又はソースする)正(P)型充電ポンプと関連コンデンサから電荷を引き出
す(すなわち、放電させる又はシンクする)負(N)型充電ポンプで実際には形
成される。図6に示された関係は、図7に示された検出器トポロジについて正又
は負方向のどちらかに単調に蓄積する位相誤差に適用する。図7の検出器は、当
業者に周知であり、かつ、例えば、フィリップス・セミコンダクターズ(Phi
lips Semiconductors)集積回路SA7025によって実施
され、この集積回路はフィリップス・データ・ハンドブック(Philips
Data Handbook)IC17、フィリップス・セミコンダクターズ、
1996、744頁に説明されている。図7の回路についてのタイミング図が図
8に示されている。単調性とは、位相/周波数検出器の状態を知ることなくして
は、−πを+πから明確に区別できないことを意味する。それゆえ、充電ポンプ
が電流をソースするか又はシンクするかどうかは、図7中のフリップフロップが
fCVO/Nパルスの生起に先行してリセットされているかどうかに依存する。そ
れらフリップフロップの状態がそれらの経歴に依存するから、絶対位相はそれら
のフリップフロップの挙動を予測するには充分でない。
各々、2つの充電ポンプ、電荷を関連コンデンサ内へ送り込む(すなわち、充電
する又はソースする)正(P)型充電ポンプと関連コンデンサから電荷を引き出
す(すなわち、放電させる又はシンクする)負(N)型充電ポンプで実際には形
成される。図6に示された関係は、図7に示された検出器トポロジについて正又
は負方向のどちらかに単調に蓄積する位相誤差に適用する。図7の検出器は、当
業者に周知であり、かつ、例えば、フィリップス・セミコンダクターズ(Phi
lips Semiconductors)集積回路SA7025によって実施
され、この集積回路はフィリップス・データ・ハンドブック(Philips
Data Handbook)IC17、フィリップス・セミコンダクターズ、
1996、744頁に説明されている。図7の回路についてのタイミング図が図
8に示されている。単調性とは、位相/周波数検出器の状態を知ることなくして
は、−πを+πから明確に区別できないことを意味する。それゆえ、充電ポンプ
が電流をソースするか又はシンクするかどうかは、図7中のフリップフロップが
fCVO/Nパルスの生起に先行してリセットされているかどうかに依存する。そ
れらフリップフロップの状態がそれらの経歴に依存するから、絶対位相はそれら
のフリップフロップの挙動を予測するには充分でない。
【0014】 したがって、従来の充電ポンプは、それらが大量の電流をソース又はシンクで
きるように、大形に作られている。その理由は、それらのデューティサイクルが
位相誤差に依存しており、かつ、それゆえ、周波数調節の初期には100%のず
いぶん下にあるからである。それゆえ、短い利用可能な時間内にC1に大量の電
荷を転送するめに、充電ポンプ204及び402は、一般に大きな電流を流さな
ければならない。大きな電流をソース又はシンクする必要は、位相ロック・ルー
プのコストを高めることがあり及び/又は集積回路位相ロック・ループのダイ寸
法を大きくすることがある。
きるように、大形に作られている。その理由は、それらのデューティサイクルが
位相誤差に依存しており、かつ、それゆえ、周波数調節の初期には100%のず
いぶん下にあるからである。それゆえ、短い利用可能な時間内にC1に大量の電
荷を転送するめに、充電ポンプ204及び402は、一般に大きな電流を流さな
ければならない。大きな電流をソース又はシンクする必要は、位相ロック・ルー
プのコストを高めることがあり及び/又は集積回路位相ロック・ループのダイ寸
法を大きくすることがある。
【0015】 (発明の要約) したがって、改善された位相ロック・ループ、ループ・フィルタ、及び関連の
方法を提供することが本発明の目的である。
方法を提供することが本発明の目的である。
【0016】 新周波数へ敏速にロックすることができる位相ロック・ループ、ループ・フィ
ルタ、及び関連の方法を提供することが本発明の他の目的である。
ルタ、及び関連の方法を提供することが本発明の他の目的である。
【0017】 過大な充電ポンプを必要とすることなく新周波数へ敏速にロックすることがで
きる位相ロック・ループ、ループ・フィルタ、及び関連の方法を提供することが
本発明のなお他の目的である。
きる位相ロック・ループ、ループ・フィルタ、及び関連の方法を提供することが
本発明のなお他の目的である。
【0018】 これら及び他の目的は、本発明によれば、位相検出器誤差信号に無関係である
所定時間の間コンデンサを充電する又は放電させるように位相ロック・ループの
ループ・フィルタの積分充電ポンプに強制する積分充電ポンプ・ステアリング・
コントローラによって、提供される。その後、積分充電ポンプ・ステアリング・
コントローラは、位相検出器誤差信号に応答して活性化される。それによって、
ロック時間を短縮することができる一方、充電ポンプの寸法を小さくしかつその
コストを下げる。
所定時間の間コンデンサを充電する又は放電させるように位相ロック・ループの
ループ・フィルタの積分充電ポンプに強制する積分充電ポンプ・ステアリング・
コントローラによって、提供される。その後、積分充電ポンプ・ステアリング・
コントローラは、位相検出器誤差信号に応答して活性化される。それによって、
ロック時間を短縮することができる一方、充電ポンプの寸法を小さくしかつその
コストを下げる。
【0019】 本発明は、位相ロック・ループが第1周波数でロック状態にあり、かつそれを
第2周波数にロックすることが望まれるとき、ループ・フィルタに加える又はこ
れから除去する電荷の量を予め決定できることの発見から由来する。特に、ルー
プ・フィルタ内のコンデンサの値、電圧制御発振器の利得、及び所望周波数変化
の大きさは全て既知であるから、ループ・フィルタに加える又はこれから除去す
る電荷の量を予め決定することができる。したがって、積分充電ポンプを活性化
するのに誤差信号に依存するよりはむしろ、積分充電ポンプを或る時間間隔の間
活性化してループ・フィルタに必要量の電荷を加える又はこれから除去する。そ
の後、積分充電ポンプの独立制御を終了させ、かつ充電ポンプを誤差信号によっ
て制御させ、そうすることにより位相ロック・ループはロックすることができる
。これに代えて、積分充電ポンプを、その後、不活性化することができる。
第2周波数にロックすることが望まれるとき、ループ・フィルタに加える又はこ
れから除去する電荷の量を予め決定できることの発見から由来する。特に、ルー
プ・フィルタ内のコンデンサの値、電圧制御発振器の利得、及び所望周波数変化
の大きさは全て既知であるから、ループ・フィルタに加える又はこれから除去す
る電荷の量を予め決定することができる。したがって、積分充電ポンプを活性化
するのに誤差信号に依存するよりはむしろ、積分充電ポンプを或る時間間隔の間
活性化してループ・フィルタに必要量の電荷を加える又はこれから除去する。そ
の後、積分充電ポンプの独立制御を終了させ、かつ充電ポンプを誤差信号によっ
て制御させ、そうすることにより位相ロック・ループはロックすることができる
。これに代えて、積分充電ポンプを、その後、不活性化することができる。
【0020】 本発明による位相ロック・ループは、制御発振器を含み、この発振器は周波数
制御入力信号に応答して、出力周波数を発生する。プログラマブル分周器が分周
器制御入力と前記出力周波数とに応答性であって、分周器制御入力に応答して出
力周波数を分周しかつそれによって分周信号を発生する。位相検出器が分周信号
と基準周波数信号とに応答性であって、分周信号と基準周波数信号とを比較しか
つそれによって誤差信号を発生する。ループ・フィルタが誤差信号をフィルタし
かつそれによって周波数制御入力信号を発生する。
制御入力信号に応答して、出力周波数を発生する。プログラマブル分周器が分周
器制御入力と前記出力周波数とに応答性であって、分周器制御入力に応答して出
力周波数を分周しかつそれによって分周信号を発生する。位相検出器が分周信号
と基準周波数信号とに応答性であって、分周信号と基準周波数信号とを比較しか
つそれによって誤差信号を発生する。ループ・フィルタが誤差信号をフィルタし
かつそれによって周波数制御入力信号を発生する。
【0021】 ループ・フィルタは抵抗器及びコンデンサを含む積分器、コンデンサを充電す
る又は放電させる積分充電ポンプ、及び積分充電ポンプ・ステアリング・コント
ローラを含む。積分充電ポンプ・ステアリング・コントローラは、誤差信号に無
関係である所定時間の間コンデンサを充電する又は放電させるように積分充電ポ
ンプに強制する。その後、積分充電ポンプ・ステアリング・コントローラは積分
充電ポンプを不活性化する又は積分充電ポンプが誤差信号に応答して活性化され
ることを許し、よって位相ロック・ループはロックすることができる。上記所定
時間は、充電ポンプが供給することができる電流を使用してコンデンサ内へ電流
をソース又はシンクするために必要とされる位相比較器のサイクルの数に基づく
ことができる。
る又は放電させる積分充電ポンプ、及び積分充電ポンプ・ステアリング・コント
ローラを含む。積分充電ポンプ・ステアリング・コントローラは、誤差信号に無
関係である所定時間の間コンデンサを充電する又は放電させるように積分充電ポ
ンプに強制する。その後、積分充電ポンプ・ステアリング・コントローラは積分
充電ポンプを不活性化する又は積分充電ポンプが誤差信号に応答して活性化され
ることを許し、よって位相ロック・ループはロックすることができる。上記所定
時間は、充電ポンプが供給することができる電流を使用してコンデンサ内へ電流
をソース又はシンクするために必要とされる位相比較器のサイクルの数に基づく
ことができる。
【0022】 本発明の好適実施例では、積分充電ポンプ・ステアリング・コントローラは、
積分充電ポンプに接続されたカウンタ、誤差信号に無関係である所定時間を表す
カウンタ値で以てカウンタをロードする回路、及びカウンタが誤差信号に無関係
である所定時間の間カウントしそれによってこの所定時間の間コンデンサを充電
する又は放電させるように積分充電ポンプに強制すると云うように、カウンタを
活性化する回路を含む。カウンタは、好適には、カウンタ値から零へカウント・
ダウンしそれによって所定時間の間積分充電ポンプを活性化する減分カウンタ(
decrementing counter)である。
積分充電ポンプに接続されたカウンタ、誤差信号に無関係である所定時間を表す
カウンタ値で以てカウンタをロードする回路、及びカウンタが誤差信号に無関係
である所定時間の間カウントしそれによってこの所定時間の間コンデンサを充電
する又は放電させるように積分充電ポンプに強制すると云うように、カウンタを
活性化する回路を含む。カウンタは、好適には、カウンタ値から零へカウント・
ダウンしそれによって所定時間の間積分充電ポンプを活性化する減分カウンタ(
decrementing counter)である。
【0023】 本発明の他の態様によれば、積分充電ポンプは、コンデンサを充電する正積分
充電ポンプ及びコンデンサを放電させる負積分充電ポンプを含む。積分充電ポン
プ・ステアリング・コントローラは、誤差信号に無関係である所定時間の間正積
分充電ポンプと負積分充電ポンプとのうちの1つを活性化する。特に、正積分充
電ポンプと負積分充電ポンプとのうちの1つを動作可能にする回路が備わる。積
分充電ポンプ・ステアリング・コントローラは、誤差信号に無関係である所定時
間の間正積分充電ポンプと負積分充電ポンプとのうちの動作可能にされた1つを
活性化する。
充電ポンプ及びコンデンサを放電させる負積分充電ポンプを含む。積分充電ポン
プ・ステアリング・コントローラは、誤差信号に無関係である所定時間の間正積
分充電ポンプと負積分充電ポンプとのうちの1つを活性化する。特に、正積分充
電ポンプと負積分充電ポンプとのうちの1つを動作可能にする回路が備わる。積
分充電ポンプ・ステアリング・コントローラは、誤差信号に無関係である所定時
間の間正積分充電ポンプと負積分充電ポンプとのうちの動作可能にされた1つを
活性化する。
【0024】 本発明の好適実施例では、積分充電ポンプ・ステアリング・コントローラは、
符号ビット及び複数の絶対値ビットを含む数を記憶するレジスタを含む。符号ビ
ットは、正積分充電ポンプと負積分充電ポンプとのうちの1つを動作可能にする
回路に接続される。複数の絶対値ビットは、カウンタに接続される。それゆえ、
周波数間の差の符号がコンデンサを充電する又は放電させる必要があるかどうか
決定することになり、かつ正充電ポンプと負充電ポンプとのうちの適当な1つが
所定時間の間活性化されることになる。
符号ビット及び複数の絶対値ビットを含む数を記憶するレジスタを含む。符号ビ
ットは、正積分充電ポンプと負積分充電ポンプとのうちの1つを動作可能にする
回路に接続される。複数の絶対値ビットは、カウンタに接続される。それゆえ、
周波数間の差の符号がコンデンサを充電する又は放電させる必要があるかどうか
決定することになり、かつ正充電ポンプと負充電ポンプとのうちの適当な1つが
所定時間の間活性化されることになる。
【0025】 ループ・フィルタは、積分器と並列に接続された第2コンデンサをまた含むこ
とがある。所定時間は、下記の関係:
とがある。所定時間は、下記の関係:
【0026】
【数5】
【0027】 によって決定される。ここにtは所定時間であり、f2は所望出力周波数であり
、f1は現在出力周波数であり、KVCOは制御発振器の感度定数であり、Iiは積
分充電ポンプによって発生される電流であり、C1は第1(積分器)コンデンサ
の値であり、及びC2は第2コンデンサの値である。これに代えて、電圧制御発
振器感度、積分充電ポンプによって発生される電流、及びコンデンサ値は既知で
あるから、これらの値を全て定数に変換することができ、それであるから所定時
間は、
、f1は現在出力周波数であり、KVCOは制御発振器の感度定数であり、Iiは積
分充電ポンプによって発生される電流であり、C1は第1(積分器)コンデンサ
の値であり、及びC2は第2コンデンサの値である。これに代えて、電圧制御発
振器感度、積分充電ポンプによって発生される電流、及びコンデンサ値は既知で
あるから、これらの値を全て定数に変換することができ、それであるから所定時
間は、
【0028】
【数6】
【0029】 によって決定することができ、ここにtは所定時間であり、NM2は新分周器制御
入力値であり、NM1は現在分周器制御入力値であり、及びzは定数である。
入力値であり、NM1は現在分周器制御入力値であり、及びzは定数である。
【0030】 したがって、積分充電ポンプの開ループ制御が施される。積分充電ポンプが所
定時間の間活性化され、ポンプは必要とされる電荷を注入し又は除去することが
でき、かつ所定時間は誤差信号に無関係である。それによって充電ポンプのより
大量のデューティ信号(duty signal)が使用され、かつ充電ポンプ
の寸法を小さくすることができる。位相ロック・ループに対する整定時間もまた
短縮することができる。本発明は、ループ・フィルタの一次充電ポンプに適用す
ることもまたできる。関連する方法もまた提供される。
定時間の間活性化され、ポンプは必要とされる電荷を注入し又は除去することが
でき、かつ所定時間は誤差信号に無関係である。それによって充電ポンプのより
大量のデューティ信号(duty signal)が使用され、かつ充電ポンプ
の寸法を小さくすることができる。位相ロック・ループに対する整定時間もまた
短縮することができる。本発明は、ループ・フィルタの一次充電ポンプに適用す
ることもまたできる。関連する方法もまた提供される。
【0031】 (好適実施例の詳細な説明) 本発明を、添付図面を参照して以下に更に詳細に説明する。これらの図面には
本発明の好適実施が示されている。しかしながら、この発明は、多くの異なった
形で実施することもでき、かつ本明細書に記載された実施例に限定されると解釈
するべきではない。むしろこれらの実施例は、この開示が徹底しておりかつ完全
であり、かつ本発明の範囲を当業者に充分に伝えると云うように、与えられる。
同様の符号は、全体を通して同様の素子を指示する。
本発明の好適実施が示されている。しかしながら、この発明は、多くの異なった
形で実施することもでき、かつ本明細書に記載された実施例に限定されると解釈
するべきではない。むしろこれらの実施例は、この開示が徹底しておりかつ完全
であり、かつ本発明の範囲を当業者に充分に伝えると云うように、与えられる。
同様の符号は、全体を通して同様の素子を指示する。
【0032】 図9を参照して、本発明によるループ・フィルタを説明する。図9に示された
ように、ループ・フィルタ940は積分器902を含み、積分器は抵抗器R及び
コンデンサC1 を含む。第2コンデンサC2 が積分器902に並列に接続される
ことがある。ループ・フィルタ940は、周波数制御入力信号112を発生する
。ループ・フィルタ940はまた一次充電ポンプ904を含み、この充電ポンプ
は誤差信号134に応答して一次充電ポンプ電流IPを発生する。
ように、ループ・フィルタ940は積分器902を含み、積分器は抵抗器R及び
コンデンサC1 を含む。第2コンデンサC2 が積分器902に並列に接続される
ことがある。ループ・フィルタ940は、周波数制御入力信号112を発生する
。ループ・フィルタ940はまた一次充電ポンプ904を含み、この充電ポンプ
は誤差信号134に応答して一次充電ポンプ電流IPを発生する。
【0033】 ループ・フィルタ940はまた、積分充電ポンプ・ステアリング・コントロー
ラ950を含む。積分充電ポンプ・ステアリング・コントローラ950は、誤差
信号134に無関係である所定時間の間積分充電ポンプ電流Ii を発生するよう
に積分充電ポンプ910に強制する。所定時間は、現存する出力周波数、所望新
出力周波数、及びR、C1、C2、及びIiの既知の値の関数として予め計算され
る。したがって、積分充電ポンプ910は、コンデンサC1を充電する又は放電
させるのに充分である所定時間の間オンに強制される。これが路(rail)飽
和を回避しかつ位相ロック・ループを敏速に整定させることができる。
ラ950を含む。積分充電ポンプ・ステアリング・コントローラ950は、誤差
信号134に無関係である所定時間の間積分充電ポンプ電流Ii を発生するよう
に積分充電ポンプ910に強制する。所定時間は、現存する出力周波数、所望新
出力周波数、及びR、C1、C2、及びIiの既知の値の関数として予め計算され
る。したがって、積分充電ポンプ910は、コンデンサC1を充電する又は放電
させるのに充分である所定時間の間オンに強制される。これが路(rail)飽
和を回避しかつ位相ロック・ループを敏速に整定させることができる。
【0034】 所定時間後、積分充電ポンプ・ステアリング・コントローラは、充電ポンプ9
10を不活性化してよい。これに代えて、図4に関連して既に説明したように、
積分充電ポンプ910を誤差信号134に再び接続してもよい。
10を不活性化してよい。これに代えて、図4に関連して既に説明したように、
積分充電ポンプ910を誤差信号134に再び接続してもよい。
【0035】 図10は、図9の積分充電ポンプ・ステアリング・コントローラ950の実施
例のブロック線図である。図10に示されたように、積分充電ポンプ・ステアリ
ング・コントローラ950は、積分充電ポンプ910に接続されたカウンタ10
10、及び誤差信号に無関係である所定時間を表すカウンタ値で以てカウンタを
ロードする回路を含む。それゆえ、カウンタは、それが誤差信号に無関係である
所定時間の間カウントすると云うように活性化され、それによって所定時間の間
コンデンサを充電する又は放電させるように積分充電ポンプを活性化する。好適
には、カウンタは、カウンタ値から零へカウント・ダウンし、それによって所定
時間の間オンに積分充電ポンプに強制する減分カウンタである。
例のブロック線図である。図10に示されたように、積分充電ポンプ・ステアリ
ング・コントローラ950は、積分充電ポンプ910に接続されたカウンタ10
10、及び誤差信号に無関係である所定時間を表すカウンタ値で以てカウンタを
ロードする回路を含む。それゆえ、カウンタは、それが誤差信号に無関係である
所定時間の間カウントすると云うように活性化され、それによって所定時間の間
コンデンサを充電する又は放電させるように積分充電ポンプを活性化する。好適
には、カウンタは、カウンタ値から零へカウント・ダウンし、それによって所定
時間の間オンに積分充電ポンプに強制する減分カウンタである。
【0036】 図10をなお参照すると、積分充電ポンプ910は、好適には、コンデンサC 1 を充電する正積分充電ポンプ910P及びコンデンサC1を放電させる負積分充
電ポンプ910Nを含む。したがって、積分充電ポンプ・ステアリング・コント
ローラ950は、所定時間の間正積分充電ポンプ910Pと負積分充電ポンプ9
10Nとのうちの1つを活性化する。
電ポンプ910Nを含む。したがって、積分充電ポンプ・ステアリング・コント
ローラ950は、所定時間の間正積分充電ポンプ910Pと負積分充電ポンプ9
10Nとのうちの1つを活性化する。
【0037】 更に具体的には、積分充電ポンプ・ステアリング・コントローラ950は、符
号ビット1020a及び複数の絶対値ビット1020bを含む数を記憶するレジ
スタ1020を含む。複数の上位アドレス・ビット1020cがまた記憶される
。ストローブ信号に応答して、符号ビット1020aがフリップフロップ104
0内へロードされて、符号ビット信号1050を発生し、この信号が論理106
0を使用して正積分充電ポンプ910Pと負積分充電ポンプ910Nとのうちの
1つを選択する。絶対値ビット1020bをカウンタ1010内にロードしかつ
カウンタが零へ減分することを許すことによって、正積分充電ポンプ910Pと
負積分充電ポンプ910Nとのうちの活性化された1つが、絶対値ビット102
0bによって与えられた所定時間期間の間オンに強制される。カウンタ1010
が非零である限り、NORゲート1070が、論理回路1060を使用して、正
積分充電ポンプ910Pと負積分充電ポンプ910Nとのうちの選択された1つ
を活性化することになる。
号ビット1020a及び複数の絶対値ビット1020bを含む数を記憶するレジ
スタ1020を含む。複数の上位アドレス・ビット1020cがまた記憶される
。ストローブ信号に応答して、符号ビット1020aがフリップフロップ104
0内へロードされて、符号ビット信号1050を発生し、この信号が論理106
0を使用して正積分充電ポンプ910Pと負積分充電ポンプ910Nとのうちの
1つを選択する。絶対値ビット1020bをカウンタ1010内にロードしかつ
カウンタが零へ減分することを許すことによって、正積分充電ポンプ910Pと
負積分充電ポンプ910Nとのうちの活性化された1つが、絶対値ビット102
0bによって与えられた所定時間期間の間オンに強制される。カウンタ1010
が非零である限り、NORゲート1070が、論理回路1060を使用して、正
積分充電ポンプ910Pと負積分充電ポンプ910Nとのうちの選択された1つ
を活性化することになる。
【0038】 レジスタ1020に記憶された数の上位アドレス・ビット1020cは、アド
レス論理1100、フリップフロップ1120、1130、及びゲート1140
、1150によって使用されて、カウンタ1010の動作及び符号ビット・フリ
ップフロップ1040の動作を制御する。特に、アドレス論理1100は、コン
トローラ950が他のチップへ及び/又はその合成器チップの他のセクションへ
意図された命令を無視することを許す。コントローラは、アドレス・ビット10
20cが適正にセットされている場合に限り、レジスタ1020内のデータに応
答する。これは、反転入力及び非反転入力を備えたANDゲートの使用を通して
完遂されることがある。アドレス論理1100の出力は、正しいアドレス入力1
020cがデータ・レジスタ1020内で利用可能である場合に限り、高である
。
レス論理1100、フリップフロップ1120、1130、及びゲート1140
、1150によって使用されて、カウンタ1010の動作及び符号ビット・フリ
ップフロップ1040の動作を制御する。特に、アドレス論理1100は、コン
トローラ950が他のチップへ及び/又はその合成器チップの他のセクションへ
意図された命令を無視することを許す。コントローラは、アドレス・ビット10
20cが適正にセットされている場合に限り、レジスタ1020内のデータに応
答する。これは、反転入力及び非反転入力を備えたANDゲートの使用を通して
完遂されることがある。アドレス論理1100の出力は、正しいアドレス入力1
020cがデータ・レジスタ1020内で利用可能である場合に限り、高である
。
【0039】 フリップフロップ1120は、ストローブ信号が出現するまではコントローラ
950が正しいアドレス・ビット上で活性になるのを防止する。
950が正しいアドレス・ビット上で活性になるのを防止する。
【0040】 フリップフロップ1130は、ゲート1140と一緒に動作して、カウンタの
ローディングを基準クロック正指向縁(positive going edg
e)と同期させる。これが、ストローブ事象とその後の正クロック縁との間の時
間上の関係と独立に、カウンタ1010を終端カウント(この場合は全零)へ減
分するために要する時間が一貫していることを許す。それゆえ、ゲート1140
の出力は、次の一連の条件が満たされるまでは論理高へ指向することはない。す
なわち、
ローディングを基準クロック正指向縁(positive going edg
e)と同期させる。これが、ストローブ事象とその後の正クロック縁との間の時
間上の関係と独立に、カウンタ1010を終端カウント(この場合は全零)へ減
分するために要する時間が一貫していることを許す。それゆえ、ゲート1140
の出力は、次の一連の条件が満たされるまでは論理高へ指向することはない。す
なわち、
【0041】 1.正しいアドレスがデータ・レジスタ1020の高位ビット1020cに出
現している。
現している。
【0042】 2.ストローブ信号が正指向縁を有して、フリップフロップ1120をセット
し、かつ論理高に留まる。
し、かつ論理高に留まる。
【0043】 3.基準クロックが正指向縁を有して、フリップフロップ1130をセットす
る。
る。
【0044】 ゲート1040の正指向遷移がデータをステアリング・カウンタ1010内に
ラッチして、ゲート1070の出力を高へ指向させる。ゲート1070の論理高
出力は、全零の終端カウントが達成されるまでカウンタへクロック信号を通過さ
せるようにゲート1150を動作可能にする。終端カウントが達成された時点で
、ゲート1070は、零出力論理レベルへ復帰して、ゲート1150をシャット
・オフする。
ラッチして、ゲート1070の出力を高へ指向させる。ゲート1070の論理高
出力は、全零の終端カウントが達成されるまでカウンタへクロック信号を通過さ
せるようにゲート1150を動作可能にする。終端カウントが達成された時点で
、ゲート1070は、零出力論理レベルへ復帰して、ゲート1150をシャット
・オフする。
【0045】 所定値が次の式によって決定されることがある。
【0046】
【数7】
【0047】 ここにtは所定時間であり、f2は所望出力周波数であり、f1は現在出力周波
数であり、KVCOは制御発振器の感度定数であり、Iiは積分充電ポンプによって
発生される電流であり、C1は第1(積分器)コンデンサの値であり、及びC2は
第2コンデンサの値である。式1の符号は、符号ビット1020a内へロードさ
れることになり、かつ充電ポンプが電流をソースする又はシンクすることを必要
とするかどうかに基づいて決定されることになる。カウンタ1010内へロード
される数は、位相ロック・ループをプログラムするために使用されるマイクロコ
ントローラによって計算することができる。もし基準クロックがカウンタを減分
するように使用されるならば、カウンタ内へロードされる数は、次の通りである
。
数であり、KVCOは制御発振器の感度定数であり、Iiは積分充電ポンプによって
発生される電流であり、C1は第1(積分器)コンデンサの値であり、及びC2は
第2コンデンサの値である。式1の符号は、符号ビット1020a内へロードさ
れることになり、かつ充電ポンプが電流をソースする又はシンクすることを必要
とするかどうかに基づいて決定されることになる。カウンタ1010内へロード
される数は、位相ロック・ループをプログラムするために使用されるマイクロコ
ントローラによって計算することができる。もし基準クロックがカウンタを減分
するように使用されるならば、カウンタ内へロードされる数は、次の通りである
。
【0048】
【数8】
【0049】 ここにNcountはカウンタ内へロードされる数であり、及びfclkは基準クロッ
ク周波数である。この数を現在分周値と先行分周値及び初期電力投入の際位相ロ
ック・ループ内へロードされる定ケスール値(constant scalin
g value)に基づいて決定するために、位相ロック・ループ内に論理を含
むこともまた可能である。これで以て、周波数が変化する各度に語(word)
を余計にロードしなけれはならないことをマイクロコントローラに回避させるこ
ともできる。合成器は、次の式からカウンタ数を決定することができる。
ク周波数である。この数を現在分周値と先行分周値及び初期電力投入の際位相ロ
ック・ループ内へロードされる定ケスール値(constant scalin
g value)に基づいて決定するために、位相ロック・ループ内に論理を含
むこともまた可能である。これで以て、周波数が変化する各度に語(word)
を余計にロードしなけれはならないことをマイクロコントローラに回避させるこ
ともできる。合成器は、次の式からカウンタ数を決定することができる。
【0050】
【数9】
【0051】 ここにNM2は新分周器制御入力値であり、NM1は現在周波器制御入力値であり
、及びzは電力投入の際に合成器内へロードされるスケール率(scaling
factor)である。zは、次の式によって決定することができる。
、及びzは電力投入の際に合成器内へロードされるスケール率(scaling
factor)である。zは、次の式によって決定することができる。
【0052】
【数10】
【0053】 ここにKVCOは電圧制御発振器の感度であり及びNREFは基準分周器値である。
それゆえ、時間tは、所望分周器制御入力値と現存する分周器制御入力値との間
の差に定数を乗じたものによって決定することができる。
それゆえ、時間tは、所望分周器制御入力値と現存する分周器制御入力値との間
の差に定数を乗じたものによって決定することができる。
【0054】 本発明による積分充電ポンプ・ステアリング制御の2つの極端な例を提示する
。二重モード(アナログ/ディジタル)セルラ無線電話では、位相ロック・ルー
プが2つの極端に直面することがある。最も困難な周波数変化は、VCOがPC
S(ディジタル)モードで送信と受信との間で行う35.04MHzのジャンプ
(jump)に絡むことがある。位相ロック・ループは、この調節を僅か1.7
ms内に行わなければならないと云ってよい。もし8ビットがこの範囲をカバー
するために使用されるならば、137.41kHzのステアリング・ステップ解
像度が与えられる。これは、ループ・フィルタ及びVCO内に期待された裕度が
与えられるならば、充分過ぎるはずである。19.44MHzのクロック基準を
使用すると、カウンタは13.1μs、つまり約3位相検出器基準サイクルの間
活性であることになる。ただし、240kMzの位相検出器基準周波数を仮定す
る。そうすると、位相ロック・ループは、約1.69ms内に正確周波数に合わ
せなければならないことになる。
。二重モード(アナログ/ディジタル)セルラ無線電話では、位相ロック・ルー
プが2つの極端に直面することがある。最も困難な周波数変化は、VCOがPC
S(ディジタル)モードで送信と受信との間で行う35.04MHzのジャンプ
(jump)に絡むことがある。位相ロック・ループは、この調節を僅か1.7
ms内に行わなければならないと云ってよい。もし8ビットがこの範囲をカバー
するために使用されるならば、137.41kHzのステアリング・ステップ解
像度が与えられる。これは、ループ・フィルタ及びVCO内に期待された裕度が
与えられるならば、充分過ぎるはずである。19.44MHzのクロック基準を
使用すると、カウンタは13.1μs、つまり約3位相検出器基準サイクルの間
活性であることになる。ただし、240kMzの位相検出器基準周波数を仮定す
る。そうすると、位相ロック・ループは、約1.69ms内に正確周波数に合わ
せなければならないことになる。
【0055】 40nFのキャパシタンス及び75MHz/VのKVCOを有するループに対し
て、積分充電ポンプは、VCOを13.1μs内に35MHz運動させるように
ループに充分な電荷を転送するためには1.42mAをソース/シンクするべき
である。これは、積分充電ポンプに一般に使用されるよりは実質的に少ない。積
分充電ポンプは一般にはそれがソースしなければならない大量の電流のために全
ダイ・エリヤの大きなパーセンテージを占めるから、ダイ・エリヤは、たとえ回
路が追加されても節約されると云ってよい。
て、積分充電ポンプは、VCOを13.1μs内に35MHz運動させるように
ループに充分な電荷を転送するためには1.42mAをソース/シンクするべき
である。これは、積分充電ポンプに一般に使用されるよりは実質的に少ない。積
分充電ポンプは一般にはそれがソースしなければならない大量の電流のために全
ダイ・エリヤの大きなパーセンテージを占めるから、ダイ・エリヤは、たとえ回
路が追加されても節約されると云ってよい。
【0056】 他の極端は、VCOをPCS受信帯域幅の頂上からAMPS(アナログ)帯域
幅の底へ同調させることであると云ってよい。現在周波数方式では、これは14
1.39MHzのジャンプに絡む。ステップ寸法を上記に定義したものとすれば
、もしカウンタがこのギャップをスパン(span)するものとすれば、2ビッ
トが余計に必要とされ、合計10ビットとなる。19.44MHzクロックを使
用すると、カウンタは最長52.6μsの間活性であることになる。
幅の底へ同調させることであると云ってよい。現在周波数方式では、これは14
1.39MHzのジャンプに絡む。ステップ寸法を上記に定義したものとすれば
、もしカウンタがこのギャップをスパン(span)するものとすれば、2ビッ
トが余計に必要とされ、合計10ビットとなる。19.44MHzクロックを使
用すると、カウンタは最長52.6μsの間活性であることになる。
【0057】 したがって、VCOをその新周波数に接近して(すなわち、整定帯域幅内に)
ステアするために充分に長い期間中充電ポンプをオンに留めるように強制するこ
とによって、法外に大きい充電ポンプを必要とすることなく、VCOの高速スイ
ッチングを施すこともできる。一次充電ポンプ及び積分充電ポンプを共に、コン
デンサ値の比に基づいて、充電ポンプ・ステアリング制御を使用して制御するこ
とができることは、当業者ならば判る。これに代えて、一次充電ポンプが、例え
ば、図7に示されたように従来式に制御されてもよく、かつ積分充電ポンプが図
10に示されたように制御されてもよい。
ステアするために充分に長い期間中充電ポンプをオンに留めるように強制するこ
とによって、法外に大きい充電ポンプを必要とすることなく、VCOの高速スイ
ッチングを施すこともできる。一次充電ポンプ及び積分充電ポンプを共に、コン
デンサ値の比に基づいて、充電ポンプ・ステアリング制御を使用して制御するこ
とができることは、当業者ならば判る。これに代えて、一次充電ポンプが、例え
ば、図7に示されたように従来式に制御されてもよく、かつ積分充電ポンプが図
10に示されたように制御されてもよい。
【0058】 図面及び明細書に、本発明の典型的好適実施例が開示されており及び、特定の
用語が採用されているが、それらは総称的及び説明的意味でのみ使用されており
かつ限定目的のために使用されてはいない。本発明の範囲は、前掲の特許請求の
範囲に記載されている。
用語が採用されているが、それらは総称的及び説明的意味でのみ使用されており
かつ限定目的のために使用されてはいない。本発明の範囲は、前掲の特許請求の
範囲に記載されている。
【図1】 位相ロック・ループを含む従来のディジタル周波数合成器の概略ブロック図で
ある。
ある。
【図2】 位相ロック・ループ用従来のループ・フィルタの概略ブロック図である。
【図3】 位相ロック・ループ用従来のループ・フィルタの概略ブロック図である。
【図4】 位相ロック・ループ用従来のループ・フィルタの概略ブロック図である。
【図5】 位相ロック・ループの従来の位相検出器についてのタイミング図である。
【図6】 位相誤差に対する従来の位相検出器出力を示すグラフ図である。
【図7】 従来の位相検出器のブロック図である。
【図8】 図7の位相検出器についてのタイミング図である。
【図9】 本発明による充電ポンプ・ステアリング・コントローラを含むループ・フィル
タの概略ブロック図である。
タの概略ブロック図である。
【図10】 本発明による積分充電ポンプ・ステアリング・コントローラの実施例のブロッ
ク図である。
ク図である。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成11年7月14日(1999.7.14)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【数1】 によって決定され、 ここにtは前記所定時間であり、f2は所望出力周波数であり、f1は現在出力
周波数であり、KVCOは制御発振器の感度定数であり、Iiは前記積分充電ポンプ
によって発生される電流であり、C1は前記コンデンサの値であり、及びC2は前
記第2コンデンサの値である 位相ロック・ループ。
周波数であり、KVCOは制御発振器の感度定数であり、Iiは前記積分充電ポンプ
によって発生される電流であり、C1は前記コンデンサの値であり、及びC2は前
記第2コンデンサの値である 位相ロック・ループ。
【数2】 によって決定され、 ここにtは前記所定時間であり、NM2は新分周器制御入力値であり、NM1は現
在周波器制御入力値であり、及びzは定数である 位相ロック・ループ。
在周波器制御入力値であり、及びzは定数である 位相ロック・ループ。
【請求項9】 請求項4記載の位相ロック・ループにおいて、前記積分充電
ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つを活性化し、か
つその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つが前記誤
差信号に応答して活性化されることを許す位相ロック・ループ。
ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つを活性化し、か
つその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つが前記誤
差信号に応答して活性化されることを許す位相ロック・ループ。
【請求項10】 位相ロック・ループの誤差信号(134)をフィルタしそ
れによって位相ロック・ループ用周波数制御入力信号(112)を発生するルー
プ・フィルタ(140)であって、該ループ・フィルタが、抵抗器(R)とコン
デンサ(C1)とを含む積分器(202)と、前記コンデンサを充電する又は放
電させる積分充電ポンプ(910)とを包含する前記ループ・フィルタであって
、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制し、かつその後前記積分充電ポンプが前
記誤差信号に応答して活性化されることを許す積分充電ポンプ・ステアリング・
コントローラ(950) を特徴とするループ・フィルタ。
れによって位相ロック・ループ用周波数制御入力信号(112)を発生するルー
プ・フィルタ(140)であって、該ループ・フィルタが、抵抗器(R)とコン
デンサ(C1)とを含む積分器(202)と、前記コンデンサを充電する又は放
電させる積分充電ポンプ(910)とを包含する前記ループ・フィルタであって
、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制し、かつその後前記積分充電ポンプが前
記誤差信号に応答して活性化されることを許す積分充電ポンプ・ステアリング・
コントローラ(950) を特徴とするループ・フィルタ。
【請求項11】 請求項10記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが 前記積分充電ポンプに接続されたカウンタ(1010)と、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
積分充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含むループ・フィルタ。
電ポンプ・ステアリング・コントローラが 前記積分充電ポンプに接続されたカウンタ(1010)と、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
積分充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含むループ・フィルタ。
【請求項12】 請求項11記載のループ・フィルタにおいて、前記カウン
タが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間
前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制する
減分カウンタであるループ・フィルタ。
タが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間
前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制する
減分カウンタであるループ・フィルタ。
【請求項13】 請求項10記載のループ・フィルタにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプ(910P
)と前記コンデンサを放電させる負積分充電ポンプ(910N)とを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つ
を活性化する ループ・フィルタ。
)と前記コンデンサを放電させる負積分充電ポンプ(910N)とを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つ
を活性化する ループ・フィルタ。
【請求項14】 請求項11記載のループ・フィルタにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプ(910P
)と前記コンデンサを放電させる負積分充電ポンプ(910N)とを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記正積分充電ポンプと
前記負積分充電ポンプとのうちの1つを動作可能にする回路を更に含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある前記所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの
前記動作可能にされた1つを活性化する ループ・フィルタ。
)と前記コンデンサを放電させる負積分充電ポンプ(910N)とを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記正積分充電ポンプと
前記負積分充電ポンプとのうちの1つを動作可能にする回路を更に含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある前記所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの
前記動作可能にされた1つを活性化する ループ・フィルタ。
【請求項15】 請求項14記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが 符号ビット(1020a)と複数の絶対値ビット(1020b)とを含む数を
記憶するレジスタ(1020) を更に含み、 前記符号ビットが前記正積分充電ポンプと前記負積分充電ポンプとのうちの1
つを動作可能にする前記回路(1060)に接続され、 前記複数の絶対値ビットが前記カウンタに接続される ループ・フィルタ。
電ポンプ・ステアリング・コントローラが 符号ビット(1020a)と複数の絶対値ビット(1020b)とを含む数を
記憶するレジスタ(1020) を更に含み、 前記符号ビットが前記正積分充電ポンプと前記負積分充電ポンプとのうちの1
つを動作可能にする前記回路(1060)に接続され、 前記複数の絶対値ビットが前記カウンタに接続される ループ・フィルタ。
【請求項16】 請求項10記載のループ・フィルタであって、前記積分器
と並列に第2コンデンサを更に含み、かつ前記所定時間が
と並列に第2コンデンサを更に含み、かつ前記所定時間が
【数3】 によって決定され、 ここにtは前記所定時間であり、f2は所望出力周波数であり、f1は現在出力
周波数であり、KVCOは制御発振器の感度定数であり、Iiは前記積分充電ポンプ
によって発生される電流であり、C1は前記コンデンサの値であり、及びC2は前
記第2コンデンサの値である ループ・フィルタ。
周波数であり、KVCOは制御発振器の感度定数であり、Iiは前記積分充電ポンプ
によって発生される電流であり、C1は前記コンデンサの値であり、及びC2は前
記第2コンデンサの値である ループ・フィルタ。
【請求項17】 請求項10記載のループ・フィルタにおいて、前記所定時
間が
間が
【数4】 によって決定され、 ここにtは前記所定時間であり、NM2は新分周器制御入力値であり、NM1は現
在周波器制御入力値であり、及びzは定数である ループ・フィルタ。
在周波器制御入力値であり、及びzは定数である ループ・フィルタ。
【請求項18】 請求項14記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つを活性化し、
かつその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つが前記
誤差信号に応答して活性化されることを許すループ・フィルタ。
電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つを活性化し、
かつその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つが前記
誤差信号に応答して活性化されることを許すループ・フィルタ。
【請求項19】 周波数制御入力信号(112)に応答性であって出力周波
数(114)を発生する制御発振器(110)と、分周器制御入力(122)と
前記出力周波数とに応答性であって、前記分周器制御入力に応答して前記出力周
波数を分周しかつそれによって分周信号(124)を発生するプログラマブル分
周器(120)と、前記分周信号と基準周波数信号(132)とに応答性であっ
て前記分周信号と前記基準周波数信号とを比較しかつそれによって誤差信号(1
34)を発生する位相検出器(130)と、前記誤差信号をフィルタしかつそれ
によって前記周波数制御入力信号を発生するループ・フィルタ(140)であっ
て、抵抗器(R)とコンデンサ(C1)とを含む積分器(202)と、前記コン
デンサを充電する又は放電させる充電ポンプ(910)とを含む前記ループ・フ
ィルタとを含む位相ロック・ループを制御する方法であって、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記充電ポンプに強制し(950)、かつ、次いで、その後前記充
電ポンプが前記誤差信号に応答して活性化されることを許す ことを特徴とする 方法。
数(114)を発生する制御発振器(110)と、分周器制御入力(122)と
前記出力周波数とに応答性であって、前記分周器制御入力に応答して前記出力周
波数を分周しかつそれによって分周信号(124)を発生するプログラマブル分
周器(120)と、前記分周信号と基準周波数信号(132)とに応答性であっ
て前記分周信号と前記基準周波数信号とを比較しかつそれによって誤差信号(1
34)を発生する位相検出器(130)と、前記誤差信号をフィルタしかつそれ
によって前記周波数制御入力信号を発生するループ・フィルタ(140)であっ
て、抵抗器(R)とコンデンサ(C1)とを含む積分器(202)と、前記コン
デンサを充電する又は放電させる充電ポンプ(910)とを含む前記ループ・フ
ィルタとを含む位相ロック・ループを制御する方法であって、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記充電ポンプに強制し(950)、かつ、次いで、その後前記充
電ポンプが前記誤差信号に応答して活性化されることを許す ことを特徴とする 方法。
【請求項20】 請求項19記載の方法において、前記強制するステップが 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以てカウンタ(
1010)をロードするステップと、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントすると
云うように前記カウンタを活性化するステップと、 前記カウンタに応答して前記所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制するステップと を含む方法。
1010)をロードするステップと、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントすると
云うように前記カウンタを活性化するステップと、 前記カウンタに応答して前記所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制するステップと を含む方法。
【請求項21】 請求項20記載の方法において、前記カウンタを前記活性
化するステップが前記カウンタ値から零へカウント・ダウンしそれによって前記
所定時間の間前記コンデンサを充電する又は放電させるように前記積分充電ポン
プに強制するために前記カウンタを減分するステップを含む方法。
化するステップが前記カウンタ値から零へカウント・ダウンしそれによって前記
所定時間の間前記コンデンサを充電する又は放電させるように前記積分充電ポン
プに強制するために前記カウンタを減分するステップを含む方法。
【請求項22】 請求項19記載の方法において、前記積分充電ポンプが前
記コンデンサを充電する正積分充電ポンプ(910P)と前記コンデンサを放電
させる負積分充電ポンプ(910N)とを含み、前記強制するステップが 前記誤差信号に無関係である前記所定時間の間前記正積分充電ポンプと前記負
積分充電ポンプとのうちの1つをオンに強制するステップを含む 方法。
記コンデンサを充電する正積分充電ポンプ(910P)と前記コンデンサを放電
させる負積分充電ポンプ(910N)とを含み、前記強制するステップが 前記誤差信号に無関係である前記所定時間の間前記正積分充電ポンプと前記負
積分充電ポンプとのうちの1つをオンに強制するステップを含む 方法。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】 したがって、従来の充電ポンプは、それらが大量の電流をソース又はシンクで
きるように、大形に作られている。その理由は、それらのデューティサイクルが
位相誤差に依存しており、かつ、それゆえ、周波数調節の初期には100%のず
いぶん下にあるからである。それゆえ、短い利用可能な時間内にC1に大量の電
荷を転送するめに、充電ポンプ204及び402は、一般に大きな電流を流さな
ければならない。大きな電流をソース又はシンクする必要は、位相ロック・ルー
プのコストを高めることがあり及び/又は集積回路位相ロック・ループのダイ寸
法を大きくすることがある。 1994年5月4日付、欧州特許出願EP 0 595 787 A(日本電
気株式会社)は、発振周波数の分周周波数を基準周波数と比較する位相比較器か
らの信号に応答して低域通過フィルタを連続的に励振するコントローラを含む位
相ロック・ループ回路を開始している。低域通過フィルタは、分周周波数が基準
周波数と等しくなるように、電圧制御発振器に普通の変化率(changing
rate)よりも高い変化率を有する制御電圧を供給する。その結果、分周比
を変化するとき、ロックアップ時間(lock−up time)が充分に短縮
される。 1985年12月31日付、O・ルールケ(O’Rourke)他への米国特
許第4,562,411号は、ループ・フィルタ・コンデンサを所望VCO制御
電圧に接近した電圧へ充電する又は放電させることによる位相ロック・ループの
事前位置決め(prepositioning)が電流ポンプの追加によって敏
速に完遂されることを説明している。VCO制御電圧に相当する同調電圧に応答
性の電流ポンプは、コンデンサを充電する又は放電させる高電流パルス(plu
se of high rate current)を供給する。コンデンサが
所望電圧を達成することを保証するのに充分な長さのものであるこの電流パルス
は、位相検出器に応答性であるループ充電ポンプの貢献に道を切り開く(swa
mp out)。動作不能にされているとき、電流ポンプはループ・コンデンサ
に対して仮想開放回路として現れ、それであるから電流ポンプを通して電流漏れ
は起こらない。
きるように、大形に作られている。その理由は、それらのデューティサイクルが
位相誤差に依存しており、かつ、それゆえ、周波数調節の初期には100%のず
いぶん下にあるからである。それゆえ、短い利用可能な時間内にC1に大量の電
荷を転送するめに、充電ポンプ204及び402は、一般に大きな電流を流さな
ければならない。大きな電流をソース又はシンクする必要は、位相ロック・ルー
プのコストを高めることがあり及び/又は集積回路位相ロック・ループのダイ寸
法を大きくすることがある。 1994年5月4日付、欧州特許出願EP 0 595 787 A(日本電
気株式会社)は、発振周波数の分周周波数を基準周波数と比較する位相比較器か
らの信号に応答して低域通過フィルタを連続的に励振するコントローラを含む位
相ロック・ループ回路を開始している。低域通過フィルタは、分周周波数が基準
周波数と等しくなるように、電圧制御発振器に普通の変化率(changing
rate)よりも高い変化率を有する制御電圧を供給する。その結果、分周比
を変化するとき、ロックアップ時間(lock−up time)が充分に短縮
される。 1985年12月31日付、O・ルールケ(O’Rourke)他への米国特
許第4,562,411号は、ループ・フィルタ・コンデンサを所望VCO制御
電圧に接近した電圧へ充電する又は放電させることによる位相ロック・ループの
事前位置決め(prepositioning)が電流ポンプの追加によって敏
速に完遂されることを説明している。VCO制御電圧に相当する同調電圧に応答
性の電流ポンプは、コンデンサを充電する又は放電させる高電流パルス(plu
se of high rate current)を供給する。コンデンサが
所望電圧を達成することを保証するのに充分な長さのものであるこの電流パルス
は、位相検出器に応答性であるループ充電ポンプの貢献に道を切り開く(swa
mp out)。動作不能にされているとき、電流ポンプはループ・コンデンサ
に対して仮想開放回路として現れ、それであるから電流ポンプを通して電流漏れ
は起こらない。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SZ,UG,ZW),EA(AM ,AZ,BY,KG,KZ,MD,RU,TJ,TM) ,AL,AM,AT,AU,AZ,BA,BB,BG, BR,BY,CA,CH,CN,CU,CZ,DE,D K,EE,ES,FI,GB,GE,GH,GM,HR ,HU,ID,IL,IS,JP,KE,KG,KP, KR,KZ,LC,LK,LR,LS,LT,LU,L V,MD,MG,MK,MN,MW,MX,NO,NZ ,PL,PT,RO,RU,SD,SE,SG,SI, SK,SL,TJ,TM,TR,TT,UA,UG,U Z,VN,YU,ZW Fターム(参考) 5J106 AA04 BB10 CC01 CC21 CC41 CC53 DD02 DD32 DD39 DD42 DD43 GG07 GG15 HH03 JJ04 KK03 KK38 LL04 PP03 QQ09 SS02
Claims (44)
- 【請求項1】 周波数制御入力信号に応答性であって出力周波数を発生する
制御発振器と、 分周器制御入力と前記出力周波数とに応答性であって、前記分周器制御入力に
応答して前記出力周波数を分周しかつそれによって分周信号を発生するプログラ
マブル分周器と、 前記分周信号と基準周波数信号とに応答性であって前記分周信号と前記基準周
波数信号とを比較しかつそれによって誤差信号を発生する位相検出器と、 前記誤差信号をフィルタしかつそれによって前記周波数制御入力信号を発生す
るループ・フィルタであって、 抵抗器とコンデンサとを含む積分器と、 前記コンデンサを充電する又は放電させる積分充電ポンプと、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制する積分充電ポンプ・ステアリング・コ
ントローラと を含む前記ループ・フィルタと を包含する位相ロック・ループ。 - 【請求項2】 請求項1記載の位相ロック・ループにおいて、前記積分充電
ポンプ・ステアリング・コントローラが 前記積分充電ポンプに接続されたカウンタと、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
積分充電ポンプに強制すると云うように、前記カウンタを活性化する回路と を含む位相ロック・ループ。 - 【請求項3】 請求項2記載の位相ロック・ループにおいて、前記カウンタ
が前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間前
記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制する減
分カウンタである位相ロック・ループ。 - 【請求項4】 請求項1記載の位相ロック・ループにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプと前記コン
デンサを放電させる負積分充電ポンプとを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つ
を活性化する 位相ロック・ループ。 - 【請求項5】 請求項2記載の位相ロック・ループにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプと前記コン
デンサを放電させる負積分充電ポンプとを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記正積分充電ポンプと
前記負積分充電ポンプとのうちの1つを動作可能にする回路を更に含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある前記所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの
前記動作可能にされた1つを活性化する 位相ロック・ループ。 - 【請求項6】 請求項5記載の位相ロック・ループにおいて、前記積分充電
ポンプ・ステアリング・コントローラが 符号ビットと複数の絶対値ビットとを含む数を記憶するレジスタ を更に含み、 前記符号ビットが前記正積分充電ポンプと前記負積分充電ポンプとのうちの1
つを動作可能にする前記回路に接続され、 前記複数の絶対値ビットが前記カウンタに接続される 位相ロック・ループ。 - 【請求項7】 請求項1記載の位相ロック・ループにおいて、前記ループ・
フィルタが前記積分器と並列に第2コンデンサを更に含み、かつ前記所定時間が 【数1】 によって決定され、 ここにtは前記所定時間であり、f2は所望出力周波数であり、f1は現在出力
周波数であり、KVCOは制御発振器の感度定数であり、Iiは前記積分充電ポンプ
によって発生される電流であり、C1は前記コンデンサの値であり、及びC2は前
記第2コンデンサの値である 位相ロック・ループ。 - 【請求項8】 請求項1記載の位相ロック・ループにおいて、前記所定時間
が 【数2】 によって決定され、 ここにtは前記所定時間であり、NM2は新分周器制御入力値であり、NM1は現
在周波器制御入力値であり、及びzは定数である 位相ロック・ループ。 - 【請求項9】 請求項1記載の位相ロック・ループにおいて、前記積分充電
ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
間前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制し
、かつその後前記積分充電ポンプが前記誤差信号に応答して活性化されることを
許す位相ロック・ループ。 - 【請求項10】 請求項4記載の位相ロック・ループにおいて、前記積分充
電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つを活性化し、
かつその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つが前記
誤差信号に応答して活性化されることを許す位相ロック・ループ。 - 【請求項11】 周波数制御入力信号に応答性であって出力周波数を発生す
る制御発振器と、 分周器制御入力と前記出力周波数とに応答性であって、前記分周器制御入力に
応答して前記出力周波数を分周しかつそれによって分周信号を発生するプログラ
マブル分周器と、 前記分周信号と基準周波数信号とに応答性であって前記分周信号と前記基準周
波数信号とを比較しかつそれによって誤差信号を発生する位相検出器と、 前記誤差信号をフィルタしかつそれによって前記周波数制御入力信号を発生す
るループ・フィルタであって、 コンデンサと、 前記コンデンサを充電する又は放電させる充電ポンプと、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記充電ポンプに強制する充電ポンプ・ステアリング・コントロー
ラと を含む前記ループ・フィルタと を包含する位相ロック・ループ。 - 【請求項12】 請求項11記載の位相ロック・ループにおいて、前記充電
ポンプ・ステアリング・コントローラが 前記充電ポンプに接続されたカウンタと、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含む位相ロック・ループ。 - 【請求項13】 請求項12記載の位相ロック・ループにおいて、前記カウ
ンタが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の
間前記コンデンサを充電する又は放電させるように前記充電ポンプに強制する減
分カウンタである位相ロック・ループ。 - 【請求項14】 請求項11記載の位相ロック・ループにおいて、 前記充電ポンプが前記コンデンサを充電する正充電ポンプと前記コンデンサを
放電させる負充電ポンプとを含み、 前記充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である
所定時間の間前記正充電ポンプと前記負充電ポンプとのうちの1つを活性化する
位相ロック・ループ。 - 【請求項15】 請求項12記載の位相ロック・ループにおいて、 前記充電ポンプが前記コンデンサを充電する正充電ポンプと前記コンデンサを
放電させる負充電ポンプとを含み、 前記充電ポンプ・ステアリング・コントローラが前記正充電ポンプと前記負充
電ポンプとのうちの1つを動作可能にする回路を更に含み、 前記充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である
前記所定時間の間前記正充電ポンプと前記負充電ポンプとのうちの前記動作可能
にされた1つを活性化する 位相ロック・ループ。 - 【請求項16】 請求項15記載の位相ロック・ループにおいて、前記充電
ポンプ・ステアリング・コントローラが 符号ビットと複数の絶対値ビットとを含む数を記憶するレジスタ を更に含み、 前記符号ビットが前記正充電ポンプと前記負充電ポンプとのうちの1つを動作
可能にする前記回路に接続され、 前記複数の絶対値ビットが前記カウンタに接続される 位相ロック・ループ。 - 【請求項17】 請求項11記載の位相ロック・ループにおいて、前記充電
ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
間前記コンデンサを充電する又は放電させるように前記充電ポンプに強制し、か
つその後前記充電ポンプが前記誤差信号に応答して活性化されることを許す位相
ロック・ループ。 - 【請求項18】 請求項14記載の位相ロック・ループにおいて、前記充電
ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
間前記正充電ポンプと前記負充電ポンプとのうちの1つを活性化し、かつその後
前記正充電ポンプと前記負充電ポンプとのうちの1つが前記誤差信号に応答して
活性化されることを許す位相ロック・ループ。 - 【請求項19】 位相ロック・ループの誤差信号をフィルタしそれによって
位相ロック・ループ用周波数制御入力信号を発生するループ・フィルタであって
、 抵抗器とコンデンサとを含む積分器と、 前記コンデンサを充電する又は放電させる積分充電ポンプと、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制する積分充電ポンプ・ステアリング・コ
ントローラと を包含するループ・フィルタ。 - 【請求項20】 請求項19記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが 前記積分充電ポンプに接続されたカウンタと、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
積分充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含むループ・フィルタ。 - 【請求項21】 請求項20記載のループ・フィルタにおいて、前記カウン
タが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間
前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制する
減分カウンタであるループ・フィルタ。 - 【請求項22】 請求項19記載のループ・フィルタにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプと前記コン
デンサを放電させる負積分充電ポンプとを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つ
を活性化する ループ・フィルタ。 - 【請求項23】 請求項20記載のループ・フィルタにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプと前記コン
デンサを放電させる負積分充電ポンプとを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記正積分充電ポンプと
前記負積分充電ポンプとのうちの1つを動作可能にする回路を更に含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある前記所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの
前記動作可能にされた1つを活性化する ループ・フィルタ。 - 【請求項24】 請求項23記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが 符号ビットと複数の絶対値ビットとを含む数を記憶するレジスタ を更に含み、 前記符号ビットが前記正積分充電ポンプと前記負積分充電ポンプとのうちの1
つを動作可能にする前記回路に接続され、 前記複数の絶対値ビットが前記カウンタに接続される ループ・フィルタ。 - 【請求項25】 請求項19記載のループ・フィルタであって、前記積分器
と並列に第2コンデンサを更に含み、かつ前記所定時間が 【数3】 によって決定され、 ここにtは前記所定時間であり、f2は所望出力周波数であり、f1は現在出力
周波数であり、KVCOは制御発振器の感度定数であり、Iiは前記積分充電ポンプ
によって発生される電流であり、C1は前記コンデンサの値であり、及びC2は前
記第2コンデンサの値である ループ・フィルタ。 - 【請求項26】 請求項19記載のループ・フィルタにおいて、前記所定時
間が 【数4】 によって決定され、 ここにtは前記所定時間であり、NM2は新分周器制御入力値であり、NM1は現
在周波器制御入力値であり、及びzは定数である ループ・フィルタ。 - 【請求項27】 請求項19記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
の間前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制
し、かつその後前記積分充電ポンプが前記誤差信号に応答して活性化されること
を許すループ・フィルタ。 - 【請求項28】 請求項23記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つを活性化し、
かつその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの1つが前記
誤差信号に応答して活性化されることを許すループ・フィルタ。 - 【請求項29】 位相ロック・ループの誤差信号をフィルタしかつそれによ
って前記位相ロック・ループ用周波数制御入力信号を発生するループ・フィルタ
であって、 コンデンサと、 前記コンデンサを充電する又は放電させる充電ポンプと、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記充電ポンプに強制する充電ポンプ・ステアリング・コントロー
ラと を包含するループ・フィルタ。 - 【請求項30】 請求項29記載のループ・フィルタにおいて、前記充電ポ
ンプ・ステアリング・コントローラが 前記充電ポンプに接続されたカウンタと、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含むループ・フィルタ。 - 【請求項31】 請求項30記載のループ・フィルタにおいて、前記カウン
タが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間
前記コンデンサを充電する又は放電させるように前記充電ポンプに強制する減分
カウンタであるループ・フィルタ。 - 【請求項32】 請求項29記載のループ・フィルタにおいて、 前記充電ポンプが前記コンデンサを充電する正充電ポンプと前記コンデンサを
放電させる負充電ポンプとを含み、 前記充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である
所定時間の間前記正充電ポンプと前記負充電ポンプとのうちの1つを活性化する
ループ・フィルタ。 - 【請求項33】 請求項30記載のループ・フィルタにおいて、 前記充電ポンプが前記コンデンサを充電する正充電ポンプと前記コンデンサを
放電させる負充電ポンプとを含み、 前記充電ポンプ・ステアリング・コントローラが前記正充電ポンプと前記負充
電ポンプとのうちの1つを動作可能にする回路を更に含み、 前記充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である
前記所定時間の間前記正充電ポンプと前記負充電ポンプとのうちの前記動作可能
にされた1つを活性化する ループ・フィルタ。 - 【請求項34】 請求項33記載のループ・フィルタにおいて、前記充電ポ
ンプ・ステアリング・コントローラが 符号ビットと複数の絶対値ビットとを含む数を記憶するレジスタ を更に含み、 前記符号ビットが前記正充電ポンプと前記負充電ポンプとのうちの1つを動作
可能にする前記回路に接続され、 前記複数の絶対値ビットが前記カウンタに接続される ループ・フィルタ。 - 【請求項35】 請求項29記載のループ・フィルタにおいて、前記充電ポ
ンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の間
前記コンデンサを充電する又は放電させるように前記充電ポンプに強制し、かつ
その後前記充電ポンプが前記誤差信号に応答して活性化されることを許すループ
・フィルタ。 - 【請求項36】 請求項32記載のループ・フィルタにおいて、前記充電ポ
ンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の間
前記正充電ポンプと前記負充電ポンプとのうちの1つを活性化し、かつその後前
記正充電ポンプと前記負充電ポンプとのうちの1つが前記誤差信号に応答して活
性化されること許すループ・フィルタ。 - 【請求項37】 周波数制御入力信号に応答性であって出力周波数を発生す
る制御発振器と、分周器制御入力と前記出力周波数とに応答性であって、前記分
周器制御入力に応答して前記出力周波数を分周しかつそれによって分周信号を発
生するプログラマブル分周器と、前記分周信号と基準周波数信号とに応答性であ
って前記分周信号と前記基準周波数信号とを比較しかつそれによって誤差信号を
発生する位相検出器と、前記誤差信号をフィルタしかつそれによって前記周波数
制御入力信号を発生するループ・フィルタであって、抵抗器とコンデンサとを含
む積分器と、前記コンデンサを充電する又は放電させる充電ポンプとを含む前記
ループ・フィルタとを含む位相ロック・ループを制御する方法であって、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記充電ポンプに強制するステップ を包含する方法。 - 【請求項38】 請求項37記載の方法において、前記強制するステップが 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以てカウンタを
ロードするステップと、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントすると
云うように前記カウンタを活性化するステップと、 前記カウンタに応答して前記所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制するステップと を含む方法。 - 【請求項39】 請求項38記載の方法において、前記カウンタを前記活性
化するステップが前記カウンタ値から零へカウント・ダウンしそれによって前記
所定時間の間前記コンデンサを充電する又は放電させるように前記積分充電ポン
プに強制するために前記カウンタを減分するステップを含む方法。 - 【請求項40】 請求項37記載の方法において、前記積分充電ポンプが前
記コンデンサを充電する正積分充電ポンプと前記コンデンサを放電させる負積分
充電ポンプとを含み、前記強制するステップが 前記誤差信号に無関係である前記所定時間の間前記正積分充電ポンプと前記負
積分充電ポンプとのうちの1つをオンに強制するステップを含む 方法。 - 【請求項41】 位相ロック・ループの誤差信号をフィルタしそれによって
位相ロック・ループ用周波数制御入力信号を発生する前記位相ロック・ループの
ループ・フィルタを制御する方法であって、前記ループ・フィルタが抵抗器とコ
ンデンサとを含む積分器と、前記コンデンサを充電する又は放電させる充電ポン
プとを含み、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記充電ポンプに強制するステップ を包含する方法。 - 【請求項42】 請求項41記載の方法において、前記強制するステップが 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以てカウンタを
ロードするステップと、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントすると
云うように前記カウンタを活性化するステップと、 前記カウンタに応答して前記所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制するステップと を含む方法。 - 【請求項43】 請求項42記載の方法において、前記カウンタを前記活性
化するステップが前記カウンタ値から零へカウント・ダウンしそれによって前記
所定時間の間前記コンデンサを充電する又は放電させるように前記積分充電ポン
プを強制するために前記カウンタを減分するステップを含む方法。 - 【請求項44】 請求項41記載の方法において、前記充電ポンプが前記コ
ンデンサを充電する正積分充電ポンプと前記コンデンサを放電させる負積分充電
ポンプとを含み、前記強制するステップが 前記誤差信号に無関係である前記所定時間の間前記正積分充電ポンプと前記負
積分充電ポンプとのうちの1つをオンに強制するステップを含む 方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/919,711 | 1997-08-28 | ||
US08/919,711 US6028905A (en) | 1997-08-28 | 1997-08-28 | Charge pump steering systems and methods for loop filters of phase locked loops |
PCT/US1998/017652 WO1999010983A1 (en) | 1997-08-28 | 1998-08-26 | Charge pump steering systems and methods for loop filters of phase locked loops |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002519904A true JP2002519904A (ja) | 2002-07-02 |
Family
ID=25442517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000556552A Abandoned JP2002519904A (ja) | 1997-08-28 | 1998-08-26 | 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法 |
Country Status (12)
Country | Link |
---|---|
US (1) | US6028905A (ja) |
EP (1) | EP1012982A1 (ja) |
JP (1) | JP2002519904A (ja) |
KR (1) | KR20010052061A (ja) |
CN (1) | CN1269068A (ja) |
AR (1) | AR013453A1 (ja) |
AU (1) | AU738794B2 (ja) |
BR (1) | BR9811368A (ja) |
CO (1) | CO4790200A1 (ja) |
EE (1) | EE200000090A (ja) |
MY (1) | MY120759A (ja) |
WO (1) | WO1999010983A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2357381B (en) * | 1999-12-13 | 2003-12-24 | Sony Uk Ltd | Changing the output frequency of a phased-locked loop |
DE10048590B4 (de) * | 2000-09-30 | 2008-02-28 | Infineon Technologies Ag | Phasenregelkreis |
US6693494B2 (en) * | 2001-08-20 | 2004-02-17 | Koninklijke Philips Electronics N.V. | Frequency synthesizer with three mode loop filter charging |
GB0126632D0 (en) * | 2001-11-06 | 2002-01-02 | Hitachi Ltd | A communication semiconductor integrated circuit device and a wireless communication system |
CN101465647B (zh) * | 2007-12-21 | 2010-12-01 | 锐迪科微电子(上海)有限公司 | 锁相环装置中的滤波器及锁相环装置 |
CN101841330B (zh) * | 2009-03-20 | 2012-09-05 | 南亚科技股份有限公司 | 相位检测模块以及相关的相位检测方法 |
CN102055468B (zh) * | 2009-11-06 | 2012-11-28 | 立积电子股份有限公司 | 锁相回路及其控制方法 |
CN101714874B (zh) * | 2009-11-11 | 2012-03-28 | 钰创科技股份有限公司 | 具省电功能的延迟锁相回路 |
US8085099B2 (en) * | 2010-04-06 | 2011-12-27 | Sandisk Technologies Inc. | Self-calibrating relaxation oscillator based clock source |
CN105099444B (zh) * | 2014-04-29 | 2018-05-25 | 龙芯中科技术有限公司 | 环路滤波方法、环路滤波器及锁相环 |
US9979408B2 (en) | 2016-05-05 | 2018-05-22 | Analog Devices, Inc. | Apparatus and methods for phase synchronization of phase-locked loops |
CN107017878B (zh) * | 2017-05-23 | 2020-07-21 | 中国人民解放军国防科学技术大学 | 一种锁相环中抗单粒子瞬态的电荷泵输出电路 |
US11082051B2 (en) * | 2018-05-11 | 2021-08-03 | Analog Devices Global Unlimited Company | Apparatus and methods for timing offset compensation in frequency synthesizers |
JP7350512B2 (ja) * | 2019-05-17 | 2023-09-26 | ローム株式会社 | 発振回路、半導体装置、オシレータic、発振回路の校正方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4562411A (en) * | 1983-12-29 | 1985-12-31 | Rca Corporation | Prepositioning circuit for phase lock loop |
US4562410A (en) * | 1983-12-29 | 1985-12-31 | Rca Corporation | Phase lock loop prepositioning apparatus with feedback control |
JPH04227332A (ja) * | 1990-05-21 | 1992-08-17 | Nec Corp | Pll回路 |
DE69129946T2 (de) * | 1990-05-21 | 1999-04-15 | Nec Corp., Tokio/Tokyo | Phasenregelkreisschaltung |
US5384551A (en) * | 1993-02-25 | 1995-01-24 | Delco Electronics Corporation | Fast locking phase locked loop frequency synthesizer |
US5614870A (en) * | 1993-04-20 | 1997-03-25 | Rca Thomson Licensing Corporation | Phase lock loop with idle mode of operation during vertical blanking |
JPH07170178A (ja) * | 1993-09-10 | 1995-07-04 | Sun Microsyst Inc | Pll減衰回路 |
US5371425A (en) * | 1993-09-10 | 1994-12-06 | Sun Microsystems, Inc. | Digital damping method and apparatus for phase-locked loops |
US5546053A (en) * | 1994-07-27 | 1996-08-13 | Texas Instruments Incorporated | Phase locked loop having booster circuit for rapid lockup |
US5483558A (en) * | 1994-08-08 | 1996-01-09 | Motorola Inc. | Method and apparatus for detecting phase or frequency lock |
KR0174497B1 (ko) * | 1995-10-06 | 1999-04-01 | 김광호 | 고속 cmos 전하펌프의 전류 스위칭회로 |
JP3338748B2 (ja) * | 1996-01-30 | 2002-10-28 | 日本電気株式会社 | Pll周波数シンセサイザ |
US5734301A (en) * | 1996-08-15 | 1998-03-31 | Realtek Semiconductor Corporation | Dual phase-locked loop clock synthesizer |
-
1997
- 1997-08-28 US US08/919,711 patent/US6028905A/en not_active Expired - Lifetime
-
1998
- 1998-08-20 MY MYPI98003793A patent/MY120759A/en unknown
- 1998-08-20 CO CO98047512A patent/CO4790200A1/es unknown
- 1998-08-26 JP JP2000556552A patent/JP2002519904A/ja not_active Abandoned
- 1998-08-26 CN CN98808643A patent/CN1269068A/zh active Pending
- 1998-08-26 AU AU91204/98A patent/AU738794B2/en not_active Ceased
- 1998-08-26 WO PCT/US1998/017652 patent/WO1999010983A1/en not_active Application Discontinuation
- 1998-08-26 EP EP98943395A patent/EP1012982A1/en not_active Ceased
- 1998-08-26 KR KR1020007001762A patent/KR20010052061A/ko not_active Application Discontinuation
- 1998-08-26 BR BR9811368-2A patent/BR9811368A/pt not_active IP Right Cessation
- 1998-08-26 EE EEP200000090A patent/EE200000090A/xx unknown
- 1998-08-28 AR ARP980104302A patent/AR013453A1/es unknown
Also Published As
Publication number | Publication date |
---|---|
US6028905A (en) | 2000-02-22 |
AU9120498A (en) | 1999-03-16 |
AR013453A1 (es) | 2000-12-27 |
CO4790200A1 (es) | 1999-05-31 |
EE200000090A (et) | 2000-12-15 |
CN1269068A (zh) | 2000-10-04 |
WO1999010983A1 (en) | 1999-03-04 |
MY120759A (en) | 2005-11-30 |
EP1012982A1 (en) | 2000-06-28 |
AU738794B2 (en) | 2001-09-27 |
KR20010052061A (ko) | 2001-06-25 |
BR9811368A (pt) | 2000-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3587818B2 (ja) | 位相制御回路 | |
KR100337998B1 (ko) | 위상동기루프회로 | |
US8437441B2 (en) | Phase locked loop capable of fast locking | |
US7605662B2 (en) | Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency | |
KR100574980B1 (ko) | 빠른 주파수 락을 위한 위상 동기 루프 | |
US6664829B1 (en) | Charge pump using dynamic charge balance compensation circuit and method of operation | |
JP2003517757A (ja) | 位相同期ループの固定化時間を改善するスリップ検出器および検出方法 | |
US11387815B2 (en) | Apparatus and method for improving lock time | |
JP2002519904A (ja) | 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法 | |
JP2001211071A (ja) | 位相同期ループ制御方法及び位相同期ループ | |
EP1246369B1 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
US6466069B1 (en) | Fast settling charge pump | |
US6914490B2 (en) | Method for clock generator lock-time reduction during speedstep transition | |
US20070176693A1 (en) | Clock distribution system and method thereof | |
US7352837B2 (en) | Digital phase-locked loop | |
US6614318B1 (en) | Voltage controlled oscillator with jitter correction | |
JP2000049597A (ja) | Pll回路 | |
JP2003101410A (ja) | 周波数シンセサイザのサイクル・スリップを低減する方法および装置 | |
JP2004080624A (ja) | 周波数シンセサイザ | |
JP4082207B2 (ja) | 周波数シンセサイザ | |
JP2001203570A (ja) | Pll回路及び半導体集積回路 | |
JPH11195982A (ja) | Pll回路 | |
JPH07202689A (ja) | Pll回路 | |
JPH06314971A (ja) | Pll回路のループフィルタ | |
JP2001211070A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050823 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051101 |