JP2002519904A - 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法 - Google Patents

位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法

Info

Publication number
JP2002519904A
JP2002519904A JP2000556552A JP2000556552A JP2002519904A JP 2002519904 A JP2002519904 A JP 2002519904A JP 2000556552 A JP2000556552 A JP 2000556552A JP 2000556552 A JP2000556552 A JP 2000556552A JP 2002519904 A JP2002519904 A JP 2002519904A
Authority
JP
Japan
Prior art keywords
charge pump
capacitor
predetermined time
error signal
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000556552A
Other languages
English (en)
Inventor
ゲインズ、ダブリュ、スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of JP2002519904A publication Critical patent/JP2002519904A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 充電ポンプ・ステアリング・システム及び方法は、位相検出器誤差信号に無関係である所定時間の間コンデンサを充電する又は放電させるように位相ロック・ループのループ・フィルタの充電ポンプに強制する。その後、充電ポンプは、位相検出器誤差信号に応答して活性化される。したがって、充電ポンプを活性化するのに誤差信号に依存するよりはむしろ、充電ポンプを或る時間間隔の間活性化してよく、このことがループ・フィルタに必要量の電荷を加える又はこれから除去することになる。それによって、ロック時間を短縮することができる一方、充電ポンプの寸法を小さくしかつそのコストを下げることを許す。本発明は、好適には、位相ロック・ループ内の積分充電ポンプに適用される。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） この発明は、周波数合成システム（ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚ
ｅｒ ｓｙｓｔｅｍ）及び方法、特に位相ロック・ループに関する。
【０００２】 （発明の背景） 周波数合成システム及び方法は、正確な離散周波数ステップを発生するために
無線通信システムに広く使用される。周波数合成システム及び方法は、位相ロッ
ク・ループ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ； ＰＬＬ）を一般に含む。
【０００３】 図１は、位相ロック・ループを含む従来のディジタル周波数合成器を示す。図
１に示されたように、位相ロック・ループ１００は、電圧制御発振器（ｖｏｌｔ
ａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ； ＶＣＯ）１１０のよ
うな制御発振器を含み、電圧制御発振器は周波数制御入力信号（ｆｒｅｑｕｅｎ
ｃｙ ｃｏｎｔｒｏｌ ｉｎｐｕｔ ｓｉｇｎａｌ）１１２に応答性であって、
出力周波数１１４を発生する。出力周波数１１４はプログラマブル分周器１２０
に供給され、この分周器は分周器制御入力（ｄｉｖｅｉｄｅｒ ｃｏｎｔｒｏｌ
ｉｎｐｕｔ）１２２に応答して出力周波数１１４を分周し、分周信号１２４を
発生する。位相検出器１３０は、位相比較器とも呼ばれ、分周信号１２４と基準
周波数信号１３２とを比較して、もしその周波数又は位相が同じでないならば、
誤差信号１３４を発生する。基準周波数信号１３２は、水晶発振器のような安定
周波数源によって発生させ、かつ基準分周器を使用して分周しても良い。
【０００４】 誤差信号１３４は、ループ・フィルタ１４０内でフィルタされる。それゆえ、
ループ・フィルタ１４０は、誤差信号１３４をフィルタして制御発振器への周波
数制御入力１１２を発生する。例えば、分周器制御入力１２２としてＮ制御ビッ
トを使用して、いろいろと異なったＮの値で分周するようにプログラマブル分周
器１２０を制御することによって、制御発振器１１０によって発生される出力周
波数１１４を基準周波数信号１３２の任意の整数倍にもなるように、すなわち、
基準周波数の離散ステップを取るように制御することができる。
【０００５】 多くの周波数合成器応用では、新出力周波数に敏速に同調することが望ましい
。残念ながら、ループ・フィルタは、敏速同調を妨げることがある。したがって
、同調中ループ・フィルタの帯域幅を広げるようにループ・フィルタの特性を変
更することが知られている。
【０００６】 図２は、従来のループ・フィルタ１４０’の第１実施例を示す。図示されたよ
うに、ループ・フィルタ１４０’は、直列接続された抵抗器ＲとコンデンサＣ1
とから成る積分器２０２を含む。第２コンデンサＣ2 が積分器２０２と並列にま
た備わる。位相ロック・ループの同調速度を高めるために、ループ・フィルタ１
４０用に一次充電ポンプ２０４を備えることが知られている。一次充電ポンプ２
０４は、誤差信号１３４に直接に又は間接に応答性であって、ループ・フィルタ
・コンデンサへの電荷の転送を高速化する。この充電ポンプはポンプ電流ＩPを
発生し、ポンプ電流はコンデンサＣ1 及びＣ2 を充電する又は放電させるために
使用される。
【０００７】 ループ安定性の理由のために、Ｃ1は、値がＣ2より一般に遥かに大きい。した
がって、電荷をＣ1へ転送するために要する時間の長さが位相ロック・ループを
新周波数へロックさせるために要する時間を一般に支配する。したがって、一次
充電ポンプ２０４の出力電流ＩPを増大することによってループ帯域幅を広げる
ことが知られている。充電ポンプ電流を増大することが一般にまた減衰定数（ｄ
ａｍｐｉｎｇ ｆａｃｔｏｒ）を減少させるから、減衰定数を一定に維持するた
めにループ・フィルタ内へ追加抵抗器をスイッチすることが知られている。した
がって、図３に示されたように、追加抵抗器ＲS及び電界効果トランジスタ３０
２のようなスイッチを含むループ・フィルタ１４０”を備えて、追加抵抗器ＲS
をループ・フィルタ１４０”内へ接続しかつ減衰定数を一定に維持することが知
られている。ファーストロック・サーキット・インプリメンテーション（Ｆａｓ
ｔｌｏｃｋ Ｃｉｒｃｕｉｔ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ）として知られた
この追加抵抗器及びスイッチは、「無線通信用ナショナル・セミコンダクター製
品データブック」、１９９７年、１〜９８頁（“Ｎａｔｉｏｎａｌ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｐｒｏｄｕｃｔｓｆｏｒ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎ
ｉｃａｔｉｏｎｓ Ｄａｔａｂｏｏｋ”，１９９７，ｐ．１−９８）に記載され
ているような、ナショナル・セミコンダクターによって市販された周波数合成器
内に使用される。
【０００８】 一次充電ポンプに加えて積分充電ポンプを備えることがまた知られている。し
たがって、図４に示されたように、ループ・フィルタ１４０”’が一次充電ポン
プ２０４に加えて積分充電ポンプ４０２を含む。積分充電ポンプ４０２及び一次
充電ポンプ２０４の両方は、図１の位相検出器１３０からの誤差信号１３４に、
直接に又は間接に、応答性である。図示されたように、積分充電ポンプ４０２は
、それが、直接、コンデンサＣ1 を充電する又は放電させることができるように
接続される。それゆえ、積分充電ポンプが電源供給路（ｖｏｌｔａｇｅ ｓｕｐ
ｐｌｙ ｒａｉｌ）によって制限されることなく、積分充電ポンプ電流Ｉiをコ
ンデンサＣ1に供給することができる。次いで、積分充電ポンプ４０２は、短時
間の後誤差信号１３４によってスイッチオフされて、位相ロック・ループが所望
周波数に整定することを許す。
【０００９】 残念ながら、図２〜４のループ・フィルタのどれを使用しても位相ロック・ル
ープを新周波数にロックするには、過度な長時間を要する。特に、これらのルー
プ・フィルタを使用してロックするには、多数の基準サイクルを一般に必要とす
ることになる。例えば、ＧＳＭ電話用のような、セルラ電話応用に使用される高
速ロッキング・ループ（ｆａｓｔ ｌｏｃｋｉｎｇ ｌｏｏｐ）に対しては、サ
イクルの数は１６０の程度である。これが制限になって、位相ロック・ループは
いくらでも高速で周波数を変化することができると云うわけにはゆかない。
【００１０】 周波数変化の具体例を説明する。位相ロック・ループ１００がＮ＝３９３７で
以てロックされていると仮定する。出力周波数が９４４．８８ＭＨｚであり、基
準周波数１３２が２４０ｋＨｚであり、充電ポンプによって発生された電流が２
．５ｍＡであり、及びＶＣＯ１１０が５０ＭＨｚ／Ｖの利得又は感度を有すると
仮定する。なおまた。Ｒ＝７．５ｋΩ、Ｃ1 ＝３９ｎＦ、及びＣ2 ＝１ｎＦと仮
定する。
【００１１】 Ｎの新値がロードされるとき、それは、一般に基準パルスと同期している。そ
れゆえ、もしＮを４０３７に変化させると、充電ポンプは次の基準サイクルの後
約１０５．８ｎｓの間活性である。と云うのは、ＶＣＯが先行サイクル中９４４
．８８ＭＨｚで依然運転しているからである。図５を見られたい。これは、０．
１６０ラジアンの位相誤差及び充電ポンプの僅か２．５％のデューティサイクル
と解釈される。
【００１２】 過渡挙動を無視すると、ＶＣＯ制御電圧は、一般に、（２．５ＭＡ・１０５．
８ｎＳ）／４０ｎＦ＝６．６１ｍＶだけ高くなる。これは、９４４．８８＋（０
. ００６６１Ｖ・１５ＭＨｚ／Ｖ）＝９４４．９８ＭＨｚに等しい。もう一度過
渡を無視すると、ｆVCO／Ｎパルスが次の比較サイクルで約（１０５．８＋１０
５．４ｎｓ）−２１１．２ｎｓだけ基準パルスから遅れることになる。充電ポン
プのデューティサイクルは大きくなるが、しかし５．１％までに過ぎない。した
がって、充電ポンプは、顕著な位相誤差が出現するに至るまでの時間のほとんど
をオフで通すことになる。位相誤差と時間平均充電ポンプ出力との間に生じる関
係が図６に示されている。
【００１３】 図６のグラフは、図４の一次充電ポンプ２０４及び積分充電ポンプ４０２が、
各々、２つの充電ポンプ、電荷を関連コンデンサ内へ送り込む（すなわち、充電
する又はソースする）正（Ｐ）型充電ポンプと関連コンデンサから電荷を引き出
す（すなわち、放電させる又はシンクする）負（Ｎ）型充電ポンプで実際には形
成される。図６に示された関係は、図７に示された検出器トポロジについて正又
は負方向のどちらかに単調に蓄積する位相誤差に適用する。図７の検出器は、当
業者に周知であり、かつ、例えば、フィリップス・セミコンダクターズ（Ｐｈｉ
ｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）集積回路ＳＡ７０２５によって実施
され、この集積回路はフィリップス・データ・ハンドブック（Ｐｈｉｌｉｐｓ
Ｄａｔａ Ｈａｎｄｂｏｏｋ）ＩＣ１７、フィリップス・セミコンダクターズ、
１９９６、７４４頁に説明されている。図７の回路についてのタイミング図が図
８に示されている。単調性とは、位相／周波数検出器の状態を知ることなくして
は、−πを＋πから明確に区別できないことを意味する。それゆえ、充電ポンプ
が電流をソースするか又はシンクするかどうかは、図７中のフリップフロップが
ｆCVO／Ｎパルスの生起に先行してリセットされているかどうかに依存する。そ
れらフリップフロップの状態がそれらの経歴に依存するから、絶対位相はそれら
のフリップフロップの挙動を予測するには充分でない。
【００１４】 したがって、従来の充電ポンプは、それらが大量の電流をソース又はシンクで
きるように、大形に作られている。その理由は、それらのデューティサイクルが
位相誤差に依存しており、かつ、それゆえ、周波数調節の初期には１００％のず
いぶん下にあるからである。それゆえ、短い利用可能な時間内にＣ1に大量の電
荷を転送するめに、充電ポンプ２０４及び４０２は、一般に大きな電流を流さな
ければならない。大きな電流をソース又はシンクする必要は、位相ロック・ルー
プのコストを高めることがあり及び／又は集積回路位相ロック・ループのダイ寸
法を大きくすることがある。
【００１５】 （発明の要約） したがって、改善された位相ロック・ループ、ループ・フィルタ、及び関連の
方法を提供することが本発明の目的である。
【００１６】 新周波数へ敏速にロックすることができる位相ロック・ループ、ループ・フィ
ルタ、及び関連の方法を提供することが本発明の他の目的である。
【００１７】 過大な充電ポンプを必要とすることなく新周波数へ敏速にロックすることがで
きる位相ロック・ループ、ループ・フィルタ、及び関連の方法を提供することが
本発明のなお他の目的である。
【００１８】 これら及び他の目的は、本発明によれば、位相検出器誤差信号に無関係である
所定時間の間コンデンサを充電する又は放電させるように位相ロック・ループの
ループ・フィルタの積分充電ポンプに強制する積分充電ポンプ・ステアリング・
コントローラによって、提供される。その後、積分充電ポンプ・ステアリング・
コントローラは、位相検出器誤差信号に応答して活性化される。それによって、
ロック時間を短縮することができる一方、充電ポンプの寸法を小さくしかつその
コストを下げる。
【００１９】 本発明は、位相ロック・ループが第１周波数でロック状態にあり、かつそれを
第２周波数にロックすることが望まれるとき、ループ・フィルタに加える又はこ
れから除去する電荷の量を予め決定できることの発見から由来する。特に、ルー
プ・フィルタ内のコンデンサの値、電圧制御発振器の利得、及び所望周波数変化
の大きさは全て既知であるから、ループ・フィルタに加える又はこれから除去す
る電荷の量を予め決定することができる。したがって、積分充電ポンプを活性化
するのに誤差信号に依存するよりはむしろ、積分充電ポンプを或る時間間隔の間
活性化してループ・フィルタに必要量の電荷を加える又はこれから除去する。そ
の後、積分充電ポンプの独立制御を終了させ、かつ充電ポンプを誤差信号によっ
て制御させ、そうすることにより位相ロック・ループはロックすることができる
。これに代えて、積分充電ポンプを、その後、不活性化することができる。
【００２０】 本発明による位相ロック・ループは、制御発振器を含み、この発振器は周波数
制御入力信号に応答して、出力周波数を発生する。プログラマブル分周器が分周
器制御入力と前記出力周波数とに応答性であって、分周器制御入力に応答して出
力周波数を分周しかつそれによって分周信号を発生する。位相検出器が分周信号
と基準周波数信号とに応答性であって、分周信号と基準周波数信号とを比較しか
つそれによって誤差信号を発生する。ループ・フィルタが誤差信号をフィルタし
かつそれによって周波数制御入力信号を発生する。
【００２１】 ループ・フィルタは抵抗器及びコンデンサを含む積分器、コンデンサを充電す
る又は放電させる積分充電ポンプ、及び積分充電ポンプ・ステアリング・コント
ローラを含む。積分充電ポンプ・ステアリング・コントローラは、誤差信号に無
関係である所定時間の間コンデンサを充電する又は放電させるように積分充電ポ
ンプに強制する。その後、積分充電ポンプ・ステアリング・コントローラは積分
充電ポンプを不活性化する又は積分充電ポンプが誤差信号に応答して活性化され
ることを許し、よって位相ロック・ループはロックすることができる。上記所定
時間は、充電ポンプが供給することができる電流を使用してコンデンサ内へ電流
をソース又はシンクするために必要とされる位相比較器のサイクルの数に基づく
ことができる。
【００２２】 本発明の好適実施例では、積分充電ポンプ・ステアリング・コントローラは、
積分充電ポンプに接続されたカウンタ、誤差信号に無関係である所定時間を表す
カウンタ値で以てカウンタをロードする回路、及びカウンタが誤差信号に無関係
である所定時間の間カウントしそれによってこの所定時間の間コンデンサを充電
する又は放電させるように積分充電ポンプに強制すると云うように、カウンタを
活性化する回路を含む。カウンタは、好適には、カウンタ値から零へカウント・
ダウンしそれによって所定時間の間積分充電ポンプを活性化する減分カウンタ（
ｄｅｃｒｅｍｅｎｔｉｎｇ ｃｏｕｎｔｅｒ）である。
【００２３】 本発明の他の態様によれば、積分充電ポンプは、コンデンサを充電する正積分
充電ポンプ及びコンデンサを放電させる負積分充電ポンプを含む。積分充電ポン
プ・ステアリング・コントローラは、誤差信号に無関係である所定時間の間正積
分充電ポンプと負積分充電ポンプとのうちの１つを活性化する。特に、正積分充
電ポンプと負積分充電ポンプとのうちの１つを動作可能にする回路が備わる。積
分充電ポンプ・ステアリング・コントローラは、誤差信号に無関係である所定時
間の間正積分充電ポンプと負積分充電ポンプとのうちの動作可能にされた１つを
活性化する。
【００２４】 本発明の好適実施例では、積分充電ポンプ・ステアリング・コントローラは、
符号ビット及び複数の絶対値ビットを含む数を記憶するレジスタを含む。符号ビ
ットは、正積分充電ポンプと負積分充電ポンプとのうちの１つを動作可能にする
回路に接続される。複数の絶対値ビットは、カウンタに接続される。それゆえ、
周波数間の差の符号がコンデンサを充電する又は放電させる必要があるかどうか
決定することになり、かつ正充電ポンプと負充電ポンプとのうちの適当な１つが
所定時間の間活性化されることになる。
【００２５】 ループ・フィルタは、積分器と並列に接続された第２コンデンサをまた含むこ
とがある。所定時間は、下記の関係：
【００２６】
【数５】
【００２７】 によって決定される。ここにｔは所定時間であり、ｆ2は所望出力周波数であり
、ｆ1は現在出力周波数であり、ＫVCOは制御発振器の感度定数であり、Ｉiは積
分充電ポンプによって発生される電流であり、Ｃ1は第１（積分器）コンデンサ
の値であり、及びＣ2は第２コンデンサの値である。これに代えて、電圧制御発
振器感度、積分充電ポンプによって発生される電流、及びコンデンサ値は既知で
あるから、これらの値を全て定数に変換することができ、それであるから所定時
間は、
【００２８】
【数６】
【００２９】 によって決定することができ、ここにｔは所定時間であり、ＮM2は新分周器制御
入力値であり、ＮM1は現在分周器制御入力値であり、及びｚは定数である。
【００３０】 したがって、積分充電ポンプの開ループ制御が施される。積分充電ポンプが所
定時間の間活性化され、ポンプは必要とされる電荷を注入し又は除去することが
でき、かつ所定時間は誤差信号に無関係である。それによって充電ポンプのより
大量のデューティ信号（ｄｕｔｙ ｓｉｇｎａｌ）が使用され、かつ充電ポンプ
の寸法を小さくすることができる。位相ロック・ループに対する整定時間もまた
短縮することができる。本発明は、ループ・フィルタの一次充電ポンプに適用す
ることもまたできる。関連する方法もまた提供される。
【００３１】 （好適実施例の詳細な説明） 本発明を、添付図面を参照して以下に更に詳細に説明する。これらの図面には
本発明の好適実施が示されている。しかしながら、この発明は、多くの異なった
形で実施することもでき、かつ本明細書に記載された実施例に限定されると解釈
するべきではない。むしろこれらの実施例は、この開示が徹底しておりかつ完全
であり、かつ本発明の範囲を当業者に充分に伝えると云うように、与えられる。
同様の符号は、全体を通して同様の素子を指示する。
【００３２】 図９を参照して、本発明によるループ・フィルタを説明する。図９に示された
ように、ループ・フィルタ９４０は積分器９０２を含み、積分器は抵抗器Ｒ及び
コンデンサＣ1 を含む。第２コンデンサＣ2 が積分器９０２に並列に接続される
ことがある。ループ・フィルタ９４０は、周波数制御入力信号１１２を発生する
。ループ・フィルタ９４０はまた一次充電ポンプ９０４を含み、この充電ポンプ
は誤差信号１３４に応答して一次充電ポンプ電流ＩPを発生する。
【００３３】 ループ・フィルタ９４０はまた、積分充電ポンプ・ステアリング・コントロー
ラ９５０を含む。積分充電ポンプ・ステアリング・コントローラ９５０は、誤差
信号１３４に無関係である所定時間の間積分充電ポンプ電流Ｉi を発生するよう
に積分充電ポンプ９１０に強制する。所定時間は、現存する出力周波数、所望新
出力周波数、及びＲ、Ｃ1、Ｃ2、及びＩiの既知の値の関数として予め計算され
る。したがって、積分充電ポンプ９１０は、コンデンサＣ1を充電する又は放電
させるのに充分である所定時間の間オンに強制される。これが路（ｒａｉｌ）飽
和を回避しかつ位相ロック・ループを敏速に整定させることができる。
【００３４】 所定時間後、積分充電ポンプ・ステアリング・コントローラは、充電ポンプ９
１０を不活性化してよい。これに代えて、図４に関連して既に説明したように、
積分充電ポンプ９１０を誤差信号１３４に再び接続してもよい。
【００３５】 図１０は、図９の積分充電ポンプ・ステアリング・コントローラ９５０の実施
例のブロック線図である。図１０に示されたように、積分充電ポンプ・ステアリ
ング・コントローラ９５０は、積分充電ポンプ９１０に接続されたカウンタ１０
１０、及び誤差信号に無関係である所定時間を表すカウンタ値で以てカウンタを
ロードする回路を含む。それゆえ、カウンタは、それが誤差信号に無関係である
所定時間の間カウントすると云うように活性化され、それによって所定時間の間
コンデンサを充電する又は放電させるように積分充電ポンプを活性化する。好適
には、カウンタは、カウンタ値から零へカウント・ダウンし、それによって所定
時間の間オンに積分充電ポンプに強制する減分カウンタである。
【００３６】 図１０をなお参照すると、積分充電ポンプ９１０は、好適には、コンデンサＣ 1 を充電する正積分充電ポンプ９１０Ｐ及びコンデンサＣ1を放電させる負積分充
電ポンプ９１０Ｎを含む。したがって、積分充電ポンプ・ステアリング・コント
ローラ９５０は、所定時間の間正積分充電ポンプ９１０Ｐと負積分充電ポンプ９
１０Ｎとのうちの１つを活性化する。
【００３７】 更に具体的には、積分充電ポンプ・ステアリング・コントローラ９５０は、符
号ビット１０２０ａ及び複数の絶対値ビット１０２０ｂを含む数を記憶するレジ
スタ１０２０を含む。複数の上位アドレス・ビット１０２０ｃがまた記憶される
。ストローブ信号に応答して、符号ビット１０２０ａがフリップフロップ１０４
０内へロードされて、符号ビット信号１０５０を発生し、この信号が論理１０６
０を使用して正積分充電ポンプ９１０Ｐと負積分充電ポンプ９１０Ｎとのうちの
１つを選択する。絶対値ビット１０２０ｂをカウンタ１０１０内にロードしかつ
カウンタが零へ減分することを許すことによって、正積分充電ポンプ９１０Ｐと
負積分充電ポンプ９１０Ｎとのうちの活性化された１つが、絶対値ビット１０２
０ｂによって与えられた所定時間期間の間オンに強制される。カウンタ１０１０
が非零である限り、ＮＯＲゲート１０７０が、論理回路１０６０を使用して、正
積分充電ポンプ９１０Ｐと負積分充電ポンプ９１０Ｎとのうちの選択された１つ
を活性化することになる。
【００３８】 レジスタ１０２０に記憶された数の上位アドレス・ビット１０２０ｃは、アド
レス論理１１００、フリップフロップ１１２０、１１３０、及びゲート１１４０
、１１５０によって使用されて、カウンタ１０１０の動作及び符号ビット・フリ
ップフロップ１０４０の動作を制御する。特に、アドレス論理１１００は、コン
トローラ９５０が他のチップへ及び／又はその合成器チップの他のセクションへ
意図された命令を無視することを許す。コントローラは、アドレス・ビット１０
２０ｃが適正にセットされている場合に限り、レジスタ１０２０内のデータに応
答する。これは、反転入力及び非反転入力を備えたＡＮＤゲートの使用を通して
完遂されることがある。アドレス論理１１００の出力は、正しいアドレス入力１
０２０ｃがデータ・レジスタ１０２０内で利用可能である場合に限り、高である
。
【００３９】 フリップフロップ１１２０は、ストローブ信号が出現するまではコントローラ
９５０が正しいアドレス・ビット上で活性になるのを防止する。
【００４０】 フリップフロップ１１３０は、ゲート１１４０と一緒に動作して、カウンタの
ローディングを基準クロック正指向縁（ｐｏｓｉｔｉｖｅ ｇｏｉｎｇ ｅｄｇ
ｅ）と同期させる。これが、ストローブ事象とその後の正クロック縁との間の時
間上の関係と独立に、カウンタ１０１０を終端カウント（この場合は全零）へ減
分するために要する時間が一貫していることを許す。それゆえ、ゲート１１４０
の出力は、次の一連の条件が満たされるまでは論理高へ指向することはない。す
なわち、
【００４１】 １．正しいアドレスがデータ・レジスタ１０２０の高位ビット１０２０ｃに出
現している。
【００４２】 ２．ストローブ信号が正指向縁を有して、フリップフロップ１１２０をセット
し、かつ論理高に留まる。
【００４３】 ３．基準クロックが正指向縁を有して、フリップフロップ１１３０をセットす
る。
【００４４】 ゲート１０４０の正指向遷移がデータをステアリング・カウンタ１０１０内に
ラッチして、ゲート１０７０の出力を高へ指向させる。ゲート１０７０の論理高
出力は、全零の終端カウントが達成されるまでカウンタへクロック信号を通過さ
せるようにゲート１１５０を動作可能にする。終端カウントが達成された時点で
、ゲート１０７０は、零出力論理レベルへ復帰して、ゲート１１５０をシャット
・オフする。
【００４５】 所定値が次の式によって決定されることがある。
【００４６】
【数７】
【００４７】 ここにｔは所定時間であり、ｆ2は所望出力周波数であり、ｆ1は現在出力周波
数であり、ＫVCOは制御発振器の感度定数であり、Ｉiは積分充電ポンプによって
発生される電流であり、Ｃ1は第１（積分器）コンデンサの値であり、及びＣ2は
第２コンデンサの値である。式１の符号は、符号ビット１０２０ａ内へロードさ
れることになり、かつ充電ポンプが電流をソースする又はシンクすることを必要
とするかどうかに基づいて決定されることになる。カウンタ１０１０内へロード
される数は、位相ロック・ループをプログラムするために使用されるマイクロコ
ントローラによって計算することができる。もし基準クロックがカウンタを減分
するように使用されるならば、カウンタ内へロードされる数は、次の通りである
。
【００４８】
【数８】
【００４９】 ここにＮcountはカウンタ内へロードされる数であり、及びｆclkは基準クロッ
ク周波数である。この数を現在分周値と先行分周値及び初期電力投入の際位相ロ
ック・ループ内へロードされる定ケスール値（ｃｏｎｓｔａｎｔ ｓｃａｌｉｎ
ｇ ｖａｌｕｅ）に基づいて決定するために、位相ロック・ループ内に論理を含
むこともまた可能である。これで以て、周波数が変化する各度に語（ｗｏｒｄ）
を余計にロードしなけれはならないことをマイクロコントローラに回避させるこ
ともできる。合成器は、次の式からカウンタ数を決定することができる。
【００５０】
【数９】
【００５１】 ここにＮM2は新分周器制御入力値であり、ＮM1は現在周波器制御入力値であり
、及びｚは電力投入の際に合成器内へロードされるスケール率（ｓｃａｌｉｎｇ
ｆａｃｔｏｒ）である。ｚは、次の式によって決定することができる。
【００５２】
【数１０】
【００５３】 ここにＫVCOは電圧制御発振器の感度であり及びＮREFは基準分周器値である。
それゆえ、時間ｔは、所望分周器制御入力値と現存する分周器制御入力値との間
の差に定数を乗じたものによって決定することができる。
【００５４】 本発明による積分充電ポンプ・ステアリング制御の２つの極端な例を提示する
。二重モード（アナログ／ディジタル）セルラ無線電話では、位相ロック・ルー
プが２つの極端に直面することがある。最も困難な周波数変化は、ＶＣＯがＰＣ
Ｓ（ディジタル）モードで送信と受信との間で行う３５．０４ＭＨｚのジャンプ
（ｊｕｍｐ）に絡むことがある。位相ロック・ループは、この調節を僅か１．７
ｍｓ内に行わなければならないと云ってよい。もし８ビットがこの範囲をカバー
するために使用されるならば、１３７．４１ｋＨｚのステアリング・ステップ解
像度が与えられる。これは、ループ・フィルタ及びＶＣＯ内に期待された裕度が
与えられるならば、充分過ぎるはずである。１９．４４ＭＨｚのクロック基準を
使用すると、カウンタは１３．１μｓ、つまり約３位相検出器基準サイクルの間
活性であることになる。ただし、２４０ｋＭｚの位相検出器基準周波数を仮定す
る。そうすると、位相ロック・ループは、約１．６９ｍｓ内に正確周波数に合わ
せなければならないことになる。
【００５５】 ４０ｎＦのキャパシタンス及び７５ＭＨｚ／ＶのＫVCOを有するループに対し
て、積分充電ポンプは、ＶＣＯを１３．１μｓ内に３５ＭＨｚ運動させるように
ループに充分な電荷を転送するためには１．４２ｍＡをソース／シンクするべき
である。これは、積分充電ポンプに一般に使用されるよりは実質的に少ない。積
分充電ポンプは一般にはそれがソースしなければならない大量の電流のために全
ダイ・エリヤの大きなパーセンテージを占めるから、ダイ・エリヤは、たとえ回
路が追加されても節約されると云ってよい。
【００５６】 他の極端は、ＶＣＯをＰＣＳ受信帯域幅の頂上からＡＭＰＳ（アナログ）帯域
幅の底へ同調させることであると云ってよい。現在周波数方式では、これは１４
１．３９ＭＨｚのジャンプに絡む。ステップ寸法を上記に定義したものとすれば
、もしカウンタがこのギャップをスパン（ｓｐａｎ）するものとすれば、２ビッ
トが余計に必要とされ、合計１０ビットとなる。１９．４４ＭＨｚクロックを使
用すると、カウンタは最長５２．６μｓの間活性であることになる。
【００５７】 したがって、ＶＣＯをその新周波数に接近して（すなわち、整定帯域幅内に）
ステアするために充分に長い期間中充電ポンプをオンに留めるように強制するこ
とによって、法外に大きい充電ポンプを必要とすることなく、ＶＣＯの高速スイ
ッチングを施すこともできる。一次充電ポンプ及び積分充電ポンプを共に、コン
デンサ値の比に基づいて、充電ポンプ・ステアリング制御を使用して制御するこ
とができることは、当業者ならば判る。これに代えて、一次充電ポンプが、例え
ば、図７に示されたように従来式に制御されてもよく、かつ積分充電ポンプが図
１０に示されたように制御されてもよい。
【００５８】 図面及び明細書に、本発明の典型的好適実施例が開示されており及び、特定の
用語が採用されているが、それらは総称的及び説明的意味でのみ使用されており
かつ限定目的のために使用されてはいない。本発明の範囲は、前掲の特許請求の
範囲に記載されている。
【図面の簡単な説明】
【図１】 位相ロック・ループを含む従来のディジタル周波数合成器の概略ブロック図で
ある。
【図２】 位相ロック・ループ用従来のループ・フィルタの概略ブロック図である。
【図３】 位相ロック・ループ用従来のループ・フィルタの概略ブロック図である。
【図４】 位相ロック・ループ用従来のループ・フィルタの概略ブロック図である。
【図５】 位相ロック・ループの従来の位相検出器についてのタイミング図である。
【図６】 位相誤差に対する従来の位相検出器出力を示すグラフ図である。
【図７】 従来の位相検出器のブロック図である。
【図８】 図７の位相検出器についてのタイミング図である。
【図９】 本発明による充電ポンプ・ステアリング・コントローラを含むループ・フィル
タの概略ブロック図である。
【図１０】 本発明による積分充電ポンプ・ステアリング・コントローラの実施例のブロッ
ク図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年７月１４日（１９９９．７．１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【数１】 によって決定され、 ここにｔは前記所定時間であり、ｆ2は所望出力周波数であり、ｆ1は現在出力
周波数であり、ＫVCOは制御発振器の感度定数であり、Ｉiは前記積分充電ポンプ
によって発生される電流であり、Ｃ1は前記コンデンサの値であり、及びＣ2は前
記第２コンデンサの値である 位相ロック・ループ。
【数２】 によって決定され、 ここにｔは前記所定時間であり、ＮM2は新分周器制御入力値であり、ＮM1は現
在周波器制御入力値であり、及びｚは定数である 位相ロック・ループ。
【請求項９】 請求項４記載の位相ロック・ループにおいて、前記積分充電
ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
間前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つを活性化し、か
つその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つが前記誤
差信号に応答して活性化されることを許す位相ロック・ループ。
【請求項１０】 位相ロック・ループの誤差信号（１３４）をフィルタしそ
れによって位相ロック・ループ用周波数制御入力信号（１１２）を発生するルー
プ・フィルタ（１４０）であって、該ループ・フィルタが、抵抗器（Ｒ）とコン
デンサ（Ｃ１）とを含む積分器（２０２）と、前記コンデンサを充電する又は放
電させる積分充電ポンプ（９１０）とを包含する前記ループ・フィルタであって
、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制し、かつその後前記積分充電ポンプが前
記誤差信号に応答して活性化されることを許す積分充電ポンプ・ステアリング・
コントローラ（９５０） を特徴とするループ・フィルタ。
【請求項１１】 請求項１０記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが 前記積分充電ポンプに接続されたカウンタ（１０１０）と、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
積分充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含むループ・フィルタ。
【請求項１２】 請求項１１記載のループ・フィルタにおいて、前記カウン
タが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間
前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制する
減分カウンタであるループ・フィルタ。
【請求項１３】 請求項１０記載のループ・フィルタにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプ（９１０Ｐ
）と前記コンデンサを放電させる負積分充電ポンプ（９１０Ｎ）とを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つ
を活性化する ループ・フィルタ。
【請求項１４】 請求項１１記載のループ・フィルタにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプ（９１０Ｐ
）と前記コンデンサを放電させる負積分充電ポンプ（９１０Ｎ）とを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記正積分充電ポンプと
前記負積分充電ポンプとのうちの１つを動作可能にする回路を更に含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
ある前記所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの
前記動作可能にされた１つを活性化する ループ・フィルタ。
【請求項１５】 請求項１４記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが 符号ビット（１０２０ａ）と複数の絶対値ビット（１０２０ｂ）とを含む数を
記憶するレジスタ（１０２０） を更に含み、 前記符号ビットが前記正積分充電ポンプと前記負積分充電ポンプとのうちの１
つを動作可能にする前記回路（１０６０）に接続され、 前記複数の絶対値ビットが前記カウンタに接続される ループ・フィルタ。
【請求項１６】 請求項１０記載のループ・フィルタであって、前記積分器
と並列に第２コンデンサを更に含み、かつ前記所定時間が
【数３】 によって決定され、 ここにｔは前記所定時間であり、ｆ2は所望出力周波数であり、ｆ1は現在出力
周波数であり、ＫVCOは制御発振器の感度定数であり、Ｉiは前記積分充電ポンプ
によって発生される電流であり、Ｃ1は前記コンデンサの値であり、及びＣ2は前
記第２コンデンサの値である ループ・フィルタ。
【請求項１７】 請求項１０記載のループ・フィルタにおいて、前記所定時
間が
【数４】 によって決定され、 ここにｔは前記所定時間であり、ＮM2は新分周器制御入力値であり、ＮM1は現
在周波器制御入力値であり、及びｚは定数である ループ・フィルタ。
【請求項１８】 請求項１４記載のループ・フィルタにおいて、前記積分充
電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つを活性化し、
かつその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つが前記
誤差信号に応答して活性化されることを許すループ・フィルタ。
【請求項１９】 周波数制御入力信号（１１２）に応答性であって出力周波
数（１１４）を発生する制御発振器（１１０）と、分周器制御入力（１２２）と
前記出力周波数とに応答性であって、前記分周器制御入力に応答して前記出力周
波数を分周しかつそれによって分周信号（１２４）を発生するプログラマブル分
周器（１２０）と、前記分周信号と基準周波数信号（１３２）とに応答性であっ
て前記分周信号と前記基準周波数信号とを比較しかつそれによって誤差信号（１
３４）を発生する位相検出器（１３０）と、前記誤差信号をフィルタしかつそれ
によって前記周波数制御入力信号を発生するループ・フィルタ（１４０）であっ
て、抵抗器（Ｒ）とコンデンサ（Ｃ１）とを含む積分器（２０２）と、前記コン
デンサを充電する又は放電させる充電ポンプ（９１０）とを含む前記ループ・フ
ィルタとを含む位相ロック・ループを制御する方法であって、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
させるように前記充電ポンプに強制し（９５０）、かつ、次いで、その後前記充
電ポンプが前記誤差信号に応答して活性化されることを許す ことを特徴とする 方法。
【請求項２０】 請求項１９記載の方法において、前記強制するステップが 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以てカウンタ（
１０１０）をロードするステップと、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントすると
云うように前記カウンタを活性化するステップと、 前記カウンタに応答して前記所定時間の間前記コンデンサを充電する又は放電
させるように前記積分充電ポンプに強制するステップと を含む方法。
【請求項２１】 請求項２０記載の方法において、前記カウンタを前記活性
化するステップが前記カウンタ値から零へカウント・ダウンしそれによって前記
所定時間の間前記コンデンサを充電する又は放電させるように前記積分充電ポン
プに強制するために前記カウンタを減分するステップを含む方法。
【請求項２２】 請求項１９記載の方法において、前記積分充電ポンプが前
記コンデンサを充電する正積分充電ポンプ（９１０Ｐ）と前記コンデンサを放電
させる負積分充電ポンプ（９１０Ｎ）とを含み、前記強制するステップが 前記誤差信号に無関係である前記所定時間の間前記正積分充電ポンプと前記負
積分充電ポンプとのうちの１つをオンに強制するステップを含む 方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】 したがって、従来の充電ポンプは、それらが大量の電流をソース又はシンクで
きるように、大形に作られている。その理由は、それらのデューティサイクルが
位相誤差に依存しており、かつ、それゆえ、周波数調節の初期には１００％のず
いぶん下にあるからである。それゆえ、短い利用可能な時間内にＣ1に大量の電
荷を転送するめに、充電ポンプ２０４及び４０２は、一般に大きな電流を流さな
ければならない。大きな電流をソース又はシンクする必要は、位相ロック・ルー
プのコストを高めることがあり及び／又は集積回路位相ロック・ループのダイ寸
法を大きくすることがある。 １９９４年５月４日付、欧州特許出願ＥＰ ０ ５９５ ７８７ Ａ（日本電
気株式会社）は、発振周波数の分周周波数を基準周波数と比較する位相比較器か
らの信号に応答して低域通過フィルタを連続的に励振するコントローラを含む位
相ロック・ループ回路を開始している。低域通過フィルタは、分周周波数が基準
周波数と等しくなるように、電圧制御発振器に普通の変化率（ｃｈａｎｇｉｎｇ
ｒａｔｅ）よりも高い変化率を有する制御電圧を供給する。その結果、分周比
を変化するとき、ロックアップ時間（ｌｏｃｋ−ｕｐ ｔｉｍｅ）が充分に短縮
される。 １９８５年１２月３１日付、Ｏ・ルールケ（Ｏ’Ｒｏｕｒｋｅ）他への米国特
許第４，５６２，４１１号は、ループ・フィルタ・コンデンサを所望ＶＣＯ制御
電圧に接近した電圧へ充電する又は放電させることによる位相ロック・ループの
事前位置決め（ｐｒｅｐｏｓｉｔｉｏｎｉｎｇ）が電流ポンプの追加によって敏
速に完遂されることを説明している。ＶＣＯ制御電圧に相当する同調電圧に応答
性の電流ポンプは、コンデンサを充電する又は放電させる高電流パルス（ｐｌｕ
ｓｅ ｏｆ ｈｉｇｈ ｒａｔｅ ｃｕｒｒｅｎｔ）を供給する。コンデンサが
所望電圧を達成することを保証するのに充分な長さのものであるこの電流パルス
は、位相検出器に応答性であるループ充電ポンプの貢献に道を切り開く（ｓｗａ
ｍｐ ｏｕｔ）。動作不能にされているとき、電流ポンプはループ・コンデンサ
に対して仮想開放回路として現れ、それであるから電流ポンプを通して電流漏れ
は起こらない。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 5J106 AA04 BB10 CC01 CC21 CC41 CC53 DD02 DD32 DD39 DD42 DD43 GG07 GG15 HH03 JJ04 KK03 KK38 LL04 PP03 QQ09 SS02

Claims (44)

    【特許請求の範囲】
  1. 【請求項１】 周波数制御入力信号に応答性であって出力周波数を発生する
    制御発振器と、 分周器制御入力と前記出力周波数とに応答性であって、前記分周器制御入力に
    応答して前記出力周波数を分周しかつそれによって分周信号を発生するプログラ
    マブル分周器と、 前記分周信号と基準周波数信号とに応答性であって前記分周信号と前記基準周
    波数信号とを比較しかつそれによって誤差信号を発生する位相検出器と、 前記誤差信号をフィルタしかつそれによって前記周波数制御入力信号を発生す
    るループ・フィルタであって、 抵抗器とコンデンサとを含む積分器と、 前記コンデンサを充電する又は放電させる積分充電ポンプと、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
    させるように前記積分充電ポンプに強制する積分充電ポンプ・ステアリング・コ
    ントローラと を含む前記ループ・フィルタと を包含する位相ロック・ループ。
  2. 【請求項２】 請求項１記載の位相ロック・ループにおいて、前記積分充電
    ポンプ・ステアリング・コントローラが 前記積分充電ポンプに接続されたカウンタと、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
    タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
    によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
    積分充電ポンプに強制すると云うように、前記カウンタを活性化する回路と を含む位相ロック・ループ。
  3. 【請求項３】 請求項２記載の位相ロック・ループにおいて、前記カウンタ
    が前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間前
    記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制する減
    分カウンタである位相ロック・ループ。
  4. 【請求項４】 請求項１記載の位相ロック・ループにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプと前記コン
    デンサを放電させる負積分充電ポンプとを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
    ある所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つ
    を活性化する 位相ロック・ループ。
  5. 【請求項５】 請求項２記載の位相ロック・ループにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプと前記コン
    デンサを放電させる負積分充電ポンプとを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記正積分充電ポンプと
    前記負積分充電ポンプとのうちの１つを動作可能にする回路を更に含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
    ある前記所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの
    前記動作可能にされた１つを活性化する 位相ロック・ループ。
  6. 【請求項６】 請求項５記載の位相ロック・ループにおいて、前記積分充電
    ポンプ・ステアリング・コントローラが 符号ビットと複数の絶対値ビットとを含む数を記憶するレジスタ を更に含み、 前記符号ビットが前記正積分充電ポンプと前記負積分充電ポンプとのうちの１
    つを動作可能にする前記回路に接続され、 前記複数の絶対値ビットが前記カウンタに接続される 位相ロック・ループ。
  7. 【請求項７】 請求項１記載の位相ロック・ループにおいて、前記ループ・
    フィルタが前記積分器と並列に第２コンデンサを更に含み、かつ前記所定時間が 【数１】 によって決定され、 ここにｔは前記所定時間であり、ｆ2は所望出力周波数であり、ｆ1は現在出力
    周波数であり、ＫVCOは制御発振器の感度定数であり、Ｉiは前記積分充電ポンプ
    によって発生される電流であり、Ｃ1は前記コンデンサの値であり、及びＣ2は前
    記第２コンデンサの値である 位相ロック・ループ。
  8. 【請求項８】 請求項１記載の位相ロック・ループにおいて、前記所定時間
    が 【数２】 によって決定され、 ここにｔは前記所定時間であり、ＮM2は新分周器制御入力値であり、ＮM1は現
    在周波器制御入力値であり、及びｚは定数である 位相ロック・ループ。
  9. 【請求項９】 請求項１記載の位相ロック・ループにおいて、前記積分充電
    ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
    間前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制し
    、かつその後前記積分充電ポンプが前記誤差信号に応答して活性化されることを
    許す位相ロック・ループ。
  10. 【請求項１０】 請求項４記載の位相ロック・ループにおいて、前記積分充
    電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
    の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つを活性化し、
    かつその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つが前記
    誤差信号に応答して活性化されることを許す位相ロック・ループ。
  11. 【請求項１１】 周波数制御入力信号に応答性であって出力周波数を発生す
    る制御発振器と、 分周器制御入力と前記出力周波数とに応答性であって、前記分周器制御入力に
    応答して前記出力周波数を分周しかつそれによって分周信号を発生するプログラ
    マブル分周器と、 前記分周信号と基準周波数信号とに応答性であって前記分周信号と前記基準周
    波数信号とを比較しかつそれによって誤差信号を発生する位相検出器と、 前記誤差信号をフィルタしかつそれによって前記周波数制御入力信号を発生す
    るループ・フィルタであって、 コンデンサと、 前記コンデンサを充電する又は放電させる充電ポンプと、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
    させるように前記充電ポンプに強制する充電ポンプ・ステアリング・コントロー
    ラと を含む前記ループ・フィルタと を包含する位相ロック・ループ。
  12. 【請求項１２】 請求項１１記載の位相ロック・ループにおいて、前記充電
    ポンプ・ステアリング・コントローラが 前記充電ポンプに接続されたカウンタと、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
    タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
    によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
    充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含む位相ロック・ループ。
  13. 【請求項１３】 請求項１２記載の位相ロック・ループにおいて、前記カウ
    ンタが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の
    間前記コンデンサを充電する又は放電させるように前記充電ポンプに強制する減
    分カウンタである位相ロック・ループ。
  14. 【請求項１４】 請求項１１記載の位相ロック・ループにおいて、 前記充電ポンプが前記コンデンサを充電する正充電ポンプと前記コンデンサを
    放電させる負充電ポンプとを含み、 前記充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である
    所定時間の間前記正充電ポンプと前記負充電ポンプとのうちの１つを活性化する
    位相ロック・ループ。
  15. 【請求項１５】 請求項１２記載の位相ロック・ループにおいて、 前記充電ポンプが前記コンデンサを充電する正充電ポンプと前記コンデンサを
    放電させる負充電ポンプとを含み、 前記充電ポンプ・ステアリング・コントローラが前記正充電ポンプと前記負充
    電ポンプとのうちの１つを動作可能にする回路を更に含み、 前記充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である
    前記所定時間の間前記正充電ポンプと前記負充電ポンプとのうちの前記動作可能
    にされた１つを活性化する 位相ロック・ループ。
  16. 【請求項１６】 請求項１５記載の位相ロック・ループにおいて、前記充電
    ポンプ・ステアリング・コントローラが 符号ビットと複数の絶対値ビットとを含む数を記憶するレジスタ を更に含み、 前記符号ビットが前記正充電ポンプと前記負充電ポンプとのうちの１つを動作
    可能にする前記回路に接続され、 前記複数の絶対値ビットが前記カウンタに接続される 位相ロック・ループ。
  17. 【請求項１７】 請求項１１記載の位相ロック・ループにおいて、前記充電
    ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
    間前記コンデンサを充電する又は放電させるように前記充電ポンプに強制し、か
    つその後前記充電ポンプが前記誤差信号に応答して活性化されることを許す位相
    ロック・ループ。
  18. 【請求項１８】 請求項１４記載の位相ロック・ループにおいて、前記充電
    ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の
    間前記正充電ポンプと前記負充電ポンプとのうちの１つを活性化し、かつその後
    前記正充電ポンプと前記負充電ポンプとのうちの１つが前記誤差信号に応答して
    活性化されることを許す位相ロック・ループ。
  19. 【請求項１９】 位相ロック・ループの誤差信号をフィルタしそれによって
    位相ロック・ループ用周波数制御入力信号を発生するループ・フィルタであって
    、 抵抗器とコンデンサとを含む積分器と、 前記コンデンサを充電する又は放電させる積分充電ポンプと、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
    させるように前記積分充電ポンプに強制する積分充電ポンプ・ステアリング・コ
    ントローラと を包含するループ・フィルタ。
  20. 【請求項２０】 請求項１９記載のループ・フィルタにおいて、前記積分充
    電ポンプ・ステアリング・コントローラが 前記積分充電ポンプに接続されたカウンタと、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
    タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
    によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
    積分充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含むループ・フィルタ。
  21. 【請求項２１】 請求項２０記載のループ・フィルタにおいて、前記カウン
    タが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間
    前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制する
    減分カウンタであるループ・フィルタ。
  22. 【請求項２２】 請求項１９記載のループ・フィルタにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプと前記コン
    デンサを放電させる負積分充電ポンプとを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
    ある所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つ
    を活性化する ループ・フィルタ。
  23. 【請求項２３】 請求項２０記載のループ・フィルタにおいて、 前記積分充電ポンプが前記コンデンサを充電する正積分充電ポンプと前記コン
    デンサを放電させる負積分充電ポンプとを含み、 前記積分充電ポンプ・ステアリング・コントローラが前記正積分充電ポンプと
    前記負積分充電ポンプとのうちの１つを動作可能にする回路を更に含み、 前記積分充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係で
    ある前記所定時間の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの
    前記動作可能にされた１つを活性化する ループ・フィルタ。
  24. 【請求項２４】 請求項２３記載のループ・フィルタにおいて、前記積分充
    電ポンプ・ステアリング・コントローラが 符号ビットと複数の絶対値ビットとを含む数を記憶するレジスタ を更に含み、 前記符号ビットが前記正積分充電ポンプと前記負積分充電ポンプとのうちの１
    つを動作可能にする前記回路に接続され、 前記複数の絶対値ビットが前記カウンタに接続される ループ・フィルタ。
  25. 【請求項２５】 請求項１９記載のループ・フィルタであって、前記積分器
    と並列に第２コンデンサを更に含み、かつ前記所定時間が 【数３】 によって決定され、 ここにｔは前記所定時間であり、ｆ2は所望出力周波数であり、ｆ1は現在出力
    周波数であり、ＫVCOは制御発振器の感度定数であり、Ｉiは前記積分充電ポンプ
    によって発生される電流であり、Ｃ1は前記コンデンサの値であり、及びＣ2は前
    記第２コンデンサの値である ループ・フィルタ。
  26. 【請求項２６】 請求項１９記載のループ・フィルタにおいて、前記所定時
    間が 【数４】 によって決定され、 ここにｔは前記所定時間であり、ＮM2は新分周器制御入力値であり、ＮM1は現
    在周波器制御入力値であり、及びｚは定数である ループ・フィルタ。
  27. 【請求項２７】 請求項１９記載のループ・フィルタにおいて、前記積分充
    電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
    の間前記コンデンサを充電する又は放電させるように前記積分充電ポンプに強制
    し、かつその後前記積分充電ポンプが前記誤差信号に応答して活性化されること
    を許すループ・フィルタ。
  28. 【請求項２８】 請求項２３記載のループ・フィルタにおいて、前記積分充
    電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間
    の間前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つを活性化し、
    かつその後前記正積分充電ポンプと前記負積分充電ポンプとのうちの１つが前記
    誤差信号に応答して活性化されることを許すループ・フィルタ。
  29. 【請求項２９】 位相ロック・ループの誤差信号をフィルタしかつそれによ
    って前記位相ロック・ループ用周波数制御入力信号を発生するループ・フィルタ
    であって、 コンデンサと、 前記コンデンサを充電する又は放電させる充電ポンプと、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
    させるように前記充電ポンプに強制する充電ポンプ・ステアリング・コントロー
    ラと を包含するループ・フィルタ。
  30. 【請求項３０】 請求項２９記載のループ・フィルタにおいて、前記充電ポ
    ンプ・ステアリング・コントローラが 前記充電ポンプに接続されたカウンタと、 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以て前記カウン
    タをロードする回路と、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントしそれ
    によって前記所定時間の間前記コンデンサを充電する又は放電させるように前記
    充電ポンプに強制すると云うように前記カウンタを活性化する回路と を含むループ・フィルタ。
  31. 【請求項３１】 請求項３０記載のループ・フィルタにおいて、前記カウン
    タが前記カウンタ値から零へカウント・ダウンしそれによって前記所定時間の間
    前記コンデンサを充電する又は放電させるように前記充電ポンプに強制する減分
    カウンタであるループ・フィルタ。
  32. 【請求項３２】 請求項２９記載のループ・フィルタにおいて、 前記充電ポンプが前記コンデンサを充電する正充電ポンプと前記コンデンサを
    放電させる負充電ポンプとを含み、 前記充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である
    所定時間の間前記正充電ポンプと前記負充電ポンプとのうちの１つを活性化する
    ループ・フィルタ。
  33. 【請求項３３】 請求項３０記載のループ・フィルタにおいて、 前記充電ポンプが前記コンデンサを充電する正充電ポンプと前記コンデンサを
    放電させる負充電ポンプとを含み、 前記充電ポンプ・ステアリング・コントローラが前記正充電ポンプと前記負充
    電ポンプとのうちの１つを動作可能にする回路を更に含み、 前記充電ポンプ・ステアリング・コントローラが前記誤差信号に無関係である
    前記所定時間の間前記正充電ポンプと前記負充電ポンプとのうちの前記動作可能
    にされた１つを活性化する ループ・フィルタ。
  34. 【請求項３４】 請求項３３記載のループ・フィルタにおいて、前記充電ポ
    ンプ・ステアリング・コントローラが 符号ビットと複数の絶対値ビットとを含む数を記憶するレジスタ を更に含み、 前記符号ビットが前記正充電ポンプと前記負充電ポンプとのうちの１つを動作
    可能にする前記回路に接続され、 前記複数の絶対値ビットが前記カウンタに接続される ループ・フィルタ。
  35. 【請求項３５】 請求項２９記載のループ・フィルタにおいて、前記充電ポ
    ンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の間
    前記コンデンサを充電する又は放電させるように前記充電ポンプに強制し、かつ
    その後前記充電ポンプが前記誤差信号に応答して活性化されることを許すループ
    ・フィルタ。
  36. 【請求項３６】 請求項３２記載のループ・フィルタにおいて、前記充電ポ
    ンプ・ステアリング・コントローラが前記誤差信号に無関係である所定時間の間
    前記正充電ポンプと前記負充電ポンプとのうちの１つを活性化し、かつその後前
    記正充電ポンプと前記負充電ポンプとのうちの１つが前記誤差信号に応答して活
    性化されること許すループ・フィルタ。
  37. 【請求項３７】 周波数制御入力信号に応答性であって出力周波数を発生す
    る制御発振器と、分周器制御入力と前記出力周波数とに応答性であって、前記分
    周器制御入力に応答して前記出力周波数を分周しかつそれによって分周信号を発
    生するプログラマブル分周器と、前記分周信号と基準周波数信号とに応答性であ
    って前記分周信号と前記基準周波数信号とを比較しかつそれによって誤差信号を
    発生する位相検出器と、前記誤差信号をフィルタしかつそれによって前記周波数
    制御入力信号を発生するループ・フィルタであって、抵抗器とコンデンサとを含
    む積分器と、前記コンデンサを充電する又は放電させる充電ポンプとを含む前記
    ループ・フィルタとを含む位相ロック・ループを制御する方法であって、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
    させるように前記充電ポンプに強制するステップ を包含する方法。
  38. 【請求項３８】 請求項３７記載の方法において、前記強制するステップが 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以てカウンタを
    ロードするステップと、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントすると
    云うように前記カウンタを活性化するステップと、 前記カウンタに応答して前記所定時間の間前記コンデンサを充電する又は放電
    させるように前記積分充電ポンプに強制するステップと を含む方法。
  39. 【請求項３９】 請求項３８記載の方法において、前記カウンタを前記活性
    化するステップが前記カウンタ値から零へカウント・ダウンしそれによって前記
    所定時間の間前記コンデンサを充電する又は放電させるように前記積分充電ポン
    プに強制するために前記カウンタを減分するステップを含む方法。
  40. 【請求項４０】 請求項３７記載の方法において、前記積分充電ポンプが前
    記コンデンサを充電する正積分充電ポンプと前記コンデンサを放電させる負積分
    充電ポンプとを含み、前記強制するステップが 前記誤差信号に無関係である前記所定時間の間前記正積分充電ポンプと前記負
    積分充電ポンプとのうちの１つをオンに強制するステップを含む 方法。
  41. 【請求項４１】 位相ロック・ループの誤差信号をフィルタしそれによって
    位相ロック・ループ用周波数制御入力信号を発生する前記位相ロック・ループの
    ループ・フィルタを制御する方法であって、前記ループ・フィルタが抵抗器とコ
    ンデンサとを含む積分器と、前記コンデンサを充電する又は放電させる充電ポン
    プとを含み、 前記誤差信号に無関係である所定時間の間前記コンデンサを充電する又は放電
    させるように前記充電ポンプに強制するステップ を包含する方法。
  42. 【請求項４２】 請求項４１記載の方法において、前記強制するステップが 前記誤差信号に無関係である前記所定時間を表すカウンタ値で以てカウンタを
    ロードするステップと、 前記カウンタが前記誤差信号に無関係である前記所定時間の間カウントすると
    云うように前記カウンタを活性化するステップと、 前記カウンタに応答して前記所定時間の間前記コンデンサを充電する又は放電
    させるように前記積分充電ポンプに強制するステップと を含む方法。
  43. 【請求項４３】 請求項４２記載の方法において、前記カウンタを前記活性
    化するステップが前記カウンタ値から零へカウント・ダウンしそれによって前記
    所定時間の間前記コンデンサを充電する又は放電させるように前記積分充電ポン
    プを強制するために前記カウンタを減分するステップを含む方法。
  44. 【請求項４４】 請求項４１記載の方法において、前記充電ポンプが前記コ
    ンデンサを充電する正積分充電ポンプと前記コンデンサを放電させる負積分充電
    ポンプとを含み、前記強制するステップが 前記誤差信号に無関係である前記所定時間の間前記正積分充電ポンプと前記負
    積分充電ポンプとのうちの１つをオンに強制するステップを含む 方法。
JP2000556552A 1997-08-28 1998-08-26 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法 Abandoned JP2002519904A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/919,711 1997-08-28
US08/919,711 US6028905A (en) 1997-08-28 1997-08-28 Charge pump steering systems and methods for loop filters of phase locked loops
PCT/US1998/017652 WO1999010983A1 (en) 1997-08-28 1998-08-26 Charge pump steering systems and methods for loop filters of phase locked loops

Publications (1)

Publication Number Publication Date
JP2002519904A true JP2002519904A (ja) 2002-07-02

Family

ID=25442517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000556552A Abandoned JP2002519904A (ja) 1997-08-28 1998-08-26 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法

Country Status (12)

Country Link
US (1) US6028905A (ja)
EP (1) EP1012982A1 (ja)
JP (1) JP2002519904A (ja)
KR (1) KR20010052061A (ja)
CN (1) CN1269068A (ja)
AR (1) AR013453A1 (ja)
AU (1) AU738794B2 (ja)
BR (1) BR9811368A (ja)
CO (1) CO4790200A1 (ja)
EE (1) EE200000090A (ja)
MY (1) MY120759A (ja)
WO (1) WO1999010983A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2357381B (en) * 1999-12-13 2003-12-24 Sony Uk Ltd Changing the output frequency of a phased-locked loop
DE10048590B4 (de) * 2000-09-30 2008-02-28 Infineon Technologies Ag Phasenregelkreis
US6693494B2 (en) * 2001-08-20 2004-02-17 Koninklijke Philips Electronics N.V. Frequency synthesizer with three mode loop filter charging
GB0126632D0 (en) * 2001-11-06 2002-01-02 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
CN101465647B (zh) * 2007-12-21 2010-12-01 锐迪科微电子（上海）有限公司 锁相环装置中的滤波器及锁相环装置
CN101841330B (zh) * 2009-03-20 2012-09-05 南亚科技股份有限公司 相位检测模块以及相关的相位检测方法
CN102055468B (zh) * 2009-11-06 2012-11-28 立积电子股份有限公司 锁相回路及其控制方法
CN101714874B (zh) * 2009-11-11 2012-03-28 钰创科技股份有限公司 具省电功能的延迟锁相回路
US8085099B2 (en) * 2010-04-06 2011-12-27 Sandisk Technologies Inc. Self-calibrating relaxation oscillator based clock source
CN105099444B (zh) * 2014-04-29 2018-05-25 龙芯中科技术有限公司 环路滤波方法、环路滤波器及锁相环
US9979408B2 (en) 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
CN107017878B (zh) * 2017-05-23 2020-07-21 中国人民解放军国防科学技术大学 一种锁相环中抗单粒子瞬态的电荷泵输出电路
US11082051B2 (en) * 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
JP7350512B2 (ja) * 2019-05-17 2023-09-26 ローム株式会社 発振回路、半導体装置、オシレータｉｃ、発振回路の校正方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562411A (en) * 1983-12-29 1985-12-31 Rca Corporation Prepositioning circuit for phase lock loop
US4562410A (en) * 1983-12-29 1985-12-31 Rca Corporation Phase lock loop prepositioning apparatus with feedback control
JPH04227332A (ja) * 1990-05-21 1992-08-17 Nec Corp Ｐｌｌ回路
DE69129946T2 (de) * 1990-05-21 1999-04-15 Nec Corp., Tokio/Tokyo Phasenregelkreisschaltung
US5384551A (en) * 1993-02-25 1995-01-24 Delco Electronics Corporation Fast locking phase locked loop frequency synthesizer
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking
JPH07170178A (ja) * 1993-09-10 1995-07-04 Sun Microsyst Inc Ｐｌｌ減衰回路
US5371425A (en) * 1993-09-10 1994-12-06 Sun Microsystems, Inc. Digital damping method and apparatus for phase-locked loops
US5546053A (en) * 1994-07-27 1996-08-13 Texas Instruments Incorporated Phase locked loop having booster circuit for rapid lockup
US5483558A (en) * 1994-08-08 1996-01-09 Motorola Inc. Method and apparatus for detecting phase or frequency lock
KR0174497B1 (ko) * 1995-10-06 1999-04-01 김광호 고속 cmos 전하펌프의 전류 스위칭회로
JP3338748B2 (ja) * 1996-01-30 2002-10-28 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5734301A (en) * 1996-08-15 1998-03-31 Realtek Semiconductor Corporation Dual phase-locked loop clock synthesizer

Also Published As

Publication number Publication date
US6028905A (en) 2000-02-22
AU9120498A (en) 1999-03-16
AR013453A1 (es) 2000-12-27
CO4790200A1 (es) 1999-05-31
EE200000090A (et) 2000-12-15
CN1269068A (zh) 2000-10-04
WO1999010983A1 (en) 1999-03-04
MY120759A (en) 2005-11-30
EP1012982A1 (en) 2000-06-28
AU738794B2 (en) 2001-09-27
KR20010052061A (ko) 2001-06-25
BR9811368A (pt) 2000-08-22

Similar Documents

Publication Publication Date Title
JP3587818B2 (ja) 位相制御回路
KR100337998B1 (ko) 위상동기루프회로
US8437441B2 (en) Phase locked loop capable of fast locking
US7605662B2 (en) Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency
KR100574980B1 (ko) 빠른 주파수 락을 위한 위상 동기 루프
US6664829B1 (en) Charge pump using dynamic charge balance compensation circuit and method of operation
JP2003517757A (ja) 位相同期ループの固定化時間を改善するスリップ検出器および検出方法
US11387815B2 (en) Apparatus and method for improving lock time
JP2002519904A (ja) 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法
JP2001211071A (ja) 位相同期ループ制御方法及び位相同期ループ
EP1246369B1 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
US6466069B1 (en) Fast settling charge pump
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US20070176693A1 (en) Clock distribution system and method thereof
US7352837B2 (en) Digital phase-locked loop
US6614318B1 (en) Voltage controlled oscillator with jitter correction
JP2000049597A (ja) Ｐｌｌ回路
JP2003101410A (ja) 周波数シンセサイザのサイクル・スリップを低減する方法および装置
JP2004080624A (ja) 周波数シンセサイザ
JP4082207B2 (ja) 周波数シンセサイザ
JP2001203570A (ja) Ｐｌｌ回路及び半導体集積回路
JPH11195982A (ja) Ｐｌｌ回路
JPH07202689A (ja) Ｐｌｌ回路
JPH06314971A (ja) Ｐｌｌ回路のループフィルタ
JP2001211070A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050823

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051101