JP2002511941A - 拡張分解能位相測定 - Google Patents

Abstract

(57)【要約】 波形信号（２８及び３０）間の周期及び位相関係を判定する回路(１０)。遅延線(１２)がサンプルポート(１４)、セットポート(１６)、セットポート(１６)、参照ポート（１８）及び出力ポート（２０）を含み、かつラッチ素子（３４）及び符号器（３６）に関連する一連の遅延素子（３２）をさらに内部に含む。遅延線（１２）が第１信号（２８）をサンプルポート（１４）に、かつスイッチ（２２）を介してセットポート（１６）にも受信する。その後、符号器（３６）が遅延線（１２）の出力ポート（２０）に第１信号（２８）の周期を各遅延素子（３２）によって生成された遅延車位で形成する。その後、制御装置（２４）がサンプルポート（１４）の第１信号（２８）との比較のため第２信号（３０）をセットポート（１６）に向うようスイッチ（２２）を作動させ、第１信号（２８）のエッジに対する第２信号（３０）のサイクルのエッジに関連する出力ポート（２０）で第２信号（３０）の周期及び信号（２８及び３０）間の周期及び位相関係が演算装置（２６）によって算出される値が得られる。

Description

【発明の詳細な説明】 拡張分解能位相測定 本発明は概して、波位相の正確な判定に関するものである。応用例においては 、この精度は波エネルギーを使用して行なわれる測定の分解能の拡張のため、ま たは波エネルギーの位相を精密に制御するためのいずれにも使用される。このよ うな応用例は本明細書においては、カラービデオ信号復調及びレーザー干渉計変 位測定のコンテキストで提供されるが、本発明は波位相の判定、または制御が重 要な場合のほとんどすべての分野に広い応用性を有している。 発明の背景 我々の社会は、波位相を使用する各種装置及びプロセスをにますます頼りにす るようになっている。いくつかの共通の家庭用の例は、ラジオ、テレビジョン、 及びコンピュータ回路などの電気システムである。また、これらにおいては通常 光波がいずれかの箇所で電気的信号に変換されるが、いくつかの共通の工業用の 例はレーザ機器などの光学的測定ツールである。 波の最も基本的な属性はその振幅及びその周波数である。しかし、波、または 「位相」のタイミング特性も重要である。ランダムハウスディクショナリオブイ ナグリッシュラングエッジ（Ｒａｎｄｏｍ Ｈｏｕｓｅ Ｄｉｃｔｉｏｎａｒｙ ｏｆ Ｅｎｇｌｉｓｈ Ｌａｎｇｕａｇｅ）(１９９６)はその位相の９通りの 定義として：「サイクルにおける進行の特定段階、または要点、時間があ る任意の開始端から進み、測定される周期のわずかの部分」を上げている。波は 、必燃的にサイクリック循環的であり、特定波の特定サイクルにおけるある点が 開始端として定義されると、同一波におけるいずれか他の点、または別の共存す る波におけるいずれかの点が位相値と共に記述されることが続いている。さらに 簡潔にいえば、２つの別個の波間、または位相値としての同一波の２つの部分間 のタイミング関係が記述される。このような値は、波サイクルのどの部分が経過 したか、またはサイクルのはじめ以来いかなる時間が終了したか、または同期の 程度、またはその欠如が同一波、または異なる波の部分間にあることを知らせる などの多くの用途を有することができる。 本発明は、波位相の属性による測定の精度の向上及び任意の制御の向上に関す る。波位相は家庭、または工業において使用される装置及びプロセスの動作に対 する基礎的なものであるため、波位相及び本発明の用途の２つのまったく別個の 例が提供される。これらの第１は、信号復調中複合信号波形の一部が別の波形に よって精密に同期されてカラービデオ情報を正確に抽出する必要がある場合の、 テレビジョン分野から引出すことができる。第２例は、参照信号に応じた測定値 の位相の変化が物理的変位を判定するため使用できる場合のレーザ分野から引出 される。勿論、波位相の用途の多くの他の例が可能であり、かつ本明細書におい て使用された例が本発明の 精神、または次に述べるそれに対する特許請求の範囲を制限するものとして解釈 されるべきではない。 テレビジョンの例 カラーテレビジョンに使用されるそれらなどのビデオシステムでは、表示画像 はライン毎に発生される。テレシネがカメラにより一組のフィルターレンスを通 してライン毎に水平に走査され赤色、緑色及び青色（「ＲＧＢ」）の主カラー信号 を発生する。これらの信号は、その後、一組の３信号に組合されかつ変換される 。これらの１つは、輝度（本明細書においては、以降「ｌｕｍａ」と称する）信 号であり、ピクチャーの輝度を表わす。他の２つは色調及び色飽和度情報を搬送 する色垂信号である。 テレビジョン方式審議委員会（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓ ｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）(ＮＴＳＣ；主に米国、アメリカの他の諸国 、及び日本で採用されている)によって提案された標準を使用する放送システム においては、これらの差信号はＩ及びＱと呼ばれる(それぞれ「同相」及び「直角 位相」)。あるいはまた、位相交番ラインシステム（Ｐｈａｓｅ Ａｌｔｅｒｎａ ｔｅ Ｌｉｎｅ Ｓｙｓｔｅｍ）(ＰＡＬ;欧州の多く、及び中国で採用されてい る)を使用する放送システムについては、これらはＵ及びＶと呼ばれる。 Ｉ／Ｑ、またはＵ／Ｖ信号はビデオ信号バンド幅のカットオフ近くの周波数で 平衡変調器を変調するため使用される；いわゆるカラー副搬送波(ｆ_sc、それぞ れＮＴ ＳＣに対しては３．５８Ｍｈｚ、ＰＡＬに対しては４．４３Ｍｈｚ)。副搬送波 が抑制されるため、直角位相における振幅変調側波帯（位相９０度の違い）が生 じ、これらは互いに加えられて位相が放送されるべき色調を表わし、かつ振幅が 色情報の飽和を表わす色信号（本明細書において以降「ｃｈｒｏｍａ」と称する ）を形成する。アクティブデータ信号が、色信号を輝度信号と組合せることによ り形成され、同期情報がさらに加えられて無線周波変換、または後検索及び再生 のためビデオテープに格納するために適当なベースバンド信号の合成ビデオを形 成する。 最も隔たった受信器では、ベースバンド信号の同期成分が特に重要である。そ れらは輝度信号からの色信号の分離を容易にするため使用される。ライン及びフ ィールドに対しては、方形波同期パルスがそれぞれの必要な周波数(これらは共 通に水平同期及び垂直同期と呼ばれる)で使用される。対照的に、副搬送波が抑 制されると、いくつかのサイクルの間の副搬送波信号のバーストが信号のアクテ ィブデータ内容の前に各ラインに含まれる。これはカラーバーストと呼ばれ、か つそれが厳密な位相を有する正弦波サイクル（ＮＴＳＣに対して約９及びに対し て１０）の固定数からなり、その結果、それらを受信器により基準として使用し て追従するラインのカラー情報の可変位相を正確に復号することができる。 デジタルＴＶ、モニタ、またはＶＣＲなどのデジタル システムでは、デジタル受信器はビデオ信号を合成し、フィルターを通すことに より輝度信号から色信号を分離し、色度信号をＩ／Ｑ、またはＵ／Ｖ信号成分を で復調するため使用される。この復調を実行するため、カラーバーストと同期す る一対の正弦波形が受信器によって再発生されなければならない。アクティブデ ータをデジタル化するため使用されるサンプルクロックは、従って、カラーバー ストとの固定位相関係を有していなければならず、その結果、これらの正弦関数 の正確な位相及びそれ故正確な値が各サンプル毎の瞬に算出される。さらに、こ の同期はカラーバースト周期後短かく各ラインのはじめに行なわれなければなら ない。 本最新の技術による方法は、カラーバースト周期中その位相及び周波数を調整 するデジタルフェーズロックドループ（ＤＰＬＬ）を使用するものである。ＤＰ ＬＬはＤＣＯ(デジタル式に制御された発振器)、デジタルループフィルター及び 位相比較器から構成される。その後、フィルターにかけられ周波数それ故ＤＣＯ の位相を変化させるため使用されるデジタル化カラーバースト信号は、通常のア ナログＰＬＬにおけるのと殆ど同様にＤＣＯの出力と比較され位相エラーを検出 する。しかし、サンプルクロックがアクティブデータの内容のラインに沿って進 行するにつれて、カラーバースト周期中導入された何らかの位相エラーが蓄積す るため、周波数ロッキングが数１０ｐｐｍ（１００万当たりの部分）の程度まで 正確 でなければならない。今日のＤＰＬＬでは、このような精度は、高度に正確かつ 温度安定性電圧制御水晶発振器（ＶＣＸＯ）を使用してＤＣＯを駆動することに よりのみ達成できる。さらに、ＤＰＬＬのロッキング範囲は水晶の極めて高いＱ によって厳密に制限され、水晶周波数がｆ_scに非常に近接しているか、または他 のにそれの整数倍（４ｆ_scなどの）でなければならない。代表的なＶＣＲに見ら れるような大きなライン間周波数変動に対して、これは正確なロッキングを極め て困難にする。さらになお、カラーバーストは全信号範囲（普通、デジタル式で ８ビットで表わされる）非常に小さな振幅を有しているため、ＤＣＯがロックす るデジタル化カラーバースト信号は最良で６ビットだけの精度を有し、かつこれ はなお多くの位相エラーの機会を残す。簡単にいえば、上記時のように、ＤＰＬ Ｌは放送目的のため非常に正確な周波数を維持するＴＶステーションからのそれ らなどのように非常に安定な入力に対してのみ最良に動作する。 最新の技術による方法での別の問題は、受信器のサンプルクロックの周波数が 実用上ｆ_scの整数倍ではないということである。十分小さな初期周波数の不一致 によりＤＰＬＬがｆ_scのある数倍にのみロックされるため、データが先ずＤＣＯ の周波数で標本化され、その後、適用によって判定されるサンプルロックにより 再標本化されなければならない。これらのデジタルデータに関する多重比率動作 にはデジタルフィルターが必要とされ、デ ジタルフィルターはハードウエア実装が高価であり、かつなお悪いことに、通常 画像品質を劣化させる人工物を導入する。 前述のことから、テレビジョン放送、特にビデオテープ媒体からの再生された 画像のカラーや品質は複雑な伝気的波の部品間の位相関係を解決する場合、従来 技術の限界によって制限されてきた。 干渉測定法の例 １８８７年アルバート マイケルソンは干渉計を発明し、原子における微細構 造を検出するため干渉測定法を使用するようになった。マイケルソンの実験はア ークランプからの光をスリットから出現させ５０％ビームスプリッタを通過させ た。その後、光は固定ミラーへ向かう参照ビーム及び可動測定ミラーへ向かう測 定ビームの２つの成分に分割された。その後、両成分ともビームスプリッタを通 って戻され、そこで光は生じたビーム間で再結合され、かつ干渉した。 多数の異なる形式の干渉測定法が可能であるが、本明細書において使用した例 は変位干渉測定法である。マイケルソンのような装置では、測定ミラーが移動す る時(即ち、変位する)、反射光は固定ミラーからの反射光の有する位相と周期的 に同相になり、かつ位相がずれる。光の波長の１／４、または３／４の運動は光 ビーム間に位相ずれ、または有害干渉を生じ、光の相殺を生じ、かつ暗ライン（ 即ち、縞）を引き起して視界表面に現れる。同 様に、１／２波長刻みの運動は、同相、または視界表面に輝線、または縞を引き 起す建設的干渉を生ずる。このような明るい及び暗い縞の数が計数され、かつ運 動の長さ（即ち、１／２波長刻みの測定ミラーの変位）を算出するため使用され る。 今日なお、変位レーザ干渉測定法は概して、マイケルソンが１００年以上も前 に行った同様の原理を使用している。例えば、アークランプがレーザに代わり、 かつ縞の計数には人の眠の代わりに光電式検出届が通常使用されている。 マイケルソンの基本技術に関する１つの改良は、それを多数回通過させること により測定ビームが測定ミラーへかつミラーから移動する時間を倍増することで ある。このように，単一測定ビームパスが１／２波長の分解能を生成するのに対 して(光は測定ミラーへの直接距離の二倍、１回の往路と１回の復路を移動する ため、光学的強調係数２と呼ばれる)、二倍のパス（往復とも二倍）は１／４波 長などの分解能を生成する。しかし、４倍を超えるものに対しては、測定ビーム パスが扱い難く、かつ２、４、または８より大きな光学的強調係数は一般的には 実用的でなないと考えられている。 別の現代の改良は、二重周波数レーザ(→デュアルフレクエンシーレーザ)干渉 測定法である。このためには、異なる周波数（ｆ₁及びｆ₂）の２つの直交する直 線偏光を有する光ビームが用意される。このビームは偏光ビー ムスプリッタで周波数ｆ₁のみを有する参照ビーム及び初期には周波数ｆ₂を有す る測定ビームに分波される。これらのビームはともに、通常の干渉測定法におけ るように進行する。しかし、測定ミラーが移動するにつれて、測定ビームはドッ プラシフト効果（秒当たり１２インチの速度は、その周波数がｆ₂≠Δｆ₂になる ように、２Ｍｈｚの周波数のずれを生ずる）を受ける。干渉計検出固では、周波 数の存在が離散的光周波数(ｆ₁、ｆ₂±Δｆ₂)、かつその垂（ｆ₁−ｆ₂±Δｆ₂） 及びそれらの合計（ｆ₁＋ｆ₂±Δｆ₂）である。しかし、通常のエレクトロニク スの限界のため、検出届は差成分（ｆ₁−ｆ₂±Δｆ₂）を検出するのみであり、 かつそれは測定信号（ｆ_M＝ｆ₁−ｆ₂±Δｆ₂）になる。初期光ビーム（ｆ_R＝ｆ₁ −ｆ₂；代表的には２ＭＨｚである）の二重周波数間の差をその周波数として有 する参照信号（ｆ_R）も（通常、レーザヘッドの変調手段をタッピングオフする ことにより）獲得される。それ故、測定信号はｆ_M＝ｆ_R±Δｆ₂として表わされ る。 変位干渉測定法の目標は距離を判定することである。ここで、速度はλ／Ｆ^* （ｆ_M−ｆ_R）に等しく、ここで、λはレーザ光源の波長(Ｈｅ−Ｎｅレーザにつ いては代表的には)λ＝６３３ｎｍである；１ｎｍ＝１×１０^-9メートル）であ り、Ｆは光学的強調係数である。用語ｑも分解能拡張を表わするため導入され、 ｑは 速度＝λ／（Ｆ^*ｑ）^*（ｑ^*ｆ_M−ｑ^*ｆ_R） を与える。次の理由により、これは全く有益である： 方程式１．１ 距離＝∫（速度）ｄｔ 方程式１．２ 距離＝∫λ／（Ｆ^*ｑ）^*（ｑ^*ｆ_M−ｑ^*ｆ_R）ｄｔ 方程式１．１及び方程式１．２は、「基本的方程式」であり、二重周波数レー ザ(→デュアルフレクエンシーレーザ)干渉測定法に対する 分解能拡張への数値的近似の可能性において有益である。このような従来技術 の主な近似を次に検討する。 基本的近似（分解能拡張なし） 分解能拡張なしｑ＝１では、方程式１．２は次のように簡単になる： 方程式２．１ 距離＝λ／Ｆ^* (∫^t1 _t0（ｆ_M）ｄｔ＋∫^t2 _t1（ｆ_M）ｄｔ＋...＋∫^j1 _j-1（ｆ_M）ｄｔ −∫^j1 _j0（ｆ_R）ｄｔ−∫^j2 _j1（ｆ_R）ｄｔ−...−∫^j1 _j-1（ｆ_R）ｄｔ) 。 生成された参照及び測定信号は各サイクルに対して、即ち立上りエッジで定義 された共通の基準箇所を有する方形波として処理される。参照及び測定信号のこ のようなエッジを直接計数することにより、「基本的近似」は、どのような種類の 光学部品が干渉計に使用されるか（即ち、Ｆに依存して）に依存してλ／２、ｒ ／４、またはλ／８の分解能で実行される。さらに、ｔ_jを、ｆ_Rの立上りエッジ に一致するようにタイミングを合わせるよう にｆ_M及びｔ_jの立上りエッジに一致するようにタイミングを合わせるようにとる と、方程式２．１は次のように簡単化される： 方程式２．２ 距離＝λ／Ｆ^*(ｆ_Mのエッジの合計−ｆ_Rのエッジの合計) 。 「基本的近似」を使用して、入手可能な測定分解能は光の波長及び使用した光 学的パス数の倍増効果により制御される。この近似では、縞の数の計数のみ使用 し、参照周波数及び参照周波数間の実際の位相関係は使用しない。しかし、この 近似は記のより複雑材料な近似に対する開始箇所をもたらす。 急速パルス近似： この近似では、参照及び測定信号がより高いｑ^*ｆ_R及びｑ^*ｆ_Mにそれぞれフェ ーズロックされ、かつこれらの信号のエッジが計数される。この近似のため使用 された方程式は、下記を得るためｑ^*ｆ_R及びｑ^*ｆ_Mがｆ_R及びｆ_Mに代わること以 外は「垂本的近似」に使用されたそれらと同一である： 方程式３．１ 距離＝λ／（Ｆ^*ｑ）^*（∫（ｑ^*ｆ_M−ｑ^*ｆ_R）ｄｔ ＝λ／（Ｆ^*ｑ）^* （∫^t1 _t0(ｑ^*ｆ_M−ｑ^*ｆ_R）ｄｔ ＋∫^t2 _t1(ｑ^*ｆ_M−ｑ^*ｆ_R)ｄｔ ＋...＋∫^tj _tj-1(ｑ^*ｆ_M−ｑ^*ｆ_R)ｄｔ この近似は代表的にはλ／４からλ／４８０の範囲の 分解能をもたらす。しかし、より高い分解能を意図する場合は、速度制限は厳し くなる。例えば、標本化のため使用された代表的なクロック周波数は（標本化周 波数に関するナイキスト制限のため）それぞれｆ_R、またはｆ_Mのいずれかの最も 高いものの少なくとも二倍でなければならない。 基準フェーズロックド近似： この近似はｑ^*ｆ_Rに対する参照信号のみをフェーズロックし、かつクロック周 波数ｆ_cとしてその信号を使用して測定信号を標本化する。急速パルス近似の速 度上の欠点は、本明細書において測定信号のより広い周波数対域に対してフェー ズロックさせないことにより得られる。しかし、各ｔ_jがｆ_Mの立上りエッジに一 致するようにタイミングを合わせられる場合はさらに、方程式３．１を再び適用 する： 方程式４．１ １＝∫^tj _tj-1(ｆ_M)ｄｔ。 方程式３．１は本明細書においては、次のように簡単化される： 方程式４．１ 距離＝λ／（Ｆ^*ｑ）^* （[ｑ−∫^t1 _t0(ｆ_c)ｄｔ]＋[ｑ−∫^t2 _t1(ｆ_c)ｄｔ]） ＋...＋[ｑ−∫^tj _tj-1(ｆ_c)ｄｔ]） ＝λ／（Ｆ^*ｑ）^* （[ｑ−（ｆ_Mのエッジｔ₀及びｔ₁間 の計数値ｆ_c）]） ＋（[ｑ−（ｆ_Mのエッジｔ₁及びｔ₁₂間の計数値ｆ_c）] ＋... ＋([ｑ−（ｆ_Mのエッジｔ_j-1及びｔ_j間の計数値ｆ_c）])。 Ａ／Ｄ近似： この近似は急速パルス近似によって発生した急速周波数を電圧差が位相差を表 わすのこぎり波形に置き換えるものである。その後、アナログ−デジタル（Ａ／ Ｄ）変換器を使用してのこぎり波形に沿って所定箇所の電圧を変換して望ましい 干渉計分解能を得る。この近似はスーパーフェーズロックループを使用してカウ ンタを更新するのに類似していおり、特定箇所で、変換器出力が更新カウンタと 同一になる。いくつかの内容に対して、この近似は改良された測定分解能を提供 する。 内挿近似： これは急速パルス近似を増分しながら分離された長い周期パルスを有する信号 の群を、それらが１つの短い周期信号であるかのようにエミュレートする。長い パルスの増分分離が遅延線を使用して達成される。ジゴコーポレーションオブミ ドルフィールド(Ｚｙｇｏ Ｃｏｒｐｏｒａｒｉｏｎ ｏｆ Ｍｉｄｄｌｅｆｉ ｅｌｄ)、コネチカット州、がこの技術をＺＭＩシステムで使用している。 従来技術のまとめ 不幸にして、増加された分解能が探し求められるにともない、従来技術の近似 は実用を中止することになる。例えば、急速パルス近似は実用的な計数手段を越 えるロック周波数を発生し、Ａ／Ｄ近似は実用的なエレクトロニクスの取扱う能 力を越えるアナログ信号を発生する。 前述のことから、レーザ変位干渉測定法の技術において入手可能な測定値の分 解能が２つの光波間の位相関係を正確に判定するには不能さにより制限される。 発明の開示 従って、本発明の目的は波形周期の正確な判定のためのシステムを提供するこ とである。 本発明の別の目的は２つの波形の位相関係の正確な判定のためのシステムを提 供することである。 本発明の別の目的は外部から供給された波形との所定位相関係で波形の正確な 発生のためのシステムを提供することである。 そして、本発明の別の目的は発生したクロック波形に応じた２つの外部から供 給された波形の位相関係の正確な利定のためのシステムを提供することである。 簡単にいえば、本発明による第１の好ましい実施の形態は、サンプルポート、 一組のポート、参照ポート、及び出力ポートを有する遅延線を含む波形周期の利 定のための装置である。遅延線が、第１はサンプルポートに接続された、かつ各 々がそれぞれのラッチ素子に接続され た一連の遅延素子を含んでいる。ラッチ素子が出力ポートに接続される符号器に 接続し、かつセットポート及び参照ポート各々が別々にラッチ素子すべてに共通 に接続する。装置は出力ポートに及び演算装置に接続された制御装置、第１波形 のためのサンプルポートへの及び制御装置への接続部、第２波形のためのセット ポートへの及び制御装置への接続部、及び参照ポートのための外部から供給され たＤＣ電圧への接続部さらに含む。制御装置は第２波形の目標サイクル中発生す る第１波形のサイクルを計数し、それを演算装置へ渡す。制御装置は、演算装置 に目標サイクルの開始時点に出力ポートからの初期値及び前記目標サイクルの終 了時の終了値出力ポートからの両方を得るように指示する。その後、演算装置は 第１波形の周期、サイクル計数、及び初期及び終了値から第２波形の周期を算出 する。この実施の形態は、第１波形のための予め入力された「認識」周期のいず れかを使用してもよく、または第１波形を一時的にセットポートに切換えて出力 ポートでの測定値を得てもよい。 簡単にいえば、本発明による第２の好ましい実施の形態は、演算装置がより複 合的な式を必燃的に使用して第１波形の周期、サイクル計数、及び初期及び終了 値から第１波形を基準として第２波形の位相を算出する以外、上記第１の好まし い実施の形態と構造的に同一である位相関係の判定のための装置である。 本発明の利点は波形間の周期及び位相関係を判定する 正確な装置を提供することである。さらに、これらの任務をともに実行できる実 施の形態を構成するためには、スイッチ及び演算計算能力のみを追加すればよい 。位相関係を算出するため使用された式には比較される波形の周期の知識、また は測定値いずれかが必要とされるため、これは特に利点となる。 本発明の別の利点は、かなり異なりかつ関連しない周波数を有する波形間の周 期及び位相関係を判定することである。 さらに、本発明の別の利点は、容易に初期に算出され、かつ使用中さらに連続 的に自己キャリブレーションできるような形態で実行されることである。これら の能力は、時間中ずっと熱効果や電圧供給変動などに関連する通常の電子式回路 のため精度の劣化を防止するため特に有益である。 本発明のこれらの及び他の目的や利点は、本発明を実行する最良の現在知られ ているモードの説明及び本明細書において記載されたように、かつ図面のいくつ かの形状で図示されたように好ましい実施の形態の工業的な応用の視野において 当業者にとって明らかになろう。 図面の簡単な説明 本発明の目的及び利点は以下の添付図面と共に次の詳細な説明から明らかにな ろう： 図１は本発明の基礎的な実施の形態を描写するブロック線図であり、 図２は図１における遅延線のいくつかの内部の詳細を描写し、 図３は図１に対する入力信号のタイミング線図であり、図４はカラーテレビジ ョン信号を復調する場合発生した信号の位相を同期させるため適用された本発明 の実施の形態を描写するブロック線図であり、 図５は図４に対する入力信号のタイミング線図であり、図６は図４におけるア ッキュムレータのいくつかの内部の詳細を描写し、 図７は変位干渉測定法を処理する場合、信号間の位相を算出するため適用され た本発明の実施の形態を描写するブロック線図であり、 図８は図７に対する入力信号のタイミング線図である。 発明を実施するための最良の形態 本発明の位相分解能拡張技術は特定な応用のための複雑性を変化させる電子式 回路として実行されるアクティブ遅延線の概念を使用している。本明細書及び特 に図１の視点において各種図面に図示されているように、本発明の装置の１つの 実施の形態が一般的な参照番号１０によって描写されている。 図１は、サンプルポート１４、セットポート１６、参照ポート１８、及び出力 ポート２０とを有する概して通常の遅延線１２が設けられる創造的回路１０の基 礎的な実施の形態を描写する。スイッチ２２、制御装置２４、及び演算装置２６ がさらに含まれる。回路１０への入力 は第１信号２８（ｆ_A）及び第２信号３０（ｆ_B）である。 図２は図１の遅延線１２の内部詳細を描写している。 各々がそれぞれの動的ラッチ素子３４（ＬＥ）へ進む出力を有する一連のアクテ ィブ遅延素子３２（ＤＥ）がが含まれる。遅延線１２のセットポート１６及び参 照ポート１８は各ラッチ素子３４のため共通になっている。セットポート１６が ローに予め設定され、かつその後立上り信号を受信すると、そのそれぞれの遅延 素子３２及び参照ポート１８の共通に供給された電圧から受信された入力電圧の 相対的な大きさに従って各ラッチ素子３４がセットされる。このように、セット ポート１６の信号が遅延線１２を「セットする」と、少なくとも１つの０から１ への遷移がラッチ素子３４の列に沿ってある程度存在しなければならない。 ラッチ素子３４の出力は遅延線１２の出力ポート２０での２進値を生成する符 号器３６に送られる。本明細書において使用された例や形状には、描写された３ ００個の遅延素子３２及びラッチ素子３４が存在する。使用された遅延素子３２ 及びラッチ素子３４の数の選択は比較される信号、または信号部分の最長周期に よって通常動機付けされる。各遅延素子３２は、１００〜２００ピコ秒のオーダ ーの遅延（ｔ_p）の増加に貢献し、遅延素子３２の適当な全数で倍増される場合 は、もたらされる遅延量が考察の対象になっている単一周期より長いことを確実 にする。使用された遅延素子３２及びラッチ素子３ ４の数も同様に符号器３６によって出力されたビットの数を動機付けし、遅延線 １２の出力ポート２０によってもたらされた２進値になる(本明細書において使 用された例及び形状では９ビット、少なくとも２進数で３００と同程度を計数) 。 図１の回路１０は第１信号２８の周期（Ｔ_A）を正確に判定するため使用され る。これを行うため、第１信号２８（ｆ_A）を２で分割することにより得られた 信号が遅延線１２のサンプルポート１４及びセットポート１６の両方に送られる ように、制御装置２４は先ずスイッチ２２をセットする。これはラッチ素子３４ のシリーズに沿った１の列、１から０への遷移、及び０の列、０から１への遷移 を生ずる。 その後、遅延線１２はその出力ポート２０で１から０への遷移と０から１への 遷移間の０の計数値である値（Ｘ）を与える。 次に、Ｔ_A＝Ｘから、第１信号２８（ｆ_A）の周期（Ｔ_A）が知られる。周期（ Ｔ_A）はｔ_Dの「Ｕｎｉｔ」にある。通常の秒の単位が望ましい場合は、これを得 るため式Ｔ_A＝Ｘ^*ｔ_Dを使用してよい。このような倍増はいずれも、及び後で使 用するための格納も演算装置２６で行なわれる。 図１の回路１０は第２信号３０の周期（Ｔ_B）及び第１信号２８（ｆ_A）と第２ 信号３０（ｆ_B）間のタイミング（即ち、整相）を正確に利定するため使用され る。 図３はこれを描写している回路１０のタイミング線図である。第１信号２８（ ｆ_A）がサンプルポート１４に再び直接送られるが、次に、制御装置２４は、ス イッチ２２が第２信号３０（ｆ_B）をセットポート１６に送るよう設定する。 第２信号３０（ｆ_B）のいずれかの立上りエッジが到着すると、遅延線１２が そのサイクルの高位部分のためのその出力を効果的に凍結させる。制御装置２４ が第１信号２８（ｆ_A）及び第２信号３０（ｆ_B）をともにモニタし、かつそれが 第２信号３０（ｆ_B）の立上りエッジ（Ｂ₁）を検出すると、それは演算装置２６ に遅延線１２の出力ポート２０の値を２つの立上りエッジＡ₀及びＢ₁間の遅延を 反映するｔ_Dの単位での２進値Ｘ₁として格納するよう指示する。さらに、立上り エッジ（Ｂ₁）に留意すると、制御装置２４も内部カウンタをリセットし、次の 立上りエッジ（Ｂ₂）が第２信号３０（ｆ_B）で認識されるまで進んで、第１信号 ２８（ｆ_A）の立上りエッジ（このサンプルではＡ₁〜Ａ₅）の次の番号の計数値 （Ｙ）を取得する。次の立上りエッジ（Ｂ₂）が到達すると、遅延線１２の出力 は第２信号３０（ｆＢ）の半サイクルの間効果的に再び凍結され、かつ制御装置 ２４が演算装置２６に遅延線１２の出力ポート２０の値を最後の立上りエッジＡ₅ 及びＢ₂間の遅延を反映するｔ_Dの単位での２進値Ｘ₂として格納するよう指示す る。最後に、制御装置２４はそれが保持されている計数値（Ｙ） を演算装置２６に引き渡す。 演算装置２６により、第２信号３０（ｆＢ）の周期（Ｔ_B）を次式で算出する ことができる： 方程式５．１ Ｔ_B＝Ｙ^*Ｔ_A−Ｘ₁＋Ｘ₂、 ここで、Ｙ，Ｘ₁及びＸ₂はｔ_D1の増分で計数されたばかりであり、Ｔ_Aは前に 測定値されたので既知である。さらに、秒の通常単位への変換が容易に行える。 さらに、第１信号２８（ｆＡ）に関連して第２信号３０（ｆＢ）の位相が式θ＝ Ｘ₁／Ｔ_A（必要に応じて、２π、または３６０倍してラジアン、または度の測定 単位へ変換する）により容易に算出される。 このシナリオで使用されているように、回路１０についての留意すべき特定の 要点は、第１信号２８（ｆ_A）及び第２信号３０（ｆ_B）が等しいことがまたは周 波数が相対的に密接であることさえ必要でないことである。 回路１０はＶ_REF、ｔ_D、及びＴ_Aの変動などの潜在的誤差のある程度の源を含 むが、これらがすべて厳密に制御されて実際のエラーがいずれも最小化される。 個別のｔ_D間の変動は使用された番号（本明細書において使用された例では３０ ０）全体にわたって平均化される。Ｘ₁及びＸ₂の精度は、Ｖ_REFまたはｔ_Dの変動 により影響され、これに対処するため、Ｖ_REFが安定な直流電流（ＤＣ）源から 取得される(即ち、Ｖ_REF＝Ｖ_DD／２；好ましい実施の形態ではＣＭＯＳのドレイ ンへ供給されるＤＣ用Ｖ_DD)。事実、詳細例で以下に述べるように、よ り大きな安定性と精度を得るため、Ｖ_REFの変化に対して劇的に自己補償する本 発明の実施の形態を構成することができる。回路１０について上記したように、 これは測定されるＴ_Aをそのままにして置く。またはその代わりに、非常に安定 な源を使用して、例えば、温度安定化水晶発振器が使用される場合は、Ｔ_Aの定 数として算出に使用するためただ単に入力される、Ｔ_A用の「Known」値を供給し てもよい。 早本的に創造的な回路１０について前述してきた。次に、検討を背景技術の節 で導入した２つの問題を解決する特定な実施の形態に向ける。ただし，本明細書 において提供された必燃的に制限された例が本発明の範囲を限定的に解釈するた め使用されるべきではないことをさらに、強調する。 テレビジョンにおける本発明の適用 前に背景技術の節で説明したように、カラーテレビジョン信号を復調するため 、信号のカラーバースト部分と同期する一対の正弦波波形が必要である。これを デジタル式で行うため、サンプルクロックを使用しなければならない。 カラーバーストの固定位相関係を有し、その結果、正確な位相かつそれ故正弦 関数の正確な値が各々のサンプルで算出される。図４はこれを行うための回路５ ０を描写している。 回路５０には：遅延素子５２、スイッチ５４、リミッ タ５６、制御装置５８、演算装置６０、累算装置６２、及びルックアップテーブ ル６４が含まれる。遅延素子５２はサンプルポート７４、セットポート７６、参 照ポート７８、及び出力ポート８０が含まれる。遅延素子５２、スイッチ５４、 及び演算装置６０は回路１０におけるそれらの同等物と同一である。本明細書に おいては、制御装置５８は、それがサンプルクロックカウンタ６６及びカラーバ ーストカウンタ６８（いずれも図示しないが、参照のため両方とも番号を付ける ）をともに含むため、異なっている。ただし，以下に検討するように、本発明で は、単に立上りエッジの検出に頼るよりもむしろこの実行における統合サイクル を計数してサイクルの発生を示すのが好ましい。回路５０への入力は、サンプル クロック信号７０（ｆ_s）(回路１０の第１信号２８（ｆ_A）に類似)及びカラーバ ースト信号７２（ｆ_sc）(回路１０の第２信号３０（ｆ_B）に類似)である。 多くの点に関して、回路５０は回路１０と同様に使用される。サンプルクロッ ク信号７０（ｆ_s）がサンプルポート７４、セットポート７６の両方に送られ、 それ故、サンプルクロック信号７０（ｆ_s）の周期（Ｔ_s）が遅延素子５２の出力 ポート２０で得られるように、スイッチ５４が設定される。（この値は通常の秒 の単位に容易に変換されるが、計算はｔ_Dの時間「Ｕｎｉｔ」で簡単に実行され るため、本明細書においては必ずしも必要ではない。） 図５はサンプルクロック信号７０（ｆ_s）に関してカラーバースト信号７２（ ｆ_sc）の位相を取得するため使用する回路５０のタイミング線図である。このた め、 サンプルクロック信号７０（ｆ_s）は遅延素子５２のサンプルポート７４に送 り続けられ、かつサンプルクロック信号７０（ｆ_s）は正弦波から方形波パルス へリミッタ５６によって整形し直され、かつスイッチ５４により遅延素子５２の セットポート７６に回される。整形し直されたカラーバースト信号７２（ｆ_sc） の各パルスに対して、立上りエッジ(ＳＣ₁からＮＴＳＣではＳＣ₉、またはＰＡ ＬではＳＣ₁₀)が遅延素子５２のラッチ素子３４の列をセットさせる。ラッチ素 子３４はその後リセットされる。 好ましい実施の形態では、カラーバースト信号７２（ｆ_sc）のパルスのすべて が使用するため必要ではない。このため各種動機付けが存在する。 例えば、カラーバースト信号７２（ｆ_sc）の立下りパルスが他のように安定で ないことが多いということが発明者による観察の１つであった(ＮＴＳＣ及びＰ ＡＬがそれぞれ「約」９、または１０サイクルを使用していることを思い起こす こと；この多数のサイクルが存在することに常に頬ることはできない)。従って 、それ故、このように，最後のサイクルを含むことは全体にわたる精度を実際に 劣化させる。あるいはまた、遅延素子５２による早期の測定停止は計算を行う演 算装置６０の付加的な 時間をもたらす(カラー内容復調がカラーバースト周期の直後、各ラインのはじ めに達成されることを思い起こすこと)。従って、動機付けは何であっても、最 後のパルス（または平坦なパルス）は計数により無視されカラーバーストカウン タ６８で使用可能な全パルス以下になる。増加された精度は付加的な場合を平均 して得られるため、精度を犠牲にすることなく実行可能な大きさの計数値（Ｎ） を使用することが勿論望ましい。 この好ましい実施の形態では、本発明は絶対必要なパルスを計数することが好 ましい。これは、制御装置５８のサンプルクロックカウンタ６６及びカラーバー ストカウンタ６８がエッジ検出のみの際にトリガするカウンタより複雑化される ことを必要とするが、ある状態では妥協するだけの価値がある。例えば、信号ノ イズのため誤ってトリガされた計数を減ずるためである。このように、本明細書 においては、Ｎ＝７、またはＮ＝８が使用される。 カラーバースト信号７２（ｆ_sc）のパルスが到着し始めると(即ち、立上りエ ッジ（ＳＣ₁）後)、サンプルクロック信号７０（ｆ_s）のサイクル数（全サイク ルが再ひ使用される）の計数値（Ｍ）もサンプルクロックカウンタ６６により取 得される。 カラーバースト信号７２（ｆ_sc）の第１パルスの後、Ｆ₁で指示される遅延素 子５２の出力がサンプルクロック信号７０（ｆ_s）の前の立上りエッジ（ＳＣ₀） から の遅延時間を表わす。同様に、Ｎ番目の立上りエッジ（ＳＣ_N）の直後、Ｆ₂で指 示される遅延素子５２の出力サンプルクロック信号７０（ｆ_s）の前の立上りエ ッジ（ＳＣ_M）からの遅延時間を表わす。それは下記従う： 方程式６．１ ＮＴ_sc＝ＭＴ_s＋（Ｔ_s−Ｆ₁）＋Ｆ₂ 方程式６．２ Ｔ_s／Ｔ_sc＝Ｎ／（Ｍ＋(１−Ｆ₁／Ｔ_s＋Ｆ₂／Ｔ_s)）＝θ。 方程式２の右辺がＴ_scを含んでいないことをとは特に、留意されなければなら ない。従って、Ｎ及びＭを計数し、かつＦ₁、Ｆ₂及びＦ₃を測定すれば、位相（ θ）の値は演算装置６０の浮動小数点演算を使用することにより高精度で得られ る。各時間ごとにサンプルクロック信号７０（ｆｓ）がフルサイクル進むため、 カラーバースト信号７２（ｆｓｃ）の位相は２π^*（Ｔｓ／Ｔｓｃ）の量だけ増 加する、ここで、θはサンプルクロック信号７０（ｆｓ）に関するカラーバース ト信号７２（ｆｓｃ）係数２πの位相増分である。θの最大精度は比： 方程式６．３ Ｒ＝±（ｔ_D／２）ＮＴ_sc によって決定される。 前に記したように、今日のＣＭＯＳ技術では、（ｔ_D／２）＝１００ピコ秒は 容易に達成可能である。ＮＴＳＣに対しては３.５８ＭＨｚ、またはＰＡＬに対 しては４.４３ＭＨｚの通常のカラーバースト信号７２（ｆｓｃ） では、Ｒの値は５０から１００ｐｐｍのオーダーであり、水晶発振器の精度と同 等である。 演算装置６０は各走査ラインの始めにカラーバースト周期のθを算出する。位 相誤差がラインに沿って蓄積するため、すべてのデータの精度は、それによって 浮動小数点演算を呼び出す次の計算中保存される。演算装置６０の出力θ及びΔ θは（Ｆ₂／Ｔ_sとして定義される）アッ累算装置６２へ送られる。 正弦関数の位相を発生してそれらがカラーバースト信号７２（ｆｓｃ）と同期 するようにするため使用された累算装置６２の内部の詳細を示す。累算装置６２ にはスイッチ８２、加算器８４、及びレジスター８６が含まれる。一定位相シフ トΔθが加算器８４により初期条件として累算装置６２のレジスター８６に加算 される。その後、各時間ごとにサンプルクロックカウンタ６６が進み、θの計数 値もレジスター８６に加算される。位相は係数２πであるため、加算器８４のオ ーバフローキャリアーが廃棄され、かつ累算装置６２の電流出力が正弦関数のル ックアップテーブル６４にアクセスするため使用される。 回路５０を用いて、復調のため必要とされる正弦関数の値がサンプルクロック 信号７０（ｆｓ）の各サイクルの始めに更新される累算装置６２に格納された位 相に従ってルックアップテーブル６４にアクセスすることにより得られる。この データは同一瞬間に標本化された色度信 号を復調するため使用される。 干渉測定法における適用 前に背景技術の節で説明したように、変位干渉測定法は複合技術である。しか し、本目的のため、基本的な重要性は２つの電子式信号、参照及び測定信号が生 成されることであり、かつそれらの間の位相差を非常に正確に判定することであ る。 図７はこれを行う回路１００を描写しており、かつ図８は採用中の回路１００ のタイミング線図である。回路１００には、３つのアクテイブ遅延線：参照遅延 線１０２、測定遅延線１０４、及びクロック遅延線１０６が含まれる。参照遅延 線１０２はサンプルポート１０８、セットポート１１０、参照ポート１１２(参 照信号（ｆ_s）でなく、電圧参照用)、及び出力ポート１１４を有する。同様に、 測定遅延線１０４はサンプルポート１１６、セットポート１１８、参照ポート１ ２０（さらに、電圧参照用）、及び出力ポート１２２を有する。クロック遅延線 １０６は入力ポート１２４(ともに結合された遅延線１２のサンプルポート１４ 及びセットポート１６に類似の)、参照ポート１２６(さらに、電圧参照用)、及 び出力ポート１２８を有する。 回路１００には、クロック１３０(例えば、１０ＭＨｚ水晶発振器)、基準デジ タル−アナログ変換器(本明細書において、以降参照ＤＡＣ１３２と称する)、測 定デジタル−アナログ変換器(本明細書において、以降測定Ｄ ＡＣ１３４と称する)、クロックデジタル−アナログ変換届(本明細書において、 以降クロックＤＡＣ１３６と称する)、参照スイッチ１３８、測定スイッチ１４ ０がさらに含まれる。 回路１００に存在する主信号は、外部から供給された参照信号１４６及び測定 信号１４８(例えば、それぞれ二重周波数レーザ(→デュアルフレクエンシーレー ザ)干渉測定法からの参照及び測定信号);及びクロック１３０によって生成され るクロック信号１５０である。参照信号１４６は参照スイッチ１３８に対する１ つの信号入力として使用され、かつ制御装置１４２によってモニタされる。測定 信号１４８は測定スイッチ１４０に対する１つの信号入力として使用され、かつ 制御装置１４２によってモニタもされる。クロック信号１５０は入力ポート１２ ４に送られ、制御装置１４２によってモニタされ、かつ参照スイッチ１３８及び 測定スイッチ１４０の両方に対する第２入力として使用される。まとめると、制 御装置１４２によって制限された入力選択と共に、スイッチ（１３８及び１４０ ）はそれぞれ２つの信号入力及び１つの出力を有する。参照スイッチ１３８はそ の信号入力として参照信号１４６及びクロック信号１５０を有し、かつその出力 はセットポート１１０へ進む。同様に、参照スイッチ１４０はその信号入力とし て測定信号１４８及びクロック信号１５０を有し、かつその出力はセットポート １１８へ進む。 回路１００のキャリブレーションを行うため、クロック信号１５０が入力ポー ト１２４へ送られる。その後、クロック信号１５０（ｆｃ）がクロック遅延線１ ０６内部の遅延素子３２の番号に接近する出力ポート１２８の値を生成するまで 、クロックＤＡＣ１３６を使用して参照ポート１２６へ供給されたＤＣ電圧を調 整する。例えば、クロック遅延線１０６が潜在的にはＴ_Dの３００の増分を生成 する能力をもつ３００個の遅延素子３２を有する場合は、２５６個の出力が使用 される可能性がある。これは調整の余地、即ち、２３５と３００間のを残し、な お、良好な分解能増大をもたらす(数２５６は２進数では計算に誠に便利でもあ る)。 この調整がセットアップ値（Ｃ_c）と呼ばれる、出力ポート１２８の値を満足 すると、回路１０について前に説明した形態で後で使用するため格納される。 次に、クロック信号１５０がサンプルポート１０８、セットポート１１０(参 照スイッチ１３８を介して)、サンプルポート１１６、及びセットポート１１８ （測定スイッチ１４０を介して）のすべてへ送られる。値（Ｒ_c）は出力ポート １１４で得られ、かつ値（Ｍ_c）は出力ポート１２２で得られる。これらはセッ トアップ値（Ｃ_c）と比較され、必要に応じて、参照ＤＡＣ１３２及び測定ＤＡ Ｃ１３４が、新しい値（Ｒ_c及びＭ_c）がセットアップ値（Ｃ_c）と同一になるま で、参照ポート１１２及び参照ポート１２０へそれぞれ供給された電圧を調整す る ため別々に使用される。このとき、回路１００は良好な程度の分解能増大を得る ためセットアップされ、かつそれぞれの遅延線（１０２、１０４、１０６）間の いかなる不一致も調整された。 上記初期キャリブレーション動作後、回路１００が出力ポート１２８から新し い値（Ｃ₁）を得ることにより使用中キャリブレーション状態に動的に維持され 、これらをセットアップ値（Ｃ_c）と比較し、かつ平行してデジタル−アナログ 変換器（１３２、１３４、１３６）のすべてを調整して必要に応じて補償する。 前述のものは回路１００を得るかつキャリブレーション状態に維持する好まし い方法である。ただし，その他の方法も使用できる。例えば、すべての参照ポー ト（１１２、１２０、１２６）に接続された１つのデジタル−アナログ変換器が 使用されてもよい。セットアップ値(Ｃ_c)が良好な分解能増大のため調整するた めさらに得られるが、本明細書においては、（Ｃ_c）が遅延線（１０２、１０４ 、１０６）のすべてを同時にセットするため使用される。その後、値（Ｒ_c及び Ｍ_c）も得られるが、本明細書においては、これらとセットアップ値（Ｃ_c）の間 のいかなる不一致にも留意し、計算値の補償が回路１００の調整よりむしろ演算 装置１４４で行なわれる。本明細書においては、新しい値（Ｃ₁）をセットアッ プ値（Ｃ_c）と比較し、かつ参照ポート（１１２、１２０、１２６）すべてを同 時に調整することにより、維持されたキ ャリブレーション値が得られる。別の代わりのキャリブレーション例はデジタル −アナログ変換器をまったく使用しない。 代わりに、オペレータがＶ_REFを遅延線（１０２、１０４、１０６）の参照ポ ート（１１２、１２０、１２６）に同時にセットして適当なセットアップ値（Ｃ_c ）を得るため、手動ＤＶ電圧調整装置が設けられる。その後、セットアップ値 （Ｃ_c）に対して値（Ｒ_c及びＭ_c）の不一致の別々の修正、並びにセットアップ 値（Ｃ_c）とは異なる新しい値（Ｃ₁）の総体的な修正を、演算装置１４４での補 償計算値を使用してすべて果たすことができる。 図８は、回路１００が参照信号１４６及び測定信号１４８の位相情報を判定す るためいかにして使用するかを描写するタイミング線図である。多くの点に関し て、回路１００は回路１０と同様にも使用される。クロック信号１５０（ｆ_c） の周期（Ｔ_c）がキャリブレーション中Ｔ_c＝Ｃ₁≧Ｃ_cすでに得られている(それ らがキャリブレーションで相殺するため、ｔ_Dの単位がさらに使用される)。次に 、参照信号１４６（ｆ_R）の周期（Ｔ_c）が制御装置１４２を使用することにより 見出されて参照信号１４６(ｆ_R)のサイクル中クロック信号１５０(ｆ_c)のサイク ルの計数値（Ｕ_R）を取得する。次式の適用に使用するため、値（Ｖ₁及びＶ₂） が参照遅延線１０２の出力ポート１１４から得られる； 方程式７．１ Ｔ_R＝Ｕ_R ^*Ｔ_c−Ｖ₁＋Ｖ₂ 同時に、測定信号１４８（ｆ_M）の周期（Ｔ_M）も制御装置１４２を使用するこ とにより見出されて測定信号１４８（ｆ_M）のサイクル中クロック信号１５０（ ｆ_c）のサイクルの計数値（Ｕ_M）を取得する。次式の適用に使用するため、値（ Ｗ₁及びＷ₂）が測定遅延線１０４の出力ポート１２２から得られる； 方程式７．２ Ｔ_M＝Ｕ_M ^*Ｔ_c−Ｗ₁＋Ｗ₂ 参照信号１４６（ｆ_R）の即時位相（Ｐ_I）は次式により算出される； 方程式７．３ Ｐ_I＝Ｖ₁／Ｔ_R 同様に、参照信号１４８（ｆ_M）の即時位相（Ｐ_I）は次式により算出される； 方程式７．４ Ｐ_I＝Ｗ₁／Ｔ_M さらに、次に、次式を使用して； 方程式７．５ 距離＝λ／（Ｆ^*Ｃ_c）^*（Σ(ｑｉ−ｐｉ)） λ／２０４８より優れた分解能が可能になる。例えば、フォアパス光学素子が 使用される場合(即ち、光学的強調係数＝８)、及び２５６個の遅延素子３２が使 用される場合(即ち、Ｃ_c＝２５６)、それは、変位はλ／２０４８の増分で解決 されることになる。λ＝６３３ｎｍ、代表的にはＨｅＮｅレーザ、の場合は、こ れは３００ピコ秒以下の分解能が今度は容易に得られることを意味する。 変位干渉測定法や潜在的な多くの同様のその他など連 続的な信号処理が望ましい場合のこの回路(１０、５０、１００)の適用において は、いくつかの信号の周期を早期に得ることが有利になりうる。スイッチ（２２ 及び５４）を通してこれらの信号が回される必要があるため、回路（１０及び５ ０）では、これは第１信号２８（ｆ_A）及びサンプルクロック信号７０（ｆ_s）に より行なわれる。 ただし，回路１００では、これは必ずしもクロック信号１５０（ｆ_c）により 行う必要はなく、変更が所望の最小分解能以下であることが子想される場合は、 参照信号１４６（ｆ_R）の周期（Ｔ_R）いずれに対して行なわれる必要はない(即 ち、これはほんの僅かしか変更が予想されていないため)。特に回路１００では 、参照信号１４６（ｆ_R）の周期（Ｔ_R）の計算ではサイクル「Ｒ₀」(図示しないが 、図８の立上りエッジＲ₁で始まるサイクルの直前)を使用することが有利である 。 この形態においては、方程式７．３は早期に解くことができる(始まっていた としても、Ｗ２を得るため使用された参照信号１４８（ｆ_M）サイクルの前に終 了する参照信号１４６（ｆ_R）のサイクルから、Ｖ２が得られるため)。 さらになお、いくつかの信号周期の平均値が、即ち、電子的雑音のeffect効果 影響を減少させるため使用されてもよい。 上述の例の他に、創造的回路（１０、５０及び１００） の各種その他の変形実施例及び代替物が本発明から逸脱することなく作成するこ とができる。従って、上記開示は制限するものとして考えられるべきでなく、か つ添付特許請求の範囲は本発明の全精神及び範囲を包囲するものとして解釈され るべきである。 工業への適用 本発明は回路（１０、５０及び１００）をすべて各種適用によく適すように示 す。回路１０から、本発明がある信号の周期の正確な測定が望まれる場合、また は２つの信号間の位相関係の微細な分解能が望まれる場合の電子式信号処理にほ とんどすべて使用されることが解る。特に、回路１０が比較のため使用される信 号間の周波数関係にはほとんど無関係である。それ故、本発明は従来技術のある 大きな欠点を解決するものである。 回路５０は複雑なカラーテレビジョン波形の復調を図示する本発明の例である 。 一般に、この実施の形態は同一信号の２つの部分間の位相（即ち、タイミング ）関係の非常に微細な分解能を可能にする。より具体的には、この実施の形態は 従来技術の復調回路の代わりに使用される。この役割では、それがフェーズ ロ ック ループ（ＰＬＬ）副回路を使用しないため、回路５０は留意に値する。Ｐ ＬＬは、測定可能な周波数の不一致がある場合それらにロックする能力がなくて もテレビジョン信号復調に現在広く使用されている。このＰＬＬの弱点は、極端 な状況で可能であって も復調の品質が低いこと、及びデジタルフィルター（それ自体画像品質を劣化さ せることがある）などの高価な追加回路が必要とされることを意味する。ＰＬＬ を使用しないことにより、回路５０はそれらの弱点に悩まされることはない。 回路１００はレーザ干渉測定法変位測定の適用性を図示する本発明の例である 。 一般に、この特定実施の形態は、初期セットアップ及び使用中維持されるキャ リブレーション技術両方を図説し、信頼性を有する本発明が、それが可能にする 所望の微細位相分解能を提供する。さらに具体的には、これは、本発明がいかに して人の測定能力の最先端で使用できるか、かつそこまで拡張できるかを説明す る複合実施形態である。回路１００を使用して、変位のサブナノメータ分解能が 容易に達成される。 回路（１０、５０及び１００）すべてが、概して通常の電子部品及び技術を使 用可能でであって、比較的安価に実行できる。本発明者は、本発明のＣＭＯＳ論 理回路系列の実行を発展させてきた。現在の高分解能干渉測定法は周知の欠点を 有するＥＣＬを必燃的に使用示すなければならないことが多いため、これは特に 回路１００に対して注目に値する。さらに、本発明の構成部品は特に複雑なもの ではない。制御装置（２４、５８及び１４２）及び演算装置（２６、６０及び１ ４４）などの表面上は複雑な構成部品も、通常の現行技術で容易に生産される。 上記及びその他の理由で、本発明の回路（１０、５０及び１００）が広範な工 業への適用性を有するであろうこと、及び本発明の商業上の有用性は拡大しかつ 長持ちしよう。

Claims (1)

1. 【特許請求の範囲】 １．サンプルポートと、セットポートと、参照ポートと出力ポートとを有する 遅延線であって、 前記遅延線が一連の複数の遅延素子と、ラッチ素子と、符号器とを含み、 前記サンプルポートが前記複数の遅延素子の第１入力につながり、 前記遅延素子すべてがそれぞれの前記ラッチ素子の入力に接続された出力を有 し、 前記セットポートが前記ラッチ素子すべてに共通につながり、前記参照ポート が前記ラッチ素子すべてに共通につながり、前記ラッチ素子すべてが前記符号器 に接続された出力を有し、かつ前記符号器の出力が前記出力ポートにつながる遅 延線と； 制御装置と； 演算装置と； 第１波形を前記サンプルポート及び前記制御装置へ接続する手段と； 第２波形を前記セットポート及び前記制御装置へ接続する手段と； 前記参照ポートを外部から供給されたＤＣ電圧源へ接続する手段と； 前記出力ポートを前記演算装置へ接続する手段と； 前記制御装置を前記演算装置へ接続する手段であって、 前記第２波形の目標サイクル中発生する前記第１波形 のサイクルの第１サイクル計数値を取得し、前記第１サイクル計数値を前記演算 装置へ渡し、かつ初期値が前記目標サイクルの開始に際して前記出力ポートから 得られ、かつ終了値が前記目標サイクルの終了に際して前記出力ポートから得ら れるように前記演算装置に指示する能力とを有する制御装置を、 前記第１波形の周期、前記第１サイクル計数値、及び前記初期及び終了値から 前記第２波形の周期を算出する能力を有する演算装置へ接続する手段と；を有す ることを特徴とする波形周期の判定装置。 ２．前記第１及び第２波形間の前記セットポートの接続を切換える切換手段と ； 前記切換手段が前記第１波形を前記セットポートに前記第１波形の測定周期が 前記出力ポートに設けられるように指示する能力をさらに有する制御装置と； 前記測定周期を使用して前記第２波形の周期を算出するする能力をさらに有す る演算装置と;をさらに有することを特徴とする請求の範囲１に記載の装置。 ３．前記遅延素子が遅延の実質的に同等な装置を生成することを特徴とする請 求の範囲１に記載の装置。 ４．前記制御装置がサイクルの立上りエッジを計数して前記第１サイクル計数 値を得ることを特徴とする請求の範囲１に記載の装置。 ５．前記制御装置が完全サイクルを計数して前記第１サイクル計数値を得るこ とを特徴とする請求の範囲１に 記載の装置。 ６．前記第２波形のサイクルの目標群中に発生する前記第１波形のサイクルの 前記第１サイクル計数値を取得し、 前記目標群のサイクルの前記第２サイクル計数値を取得し、 両前サイクル計数値を前記演算装置へ渡し、かつ 前記初期値が前記目標群の開始に際して前記出力ポートから得られ、かつ終了 値が前記目標群の終了に際して前記出力ポートから得られるように前記演算装置 に指示する能力とをさらに有する制御装置と； 前記第１波形の周期、両前記サイクル計数値、及び前記初期及び終了値から前 記第２波形の平均周期を算出する能力をさらに有する演算装置とを； さらに有することを特徴とする請求の範囲１に記載の装置。 ７．サンプルポートとセットポートと参照ポートと出力ポートとを有する遅延 線であって、前記遅延線が一連の複数の遅延素子と、ラッチ素子と、符号器とを 含み、前記サンプルポートが前記複数の遅延素子の第１入力につながり、前記遅 延素子すべてがそれぞれのラッチ素子の入力に接続された出力を有し、前記セッ トポートが前記ラッチ素子すべてに共通につながり、前記参照ポートが前記ラッ チ素子すべてに共通につながり、前記ラッチ素子すべてが前記符号器に接続され た出力を有し、かつ前記符号器の出力が前記出力ポートにつながる遅延線 と； 制御装置と； 演算装置と； 第１波形を前記サンプルポート及び前記制御装置へ接続する手段と； 第２波形を前記セットポート及び前記制御装置へ接続する手段と； 前記参照ポートを外部から供給されたＤＣ電圧源へ接続する手段と； 前記出力ポートを前記演算装置へ接続する手段と； 前記制御装置を前記演算装置へ接続する手段であって、前記第２波形の目標サ イクル中発生する前記第１波形のサイクルの第１サイクル計数値を取得し、前記 第１サイクル計数値を前記演算装置へ渡し、かつ初期値が前記目標サイクルの開 始に際して前記出力ポートから得られ、かつ終了値が前記目標サイクルの終了に 際して前記出力ポートから得られるように前記演算装置を指示する能力とを有す る制御装置を、前記第１波形の周期、前記第１サイクル計数値、及び前記初期及 び終了値から前記第１波形を基準として前記第２波形の位相を算出する能力を有 する演算装置へ接続する手段と;を有することを特徴とする位相関係の判定装置 。 ８．前記第１及び第２波形間の前記セットポートの接続を切換える切換手段と ； 前記切換手段が前記第１波形を前記セットポートに前 記第１波形の測定周期が前記出力ポートに設けられるように指示する能力をさら に有する制御装置と； 前記測定周期を使用して前記第２波形の周期を算出するする能力をさらに有す る演算装置と;をさらに有することを特徴とする請求の範囲７に記載の装置。 ９．前記遅延素子が遅延の実質的に同等な装置を生成することを特徴とする請 求の範囲７に記載の装置。 １０．前記制御装置がサイクルの立上りエッジを計数して前記第１サイクル計 数値を得ることを特徴とする請求の範囲４に記載の装置。 １１．前記制御装置が完全サイクルを計数して前記第１サイクル計数値を得る ことを特徴とする請求の範囲７に記載の装置。 １２．前記第２波形のサイクルの目標群中に発生する前記第１波形のサイクル の第１サイクル計数値を取得し、 前記目標群のサイクルの第２サイクル計数値を取得し、 両前サイクル計数値を前記演算装置へ渡し、かつ 前記演算装置を前記初期値が前記目標群の開始に際して前記出力ポートから得 られ、かつ終了値が前記目標群の終了に際して前記出力ポートから得られるよう に指示する能力とをさらに有する制御装置、及び前記第１波形の周期、両前記サ イクル計数値、及び前記初期及び終了値から前記第２波形の平均位相関係を算出 する能力をさらに有する演算装置をさらに有することを特徴とする請求の範囲７ に記載の装置。 １３．サンプルポートと、セットポートと、参照ポートと、出力ポートとを有 する遅延線であって、前記遅延線が複数の遅延素子と、ラッチ素子と、符号器と を含み、前記サンプルポートが前記一連の複数の遅延素子の第１入力及びにつな がり、 前記遅延素子すべてがそれぞれのラッチ素子の入力に接続された出力を有し、 前記セットポートが前記ラッチ素子すべてに共通につながり、前記参照ポート が前記ラッチ素子すべてに共通につながり、前記ラッチ素子すべてが前記符号器 に接続された出力を有し、かつ前記符号器の出力が前記出力ポートにつながる遅 延線と； 制御装置と； 演算装置と； アキュムレータと； 波形発生手段と； 外部から供給されたクロック波形と対象波形間の前記セットポートの接続を切 換える切換手段と； 前記サンプルクロック波形を前記サンプルポート、前記制御装置、及び前記ア キュムレータヘ接続する手段と； 前記対象波形を前記制御装置へ接続する手段と； 前記参照ポートを外部から供給されたＤＣ電圧源へ接続する手段と； 前記出力ポートを前記演算装置へ接続する手段と； 前記演算装置を前記アキュムレータへ接続する手段と； 前記アキュムレータを前記波形発生手段へ接続する手段と； 前記制御装置を前記切換手段、前記演算装置、及び前記アキュムレータへ接続 する手段と；を有し、 前記制御装置が前記切換手段を指示し、対象波形のサイクルの目標群中に発生 する前記サンプルクロック波形のサイクルの第１サイクル計数値を取得し、前記 目標群のサイクルの第２サイクル計数値を取得し、両前サイクル計数値を前記演 算装置へ渡し、かつクロック周期値が前記サンプルクロック波形のため前記出力 ポートから得られ、かつ初期値が前記目標群の開始に際して前記出力ポートから 得られるように前記演算装置に指示する能力を有し、 前記演算装置が前記クロック周期値、両前記サイクル計数値、及び前記初期及 び終了値から前記サンプルクロック波形を算出する能力を有し、 前記アキュムレータが前記位相シフト値を受け取り、かつ現在の位相値として 前記サンプルクロック波形の各サイクルに対する前記位相増分を蓄積する能力を 有し、 前記波形発生手段が前記現在の位相値に基ずいて同期波形を発生する能力を有 するすることを特徴とする対象波形と密接な位相関係にある同期波形をデジタル 式に発生する装置。 １４．前記制御装置が完全サイクルを計数して前記第１サイクル計数値を得る ことにより、前記対象波形のノイズによる誤計数を低減することを特徴とする請 求の範囲１３に記載の装置。 １５．各々が複数の複数の遅延素子、ラッチ素子、及び符号器を含むすべての 前記遅延線を有する第１遅延線、第２遅延線、及びクロック遅延線であって、 前記サンプルポートが前記一連の複数の遅延素子の第１の入力につながり、 前記遅延素子すべてがそれぞれのラッチ素子の入力へ接続された出力を有し、 前記セットポートが前記ラッチ素子すべてに共通につながり、前記参照ポートが 前記ラッチ素子すべてに共通につながり、前記ラッチ素子すべてが前記符号器に 接続された出力を有し、かつ前記符号器の出力が前記出力ポートへつながる第１ 遅延線、第２遅延線、及びクロック遅延線と； 制御装置と； 前記クロック波形を前記遅延線すべての前記サンプルポート及び前記制御装置 へ接続する手段と； 第１波形と前記クロック波形間の前記第１遅延線の前記セットポートの接続を 切換える第１切換手段と； 第２波形と前記クロック波形間の前記第２遅延線の前記セットポートの接続を 切換える第２切換手段と； 前記遅延線すべての前記参照ポートを外部から供給されたＤＣ電圧源へ接続す る手段と； 演算装置と； 前記遅延線すべて及び前記制御装置の前記出力ポートを前記演算装置へ接続す る手段と；を有し、 前記制御装置が前記切換手段すべてに前記クロック波形を前記セットポートす べてに切換えるよう指示し、第１波形の目標サイクル中発生する前記クロック波 形のサイクルの第１サイクル計数値を取得し、第２波形の目標サイクル中発生す る前記クロック波形のサイクルの第２サイクル計数値を取得し、両前記サイクル 計数値を前記演算装置へ渡し、かつ初期値が第１及び第２波形のそれぞれの前記 目標サイクルの開始に際して前記第１及び第２遅延線の前記出力ポートから得ら れ、かつ終了値が第１及び第２波形のそれぞれの前記目標サイクルの終了に際し て前記第１及び第２遅延線の前記出力ポートから得られるように前記演算装置に 指示する能力とを有し、 前記演算装置が第１波形及び第２波形及び前記クロック波形の周期、すべての 前記サイクル計数値、及びすべての前記初期及び終了値から前記クロック波形を 基準として第１及び第２波形の位相を算出する能力を有することを特徴とする第 １波形及び第２波形間の位相関係の判定装置。 １６．総体的に電圧を調整する手段を含む前記参照ポートを前記外部から供給 されたＤＣ電圧源からすべての前記参照ポートに接続する前記手段をさらに有す ることを特徴とする請求の範囲１５に記載の装置。 １７．前記電圧調整手段がポテンショメータを含むことを特徴とする請求の範 囲１６に記載の装置。 １８．すべての前記参照ポートに総体的に接続されたＤＡＣを含む前記電圧調 整手段と、前記ＤＡＣを前記制御手段に接続する手段と、前記外部から供給され たＤＣ電圧源からの電圧の割合を変化させる能力をさらに有する前記制御装置と 、をさらに有することを特徴とする請求の範囲１６に記載の装置。 １９．個別に電圧を調整する手段を含む前記参照ポートを前記外部から供給さ れたＤＣ電圧源からすべての前記参照ポートに接続する前記手段をさらに有する ことを特徴とする請求の範囲１５に記載の装置。 ２０．前記電圧調整手段が前記第１遅延線の前記参照ポートへ接続された第１ ポテンショメータと、前記第２遅延線の前記参照ポートへ接続された第２ポテン ショメータと、前記クロック遅延線の前記参照ポートへ接続されたクロックポテ ンショメータとを有することを特徴とする請求の範囲１９に記載の装置。 ２１．前記遅延線の前記参照ポートへそれぞれ接続された第１ＤＡＣと、第２ ＤＡＣと、クロックＤＡＣとを含む前記参照ポートを接続する前記手段と、すべ ての前記ＤＡＣを前記外部から供給されたＤＣ電圧源からの電圧の割合を変化さ せるようにすべてのＤＡＣに個別にかつ総体的に指示する能力をさらに有する前 記制御装置へ接続する手段とをさらに有することを特徴とする請求の 範囲１９に記載の装置。 ２２．前記サンプルポートが前記複数の遅延素子の第１入力及びにつながり、 前記遅延素子すべてがそれぞれの前記ラッチ素子の入力に接続された出力を有 し、 前記セットポートが前記ラッチ素子すべてに共通につながり、 前記参照ポートが前記ラッチ素子すべてに共通につながり、 前記ラッチ素子すべてが前記符号器に接続された出力を有し、かつ前記符号器 の出力が前記出力ポートにつながる前記遅延線がサンプルポート、セットポート 、参照ポート及び出力ポートとを含む遅延線であって、一連の複数の遅延素子、 ラッチ素子、及び符号器を含む遅延線を設けるステップと； 第１波形を前記サンプルポートへ接続するステップと； 第２波形を前記セットポート接続するステップと； 前記第２波形の目標周期中発生する前記第１波形のサイクルの第１計数値を計 数するステップと； 前記目標周期の開始の際に前記出力ポートから初期値を、かつ前記目標周期の 終了の際に前記出力ポートから終了値を得るステップと； 前記第１波形の周期、前記第１計数値、及び前記初期値及び終了値から前記第 ２波形の周期を算出するステッ プと；を有することを特徴とする波形周期の判定方法。 ２３．前記第１波形の周期が前記出力ポートに形成されるように前記第１波形 を前記セットポートへ切換えるステップを前記算出ステップに先だってさらに有 することを特徴とする請求の範囲２２に記載の方法。 ２４．前記計数ステップがサイクルの立上りエッジを検出して前記第１計数値 を得るステップを含むことを特徴とする請求の範囲２２に記載の方法。 ２５．前記計数ステップが完全サイクルを検出して前記第１計数値を得るステ ップを含むことを特徴とする請求の範囲２２に記載の方法。 ２６．前記目標周期が第２波形の１つの完全サイクルであることを特徴とする 請求の範囲２２に記載の方法。 ２７．前記計数ステップが前記目標周期の完全サイクルの第２計数値を計数す るステップと；前記算出ステップが前記第２計数値に基ずいて前記第２波形のた め算出された周期を平均するステップと；を含むことを特徴とする請求の範囲２ ２に記載の方法。 ２８．前記サンプルポートが前記複数の遅延素子の第１入力につながり、 前記遅延素子すべてがそれぞれの前記ラッチ素子の入力に接続された出力を有 し、 前記セットポートが前記ラッチ素子すべてに共通につながり、 前記参照ポートが前記ラッチ素子すべてに共通につな がり、 前記ラッチ素子すべてが前記符号器に接続された出力を有し、かつ 前記符号器の出力が前記出力ポートにつながる前記遅延線がサンプルポート、 セットポート、参照ポート及び出力ポートとを含む遅延線であって、一連の複数 の遅延素子、ラッチ素子、及び符号器を含む遅延線を設けるステップと； 第１波形を前記サンプルポートへ接続するステップと； 第２波形を前記セットポート接続するステップと； 前記第２波形の目標周期中発生する前記第１波形のサイクルの第１計数値を計 数するステップと； 前記目標周期の開始の際に前記出力ポートから初期値を、かつ前記目標周期の 終了の際に前記出力ポートから終了値を得るステップと； 前記第１波形の周期、前記第１計数値、及び前記初期値及び終了値から前記第 １波形を基準として前記第２波形の位相を算出するステップと；を有することを 特徴とする位相関係の判定方法。 ２９．前記第１波形の周期が前記出力ポートに形成されるように前記第１波形 を前記セットポートへ切換えるステップを前記算出ステップに先だってさらに有 することを特徴とする請求の範囲２８に記載の方法。 ３０．前記計数ステップがサイクルの立上りエッジを 検出して前記第１計数値を得るステップを含むことを特徴とする請求の範囲２８ に記載の方法。 ３１．前記計数ステップが完全サイクルを検出して前記第１計数値を得るステ ップを含むことを特徴とする請求の範囲２８に記載の方法。 ３２．前記目標周期が第２波形の１つの完全サイクルであることを特徴とする 請求の範囲２８に記載の方法。 ３３．前記計数ステップが前記目標周期の完全サイクルの第２計数値を計数す るステップと；前記算出ステップが前記第２計数値に基ずいて前記第２波形のた め算出された周期を平均するステップと；を含むことを特徴とする請求の範囲２ ８に記載の方法。