JP2002510139A - ミクロ加工デバイスのトレンチアイソレーション - Google Patents

ミクロ加工デバイスのトレンチアイソレーション

Info

Publication number
JP2002510139A
JP2002510139A JP2000540560A JP2000540560A JP2002510139A JP 2002510139 A JP2002510139 A JP 2002510139A JP 2000540560 A JP2000540560 A JP 2000540560A JP 2000540560 A JP2000540560 A JP 2000540560A JP 2002510139 A JP2002510139 A JP 2002510139A
Authority
JP
Japan
Prior art keywords
silicon
isolation
wafer
metal
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000540560A
Other languages
English (en)
Inventor
スコット・ジー・アダムズ
ケビン・エイ・ショー
ラッセル・ワイ・ウェブ
ブライアン・ダブリュー・リード
ノエル・シー・マクドナルド
ティモシー・ジェイ・デイビス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cornell Research Foundation Inc
Original Assignee
Cornell Research Foundation Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cornell Research Foundation Inc filed Critical Cornell Research Foundation Inc
Publication of JP2002510139A publication Critical patent/JP2002510139A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00142—Bridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/00698—Electrical characteristics, e.g. by doping materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Element Separation (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】 シリコンミクロ加工デバイスの性能を向上させるアイソレーションプロセスにより、絶縁アイソレーションセグメント（２５４、２５６）がシリコンミクロ構造内に組み込まれる。あるいは、シリコンミクロ構造は片持ち固定されたビームの相互結合されたグリッドから組み立てられる。ビーム（２７６、２７８）の頂上にある金属層は、相互接続（２４４、２４６）を提供し、シリコンビームに対する接触をも可能にする。多数の伝導パスは、構造の規定に先立って、金属のパターニング工程によって組み込まれる。本発明は、全ての平坦なトポグラフィーにリソグラフィーパターニング工程を行い、たいていの高アスペクト比プロセスに必要とされる面倒な金属スパッタリング工程を省くことによって、以前のプロセスの製造性を向上させる。本発明は、少しの改変を行えば、集積デバイスのための集積回路製作工程に使用され得る。

Description

【発明の詳細な説明】
【０００１】 本発明は、ＤＡＲＰＡによって付与された契約番号Ｆ３０６０２−９７−２−
０１０４のもとで、政府の援助によってなされた。
【０００２】 本出願は、開示内容が本願に組み込まれる１９９８年１月１５日に出願された
米国の仮出願第６０／０７１３９０号の優先権を主張する。
【０００３】 （技術分野） 本発明の分野は一般的にミクロデバイスおよびミクロ構造に関し、特にデバイ
ス内に一体式の電気的アイソレーション構造を有するミクロ加工デバイスまたは
ミクロエレクトロメカニカルデバイスを作製するためのミクロ製造プロセスに関
する。
【０００４】 （背景技術） ミクロエレクトロメカニカルシステム（ＭＥＭＳ）は、電気的および機械的な
デバイスが集積回路の製造における公知技術を使用して実質的に微視的な次元で
製造される技術に関する。現在のＭＥＭＳ技術の商業的な適用は、圧力および慣
性力（inertial）を検知することにおいて広く行われており、特に自動車アプリ
ケーションにおいて支配的である。センサおよびアクチェータに対するＭＥＭＳ
技術の使用の紹介には、例えば1994年６月号「IEEE Spectrum」第20〜31頁のBry
zekらの論文を参照のこと。
【０００５】 ＭＥＭＳの製造プロセス、いわゆるミクロ機械加工（micromachining）は集積
回路工業から流用されている。半導体装置は、一連のパターニング工程、堆積工
程およびエッチング工程を使用して製造される。表面ミクロ加工は、構造用のミ
クロ加工用材料として、ポリシリコンの堆積層を典型的に使用している。ポリシ
リコンは、典型的にはシリコンからなる基板上の捨て層（sacrificial layer） の上に堆積される。捨て層が除去されると、ポリシリコンは倒れないで自立して
いる。バルクミクロ加工技術は、シリコン基板上の堆積層を使用するよりも、シ
リコンウエハに直接エッチングして単結晶性シリコン自体のメカニカル構造を形
成する。バルクミクロ加工は、あるシリコンの結晶面においてより速くエッチン
グする水酸化カリウムのような異方性ウェット化学エッチング液を使用して最初
に実行された。しかしながら、反応性イオンエッチング（ＲＩＥ）技術の発達は
実用的であり、ミクロ加工構造を規定するドライプラズマエッチングの使用は多
くの点で役に立つ。反応性イオンエッチング技術は、結晶配向から独立しており
、表面ミクロ加工デバイスの機能性を超えるデバイスををつくることができる。
デバイスのサイズが小さくても優れた構造的特性を維持し、欠陥およびグレイン
境界がないので、単結晶材料、特にシリコンを使用することは機械的なアプリケ
ーションに対して有益であり得る。
【０００６】 ＭＥＭＳ工業に対して特に発達したディープ反応性イオンエッチング技術は、
バルクミクロ加工に対して機能性の範囲をより広げることを可能にした。米国特
許第５,５０１,８９３号に説明されているようなプロセスは現在、特にバルクミ
クロ加工の民間エッチング業者によって供給されている。これらのプロセスは、
垂直断面で２ｕｍ／ｍｉｎを超えるシリコンエッチング速度および５０：１より
も大きいフォトレジストに対する選択性または１００：１よりも大きい酸化シリ
コンに対する選択性を与える。このことは、数ミクロン深さから実質的に全ウエ
ハの厚さ（＞３００ｕｍ）までの範囲におよぶバルクミクロ加工構造を可能にす
る。
【０００７】 バルクミクロ加工の際立った困難な点は、ほとんどのデバイスに対し、ミクロ
構造のシリコンが機械的に接続されるが、基板シリコンからは電気的には分離さ
れることが要求されることである。特にデバイスが電気的に活性化または変換さ
れる場合には、デバイスが適切に機能するように、構造から基板への電流パスは
低減されるかまたは効果的に排除されなければならない。このような要求は、製
造において達成するのが最も困難である。
【０００８】 バルクミクロ加工構造のプロセスは例えば、参考としてその開示が本願に援用
され、本願の譲渡人に譲渡された米国特許第５，７１９，０７３号に説明されて
いる。このプロセスは、１層のマスク層および適切なエッチングおよび堆積工程
を使用して、完全にセルフアラインされ金属化されたバルクミクロ加工構造を形
成する。反応性イオンエッチングは、カンチレバービーム(cantilever beam)の アレイを規定し、かつ、アンダーカットする（undercut）ために使用され、より
完全な機能的ミクロ構造を形成するように共に接続される。全ての構造エレメン
トおよび相互接続は、同一のマスク層を用いて形成され、異方性ドライエッチン
グ技術は構造層を開放するために使用される。プロセスの利点は、単一のマスク
層、反応性イオンエッチ開放プロセスおよびセルフアラインされた金属化の単純
さと、高い製造効率とにある。
【０００９】 ’０７３特許のプロセスのフローでは、１０〜２０ｕｍのトレンチのエッチン
グによって実質的に単結晶材料基板に移される、絶縁性マスク中のパターンを形
成する。二酸化シリコンのような第２絶縁層を使用してトレンチの側壁を保護し
た後に、異方性の反応性イオンエッチングを使用してシリコンアイランドまたは
メサをアンダーカットし、かつ開放する。開放されたシリコンメサは、実質的に
カンチレバービームになる。最後のセルフアラインされた金属層はビーム上の酸
化物層に堆積され、構造との電気的接続が可能になる。’０７３特許のプロセス
は集積回路を有するウエハ上で実行され、個々のプロセス工程が３００℃未満の
温度で全て行われる。
【００１０】 （発明が解決しようとする技術的課題） ’０７３特許のセルフアラインされた金属層においては、ミクロ構造に対して
電気的結合が１つだけ形成される。いくつかの接続が必要とされる場合には、開
放構造に追加のフォトリソグラフィ工程またはマスク工程を行わなければならな
い。開放されたミクロ構造にフォトレジストを塗布しおよびこの構造からフォト
レジストを除去すると、しばしばデバイスに欠陥が生じるので、これらの追加の
工程はデバイスの歩留りを制限する。’０７３特許の金属層がセルフアラインさ
れていても、１０〜２０ｕｍ深さのビームの側壁上の金属の蒸発またはスパッタ
リングは困難な基準外のプロセス工程であり、得られる金属層はしばしば不均一
な厚さを有し、全ビーム深さの一部分のみをコートすることになろう。さらに、
金属−酸素−シリコン界面は、容量性作動および変換のための金属層に対向する
ことをあてにしているデバイスの寄生容量の原因となる。’０７３特許のビーム
側壁および金属−酸化物−シリコンビーム構造によって与えられた大面積により
、直接、大きな寄生容量が生じてしまう。多くの慣性検知デバイスにおいて、ビ
ーム側壁に対向することよって与えられた様々なキャパシタンスは、実際には基
板シリコンに対する寄生容量分だけ上回る。
【００１１】 ’０７３特許のプロセスを変更して寄生容量のレベルを低減させることにより
デバイスの性能を向上させる試みが、本願の譲受人に譲渡された米国特許第５，
４２６，０７０号に説明された発明においてなされた。ここでは、シリコンビー
ムの断面を費やすように酸化工程が行われ、これらの断面が完全に酸化されたセ
グメントに変換される。結果として、ミクロ構造の残りのシリコンは酸素ビーム
セグメントによって基板シリコンから電気的に分離される。しかしながら、絶縁
セグメントに対して必要とされる厚い酸化物層は、残存するシリコンビームの側
壁表面においても成長し、その複合ビームの機械的な性能を劇的に変更する。さ
らに、セルフアラインされた金属化によりミクロ構造との接触が一つだけ形成さ
れ、金属がビームの側壁をコートする必要があるので結果として上述したように
不均一で信頼性のない金属皮膜層が得られる。
【００１２】 バルクミクロ加工デバイスに対して分離および寄生容量の低減を提供するため
の他の技術が試みられている。その多くは、シリコンの上に絶縁物があるような
特別に調整された基板の使用をあてにしている。ここで、ウエハは組み込まれた
埋込酸化物層を有する。ミクロ構造は埋込層の頂上に存在するシリコン層から形
成され、埋込層の化学エッチングを使用して開放される。しかしながら、シリコ
ンミクロ構造を開放するための化学エッチングは比較的歩留まりが低く、基板自
体が特別で高価である。Brosnihanらの” 高アスペクト比のための埋め込まれた
相互接続および電気的アイソレーション（Embedded interconnect and electric
al isolation for high-aspect-ratio），SOI inertial instruments "Transduc
ers ９７，第６３７〜６４０頁において、著者はＳＯＩ基板と窒素およびポリシ
リコンアイソレーション用ブロックとを組み合わせている。しかしながら、構造
の規定および開放はいまだに、埋込ＳＯＩ層および得られる高価な基板の調整に
依存している。
【００１３】 バルクミクロ加工デバイスの複雑さが増大するにつれて、電気的な性能を向上
させることがますます重要になる。より複雑なＭＥＭＳデバイスに対しては、多
数の電気的接続が必要とされる。様々な接続間の電気的アイソレーション、およ
び、構造と基板との間の電気的アイソレーションもまた要求される。従来技術に
おいて典型的にこのようなアイソレーションは、絶縁性誘電体層によって導電性
金属層を分離することにより達成される。例えば米国特許第５，６１１，９４０
号を参照のこと。米国特許第４，６８８，０６９号および第４，６８８，０６９
号のように、集積回路においてミクロエレクトロニックデバイス間またはコンダ
クター間に絶縁アイソレーション領域を提供することもまた従来技術において公
知である。電気的アイソレーションのための特に有益なアプローチは、米国特許
第４，１０４，０８６号および４，５０９，２４９号、４，５７１，８１９号お
よび４，５１９，１２８号に説明されているように、絶縁材料で満たされたトレ
ンチを使用することである。従来技術における電気的アイソレーション機構が従
来の集積回路デバイスに対して非常に満足のいくものであっても、このような機
構をミクロエレクトリカルメカニカルデバイスに適用すると深刻な欠点が生じる
。
【００１４】 ＭＥＭＥＳデバイスは移動メカニカルミクロ構造を含み、典型的には実質的に
３次元幾何学形状を示す。この構造の存在は、従来技術に説明された構造のよう
な電気的アイソレーション機構の適用を排除するかまたは困難にする。このよう
な機構は、リソグラフィ、エッチングおよび堆積の多数の工程を含む。これらの
工程は、大きなトポグラフィー変化を示す構造に対して適していないし、あらか
じめ移動のために開放されたミクロ構造に対しても適していない。
【００１５】 ＭＥＭＳデバイスの効果的な電気的アイソレーションに対して必要とされるこ
とは、開放され移動可能なミクロ構造の存在が最も著しいＭＥＭＳデバイスの特
定の要求と限定とを両立されなければならない新しい電気的アイソレーションプ
ロセスである。
【００１６】 電気的アイソレーションプロセスに対して要求されることもまた、電気的アイ
ソレーションプロセスが隣接するメカニカル構造間のアイソレーション、異なる
電気的セグメント間のアイソレーション、およびデバイスと基板材料との間のア
イソレーションを与えることである。バルクミクロ加工において、これはたいて
いの場合、構造シリコンと基板シリコンとの間の電気的導通を破壊することを意
味する。デバイス中の寄生容量を低減させるためにこのようなアイソレーション
構造もまた提供されることが望まれる。ＭＥＭＳセンサは典型的には電荷および
キャパシタンスにおける非常に小さな変化を測定できる性能を要求するので、寄
生回路素子の影響を最小限にしなければならない。
【００１７】 さらに、ＭＥＭＳデバイスの製造歩留まりに対して有害な影響を与えない電気
的アイソレーションプロセスが必要とされる。ＭＥＭＳ技術の商業的実用性は、
製品を効果的に製造するコストに依存する。従来技術の電気的アイソレーション
機構は製造歩留まりが非常に低く、ほとんどのＭＥＭＳ製品アプリケーションに
対して受け入れられないほどの高コストである。
【００１８】 （本発明の要旨） 上述した課題を達成し、従来の電気的アイソレーション（分離）機構における
固有の課題を解決するために、本発明は、電気的アイソレーションを与えるよう
に絶縁セグメントをシリコンビームミクロ構造に組み込むビームレベルアイソレ
ーション技術を目的とする。
【００１９】 従って本発明の目的は、ミクロ構造内において電気的アイソレーションを達成
するためのミクロ加工デバイスの製造プロセスに関連し、絶縁材料を使用する、
適切に変更されたトレンチ技術を提供することである。
【００２０】 本発明の更なる目的は、ＭＥＭＳデバイスの電気的活性化のために不適切で信
頼性のない側壁金属層を使用することをやめて、代わりに、伝導のためおよびキ
ャパシタプレートとしてミクロ構造ビームのシリコンコアを使用することである
。これは、当該技術において一般的である技術を使用して、金属層から絶縁層を
介してシリコンビームまでの接触を与えることによって達成される。
【００２１】 本発明の更なる目的は、ＭＥＭＳデバイス内における複数の金属相互接続を提
供することである。これは、金属コンダクタラインをアイソレーションセグメン
トの上およびカンチレバービームの頂上に配置して複数の金属パスを提供するこ
とによって達成される。コンダクタラインは、コアシリコンからビームの頂上に
もまた存在する絶縁層によって分離されるので、金属とシリコンとの間の分離が
達成される。
【００２２】 本発明の更なる目的は、シリコン上に存在する側壁フィルムの量を最小限にす
ることによって、シリコンビームミクロ構造上の絶縁体−誘起ストレスを緩和す
ることである。存在するビーム構造の熱酸化により、デバイスの特性を支配する
厚い側壁酸化物フィルムが形成される。構造形成の前にアイソレーションプロセ
スを実行することによって、側壁フィルムは低減されるかまたは排除さえされる
ので、パッシベーションフィルムがデバイスの性能に対して重要でなくなる。
【００２３】 本発明の更なる目的は、高い製造歩留まりを維持しながら、異なる構造エッチ
深さにスケール可能なミクロ構造を製造するためのトレンチアイソレーションプ
ロセスを提供することにある。トレンチアイソレーション構造プロセスは、ディ
ープ反応性イオンエッチング技術を使用して、５０ｕｍを超えるエッチング深さ
にスケールされて、特定のミクロ構造深さに調整され得る。アイソレーションセ
グメントの平面リソグラフィー、金属堆積、および構造の規定は、高い歩留まり
を維持し、半導体製造工業に共通の技術から逸脱することはない。
【００２４】 本発明の好適な実施の形態は熱酸化を使用してアイソレーションセグメントを
形成するが、その他の低温化学気相堆積法技術もまたトレンチ技術に使用可能で
ある。さらに、高温酸化工程を用いても、プロセス工程を増加させることなしに
、ミクロ加工アイソレーションプロセスを集積回路に使用することも可能である
。
【００２５】 簡単に説明すれば、基本的なプロセスは、所望のミクロ加工構造のためにアイ
ソレーション用トレンチパターンを酸化物に覆われたシリコンウエハ上に規定す
ることによって始められる。パターンは１つの領域または複数の領域を規定し、
この領域に絶縁アイソレーションセグメントが配置される。これらの絶縁セグメ
ントは、ミクロ加工構造のシリコンを基板のシリコンから分離させるように働く
。露光されたフォトレジスト中に存在する絶縁セグメントのパターンは、反応性
イオンエッチングを用いて酸化物下層に転写される。アイソレーション用トレン
チは反応性イオンエッチングを用いてウエハ中に規定され、典型的には、基板シ
リコン中に１〜１．５ｕｍ幅および１０〜５０ｕｍ深さである。トレンチの形状
またはトレンチのプロファイルは、ミクロ構造処理工程の残りに関連してセグメ
ントのアイソレーション特性を向上させるように最適化されている。好適な実施
の形態において、トレンチプロファイルはトレンチの頂上よりもトレンチの底部
の方が広い凹状である。トレンチを形作る目的は、プロセスの残りのあいだにシ
リコンフィラメントを形成する可能性を低減させることである。このようなフィ
ラメントはアイソレーションセグメントを囲み、アイソレーションの有効性を低
下させる漏れ経路を形成する。
【００２６】 アイソレーション用トレンチが規定されたあと、トレンチは、好ましくは熱酸
化工程を用いて、絶縁体によって充填される。あるいはトレンチは化学気相堆積
技術を用いて二酸化シリコンまたは窒化珪素により充填される。熱酸化の間に、
トレンチのシリコン側壁が消費されて二酸化シリコンを形成し、体積膨張が生じ
てトレンチの開口部を狭くし、トレンチを効果的に充填する。トレンチの高アス
ペクト比により、空隙が絶縁体内にしばしば形成される。しかしながらほとんど
の電気的アイソレーション機構と違って、空隙はデバイスの操作に対して重要で
ない。
【００２７】 トレンチが充填されたあとに、ウエハ表面はアイソレーションセグメントの周
りに、小さなトポグラフィー変化を有する。従って平坦化工程はふつうフォトレ
ジストを用いて行われ、ウエハ表面を滑らかにし、後のパターニングおよび堆積
工程のためにウエハ表面を調整する。レジストまたはその他の粘性材料の塗布お
よび後のエッチバックは、表面中の小さな凹凸を平坦化し、かつウエハ表面上の
絶縁体の厚さを低下させるために使用される。
【００２８】 次に、第２マスク相は、金属層からシリコンビーム構造またはシリコン基板へ
の接続がなされる場所にビアを規定する。最終的に、集積回路に典型的であるよ
うに、シリコンに対する金属の接触がビアを介してなされる。フォトレジストの
ビアパターンはＲＩＥプロセスを用いて酸化シリコンに転写され、シリコン表面
はコンタクト露光処理される。ドーパントを注入およびアニールしたあとに、金
属層はスパッタリングにより堆積される。金属層は、下層シリコンに対する接触
を形成し、また、さらなるプロセスに関連してミクロ加工デバイスに対して多数
の相互接続を形成する。
【００２９】 第３フォトリソグラフィー工程は、最終的な構造エッチングの調整に金属を粗
くパターニングする。粗い金属パターンは、ウエット化学エッチング工程または
ドライ反応性イオンエッチングを用いて金属層に転写される。粗い金属パターニ
ング工程は、相互接続が破壊されるべき領域から金属を除去する。最後のリソグ
ラフィーパターニング工程は、シリコンビームの相互接続されたグリッドの形態
をとって、ミクロ加工構造を規定する。金属層および絶縁性マスク層を介してフ
ォトレジストパターンを転写することにより、ビームは形成される。シリコンア
イランドまたはメサは、メサ形状を囲むシリコントレンチエッチングを用いて規
定される。絶縁層を用いてビームの側壁が保護された後に、異方性反応性イオン
エッチングを使用してビームの形状が開放される(released)。側壁パッシベーシ
ョン層は、所望であれば別の異方性反応性イオンエッチング（好ましくはシリコ
ンからの絶縁体のエッチング）によって除去可能である。
【００３０】 要約すると、本発明のプロセスは、’７０３特許で開発されたのと同様のシリ
コン構造を形成するが、幾つかの重要な利点を与える。金属導電層はビーム構造
の頂上だけに存在する。アイソレーションセグメントはシリコンビームに組み込
まれており、寄生容量を低減させ、多数の構造接続を与える。またはキャパシタ
の検知が必要である領域において、金属層はビームシリコン核に接触し、ビーム
シリコン核はキャパシタプレートとして働く。これは、アイソレーションセグメ
ントがシリコンビームから基板シリコンへの導電性パスを中断するので可能にな
る。多数の導電性パスは、頂上の導電性金属層をおよび下層のシリコンに対する
接触を使用することが可能である。側壁金属層が必要とされないし、開放された
ミクロ構造に対する多数の接続が可能であるので、このプロセスは従来技術から
非常に改良されている。全てのフォトリソグラフィー工程が平坦な表面上で行わ
れ、開放された構造上では全く行われないので、このプロセスは本質的に製造可
能である。このプロセスを集積回路に適用して、チップ上に完全な集積システム
を形成することが可能である。
【００３１】 前述のおよびさらなる本発明の目的、特徴および利点は、添付の図面を参照し
て、以下の好適な実施の形態の詳細な説明によって当業者に明らかになるであろ
う。
【００３２】 （発明を実施するための最良の形態） 本発明を様々に改変することが可能であるが、基本的なプロセスを図１Ａ〜１
Ｈに示す。これらの図は、シリコンウエハから、アイソレーションセグメントが
１つだけ組み込まれた、開放(released)ミクロ加工ビームを１つだけ製造する工
程を断面図で示す。完全なミクロ加工構造が、完全なデバイス機能性を与えるよ
うに互いに接続されおよび／またはウエハに接続された任意の数のビームからな
ることが、一連の断面図に概説されたプロセスから理解されるであろう。
【００３３】 図１Ａに示されるように、シリコンウエハ１０２に、好ましくは二酸化（酸化
）シリコンの絶縁層１０４が付与される。プロセスは、構造をけずって形成する
反応性イオンエッチングにのみ依存するので、シリコンウエハは、任意のドーピ
ング、抵抗および結晶配列を有することが可能である。層１０４は、後に続くア
イソレーション用トレンチエッチングのあいだにウエハのシリコン表面を保護す
る機能を有するので、単にマスク層を意味する。このマスク層は、シリコンの熱
酸化または化学気相堆積法（ＣＶＤ）を含む任意の数の技術から形成可能である
。マスク層１０４の典型的な厚さは０．５〜１．０ｕｍである。アイソレーショ
ン用トレンチパターン１０８を規定する標準フォトリソグラフィ技術を使用して
、フォトレジスト１０６をウエハ上にスピン塗布し、露光、現像する。反応性イ
オンエッチングを使用して、フォトレジストパターンをマスク層１０４に転写し
、シリコン表面１１２を露光する。典型的には二酸化シリコンマスクは、例えば
ＣＨＦ3またはＣＦ4のようなフロンガス混合物中でエッチングされる。二酸化シ
リコンエッチングの高いエッチング速度は、誘電結合プラズマ（ＩＣＰ）チャン
バのような高密度プラズマ反応物を使用して達成される。これらのＩＣＰチャン
バは高電力ｒｆ源を使用して、ウエハ上で高密度プラズマおよび低電力ｒｆバイ
アスを維持し、低いイオンエネルギーで高いエッチング速度を達成する。２００
ｎｍ／ｍｉｎの酸化エッチング速度および１：１よりも大きいフォトレジストに
対する選択性は、このハードウエア構造に対して共通である。
【００３４】 図１Ｂに示されるように、次に、高エッチング速度および高選択性エッチング
を使用して、シリコンのディープ反応性イオンエッチングにより、アイソレーシ
ョン用トレンチ１１４がウエハ１０２に形成される。トレンチは一般に、特許第
５，５０１，８９３号に説明されているように高密度プラズマ中でＳＦ６ガス混
合物を使用してエッチングされる。好ましくは、トレンチプロファイルが凹状ま
たはトレンチの上部１１６がトレンチの下部１１８よりも狭いテーパー状である
ように、エッチングは制御される。このようなテーパー状にすると、連続プロセ
スにおける良好な電気的アイソレーションの達成が確実になる。プロファイルを
テーパー状にすることは、パッシベーション度を調整することによって、または
、エッチング過程のあいだに放電パラメータ（電力、ガス流、圧力）を変化させ
ることによって達成される。トレンチが絶縁体で満たされるので、トレンチの上
部１１６の開口部は、幅２ｕｍ以下になるように決められる。トレンチの深さは
典型的には１０〜５０ｕｍの範囲にある。トレンチをエッチングするための共通
処理は、フォトレジストに対する選択性（＞５０：１）および酸化物に対する選
択性（＞１００：１）が高く、２ｕｍ／ｍｉｎを超えるエッチング速度を達成す
るように、ＩＣＰプラズマにおいて、エッチング工程（ＳＦ6およびアルゴン混 合物）をパッシベーション工程（アルゴンを含むフロン）と入れ替えることであ
る。エッチングサイクルの電力および時間は、テーパ状のプロファイルを得るた
めにトレンチが深くなるにつれて増加する。トレンチの幾何学的形状は好ましく
は凹状であるが、ミクロ構造プロセスにおいて調整を行って任意のトレンチプロ
ファイルを適用することができる。任意の多数の公知のエッチング化学物質を用
いて良好なアイソレーション結果を得ることができる。シリコントレンチがエッ
チングされた後に、ウエット化学またはドライアッシング技術によって、フォト
レジスト層１０６は除去され、マスク層１０４がＲＩＥまたは緩衝フッ化水素酸
によって除去される。
【００３５】 図１Ｃに示されるように、アイソレーション用トレンチ１１４は、典型的には
二酸化シリコンの絶縁誘電材料によって充填される。この充填処理により、トレ
ンチ１１４中にほとんど固体のアイソレーションセグメント１２０が形成される
。シリコンウエハの上表面１１２に絶縁材料からなる層１２２を堆積し、トレン
チの側壁１２４および底部１２６にも絶縁層を堆積する。堆積された層の厚さは
ふつう１ｕｍを超える。この充填は、化学気相堆積（ＣＶＤ）技術または好まし
くは高温下でのシリコンの酸化によって行われる。熱酸化において、ウエハは温
度９００〜１１５０℃の酸素リッチ環境にさらされる。この酸化プロセスは、シ
リコン表面を費して、二酸化シリコンを形成する。このプロセスから生じた体積
膨張は、トレンチの側壁を互いに侵食させて、結果としてトレンチの開口部を閉
鎖する。ＣＶＤ充填において、いくらかの絶縁体は壁上に堆積されるが、充填は
トレンチの底部への堆積からも起こる。トレンチのＣＶＤ絶縁体充満は、プラズ
マＣＶＤチャンバおよび減圧ＣＶＤ炉心管において、ＴＥＯＳまたはシラン混合
物を用いることにより、実際に明らかになった。
【００３６】 トレンチ充填のあいだに、一般にたいていのトレンチプロファイルは不完全に
充填され、界面１２８および空隙１３０がトレンチ内に形成される。空隙内にお
ける局所的な応力集中は、デバイスの電気的および機械的な機能不全の原因とな
るが、一般に、アイソレーションセグメント１２０の閉鎖状の幾何学的形状のた
め、ミクロ加工デバイスにとっては重要でない。界面１２８および空隙１３０は
、トレンチ底部よりもトレンチ開口部１１６をより広くするようにトレンチを形
づくることによって除去することが可能である。しかしながら、電気的アイソレ
ーションを良好にするためには、後の工程でさらに、ミクロ構造トレンチのエッ
チングによるテーパリングが必要である。トレンチ充填のもう一つの産物は、絶
縁体１３４の表面に形成されたくぼみ１３２である。たいていのトレンチ充填プ
ロセスにおいてこのくぼみは避けがたく、０．５ｕｍ程度の深さであるが、これ
は堆積厚さに依存する。
【００３７】 図１Ｄに示されるように、くぼみ１３２を除去して、後のリソグラフィー工程
および堆積工程のために平坦な表面１３６を形成するように、表面は平坦化され
る。平坦化は、粘性材料を堆積することによって行われる。粘性材料としては、
フォトレジスト、スピンオングラスまたはポリイミドが挙げられ、このような材
料を流すことによりくぼみ１３２は充填され、最終的に滑らかになる。平坦化の
第２工程であるエッチバックのあいだに、表面１３６は均一にエッチングされ、
この表面は充填されたくぼみを含む。従って、表面の酸化物１２２の一部分を除
去することによって、くぼみ１３２が除去されて、均一な厚さの層１３８が形成
される。例えばもとの絶縁層１２２が２ｕｍであれば、くぼみ１３２を除去する
ための平坦化により、絶縁層１３８の最終的な厚みは１ｕｍ以下にする。ウエハ
の表面１３６は欠陥がなく、さらなるリソグラフィおよび堆積のための準備がで
きている。
【００３８】 図１Ｅにおいて、２回目のフォトリソグラフィー工程はビアを開口して、その
下にあるシリコン１０２との接触を準備する。２回目のリソグラフィー工程は、
表面１３６上のレジスト１４２の層におけるビア開口部１４０のパターンを露光
および現像し、パターンをその下にある絶縁層１３８に転写することによって行
われる。リソグラフィー工程の後に、基板シリコン１０２にマッチするドーパン
トを使用してシリコンが領域１４４内に注入される。領域１４４内において、ｐ
型またはｎ型のドーパントが高濃度であれば、絶縁層１３８表面上において、シ
リコンと金属層との間にオーミック接触を形成するように働く。シリコンの表面
１４６に絶縁体の薄い層を残しておくことによってシリコン領域１４４を注入ダ
メージから保護することができる。シリコンを注入したあとに、レジスト１４２
はウエット化学物質またはアッシングによって除去され、ウエハがアニールされ
て注入されたイオンを活性化する。
【００３９】 スパッタリングされた、好ましくはアルミニウムの金属層１４８が図１Ｆにお
いて堆積される。金属は絶縁体１３８の表面１３６を覆い、平坦化工程の結果、
アイソレーションセグメント１２０上を均一に覆う。金属層はビア１４０を充填
し、１４４でシリコン注入領域と接触し、金属をシリコンに電気的に接続してオ
ーミック接触を形成する。その他に、金属層は絶縁層１３８によって基板シリコ
ン１０２から絶縁される。任意の厚みが可能であるが、金属層の厚みは公称０．
５ｕｍである。大量生産の容易さのために、好ましくはスパッタリングが蒸発の
かわりに使用される。従来技術において公知であるように、アルミニウム層また
はターゲット中にシリコンまたは銅が含有されていれば、電気移動誘起破壊に対
する抵抗が向上する。
【００４０】 ３回目のリソグラフィー工程が図１Ｇに示されている。リソグラフィーは、金
属層１４８の最上表面上にあるレジスト層１５０にスパンすることによって行わ
れる。レジストはパターン化されて、開口領域１５２を形成する。開口領域１５
２において金属の存在は所望でない。この工程は粗い金属パターニングに関連し
ている。レジスト中の開口部１５２は、ウエット化学エッチングまたは反応性イ
オンエッチングによって金属層１４８に移される。アルミニウムＲＩＥに対して
、平行板エッチングにおけるＢＣＬ3およびＣＬ2の組み合わせは、当該技術にお
いて公知である。エッチングは酸化物層１３８の表面１３６で停止する。開口部
１５２における金属の除去により、個々のビーム素子上において、金属領域１５
６が金属領域１５８から分離される。ミクロ加工構造への複数の相互接続パスが
必要とされる状況、およびミクロ加工構造の上に複数の相互接続パスが必要とさ
れる状況において、これは重要である。
【００４１】 図１Ｈに示されるように、’７０３特許の技術を適用することによって、ミク
ロ加工ビームが形成される。このように最後の、４回目の、リソグラフィー工程
は、フォトレジスト層１６０を用いて適用され、フォトレジスト層１６０はパタ
ーニングされて、幅１〜３ｕｍのビーム構造の列を規定し、完全なミクロ加工構
造を形成する。フォトレジストパターンは、反応性イオンエッチングを用いて金
属層１４８により転写され、次にＲＩＥ技術を用いて絶縁層１３８により転写さ
れる。フォトレジスト層、金属層および絶縁層は、他のディープシリコントレン
チエッチングのエッチマスクとして働き、形成されるビーム構造を囲む。ディー
プ構造トレンチエッチングが行われるときに、シリコンフィラメントがアイソレ
ーションセグメント１２０の表面１６２を全く囲んでいないことをアイソレーシ
ョン用トレンチ１２０のテーパー状構造が保証しながら、ビーム構造はアイソレ
ーションセグメント１２０を有する。ディープ構造トレンチエッチングの深さは
、アイソレーションセグメント１２０の深さ未満であるように選択され、シリコ
ン下層ブリッジをアイソレーション用トレンチ１１４中の絶縁体の底部１６４上
に形成しないことを保証する。表面１６２または１６４上にシリコンフィラメン
トが存在すれば、基板１０２への伝導パスを可能にすることによってセグメント
１２０のアイソレーション特性が破壊される。
【００４２】 シリコンビーム１６６をカットオフまたは開放するために、’７０３特許の方
法によって、パッシベーション絶縁層がウエハ上およびディープ構造トレンチ中
に堆積される。絶縁体がトレンチ部から除去されたあとに、ビームと基板１０２
との間において、異方性シリコンエッチングが行われて、ビーム構造をカットオ
フし、空洞（キャビティ）１６８をシリコンビーム１６６の下に延ばす。シリコ
ンおよび上部の薄膜のみを複合メカニカルビーム構造として残しておくために、
ビーム側壁パッシベーション絶縁体は除去され得る。
【００４３】 前のアイソレーションプロセスにより、シリコンビーム１６６と基板１０２と
の間の電気的接続がアイソレーションセグメント１２０によって破壊される。シ
リコンビーム１６６は空洞１６８内において基板１０２上で片持ち固定され、ウ
エハ面において横に自由に移動できるようになる。このアイソレーションセグメ
ント１２０は一体化された部分であり、また空洞１６８において基板１０２から
開放される。電気的接続は金属領域またはコンタクト領域１４４によるシリコン
ビーム１６６への相互接続１５６から形成され、作動および検知アプリケーショ
ンにおけるキャパシタとして使用するのに適切な電気回路にシリコンビームが接
続されることを可能にする。
【００４４】 図２Ａ〜２Ｉは、それぞれがアイソレーションセグメントを含む２つの平行な
カンチレバービームの形成における基本発明のプロセスを透視法で示す。図２Ａ
に示されるように、プロセスは、（好ましくは二酸化シリコンの）絶縁マスク層
２０４およびフォトレジスト層２０６を有するシリコンウエハ２０２によって始
められる。アイソレーション用トレンチエッチングをマスクするためのフォトレ
ジストに頼って、絶縁層なしでプロセスを始めることが可能である。フォトレジ
ストは露光かつ現像されて２つのアイソレーション用トレンチ開口部２０８およ
び２１０を形成する。このパターンはＲＩＥを用いて絶縁体に転写され、シリコ
ン基板２０２の表面が露光される。アイソレーション用トレンチは基板シリコン
中にシリコンＲＩＥを使用して、図１の説明で詳細に説明した深さおよびプロフ
ァイルでエッチングされる。レジスト層２０６および絶縁層２０４は、トレンチ
充填の準備において取り除かれる。
【００４５】 図２Ｂにおいて、アイソレーション用トレンチは熱酸化またはＣＶＤ技術を使
用して充填され、２つのアイソレーションセグメントを形成する。充填プロセス
により、絶縁体２１６の表面に厚い絶縁層２１２およびくぼみ２１４が生じ、ミ
クロ加工構造内に組み込まれる２つの固体アイソレーションセグメントを形成す
る。くぼみを除去するために、堆積およびエッチバックプロセスを使用して表面
が平坦化される。図２Ｃは平坦化の結果を示しており、表面くぼみ２１４のほと
んどまたは全てが除去されて、アイソレーション用トレンチが存在する領域に最
小形状２２０が残る。絶縁体２１８の厚さは、最終的なミクロ構造のためのマス
ク材料および絶縁材料として維持されるので、良好な電気的および機械的品質を
維持する。絶縁層２１８の厚さは好ましくは０．５〜１．０ｕｍである。
【００４６】 次のフォトレジスト工程が図２Ｄに示されており、フォトレジスト層２２４に
おいてビアパターン２２２は通常のリソグラフィープロセスによって露光かつ現
像される。レジストパターンは絶縁層２１２を介して反応性イオンエッチングに
よって転写され、ビア領域においてシリコン表面２２６がむき出しになる。ある
いは、注入のあいだにおける表面ダメージを最小にするために、むき出しにされ
たシリコン表面２２６は薄い絶縁体の捨て層(sacrificial layer)２１２によっ て保護されたままであり得る。基板２０２中に高い導電性領域を与えるために、
ウエハ２０２はビア２２２の領域にドーパントが注入される。高温アニールは注
入材料(implant)を活性化し、金属化のためにウエハを調整する。
【００４７】 金属化および金属の粗いパターニングを図２Ｅに示す。（好ましくはスパッタ
リングされたアルミニウムの）金属層２２８は絶縁層２１２の上表面に堆積され
、ビア２２６が開口している領域を除いて金属をシリコンから絶縁化する。ビア
において金属はシリコンに接触し、オーミック接触を形成する。ほとんど連続的
な絶縁層表面上に金属がスパッタリングされるので、得られる金属層はリソグラ
フィー方法を用いて容易にパターニング可能である。これを行うためにフォトレ
ジスト層（不図示）は露光かつ現像され、パターンはウェット化学エッチングま
たはＲＩＥによって金属に転写される。その形状のサイズは、この粗いパターニ
ング工程の５ｕｍよりも一般に大きく、これらのリソグラフィーおよびエッチン
グ工程は一般に不可欠でない。この粗い金属パターニング工程の目的は、ウエハ
中に形成されるミクロ構造に対して複数の相互接続およびパッドを規定すること
である。従って例えばパッド２３０および２３２は、ミクロ構造ビームの最終的
な配置に配列され、ギャップ２３４によって分離される。金属もまた領域２３６
において除去され、最終的なビーム素子の１つの上の伝導パスを破壊する。
【００４８】 図２Ｆに図示されるように、ミクロ加工構造の製造に使用される最後のリソグ
ラフィー層は、露光かつ現像される。フォトレジストパターン（不図示）は、Ｒ
ＩＥ技術を使用し、ビーム素子２４０および２４２が配置される金属層および絶
縁層中に開口部２３８を定めて、金属層２２８および絶縁層２１２に転写される
。この開口部は、後のトレンチエッチング工程のためのマスクとして働く。リソ
グラフィーはまた、金属層２２８中に、パッド２３０および２３２にそれぞれ取
り付けられる金属相互接続２４４および２４６を定める。図２Ｄに規定された絶
縁層２１２を介するビアは、２４８の金属とシリコンとが接触する位置にあるよ
うに見える。粗い金属パターニング工程の結果、金属相互接続２４４は位置２５
０で終わっている。
【００４９】 パターン転写プロセスは金属および絶縁体をエッチングし、マスクの開口部２
３８中のシリコン表面２５２およびアイソレーションセグメント２５４、２５６
を露光する。フォトレジスト層は残されるか、または図２Ｇに図示されるように
ディープシリコントレンチエッチングのために除去され、シリコンメサまたはア
イランド２６０および２６２を囲むディープトレンチ２５８を規定する。図示さ
れるように、トレンチエッチングはアイソレーションセグメント２５４および２
５６の深さよりも浅い深さまで行われ、エッチングのあいだにこれらのアイソレ
ーションセグメント２５４および２５６は露光される。アイソレーションセグメ
ントはリソグラフィープロセスによって配置され、メサ２６０および２６２に対
して垂直に完全に交差する。エッチングの異方性性質は、セグメント自体の凹状
の幾何学的形状と結合して、セグメント２５４および２５６の露光された表面２
６４をシリコンフィラメントが囲まないことを確実にする。このようなフィラメ
ントが最終的に基板２０２への電流パスを与えるからである。シングルマスク開
口部２３８は金属相互接続２４４および２４６をそれぞれ、絶縁層２６６、メサ
２６０および絶縁層２６６’、メサ２６２に対してセルフアライン(self-aligne
d)させる。本発明の好適な実施形態において使用されるエッチングプロセスは、
特許第５，５０１，８９３号に説明されているＢｏｓｃｈプロセスである。Ｂｏ
ｓｃｈプロセスはシリコンを選択的にエッチングして金属層２２８および絶縁層
２１２を形成するので、構造トレンチエッチングのあいだに層の劣化が起こらな
い。
【００５０】 図２Ｈに示されるように、側壁パッシベーション機構によって’７０３特許に
従って、ビームをカットオフしかつ開放するためにミクロ構造が調整される。好
ましくは二酸化シリコンの絶縁体はＣＶＤ技術を使用して堆積され、全表面に薄
膜を形成する。堆積された膜の厚さは５００ｕｍ未満であり、金属層２２８に害
を与えない温度で堆積されなければならない。好ましくは、側壁パッシベーショ
ン絶縁体を形成する膜はＰＥＣＶＤまたはＨＤＰＣＶＤ技術を用いて堆積され、
露光表面全体を共形的に覆う。堆積後、ブランケット異方性ＲＩＥエッチングは
膜をトレンチ２５８の底２７０および金属層２２８の上面２７２のようなその他
の全ての水平表面から除去する。エッチングの異方性性質により、メサの側壁膜
２７４は無傷のままでシリコンメサ２６０および２６２を異方性シリコン開放エ
ッチングプロセスから保護する側壁パッシベーションを提供する。
【００５１】 図２Ｉは、側壁パッシベーションに続く開放エッチングの後の、開放されたミ
クロ構造を図示する。開放エッチングはしばしば２つのアイソレーションエッチ
ングを有する。２つのアイソレーションエッチングのうちの１つは、より大きい
シリコン表面領域を露光するトレンチ拡張であり、もう１つはシリコンメサをカ
ットオフして開放されたビーム２７６および２７８を形成する異方性開放エッチ
ングである。トレンチ拡張は図２Ｇの構造エッチングと同様であり、トレンチ２
５８を深くして側壁膜２７４の下のシリコンを露光する。これは、ＳＦ6および アルゴン混合物中の高密度エッチチャンバ中で行われ得る異方性リリースエッチ
ングによって行われる。壁２８２のような広い形状物は基板に固定されたままで
あるが、ビーム２７６および２７８は完全にカットオフされかつシリコンフロア
２８０上に吊るされるように、リリースエッチングの時機が合わせられる。アイ
ソレーションセグメント２５４および２５６は、図１Ｈに図示されるように、ビ
ームを介して下方へ延ばされ、基板２０２のシリコンからビーム２７６および２
７８のシリコンを分離する。金属パッド２３０および２３２は相互接続２４４お
よび２４６を用いて選択されたビア位置でビームに接続され、複数の伝導パスま
たはミクロ構造への複数の接続を形成する。ビーム２７６および２７８は、好ま
しくは同様のビームおよび相互接続の列を有する大きなミクロ加工構造の一部で
あり、アイソレーションプロセスを表すことだけが意図されていることが理解さ
れる。側壁膜２７４はミクロ構造上に残しておくかまたは異方性絶縁性エッチン
グによって除去することが可能である。一般に側壁パッシベーション膜はその存
在がミクロ加工構造の挙動に影響を与えれば、除去され得る。
【００５２】 図３は、本発明のアイソレーションセグメントを使用する、開放された２０ｕ
ｍ高さのミクロ加工構造部分の顕微鏡写真である。開放構造３０２は、列を支持
するための交差ビームを有するカンチレバービーム３０４のグリッドからなる。
アイソレーションセグメント３０８は、セグメントの左のシリコンビームの部分
３１０をセグメントの右のシリコンビームの部分３１２から分離する。導電性金
属層３１４は、粗い金属パターニング工程のあいだに金属層が破壊された領域３
１６を除いて各ビームの頂上に沿って形成されている。結果として導電性パス３
１８は、導電性パス３２０から分離される。これは、ミクロ加工構造全体のほん
の一部分であり、ここに開示されている技術を用いて非常に多くの幾何学的形状
および導電性パスが可能であることが理解される。
【００５３】 基本発明のプロセスは多くの機能性を与える。一例として、いかなる製造工程
も追加しないで基本プロセスから複合レベル電気的相互接続を得ることができる
。図４は、２つのシリコンビーム４０２および４０４の交差を有する複数のレベ
ルの相互接続を示す。ビーム４０４は一体式の電気的アイソレーションセグメン
ト４０６、４０８、絶縁性上部層４１０、および金属層４１２を有する。連続的
金属層４１２を介する伝導は電流が金属ラインの一端４１４からもう一端４１６
に流れることを可能にする。この電流または印加された電位は絶縁体４１０によ
り、シリコンビーム４０４から分離される。金属−シリコンのコンタクト４２２
および４２４により、電極４１８および４２０を介してクロスビーム４０２によ
って他の電気的伝導パスが与えられる。電流は、金属コンダクタ４１８からコン
タクト４２２を介して、シリコンビーム部分４２６および４２８を介して、コン
タクト４２４を介してもどり、金属コンダクタ４２０から出てくる。シリコンビ
ームセグメント４３０はビームセグメント４２６および４２８に固定されている
ので、伝導パスの一部を維持する。しかしながら、シリコンビームセグメント４
３２および４３４は、伝導パスからアイソレーションセグメント４０６および４
０８によって分離される。従って２つのレベルのコンタクトパスが可能になる。
１つは金属層４１２を介するパスであり、もう１つはシリコンビーム４０２を介
するパスである。他のプロセスは、２以上の相互接続レベルを形成するために追
加のマスク層を必要とするが、上述した電気的アイソレーションプロセスは、シ
リコンビームミクロ構造を使用して多数レベル相互接続を形成するのに必要とさ
れる全てのプロセスを含む。
【００５４】 動作制御または高性能検知のために、ミクロ加工構造を集積回路と組み合わせ
ることは、しばしば有利である。本発明は、システム操作を完全にするためにミ
クロ加工デバイス近くの集積回路チップを分離する必要がない。基本発明のプロ
セスは、図５Ａ〜５Ｈおよび図６Ａ〜６Ｉに示されるように、オンチップ集積回
路を用いて行われる。図５Ａ〜５Ｈのプロセスはウエハが最初に処理されて完全
に機能的な集積回路および回路構成部品を含むことができる。その後、ミクロ加
工デバイスは基本発明を用いてウエハ上に形成される。本集積プロセスにおける
基本的な制約は、ミクロ加工デバイスの処理を達成する温度が存在する回路にダ
メージを与えてはならないことである。ふつうこれは、プロセス温度が３６０℃
、すなわちシリコンおよびアルミニウムが反応するおよその温度を超えないこと
を要求する。６００℃のような非常に高温のときに、集積回路に使用されるアル
ミニウム金属リードは典型的に溶けて、回路を役に立たないものにしてしまう。
従って、ミクロ加工デバイスプロセスにおいて達成されるプロセス温度は３５０
℃を超えてはならない。
【００５５】 図５Ａにおいて、従来の集積回路プロセスがシリコンウエハ５０２上で完成す
ると仮定して機能的回路を得る。好ましくは二酸化シリコンのパッシベーション
絶縁層５０４は、回路を保護するプロセスの後にウエハ上に残される。図５Ａの
集積回路の端部は金属パッド５０６によって表され、例えば回路層５０８に結合
される。ウエハ５０２は、回路構成素子のないままである領域５１０を含み、こ
の領域はミクロ加工構造が配置されるべきである。あらかじめ存在している集積
回路にダメージを与える高温注入アニール工程を行わない集積回路プロセスのあ
いだにおいて、ミクロ加工構造の作製前に、ミクロ加工構造におけるシリコンコ
ンタクトに対する金属のコンタクト領域５１２が調整されている。本発明の基本
プロセスは図１のように行われ、レジスト層５１６中にアイソレーション用トレ
ンチ５１４をリソグラフィーで規定することで始まる。そのパターンは、反応性
イオンエッチングにより絶縁層５０４に転写される。
【００５６】 図５Ｂにおいて、上述したようにアイソレーション用トレンチ５１８はディー
プシリコンエッチング技術によって形成される。トレンチ５１８はテーパ状で、
図５Ｃに示されるトレンチ充填プロセスに適合する。高温度制限のために、トレ
ンチ５１８を充填している絶縁体５２０は低温化学気相堆積技術を用いて堆積さ
れなければならない。ＴＥＯＳのプラズマ化学気相堆積（ＰＥＣＶＤ）および高
密度化学気相堆積（ＨＤＰＣＶＤ）のような技術は、高アスペクト比のトレンチ
を３００℃未満で充填することができる。堆積プロセスはしばしば、空隙５２２
、ウエハ表面上の厚い絶縁層５２４、およびアイソレーション用トレンチの位置
にある表面５２８上のくぼみ５２６を残す。
【００５７】 図５Ｄに示されるように、平坦化工程により、絶縁層５２４の一部を除去し、
新たな層５３０を形成し、平坦な表面５３２を残すことにより、後のリソグラフ
ィ工程および金属堆積工程にいかなるトポグラフィー影響を与えないことを確実
にする。図５Ｅにおいて、２回目のリソグラフィ工程はコンタクトビア５３４お
よび５３６を形成する。フォトレジスト５３８は露光かつ現像され、ビアパター
ンは絶縁体５３０を介して転写される。ビアパターンは、コンタクトがシリコン
ビームに対してなされるコンタクト領域５１２と集積回路がアクセスされる金属
パッド５０６との両方を露光する。
【００５８】 フォトレジストが除去された後、図５Ｆに示されるように金属層５４０はスパ
ッタリングで堆積されてコンタクト５４２および５４４を形成する。これは単な
るサンプルビームの断面図であって、ミクロ加工デバイスを有する全てのビーム
が５４４での集積回路に対する接続を必要とするわけではないことが理解される
。集積回路パッド５０６およびミクロ加工シリコンコンタクト５１２の両方に対
するビアを開口することによって、および金属層５４０を使用することによって
、集積回路はミクロ加工構造に電気的に接続される。低温焼結工程がふつう、コ
ンタクトを活性化するために使用される。
【００５９】 図５Ｇは、ミクロ加工構造の上に導電性パスを規定するための粗い金属パター
ニング工程を示す。レジスト５４６は露光かつ現像され、得られるパターンは領
域５４８中の金属に転写される。この工程は金属セグメント５５０を金属セグメ
ント５５２から分離し、ミクロ加工構造のための相互接続幾何学形状を有する多
数の金属パスを形成する。最後に図５Ｈに示されるように、図２に説明されたプ
ロセスによって、ミクロ加工ビーム５５４はエッチングされ、レジストパターン
５５６は、反応性イオンエッチングを使用して、金属、絶縁体およびシリコン層
を介して転写される。ビームは、側壁パッシベーションおよび異方性エッチング
工程によって開放されて、ビーム５５４と基板５０２とを分離する空隙５５８を
形成する。充填されたアイソレーション用トレンチ５１８はミクロ加工構造のシ
リコンを基板シリコン５０２からおよび集積回路の機能性デバイスから分離する
。
【００６０】 図５に説明されたプロセスは、集積回路製造工程とミクロ加工デバイスの製造
工程との完全分離を達成する。他の集積プロセスを図６Ａ〜６Ｉに示す。図６Ａ
〜６Ｉではアイソレーション用トレンチは、集積回路の形成の前にエッチングか
つ充填される。このプロセスは、図１および図５のプロセスと同様であるが、基
本的なアイソレーションプロセスが集積回路を形成するために中断されることに
おいて異なる。以下に説明する。
【００６１】 図６Ａに示されるようにシリコンウエハ６０２は、フォトリソグラフィーを使
用してアイソレーション用トレンチ開口部６０８を規定するために使用される絶
縁性マスク層６０４およびレジスト層６０６を有する。図６Ｂ中のシリコンアイ
ソレーション用トレンチ６１０は、前述の技術を使用してマスク開口部６０８を
介してエッチングされる。図６Ｃは、好ましくは高温熱酸化を使用して、絶縁体
６１２がトレンチ６１０中に堆積されるトレンチ充填を示す。本プロセスのこの
時点において集積回路が存在しないので、まだ高温工程を行うことが可能である
。熱酸化によりトレンチ領域において、表面絶縁層６１４およびくぼみ６１６が
残される。くぼみと最上表面の絶縁層とは、平坦化により完全に除去され、図６
Ｄに示されるように、研磨されたシリコン表面６１８および一体式の充填された
アイソレーション用トレンチ６２０を有するシリコンウエハ６０２を形成する。
平坦化は、上述したような堆積およびエッチバックまたは、化学機械研磨により
行われる。
【００６２】 この際、集積回路と回路素子とは公知の方法によって製造される。図６Ｅに示
されるように、アイソレーションセグメント６２０の位置は集積回路から離れて
おり、その存在が回路製造プロセスに影響を与えない。集積回路は、サンプル接
合６２４に接続されて示された金属パッド６２２を組み込んでいる。また回路製
造のあいだに、絶縁性パッシベーション層６２６およびコンタクト領域６２８が
形成される。パッシベーション層６２６は、ミクロ加工デバイスの絶縁体として
使用されるかまたは、同様に堆積された絶縁体と置きかえられる。さらにプロセ
スは図５Ｅ〜５Ｈに説明されるように進行する。図６Ｆにおいて、ビア６３０と
６３２とはレジスト６３４中で形成され、絶縁体６２６を介して転写され、集積
回路金属パッド６２２およびコンタクト領域６２８を露光する。レジストが除去
されたあとに、好ましくはアルミニウムの金属層６３６は、図６Ｇに示されるよ
うにスパッタリングで堆積され、集積回路金属パッド６２２と表面６３８で接触
し、シリコンビームコンタクト領域６２８と表面６４０で接触する。図６Ｈにお
いて、金属はフォトレジスト層６４４、ウエット化学または反応性イオンエッチ
ングを使用して領域６４２で粗くパターニングされる。ミクロ加工ビーム構造６
４６は図６Ｉにおいて、レジストパターニング構造層６４８および図１、２、５
で説明した一連のエッチングおよびパッシベーション工程を使用することにより
、形成される。得られるビーム構造は基板６０２上に固定されないで形成されて
おり、かつ、充填されたアイソレーション用トレンチ６２０によってシリコン基
板および集積回路から電気的に分離されている。
【００６３】 以上、本発明の好ましい実施態様を説明したが、以下の請求の範囲内で、本発
明の精神およびその範囲から逸脱することなく数多くの変更と変形とを行うこと
ができることは当業者の当然とするところである。
【図面の簡単な説明】
【図１Ａ〜図１Ｈ】 本発明の基本トレンチアイソレーションプロセスを概
略的に示す。
【図２Ａ〜図２Ｉ】 基本プロセスを示す。
【図３】 開放されたミクロ構造上のアイソレーションセグメントおよび金
属導電層を示す顕微鏡写真を示す。
【図４】 基本プロセスから生じる多数レベル相互接続を示す。
【図５Ａ〜図５Ｈ】 アイソレーションミクロ構造を集積回路に形成する方
法を示す。
【図６Ａ〜図６Ｉ】 ミクロ構造を集積回路に適用する他の方法を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン・エイ・ショー アメリカ合衆国14850ニューヨーク州イサ カ、ウォース・ストリート104番 (72)発明者 ラッセル・ワイ・ウェブ アメリカ合衆国14850ニューヨーク州イサ カ、サウス・オールバニー・ストリート 412番、アパートメント５ (72)発明者 ブライアン・ダブリュー・リード アメリカ合衆国14850ニューヨーク州イサ カ、カユーガ・パーク・ロード106番 (72)発明者 ノエル・シー・マクドナルド アメリカ合衆国14850ニューヨーク州イサ カ、ハイランド・ロード515番 (72)発明者 ティモシー・ジェイ・デイビス アメリカ合衆国14886ニューヨーク州トル ーマンズバーグ、ステイト・ルート96、 2283番 Ｆターム(参考） 4M112 BA07 BA10 CA22 CA32 CA34 DA02 DA03 DA06 EA03 EA06 EA11 FA07 5F032 AA37 AA39 AA44 AA45 AA46 AA77 AC02 BA01 BB08 DA04 DA23 DA26 DA74 DA78

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ウエハ中にアイソレーション用トレンチを形成する工程と、 絶縁性材料を前記アイソレーション用トレンチに充填する工程と、 前記ウエハ中に、前記アイソレーション用トレンチを組み込む少なくとも１つ
    の開放されたミクロ加工ビームを形成し、これにより前記絶縁性材料を前記ビー
    ムを介して完全に拡げる工程とを含む電気的アイソレーション用セグメントを組
    み込むミクロ構造の製造プロセス。
  2. 【請求項２】 前記アイソレーション用トレンチを形成する工程が、 酸化物がコートされたシリコンウエハ上にアイソレーション用トレンチのパタ
    ーンを規定する工程と、 前記パターンを前記酸化物に転写する工程と、 前記ウエハを前記酸化物中の前記パターンを介してエッチングし、前記アイソ
    レーション用トレンチを形成する工程とを含む請求項１に記載のプロセス。
  3. 【請求項３】 前記ウエハの前記エッチングを制御して、凹状プロフィール
    を有するアイソレーション用トレンチを形成する工程をさらに含む請求項２に記
    載のプロセス。
  4. 【請求項４】 前記アイソレーション用トレンチを充填する工程が、前記ウ
    エハを熱酸化する工程を含む請求項３に記載のプロセス。
  5. 【請求項５】 前記アイソレーション用トレンチを充填する工程が、化学気
    相堆積法によって絶縁性材料を堆積する工程を含む請求項３に記載のプロセス。
  6. 【請求項６】 前記アイソレーション用トレンチを充填する工程が、前記ウ
    エハを熱酸化する工程を含む請求項１に記載のプロセス。
  7. 【請求項７】 前記アイソレーション用トレンチを充填したあとに、前記ウ
    エハを平坦化する工程をさらに含む請求項１に記載のプロセス。
  8. 【請求項８】 前記平坦化工程が、粘性材料を前記ウエハに塗布し、前記粘
    性材料をエッチバックして小さな凹凸を滑らかにする工程を含む請求項７に記載
    のプロセス。
  9. 【請求項９】 前記アイソレーション用トレンチを形成するためのマスクと
    して働くように、絶縁層を前記ウエハ上に形成する工程をさらに含む請求項７に
    記載のプロセス。
  10. 【請求項１０】 少なくとも１つのミクロ加工ビームを形成する工程が、 材料層によって前記ウエハの前記絶縁層をコートする工程と、 前記金属および前記絶縁層をパターニングおよびエッチングして、開放される
    べきビームを規定する工程と、 前記パターニングされた金属層を介して前記ウエハをエッチングして、前記ミ
    クロ加工ビームに対応するメサを形成する工程と、 前記メサをさらにエッチングしてそれをカットオフし、開放されたミクロ加工
    ビームを形成する工程とを含む請求項９に記載のプロセス。
  11. 【請求項１１】 前記金属層でコーティングして前記金属を前記開放された
    ビームに接触させる前に、開放されるべきビームに前記絶縁層中に少なくとも１
    つのビアを形成する工程をさらに含む請求項９に記載のプロセス。
JP2000540560A 1998-01-15 1999-01-14 ミクロ加工デバイスのトレンチアイソレーション Pending JP2002510139A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7139098P 1998-01-15 1998-01-15
US60/071,390 1998-01-15
PCT/US1999/000784 WO1999036941A2 (en) 1998-01-15 1999-01-14 Trench isolation for micromechanical devices

Publications (1)

Publication Number Publication Date
JP2002510139A true JP2002510139A (ja) 2002-04-02

Family

ID=22100999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000540560A Pending JP2002510139A (ja) 1998-01-15 1999-01-14 ミクロ加工デバイスのトレンチアイソレーション

Country Status (5)

Country Link
US (2) US6239473B1 (ja)
EP (2) EP2221852B1 (ja)
JP (1) JP2002510139A (ja)
DE (1) DE69942486D1 (ja)
WO (1) WO1999036941A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006075981A (ja) * 2004-09-08 2006-03-23 Robert Bosch Gmbh トレンチされたキャビティを有するセンサエレメント
JP2008100347A (ja) * 2006-10-19 2008-05-01 Robert Bosch Gmbh モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法
US9068835B2 (en) 2011-04-20 2015-06-30 Seiko Epson Corporation Functional element, sensor element, electronic apparatus, and method for producing a functional element
US9086428B2 (en) 2010-11-04 2015-07-21 Seiko Epson Corporation Functional device, method of manufacturing the functional device, physical quantity sensor, and electronic apparatus
US9718670B2 (en) 2013-07-17 2017-08-01 Seiko Epson Corporation Functional device, electronic apparatus, and moving object
US9746490B2 (en) 2014-08-13 2017-08-29 Seiko Epson Corporation Physical quantity sensor, electronic apparatus, and moving body

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433401B1 (en) * 1999-04-06 2002-08-13 Analog Devices Imi, Inc. Microfabricated structures with trench-isolation using bonded-substrates and cavities
US6458615B1 (en) * 1999-09-30 2002-10-01 Carnegie Mellon University Method of fabricating micromachined structures and devices formed therefrom
US20020071169A1 (en) 2000-02-01 2002-06-13 Bowers John Edward Micro-electro-mechanical-system (MEMS) mirror device
US6753638B2 (en) 2000-02-03 2004-06-22 Calient Networks, Inc. Electrostatic actuator for micromechanical systems
US6586841B1 (en) * 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
US6628041B2 (en) 2000-05-16 2003-09-30 Calient Networks, Inc. Micro-electro-mechanical-system (MEMS) mirror device having large angle out of plane motion using shaped combed finger actuators and method for fabricating the same
US6585383B2 (en) 2000-05-18 2003-07-01 Calient Networks, Inc. Micromachined apparatus for improved reflection of light
US6716657B1 (en) * 2000-05-26 2004-04-06 Agere Systems Inc Method for interconnecting arrays of micromechanical devices
US6560384B1 (en) 2000-06-01 2003-05-06 Calient Networks, Inc. Optical switch having mirrors arranged to accommodate freedom of movement
DE10029012C2 (de) * 2000-06-13 2002-06-06 Amtec Gmbh Mikrostruktur und Verfahren zu deren Herstellung
US6825967B1 (en) 2000-09-29 2004-11-30 Calient Networks, Inc. Shaped electrodes for micro-electro-mechanical-system (MEMS) devices to improve actuator performance and methods for fabricating the same
US6544863B1 (en) 2001-08-21 2003-04-08 Calient Networks, Inc. Method of fabricating semiconductor wafers having multiple height subsurface layers
FI114755B (fi) * 2001-10-01 2004-12-15 Valtion Teknillinen Menetelmä ontelorakenteen muodostamiseksi SOI-kiekolle sekä SOI-kiekon ontelorakenne
US6797589B2 (en) 2001-12-18 2004-09-28 Kionix, Inc. Insulating micro-structure and method of manufacturing same
US7026899B2 (en) * 2001-12-18 2006-04-11 Kionix, Inc. Push/pull actuator for microstructures
DE10206464A1 (de) * 2002-02-16 2003-08-28 Micronas Gmbh Verfahren zur Herstellung einer Sensor- oder Aktuatoranordnung sowie Sensor- oder Aktuatoranordnung
TW521062B (en) * 2002-03-05 2003-02-21 Walsin Lihwa Corp Corner compensation method and structure constructed by the same
KR100442615B1 (ko) * 2002-03-05 2004-08-02 삼성전자주식회사 정전용량 감소를 위한 적층구조 및 그 제조방법
US7728339B1 (en) 2002-05-03 2010-06-01 Calient Networks, Inc. Boundary isolation for microelectromechanical devices
US6716661B2 (en) * 2002-05-16 2004-04-06 Institute Of Microelectronics Process to fabricate an integrated micro-fluidic system on a single wafer
DE10238825A1 (de) * 2002-08-23 2004-03-11 Roche Diagnostics Gmbh Mikrofluidische Systeme mit hohem Aspektverhältnis
DE10242661A1 (de) * 2002-09-13 2004-03-25 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen von Isolationsstrukturen
DE10243511A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Verfahren und mikromechanische Vorrichtung
US7224035B1 (en) 2002-10-07 2007-05-29 Zyvex Corporation Apparatus and fabrication methods for incorporating sub-millimeter, high-resistivity mechanical components with low-resistivity conductors while maintaining electrical isolation therebetween
US6879016B1 (en) 2002-10-07 2005-04-12 Zyvex Corporation Microcomponent having intra-layer electrical isolation with mechanical robustness
US6747338B1 (en) 2002-11-27 2004-06-08 Analog Devices, Inc. Composite dielectric with improved etch selectivity for high voltage MEMS structures
DE10332725A1 (de) * 2003-07-18 2005-02-24 Forschungszentrum Jülich GmbH Verfahren zur selbstjustierenden Verkleinerung von Strukturen
US7036372B2 (en) * 2003-09-25 2006-05-02 Kionix, Inc. Z-axis angular rate sensor
US20050066728A1 (en) * 2003-09-25 2005-03-31 Kionix, Inc. Z-axis angular rate micro electro-mechanical systems (MEMS) sensor
US6914709B2 (en) * 2003-10-02 2005-07-05 Hewlett-Packard Development Company, L.P. MEMS device and method of forming MEMS device
DE102004022781A1 (de) * 2004-05-08 2005-12-01 X-Fab Semiconductor Foundries Ag SOI-Scheiben mit MEMS-Strukturen und verfüllten Isolationsgräben definierten Querschnitts
US7202178B2 (en) * 2004-12-01 2007-04-10 Lexmark International, Inc. Micro-fluid ejection head containing reentrant fluid feed slots
WO2007061756A2 (en) 2005-11-22 2007-05-31 Kionix, Inc. A tri-axis accelerometer
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
KR20070096834A (ko) 2006-03-24 2007-10-02 에타 쏘시에떼 아노님 마누팍투레 홀로게레 스위세 절연성 물질로 만들어지는 미세-기계 부분 및 상기 부분을제조하기 위한 방법
EP1837722B1 (fr) * 2006-03-24 2016-02-24 ETA SA Manufacture Horlogère Suisse Pièce de micro-mécanique en matériau isolant et son procédé de fabrication
EP1837721A1 (fr) * 2006-03-24 2007-09-26 ETA SA Manufacture Horlogère Suisse Pièce de micro-mécanique en matériau isolant et son procédé de fabrication
US7808029B2 (en) * 2006-04-26 2010-10-05 Siliconix Technology C.V. Mask structure for manufacture of trench type semiconductor device
US8768157B2 (en) 2011-09-28 2014-07-01 DigitalOptics Corporation MEMS Multiple degree of freedom actuator
US8619378B2 (en) 2010-11-15 2013-12-31 DigitalOptics Corporation MEMS Rotational comb drive Z-stage
JP5110885B2 (ja) * 2007-01-19 2012-12-26 キヤノン株式会社 複数の導電性の領域を有する構造体
DE102008003242B4 (de) 2008-01-04 2017-03-30 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US8217475B2 (en) * 2008-05-15 2012-07-10 Custom Sensors & Technologies, Inc. Backside controlled MEMS capacitive sensor and interface and method
US8096182B2 (en) * 2008-05-29 2012-01-17 Freescale Semiconductor, Inc. Capacitive sensor with stress relief that compensates for package stress
US8499629B2 (en) * 2008-10-10 2013-08-06 Honeywell International Inc. Mounting system for torsional suspension of a MEMS device
US20100112743A1 (en) * 2008-11-05 2010-05-06 Rohm Co., Ltd. Method of manufacturing semiconductor device including vibrator which is provided with side insulating film and insulating separation region formed by thermal oxidation
US7943525B2 (en) * 2008-12-19 2011-05-17 Freescale Semiconductor, Inc. Method of producing microelectromechanical device with isolated microstructures
US8564103B2 (en) * 2009-06-04 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an electronic device
JP5592087B2 (ja) 2009-08-06 2014-09-17 ローム株式会社 半導体装置及び半導体装置の製造方法
JP2011075543A (ja) * 2009-09-07 2011-04-14 Seiko Epson Corp 物理量センサー、物理量センサーの製造方法、および電子機器
JP2011128132A (ja) * 2009-11-19 2011-06-30 Seiko Epson Corp 物理量センサー、物理量センサーの製造方法、および電子機器
JP2011134985A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd トレンチゲート型半導体装置とその製造方法
US8674472B2 (en) 2010-08-10 2014-03-18 International Business Machines Corporation Low harmonic RF switch in SOI
US8803256B2 (en) 2010-11-15 2014-08-12 DigitalOptics Corporation MEMS Linearly deployed actuators
US8430580B2 (en) 2010-11-15 2013-04-30 DigitalOptics Corporation MEMS Rotationally deployed actuators
US9061883B2 (en) 2010-11-15 2015-06-23 DigitalOptics Corporation MEMS Actuator motion control features
US8604663B2 (en) 2010-11-15 2013-12-10 DigitalOptics Corporation MEMS Motion controlled actuator
US8605375B2 (en) 2010-11-15 2013-12-10 DigitalOptics Corporation MEMS Mounting flexure contacts
US8941192B2 (en) 2010-11-15 2015-01-27 DigitalOptics Corporation MEMS MEMS actuator device deployment
US8637961B2 (en) 2010-11-15 2014-01-28 DigitalOptics Corporation MEMS MEMS actuator device
US8884381B2 (en) 2010-11-15 2014-11-11 DigitalOptics Corporation MEMS Guard trench
US8521017B2 (en) 2010-11-15 2013-08-27 DigitalOptics Corporation MEMS MEMS actuator alignment
US8547627B2 (en) 2010-11-15 2013-10-01 DigitalOptics Corporation MEMS Electrical routing
US9515579B2 (en) 2010-11-15 2016-12-06 Digitaloptics Corporation MEMS electrical contact systems and methods
US9019390B2 (en) 2011-09-28 2015-04-28 DigitalOptics Corporation MEMS Optical image stabilization using tangentially actuated MEMS devices
US9052567B2 (en) 2010-11-15 2015-06-09 DigitalOptics Corporation MEMS Actuator inside of motion control
US8608393B2 (en) 2010-11-15 2013-12-17 DigitalOptics Corporation MEMS Capillary actuator deployment
US9352962B2 (en) 2010-11-15 2016-05-31 DigitalOptics Corporation MEMS MEMS isolation structures
US8947797B2 (en) 2010-11-15 2015-02-03 DigitalOptics Corporation MEMS Miniature MEMS actuator assemblies
US20120146452A1 (en) * 2010-12-10 2012-06-14 Miradia, Inc. Microelectromechanical system device and semi-manufacture and manufacturing method thereof
TWI434802B (zh) 2010-12-23 2014-04-21 Ind Tech Res Inst 具電性絕緣結構之微機電裝置及其製造方法
US8664731B2 (en) 2011-02-14 2014-03-04 Kionix, Inc. Strengthened micro-electromechanical system devices and methods of making thereof
US8319254B2 (en) 2011-02-14 2012-11-27 Kionix, Inc. Micro-electromechanical system devices
US8616791B2 (en) 2011-09-28 2013-12-31 DigitalOptics Corporation MEMS Rotationally deployed actuator devices
US8855476B2 (en) 2011-09-28 2014-10-07 DigitalOptics Corporation MEMS MEMS-based optical image stabilization
TWI469254B (zh) * 2011-12-29 2015-01-11 Ind Tech Res Inst 具多重電性通道的微機電裝置及其製作方法
JP2012151491A (ja) * 2012-03-22 2012-08-09 Renesas Electronics Corp 半導体装置
US9711392B2 (en) 2012-07-25 2017-07-18 Infineon Technologies Ag Field emission devices and methods of making thereof
US8772126B2 (en) * 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
US9079763B2 (en) 2013-04-22 2015-07-14 Freescale Semiconductor, Inc. MEMS device with stress isolation and method of fabrication
US9439295B2 (en) 2013-04-25 2016-09-06 The United States Of America As Represented By The Secretary Of The Army Electrically insulating elements and electrically conductive elements formed from elements having different oxidation behaviors
US9300227B2 (en) 2013-06-05 2016-03-29 Silicon Laboratories Inc. Monolithic body MEMS devices
US9347846B2 (en) 2014-03-25 2016-05-24 Kionix, Inc. Capacitance-based pressure sensor including pressure vessel(s)
US9541462B2 (en) * 2014-08-29 2017-01-10 Kionix, Inc. Pressure sensor including deformable pressure vessel(s)
US10315915B2 (en) 2015-07-02 2019-06-11 Kionix, Inc. Electronic systems with through-substrate interconnects and MEMS device
EP3153851B1 (en) 2015-10-06 2024-05-01 Carrier Corporation Mems die with sensing structures
IT201600079455A1 (it) 2016-07-28 2018-01-28 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo a microspecchio di tipo mems e relativo dispositivo
CN109850840A (zh) * 2018-12-29 2019-06-07 杭州士兰集成电路有限公司 Mems器件及其制造方法
US11279614B2 (en) 2019-06-28 2022-03-22 Analog Devices, Inc. Low-parasitic capacitance MEMS inertial sensors and related methods
US11527376B2 (en) 2019-07-25 2022-12-13 Kionix, Inc. Micro-electromechanical system devices and methods
US11267696B2 (en) 2019-11-06 2022-03-08 Vanguard Iniernational Semiconductor Singapore Pte. Ltd. MEMS devices and methods of forming thereof
CN111847373B (zh) * 2020-07-31 2024-01-19 上海华虹宏力半导体制造有限公司 红外mems的支撑孔结构及形成方法
CN113130343B (zh) * 2021-06-17 2021-10-01 绍兴中芯集成电路制造股份有限公司 芯片间的导电桥及其制造方法、芯片测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08506857A (ja) * 1993-02-04 1996-07-23 コーネル・リサーチ・ファウンデーション・インコーポレイテッド マイクロ構造及びその製造のためのシングルマスク、単結晶プロセス
JPH08507904A (ja) * 1993-03-17 1996-08-20 ブリティッシュ・テクノロジー・グループ・リミテッド 半導体構造およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104086A (en) 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
JPS5961045A (ja) 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
US4519128A (en) 1983-10-05 1985-05-28 International Business Machines Corporation Method of making a trench isolated device
US4688069A (en) 1984-03-22 1987-08-18 International Business Machines Corporation Isolation for high density integrated circuits
US4571819A (en) 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US4876217A (en) 1988-03-24 1989-10-24 Motorola Inc. Method of forming semiconductor structure isolation regions
DE68902141T2 (de) * 1989-08-16 1993-02-25 Ibm Verfahren fuer die herstellung mikromechanischer messfuehler fuer afm/stm-profilometrie und mikromechanischer messfuehlerkopf.
US5235187A (en) 1991-05-14 1993-08-10 Cornell Research Foundation Methods of fabricating integrated, aligned tunneling tip pairs
US5287082A (en) 1992-07-02 1994-02-15 Cornell Research Foundation, Inc. Submicron isolated, released resistor structure
US5397904A (en) 1992-07-02 1995-03-14 Cornell Research Foundation, Inc. Transistor microstructure
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5427975A (en) 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
US5426070A (en) * 1993-05-26 1995-06-20 Cornell Research Foundation, Inc. Microstructures and high temperature isolation process for fabrication thereof
US5536988A (en) 1993-06-01 1996-07-16 Cornell Research Foundation, Inc. Compound stage MEM actuator suspended for multidimensional motion
US5584746A (en) * 1993-10-18 1996-12-17 Shin-Etsu Handotai Co., Ltd. Method of polishing semiconductor wafers and apparatus therefor
DE4414968A1 (de) 1994-04-28 1995-11-02 Siemens Ag Mikrosystem mit integrierter Schaltung und mikromechanischem Bauteil und Herstellverfahren
DE4419844B4 (de) * 1994-06-07 2009-11-19 Robert Bosch Gmbh Beschleunigungssensor
US5628917A (en) * 1995-02-03 1997-05-13 Cornell Research Foundation, Inc. Masking process for fabricating ultra-high aspect ratio, wafer-free micro-opto-electromechanical structures
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
US5759913A (en) * 1996-06-05 1998-06-02 Advanced Micro Devices, Inc. Method of formation of an air gap within a semiconductor dielectric by solvent desorption
US5770645A (en) 1996-08-02 1998-06-23 Duke University Medical Center Polymers for delivering nitric oxide in vivo
US5804084A (en) 1996-10-11 1998-09-08 Sandia Corporation Use of chemical mechanical polishing in micromachining
JP3301334B2 (ja) * 1997-01-31 2002-07-15 三菱電機株式会社 センサ素子及びその製造方法
US6121552A (en) * 1997-06-13 2000-09-19 The Regents Of The University Of Caliofornia Microfabricated high aspect ratio device with an electrical isolation trench

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08506857A (ja) * 1993-02-04 1996-07-23 コーネル・リサーチ・ファウンデーション・インコーポレイテッド マイクロ構造及びその製造のためのシングルマスク、単結晶プロセス
JPH08507904A (ja) * 1993-03-17 1996-08-20 ブリティッシュ・テクノロジー・グループ・リミテッド 半導体構造およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006075981A (ja) * 2004-09-08 2006-03-23 Robert Bosch Gmbh トレンチされたキャビティを有するセンサエレメント
JP2008100347A (ja) * 2006-10-19 2008-05-01 Robert Bosch Gmbh モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法
US9086428B2 (en) 2010-11-04 2015-07-21 Seiko Epson Corporation Functional device, method of manufacturing the functional device, physical quantity sensor, and electronic apparatus
US9678100B2 (en) 2010-11-04 2017-06-13 Seiko Epson Corporation Functional device, method of manufacturing the functional device, physical quantity sensor, and electronic apparatus
US9068835B2 (en) 2011-04-20 2015-06-30 Seiko Epson Corporation Functional element, sensor element, electronic apparatus, and method for producing a functional element
US9718670B2 (en) 2013-07-17 2017-08-01 Seiko Epson Corporation Functional device, electronic apparatus, and moving object
US9746490B2 (en) 2014-08-13 2017-08-29 Seiko Epson Corporation Physical quantity sensor, electronic apparatus, and moving body

Also Published As

Publication number Publication date
EP1062684A2 (en) 2000-12-27
DE69942486D1 (de) 2010-07-22
EP1062684B1 (en) 2010-06-09
EP2221852A1 (en) 2010-08-25
US6239473B1 (en) 2001-05-29
EP2221852B1 (en) 2012-05-09
US6342430B1 (en) 2002-01-29
EP1062684A4 (en) 2006-07-26
WO1999036941A2 (en) 1999-07-22
WO1999036941A3 (en) 2000-02-10

Similar Documents

Publication Publication Date Title
JP2002510139A (ja) ミクロ加工デバイスのトレンチアイソレーション
US5846849A (en) Microstructure and single mask, single-crystal process for fabrication thereof
EP1461828B1 (en) Method of fabricating micro-electromechanical switches on cmos compatible substrates
US5426070A (en) Microstructures and high temperature isolation process for fabrication thereof
US8673671B2 (en) Methods and devices for fabricating tri-layer beams
US6887732B2 (en) Microstructure devices, methods of forming a microstructure device and a method of forming a MEMS device
US6798029B2 (en) Method of fabricating micro-electromechanical switches on CMOS compatible substrates
US7932118B2 (en) Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon
EP2327659A1 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US6569702B2 (en) Triple layer isolation for silicon microstructure and structures formed using the same
US5930595A (en) Isolation process for surface micromachined sensors and actuators
JPH11261079A (ja) 半導体素子およびその製造方法
JP2011500341A (ja) 基板上にｍｅｍｓ素子を製造する方法
US7728339B1 (en) Boundary isolation for microelectromechanical devices
US6924555B2 (en) Specially shaped contact via and integrated circuit therewith
US6812056B2 (en) Technique for fabricating MEMS devices having diaphragms of “floating” regions of single crystal material
US7094621B2 (en) Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110524