JP2002369498A - 電力用半導体素子のゲート駆動回路 - Google Patents
電力用半導体素子のゲート駆動回路Info
- Publication number
- JP2002369498A JP2002369498A JP2001172943A JP2001172943A JP2002369498A JP 2002369498 A JP2002369498 A JP 2002369498A JP 2001172943 A JP2001172943 A JP 2001172943A JP 2001172943 A JP2001172943 A JP 2001172943A JP 2002369498 A JP2002369498 A JP 2002369498A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- gate drive
- circuit
- command signal
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 ＩＧＢＴ等の電力用半導体素子を並列駆動す
る場合に、特定素子に熱集中現象や高サージ電圧印加現
象が発生しないようにし、素子の保護を図る。 【解決手段】 ＩＧＢＴに流れる電流の検出値Ｄをサン
プルホールド回路（Ｓ／Ｈ）１３とピークホールド回路
１４に入力し、素子のターンオフ指令のゲート駆動回路
入力時近傍の電流値と、ターンオフ指令入力期間中の最
大値との差を減算器１５により求め、これが所定値Ｓｅ
よりも大きいときはフリップフロップ回路１７をセット
し、可変遅延回路１８により素子が実際にターンオフす
るまでの時間を短くし、各素子の電流をバランスさせる
ようにする。図示のような回路が、並設される素子毎に
設けられる。
る場合に、特定素子に熱集中現象や高サージ電圧印加現
象が発生しないようにし、素子の保護を図る。 【解決手段】 ＩＧＢＴに流れる電流の検出値Ｄをサン
プルホールド回路（Ｓ／Ｈ）１３とピークホールド回路
１４に入力し、素子のターンオフ指令のゲート駆動回路
入力時近傍の電流値と、ターンオフ指令入力期間中の最
大値との差を減算器１５により求め、これが所定値Ｓｅ
よりも大きいときはフリップフロップ回路１７をセット
し、可変遅延回路１８により素子が実際にターンオフす
るまでの時間を短くし、各素子の電流をバランスさせる
ようにする。図示のような回路が、並設される素子毎に
設けられる。
Description
【０００１】
【発明の属する技術分野】この発明は、インバータなど
の電力変換器を構成するＩＧＢＴ（絶縁ゲート型バイポ
ーラトランジスタ）等の電力用半導体素子のゲート駆動
回路、特にＩＧＢＴ並列接続時のゲート駆動回路に関す
る。
の電力変換器を構成するＩＧＢＴ（絶縁ゲート型バイポ
ーラトランジスタ）等の電力用半導体素子のゲート駆動
回路、特にＩＧＢＴ並列接続時のゲート駆動回路に関す
る。
【０００２】
【従来の技術】図６にこの種のＩＧＢＴを用いたインバ
ータ主回路図を示す。同図において、１は直流電源（な
お、交流入力の場合は整流器＋電解コンデンサの構成と
なる）、２はＩＧＢＴおよびダイオードよりなり直流を
交流に変換するインバータ回路、３Ａ，３ＢはＩＧＢＴ
のゲート駆動回路（各素子対応に設けられる）、４はＩ
ＧＢＴがターンオフする際のサージ電圧からＩＧＢＴを
保護するためのスナバコンデンサ、５はスナバコンデン
サとインバータ回路間の配線インダクタンス、６はモー
タなどの負荷である。
ータ主回路図を示す。同図において、１は直流電源（な
お、交流入力の場合は整流器＋電解コンデンサの構成と
なる）、２はＩＧＢＴおよびダイオードよりなり直流を
交流に変換するインバータ回路、３Ａ，３ＢはＩＧＢＴ
のゲート駆動回路（各素子対応に設けられる）、４はＩ
ＧＢＴがターンオフする際のサージ電圧からＩＧＢＴを
保護するためのスナバコンデンサ、５はスナバコンデン
サとインバータ回路間の配線インダクタンス、６はモー
タなどの負荷である。
【０００３】図７にゲート駆動回路の具体例を示す。７
は駆動回路用電源、８，９はＩＧＢＴをそれぞれターン
オン，ターンオフさせるためのスイッチ素子、１０，１
１はターンオン，ターンオフ用のゲート抵抗で、スイッ
チ素子８，９は、上位からの指令信号Ｓおよび制御部１
２からのオン指令信号Ｎまたはオフ指令信号Ｆによって
動作する。また、図８にＩＧＢＴを並列（２並列）駆動
する際の構成例を示す。ここでは、上記からの指令信号
Ｓが並設されるゲート駆動回路３Ａ，３Ｂに入力され、
それぞれのゲート駆動回路でそれぞれのＩＧＢＴを駆動
するようにしている。
は駆動回路用電源、８，９はＩＧＢＴをそれぞれターン
オン，ターンオフさせるためのスイッチ素子、１０，１
１はターンオン，ターンオフ用のゲート抵抗で、スイッ
チ素子８，９は、上位からの指令信号Ｓおよび制御部１
２からのオン指令信号Ｎまたはオフ指令信号Ｆによって
動作する。また、図８にＩＧＢＴを並列（２並列）駆動
する際の構成例を示す。ここでは、上記からの指令信号
Ｓが並設されるゲート駆動回路３Ａ，３Ｂに入力され、
それぞれのゲート駆動回路でそれぞれのＩＧＢＴを駆動
するようにしている。
【０００４】図９，図１０にＩＧＢＴのコレクタ電流検
出回路例を示す。図９はセンサ端子を持つセンスＩＧＢ
Ｔにシャント抵抗ＲS1を接続したものであり、図１０は
シャント抵抗ＲS2のみを用いるものである。これらの例
では、シャント抵抗ＲS1，ＲS2の両端の電圧から電流を
検出するようにしており、検出出力信号Ｄａ，Ｄｂがコ
レクタ電流相当値となる。
出回路例を示す。図９はセンサ端子を持つセンスＩＧＢ
Ｔにシャント抵抗ＲS1を接続したものであり、図１０は
シャント抵抗ＲS2のみを用いるものである。これらの例
では、シャント抵抗ＲS1，ＲS2の両端の電圧から電流を
検出するようにしており、検出出力信号Ｄａ，Ｄｂがコ
レクタ電流相当値となる。
【０００５】
【発明が解決しようとする課題】図８のように、ＩＧＢ
Ｔとゲート駆動回路を並列接続して駆動すると、上位か
らのターンオフ指令信号Ｓに対し、各ゲート駆動回路に
おける制御部（１２）の回路遅れや、ターンオフ用のゲ
ート抵抗値（１１）およびＩＧＢＴのストレージ時間の
ばらつきにより、実際のＩＧＢＴのターンオフ波形は図
１１にＩｃ１，Ｉｃ２で示すように、アンバランスな電
流波形となる。このようなアンバランス現象が発生する
と、特定の素子のターンオフ損失が増加する結果、異常
過熱現象が発生したり、特定の素子のターンオフ時の高
ｄｉ／ｄｔ化と、配線インダクタンス（図６の符号５参
照）による高サージ電圧化（図１１の波形Ｉｃ１参照）
によって、最悪ＩＧＢＴの破壊を招くおそれがある。し
たがって、この発明の課題は、特定素子への熱集中現象
や高サージ電圧印加現象を抑制し、素子の破壊を防止す
ることにある。
Ｔとゲート駆動回路を並列接続して駆動すると、上位か
らのターンオフ指令信号Ｓに対し、各ゲート駆動回路に
おける制御部（１２）の回路遅れや、ターンオフ用のゲ
ート抵抗値（１１）およびＩＧＢＴのストレージ時間の
ばらつきにより、実際のＩＧＢＴのターンオフ波形は図
１１にＩｃ１，Ｉｃ２で示すように、アンバランスな電
流波形となる。このようなアンバランス現象が発生する
と、特定の素子のターンオフ損失が増加する結果、異常
過熱現象が発生したり、特定の素子のターンオフ時の高
ｄｉ／ｄｔ化と、配線インダクタンス（図６の符号５参
照）による高サージ電圧化（図１１の波形Ｉｃ１参照）
によって、最悪ＩＧＢＴの破壊を招くおそれがある。し
たがって、この発明の課題は、特定素子への熱集中現象
や高サージ電圧印加現象を抑制し、素子の破壊を防止す
ることにある。
【０００６】
【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、電力変換器を構成する電
力用半導体素子を並列接続し、個別に設けられたゲート
駆動回路に共通の駆動指令信号を与えて、前記電力用半
導体素子それぞれを駆動する電力用半導体素子のゲート
駆動回路において、前記電力用半導体素子に流れている
電流を検出する電流検出手段と、電力用半導体素子のタ
ーンオフ指令信号の入力時点近傍で検出した電流検出値
と、前記ターンオフ指令信号が入力されている期間に検
出した電流最大値との差を求める演算手段と、その演算
結果を所定の設定値と比較する比較手段とを設け、その
比較結果が所定値以上のときはターンオフ指令信号が入
力されてから実際に電力用半導体素子がターンオフする
迄の時間を短くすることを特徴とする。
るため、請求項１の発明では、電力変換器を構成する電
力用半導体素子を並列接続し、個別に設けられたゲート
駆動回路に共通の駆動指令信号を与えて、前記電力用半
導体素子それぞれを駆動する電力用半導体素子のゲート
駆動回路において、前記電力用半導体素子に流れている
電流を検出する電流検出手段と、電力用半導体素子のタ
ーンオフ指令信号の入力時点近傍で検出した電流検出値
と、前記ターンオフ指令信号が入力されている期間に検
出した電流最大値との差を求める演算手段と、その演算
結果を所定の設定値と比較する比較手段とを設け、その
比較結果が所定値以上のときはターンオフ指令信号が入
力されてから実際に電力用半導体素子がターンオフする
迄の時間を短くすることを特徴とする。
【０００７】請求項２の発明では、電力変換器を構成す
る電力用半導体素子を並列接続し、個別に設けられたゲ
ート駆動回路に共通の駆動指令信号を与えて、前記電力
用半導体素子それぞれを駆動する電力用半導体素子のゲ
ート駆動回路において、前記電力用半導体素子に流れて
いる電流の微分値を検出する電流微分値検出手段と、そ
の電流微分値を所定の設定値と比較する比較手段とを設
け、電力用半導体素子のターンオフ指令信号が入力され
ている期間に検出した電流微分値が設定値以上のとき
は、ターンオフ指令信号が入力されてから実際に電力用
半導体素子がターンオフする迄の時間を短くすることを
特徴とする。
る電力用半導体素子を並列接続し、個別に設けられたゲ
ート駆動回路に共通の駆動指令信号を与えて、前記電力
用半導体素子それぞれを駆動する電力用半導体素子のゲ
ート駆動回路において、前記電力用半導体素子に流れて
いる電流の微分値を検出する電流微分値検出手段と、そ
の電流微分値を所定の設定値と比較する比較手段とを設
け、電力用半導体素子のターンオフ指令信号が入力され
ている期間に検出した電流微分値が設定値以上のとき
は、ターンオフ指令信号が入力されてから実際に電力用
半導体素子がターンオフする迄の時間を短くすることを
特徴とする。
【０００８】すなわち、これらの発明は、並列接続され
たＩＧＢＴ等の電力用半導体素子がターンオフする際、
これらの素子のターンオフタイミングが一致していない
と、タイミングの遅い方の素子に瞬間的に大電流が流れ
る現象が発生することに着目したもので、この現象を電
流値またはその微分値から検出し、検出後はタイミング
が遅い方の素子の駆動条件を、素子のスイッチングタイ
ミングが速くなるようにすることで電流アンバランスの
解消を図り、バランスさせるものである。
たＩＧＢＴ等の電力用半導体素子がターンオフする際、
これらの素子のターンオフタイミングが一致していない
と、タイミングの遅い方の素子に瞬間的に大電流が流れ
る現象が発生することに着目したもので、この現象を電
流値またはその微分値から検出し、検出後はタイミング
が遅い方の素子の駆動条件を、素子のスイッチングタイ
ミングが速くなるようにすることで電流アンバランスの
解消を図り、バランスさせるものである。
【０００９】
【発明の実施の形態】図１はこの発明の第１の実施の形
態を示す回路図である。図１において、１３はサンプル
ホールド回路（Ｓ／Ｈ）、１４はピークホールド回路
で、これらにはＩＧＢＴコレクタ電流検出値Ｄが入力さ
れる。この検出に当たっては、図９，１０に示されるよ
うな従来と同様の回路が用いられる。Ｓ／Ｈ１３は指令
信号Ｓの立ち下がり時点のデータをオフ指令期間中ホー
ルドし、ピークホールド回路１４はオフ指令期間中のピ
ーク値をホールドし、オン期間中はリセットされる。回
路１３，１４の出力は減算器１５に入力され、その減算
結果はコンパレータ１６に入力され、設定値Ｓｅと比較
される。なお、ここでは１つのＩＧＢＴ駆動回路のみを
示すが、並設されるＩＧＢＴ駆動回路も同様に構成され
ることは勿論である。
態を示す回路図である。図１において、１３はサンプル
ホールド回路（Ｓ／Ｈ）、１４はピークホールド回路
で、これらにはＩＧＢＴコレクタ電流検出値Ｄが入力さ
れる。この検出に当たっては、図９，１０に示されるよ
うな従来と同様の回路が用いられる。Ｓ／Ｈ１３は指令
信号Ｓの立ち下がり時点のデータをオフ指令期間中ホー
ルドし、ピークホールド回路１４はオフ指令期間中のピ
ーク値をホールドし、オン期間中はリセットされる。回
路１３，１４の出力は減算器１５に入力され、その減算
結果はコンパレータ１６に入力され、設定値Ｓｅと比較
される。なお、ここでは１つのＩＧＢＴ駆動回路のみを
示すが、並設されるＩＧＢＴ駆動回路も同様に構成され
ることは勿論である。
【００１０】以上のような構成において、ＩＧＢＴター
ンオフ時に、図１１にＩｃ１で示すような電流の増加現
象が発生すると、コンパレータ１６により信号Ｃが出力
される。この信号ＣはＳＲフリップフロップ回路１７に
入力され、これがセットされる。回路１７のリセット
は、指令信号Ｓのオン指令で行なわれる。１８は回路１
２からのオフ指令信号Ｆを遅延させる可変遅延回路で、
ここでは回路１７の出力Ｈが入力されたら、遅延時間を
短縮させるようにする。
ンオフ時に、図１１にＩｃ１で示すような電流の増加現
象が発生すると、コンパレータ１６により信号Ｃが出力
される。この信号ＣはＳＲフリップフロップ回路１７に
入力され、これがセットされる。回路１７のリセット
は、指令信号Ｓのオン指令で行なわれる。１８は回路１
２からのオフ指令信号Ｆを遅延させる可変遅延回路で、
ここでは回路１７の出力Ｈが入力されたら、遅延時間を
短縮させるようにする。
【００１１】図２はこの発明の第１の実施の形態を示す
回路図である。これは、ＩＧＢＴコレクタ電流を検出す
る代わりにその微分値を検出し、これを用いる点が特徴
で、コンパレータ１６にはＩＧＢＴコレクタ電流の微分
値ＤＤが入力される。なお、ＩＧＢＴコレクタ電流の微
分値を求めるに当たっては、図３，４に示す回路が用い
られるが、これは、図９，１０の出力信号Ｄを微分する
微分回路１９を付加して構成するか、図５のようにイン
ダクタンス２０を接続して（実際のインダクタンスを接
続しても良く、配線インダクタンスを利用するようにし
ても良い）、その両端電圧を検出することによりコレク
タ電流の微分値相当ＤＤを得るようにしても良い。
回路図である。これは、ＩＧＢＴコレクタ電流を検出す
る代わりにその微分値を検出し、これを用いる点が特徴
で、コンパレータ１６にはＩＧＢＴコレクタ電流の微分
値ＤＤが入力される。なお、ＩＧＢＴコレクタ電流の微
分値を求めるに当たっては、図３，４に示す回路が用い
られるが、これは、図９，１０の出力信号Ｄを微分する
微分回路１９を付加して構成するか、図５のようにイン
ダクタンス２０を接続して（実際のインダクタンスを接
続しても良く、配線インダクタンスを利用するようにし
ても良い）、その両端電圧を検出することによりコレク
タ電流の微分値相当ＤＤを得るようにしても良い。
【００１２】コンパレータ１６では、上記のように得ら
れたコレクタ電流の微分値ＤＤを設定値Ｓｅ１と比較す
る。そして、ＩＧＢＴターンオフ時に、図１１にＩｃ１
で示すように電流が大きく増加する（増加時のｄｉ／ｄ
ｔが高い）と、コンパレータ１６により信号Ｃが出力さ
れ、図１の場合と同様の動作が行なわれる。ここでも１
つのＩＧＢＴ駆動回路のみを示すが、並設されるＩＧＢ
Ｔ駆動回路も同様に構成されるのは図１の場合と同様で
ある。
れたコレクタ電流の微分値ＤＤを設定値Ｓｅ１と比較す
る。そして、ＩＧＢＴターンオフ時に、図１１にＩｃ１
で示すように電流が大きく増加する（増加時のｄｉ／ｄ
ｔが高い）と、コンパレータ１６により信号Ｃが出力さ
れ、図１の場合と同様の動作が行なわれる。ここでも１
つのＩＧＢＴ駆動回路のみを示すが、並設されるＩＧＢ
Ｔ駆動回路も同様に構成されるのは図１の場合と同様で
ある。
【００１３】以上では、指令信号Ｓが入力されてから実
際にＩＧＢＴがターンオフするまでの時間を短縮する方
法として、可変遅延回路の遅延時間を短くするようにし
ているが、他の方法として例えば、ターンオフ用のゲー
ト抵抗値を２並列または２直列以上とし、可変遅延回路
の出力信号がアクティブの場合にはその合成抵抗値を小
さくするなどの方法が考えられるが、遅延時間を短縮で
きる方法ならば如何なる方法を用いても良い。
際にＩＧＢＴがターンオフするまでの時間を短縮する方
法として、可変遅延回路の遅延時間を短くするようにし
ているが、他の方法として例えば、ターンオフ用のゲー
ト抵抗値を２並列または２直列以上とし、可変遅延回路
の出力信号がアクティブの場合にはその合成抵抗値を小
さくするなどの方法が考えられるが、遅延時間を短縮で
きる方法ならば如何なる方法を用いても良い。
【００１４】
【発明の効果】この発明によれば、ＩＧＢＴおよびゲー
ト駆動回路を並列接続するシステムにおいて、並設され
るＩＧＢＴやゲート駆動回路に特性ばらつきや内部回路
定数に差異がある場合でも、ほぼバランスした電流波形
でターンオフさせることができる。その結果、特定素子
の異常過熱現象や素子破壊を防ぐことが可能となる。
ト駆動回路を並列接続するシステムにおいて、並設され
るＩＧＢＴやゲート駆動回路に特性ばらつきや内部回路
定数に差異がある場合でも、ほぼバランスした電流波形
でターンオフさせることができる。その結果、特定素子
の異常過熱現象や素子破壊を防ぐことが可能となる。
【図１】この発明の第１の実施の形態を示す構成図であ
る。
る。
【図２】この発明の第２の実施の形態を示す構成図であ
る。
る。
【図３】コレクタ電流微分値の第１の検出回路例を示す
回路図である。
回路図である。
【図４】コレクタ電流微分値の第２の検出回路例を示す
回路図である。
回路図である。
【図５】コレクタ電流微分値の第３の検出回路例を示す
回路図である。
回路図である。
【図６】インバータの従来例を示す構成図である。
【図７】図６のゲート駆動回路の具体例を示す構成図で
ある。
ある。
【図８】ＩＧＢＴおよびゲート駆動回路の並設システム
例を示す構成図である。
例を示す構成図である。
【図９】コレクタ電流検出回路の第１の例を示す回路図
である。
である。
【図１０】コレクタ電流検出回路の第２の例を示す回路
図である。
図である。
【図１１】図８における電流波形例説明図である。
１…直流電源、２…インバータ回路、３Ａ，３Ｂ…ゲー
ト駆動回路、４…スナバコンデンサ、５…配線インダク
タンス、６…モータ（負荷）、７…ゲート駆動回路用電
源、８，９…スイッチ、１０，１１…ゲート抵抗、１２
…制御部、１３…サンプルホールド回路、１４…ピーク
ホールド回路、１５…減算器、１６…コンパレータ、１
７…セットリセットフリップフロップ（ＳＲＦＦ）、１
８…可変遅延回、１９…微分回路、２０…リアクトル。
ト駆動回路、４…スナバコンデンサ、５…配線インダク
タンス、６…モータ（負荷）、７…ゲート駆動回路用電
源、８，９…スイッチ、１０，１１…ゲート抵抗、１２
…制御部、１３…サンプルホールド回路、１４…ピーク
ホールド回路、１５…減算器、１６…コンパレータ、１
７…セットリセットフリップフロップ（ＳＲＦＦ）、１
８…可変遅延回、１９…微分回路、２０…リアクトル。
Claims (2)
- 【請求項１】 電力変換器を構成する電力用半導体素子
を並列接続し、個別に設けられたゲート駆動回路に共通
の駆動指令信号を与えて、前記電力用半導体素子それぞ
れを駆動する電力用半導体素子のゲート駆動回路におい
て、 前記電力用半導体素子に流れている電流を検出する電流
検出手段と、電力用半導体素子のターンオフ指令信号の
入力時点近傍で検出した電流検出値と、前記ターンオフ
指令信号が入力されている期間に検出した電流最大値と
の差を求める演算手段と、その演算結果を所定の設定値
と比較する比較手段とを設け、その比較結果が所定値以
上のときはターンオフ指令信号が入力されてから実際に
電力用半導体素子がターンオフする迄の時間を短くする
ことを特徴とする電力用半導体素子のゲート駆動回路。 - 【請求項２】 電力変換器を構成する電力用半導体素子
を並列接続し、個別に設けられたゲート駆動回路に共通
の駆動指令信号を与えて、前記電力用半導体素子それぞ
れを駆動する電力用半導体素子のゲート駆動回路におい
て、 前記電力用半導体素子に流れている電流の微分値を検出
する電流微分値検出手段と、その電流微分値を所定の設
定値と比較する比較手段とを設け、電力用半導体素子の
ターンオフ指令信号が入力されている期間に検出した電
流微分値が設定値以上のときは、ターンオフ指令信号が
入力されてから実際に電力用半導体素子がターンオフす
る迄の時間を短くすることを特徴とする電力用半導体素
子のゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172943A JP4706130B2 (ja) | 2001-06-07 | 2001-06-07 | 電力用半導体素子のゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172943A JP4706130B2 (ja) | 2001-06-07 | 2001-06-07 | 電力用半導体素子のゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002369498A true JP2002369498A (ja) | 2002-12-20 |
| JP4706130B2 JP4706130B2 (ja) | 2011-06-22 |
Family
ID=19014488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001172943A Expired - Fee Related JP4706130B2 (ja) | 2001-06-07 | 2001-06-07 | 電力用半導体素子のゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4706130B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122176A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Sdi Co Ltd | プラズマディスプレイパネルのスイッチング回路、及びプラズマディスプレイパネルの駆動装置 |
| JP2005295661A (ja) * | 2004-03-31 | 2005-10-20 | Mitsubishi Electric Corp | 電力用半導体素子の駆動回路および電力変換装置 |
| JP2008079379A (ja) * | 2006-09-19 | 2008-04-03 | Toyota Motor Corp | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 |
| JP2009135626A (ja) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | 並列駆動装置 |
| WO2011111262A1 (ja) * | 2010-03-09 | 2011-09-15 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
| JP2014230307A (ja) * | 2013-05-17 | 2014-12-08 | 富士電機株式会社 | 電力変換装置 |
| JP2014233127A (ja) * | 2013-05-28 | 2014-12-11 | 株式会社豊田自動織機 | 駆動回路 |
| JP2015035863A (ja) * | 2013-08-08 | 2015-02-19 | 株式会社日立製作所 | 電力変換装置 |
| WO2018096828A1 (ja) * | 2016-11-25 | 2018-05-31 | 株式会社デンソー | ゲート駆動装置 |
| JP2018107880A (ja) * | 2016-12-26 | 2018-07-05 | 株式会社デンソー | 電力変換器制御装置 |
| CN110719094A (zh) * | 2018-07-12 | 2020-01-21 | 株式会社电装 | 栅极驱动电路 |
| CN112823469A (zh) * | 2018-10-12 | 2021-05-18 | 株式会社电装 | 栅极驱动装置 |
| JP7472645B2 (ja) | 2020-05-13 | 2024-04-23 | 富士電機株式会社 | 駆動回路内蔵型パワーモジュール |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795975B (zh) * | 2015-04-29 | 2017-04-12 | 永济新时速电机电器有限责任公司 | 高压igbt保护功能采集装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0365047A (ja) * | 1989-07-20 | 1991-03-20 | General Electric Co <Ge> | ２つの電源の間で電力を伝達するためのスイッチング装置および該装置内のスイッチングデバイスを制御する方法 |
| JPH0548434U (ja) * | 1991-11-26 | 1993-06-25 | 株式会社明電舎 | 半導体回路のドライブ回路 |
| JPH10150764A (ja) * | 1996-09-20 | 1998-06-02 | Fuji Electric Co Ltd | 電力変換器におけるゲート駆動回路 |
| JPH10323016A (ja) * | 1997-05-14 | 1998-12-04 | Fuji Electric Co Ltd | 電力変換装置のデバイス定常電流バランス制御回路 |
| JP2002095240A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | 絶縁ゲート型半導体素子のゲート駆動回路およびそれを用いた電力変換装置 |
-
2001
- 2001-06-07 JP JP2001172943A patent/JP4706130B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0365047A (ja) * | 1989-07-20 | 1991-03-20 | General Electric Co <Ge> | ２つの電源の間で電力を伝達するためのスイッチング装置および該装置内のスイッチングデバイスを制御する方法 |
| JPH0548434U (ja) * | 1991-11-26 | 1993-06-25 | 株式会社明電舎 | 半導体回路のドライブ回路 |
| JPH10150764A (ja) * | 1996-09-20 | 1998-06-02 | Fuji Electric Co Ltd | 電力変換器におけるゲート駆動回路 |
| JPH10323016A (ja) * | 1997-05-14 | 1998-12-04 | Fuji Electric Co Ltd | 電力変換装置のデバイス定常電流バランス制御回路 |
| JP2002095240A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | 絶縁ゲート型半導体素子のゲート駆動回路およびそれを用いた電力変換装置 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372432B2 (en) | 2003-10-16 | 2008-05-13 | Samsung Sdi Co., Ltd. | Switching device and driving apparatus for plasma display panel |
| JP2005122176A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Sdi Co Ltd | プラズマディスプレイパネルのスイッチング回路、及びプラズマディスプレイパネルの駆動装置 |
| JP2005295661A (ja) * | 2004-03-31 | 2005-10-20 | Mitsubishi Electric Corp | 電力用半導体素子の駆動回路および電力変換装置 |
| JP2008079379A (ja) * | 2006-09-19 | 2008-04-03 | Toyota Motor Corp | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 |
| JP2009135626A (ja) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | 並列駆動装置 |
| US9270193B2 (en) | 2010-03-09 | 2016-02-23 | Mitsubishi Electric Corporation | Power semiconductor module, power converting apparatus, and railway car |
| WO2011111262A1 (ja) * | 2010-03-09 | 2011-09-15 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
| WO2011111175A1 (ja) * | 2010-03-09 | 2011-09-15 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
| JP2014230307A (ja) * | 2013-05-17 | 2014-12-08 | 富士電機株式会社 | 電力変換装置 |
| JP2014233127A (ja) * | 2013-05-28 | 2014-12-11 | 株式会社豊田自動織機 | 駆動回路 |
| JP2015035863A (ja) * | 2013-08-08 | 2015-02-19 | 株式会社日立製作所 | 電力変換装置 |
| WO2018096828A1 (ja) * | 2016-11-25 | 2018-05-31 | 株式会社デンソー | ゲート駆動装置 |
| JP2018085885A (ja) * | 2016-11-25 | 2018-05-31 | 株式会社デンソー | ゲート駆動装置 |
| JP2018107880A (ja) * | 2016-12-26 | 2018-07-05 | 株式会社デンソー | 電力変換器制御装置 |
| CN110719094A (zh) * | 2018-07-12 | 2020-01-21 | 株式会社电装 | 栅极驱动电路 |
| CN112823469A (zh) * | 2018-10-12 | 2021-05-18 | 株式会社电装 | 栅极驱动装置 |
| CN112823469B (zh) * | 2018-10-12 | 2024-03-15 | 株式会社电装 | 栅极驱动装置 |
| JP7472645B2 (ja) | 2020-05-13 | 2024-04-23 | 富士電機株式会社 | 駆動回路内蔵型パワーモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4706130B2 (ja) | 2011-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2563457C (en) | Inverter bridge controller implementing short-circuit protection scheme | |
| JP3447949B2 (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
| JP4706130B2 (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP4894430B2 (ja) | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 | |
| JPH11112313A (ja) | 半導体回路及びパワートランジスタ保護回路 | |
| WO2014181450A1 (ja) | 絶縁ゲート型半導体素子の制御装置およびそれを用いた電力変換装置 | |
| KR20210010377A (ko) | 게이트 드라이버 회로용 단락 검출 및 보호와 로직 분석을 사용하여 이를 검출하는 방법 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| US20170170715A1 (en) | Method of controlling an inverter | |
| JP2002125363A (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP2007267560A (ja) | 貫通電流制御装置を備えたインバータ | |
| JP2010259313A (ja) | 電力変換装置 | |
| JP2002262580A (ja) | インバ−タ装置 | |
| JPH10337046A (ja) | 電力変換装置 | |
| JPH10164854A (ja) | 電力変換器 | |
| JP2005328668A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP2001025259A (ja) | Ｐｗｍインバーター装置 | |
| JP2001169533A (ja) | 電力変換装置 | |
| JP2007252020A (ja) | 電力変換装置 | |
| CN112255522A (zh) | 双极型晶体管短路检测装置和方法 | |
| JP2995915B2 (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| JP2004015910A (ja) | ゲート駆動回路 | |
| JP2007089294A (ja) | 半導体電力変換装置 | |
| JP2006094654A (ja) | 多直列接続された自己消弧型素子のゲート制御方法及びこれを用いた電力変換装置 | |
| JPH04289781A (ja) | パルス幅変調制御インバータの制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |