JP2002368078A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002368078A JP2002368078A JP2001171903A JP2001171903A JP2002368078A JP 2002368078 A JP2002368078 A JP 2002368078A JP 2001171903 A JP2001171903 A JP 2001171903A JP 2001171903 A JP2001171903 A JP 2001171903A JP 2002368078 A JP2002368078 A JP 2002368078A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- nitride film
- wafer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】狭幅の素子分離溝に酸化シリコン膜をボイドな
しに埋め込む事で半導体装置の微細化と高速化に対応す
る。 【解決手段】図１（１）（２）の様にウエハ１上に酸化
シリコン膜２、窒化シリコン膜３、フォトレジスト膜４
を形成、フォトレジストパターン５を形成する。（３）
（４）の様に、レジスト５をマスクに窒化膜３と酸化膜
２をエッチングして開口６を形成し、レジスト５を除去
する。(５）の様に、高密度プラズマＣＶＤ装置で窒化
膜３の角７をスパッタエッチングで除去する。(６)
（７）の様に窒化膜３をマスクにウエハ１に深さ約３０
０nmの溝８を作り、薄い酸化シリコン膜９を形成する。
そして、溝８に酸化シリコン膜を埋め込む。 【効果】素子分離領域の縮小により半導体装置の高速化
と微細化に対応できる。
しに埋め込む事で半導体装置の微細化と高速化に対応す
る。 【解決手段】図１（１）（２）の様にウエハ１上に酸化
シリコン膜２、窒化シリコン膜３、フォトレジスト膜４
を形成、フォトレジストパターン５を形成する。（３）
（４）の様に、レジスト５をマスクに窒化膜３と酸化膜
２をエッチングして開口６を形成し、レジスト５を除去
する。(５）の様に、高密度プラズマＣＶＤ装置で窒化
膜３の角７をスパッタエッチングで除去する。(６)
（７）の様に窒化膜３をマスクにウエハ１に深さ約３０
０nmの溝８を作り、薄い酸化シリコン膜９を形成する。
そして、溝８に酸化シリコン膜を埋め込む。 【効果】素子分離領域の縮小により半導体装置の高速化
と微細化に対応できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置（デバ
イス）の製造方法に関し、特に、半導体装置のトレンチ
素子分離領域の形成方法に関する。
イス）の製造方法に関し、特に、半導体装置のトレンチ
素子分離領域の形成方法に関する。
【０００２】
【従来の技術】半導体装置の素子分離領域を形成する方
法として、STI(Shallow Trench Isolation)が用いられ
ている。このSTIによる素子分離では、狭くて深い溝に
酸化シリコン膜をボイド（空隙）なしに埋め込むことが
要求される。この埋め込みを、成膜とスパッタエッチン
グを同時に行うことのできる高密度プラズマＣＶＤ装置
を用いて行っている。
法として、STI(Shallow Trench Isolation)が用いられ
ている。このSTIによる素子分離では、狭くて深い溝に
酸化シリコン膜をボイド（空隙）なしに埋め込むことが
要求される。この埋め込みを、成膜とスパッタエッチン
グを同時に行うことのできる高密度プラズマＣＶＤ装置
を用いて行っている。
【０００３】今後、半導体素子の微細化や高速化と共
に、素子分離のための溝間隔が益々狭まる傾向にあり、
アスペクト比（溝深さ／溝幅）が大きくなり、比素子分
離溝に酸化シリコン膜をボイドなしに埋め込むことが難
しくなって来ている。
に、素子分離のための溝間隔が益々狭まる傾向にあり、
アスペクト比（溝深さ／溝幅）が大きくなり、比素子分
離溝に酸化シリコン膜をボイドなしに埋め込むことが難
しくなって来ている。
【０００４】典型的なトレンチ溝の形成工程としては、
例えば特開2000−208613号公開特許公報の従来の技術に
開示されている例が知られている。特開2000−208613号
では、図８(1)に示す様に、まずウエハ３０上に例えば
熱酸化法により酸化シリコン（SiO2）膜３１を10〜20nm
形成する。このシリコン酸化膜３１は、後で形成される
窒化シリコン膜３２とウエハ３０との間の応力を緩和す
るための応力緩和膜である。次に、酸化シリコン膜３１
上に、ＣＶＤ法等により厚さ150〜200nmの窒化シリコン
膜３２を形成する。次にスピン塗布法などにより窒化シ
リコン膜３２の上にフォトレジスト膜３３を塗布する。
例えば特開2000−208613号公開特許公報の従来の技術に
開示されている例が知られている。特開2000−208613号
では、図８(1)に示す様に、まずウエハ３０上に例えば
熱酸化法により酸化シリコン（SiO2）膜３１を10〜20nm
形成する。このシリコン酸化膜３１は、後で形成される
窒化シリコン膜３２とウエハ３０との間の応力を緩和す
るための応力緩和膜である。次に、酸化シリコン膜３１
上に、ＣＶＤ法等により厚さ150〜200nmの窒化シリコン
膜３２を形成する。次にスピン塗布法などにより窒化シ
リコン膜３２の上にフォトレジスト膜３３を塗布する。
【０００５】次に、図８(2)に示す様に、窒化シリコン
膜３２の上にリソグラフィ工程により所望のトレンチ素
子分離領域の形成領域上に開口を有するフォトレジスト
パターン３４を形成する。
膜３２の上にリソグラフィ工程により所望のトレンチ素
子分離領域の形成領域上に開口を有するフォトレジスト
パターン３４を形成する。
【０００６】次に、図８（３）に示す様に、このフォト
レジストパターン３４をマスクにして、窒化シリコン膜
３２と酸化シリコン膜３１をエッチングすることにより
開口３５を形成する。
レジストパターン３４をマスクにして、窒化シリコン膜
３２と酸化シリコン膜３１をエッチングすることにより
開口３５を形成する。
【０００７】その後、図８(4)に示す様に、フォトレジ
ストパターン３４を除去する。次に、図８(5)に示す様
に、窒化シリコン膜３２をマスクとて、エッチングによ
りウエハ３０に深さ300〜400nmの溝３６を形成する。
ストパターン３４を除去する。次に、図８(5)に示す様
に、窒化シリコン膜３２をマスクとて、エッチングによ
りウエハ３０に深さ300〜400nmの溝３６を形成する。
【０００８】次に、図８(6)に示す様に、熱酸化法等に
より10nm程度の酸化シリコン膜３７を形成する。
より10nm程度の酸化シリコン膜３７を形成する。
【０００９】次に、高密度プラズマＣＶＤ装置を用い
て、図９(1)に示す様に、溝３６に酸化シリコン膜３８
をボイド無しに埋め込む。次に、図９(2)に示す様に、
化学機械研磨（CMP: Chemical Mechanical Polishing）
法により、窒化シリコン膜３２上の酸化シリコン膜３８
を研磨し、除去することによって溝部３６の内部にだけ
酸化シリコン膜３８を残す。
て、図９(1)に示す様に、溝３６に酸化シリコン膜３８
をボイド無しに埋め込む。次に、図９(2)に示す様に、
化学機械研磨（CMP: Chemical Mechanical Polishing）
法により、窒化シリコン膜３２上の酸化シリコン膜３８
を研磨し、除去することによって溝部３６の内部にだけ
酸化シリコン膜３８を残す。
【００１０】次に、図８(3)に示す様に、熱リン酸（H3P
O3）を用いたウエットエッチング法により窒化シリコン
膜３２を除去した後、酸化シリコン膜３１をフッ酸系溶
液で除去することでトレンチ素子分離が形成される。
O3）を用いたウエットエッチング法により窒化シリコン
膜３２を除去した後、酸化シリコン膜３１をフッ酸系溶
液で除去することでトレンチ素子分離が形成される。
【００１１】
【発明が解決しようとする課題】半導体素子の微細化や
高速化のために、今後、益々、素子分離溝の幅が狭くな
る傾向にあり、アスペクト比（溝深さ／溝幅）が大きく
なる。これに対して、前記した従来の半導体装置の製造
方法では、素子分離溝への酸化シリコン膜の埋め込みに
際して、窒化シリコン膜の開口部を閉塞する方向に酸化
シリコン膜が成長し易いために埋め込み性能が大幅に低
下し、ボイド無しに酸化シリコン膜を埋め込むことが難
しくなって来ている。
高速化のために、今後、益々、素子分離溝の幅が狭くな
る傾向にあり、アスペクト比（溝深さ／溝幅）が大きく
なる。これに対して、前記した従来の半導体装置の製造
方法では、素子分離溝への酸化シリコン膜の埋め込みに
際して、窒化シリコン膜の開口部を閉塞する方向に酸化
シリコン膜が成長し易いために埋め込み性能が大幅に低
下し、ボイド無しに酸化シリコン膜を埋め込むことが難
しくなって来ている。
【００１２】本発明は、上記の様な従来技術における問
題点に鑑みなされたもので、その目的は、Ｓｉウエハに
形成される狭い素子分離溝に酸化シリコン膜をボイド無
しに埋め込むことを可能にする半導体装置の製造方法を
提供することにある。
題点に鑑みなされたもので、その目的は、Ｓｉウエハに
形成される狭い素子分離溝に酸化シリコン膜をボイド無
しに埋め込むことを可能にする半導体装置の製造方法を
提供することにある。
【００１３】
【課題を解決するための手段】上述した様な問題点に鑑
みＳＴＩの埋め込みメカニズムについて、酸化シリコン
膜埋め込み時の成膜形状の時間変化などについて鋭意検
討した。
みＳＴＩの埋め込みメカニズムについて、酸化シリコン
膜埋め込み時の成膜形状の時間変化などについて鋭意検
討した。
【００１４】その結果、埋め込み時に窒化シリコン膜の
開口部が酸化シリコン膜で閉塞することにより埋め込み
性能が低下し、この緩和に、酸化シリコン膜の埋め込み
前に窒化シリコン膜開口部の角部を面取りすることが有
効であることが分かった。
開口部が酸化シリコン膜で閉塞することにより埋め込み
性能が低下し、この緩和に、酸化シリコン膜の埋め込み
前に窒化シリコン膜開口部の角部を面取りすることが有
効であることが分かった。
【００１５】本明細書で開示する発明は、この現象に着
目したものである。窒化シリコン膜の役割は、Ｓｉウエ
ハに素子分離溝をドライエッチングする際のハードマス
クと、埋め込み後の酸化シリコン膜を平坦化する際のＣ
ＭＰのストッパである。そのため、最終的には除去され
る膜であり、このことは素子分離上におおきな問題には
ならない。
目したものである。窒化シリコン膜の役割は、Ｓｉウエ
ハに素子分離溝をドライエッチングする際のハードマス
クと、埋め込み後の酸化シリコン膜を平坦化する際のＣ
ＭＰのストッパである。そのため、最終的には除去され
る膜であり、このことは素子分離上におおきな問題には
ならない。
【００１６】この窒化シリコン膜角部の面取りは高密度
プラズマＣＶＤ装置のスパッタエッチング機能を用いる
ことで可能となる。この装置では、プラズマにより生成
されたイオンがウエハ表面とプラズマ間に形成されるプ
ラズマシースの電界によりウエハ表面に入射する。これ
により、ウエハ表面の窒化シリコン膜の角部がイオンで
スパッタエッチングされる。何故なら、この装置では、
ウエハに入射するイオンの方向性がそろっているため、
スパッタエッチング量の角度依存性が非常に強くなり、
平坦部（イオンの入射方向と９０°の方向）に比べて傾
斜部（イオンの入射方向と40〜60°の方向）のスパッタ
エッチング量が十倍以上大きい。そのため、窒化シリコ
ン膜の角部のみがスパッタエッチングされるが他の部位
は殆どエッチングされない。また、スパッタエッチング
に用いるガスとしては、Ar、O2、Heなどが有効である。
プラズマＣＶＤ装置のスパッタエッチング機能を用いる
ことで可能となる。この装置では、プラズマにより生成
されたイオンがウエハ表面とプラズマ間に形成されるプ
ラズマシースの電界によりウエハ表面に入射する。これ
により、ウエハ表面の窒化シリコン膜の角部がイオンで
スパッタエッチングされる。何故なら、この装置では、
ウエハに入射するイオンの方向性がそろっているため、
スパッタエッチング量の角度依存性が非常に強くなり、
平坦部（イオンの入射方向と９０°の方向）に比べて傾
斜部（イオンの入射方向と40〜60°の方向）のスパッタ
エッチング量が十倍以上大きい。そのため、窒化シリコ
ン膜の角部のみがスパッタエッチングされるが他の部位
は殆どエッチングされない。また、スパッタエッチング
に用いるガスとしては、Ar、O2、Heなどが有効である。
【００１７】
【発明の実施の形態】以下、本発明の実施形態による半
導体装置の製造方法を図面にもとづいて説明する。 （第１実施形態）図１から図５を用いて第一実施形態に
よる半導体装置の製造方法を説明する。図１、図２、図
４及び図５はφ２００、φ３００等のウエハ１の素子分
離領域の部分断面図である。図１(1)に示す様に、例え
ば１〜10Ωcm程度の比抵抗を有するｐ型の単結晶シリコ
ンからなるウエハ（基板）１上に、例えば熱酸化法（約
850℃）により酸化シリコン（SiO2）膜２を10nm程度形
成する。次に、酸化シリコン膜２上に、ＣＶＤ法等によ
り厚さ120nm程度の窒化シリコン膜３を堆積する。この
酸化シリコン膜２は、窒化シリコン(SiN)膜３とウエハ
１との界面に生じるストレスを緩和し、このストレスに
起因してウエハ１の表面に転位などの欠陥が発生するの
を防止するために形成する。窒化シリコン膜３は素子分
離領域のウエハ１をエッチングして溝を形成する際のマ
スクとして使用する。また、窒化シリコン膜３は酸化さ
れにくい性質をもつため、その下部のウエハ１の表面が
酸化されることを防止するマスクとしても使用される。
次に、窒化シリコン膜３上にスピン塗布法等によりフォ
トレジスト膜４を塗布する。
導体装置の製造方法を図面にもとづいて説明する。 （第１実施形態）図１から図５を用いて第一実施形態に
よる半導体装置の製造方法を説明する。図１、図２、図
４及び図５はφ２００、φ３００等のウエハ１の素子分
離領域の部分断面図である。図１(1)に示す様に、例え
ば１〜10Ωcm程度の比抵抗を有するｐ型の単結晶シリコ
ンからなるウエハ（基板）１上に、例えば熱酸化法（約
850℃）により酸化シリコン（SiO2）膜２を10nm程度形
成する。次に、酸化シリコン膜２上に、ＣＶＤ法等によ
り厚さ120nm程度の窒化シリコン膜３を堆積する。この
酸化シリコン膜２は、窒化シリコン(SiN)膜３とウエハ
１との界面に生じるストレスを緩和し、このストレスに
起因してウエハ１の表面に転位などの欠陥が発生するの
を防止するために形成する。窒化シリコン膜３は素子分
離領域のウエハ１をエッチングして溝を形成する際のマ
スクとして使用する。また、窒化シリコン膜３は酸化さ
れにくい性質をもつため、その下部のウエハ１の表面が
酸化されることを防止するマスクとしても使用される。
次に、窒化シリコン膜３上にスピン塗布法等によりフォ
トレジスト膜４を塗布する。
【００１８】次に、図１（２）に示す様に、窒化シリコ
ン膜３の上にリソグラフィ工程により所望のトレンチ素
子分離領域の形成領域上に開口を有するフォトレジスト
パターン５を形成する。
ン膜３の上にリソグラフィ工程により所望のトレンチ素
子分離領域の形成領域上に開口を有するフォトレジスト
パターン５を形成する。
【００１９】次に、図１（３）に示す様に、このフォト
レジストパターン５をマスクにしたドライエッチング
で、素子分離領域の窒化シリコン膜３とその下部の酸化
シリコン膜２とを選択的にエッチングすることにより開
口６を形成する。
レジストパターン５をマスクにしたドライエッチング
で、素子分離領域の窒化シリコン膜３とその下部の酸化
シリコン膜２とを選択的にエッチングすることにより開
口６を形成する。
【００２０】その後、図１（４）に示す様に、アッシン
グ装置等でフォトレジストパターン５を除去する。
グ装置等でフォトレジストパターン５を除去する。
【００２１】次に、図１(5）に示す様に、例えば、図３
に示す様な構造の高密度プラズマＣＶＤ装置を用いて窒
化シリコン膜３の角部７をスパッタエッチングにより除
去する。
に示す様な構造の高密度プラズマＣＶＤ装置を用いて窒
化シリコン膜３の角部７をスパッタエッチングにより除
去する。
【００２２】図３を用いて、高密度プラズマＣＶＤ装置
の構成とスパッタエッチング方法を説明する。図３に示
す様に、高密度プラズマＣＶＤ装置は反応室５１、支持
台である基板電極５２、反応室５１内にマイクロ波を導
入するためのマイクロ波導入窓(石英製等)５３、マイク
ロ波発振器（周波数2.45GHz）５４、真空ポンプ５５、
ガス除害装置５６、反応室５１内に成膜やクリーニング
ガスを導入するための上ノズル５７、下ノズル５８、及
び高周波電源（周波数13.56MHz）５９、６０、マイクロ
波電源６１を主な構成部品としてなっている。
の構成とスパッタエッチング方法を説明する。図３に示
す様に、高密度プラズマＣＶＤ装置は反応室５１、支持
台である基板電極５２、反応室５１内にマイクロ波を導
入するためのマイクロ波導入窓(石英製等)５３、マイク
ロ波発振器（周波数2.45GHz）５４、真空ポンプ５５、
ガス除害装置５６、反応室５１内に成膜やクリーニング
ガスを導入するための上ノズル５７、下ノズル５８、及
び高周波電源（周波数13.56MHz）５９、６０、マイクロ
波電源６１を主な構成部品としてなっている。
【００２３】反応室５１の外表面には、マイクロ波導入
窓５３の出口近傍にＥＣＲ(電子サイクロトロン共鳴)領
域を形成して電子密度を上げ、イオン、ラジカルの生成
を促し、高密度なプラズマを生成するためと反応室５１
内に生成されたプラズマを閉じ込めるための磁場形成用
の永久磁石（図示せず）が複数個配置してある。
窓５３の出口近傍にＥＣＲ(電子サイクロトロン共鳴)領
域を形成して電子密度を上げ、イオン、ラジカルの生成
を促し、高密度なプラズマを生成するためと反応室５１
内に生成されたプラズマを閉じ込めるための磁場形成用
の永久磁石（図示せず）が複数個配置してある。
【００２４】基板電極５２には、成膜処理用のウエハ１
を吸着するための静電吸着装置６２が組み込んである。
また、高周波電圧が印加できる様に、マッチングボック
ス６３と高周波電源５９が接続されている。
を吸着するための静電吸着装置６２が組み込んである。
また、高周波電圧が印加できる様に、マッチングボック
ス６３と高周波電源５９が接続されている。
【００２５】次に、上記構成装置でのスパッタエッチン
グ方法について説明する。先ず、搬送室(図示せず)を経
由して、真空ポンプ５５により圧力調整された反応室５
１内にウエハ１を導入し、基板電極５２上に載置すると
共に、静電吸着装置６２に電圧を印加する事により、静
電気力でウエハ１を吸着する。この状態で、例えば、上
ノズル５７から酸素ガスを、下ノズル５８からArガスを
マスフローコントローラ（図示せず）を用いて所望量反
応室５１内に導入し、真空ポンプ５５を用いて数ミリか
ら数十Paに反応室１内の圧力を調整する。この様にし
て、マイクロ波導入窓５３から数百から数Kwのマイクロ
波を導入すると、ＥＣＲ領域で生成された多量の電子が
O2、Arをプラズマ化し、基板電極５２に高周波電源５９
とマッチングボックス６３を用いて、数百から数Kwの高
周波パワを印加すると、ウエハ１表面とプラズマ間にプ
ラズマシースが形成され、バイアス電圧(マイナス数十
から数千ボルト)が発生するために、導入ガスのプラズ
マ化により生成されたイオン(Ar、O2、Heガス単独また
は混合)が電界によりウエハ１表面に入射する。これに
より、ウエハ１表面の窒化シリコン膜３の角部７がArや
酸素イオンでスパッタエッチングされる。高密度プラズ
マＣＶＤ装置では、ウエハ１に入射するイオンの方向性
がそろっているため、スパッタエッチング量の角度依存
性が非常に強くなり、平坦部（イオンの入射方向と９０
°の方向）に比べて傾斜部（イオンの入射方向と40〜60
°の方向）のスパッタエッチング量が十倍以上大きい。
そのため、図１(5)に示す様に、窒化シリコン膜３の主
に角部７のみがスパッタエッチングされ、窒化シリコン
膜３の開口幅が大きくなる。他の部位は殆どエッチング
されない。所望の時間スパッタエッチングした後、ガス
導入、マイクロ波、高周波電圧の印加を停止した後、静
電吸着装置６２の印加電圧をOFFにして、反応室５１外
にウエハ１を搬出して処理を終了する。
グ方法について説明する。先ず、搬送室(図示せず)を経
由して、真空ポンプ５５により圧力調整された反応室５
１内にウエハ１を導入し、基板電極５２上に載置すると
共に、静電吸着装置６２に電圧を印加する事により、静
電気力でウエハ１を吸着する。この状態で、例えば、上
ノズル５７から酸素ガスを、下ノズル５８からArガスを
マスフローコントローラ（図示せず）を用いて所望量反
応室５１内に導入し、真空ポンプ５５を用いて数ミリか
ら数十Paに反応室１内の圧力を調整する。この様にし
て、マイクロ波導入窓５３から数百から数Kwのマイクロ
波を導入すると、ＥＣＲ領域で生成された多量の電子が
O2、Arをプラズマ化し、基板電極５２に高周波電源５９
とマッチングボックス６３を用いて、数百から数Kwの高
周波パワを印加すると、ウエハ１表面とプラズマ間にプ
ラズマシースが形成され、バイアス電圧(マイナス数十
から数千ボルト)が発生するために、導入ガスのプラズ
マ化により生成されたイオン(Ar、O2、Heガス単独また
は混合)が電界によりウエハ１表面に入射する。これに
より、ウエハ１表面の窒化シリコン膜３の角部７がArや
酸素イオンでスパッタエッチングされる。高密度プラズ
マＣＶＤ装置では、ウエハ１に入射するイオンの方向性
がそろっているため、スパッタエッチング量の角度依存
性が非常に強くなり、平坦部（イオンの入射方向と９０
°の方向）に比べて傾斜部（イオンの入射方向と40〜60
°の方向）のスパッタエッチング量が十倍以上大きい。
そのため、図１(5)に示す様に、窒化シリコン膜３の主
に角部７のみがスパッタエッチングされ、窒化シリコン
膜３の開口幅が大きくなる。他の部位は殆どエッチング
されない。所望の時間スパッタエッチングした後、ガス
導入、マイクロ波、高周波電圧の印加を停止した後、静
電吸着装置６２の印加電圧をOFFにして、反応室５１外
にウエハ１を搬出して処理を終了する。
【００２６】次に、図１(6)に示す様に、窒化シリコン
膜３をマスクとして、ドライエッチングでウエハ１に深
さ350〜400nm程度の溝８を形成する。
膜３をマスクとして、ドライエッチングでウエハ１に深
さ350〜400nm程度の溝８を形成する。
【００２７】次に、図１(7)に示す様に、ウエハ１を約8
00〜1000℃で熱酸化することによって、溝８の内壁に膜
厚10nm程度の薄い酸化シリコン膜９を形成する。この酸
化シリコン膜９は溝８の内壁に生じたドライエッチング
のダメージを回復すると共に、次の工程で溝８の内部に
埋め込まれる酸化シリコン膜１０とウエハ１との界面に
生じるストレスを緩和するために形成する。
00〜1000℃で熱酸化することによって、溝８の内壁に膜
厚10nm程度の薄い酸化シリコン膜９を形成する。この酸
化シリコン膜９は溝８の内壁に生じたドライエッチング
のダメージを回復すると共に、次の工程で溝８の内部に
埋め込まれる酸化シリコン膜１０とウエハ１との界面に
生じるストレスを緩和するために形成する。
【００２８】次に、図２(1)に示す様に、図３に示した
様な高密度プラズマＣＶＤ装置を用いて、溝部８に酸化
シリコン膜１０をボイド無しに埋め込む。
様な高密度プラズマＣＶＤ装置を用いて、溝部８に酸化
シリコン膜１０をボイド無しに埋め込む。
【００２９】図３を用いて成膜方法について説明する。
先ず、搬送室(図示せず)を経由して、真空ポンプ５５に
より圧力調整された反応室５１内にウエハ１を導入し、
基板電極５２上に載置すると共に、静電吸着装置６２に
電圧を印加する事により、静電気力でウエハ１を吸着す
る。この状態で、例えば、上ノズル５７から酸素ガス
を、下ノズル５８からArガスとSiH4ガスをマスフローコ
ントローラ（図示せず）を用いて所望量反応室５１内に
導入し、真空ポンプ５５を用いて数ミリから数十Paに反
応室５１内の圧力を調整する。この様にして、マイクロ
波導入窓５３から数百から数Kwのマイクロ波を導入する
と、ＥＣＲ領域で生成された多量の電子がO2、Ar、SiH4
をプラズマ化し、これにより生成されたSiH4の分解物で
あるSiH3と酸素等がウエハ１の表面で反応する事によ
り、ウエハ１にSiO2膜が堆積する。また、同時に基板電
極５２に高周波電源５９とマッチングボックス６３を用
いて、数百から数Kwの高周波パワを印加すると、ウエハ
１表面とプラズマ間にプラズマシースが形成され 、バ
イアス電圧(マイナス数十から数千ボルト)が発生するた
めに、導入ガスのプラズマ化により生成されたイオン
(特にAr)が電界によりウエハ１表面に入射する。これに
より、ウエハ１表面に堆積されるSiO2膜がArや酸素イオ
ンでスパッタエッチングされる。この様にする事によ
り、溝８に酸化シリコン膜１０をボイド(空隙)なしに埋
め込みできる。所望の膜厚を堆積させた後、ガス導入、
マイクロ波、高周波電圧の印加を停止した後、静電吸着
装置６２の印加電圧をOFFにして、反応室５１外にウエ
ハ１を搬出して処理を終了する。次に、図２(2)に示す
様に、化学機械研磨（CMP: Chemical Mechanical Polis
hing）法により、窒化シリコン膜３上の酸化シリコン膜
１０を研磨し、除去することによって溝部８にだけ酸化
シリコン膜１０を残す。
先ず、搬送室(図示せず)を経由して、真空ポンプ５５に
より圧力調整された反応室５１内にウエハ１を導入し、
基板電極５２上に載置すると共に、静電吸着装置６２に
電圧を印加する事により、静電気力でウエハ１を吸着す
る。この状態で、例えば、上ノズル５７から酸素ガス
を、下ノズル５８からArガスとSiH4ガスをマスフローコ
ントローラ（図示せず）を用いて所望量反応室５１内に
導入し、真空ポンプ５５を用いて数ミリから数十Paに反
応室５１内の圧力を調整する。この様にして、マイクロ
波導入窓５３から数百から数Kwのマイクロ波を導入する
と、ＥＣＲ領域で生成された多量の電子がO2、Ar、SiH4
をプラズマ化し、これにより生成されたSiH4の分解物で
あるSiH3と酸素等がウエハ１の表面で反応する事によ
り、ウエハ１にSiO2膜が堆積する。また、同時に基板電
極５２に高周波電源５９とマッチングボックス６３を用
いて、数百から数Kwの高周波パワを印加すると、ウエハ
１表面とプラズマ間にプラズマシースが形成され 、バ
イアス電圧(マイナス数十から数千ボルト)が発生するた
めに、導入ガスのプラズマ化により生成されたイオン
(特にAr)が電界によりウエハ１表面に入射する。これに
より、ウエハ１表面に堆積されるSiO2膜がArや酸素イオ
ンでスパッタエッチングされる。この様にする事によ
り、溝８に酸化シリコン膜１０をボイド(空隙)なしに埋
め込みできる。所望の膜厚を堆積させた後、ガス導入、
マイクロ波、高周波電圧の印加を停止した後、静電吸着
装置６２の印加電圧をOFFにして、反応室５１外にウエ
ハ１を搬出して処理を終了する。次に、図２(2)に示す
様に、化学機械研磨（CMP: Chemical Mechanical Polis
hing）法により、窒化シリコン膜３上の酸化シリコン膜
１０を研磨し、除去することによって溝部８にだけ酸化
シリコン膜１０を残す。
【００３０】次に、図２(3)に示す様に、熱リン酸（H3P
O3）を用いたウエットエッチング法により窒化シリコン
膜３を除去した後、酸化シリコン膜２をフッ酸系溶液で
除去することでトレンチ素子分離が形成される。
O3）を用いたウエットエッチング法により窒化シリコン
膜３を除去した後、酸化シリコン膜２をフッ酸系溶液で
除去することでトレンチ素子分離が形成される。
【００３１】図４と図５は、同一条件での、従来方法と
第一実施形態の酸化シリコン膜１０の埋め込み状態を示
したものである。従来方法の場合、図４中矢印で示す様
に酸化シリコン膜１０に閉塞部が発生するため、これ以
上埋め込みを継続しても最終的には溝８にボイドが発生
し素子分離できない。これに対して、第一実施形態の場
合、図５に示す様に、窒化シリコン膜３の角部がスパッ
タエッチングしてあるため、酸化シリコン膜１０に閉塞
部が発生しない。そのため、埋め込みを継続すれば、溝
８にボイド無しに酸化シリコン膜１０を埋め込めことが
でき、素子分離できる。
第一実施形態の酸化シリコン膜１０の埋め込み状態を示
したものである。従来方法の場合、図４中矢印で示す様
に酸化シリコン膜１０に閉塞部が発生するため、これ以
上埋め込みを継続しても最終的には溝８にボイドが発生
し素子分離できない。これに対して、第一実施形態の場
合、図５に示す様に、窒化シリコン膜３の角部がスパッ
タエッチングしてあるため、酸化シリコン膜１０に閉塞
部が発生しない。そのため、埋め込みを継続すれば、溝
８にボイド無しに酸化シリコン膜１０を埋め込めことが
でき、素子分離できる。
【００３２】この様に、第一実施形態によれば、従来方
法に比較して狭い溝への酸化シリコン膜１０をボイド無
しで埋め込みできるため、半導体装置の高速化、微細化
に対応できると言う効果がある。 （第２実施形態）図６と図７に第２実施形態による半導
体装置の製造方法を示す。図６及び図７はφ２００、φ
３００等のウエハ１の素子分離領域を示す部分断面図で
ある。図６(1)から(4)の工程は第１実施形態と同様であ
るため、説明を省略する。
法に比較して狭い溝への酸化シリコン膜１０をボイド無
しで埋め込みできるため、半導体装置の高速化、微細化
に対応できると言う効果がある。 （第２実施形態）図６と図７に第２実施形態による半導
体装置の製造方法を示す。図６及び図７はφ２００、φ
３００等のウエハ１の素子分離領域を示す部分断面図で
ある。図６(1)から(4)の工程は第１実施形態と同様であ
るため、説明を省略する。
【００３３】図６(5)に示す様に、窒化シリコン膜３を
マスクとして、ドライエッチングでウエハ１に深さ350
〜400nm程度の溝８を形成する。
マスクとして、ドライエッチングでウエハ１に深さ350
〜400nm程度の溝８を形成する。
【００３４】次に、図６(6）に示す様に、例えば、図３
に示す様な構造の高密度プラズマＣＶＤ装置を用いて窒
化シリコン膜３の角部７をスパッタエッチングにより除
去する。高密度プラズマＣＶＤ装置によるスパッタエッ
チング方法は第一実施形態と同様であるため、説明は省
略する。
に示す様な構造の高密度プラズマＣＶＤ装置を用いて窒
化シリコン膜３の角部７をスパッタエッチングにより除
去する。高密度プラズマＣＶＤ装置によるスパッタエッ
チング方法は第一実施形態と同様であるため、説明は省
略する。
【００３５】次に、図６(7)に示す様に、ウエハ１を約8
00〜1000℃で熱酸化することによって、溝８の内壁に膜
厚10nm程度の薄い酸化シリコン膜９を形成する。この酸
化シリコン膜９は溝８の内壁に生じたドライエッチング
のダメージを回復すると共に、次の工程で溝８の内部に
埋め込まれる酸化シリコン膜１０とウエハ１との界面に
生じるストレスを緩和するために形成する。
00〜1000℃で熱酸化することによって、溝８の内壁に膜
厚10nm程度の薄い酸化シリコン膜９を形成する。この酸
化シリコン膜９は溝８の内壁に生じたドライエッチング
のダメージを回復すると共に、次の工程で溝８の内部に
埋め込まれる酸化シリコン膜１０とウエハ１との界面に
生じるストレスを緩和するために形成する。
【００３６】次に、図７(1)に示す様に、図３に示した
様な高密度プラズマＣＶＤ装置を用いて、溝部８に酸化
シリコン膜１０をボイド無しに埋め込む。埋め込み方法
は第一実施形態と同様であるため、説明は省略する。
様な高密度プラズマＣＶＤ装置を用いて、溝部８に酸化
シリコン膜１０をボイド無しに埋め込む。埋め込み方法
は第一実施形態と同様であるため、説明は省略する。
【００３７】次に、図７(2)に示す様に、化学機械研磨
（CMP: Chemical Mechanical Polishing）法により、窒
化シリコン膜３上の酸化シリコン膜１０を研磨し、除去
することによって溝部８にだけ酸化シリコン膜１０を残
す。
（CMP: Chemical Mechanical Polishing）法により、窒
化シリコン膜３上の酸化シリコン膜１０を研磨し、除去
することによって溝部８にだけ酸化シリコン膜１０を残
す。
【００３８】次に、図７(3)に示す様に、熱リン酸（H3P
O3）を用いたウエットエッチング法により窒化シリコン
膜３を除去した後、酸化シリコン膜２をフッ酸系溶液で
除去することでトレンチ素子分離が形成される。
O3）を用いたウエットエッチング法により窒化シリコン
膜３を除去した後、酸化シリコン膜２をフッ酸系溶液で
除去することでトレンチ素子分離が形成される。
【００３９】以上の方法により、第２実施形態において
も、第一実施形態と同様、従来方法に比較して狭い溝へ
の酸化シリコン膜１０の埋め込みが可能となるため、半
導体装置の高速化、微細化に対応できると言う効果があ
る。
も、第一実施形態と同様、従来方法に比較して狭い溝へ
の酸化シリコン膜１０の埋め込みが可能となるため、半
導体装置の高速化、微細化に対応できると言う効果があ
る。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
より幅のせまい素子分離溝への酸化シリコン膜をボイド
なしに埋め込みことが可能になる。その結果、半導体装
置の微細化と高速化の要求に対応できると言う効果があ
る。
より幅のせまい素子分離溝への酸化シリコン膜をボイド
なしに埋め込みことが可能になる。その結果、半導体装
置の微細化と高速化の要求に対応できると言う効果があ
る。
【図１】本発明の第１実施形態における半導体装置の製
造工程を示すウエハ（基板）の要部断面図である。
造工程を示すウエハ（基板）の要部断面図である。
【図２】本発明の第１実施形態における半導体装置の製
造工程を示すウエハ（基板）の要部断面図である。
造工程を示すウエハ（基板）の要部断面図である。
【図３】高密度プラズマＣＶＤ装置の反応室の概要を示
す側断面図である。
す側断面図である。
【図４】従来方法による酸化シリコン膜の埋め込状態を
示すウエハの要部断面図である。
示すウエハの要部断面図である。
【図５】本発明による酸化シリコン膜の埋め込状態を示
すウエハの要部断面図である。
すウエハの要部断面図である。
【図６】本発明の第２実施形態における半導体装置の製
造工程を示すウエハ（基板）の要部断面図である。
造工程を示すウエハ（基板）の要部断面図である。
【図７】本発明の第２実施形態における半導体装置の製
造工程を示すウエハ（基板）の要部断面図である。
造工程を示すウエハ（基板）の要部断面図である。
【図８】従来技術における半導体装置の製造工程を示す
ウエハ（基板）の要部断面図である。
ウエハ（基板）の要部断面図である。
【図９】従来技術における半導体装置の製造工程を示す
ウエハ（基板）の要部断面図である。
ウエハ（基板）の要部断面図である。
１…ウエハ（基板）、２…酸化シリコン膜、３…窒化シ
リコン(SiN)膜、４…フォトレジスト膜、５…フォトレ
ジストパターン、６…開口、７…角部、８…溝、９…酸
化シリコン膜、10…酸化シリコン膜、30…ウエハ、31…
酸化シリコン膜、32…窒化シリコン膜、33…フォトレジ
スト膜、34…フォトレジストパターン、35…開口、36…
溝、37…酸化シリコン膜、38…酸化シリコン膜、51…反
応室、52…基板電極、53…マイクロ波導入窓、54…マイ
クロ波発振器、55…真空ポンプ、56…ガス除害装置、57
…上ノズル、58…下ノズル、59…高周波電源、60…高周
波電源、61…マイクロ波電源、62…静電吸着装置、63…
マッチングボックス。
リコン(SiN)膜、４…フォトレジスト膜、５…フォトレ
ジストパターン、６…開口、７…角部、８…溝、９…酸
化シリコン膜、10…酸化シリコン膜、30…ウエハ、31…
酸化シリコン膜、32…窒化シリコン膜、33…フォトレジ
スト膜、34…フォトレジストパターン、35…開口、36…
溝、37…酸化シリコン膜、38…酸化シリコン膜、51…反
応室、52…基板電極、53…マイクロ波導入窓、54…マイ
クロ波発振器、55…真空ポンプ、56…ガス除害装置、57
…上ノズル、58…下ノズル、59…高周波電源、60…高周
波電源、61…マイクロ波電源、62…静電吸着装置、63…
マッチングボックス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大山 勝美 茨城県日立市国分町一丁目１番１号 株式 会社日立製作所半導体製造装置推進本部内 (72)発明者 沼田 由起 茨城県日立市国分町一丁目１番１号 株式 会社日立製作所半導体製造装置推進本部内 Ｆターム(参考） 5F004 AA03 AA16 BA14 BB07 BB14 BB22 DA23 DA26 DB03 DB07 EA28 EA31 EB04 FA08 5F032 AA35 AA44 AA45 AA69 AA77 DA04 DA23 DA24 DA28 DA33 DA53
Claims (4)
- 【請求項１】 Ｓｉウエハ上に形成した窒化シリコン膜
をフォトレジストマスクによりパターン化し、フォトレ
ジストマスク剥離後、パターン化された窒化シリコン膜
をマスクとして、Ｓｉウエハをエッチングして素子分離
溝を形成し、この溝に酸化シリコン膜を埋め込み、窒化
シリコン膜をストッパとして、埋め込み酸化シリコン膜
を平坦化して、埋め込み酸化シリコン膜によるトレンチ
素子分離領域を形成する工程を有する半導体装置の製造
方法において、前記、パターン化された窒化シリコン膜
をマスクとしてＳｉウエハにトレンチ素子分離溝をエッ
チングする工程の前に、窒化シリコン膜をスパッタエッ
チングする工程を設けたことを特徴とするトレンチ素子
分離領域を形成する工程を有する半導体装置の製造方
法。 - 【請求項２】 Ｓｉウエハ上に形成した窒化シリコン膜
をフォトレジストマスクによりパターン化し、フォトレ
ジストマスク剥離後、パターン化された窒化シリコン膜
をマスクとして、Ｓｉウエハをエッチングして素子分離
溝を形成し、この溝に酸化シリコン膜を埋め込み、窒化
シリコン膜をストッパとして、埋め込み酸化シリコン膜
を平坦化して、埋め込み酸化シリコン膜によるトレンチ
素子分離領域を形成する工程を有する半導体装置の製造
方法において、前記、素子分離溝に酸化シリコン膜を埋
め込む前に、窒化シリコン膜をスパッタエッチングする
工程を設けたことを特徴とするトレンチ素子分離領域を
形成する工程を有する半導体装置の製造方法。 - 【請求項３】 上記、窒化シリコン膜のスパッタエッチ
ングに高密度プラズマＣＶＤ装置を用いたことを特徴と
する請求項１及び２に記載のトレンチ素子分離領域を形
成する工程を有する半導体装置の製造方法。 - 【請求項４】 上記、窒化シリコン膜のスパッタエッチ
ングにAr、O2、Heガスを混合したり、あるいは単独で用
いることを特徴とする請求項１から３に記載のトレンチ
素子分離領域を形成する工程を有する半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171903A JP2002368078A (ja) | 2001-06-07 | 2001-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171903A JP2002368078A (ja) | 2001-06-07 | 2001-06-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368078A true JP2002368078A (ja) | 2002-12-20 |
Family
ID=19013600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001171903A Pending JP2002368078A (ja) | 2001-06-07 | 2001-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368078A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066408A (ja) * | 2004-07-26 | 2006-03-09 | Hitachi High-Technologies Corp | ドライエッチング方法 |
-
2001
- 2001-06-07 JP JP2001171903A patent/JP2002368078A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066408A (ja) * | 2004-07-26 | 2006-03-09 | Hitachi High-Technologies Corp | ドライエッチング方法 |
| JP4579611B2 (ja) * | 2004-07-26 | 2010-11-10 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576558B1 (en) | High aspect ratio shallow trench using silicon implanted oxide | |
| US5843846A (en) | Etch process to produce rounded top corners for sub-micron silicon trench applications | |
| JP6175570B2 (ja) | ガスパルスを用いる深掘りシリコンエッチングのための方法 | |
| US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| US20120208369A1 (en) | Method of Etching Features in Silicon Nitride Films | |
| KR100595065B1 (ko) | 드라이 에칭 방법 | |
| US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
| JPH1056058A (ja) | 集積回路のトレンチ分離製作方法 | |
| KR102514465B1 (ko) | 유전체 재료를 증착하기 위한 방법들 | |
| US20040077178A1 (en) | Method for laterally etching a semiconductor structure | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| KR100932763B1 (ko) | 시료의 플라즈마 에칭방법 | |
| JP3950446B2 (ja) | 異方性エッチング方法 | |
| US6709984B2 (en) | Method for manufacturing semiconductor device | |
| JP2002368078A (ja) | 半導体装置の製造方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP4516713B2 (ja) | エッチング方法 | |
| JP2004259927A (ja) | ドライエッチング方法 | |
| JP2000208613A (ja) | 半導体装置の製造方法 | |
| JP4778715B2 (ja) | 半導体の製造方法 | |
| KR101047318B1 (ko) | 고주파를 이용한 식각장치 및 이를 이용한 식각방법 | |
| JP2004063921A (ja) | 半導体装置の製造方法 | |
| JP2000021827A (ja) | 半導体装置の製造方法 | |
| KR100578691B1 (ko) | 반도체 소자의 제조 방법 |