JP2002353626A - Multilayer wiring board and method of manufacturing the same - Google Patents
Multilayer wiring board and method of manufacturing the sameInfo
- Publication number
- JP2002353626A JP2002353626A JP2001159631A JP2001159631A JP2002353626A JP 2002353626 A JP2002353626 A JP 2002353626A JP 2001159631 A JP2001159631 A JP 2001159631A JP 2001159631 A JP2001159631 A JP 2001159631A JP 2002353626 A JP2002353626 A JP 2002353626A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- glass
- wiring board
- layer
- wiring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ガラスセラミック
などのセラミック絶縁基板の内部に金属箔からなる配線
回路層を配設した多層配線基板とその製造方法に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board in which a wiring circuit layer made of metal foil is disposed inside a ceramic insulating substrate such as a glass ceramic, and a method for manufacturing the same.
【０００２】[0002]
【従来技術】セラミック配線基板は、一般に次のような
方法で製造される。１）セラミック組成物に樹脂成分あ
るいは溶剤を混錬し、ドクターブレード法によりグリー
ンシートを成形する。２）得られたグリーンシートに穴
あけ加工を行い、この穴に導体ペーストを充填してビア
ホール導体を形成する。３）このグリーンシートの表面
に導体ペーストをスクリーン印刷を行うことにより、グ
リーンシート上に配線回路層を被着する。４）これを複
数枚位置合わせして脱バインダーを行った後、焼成す
る。2. Description of the Related Art A ceramic wiring board is generally manufactured by the following method. 1) A resin component or a solvent is kneaded with the ceramic composition, and a green sheet is formed by a doctor blade method. 2) Drilling is performed on the obtained green sheet, and the hole is filled with a conductive paste to form a via-hole conductor. 3) A screen is printed with a conductive paste on the surface of the green sheet, so that a wiring circuit layer is deposited on the green sheet. 4) After a plurality of sheets are aligned and debindered, firing is performed.
【０００３】また、最近では、配線抵抗の軽減あるいは
配線の微細化、高精度化を行うため、配線回路層を導体
ペーストに代えて金属箔によって形成する試みが行われ
ている。例えば特開平１１−２２４９８４号、特開２０
００−２００９６９号等では、樹脂フィルム上に接着し
た金属箔をエッチング処理して所定のパターンの配線回
路層に加工した後、これをセラミックグリーンシートに
加圧転写した後、それらを複数枚積層、焼成してセラミ
ック配線基板を得る方法が報告されている。In recent years, attempts have been made to form a wiring circuit layer with a metal foil instead of a conductive paste in order to reduce wiring resistance or to make wiring finer and more precise. For example, JP-A-11-224984, JP-A-20
In JP-A-200-9699 and the like, a metal foil adhered on a resin film is etched to be processed into a wiring circuit layer having a predetermined pattern, and then transferred to a ceramic green sheet under pressure. A method of obtaining a ceramic wiring board by firing is reported.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、金属箔
を配線回路層に使用する方法では、図５に示すように、
絶縁基板３１内に金属箔からなる配線回路層３２を形成
した場合、積層面における配線回路層３２の外周部に隙
間３３が発生しやすいという問題があった。However, in the method of using a metal foil for a wiring circuit layer, as shown in FIG.
When the wiring circuit layer 32 made of a metal foil is formed in the insulating substrate 31, there is a problem that a gap 33 is likely to be generated at the outer peripheral portion of the wiring circuit layer 32 on the lamination surface.
【０００５】通常、金属粉末等より構成される導体ペー
ストをグリーンシートにスクリーン印刷法等により被着
形成して配線回路層を形成した場合、グリーンシートを
積層して加熱圧着することによってグリーンシートと導
体ペーストからなる配線回路層が変形して互いに隙間の
ない積層体が形成できるが、金属箔は、それ自体、剛性
が非常に高いために、積層時の圧力で金属箔が変形する
ことがほとんどなく、また、焼成時に収縮することがな
いために、金属箔周辺も焼成収縮しにくいために隙間や
ボイドが発生しやすい。Usually, when a wiring paste is formed by applying a conductive paste composed of a metal powder or the like to a green sheet by a screen printing method or the like, the green sheet is laminated and heat-pressed to form a green sheet. The wiring circuit layer made of conductive paste can be deformed to form a laminated body with no gaps between them, but the metal foil itself has very high rigidity, so the metal foil is almost always deformed by the pressure during lamination. In addition, since there is no shrinkage at the time of firing, the periphery of the metal foil does not easily shrink during firing, so that gaps and voids are easily generated.
【０００６】この問題に対して、金属箔からなる配線回
路層を圧力の印加によってグリーンシート表面に埋設す
ることも提案されているが、グリーンシート表面に埋設
するために高い圧力を付与するか、またはグリーンシー
トを柔かくする必要があるためにグリーンシートの性質
を損ねたり、寸法安定性に欠けるなどの問題があった。To solve this problem, it has been proposed to bury a wiring circuit layer made of a metal foil on the surface of a green sheet by applying pressure. In addition, there is a problem that the properties of the green sheet are impaired and the dimensional stability is lacking because the green sheet needs to be softened.
【０００７】また、上記隙間の発生は、金属箔からなる
配線回路層の厚みを薄くするほど小さくなるが、隙間の
発生を完全に防止するためには、非常に薄くする必要が
あり、その結果、配線回路層の電気抵抗が増大するとい
う問題があった。[0007] The above-mentioned gap is reduced as the thickness of the wiring circuit layer made of metal foil is reduced. However, in order to completely prevent the formation of the gap, it is necessary to make the gap very thin. In addition, there is a problem that the electric resistance of the wiring circuit layer increases.
【０００８】また、金属箔からなる配線回路層は、エッ
チングによって微細な配線パターンが形成できるために
非常に配線回路層間が近接するが、この配線回路層間に
挟まれた絶縁層は焼成収縮が非常にしにくいために焼結
不良が発生しやすく、ボイドが生成されやすいという問
題があった。The wiring circuit layer made of metal foil is very close to the wiring circuit layers because a fine wiring pattern can be formed by etching. However, the insulating layer sandwiched between the wiring circuit layers undergoes very little shrinkage during firing. Therefore, there is a problem that sintering defects easily occur and voids are easily generated.
【０００９】そのために、メッキ処理や高湿度雰囲気下
でメッキ液や水分が、配線回路層周辺の上記隙間やボイ
ドに侵入して配線回路層間の絶縁性が低下するという問
題があった。For this reason, there has been a problem that the plating solution or moisture penetrates into the above-mentioned gaps and voids around the wiring circuit layer in a plating process or in a high-humidity atmosphere, and the insulation between the wiring circuit layers is reduced.
【００１０】従って、本発明は、少なくとも内部に金属
箔からなる配線回路層が配設された多層配線基板におい
て、内部の配線回路層の周囲に隙間が発生したり、焼結
不良によるボイドの発生によってメッキ処理や高湿雰囲
気での水分の侵入によって配線回路層間の絶縁不良が発
生することのない多層配線基板とその製造方法を提供す
ることを目的とするものである。Accordingly, the present invention provides a multilayer wiring board in which a wiring circuit layer made of a metal foil is disposed at least inside, and a gap is generated around the internal wiring circuit layer, and voids are generated due to poor sintering. Accordingly, it is an object of the present invention to provide a multilayer wiring board and a method of manufacturing the same, in which insulation failure between wiring circuit layers does not occur due to plating treatment or penetration of moisture in a high humidity atmosphere.
【００１１】[0011]
【課題を解決するための手段】本発明は、上記課題に対
して検討を重ねた結果、絶縁基板内部に配設される金属
箔からなる配線回路層と同一平面内の周囲に、焼結性に
優れたセラミック層を設けておくことによって、配線回
路層の周囲での隙間の発生が効果的に抑制できることを
見出し、本発明に至った。According to the present invention, as a result of repeated studies on the above-mentioned problems, it has been found that the sintering property is increased around the same plane as a wiring circuit layer made of metal foil provided inside an insulating substrate. It has been found that by providing an excellent ceramic layer, the generation of a gap around the wiring circuit layer can be effectively suppressed, and the present invention has been accomplished.
【００１２】即ち、本発明の多層配線基板は、セラミッ
ク絶縁層を積層してなる絶縁基板の少なくとも前記絶縁
層間に金属箔からなる配線回路層を形成してなるもので
あって、前記金属箔からなる配線回路層と同一平面内の
配線回路層周辺に、前記セラミック絶縁層よりも焼結性
に優れたセラミック層を配設したことを特徴とするもの
である。That is, a multilayer wiring board according to the present invention comprises an insulating substrate formed by laminating ceramic insulating layers and a wiring circuit layer made of a metal foil formed at least between the insulating layers. A ceramic layer having better sinterability than the ceramic insulating layer is provided around the wiring circuit layer in the same plane as the wiring circuit layer.
【００１３】なお、このセラミック絶縁層および焼結性
に優れたセラミック層は、ガラス、またはガラスとセラ
ミックフィラー成分と混合物からなることが、絶縁基板
の低誘電率化とともに金属箔として銅などの低抵抗金属
を用いることができる点で望ましい。The ceramic insulating layer and the ceramic layer having excellent sintering properties are preferably made of glass or a mixture of glass and a ceramic filler component. This is desirable because a resistance metal can be used.
【００１４】また、前記焼結性に優れたセラミック層
は、具体的には、そのガラス量が、前記セラミック絶縁
層におけるガラス量よりも多いこと、そのガラスの軟化
点が、前記セラミック絶縁層におけるガラスの軟化点よ
りも低いこと、そのセラミックフィラーの平均粒径が、
前記セラミック絶縁層におけるセラミックフィラーの平
均粒径よりも大きいことの少なくとも１つ以上の特徴を
有することによって、配線基板の特性等に悪影響を及ぼ
すことなく、焼結性を高めることができる。The ceramic layer having excellent sinterability has a glass amount larger than that of the ceramic insulating layer, and a softening point of the glass is higher than that of the ceramic insulating layer. Being lower than the softening point of the glass, the average particle size of the ceramic filler,
By having at least one characteristic that the average particle diameter of the ceramic filler in the ceramic insulating layer is larger than that of the ceramic filler, sinterability can be improved without adversely affecting the characteristics of the wiring board.
【００１５】また、前記焼結性に優れたセラミック層
は、セラミック絶縁層よりも平均粒径の小さいガラス粉
末を用いて焼成されたものであることも望ましい。It is also desirable that the ceramic layer having excellent sinterability is fired using glass powder having an average particle diameter smaller than that of the ceramic insulating layer.
【００１６】また、本発明の多層配線基板の製造方法に
よれば、所定のセラミック成分を含むグリーンシートの
表面に、金属箔からなる配線回路層を被着形成するとと
もに、該配線回路層の周囲に、前記グリーンシート中の
セラミック成分よりも焼結性に優れたセラミック成分を
含有するセラミック層を形成した後、それらのグリーン
シートを積層し、焼成することを特徴とするものであ
る。Further, according to the method for manufacturing a multilayer wiring board of the present invention, a wiring circuit layer made of a metal foil is formed on the surface of a green sheet containing a predetermined ceramic component, and the periphery of the wiring circuit layer is formed. In addition, after forming a ceramic layer containing a ceramic component having better sinterability than the ceramic component in the green sheet, the green sheets are laminated and fired.
【００１７】なお、前記グリーンシート中のセラミック
成分、および焼結性に優れたセラミック成分が、ガラス
成分、またはガラス成分とセラミックフィラー成分との
混合物からなることが、絶縁基板の低誘電率化および配
線回路層の低抵抗化が可能であることから望ましい。The ceramic component in the green sheet and the ceramic component having excellent sinterability may be made of a glass component or a mixture of a glass component and a ceramic filler component, to reduce the dielectric constant of the insulating substrate and to reduce the dielectric constant. This is desirable because the resistance of the wiring circuit layer can be reduced.
【００１８】また、前記焼結性に優れたセラミック成分
としては、そのガラス量が、前記グリーンシート中のセ
ラミック成分におけるガラス量よりも多いこと、そのガ
ラスの軟化点が、前記グリーンシート中のセラミック成
分におけるガラスよりも低いこと、そのガラスの平均粒
径が、前記グリーンシート中のセラミック成分における
ガラスの平均粒径よりも小さいこと、そのセラミックフ
ィラーの平均粒径が、前記グリーンシート中のセラミッ
ク成分におけるセラミックフィラーの平均粒径よりも大
きいこと、の少なくとも１つの特徴を有することによっ
て、配線基板の特性等に悪影響を及ぼすことなく、焼結
性を高めることができる。The ceramic component having excellent sinterability has a glass content larger than that of the ceramic component in the green sheet, and the softening point of the glass is such that the ceramic content in the green sheet is high. Component is lower than glass, the average particle size of the glass is smaller than the average particle size of glass in the ceramic component in the green sheet, the average particle size of the ceramic filler is the ceramic component in the green sheet. By having at least one characteristic of being larger than the average particle diameter of the ceramic filler in the above, the sinterability can be improved without adversely affecting the characteristics and the like of the wiring board.
【００１９】また、上記の多層配線基板およびその製造
方法においては、前記焼結性に優れたセラミック層を、
前記配線回路層の周囲に３０μｍ以上の幅で形成するこ
とによって隙間の発生を効果的に抑制することができ
る。In the above-described multilayer wiring board and the method of manufacturing the same, the ceramic layer having excellent sinterability is formed by:
By forming the wiring circuit layer with a width of 30 μm or more around the wiring circuit layer, it is possible to effectively suppress generation of a gap.
【００２０】また、前記金属箔としては、Ｃｕ、Ａｇ、
Ａｕ、Ｎｉ、Ｐｔ、Ｐｄから選ばれる少なくとも１種か
らなることが配線回路層の低抵抗化を図る上で望まし
い。The metal foil includes Cu, Ag,
It is desirable that the wiring circuit layer be made of at least one selected from Au, Ni, Pt, and Pd in order to reduce the resistance of the wiring circuit layer.
【００２１】[0021]
【発明の実施の形態】以下、本発明の多層配線基板につ
いて、図面に基づいて説明する。図１は本発明の多層配
線基板の一例を示す概略断面図である。図１の多層配線
基板１によれば、絶縁基板２は、複数のセラミック絶縁
層２ａ〜２ｄを積層してなる積層体から構成され、その
絶縁層２ａ〜２ｄ間および絶縁基板２表面には、厚みが
５〜２０μｍの高純度金属箔からなる配線回路層３が被
着形成されている。さらに、各セラミック絶縁層２ａ〜
２ｄには、厚み方向を貫くように形成された直径が８０
〜２００μｍのビアホール導体４が形成され、これによ
り、配線回路層３間を接続し所定回路を達成するための
回路網が形成される。また配線回路層３の表面には半導
体素子５が実装搭載される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer wiring board according to the present invention will be described with reference to the drawings. FIG. 1 is a schematic sectional view showing an example of the multilayer wiring board of the present invention. According to the multilayer wiring board 1 of FIG. 1, the insulating substrate 2 is constituted by a laminate formed by laminating a plurality of ceramic insulating layers 2a to 2d, and between the insulating layers 2a to 2d and on the surface of the insulating substrate 2, A wiring circuit layer 3 made of a high-purity metal foil having a thickness of 5 to 20 μm is adhered and formed. Further, each of the ceramic insulating layers 2a to 2a
2d has a diameter of 80 formed through the thickness direction.
A via hole conductor 4 of ~ 200 μm is formed, thereby forming a circuit network for connecting between the wiring circuit layers 3 and achieving a predetermined circuit. The semiconductor element 5 is mounted on the surface of the wiring circuit layer 3.
【００２２】本発明では、セラミック絶縁層２ａ〜２ｄ
からなる絶縁基板２は、ガラス粉末、あるいはガラス粉
末とセラミックフィラー粉末との混合物を焼成してなる
ガラスセラミックスによって形成されたものであること
が望ましく、特に、ガラス成分１０〜７０重量％と、セ
ラミックフィラー成分３０〜９０重量％の割合からなる
組成物を焼成したものであることが望ましい。このよう
なガラスセラミックスは、焼成温度が８００〜１０５０
℃と低いために、後述する低抵抗導体との同時焼成が可
能である点で有利であり、また、概して誘電率が低いた
めに、高周波信号などの伝送損失を低減することができ
る。In the present invention, the ceramic insulating layers 2a to 2d
The insulating substrate 2 made of glass is desirably formed of glass ceramics obtained by firing glass powder or a mixture of glass powder and ceramic filler powder. Desirably, the composition is fired from a composition comprising 30 to 90% by weight of the filler component. Such a glass ceramic has a firing temperature of 800 to 1050.
Since the temperature is as low as ° C., it is advantageous in that it can be co-fired with a low-resistance conductor to be described later. In addition, since the dielectric constant is generally low, transmission loss of high-frequency signals and the like can be reduced.
【００２３】ここで、用いられるガラス成分としては、
少なくともＳｉＯ2を含み、Ａｌ2Ｏ 3、Ｂ2Ｏ3、Ｚｎ
Ｏ、ＰｂＯ、アルカリ土類金属酸化物、アルカリ金属酸
化物のうちの少なくとも１種を含有したものであって、
例えば、ＳｉＯ2−Ｂ2Ｏ3系、ＳｉＯ2−Ｂ2Ｏ3−Ａｌ2
Ｏ3系−ＭＯ系（但し、ＭはＣａ、Ｓｒ、Ｍｇ、Ｂａま
たはＺｎを示す）等のホウケイ酸ガラス、アルカリ珪酸
ガラス、Ｂａ系ガラス、Ｐｂ系ガラス、Ｂｉ系ガラス等
が挙げられる。Here, the glass components used include:
At least SiOTwoContaining, AlTwoO Three, BTwoOThree, Zn
O, PbO, alkaline earth metal oxide, alkali metal acid
Containing at least one of the compounds
For example, SiOTwo-BTwoOThreeSystem, SiOTwo-BTwoOThree-AlTwo
OThreeSystem-MO system (where M is Ca, Sr, Mg, Ba, etc.)
Or Zn), borosilicate glass, alkali silicate
Glass, Ba-based glass, Pb-based glass, Bi-based glass, etc.
Is mentioned.
【００２４】これらのガラスは、焼成処理することによ
っても非晶質のままである非晶質ガラス、また焼成処理
によって、リチウムシリケート、クォーツ、クリストバ
ライト、コージェライト、ムライト、アノーサイト、セ
ルジアン、スピネル、ガーナイト、ウイレマイト、ドロ
マイト、ペタライトやその置換誘導体の結晶を少なくと
も１種類を析出する結晶化ガラスのいずれでも用いられ
る。[0024] These glasses are amorphous glasses which remain amorphous even by firing treatment, and lithium silicate, quartz, cristobalite, cordierite, mullite, anorthite, cellian, spinel, etc. Any of crystallized glass that precipitates at least one crystal of garnite, willemite, dolomite, petalite or a substituted derivative thereof can be used.
【００２５】また、セラミックフィラーとしては、クォ
ーツ、クリストバライト等のＳｉＯ 2や、Ａｌ2Ｏ3、Ｚ
ｒＯ2、ムライト、フォルステライト、エンスタタイ
ト、スピネル、マグネシア、ジルコン酸カルシウム、珪
酸ストロンチウム、チタン酸カルシウム、チタン酸バリ
ウム、等が好適に用いられる。Also, as the ceramic filler,
SiO such as arts and cristobalite TwoAnd AlTwoOThree, Z
rOTwo, Mullite, forsterite, enstatai
G, spinel, magnesia, calcium zirconate, silica
Strontium acid, calcium titanate, bali titanate
And the like are preferably used.
【００２６】配線回路層３は、９９．５重量％以上の高
純度の金属からなる金属箔からなり、特にＣｕ、Ａｇ、
Ａｌ、Ａｕ、Ｎｉ、ＰｔおよびＰｄの群から選ばれる少
なくとも１種を使用することが可能である。またビアホ
ール導体４は、上記の配線回路層３と同様の成分からな
る導体が充填されていることが望ましい。The wiring circuit layer 3 is made of a metal foil made of a high-purity metal of 99.5% by weight or more.
It is possible to use at least one selected from the group consisting of Al, Au, Ni, Pt and Pd. Further, it is desirable that the via-hole conductor 4 is filled with a conductor having the same components as those of the wiring circuit layer 3 described above.
【００２７】また、本発明の多層配線基板において、表
面の配線回路層は、ＩＣチップなどの各種電子部品５を
搭載するためのパッドとして、シールド用導体膜とし
て、さらには、外部回路と接続する端子電極として用い
られ、各種電子部品５が配線回路層３に半田や導電性接
着剤などを介して接合される。尚、図示していないが、
必要に応じて、配線基板の表面には、さらに珪化タンタ
ル、珪化モリブデンなどの厚膜抵抗体膜や配線保護膜な
どを形成しても構わない。In the multilayer wiring board of the present invention, the wiring circuit layer on the surface is used as a pad for mounting various electronic components 5 such as an IC chip, as a conductive film for shielding, and further connected to an external circuit. Used as terminal electrodes, various electronic components 5 are joined to the wiring circuit layer 3 via solder or conductive adhesive. Although not shown,
If necessary, a thick-film resistor film such as tantalum silicide or molybdenum silicide, a wiring protective film, or the like may be formed on the surface of the wiring substrate.
【００２８】本発明の多層配線基板においては、配線回
路層３のうち、絶縁基板２内部に配設れた配線回路層３
ａと同一平面内の配線回路層３ａ周辺に、セラミック絶
縁層２ａ〜２ｄよりも焼結性に優れたセラミック層６を
配設してなる。本発明においては、セラミック絶縁層２
ａ〜２ｄ自体は、所定の焼成温度で実質的には気孔率が
０．５％以下、特に０．１％以下の緻密質となるように
組成等が決定されるものであり、それ自体焼結性に優れ
たものであるが、本発明において、この配線回路層３ａ
の周辺における焼結性を高めるとは、セラミック絶縁層
２ａ〜２ｄに比較して、焼結開始温度が低いこと、ある
いはセラミック絶縁層２ａ〜２ｄよりも低い温度で液相
が生成されて焼結が進行することを意味する。In the multilayer wiring board of the present invention, among the wiring circuit layers 3, the wiring circuit layer 3 disposed inside the insulating substrate 2 is provided.
A ceramic layer 6 having better sinterability than the ceramic insulating layers 2a to 2d is provided around the wiring circuit layer 3a in the same plane as the layer a. In the present invention, the ceramic insulating layer 2
The compositions of a to 2d are determined such that the porosity becomes substantially 0.5% or less, particularly 0.1% or less at a predetermined firing temperature. In the present invention, the wiring circuit layer 3a
To improve the sinterability in the vicinity of the above means that the sintering start temperature is lower than that of the ceramic insulating layers 2a to 2d, or that the liquid phase is generated at a temperature lower than the ceramic insulating layers 2a to 2d. Progresses.
【００２９】本発明によれば、配線回路層３ａの周囲に
配設されたセラミック層６において、焼結過程で、セラ
ミック絶縁層２ａ〜２ｄの焼結開始温度よりも低い温度
で液相が生成される結果、ボイドの発生を防止すること
ができる。According to the present invention, in the sintering process, a liquid phase is generated at a temperature lower than the sintering start temperature of the ceramic insulating layers 2a to 2d in the ceramic layer 6 disposed around the wiring circuit layer 3a. As a result, generation of voids can be prevented.
【００３０】このセラミック層６は、セラミック絶縁層
２ａ〜２ｄと同様に、ガラス、またはガラスとセラミッ
クフィラー成分と混合物からなることが同時に焼成でき
る点で望ましく、また焼結性の調整も絶縁基板の特性に
悪影響を及ぼすことなく、容易に行うことができる点で
有利である。The ceramic layer 6 is desirably made of glass or a mixture of glass and a ceramic filler component at the same time as the ceramic insulating layers 2a to 2d in that it can be fired at the same time. This is advantageous in that it can be easily performed without adversely affecting the characteristics.
【００３１】本発明においては、このセラミック層６の
焼結性をセラミック絶縁層２ａ〜２ｄよりも高めるため
には、セラミック層６を以下のようにする。In the present invention, in order to make the sinterability of the ceramic layer 6 higher than that of the ceramic insulating layers 2a to 2d, the ceramic layer 6 is made as follows.
【００３２】第１には、セラミック層６とセラミック絶
縁層２ａ〜２ｄとを同一種あるいは類似種のガラス種と
フィラー種との組み合わせによって形成し、そのセラミ
ック層６におけるガラス量を、セラミック絶縁層２ａ〜
２ｄにおけるガラス量よりも多くする。ガラス量が増加
すると焼成開始温度を低くすることができる。より具体
的には、セラミック絶縁層２ａ〜２ｄ中のガラス量に対
して１０体積％以上多く含ませることが効果的である。
（例えば、ガラス量が全量５０体積％であった場合、セ
ラミック層中のガラス量を全量中５５体積％以上とす
る。）なお、ガラス量を多くするとは、セラミックフィ
ラー量を少なくすると同じ意味である。First, the ceramic layer 6 and the ceramic insulating layers 2a to 2d are formed by a combination of the same or similar glass type and filler type, and the amount of glass in the ceramic layer 6 is determined by the ceramic insulating layer. 2a ~
More than the glass amount in 2d. As the amount of glass increases, the firing start temperature can be lowered. More specifically, it is effective to include 10% by volume or more with respect to the amount of glass in the ceramic insulating layers 2a to 2d.
(For example, when the total amount of glass is 50% by volume, the amount of glass in the ceramic layer is 55% by volume or more of the total amount.) Note that increasing the amount of glass has the same meaning as decreasing the amount of the ceramic filler. is there.
【００３３】第２に、セラミック層６中のガラスとし
て、前記セラミック絶縁層２ａ〜２ｄにおけるガラスの
軟化点よりも低い軟化点を有するガラスを選択して用い
る。この軟化点は、ガラスの組成によって決定される。
軟化点を低下させる成分としては、特に、ＢａＯ、Ｃａ
Ｏ、ＳｒＯなどのアルカリ土類金属酸化物や、Ｌｉ
2Ｏ、Ｎａ2Ｏなどのアルカリ金属酸化物、Ｂ2Ｏ3等が挙
げられ、これらの成分量が相対的に多くなると軟化点が
低下する傾向がある。Second, as the glass in the ceramic layer 6, a glass having a softening point lower than that of the glass in the ceramic insulating layers 2a to 2d is selected and used. This softening point is determined by the composition of the glass.
In particular, BaO, Ca
Alkaline earth metal oxides such as O and SrO, Li
Examples include alkali metal oxides such as 2 O and Na 2 O, and B 2 O 3. When the content of these components is relatively large, the softening point tends to decrease.
【００３４】第３に、セラミック層６に分散含有された
セラミックフィラーの平均粒径が、セラミック絶縁層２
ａ〜２ｄに含まれるセラミックフィラーの平均粒径より
も大きくすることによっても焼結性を高めることができ
る。通常、セラミックフィラーの平均粒径は、取り扱い
および焼結性の点で、０．５〜５μｍが適当であるが、
この平均粒径が上記の範囲内でかつセラミック絶縁層２
ａ〜２ｄのセラミックフィラーの平均粒径よりも１０％
以上大きいことが適当である。Third, the average particle size of the ceramic filler dispersedly contained in the ceramic
The sinterability can also be improved by making the average particle diameter of the ceramic filler contained in a to 2d larger. Usually, the average particle size of the ceramic filler is suitably 0.5 to 5 μm in terms of handling and sinterability.
The average particle size is within the above range and the ceramic insulating layer 2
10% than the average particle size of the ceramic fillers a to 2d
It is appropriate that the above is larger.
【００３５】第４に、セラミック層を形成する場合のガ
ラス粉末の平均粒径が、セラミック絶縁層２ａ〜２ｄを
形成する場合のガラス粉末の平均粒径よりも小さいこと
が望ましい。ガラス粉末の平均粒径が小さくなるほど焼
結性が高くなる傾向にある。ガラス粉末の平均粒径は、
取り扱いおよびシート化の容易性などの点で１〜５μｍ
が適当であるが、この平均粒径が上記の範囲内でかつセ
ラミック絶縁層２ａ〜２ｄを形成する場合のガラス粉末
の平均粒径よりも小さい１０％以上小さいことが適当で
ある。Fourth, it is desirable that the average particle size of the glass powder when forming the ceramic layer is smaller than the average particle size of the glass powder when forming the ceramic insulating layers 2a to 2d. The sinterability tends to increase as the average particle size of the glass powder decreases. The average particle size of the glass powder is
1-5μm in terms of ease of handling and sheeting
However, it is appropriate that the average particle diameter is within the above-mentioned range and 10% or more smaller than the average particle diameter of the glass powder when the ceramic insulating layers 2a to 2d are formed.
【００３６】本発明においては、このセラミック層６
は、図２に示すように、金属箔からなる配線回路層３ａ
の同一平面内の少なくとも周囲に設けることが必要であ
るが、その他、配線回路層３ａの周囲のみならず、配線
回路層３ａの上下に積層されていてもよい。In the present invention, this ceramic layer 6
Is a wiring circuit layer 3a made of metal foil as shown in FIG.
It is necessary to provide at least the periphery in the same plane, but may be laminated not only around the wiring circuit layer 3a but also above and below the wiring circuit layer 3a.
【００３７】また、このセラミック層６は配線回路層３
ａの周囲において、３０μｍ以上、特に５０μｍ以上の
幅をもって形成されていることによって隙間の発生を効
果的に防止することができる。また、金属箔からなる配
線回路層３ａの厚みは、３０μｍ以下であることが、配
線回路層のパターン加工性の点で望ましい。そして、セ
ラミック層６の厚みは、この配線回路層の厚みｔに対し
て０．５ｔ〜２ｔとすることによって、配線回路層２ａ
の周辺の隙間の発生を効果的に防止することができる。The ceramic layer 6 is formed on the wiring circuit layer 3.
Around the area a, the gap can be effectively prevented by being formed with a width of 30 μm or more, particularly 50 μm or more. The thickness of the wiring circuit layer 3a made of a metal foil is preferably 30 μm or less from the viewpoint of pattern workability of the wiring circuit layer. By setting the thickness of the ceramic layer 6 to 0.5 t to 2 t with respect to the thickness t of the wiring circuit layer, the thickness of the wiring circuit layer 2 a
Can effectively be prevented from being generated around.
【００３８】なお、本発明における配線回路層３ａを形
成する金属箔は、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ
から選ばれる少なくとも１種からなることが望ましい。The metal foil forming the wiring circuit layer 3a in the present invention is made of Cu, Ag, Au, Ni, Pt, Pd.
Desirably, it is composed of at least one member selected from the group consisting of:
【００３９】次に、本発明の配線基板を作製する方法に
ついて図３をもとに説明する。まず、上述したような結
晶化ガラス又は非結晶ガラスと前記のセラミックフィラ
ー成分を混合してセラミック組成物を調製し、その混合
物に有機バインダー等を加えた後、ドクターブレード
法、圧延法、プレス法などによりシート状に成形して厚
さ約５０〜５００μｍのグリーンシート１１を作製する
（図３ａ）。Next, a method for manufacturing the wiring board of the present invention will be described with reference to FIG. First, a ceramic composition is prepared by mixing the above-mentioned ceramic filler component with the above-mentioned crystallized glass or amorphous glass, and after adding an organic binder and the like to the mixture, a doctor blade method, a rolling method, a press method The green sheet 11 having a thickness of about 50 to 500 μm is formed by forming the sheet into a sheet shape by using the method (FIG. 3A).
【００４０】そして、このグリーンシート１１にレーザ
ーやマイクロドリル、パンチングなどにより、直径８０
〜２００μｍの貫通孔を形成し、その内部に導体ペース
トを充填してビアホール導体１２を形成する（図３
ｂ）。導体ペースト中には、Ｃｕ、Ａｇ等の金属成分以
外に、アクリル樹脂などからなる有機バインダーとトル
エン、イソプロピルアルコール、アセトンなどの有機溶
剤とを均質混合して形成される。有機バインダーは、金
属成分１００重量部に対して、０．５〜１５．０重量
部、有機溶剤は、固形成分及び有機バインダー１００重
量部に対して、５〜１００重量部の割合で混合されるこ
とが望ましい。なお、この導体ペースト中には若干のガ
ラス成分等を添加してもよい。The green sheet 11 has a diameter of 80 by laser, micro drill, punching or the like.
A via hole conductor 12 is formed by forming a through hole of about 200 μm and filling the inside with a conductive paste (FIG. 3).
b). The conductive paste is formed by homogeneously mixing an organic binder such as an acrylic resin and an organic solvent such as toluene, isopropyl alcohol, and acetone, in addition to metal components such as Cu and Ag. The organic binder is mixed at a ratio of 0.5 to 15.0 parts by weight with respect to 100 parts by weight of the metal component, and the organic solvent is mixed at a ratio of 5 to 100 parts by weight with respect to 100 parts by weight of the solid component and the organic binder. It is desirable. Note that a slight glass component or the like may be added to the conductor paste.
【００４１】次に、このグリーンシート１１の表面に高
純度金属導体、特に金属箔からなる配線回路層１３を形
成する（図３ｃ）。このような金属箔からなる配線回路
層１３は、グリーンシートの表面に金属箔を接着した後
に周知のフォトエッチング法等の手法によって所望の回
路を形成する方法が知られているが、かかる方法ではエ
ッチング液によってグリーンシートを変質させてしまう
ため、本発明においては転写法にて形成する。Next, a wiring circuit layer 13 made of a high-purity metal conductor, particularly a metal foil, is formed on the surface of the green sheet 11 (FIG. 3C). For the wiring circuit layer 13 made of such a metal foil, a method is known in which a desired circuit is formed by a method such as a well-known photoetching method after bonding the metal foil to the surface of the green sheet. In the present invention, the green sheet is formed by a transfer method since the green sheet is deteriorated by the etchant.
【００４２】転写法による配線回路層の形成方法として
は、まず、高分子材料等からなる転写フィルム上に高純
度金属導体、特に金属箔を接着した後、この金属導体の
表面にレジストを回路パターン状に被着した後、エッチ
ング処理およびレジスト除去を行って配線回路層を形成
する。As a method of forming the wiring circuit layer by the transfer method, first, a high-purity metal conductor, particularly a metal foil, is adhered on a transfer film made of a polymer material or the like, and then a resist is formed on the surface of the metal conductor by a circuit pattern. After the formation, the wiring circuit layer is formed by performing an etching process and a resist removal.
【００４３】そして、鏡像の配線回路層を形成した転写
フィルムをビアホール導体１２が形成されたグリーンシ
ート１１の表面に位置合わせして積層圧着した後、転写
フィルムを剥がすことにより、配線回路層１３をグリー
ンシート１１表面に形成することができる。この時、金
属箔からなる配線回路層１３の転写性を高めるために、
金属箔からなる配線回路層のグリーンシート１１と接触
する側の表面粗さＲｚを３〜６μｍとすることによっ
て、配線回路層１３のグリーンシート１１への密着性を
高めることができる。Then, the transfer film on which the mirror image wiring circuit layer is formed is positioned on the surface of the green sheet 11 on which the via-hole conductor 12 is formed and laminated and pressed. It can be formed on the surface of the green sheet 11. At this time, in order to enhance the transferability of the wiring circuit layer 13 made of a metal foil,
By setting the surface roughness Rz of the wiring circuit layer made of a metal foil on the side in contact with the green sheet 11 to 3 to 6 μm, the adhesion of the wiring circuit layer 13 to the green sheet 11 can be increased.
【００４４】次に、配線回路層１３を形成したグリーン
シート１１の表面における配線回路層１３の少なくとも
周囲に、グリーンシート１１中のセラミック成分よりも
焼結性に優れたセラミック成分を含有するセラミック層
１４を形成する（図３ｄ）。Next, on at least the periphery of the wiring circuit layer 13 on the surface of the green sheet 11 on which the wiring circuit layer 13 is formed, a ceramic layer containing a ceramic component having better sinterability than the ceramic component in the green sheet 11 14 (FIG. 3d).
【００４５】このセラミック層１４は、セラミック成分
と、必要に応じて有機バインダーや有機溶媒等を添加し
たスラリーをスクリーン印刷等によって形成することが
できる。The ceramic layer 14 can be formed by screen printing or the like of a slurry containing a ceramic component and, if necessary, an organic binder or an organic solvent.
【００４６】本発明によれば、セラミック層１４におけ
るセラミック成分として、前述した第１〜第４の手法に
従って、ガラス量、フィラー量、ガラスの軟化点、フィ
ラーの平均粒径、ガラス粉末の平均粒径を調整すること
によって、グリーンシート１１中のセラミック成分より
も焼結性に優れたセラミック成分を含有するセラミック
層１４を形成する。即ち、セラミック層１４を形成する
セラミック成分において、１）ガラス量を、前記グリー
ンシート中のセラミック成分におけるガラス量よりも多
くする、２）軟化点が、前記グリーンシート中のセラミ
ック成分におけるガラスよりも低いガラスを用いる、
３）セラミックフィラーの平均粒径を前記グリーンシー
ト中のセラミック成分におけるセラミックフィラーの平
均粒径よりも小さくする、ガラスの平均粒径を前記グリ
ーンシート中のセラミック成分におけるガラスの平均粒
径よりも小さくする、のうち少なくとも１つの手法を用
いてセラミック成分を構成し、これを用いてセラミック
層１４を形成すればよい。According to the present invention, as the ceramic component in the ceramic layer 14, the amount of glass, the amount of filler, the softening point of glass, the average particle size of the filler, and the average particle size of the glass powder are determined according to the first to fourth methods described above. By adjusting the diameter, a ceramic layer 14 containing a ceramic component having better sinterability than the ceramic component in the green sheet 11 is formed. That is, in the ceramic component forming the ceramic layer 14, 1) the amount of glass is made larger than that of the ceramic component in the green sheet, and 2) the softening point is higher than that of the glass in the ceramic component of the green sheet. Using low glass,
3) The average particle size of the ceramic filler is smaller than the average particle size of the ceramic filler in the ceramic component in the green sheet. The average particle size of the glass is smaller than the average particle size of the glass in the ceramic component in the green sheet. The ceramic component may be formed using at least one of the methods, and the ceramic layer 14 may be formed using the ceramic component.
【００４７】なお、このセラミック層１４の形成は、配
線基板の最表面、最裏面に位置するグリーンシートに対
しては、層間剥離などの現象が生じないために必ずしも
必要ではない。The formation of the ceramic layer 14 is not always necessary for the green sheets located on the uppermost surface and the lowermost surface of the wiring board, since phenomena such as delamination do not occur.
【００４８】次に、上記と同様にして作製された複数の
グリーンシートを積層圧着して積層体１５を形成する
（図３ｅ）。グリーンシートの積層には、積み重ねられ
たグリーンシートに熱と圧力を加えて熱圧着する方法、
有機バインダー、可塑剤、溶剤等からなる接着剤をシー
ト間に塗布して熱圧着する方法等が採用可能である。Next, a plurality of green sheets produced in the same manner as described above are laminated and pressed to form a laminate 15 (FIG. 3E). To laminate green sheets, heat and pressure are applied to the stacked green sheets and thermocompression bonding is performed.
A method of applying an adhesive composed of an organic binder, a plasticizer, a solvent, or the like between the sheets and performing thermocompression bonding can be employed.
【００４９】その後、この積層体１５を焼成するが、金
属箔からなる配線回路層を有する場合、金属箔自体が非
常に緻密体であり、グリーンシートのように焼成収縮し
ないために、配線回路層と絶縁層間で歪みが発生し、反
りやクラックなどが発生してしまうおそれがある。その
ために、焼成にあたっては、平面方向への焼成収縮を抑
制しながら焼成することが望ましい。Thereafter, the laminated body 15 is fired. When a wiring circuit layer made of a metal foil is provided, the metal foil itself is very dense and does not shrink and shrink like a green sheet. In this case, distortion may occur between the insulating layers, and warpage or cracks may occur. For this purpose, it is desirable to perform firing while suppressing firing shrinkage in the plane direction.
【００５０】平面方向の収縮を抑制しながら焼成する方
法としては、例えば、１）積層体に対して積層方向に１
０〜３０ＭＰａの圧力を印加しながら焼成する、２）図
３ｆに示すように、焼成温度で焼成収縮しないアルミナ
などの難焼結性セラミックシート１６を上記の積層体１
５の表面、あるいは表裏面に接着するして焼成する方法
が挙げられる。加圧手段などが不要な点では２）の方が
有利である。As a method of baking while suppressing shrinkage in the plane direction, for example, 1) 1
Baking is performed while applying a pressure of 0 to 30 MPa. 2) As shown in FIG.
5 and a method of baking by bonding to the front surface or the back surface. The point 2) is more advantageous in that no pressurizing means is required.
【００５１】この２）の方法における難焼結性セラミッ
クシート１６は、難焼結性セラミック材料を主成分とす
るセラミック成分に、有機バインダー、可塑剤、溶剤等
を加えたスラリーをシート状に成形して得られる。難焼
結性セラミック材料としては、具体的には１１００℃以
下の温度で緻密化しないようなセラミック組成物から構
成され、具体的にはＡｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、Ｚｒ
Ｏ2、ＢＮ、ＴｉＯ2の少なくとも１種又はその化合物
（フォルステライト、エンスタタイト等）の粉末が挙げ
られる。また、有機バインダー、可塑剤及び溶剤として
はガラスセラミックグリーンシートで使用したのと同様
の材料が使用可能である。また、この難焼結性セラミッ
クシート中には、ガラス成分を０．５〜１５体積％加え
ることによって、グリーンシートとの密着性が高くな
り、収縮を抑制する作用が大きくなり、またグリーンシ
ート表面のガラス成分の拡散によるボイドの発生を抑制
できるなどの利点を有する。The hardly sinterable ceramic sheet 16 in the method 2) is formed into a sheet by forming a slurry obtained by adding an organic binder, a plasticizer, a solvent, and the like to a ceramic component containing a hardly sinterable ceramic material as a main component. Is obtained. The non-sinterable ceramic material is specifically composed of a ceramic composition that does not densify at a temperature of 1100 ° C. or less, and specifically, Al 2 O 3 , SiO 2 , MgO, Zr
Examples include powders of at least one of O 2 , BN, and TiO 2 or a compound thereof (forsterite, enstatite, etc.). As the organic binder, plasticizer and solvent, the same materials as those used for the glass ceramic green sheet can be used. In addition, by adding a glass component in an amount of 0.5 to 15% by volume to the hardly sinterable ceramic sheet, the adhesion to the green sheet is increased, and the effect of suppressing shrinkage is increased. This has the advantage that the generation of voids due to the diffusion of the glass component can be suppressed.
【００５２】焼成は、１００〜８５０℃、特に４００〜
７５０℃の窒素雰囲気中で加熱処理してグリーンシート
内やビアホール導体ペースト中の有機成分を分解除去し
た後、８００〜１１００℃の窒素雰囲気中で焼成する。
また、配線回路層としてＡｇ導体を用いる場合、焼成雰
囲気は大気中で行うことができる。The calcination is carried out at 100 to 850 ° C., particularly at 400 to 850 ° C.
After heat treatment is performed in a nitrogen atmosphere at 750 ° C. to decompose and remove organic components in the green sheet and the via-hole conductor paste, firing is performed in a nitrogen atmosphere at 800 to 1100 ° C.
When an Ag conductor is used as the wiring circuit layer, the firing can be performed in the air.
【００５３】その後、適宜、難焼結性セラミックシート
を超音波洗浄、研磨、ウォータージェット、ケミカルブ
ラスト、サンドブラスト、ウェットブラスト等によって
除去することによって多層配線基板１７を作製すること
ができる。Thereafter, the multilayer wiring board 17 can be manufactured by appropriately removing the non-sinterable ceramic sheet by ultrasonic cleaning, polishing, water jet, chemical blast, sand blast, wet blast or the like.
【００５４】このようにして得られる多層配線基板１７
は、焼成時の収縮が圧力または難焼結性セラミックシー
トによって厚さ方向だけに抑えられているので、その平
面方向の収縮を０．５％以下に抑えることが可能とな
り、しかもガラスセラミックグリーンシートは拘束シー
トによって全面にわたって均一にかつ確実に結合されて
いるので、拘束シートの一部剥離等によって反りや変形
が起こるのを防止することができる。The multilayer wiring board 17 thus obtained
Since the shrinkage during firing is suppressed only in the thickness direction by the pressure or the non-sinterable ceramic sheet, the shrinkage in the planar direction can be suppressed to 0.5% or less, and the glass ceramic green sheet can be suppressed. Are uniformly and reliably connected by the restraint sheet over the entire surface, so that warping or deformation due to partial peeling of the restraint sheet or the like can be prevented.
【００５５】[0055]
【実施例】ＳｉＯ2：３７重量％、Ａｌ2Ｏ3：２７重量
％、ＣａＯ：１１重量％、ＺｎＯ：１２重量％、Ｂ
2Ｏ3：１３重量％の組成を有する平均粒径３μｍの結晶
性ガラスＡ粉末（軟化点８５０℃）７３重量％と、セラ
ミックフィラーとして、平均粒径２μｍのシリカ２７重
量％からなるガラスセラミック原料粉末１００重量部に
対して、有機バインダーとしてメタクリル酸イソブチル
樹脂を固形分で１１重量部、可塑剤としてフタル酸ジブ
チルを５重量部添加し、トルエンを溶媒としてボールミ
ルにより３６時間混合しスラリーを調整した。得られた
スラリーをドクターブレード法により厚さ０．２ｍｍの
グリーンシートＡを形成した。EXAMPLE: SiO 2 : 37% by weight, Al 2 O 3 : 27% by weight, CaO: 11% by weight, ZnO: 12% by weight, B
2 O 3 : glass ceramic raw material comprising 73% by weight of crystalline glass A powder having a composition of 13% by weight and having an average particle size of 3 μm (softening point: 850 ° C.) and 27% by weight of silica having an average particle size of 2 μm as a ceramic filler To 100 parts by weight of the powder, 11 parts by weight of an isobutyl methacrylate resin as an organic binder as a solid content and 5 parts by weight of dibutyl phthalate as a plasticizer were added, and the mixture was mixed by a ball mill for 36 hours using toluene as a solvent to prepare a slurry. . A green sheet A having a thickness of 0.2 mm was formed from the obtained slurry by a doctor blade method.
【００５６】次に、ＰＥＴフィルム上に形成された厚み
０．０２ｍｍの銅箔にフォトエッチング法により、図４
に示す形状の長さ３０ｍｍの３本の並走する配線部２１
および測定端子２２を具備する配線回路層２３を作製し
た。３本の並走する配線部２１の配線幅は各々１ｍｍ、
間隔は各々１ｍｍとした。このＰＥＴフィルム上に形成
した配線回路層２３をグリーンシートＡに加熱圧着し、
ＰＥＴフィルムを剥離して配線回路層をグリーンシート
Ａ表面に転写させた。Next, the copper foil having a thickness of 0.02 mm formed on the PET film was etched by photo-etching as shown in FIG.
3 parallel wiring portions 21 having a length of 30 mm as shown in FIG.
And the wiring circuit layer 23 provided with the measurement terminal 22 was produced. The wiring width of each of the three parallel wiring portions 21 is 1 mm,
The interval was 1 mm each. The wiring circuit layer 23 formed on the PET film is heat-pressed to the green sheet A,
The PET film was peeled off to transfer the wiring circuit layer to the surface of the green sheet A.
【００５７】そして、適宜、グリーンシートＡの表面の
配線回路層２３の周辺に、最大幅１ｍｍで、所定の組成
物からなるセラミック成分１００重量部に対して、メタ
クリル系バインダーを６重量部、テルピネオールを４０
重量部混合したセラミックペーストをスクリーン印刷法
によって１５μｍの厚みで塗布し、セラミック層２４を
形成した。Then, if necessary, around the wiring circuit layer 23 on the surface of the green sheet A, 6 parts by weight of a methacrylic binder, 6 parts by weight of a methacrylic binder, and 100 parts by weight of a ceramic component of a predetermined composition having a maximum width of 1 mm. To 40
The ceramic paste mixed in parts by weight was applied to a thickness of 15 μm by screen printing to form a ceramic layer 24.
【００５８】なお、セラミック層２４の形成にあたっ
て、セラミック成分としては、グリーンシートの形成に
用いたガラスと同一の組成からなる平均粒径０．６〜
３．５μｍのガラスと、平均粒径が０．８〜３μｍのＳ
ｉＯ2粉末を用いた。In forming the ceramic layer 24, the ceramic component has an average particle diameter of 0.6 to 0.6 having the same composition as the glass used for forming the green sheet.
3.5 μm glass and S having an average particle size of 0.8 to 3 μm
iO 2 powder was used.
【００５９】また、ガラスとして、ＳｉＯ2：３７重量
％、Ａｌ2Ｏ3：２５重量％、ＣａＯ：１５重量％、Ｚｎ
Ｏ：１０重量％、Ｂ2Ｏ3：１３重量％の軟化点が８３０
℃のガラスＢを用いた。As glass, SiO 2 : 37% by weight, Al 2 O 3 : 25% by weight, CaO: 15% by weight, Zn
O: 10 wt%, B 2 O 3: 13 wt% of the softening point 830
° C glass B was used.
【００６０】また、上記と同様にして厚さ０．２ｍｍの
グリーンシートＢを作製し、このグリーンシートＢの上
記のグリーンシートＡの配線回路層２３の測定端子２２
に対向する部分に貫通孔を形成し、この貫通孔内に銅ペ
ーストを充填してビアホール導体２５を形成した。ま
た、上記と同様にしてグリーンシートＢの表面にも配線
回路層を転写形成した。Further, a green sheet B having a thickness of 0.2 mm was prepared in the same manner as described above, and the measurement terminals 22 of the wiring circuit layer 23 of the green sheet A of the green sheet B were formed.
Then, a through hole was formed in a portion facing the via hole, and a copper paste was filled in the through hole to form a via-hole conductor 25. Further, the wiring circuit layer was transferred and formed on the surface of the green sheet B in the same manner as described above.
【００６１】そして、配線回路層２３およびセラミック
層２４が形成されたグリーンシートＡの上に、上記グリ
ーンシートＢを積層して８０℃、１０ＭＰａで加熱圧着
を行い、配線部２２を基板内部に埋設させ、測定端子２
２をビアホール導体２５を経由して、表面の測定用電極
２６に接続した積層体２７を得た。Then, the green sheet B is laminated on the green sheet A on which the wiring circuit layer 23 and the ceramic layer 24 are formed, and heat-pressed at 80 ° C. and 10 MPa to embed the wiring portion 22 inside the substrate. And measure terminal 2
2 was connected to the measurement electrode 26 on the surface via the via-hole conductor 25 to obtain a laminate 27.
【００６２】その後、この積層体２７中の有機成分（バ
インダー、可塑剤等）を分解除去するために水蒸気を含
んだ窒素雰囲気中で７５０℃、３時間の熱処理を行い残
留炭素量を３００ｐｐｍ以下に低減せしめた後、９３０
℃で１時間の焼成を行い、配線回路層２３を具備する配
線基板を作製した。Thereafter, heat treatment is performed at 750 ° C. for 3 hours in a nitrogen atmosphere containing steam to decompose and remove organic components (binders, plasticizers, etc.) in the laminate 27 to reduce the residual carbon content to 300 ppm or less. 930 after reducing
It was baked at 1 ° C. for 1 hour to produce a wiring board having the wiring circuit layer 23.
【００６３】また、この配線基板における表面の配線回
路層に対して、厚み３μｍのＮｉメッキ層及び厚み２μ
ｍのＡｕメッキ層を無電解めっき法により被着した。Further, a 3 μm thick Ni plating layer and a 2 μm thick
m of Au plating layer was applied by an electroless plating method.
【００６４】次に、配線基板の測定用電極２６にリード
線を付け、温湿度サイクルバイアス試験を行い、２つの
測定用電極２６間の電気抵抗を測定し、絶縁性の評価を
行った。温湿度サイクルバイアス試験は、２つの測定用
電極２６間に５Ｖの電圧を負荷した状態で温度５℃、湿
度４０％および温度８５℃、湿度９５％の雰囲気にそれ
ぞれ２時間づつ繰り返し晒した。温湿度サイクルバイア
ス試験は５００サイクルまで行い、測定用電極２６間の
電気抵抗を測定して抵抗値が１ＭΩ以上であるものを良
品と判断し、抵抗値が１ＭΩ未満のものを不良と判断し
てその結果を表１に示した。Next, a lead wire was attached to the measurement electrode 26 of the wiring board, a temperature / humidity cycle bias test was performed, the electric resistance between the two measurement electrodes 26 was measured, and the insulation was evaluated. In the temperature-humidity cycle bias test, a voltage of 5 V was applied between the two measurement electrodes 26, and the sample was repeatedly exposed to an atmosphere of a temperature of 5 ° C., a humidity of 40%, a temperature of 85 ° C., and a humidity of 95% each for 2 hours. The temperature / humidity cycle bias test is performed up to 500 cycles, the electric resistance between the measuring electrodes 26 is measured, and those having a resistance value of 1 MΩ or more are judged as good products, and those having a resistance value of less than 1 MΩ are judged as defective. The results are shown in Table 1.
【００６５】また、上記によって作製した配線基板にお
ける配線回路層の周辺部分を走査型電子顕微鏡写真によ
って観察し、金属箔からなる配線回路層の周辺部のボイ
ド数を測定した。ボイド数のカウントは、１０μｍ×１
００μｍの３箇所の観察領域におけるボイド数の平均を
求めた。結果は、表１に示した。Further, the peripheral portion of the wiring circuit layer in the wiring board manufactured as described above was observed by a scanning electron microscope photograph, and the number of voids in the peripheral portion of the wiring circuit layer made of metal foil was measured. The number of voids is 10 μm × 1
The average of the number of voids in three observation regions of 00 μm was determined. The results are shown in Table 1.
【００６６】[0066]
【表１】 [Table 1]
【００６７】表１の結果によれば、配線回路層の周辺に
セラミック層を形成しなかった従来の配線基板は、配線
回路層の周辺に隙間の発生が認められ、その隙間にメッ
キ液や水分が侵入しており、それによって初期の段階で
絶縁不良が確認された。According to the results shown in Table 1, in the conventional wiring board in which the ceramic layer was not formed around the wiring circuit layer, a gap was observed around the wiring circuit layer. Has penetrated, and insulation failure was confirmed at an early stage.
【００６８】これに対して、セラミック層を形成するに
あたり、セラミック絶縁層と同じ材料からなるセラミッ
ク層を形成した試料Ｎｏ．２では、配線回路層の周辺に
ボイドの発生が認められた。On the other hand, when forming the ceramic layer, the sample No. having the ceramic layer formed of the same material as the ceramic insulating layer was formed. In No. 2, voids were observed around the wiring circuit layer.
【００６９】そこで、試料Ｎｏ．２〜５から、セラミッ
ク層におけるガラスの含有量を変化させた結果、ガラス
量がセラミック絶縁層中のガラス量よりも少ないと全く
効果がなかったが、ガラス量を多くすることによって、
焼結性が改善され、配線回路層間に隙間やボイドの発生
が抑制され、配線回路層間での絶縁不良の発生が改善さ
れた。Therefore, the sample No. From 2 to 5, as a result of changing the glass content in the ceramic layer, no effect was obtained when the glass amount was smaller than the glass amount in the ceramic insulating layer, but by increasing the glass amount,
The sinterability was improved, the generation of gaps and voids between the wiring circuit layers was suppressed, and the occurrence of insulation failure between the wiring circuit layers was improved.
【００７０】また、試料Ｎｏ．６〜９から、ガラスとし
て軟化点の異なるガラスを用いた結果、軟化点の低いガ
ラスＢを用いることによっても、焼結性が改善され、ボ
イドの発生がなく、配線回路層間での絶縁不良の発生が
改善された。The sample No. From 6 to 9, as a result of using glass having a different softening point as the glass, the use of glass B having a low softening point also improved the sinterability, did not generate voids, and caused insulation failure between wiring circuit layers. The outbreak was improved.
【００７１】さらに、試料Ｎｏ．１１〜１４、１５〜１
９の結果から、シリカの平均粒径をセラミック絶縁層に
おけるセラミックフィラーの平均粒径よりも小さくす
る、ガラス粉末の平均粒径を小さくすることによっても
同様に改善効果が見られた。Further, the sample No. 11-14, 15-1
From the result of No. 9, improvement effect was similarly observed by making the average particle size of silica smaller than the average particle size of the ceramic filler in the ceramic insulating layer and reducing the average particle size of the glass powder.
【００７２】[0072]
【発明の効果】以上詳述した通り、本発明の多層配線基
板によれば、金属箔からなる配線回路層の周辺における
隙間の発生や層間剥離によって、近接する配線回路層間
の絶縁性がメッキ処理や高湿雰囲気中に保持されること
による水分の侵入によって損なわれるのを有効に防止す
ることができ、信頼性の高い配線基板を得ることができ
る。As described above in detail, according to the multilayer wiring board of the present invention, the gap between adjacent wiring circuit layers made of metal foil or delamination causes the insulation between adjacent wiring circuit layers to be plated. Or a high-humidity atmosphere can be effectively prevented from being damaged by intrusion of moisture, and a highly reliable wiring board can be obtained.
【図１】本発明の多層配線基板の一例を示す概略断面図
である。FIG. 1 is a schematic sectional view showing an example of a multilayer wiring board of the present invention.
【図２】本発明の多層配線基板における配線回路層の周
辺の拡大断面図である。FIG. 2 is an enlarged sectional view around a wiring circuit layer in the multilayer wiring board of the present invention.
【図３】本発明の多層配線基板の製造方法における製造
工程図である。FIG. 3 is a manufacturing process diagram in a method for manufacturing a multilayer wiring board of the present invention.
【図４】評価用の配線回路のパターン図である。FIG. 4 is a pattern diagram of a wiring circuit for evaluation.
【図５】従来の多層配線基板の概略断面図である。FIG. 5 is a schematic sectional view of a conventional multilayer wiring board.
１ 多層配線基板 ２ 絶縁基板 ２ａ〜２ｄ 絶縁層 ３ 配線回路層 ４ ビアホール導体 ５ 半導体素子 ６ セラミック層 DESCRIPTION OF SYMBOLS 1 Multilayer wiring board 2 Insulating board 2a-2d Insulating layer 3 Wiring circuit layer 4 Via hole conductor 5 Semiconductor element 6 Ceramic layer
フロントページの続き Ｆターム(参考） 5E346 AA12 AA15 AA43 CC18 CC32 CC37 CC38 CC39 DD02 DD12 DD32 DD50 EE24 EE29 FF18 GG03 GG04 GG05 GG07 GG08 GG09 GG22 GG23 HH08 Continued on the front page F term (reference) 5E346 AA12 AA15 AA43 CC18 CC32 CC37 CC38 CC39 DD02 DD12 DD32 DD50 EE24 EE29 FF18 GG03 GG04 GG05 GG07 GG08 GG09 GG22 GG23 HH08
Claims (18)
の少なくとも前記絶縁層間に金属箔からなる配線回路層
を形成してなる多層配線基板において、前記金属箔から
なる配線回路層と同一平面内の配線回路層周辺に、前記
セラミック絶縁層よりも焼結性に優れたセラミック層を
配設したことを特徴とする多層配線基板。1. A multi-layer wiring board having a wiring circuit layer made of a metal foil formed between at least the insulating layers of an insulating substrate formed by laminating ceramic insulating layers, in the same plane as the wiring circuit layer made of the metal foil. 3. A multilayer wiring board, wherein a ceramic layer having better sinterability than the ceramic insulating layer is disposed around the wiring circuit layer.
たセラミック層が、ガラス、またはガラスとセラミック
フィラー成分と混合物からなることを特徴とする請求項
１記載の多層配線基板。2. The multilayer wiring board according to claim 1, wherein the ceramic insulating layer and the ceramic layer excellent in sinterability are made of glass or a mixture of glass and a ceramic filler component.
ガラス量が、前記セラミック絶縁層におけるガラス量よ
りも多いことを特徴とする請求項２記載の多層配線基
板。3. The multilayer wiring board according to claim 2, wherein the amount of glass in the ceramic layer excellent in sinterability is larger than the amount of glass in the ceramic insulating layer.
ガラスの軟化点が、前記セラミック絶縁層におけるガラ
スの軟化点よりも低いことを特徴とする請求項２または
請求項３記載の多層配線基板。4. The multilayer wiring board according to claim 2, wherein the softening point of the glass in the ceramic layer excellent in sinterability is lower than the softening point of the glass in the ceramic insulating layer. .
セラミックフィラーの平均粒径が、前記セラミック絶縁
層におけるセラミックフィラーの平均粒径よりも大きい
ことを特徴とする請求項２乃至請求項４のいずれか記載
の多層配線基板。5. The ceramic filler according to claim 2, wherein the average particle size of the ceramic filler in the ceramic layer having excellent sinterability is larger than the average particle size of the ceramic filler in the ceramic insulating layer. The multilayer wiring board according to any one of the above.
ミック絶縁層よりも平均粒径の小さいガラス粉末を用い
て焼成されたものである請求項２乃至請求項５のいずれ
か記載の多層配線基板。6. The multilayer according to claim 2, wherein the ceramic layer excellent in sinterability is fired using a glass powder having an average particle diameter smaller than that of the ceramic insulating layer. Wiring board.
配線回路層の周囲に３０μｍ以上の幅で形成されている
ことを特徴とする請求項１乃至請求項６のいずれか記載
の多層配線基板。7. The multilayer according to claim 1, wherein the ceramic layer having excellent sinterability is formed with a width of 30 μm or more around the wiring circuit layer. Wiring board.
Ｐｔ、Ｐｄから選ばれる少なくとも１種からなることを
特徴とする請求項１乃至請求項７のいずれか記載の多層
配線基板。8. The method according to claim 1, wherein the metal foil is made of Cu, Ag, Au, Ni,
8. The multilayer wiring board according to claim 1, comprising at least one selected from Pt and Pd.
ることを特徴とする請求項１乃至請求項８のいずれか記
載の多層配線基板。9. The multilayer wiring board according to claim 1, wherein said wiring circuit layer has a thickness of 30 μm or less.
ートの表面に、金属箔からなる配線回路層を被着形成す
るとともに、該配線回路層の周囲に前記グリーンシート
中のセラミック成分よりも焼結性に優れたセラミック成
分を含有するセラミック層を形成した後、それらのグリ
ーンシートを積層し、焼成することを特徴とする多層配
線基板の製造方法。10. A wiring circuit layer made of a metal foil is formed on a surface of a green sheet containing a predetermined ceramic component, and a sintering property around the wiring circuit layer is higher than that of the ceramic component in the green sheet. A method for manufacturing a multilayer wiring board, comprising: forming a ceramic layer containing an excellent ceramic component, stacking these green sheets, and firing.
分、および焼結性に優れたセラミック成分が、ガラス成
分、またはガラス成分とセラミックフィラー成分との混
合物からなることを特徴とする請求項１０記載の多層配
線基板の製造方法。11. The multilayer according to claim 10, wherein the ceramic component and the ceramic component having excellent sinterability in the green sheet comprise a glass component or a mixture of a glass component and a ceramic filler component. Manufacturing method of wiring board.
けるガラス量が、前記グリーンシート中のセラミック成
分におけるガラス量よりも多いことを特徴とする請求項
１１記載の多層配線基板の製造方法。12. The method according to claim 11, wherein the amount of glass in the ceramic component having excellent sinterability is larger than the amount of glass in the ceramic component in the green sheet.
けるガラスの軟化点が、前記グリーンシート中のセラミ
ック成分におけるガラスよりも低いことを特徴とする請
求項１１または請求項１２記載の多層配線基板の製造方
法。13. The multilayer wiring board according to claim 11, wherein the softening point of the glass in the ceramic component having excellent sinterability is lower than that of the glass in the ceramic component in the green sheet. Manufacturing method.
けるセラミックフィラーの平均粒径が、前記グリーンシ
ート中のセラミック成分におけるセラミックフィラーの
平均粒径よりも大きいことを特徴とする請求項１１乃至
請求項１３のいずれか記載の多層配線基板の製造方法。14. An average particle size of a ceramic filler in the ceramic component having excellent sinterability is larger than an average particle size of a ceramic filler in a ceramic component in the green sheet. Item 14. The method for manufacturing a multilayer wiring board according to any one of Items 13.
けるガラスの平均粒径が、前記グリーンシート中のセラ
ミック成分におけるガラスの平均粒径よりも小さいこと
を特徴とする請求項１１乃至請求項１４のいずれか記載
の多層配線基板の製造方法。15. An average particle size of glass in the ceramic component having excellent sinterability is smaller than an average particle size of glass in the ceramic component in the green sheet. 13. The method for manufacturing a multilayer wiring board according to any one of the above.
記配線回路層の周囲に３０μｍ以上の幅で形成したこと
を特徴とする請求項１０乃至請求項１５のいずれか記載
の多層配線基板の製造方法。16. The multilayer wiring board according to claim 10, wherein said ceramic layer having excellent sinterability is formed with a width of 30 μm or more around said wiring circuit layer. Manufacturing method.
ｉ、Ｐｔ、Ｐｄから選ばれる少なくとも１種からなるこ
とを特徴とする請求項１０乃至請求項１６のいずれか記
載の多層配線基板の製造方法。17. The method according to claim 17, wherein the metal foil is made of Cu, Ag, Au, N
17. The method for manufacturing a multilayer wiring board according to claim 10, comprising at least one selected from i, Pt, and Pd.
あることを特徴とする請求項１０乃至請求項１７のいず
れか記載の多層配線基板の製造方法。18. The method for manufacturing a multilayer wiring board according to claim 10, wherein the thickness of the wiring circuit layer is 30 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001159631A JP4693284B2 (en) | 2001-05-28 | 2001-05-28 | Multilayer wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001159631A JP4693284B2 (en) | 2001-05-28 | 2001-05-28 | Multilayer wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353626A true JP2002353626A (en) | 2002-12-06 |
| JP4693284B2 JP4693284B2 (en) | 2011-06-01 |
Family
ID=19003171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001159631A Expired - Fee Related JP4693284B2 (en) | 2001-05-28 | 2001-05-28 | Multilayer wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4693284B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112786A (en) * | 2006-10-30 | 2008-05-15 | Tdk Corp | Multilayer ceramic substrate, and manufacturing method thereof |
| JP2013038385A (en) * | 2011-08-04 | 2013-02-21 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic substrate and manufacturing method of the same |
| JP2014220438A (en) * | 2013-05-10 | 2014-11-20 | 日本特殊陶業株式会社 | Multilayer ceramic substrate and manufacturing method therefor |
| KR20200119472A (en) * | 2019-04-10 | 2020-10-20 | 주식회사 디아이티 | Multi layer ceramic substrate with improved interlayer conductivity and method of manufacturing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191047A (en) * | 1992-01-13 | 1993-07-30 | Fujitsu Ltd | Manufacture of multilayer ceramic circuit board |
| JPH06112604A (en) * | 1992-06-08 | 1994-04-22 | Nec Corp | Multilayer glass ceramic substrate and its manufacture |
| JPH06232516A (en) * | 1993-02-04 | 1994-08-19 | Ngk Insulators Ltd | Ceramic wiring board and manufacture thereof |
| JPH10200267A (en) * | 1996-05-10 | 1998-07-31 | Tdk Corp | Glass composition for substrate having built-in lead dielectric and multilayer substrate having built-in capacitor |
| JP2001102756A (en) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | Multilayer wiring board and manufacturing method thereof |
| JP2001106570A (en) * | 1999-10-07 | 2001-04-17 | Murata Mfg Co Ltd | Dielectric ceramic composition and ceramic electronic parts |
-
2001
- 2001-05-28 JP JP2001159631A patent/JP4693284B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191047A (en) * | 1992-01-13 | 1993-07-30 | Fujitsu Ltd | Manufacture of multilayer ceramic circuit board |
| JPH06112604A (en) * | 1992-06-08 | 1994-04-22 | Nec Corp | Multilayer glass ceramic substrate and its manufacture |
| JPH06232516A (en) * | 1993-02-04 | 1994-08-19 | Ngk Insulators Ltd | Ceramic wiring board and manufacture thereof |
| JPH10200267A (en) * | 1996-05-10 | 1998-07-31 | Tdk Corp | Glass composition for substrate having built-in lead dielectric and multilayer substrate having built-in capacitor |
| JP2001102756A (en) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | Multilayer wiring board and manufacturing method thereof |
| JP2001106570A (en) * | 1999-10-07 | 2001-04-17 | Murata Mfg Co Ltd | Dielectric ceramic composition and ceramic electronic parts |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112786A (en) * | 2006-10-30 | 2008-05-15 | Tdk Corp | Multilayer ceramic substrate, and manufacturing method thereof |
| JP2013038385A (en) * | 2011-08-04 | 2013-02-21 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic substrate and manufacturing method of the same |
| JP2014220438A (en) * | 2013-05-10 | 2014-11-20 | 日本特殊陶業株式会社 | Multilayer ceramic substrate and manufacturing method therefor |
| KR20200119472A (en) * | 2019-04-10 | 2020-10-20 | 주식회사 디아이티 | Multi layer ceramic substrate with improved interlayer conductivity and method of manufacturing the same |
| KR102271665B1 (en) * | 2019-04-10 | 2021-07-01 | 주식회사 디아이티 | Multi layer ceramic substrate with improved interlayer conductivity and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4693284B2 (en) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7105070B2 (en) | Method for producing ceramic substrate, and ceramic substrate | |
| JP2010100517A (en) | Glass ceramic substrate | |
| JP4703212B2 (en) | Wiring board and manufacturing method thereof | |
| JP3652196B2 (en) | Manufacturing method of ceramic wiring board | |
| JP4454105B2 (en) | Manufacturing method of multilayer wiring board | |
| JP4610114B2 (en) | Manufacturing method of ceramic wiring board | |
| JP4693284B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP4028810B2 (en) | Manufacturing method of multilayer wiring board | |
| JP4535576B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2004087989A (en) | Multilayer wiring substrate | |
| JP3886791B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2008159726A (en) | Multilayer wiring substrate | |
| JP2003277852A (en) | Copper metallized composition and ceramic wiring board | |
| JP2004256346A (en) | Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact body, and its mounting structure | |
| JP2004235347A (en) | Insulating ceramics and multilayer ceramic substrate using the same | |
| JP4339139B2 (en) | Ceramic wiring board | |
| JP2010153554A (en) | Ceramic substrate, and method of manufacturing the same | |
| JP4906258B2 (en) | Wiring board and manufacturing method thereof | |
| JP2004235346A (en) | Manufacturing method of multilayer wiring board | |
| JP4157352B2 (en) | Wiring board | |
| JP2003318541A (en) | Method for manufacturing ceramic multilayer wiring board | |
| JP2004281794A (en) | Multilayer interconnection board and its manufacturing method | |
| WO2003000619A1 (en) | Ceramic component and production method therefor | |
| JP3652184B2 (en) | Conductive paste, glass-ceramic wiring board and manufacturing method thereof | |
| JP2003101226A (en) | Method for manufacturing multilayer wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4693284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |