JP2002351825A - 通信システム - Google Patents

通信システム

Info

Publication number
JP2002351825A
JP2002351825A JP2001159871A JP2001159871A JP2002351825A JP 2002351825 A JP2002351825 A JP 2002351825A JP 2001159871 A JP2001159871 A JP 2001159871A JP 2001159871 A JP2001159871 A JP 2001159871A JP 2002351825 A JP2002351825 A JP 2002351825A
Authority
JP
Japan
Prior art keywords
slave device
clock signal
data
state
communication system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001159871A
Other languages
English (en)
Inventor
Hiroshi Suzuki
洋 鈴木
Hiroshi Miura
弘 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001159871A priority Critical patent/JP2002351825A/ja
Priority to US10/154,696 priority patent/US7003309B2/en
Publication of JP2002351825A publication Critical patent/JP2002351825A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 マスターデバイスとスレーブデバイス間をク
ロックに同期してシリアルにデータ伝送を行う通信シス
テムにおいて、マスターデバイスとスレーブデバイス間
の信号線数を増加させることなく、非通信時にスレーブ
デバイスを休止状態に設定可能として、電力消費を低減
すること。 【解決手段】 マスターとスレーブ間で、所定時間以上
データ伝送が行われないことを検出して当該スレーブデ
バイスがアクティブ状態から休止状態に移行するととも
に、休止状態にあるスレーブデバイスは、少なくともシ
ステムクロック信号を受けて、休止状態からアクティブ
状態に復帰する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マスターデバイス
とスレーブデバイス間でシリアルにデータ伝送を行う通
信システムに関する。
【0002】
【従来の技術】従来から、マスターデバイスとスレーブ
デバイス間をクロック信号線、データ信号線やチップセ
レクト線等の限られた数の信号線で伝送ラインを構成
し、クロック信号に同期してシリアルにデータ伝送を行
う通信システムが、携帯電話などを始めとして多くの装
置内のIC間通信用に広く採用されている。
【0003】この通信システムでは、同期して動作する
ためにスレーブデバイスは常に受信待ち受け状態にあ
り、マスターデバイスから随時に発生される通信要求に
応じて、データ受信或いはデータ送信を行う。
【0004】
【発明が解決しようとする課題】この従来のマスターー
スレーブ通信システムでは、スレーブデバイスは待ち受
け受信を行うために常にアクティブな状態にある必要が
ある。したがって、データ送受信が長時間行われない場
合でも、スレーブデバイスを休止状態にすることはでき
ないから、非通信時に無駄に電力を消費してしまうの
で、携帯電話などの携帯機器に用いた場合には、使用可
能時間が短くなるという問題があった。また、スレーブ
デバイスが複数ある場合にはその影響はさらに大きくな
っていた。
【0005】また、マスターデバイスとスレーブデバイ
ス間に信号線を別途設けて、スレーブデバイスのステー
タスを通知したり、スレーブデバイスを制御することに
より、非通信時の省電力化は可能であるが、そのために
は信号線数を増やす必要があり、システム規模の増大や
コストアップを招く要因となる。
【0006】そこで、本発明は、マスターデバイスとス
レーブデバイス間をクロック信号に同期してシリアルに
データ伝送を行う通信システムにおいて、マスターデバ
イスとスレーブデバイス間の信号線数を増加させること
なく、非通信時にスレーブデバイスを休止状態に設定可
能として、電力消費を低減することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の通信シス
テムは、少なくともクロック信号線及びデータ信号線で
接続されるマスターデバイスとスレーブデバイスとを有
し、前記マスターデバイスで発生されるシステムクロッ
ク信号に同期して、前記マスターデバイスと前記スレー
ブデバイス間でシリアルにデータを伝送する通信システ
ムにおいて、所定時間以上データ伝送が行われないこと
を検出して当該スレーブデバイスがアクティブ状態から
休止状態に移行するとともに、休止状態にあるスレーブ
デバイスは、少なくとも前記システムクロック信号を受
けて、休止状態からアクティブ状態に復帰することを特
徴としている。
【0008】この請求項1記載の通信システムによれ
ば、マスターデバイス側あるいはスレーブデバイス側で
データ伝送がなされない時間を計測することにより、所
定時間以上の非通信時間を検出して当該スレーブデバイ
スを休止状態とするから、スレーブデバイスの省電力化
を図ることができる。
【0009】また、休止状態時に、スレーブデバイスで
は、マスターデバイスからのシステムクロック信号或い
は、システムクロック信号及びダミーデータを受信して
復帰要求を検出するから、信号線数を増やすことなく、
アクティブ状態に復帰することができる。
【0010】請求項2記載の通信システムは、請求項1
記載の通信システムにおいて、前記スレーブデバイスは
シリアルI/F部とホストコントローラ部を有し、前記
休止状態では、前記ホストコントローラ部の動作を行う
ためのクロック信号を継続するとともに、前記シリアル
I/F部の動作を行うためのクロック信号を停止するこ
とを特徴とする。
【0011】この請求項2記載の通信システムによれ
ば、休止状態時に、シリアルI/F部へのスレーブクロ
ック信号を停止し静止状態とするから、シリアルI/F
部の消費電力をほぼ零にすることができる。
【0012】請求項3記載の通信システムは、請求項1
記載の通信システムにおいて、前記スレーブデバイスは
シリアルI/F部とホストコントローラ部を有し、前記
休止状態では、前記シリアルI/F部及びホストコント
ローラ部の動作を行うためのクロック信号を停止するこ
とを特徴とする。
【0013】この請求項3記載の通信システムによれ
ば、休止状態時に、シリアルI/F部及びホストコント
ローラ部へのスレーブクロック信号を停止し静止状態と
するから、シリアルI/F部及びホストコントローラ部
を含む当該スレーブデバイスの消費電力をほぼ零にする
ことができる。
【0014】請求項4記載の通信システムは、少なくと
もクロック信号線及びデータ信号線で接続されるマスタ
ーデバイスとスレーブデバイスとを有し、前記マスター
デバイスで発生されるシステムクロック信号に同期し
て、前記マスターデバイスと前記スレーブデバイス間で
シリアルにデータを伝送する通信システムにおいて、前
記スレーブデバイスは受信用バッファ手段を持つシリア
ルI/F部とホストコントローラ部を有し、所定時間以
上データ伝送が行われないことを検出して当該スレーブ
デバイスがアクティブ状態から休止状態に移行するとと
もに、休止状態にあるスレーブデバイスは、前記システ
ムクロック信号及びデータ信号を受けて、休止状態から
アクティブ状態に復帰するとともに、そのデータ信号を
前記受信用バッファ手段に蓄積し、アクティブ状態への
復帰時に、前記ホストコントローラ部に取り込むことを
特徴とする。
【0015】この請求項4記載の通信システムによれ
ば、マスターデバイス側あるいはスレーブデバイス側で
データ伝送がなされない時間を計測することにより、所
定時間以上の非通信時間を検出して当該スレーブデバイ
スを休止状態とするから、スレーブデバイスの省電力化
を図ることができる。
【0016】また、スレーブデバイスは、休止状態にあ
るときに、マスターデバイスからのシステムクロック信
号を受けて復帰要求を検出し、休止状態からアクティブ
状態に復帰するとともに、その復帰要求時にシステムク
ロック信号とともに伝送されたデータ信号を前記受信用
バッファ手段に蓄積し、アクティブ状態への復帰時に、
正規のデータ信号として前記ホストコントローラ部に取
り込む。これにより、復帰要求時のデータ信号を正規の
データ信号として利用するから、ダミーデータ信号を用
いる必要がなくなる。したがって、休止状態からの復帰
時間を無駄にすることなくデータ受信が可能となり、高
速なシリアル通信が可能となる。
【0017】請求項5記載の通信システムは、請求項4
記載の通信システムにおいて、前記休止状態では、前記
ホストコントローラ部の動作を行うためのクロック信号
を継続するとともに、前記シリアルI/F部の動作を行
うためのクロック信号を停止することを特徴とする。
【0018】この請求項5記載の通信システムによれ
ば、休止状態時に、シリアルI/F部へのスレーブクロ
ック信号を停止し静止状態とするから、シリアルI/F
部の消費電力をほぼ零にすることができる。
【0019】請求項6記載の通信システムは、請求項4
記載の通信システムにおいて、前記休止状態では、前記
シリアルI/F部及びホストコントローラ部の動作を行
うためのクロック信号を停止することを特徴とする。
【0020】この請求項6記載の通信システムによれ
ば、休止状態時に、シリアルI/F部及びホストコント
ローラ部へのスレーブクロック信号を停止し静止状態と
するから、シリアルI/F部及びホストコントローラ部
を含む当該スレーブデバイスの消費電力をほぼ零にする
ことができる。
【0021】
【発明の実施の形態】以下、図面を参照して本発明の通
信システムの実施の形態について説明する。
【0022】図1は、本発明の第1の実施の形態にかか
る通信システムの構成図であり、図2はスレーブデバイ
スが休止状態からアクティブ状態に復帰する際のタイミ
ングチャートであり、また、図3は通信システムの動作
を説明するフローチャートであり、同図(a)がマスタ
ーデバイス、同図(b)がスレーブデバイスのフローチ
ャートである。
【0023】図1において、本発明の第1の実施の形態
に係る同期シリアル通信を行う通信システム100は、
スレーブデバイス10とマスターデバイス50とを有
し、その両方の間をシステムクロック信号線S1、上り
用データ信号線S2及び下り用データ信号線S3で接続
されている。この他、図示していないが、チップセレク
ト信号線が必要に応じて接続される。
【0024】システムクロック信号線S1のシステムク
ロック信号CLKは、マスターデバイス50で発生され
る。このマスターデバイス50は汎用の1チップマイコ
ンなどから構成されている。上り用データ信号線S2
は、スレーブデバイス10の送信データ信号TXをマス
ターデバイス50へ伝送し、また、下り用データ信号線
S3は、マスターデバイス50からスレーブデバイス1
0へ受信データ信号RXを伝送する。これらのデータの
伝送は、システムクロック信号CLKに同期して行われ
る。
【0025】スレーブデバイス10は、CPUを含んで
構成されるホストコントローラ11とシリアルI/F1
2とを有している。シリアルI/F12は、ホストコン
トローラ11からのパラレルデータをシリアルデータに
変換して、システムクロック信号CLKと同期して送信
データ信号TXとして、マスターデバイス50に伝送す
るとともに、マスターデバイス50から伝送されるシリ
アルデータである受信データ信号RXをシステムクロッ
ク信号CLKに同期して受信し、パラレルデータに変換
して、ホストコントローラ11に取り込む。このため
に、ホストコントローラ11とシリアルI/F12と
は、アドレス信号ADD、データ信号DATE、制御信
号C1,C2、スレーブクロック信号CLKs等によ
り、相互に連携されている。
【0026】ホストコントローラ11には、所定時間以
上データ伝送が行われないことを検出するためにタイマ
ー手段が設けられており、このタイマー手段が前記所定
時間をカウントすると、当該スレーブデバイス10をア
クティブ状態から休止状態に移行するための、移行トリ
ガ信号T1を発生する。また、シリアルI/F12に
は、スレーブデバイス10が休止状態にあるときに、シ
ステムクロック信号CLK及び受信データ信号RXを受
けて、休止状態からアクティブ状態に復帰するための、
復帰トリガ信号T2を発生する手段が設けられている。
なお、この復帰トリガ信号T2は、システムクロック信
号CLKのみの受信に基づいて発生するように構成する
こともできる。
【0027】クロック発生器13は、スレーブデバイス
10内の動作クロックであるスレーブクロック信号CL
Ksを発生するもので、移行トリガ信号T1によりクロ
ック信号CLKsの発振を停止し、また、復帰トリガ信
号T2により発振を再開する。このクロック発生器13
は、ホストコントローラ11に内蔵してもよい。
【0028】この第1の実施の形態に係る通信システム
100の動作を、図2のタイミングチャート及び図3の
フローチャートを参照して、説明する。
【0029】通信システム100において通常は、マス
ターデバイス50とスレーブデバイス10との間で、デ
ータ伝送が必要に応じて行われる。このようにデータ伝
送が行われる間は、クロック発生器13はスレーブクロ
ック信号CLKsを発生し、ホストコントローラ11及
びシリアルI/F12はアクティブ状態にある。
【0030】このアクティブ状態において、マスターデ
バイス50で送受信データが発生すると(ステップ10
1)、当該スレーブデバイス10を休止状態に設定して
いないから(ステップ102)、データ送受信を開始す
る(ステップ106)。一方、スレーブデバイス10で
は、スレーブ休止でないから(ステップ111)、デー
タを受信すると(ステップ112)、直ちにデータ送受
信動作にはいる(ステップ118)。
【0031】マスターデバイス50とスレーブデバイス
10との間でデータ伝送が行われなくなると、ホストコ
ントローラ11に設けられているタイマー手段が所定時
間に向けて非通信状態の継続時間の計測を開始する。所
定時間以内にデータ伝送が再び行われれば、タイマー手
段はカウント値を零にリセットする。しかし、タイマー
が所定時間を計測すると、ホストコントローラ11から
クロック発生器13に移行トリガ信号T1が与えられ
て、クロック発生器13は停止する。これにより、アク
ティブ状態にあったホストコントローラ11及びシリア
ルI/F12は、クロック発生器13からのスレーブク
ロック信号CLKsの停止によって静止状態、すなわち
休止状態に移行するから、スレーブデバイス10全体の
消費電力はほぼ零になる。
【0032】この休止状態においては、スレーブデバイ
ス10では、マスターデバイス50からのシステムクロ
ック信号CLK、受信データ信号RXはなく、また、送
信データ信号TXをLレベルにセットするので、上り用
データ信号線S2はLレベルにある。マスターデバイス
50では、上り用データ信号線S2が所定の期間Lレベ
ルであることを確認して、当該スレーブデバイス10が
休止状態にあることを認識する。
【0033】この休止状態において、マスターデバイス
50で送受信データが発生すると(ステップ101)、
当該スレーブは休止状態であるから(ステップ10
2)、システムクロック信号CLKとともにダミーデー
タを送信する(ステップ103)。なお、このダミーデ
ータは、ダミー用に用意したデータ以外に、本来の送信
データを流用してもよい。
【0034】システムクロック信号CLK及びダミーデ
ータの送信後、スレーブデバイス10の状態(即ち、上
り用データ信号線S2のL/Hレベル)を監視(ステッ
プ104)することによって、スレーブデバイス10が
休止状態からアクティブ状態に復帰したかどうかを確認
する(ステップ105)。この監視及び確認のステップ
は、スレーブデバイス10の復帰が確認されるまで繰り
返し行われる。
【0035】一方、スレーブデバイス10では、システ
ムクロック信号CLK及びダミーデータD0〜D7が送
られてくると、休止状態にあるので(ステップ11
1)、そのシステムクロック信号CLKに同期してダミ
ーデータD0〜D7をシリアルI/F12に受信する
(ステップ113)。このダミーデータの受信は、シリ
アルI/F12において、システムクロック信号CLK
の立ち上がりでそのデータを取り込むことにより行われ
る。
【0036】ダミーデータが受信されると、図2のよう
に復帰トリガ信号T2が、シリアルI/F12で発生さ
れる(ステップ114)。なお、システムクロック信号
CLKが所定数だけ受信されたことを検出して復帰トリ
ガ信号T2を発生するように構成することもできる。
【0037】復帰トリガ信号T2は、クロック発生器1
3に供給され、クロック発生器13が起動する(ステッ
プ115)。このクロック発生器13の起動により発生
されたスレーブクロック信号CLKsでホストコントロ
ーラ11がアクティブ状態に復帰され(ステップ11
6)、次いでシリアルI/F12がアクティブ状態に復
帰される(ステップ117)。これにより、スレーブデ
バイス10は、アクティブ状態に復帰し、通常の通信動
作が可能になる(ステップ118)。
【0038】復帰トリガ信号T2が発生されてから、ス
レーブデバイス10がアクティブ状態に復帰するまでに
は、図2のように、復帰処理時間τを要する。この復帰
処理時間τ後に、送信データ信号TXをHレベルにセッ
トし、上り用データ信号線S2をHレベルにして、アク
ティブ状態になったことをマスターデバイス50に知ら
せる。
【0039】これにより、マスターデバイス50は、ス
レーブデバイス10が休止状態からアクティブ状態に復
帰したことを確認し(ステップ105)、データ送受信
動作が可能になる(ステップ106)。
【0040】なお、非通信状態の継続時間を計測するタ
イマーを、スレーブデバイス10のホストコントローラ
11に設ける代わりに、マスターデバイス50に当該ス
レーブデバイス用のタイマーを設け、非通信状態の継続
時間を計測し、当該スレーブデバイス10を休止状態に
制御するようにすることができる。この場合、通信シス
テムの全ての通信制御はマスターデバイス50で管理し
ているから、何ら問題なくスレーブデバイス10の休止
制御が可能である。
【0041】また、図1では、休止状態時に、クロック
発生器13の動作を停止させて、スレーブデバイス10
全体を静止状態にしているから、消費電力の低減効果は
大きい。その反面、休止状態からアクティブ状態に復帰
するためには、停止させているクロック発生器13を再
起動させ、ホストコントローラ11をアクティブ状態に
し、その後シリアルI/Fをアクティブ状態に復帰させ
るから、復帰処理時間τがやや長くなる。
【0042】この復帰処理時間τを短くし、かつ消費電
力を低減するために、スレーブデバイス10の休止状態
では、クロック発生器13は動作させ、ホストコントロ
ーラ11はアクティブ状態に保ったままで、シリアルI
/F12を静止状態にすることができる。シリアルI/
F12はホストコントローラ11の制御下にあるから、
シリアルI/F12のみを静止状態にすることは容易に
できるし、この場合でもかなり電力を消費するシリアル
I/F12を休止できるから、スレーブデバイス10と
しての消費電力を低減することができる。
【0043】以上のように、この第1の実施の形態によ
れば、マスターデバイス50側あるいはスレーブデバイ
ス10側でデータ伝送がなされない時間を計測すること
で、所定時間以上の非通信時間を検出して当該スレーブ
デバイス10を休止状態とするから、スレーブデバイス
10の省電力化を図ることができる。また、休止状態時
に、システムクロック信号CLK、ダミーデータを受け
て、復帰要求を検出するから、信号線数を増やすことな
く、アクティブ状態に復帰することができる。
【0044】図4は、本発明の第2の実施の形態にかか
る通信システムの構成図であり、図5はスレーブデバイ
スが休止状態からアクティブ状態に復帰する際のタイミ
ングチャートであり、また、図6は通信システムの動作
を説明するフローチャートであり、同図(a)がマスタ
ーデバイス、同図(b)がスレーブデバイスのフローチ
ャートである。
【0045】この第2の実施の形態では、スレーブデバ
イスに受信用バッファを設けて、休止状態であってもデ
ータ受信ができるようにし、休止状態からの復帰時間を
無駄にすることなく、高速なデータ伝送を行うものであ
る。
【0046】図4において、第2の実施の形態に係る同
期シリアル通信を行う通信システム200は、スレーブ
デバイス20とマスターデバイス50とを有し、その両
方の間をシステムクロック信号線S1、上り用データ信
号線S2及び下り用データ信号線S3で接続されてい
る。この他、図示していないが、チップセレクト信号線
が必要に応じて接続される。
【0047】スレーブデバイス20は、CPUを含んで
構成されるホストコントローラ21、シリアルI/F2
2、クロック発生器23及びデータ受信用バッファ24
を有しており、図1と比較して、データ受信用バッファ
24が新しく追加されている。
【0048】データ受信用バッファ24は、マスターデ
バイス50からシリアル伝送されてくるデータを、シス
テムクロック信号CLKで同期して蓄積し、ホストコン
トローラ21からのスレーブクロック信号CLKsによ
りパラレルにホストコントローラ21にデータ取り込み
されるものであり、シリアル伝送されるデータ量に応じ
て1バイト〜数バイトの容量を持っている。
【0049】その他のホストコントローラ21、シリア
ルI/F22、クロック発生器23は、図1の第1の実
施の形態に係るホストコントローラ11、シリアルI/
F12、クロック発生器13と同様な構成及び機能を有
しているので、再度の説明は省略する。
【0050】この第2の実施の形態に係る通信システム
200の動作を、図5のタイミングチャート及び図6の
フローチャートを参照して、説明する。
【0051】通信システム200において通常は、マス
ターデバイス50とスレーブデバイス20との間で、デ
ータ伝送が必要に応じて行われる。この通常の動作、つ
まりアクティブ状態における動作は、第1の実施の形態
と同様に行われる。
【0052】マスターデバイス50とスレーブデバイス
20との間でデータ伝送が行われなくなると、ホストコ
ントローラ21に設けられているタイマー手段が所定時
間に向けて非通信状態の継続時間の計測を開始する。所
定時間以内にデータ伝送が再び行われれば、タイマー手
段はカウント値を零にリセットする。しかし、タイマー
が所定時間を計測すると、ホストコントローラ21から
クロック発生器23に移行トリガ信号T1が与えられ
て、クロック発生器23は停止する。これにより、アク
ティブ状態にあったホストコントローラ21及びシリア
ルI/F22は、クロック発生器23からのスレーブク
ロック信号CLKsの停止によって静止状態、すなわち
休止状態に移行するから、スレーブデバイス20全体の
消費電力はほぼ零になる。
【0053】この休止状態においては、スレーブデバイ
ス20では、マスターデバイス50からのシステムクロ
ック信号CLK、受信データ信号RXはなく、また、送
信データ信号TXはLレベルにセットされるから、上り
用データ信号線S2はLレベルにある。マスターデバイ
ス50では、上り用データ信号線S2のLレベルを確認
して、当該スレーブデバイス20が休止状態にあること
を認識する。
【0054】この休止状態において、マスターデバイス
50で送受信データが発生すると(ステップ101)、
当該スレーブは休止状態である(ステップ102)が、
システムクロック信号CLKとともにデータを送信する
(ステップ203)。この送信するデータは、ダミーデ
ータではなく、正規の送信データである。
【0055】システムクロック信号CLK及びデータの
送信後、スレーブデバイス20の状態(即ち、上り用デ
ータ信号線S2のL/Hレベル)を監視し(ステップ1
04)、スレーブデバイス20が休止状態からアクティ
ブ状態に復帰したかどうかを確認する(ステップ10
5)。この監視及び確認のステップは、スレーブデバイ
ス20の復帰が確認されるまで繰り返し行われる。
【0056】一方、スレーブデバイス20では、システ
ムクロック信号CLK及びデータD0〜D7が送られて
くると、休止状態にあるので(ステップ111)、その
システムクロック信号CLK及びデータD0〜D7を受
信する(ステップ113)。
【0057】受信されたデータD0〜D7は、図5にバ
ッファ受信信号RXBとして示されるように、データ受
信用バッファ24に、システムクロック信号CLKの立
ち上がりに同期して順次蓄積される(ステップ21
1)。
【0058】このデータ受信用バッファ24へのデータ
蓄積と並行して、シリアルI/F22では、システムク
ロック信号CLK(又はシステムクロック信号CLK及
びデータD0〜D7)を受けて、例えばシステムクロッ
ク信号CLKが所定数だけ受信されたことを検出し復帰
トリガ信号T2が発生される(ステップ114)。
【0059】復帰トリガ信号T2は、クロック発生器2
3に供給され、クロック発生器23が起動する(ステッ
プ115)。このクロック発生器23の起動により発生
されたスレーブクロック信号CLKsでホストコントロ
ーラ21がアクティブ状態に復帰され(ステップ11
6)、次いでシリアルI/F22がアクティブ状態に復
帰される(ステップ117)。
【0060】そして、復帰トリガ信号T2が発生されて
からシリアルI/F22がアクティブ状態に復帰された
復帰処理時間τ後に、データ受信用バッファ24に蓄積
されているデータをパラレルに読み出して、ホストコン
トローラ21に取り込む。
【0061】これによりスレーブデバイス20は、アク
ティブ状態に復帰し、通常の通信動作が可能になり(ス
テップ118)、送信データ信号TXをHレベルにセッ
トし、上り用データ信号線S2をHレベルにして、アク
ティブ状態になったことをマスターデバイス50に知ら
せる。
【0062】マスターデバイス50は、スレーブデバイ
ス20が休止状態からアクティブ状態に復帰したことを
確認し(ステップ105)、データ送受信動作が可能に
なる(ステップ106)。したがって、スレーブデバイ
ス20の休止中に既に送信したデータに引き続いて、次
のデータの送信或いは受信動作に移る。
【0063】なお、データ受信用バッファ24へのデー
タ蓄積及び取り込みは、休止状態からアクティブ状態へ
の復帰時に行う外、通常動作時にもデータバッファとし
て用いることができる。
【0064】この第2の実施の形態においても、復帰処
理時間τを短くし、かつ消費電力を低減するために、ス
レーブデバイス20の休止状態では、クロック発生器2
3は動作させ、ホストコントローラ21はアクティブ状
態に保ったままで、シリアルI/F22を静止状態にす
ることができる。この場合でもかなり電力を消費するシ
リアルI/F22を休止できるから、スレーブデバイス
20としての消費電力を低減することができる。
【0065】この第2の実施の形態によれば、スレーブ
デバイス20に、データ受信用バッファ24を設けて、
休止状態からの復帰要求時に、システムクロック信号C
LKとともに伝送されたデータ信号を受信用バッファ手
段24に一旦蓄積し、アクティブ状態への復帰時に、正
規のデータ信号としてホストコントローラ部21に取り
込む。したがって、休止状態からの復帰時間を無駄にす
ることなくデータ受信が可能となり、高速なシリアル通
信を行うことができる。
【0066】以上説明した第1及び第2の実施の形態で
は、マスターデバイスとスレーブデバイスとが、1対1
の関係に設けられている場合について説明したが、1つ
のマスターデバイスに対して、複数N個のスレーブデバ
イスを、1対Nの関係に設けることができる。
【0067】複数N個のスレーブデバイスを設ける場合
には、第1及び第2の実施の形態を一部変更する必要が
ある。
【0068】まず、マスターデバイス50と各スレーブ
デバイス10(20)との間にそれぞれチップセレクト
線を設ける。そして、マスターデバイス50によるいず
れかのスレーブデバイス10(20)の選択は、当該チ
ップセレクト線をLアクティブ(又はHアクティブ)に
設定することにより行う。
【0069】つぎに、非通信状態の継続時間を計測する
タイマーを、マスターデバイス50側に各スレーブデバ
イス10(20)に対応して設ける。そして、各スレー
ブデバイス毎に非通信状態の継続時間を計測し、所定時
間を越えて非通信状態が継続したスレーブデバイス10
(20)に休止指令をシリアルデータとして送信し、当
該スレーブデバイス10(20)を休止状態に制御す
る。
【0070】そして、休止状態にあるスレーブデバイス
10(20)が、マスターデバイス50からの復帰要求
に応じてアクティブ状態に復帰した際に、送信データ信
号TX(したがって上り用データ信号線S2)を、Lレ
ベルから所定時間だけHレベルに設定し再びLレベルに
復帰させる。マスターデバイス50では、復帰要求発生
後に、上り用データ信号線S2が所定時間だけHレベル
に変化することを検出して、当該スレーブデバイス10
(20)が休止状態からアクティブ状態に復帰したこと
を確認する。
【0071】また、他の方法として、スレーブデバイス
10(20)でチップセレクト線の状態を計測し、所定
時間以上に亘って当該チップセレクト線が選択されない
状態(即ち、非通信状態)が継続した場合に休止状態に
入り、そのチップセレクト線が選択されたときにアクテ
ィブ状態に復帰するようにすることもできる。ただ、こ
の場合には、マスターデバイス50ではスレーブの前状
態が休止状態であったかアクティブ状態であったかをそ
れだけでは判断できないので、まず、ダミーデータを送
信してから通常の送受信動作を行うようにするとよい。
【0072】このような変更を加えることにより、1つ
のマスターデバイス50に対して複数N個のスレーブデ
バイス10(20)を設けたシステムにおいても、第1
の実施の形態及び第2の実施の形態の通信システムを、
同様に適用することができる。
【0073】
【発明の効果】請求項1記載の通信システムによれば、
マスターデバイス側あるいはスレーブデバイス側でデー
タ伝送がなされない時間を計測することにより、所定時
間以上の非通信時間を検出して当該スレーブデバイスを
休止状態とするから、スレーブデバイスの省電力化を図
ることができる。
【0074】また、休止状態時に、スレーブデバイスで
は、マスターデバイスからのシステムクロック信号或い
は、システムクロック信号及びダミーデータを受信して
復帰要求を検出するから、信号線数を増やすことなく、
アクティブ状態に復帰することができる。
【0075】請求項2記載の通信システムによれば、休
止状態時に、シリアルI/F部へのスレーブクロック信
号を停止し静止状態とするから、シリアルI/F部の消
費電力をほぼ零にすることができる。
【0076】請求項3記載の通信システムによれば、休
止状態時に、シリアルI/F部及びホストコントローラ
部へのスレーブクロック信号を停止し静止状態とするか
ら、シリアルI/F部及びホストコントローラ部を含む
当該スレーブデバイスの消費電力をほぼ零にすることが
できる。
【0077】請求項4記載の通信システムによれば、マ
スターデバイス側あるいはスレーブデバイス側でデータ
伝送がなされない時間を計測することにより、所定時間
以上の非通信時間を検出して当該スレーブデバイスを休
止状態とするから、スレーブデバイスの省電力化を図る
ことができる。
【0078】また、スレーブデバイスは、休止状態にあ
るときに、マスターデバイスからのシステムクロック信
号を受けて復帰要求を検出し、休止状態からアクティブ
状態に復帰するとともに、その復帰要求時にシステムク
ロック信号とともに伝送されたデータ信号を前記受信用
バッファ手段に蓄積し、アクティブ状態への復帰時に、
正規のデータ信号として前記ホストコントローラ部に取
り込む。これにより、復帰要求時のデータ信号を正規の
データ信号として利用するから、ダミーデータ信号を用
いる必要がなくなる。したがって、休止状態からの復帰
時間を無駄にすることなくデータ受信が可能となり、高
速なシリアル通信が可能となる。
【0079】請求項5記載の通信システムによれば、休
止状態時に、シリアルI/F部へのスレーブクロック信
号を停止し静止状態とするから、シリアルI/F部の消
費電力をほぼ零にすることができる。
【0080】請求項6記載の通信システムによれば、休
止状態時に、シリアルI/F部及びホストコントローラ
部へのスレーブクロック信号を停止し静止状態とするか
ら、シリアルI/F部及びホストコントローラ部を含む
当該スレーブデバイスの消費電力をほぼ零にすることが
できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態にかかる通信システ
ムの構成図。
【図2】スレーブデバイスが休止状態からアクティブ状
態に復帰する際のタイミングチャート。
【図3】通信システムの動作を説明するフローチャー
ト。
【図4】本発明の第2の実施の形態にかかる通信システ
ムの構成図。
【図5】スレーブデバイスが休止状態からアクティブ状
態に復帰する際のタイミングチャート。
【図6】通信システムの動作を説明するフローチャー
ト。
【符号の説明】
100,200 通信システム 10,20 スレーブデバイス 11,21 ホストコントローラ 12,22 シリアルI/F 13,23 クロック発生器 24 データ受信用バッファ S1 システムクロック信号線 S2 上り用データ信号線 S3 下り用データ信号線 T1 移行トリガ信号 T2 復帰トリガ信号 CLK システムクロック信号 CLKs スレーブクロック信号
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B011 EA02 FF01 LL06 LL13 MA12 5B077 BA02 DD02 GG34 NN02 5B079 AA03 BA11 BB01 BC01 CC14 5K034 AA12 AA15 DD01 DD02 EE10 FF01 FF02 GG02 GG06 HH01 HH02 HH65 LL01 PP01

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 少なくともクロック信号線及びデータ信
    号線で接続されるマスターデバイスとスレーブデバイス
    とを有し、前記マスターデバイスで発生されるシステム
    クロック信号に同期して、前記マスターデバイスと前記
    スレーブデバイス間でシリアルにデータを伝送する通信
    システムにおいて、 所定時間以上データ伝送が行われないことを検出して当
    該スレーブデバイスがアクティブ状態から休止状態に移
    行するとともに、 休止状態にあるスレーブデバイスは、少なくとも前記シ
    ステムクロック信号を受けて、休止状態からアクティブ
    状態に復帰することを特徴とする通信システム。
  2. 【請求項2】 請求項1記載の通信システムにおいて、
    前記スレーブデバイスはシリアルI/F部とホストコン
    トローラ部を有し、前記休止状態では、前記ホストコン
    トローラ部の動作を行うためのクロック信号を継続する
    とともに、前記シリアルI/F部の動作を行うためのク
    ロック信号を停止することを特徴とする通信システム。
  3. 【請求項3】 請求項1記載の通信システムにおいて、
    前記スレーブデバイスはシリアルI/F部とホストコン
    トローラ部を有し、前記休止状態では、前記シリアルI
    /F部及びホストコントローラ部の動作を行うためのク
    ロック信号を停止することを特徴とする通信システム。
  4. 【請求項4】 少なくともクロック信号線及びデータ信
    号線で接続されるマスターデバイスとスレーブデバイス
    とを有し、前記マスターデバイスで発生されるシステム
    クロック信号に同期して、前記マスターデバイスと前記
    スレーブデバイス間でシリアルにデータを伝送する通信
    システムにおいて、 前記スレーブデバイスは受信用バッファ手段を持つシリ
    アルI/F部とホストコントローラ部を有し、 所定時間以上データ伝送が行われないことを検出して当
    該スレーブデバイスがアクティブ状態から休止状態に移
    行するとともに、 休止状態にあるスレーブデバイスは、前記システムクロ
    ック信号及びデータ信号を受けて、休止状態からアクテ
    ィブ状態に復帰するとともに、そのデータ信号を前記受
    信用バッファ手段に蓄積し、アクティブ状態への復帰時
    に、前記ホストコントローラ部に取り込むことを特徴と
    する通信システム。
  5. 【請求項5】 請求項4記載の通信システムにおいて、
    前記休止状態では、前記ホストコントローラ部の動作を
    行うためのクロック信号を継続するとともに、前記シリ
    アルI/F部の動作を行うためのクロック信号を停止す
    ることを特徴とする通信システム。
  6. 【請求項6】 請求項4記載の通信システムにおいて、
    前記休止状態では、前記シリアルI/F部及びホストコ
    ントローラ部の動作を行うためのクロック信号を停止す
    ることを特徴とする通信システム。
JP2001159871A 2001-05-29 2001-05-29 通信システム Pending JP2002351825A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001159871A JP2002351825A (ja) 2001-05-29 2001-05-29 通信システム
US10/154,696 US7003309B2 (en) 2001-05-29 2002-05-23 Master-slave communication system and electronic apparatus utilizing such system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159871A JP2002351825A (ja) 2001-05-29 2001-05-29 通信システム

Publications (1)

Publication Number Publication Date
JP2002351825A true JP2002351825A (ja) 2002-12-06

Family

ID=19003379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159871A Pending JP2002351825A (ja) 2001-05-29 2001-05-29 通信システム

Country Status (2)

Country Link
US (1) US7003309B2 (ja)
JP (1) JP2002351825A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046448A1 (ja) * 2005-10-18 2007-04-26 Matsushita Electric Industrial Co., Ltd. 半導体装置
JP2017501493A (ja) * 2013-12-18 2017-01-12 クアルコム,インコーポレイテッド レシーバクロックのみを用いるCCIeレシーバ論理レジスタ書込み

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099689B2 (en) * 2003-06-30 2006-08-29 Microsoft Corporation Energy-aware communications for a multi-radio system
US7765269B2 (en) * 2003-11-05 2010-07-27 Renesas Technology Corporation Communications system, and information processing device and control device incorporating said communications system
JP4477380B2 (ja) * 2004-03-02 2010-06-09 Necエレクトロニクス株式会社 マルチレイヤシステム及びクロック制御方法
US20060031618A1 (en) * 2004-05-20 2006-02-09 Hansquine David W Single wire and three wire bus interoperability
US20050259609A1 (en) * 2004-05-20 2005-11-24 Hansquine David W Single wire bus interface
US8805595B2 (en) * 2008-01-17 2014-08-12 General Electric Company Wind turbine arranged for independent operation of its components and related method and computer program
US7809873B2 (en) * 2008-04-11 2010-10-05 Sandisk Il Ltd. Direct data transfer between slave devices
TWI386019B (zh) * 2008-09-04 2013-02-11 Inventec Appliances Corp 手持裝置與插卡式無線通訊模組之間的相互喚醒系統及其方法
EP2164204A1 (en) * 2008-09-15 2010-03-17 Telefonaktiebolaget LM Ericsson (PUBL) Energy efficient inter-subsystem communication
CA2822811A1 (en) * 2010-12-22 2012-06-28 Converteam Technology Ltd. Communications architecture for providing data communication, synchronization and fault detection between isolated modules
US8745430B2 (en) 2011-04-27 2014-06-03 Apple Inc. Clock synchronization across an interface with an intermittent clock signal
DE102013226765A1 (de) 2013-06-05 2014-12-11 Continental Teves Ag & Co. Ohg Verfahren zur Datenkommunikation, Kommunikationscontroller und Schaltungsanordnung
CN104636297B (zh) * 2014-12-30 2017-07-28 郑州宇通客车股份有限公司 一种电池管理***从板编码方法
EP3435245A1 (en) * 2017-07-27 2019-01-30 Nxp B.V. Biometric sensing system and communication method
WO2024016357A1 (zh) * 2022-07-22 2024-01-25 宁德时代新能源科技股份有限公司 多控制器***及其编码方法、用电装置、控制设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183894A (ja) * 1998-12-11 2000-06-30 Toshiba Corp 伝送制御装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393501A (en) * 1981-02-26 1983-07-12 General Electric Company Line protocol for communication system
DE3586678T2 (de) * 1984-11-30 1993-05-13 Nec Corp Flexibel anwendbares serielles interface-system fuer eine verbindung zwischen einer und mehreren einheiten.
EP0489944B1 (de) * 1990-12-08 1995-09-20 Deutsche ITT Industries GmbH Master-Slave-Datenübertragungsverfahren mit flexiblem Eindraht-Bus
US5841996A (en) * 1995-10-13 1998-11-24 Microchip Technology Incorporated Serial communication interface system having programmable microcontroller for use in a battery pack
US5729721A (en) * 1995-11-13 1998-03-17 Motorola, Inc. Timebase synchronization in separate integrated circuits or separate modules
DE19614237C1 (de) * 1996-04-10 1997-12-11 Siemens Ag Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
JPH1174992A (ja) * 1997-06-23 1999-03-16 Canon Inc 無線通信装置
US6922558B2 (en) * 1998-03-06 2005-07-26 Don Delp Integrated building control and information system with wireless networking
JP2000022776A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd シリアルデータ受信装置
JP4030213B2 (ja) * 1999-02-22 2008-01-09 株式会社ルネサステクノロジ 半導体回路装置
EP1128271A1 (en) * 2000-02-22 2001-08-29 THOMSON multimedia S.A. Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
US6671752B1 (en) * 2000-08-28 2003-12-30 International Business Machines Corporation Method and apparatus for bus optimization in a PLB system
US6809733B2 (en) * 2000-11-27 2004-10-26 Silicon Graphics, Inc. Swap buffer synchronization in a distributed rendering system
US20020103005A1 (en) * 2001-01-26 2002-08-01 Watts La Vaughn F. Combination personal data assistant and personal computing system dynamic memory reclamation
US6687769B2 (en) * 2001-03-16 2004-02-03 Texas Instruments Incorporated Serial peripheral interface with high performance buffering scheme

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183894A (ja) * 1998-12-11 2000-06-30 Toshiba Corp 伝送制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046448A1 (ja) * 2005-10-18 2007-04-26 Matsushita Electric Industrial Co., Ltd. 半導体装置
JP2017501493A (ja) * 2013-12-18 2017-01-12 クアルコム,インコーポレイテッド レシーバクロックのみを用いるCCIeレシーバ論理レジスタ書込み

Also Published As

Publication number Publication date
US20020183092A1 (en) 2002-12-05
US7003309B2 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
JP2002351825A (ja) 通信システム
JP3555252B2 (ja) 間欠受信制御装置
US8661280B2 (en) Host apparatus and information processing system using the same
US20060265617A1 (en) Power management in a system having multiple power modes
TW201312977A (zh) 無線電通訊系統
KR20130113203A (ko) 전자 장치 및 전자 장치의 파워 관리 방법
CN108809617A (zh) 一种时延补偿方法及终端
US8010818B2 (en) Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus
US20170115724A1 (en) Power gated communication controller
CN101848074B (zh) 通信控制装置及信息处理装置
JP2008293230A (ja) データ転送装置
US20060195638A1 (en) Peripheral device
EP2847665B1 (en) Data transfer between clock domains
JP7456184B2 (ja) 無線給電システム
US6639436B2 (en) Semiconductor integrated circuit with function to start and stop supply of clock signal
JP2019106660A (ja) 電池駆動型無線通信システムおよび同期補正方式
US20090265573A1 (en) Data transmission/reception circuit
JP2012124716A (ja) データ受信装置、データ送信装置、制御方法
JP4561436B2 (ja) 無線端末装置、無線モジュール、および無線モジュール制御方法
JPH06152695A (ja) シリアルインタフェース回路
US11809259B1 (en) Touch display power management in a multi-display device
CN117032025A (zh) 低功耗状态同步控制方法、***及电器设备
JP2022134510A (ja) 通信装置、通信装置の制御方法、プログラム、および記憶媒体
CN113721703A (zh) 一种多路cpu***中时钟同步控制装置、***及控制方法
CN118132484A (zh) 用于eUSB中继器中的启动信令的检测器电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080529

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705