JP2002351815A - バス制御方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】複数のＤＭＡモジュールで構成されるシステム
において、特定のモジュールがデータバスを占有するこ
とで発生するシステムの不整合を回避する。 【解決手段】各モジュール１、２…から出されるＤＭＡ
要求をＤＭＡコントローラ１２が調停し、ＤＭＡ要求が
競合した場合には、優先順位の高いモジュールのＤＭＡ
要求に対してＤＭＡ転送の許可を与え、当該許可が与え
られたモジュールがデータバス１０を使用してＤＭＡ転
送を行う制御を基本とする一方で、ＤＭＡ要求に対する
許可が下りたモジュールが、次にＤＭＡ要求を行うこと
ができるまでの待ち時間を示すＤＭＡ要求間隔を設定す
るレジスタを各モジュールに備える。これにより、ＤＭ
Ａ要求の発生タイミングが分散され、優先順位の低いモ
ジュールもある程度の割合でデータバス１０を使用で
き、バスの効率的使用が可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバス制御方法及び装
置に係り、特に複数のモジュールが同じデータバスを共
有するシステムにおいて、該データバスを有効に使用す
るためのバス制御技術に関する。

【０００２】

【従来の技術】特開平７−１４１２８７号公報は、ＤＭ
Ａ転送によって発生する資源の占有を回避するため、Ｃ
ＰＵがデータ転送に直接的に関与するアクセス方式を採
用しており、ＣＰＵの転送動作にスレーブ同期するスレ
ーブコントローラによってＩ／ＯからメモリへのＤＭＡ
転送を行うように構成されている。

【０００３】特開平１０−２７１５５号公報に開示され
たデータ転送制御装置は、並列動作する複数のデータ処
理ユニットが単一のデータバスに接続されており、デー
タ転送制御ユニットが各データ処理ユニットへのデータ
の入出力を基本動作クロックに同期して実行するように
構成される。

【０００４】特開平１１−２７２６０６号公報に開示さ
れたバス制御装置は、プロセッサ、ＤＭＡコントローラ
（ＤＭＡＣ）等の複数のバスマスタを有し、プロセッサ
がメモリ又はＩ／Ｏとの間でデータ転送をするときは、
それぞれのシステムバス制御部が各入出力信号をアクセ
ス可能な最小限の時間幅でシステムバスにアクセスする
ように構成されるとともに、ＤＭＡＣがメモリとＩ／Ｏ
との間でデータ転送するときは、それぞれのシステムバ
ス制御部が各入出力信号をアクセス可能な最小限の時間
幅でシステムバスにアクセスするように構成されてい
る。

【０００５】

【発明が解決しようとする課題】上述した公報にも示さ
れている通り、複数のモジュールが共通のデータバスに
接続されているシステムにおいて、ＤＭＡ転送を行う場
合は、ＤＭＡＣが各モジュールからのＤＭＡ要求の調停
を行い、ＤＭＡ転送が可能なモジュールに対して許可を
与えてＤＭＡ転送を行っている。この場合、早くＤＭＡ
要求を出したモジュール又は優先順位の高いモジュール
がデータバスを連続で占有し、他のモジュールのＤＭＡ
転送が不可能となる場合があった。

【０００６】本発明はこのような事情に鑑みてなされた
もので、複数のモジュールがデータバスを共有し、かつ
効率よくＤＭＡ転送を行うことを可能にし、特定のモジ
ュールがデータバスを占有することによって起こるシス
テムの不整合を回避し得るバス制御方法及び装置を提供
することを目的とする。

【０００７】

【課題を解決するための手段】前記目的を達成するため
に、請求項１に記載の発明は、ＤＭＡ要求を行う複数の
モジュールが共通のデータバスを使用するシステムのバ
ス制御方法であって、該方法は、各モジュールから出さ
れるＤＭＡ要求をＤＭＡコントローラが調停し、ＤＭＡ
要求が競合した場合には、優先順位の高いモジュールの
ＤＭＡ要求に対してＤＭＡ転送の許可を与え、当該許可
を得たモジュールが前記データバスを使用してＤＭＡ転
送を行う制御を基本とする一方で、ＤＭＡ要求に対する
許可が下りたモジュールが次にＤＭＡ要求を行うことが
できるまでの待ち時間を示すＤＭＡ要求間隔を設定し、
前記ＤＭＡ要求間隔の時間が経過するまで当該モジュー
ルからのＤＭＡ要求を禁止することにより、優先順位の
低い他のモジュールにも前記データバスの使用機会を提
供することを特徴としている。

【０００８】本発明によれば、ＤＭＡコントローラ自体
は、予め定められている優先順位に従って競合するＤＭ
Ａ要求を処理するが、ＤＭＡ要求を出すモジュール側に
ＤＭＡ要求間隔（待ち時間）が設定されているため、Ｄ
ＭＡ要求の発生タイミングが分散される。これにより、
優先順位の低いモジュールも、ある程度の割合でデータ
バスを使用することが可能となり、システムの整合性を
保ち、全体の性能向上を図ることが可能になる。

【０００９】上記方法発明を具現化する装置発明を提供
すべく、請求項２に記載の発明は、ＤＭＡ要求を行う複
数のモジュールと、前記複数のモジュールが接続されて
いる共通のデータバスと、各モジュールから出されるＤ
ＭＡ要求を調停し、ＤＭＡ転送可能なモジュールに対し
て前記データバスを使用してＤＭＡ転送を行う許可を与
え、当該許可を得たモジュールによるＤＭＡ転送の実施
を制御するＤＭＡコントローラと、を備えたバス制御装
置であって、該装置は、ＤＭＡ要求が競合した場合に
は、前記ＤＭＡコントローラが、優先順位の高いモジュ
ールのＤＭＡ要求に対してＤＭＡ転送の許可を与える制
御を行う一方、前記モジュールは、ＤＭＡ要求が許可さ
れた後、次のＤＭＡ要求を行うことができるまでの待ち
時間を示すＤＭＡ要求間隔を設定するＤＭＡ要求間隔設
定手段を備えていることを特徴としている。

【００１０】この場合、請求項３に示したように、前記
ＤＭＡ要求間隔の設定は変更可能であり、モジュールの
数、優先順位、及びシステムの動作シーケンスを考慮し
て、適切な値に設定される態様が好ましい。

【００１１】請求項４に示した態様によれば、上記バス
制御装置の構成に加えて、当該バス制御装置が搭載され
ている機器の動作モードに応じて前記ＤＭＡ要求間隔の
設定を自動的に切り換える設定切換手段を具備している
ことを特徴としている。

【００１２】例えば、本発明のバス制御装置がデジタル
カメラに搭載される場合には、カメラの動作モードに応
じて、各動作モードに適したＤＭＡ要求間隔の設定に切
り換えられる。

【００１３】請求項５に記載の発明は、本発明のバス制
御装置を搭載したデジタルカメラであって、該デジタル
カメラは、光学像を電気信号に変換する撮像手段と、前
記撮像手段から得られた画像信号をデジタル信号に変換
するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力さ
れた画像信号を基に所定の信号形式に変換する信号処理
手段と、前記ＤＭＡコントローラの制御に従って画像信
号を一時的に記憶するメモリと、前記信号処理手段で得
た画像信号を圧縮する圧縮処理手段と、前記圧縮された
画像信号を記録媒体に記録する記録手段と、を備え、優
先順位の高い方から、前記Ａ／Ｄ変換手段を介して取得
される画像信号の取り込み処理、前記信号処理手段にお
ける信号処理、前記圧縮処理手段における圧縮処理、及
び前記記録手段による記録処理の順に優先順位が定めら
れ、連写モード時は、前記各処理を行うために必要なＤ
ＭＡ要求間隔を設定し、優先順位の低い処理を進めなが
ら、画像の取り込みタイミングを分散させ、前記メモリ
の容量による連写枚数の制限を受けることなく連写が可
能であることを特徴としている。

【００１４】従来のデジタルカメラは、メモリの容量に
よって連写枚数が制限されていたが、本発明に係るデジ
タルカメラによれば、メモリに取り込んだ画像を記録媒
体に書き込む処理を進めながら、画像の取り込みタイミ
ングを分散させ、処理済みのメモリ領域に次の画像を取
り込むことができるため、メモリ容量による連写枚数の
制限が無く、記録媒体の容量が書き込み不能になるま
で、連写を続けることができる。

【００１５】

【発明の実施の形態】以下添付図面に従って本発明に係
るバス制御方法及び装置並びにデジタルカメラの好まし
い実施の形態について説明する。

【００１６】図１はデータバス接続例を示すブロック図
である。このシステムは、複数のモジュール１、モジュ
ール２、…モジュールｎが共通のデータバス１０に接続
された構造を有し、データバス１０には、当該データバ
ス１０を介したデータ送受信を制御するバスインターフ
ェースとしてのＤＭＡ（Direct Memory Access）コント
ローラ１２と、ＣＰＵ（中央演算処理装置）２０と、メ
モリコントローラ３０と、外部デバイスコントローラ４
０とが接続されている。

【００１７】メモリコントローラ３０はメモリ３２に対
するデータの読み書き動作を管理する。外部デバイスコ
ントローラ４０は、例えば、メモリカード、液晶ディス
プレイなどの外部デバイス（図１中不図示）と接続さ
れ、外部デバイスへのデータ出力又は外部デバイスから
のデータの読み込み制御等を行う。

【００１８】ＣＰＵ２０及び外部デバイスコントローラ
４０もＤＭＡ要求を行う「モジュール」として扱うこと
ができる。ＤＭＡ要求を行うそれぞれのモジュール
（１、２、…ｎ、２０、４０）は、優先順位が定められ
ており、ＤＭＡコントローラ１２は、複数のモジュール
からのＤＭＡ要求が競合した場合に、優先順位の最も高
いモジュールのＤＭＡ要求に対して許可を与える。ＤＭ
Ａ要求に対する許可が与えられたモジュールは、データ
バス１０を独占的に使用してメモリ３２にアクセスし、
データの読み書きを行う。

【００１９】また、ＤＭＡ要求を行うそれぞれのモジュ
ール（１、２、…ｎ、２０、４０）には、ＤＭＡ要求を
許可された後、次にＤＭＡ要求を行うことができるまで
の待ち時間（ＤＭＡ要求間隔）の設定を行うレジスタが
設けられている。ＤＭＡ要求間隔時間の設定は適宜変更
可能であり、優先順位を考慮して適切な値をセットす
る。ＤＭＡ要求間隔時間が経過するまでは、同モジュー
ルがＤＭＡ要求を行うことが禁止されるため、その間、
他のモジュールがデータバス１０を使用する機会が提供
される。優先順位が高いものほど、ＤＭＡ要求間隔時間
を長く設定することにより、下位のモジュールについて
も、データバス１０の使用機会が与えられやすくなる。

【００２０】次に、上記の如く構成されたシステムにお
いて、モジュール１、モジュール２及びＣＰＵ２０から
ＤＭＡ要求があった場合のデータバス１０の使用例を説
明する。なお、ＤＭＡの優先順位は、モジュール１＞モ
ジュール２＞ＣＰＵ２０の順番とする。

【００２１】まず、比較のために、図２を用いて従来の
バス制御方式によるデータバスの使用例を説明する。従
来は、ＤＭＡ要求間隔時間という設定はなされておら
ず、単に優先順位に従ってデータバスを使用するモジュ
ールが決定されていた。図２よれば、[1] のタイミング
でモジュール１とＣＰＵが同時にＤＭＡ要求を出す。
[2] のタイミングで優先順位の高いモジュール１のＤＭ
Ａ要求に対して許可が下りる。このときＣＰＵは待ち状
態となる。[3] のタイミングでモジュール２がＤＭＡ要
求を出す。このとき、データバスはモジュール１によっ
て使用中であるため、モジュール２は待ち状態となる。
モジュール１がデータバスを使用している期間中に、モ
ジュール１が[4] のタイミングで再度ＤＭＡ要求を出し
ている。[5]のタイミングでモジュール１のＤＭＡ転送
（最初のＤＭＡ要求に係る転送処理）を終了するが、こ
の時点で、モジュール１、モジュール２及びＣＰＵがＤ
ＭＡ要求を出しているので、[6] のタイミングで、優先
順位の高いモジュール１のＤＭＡ要求に対して再度許可
が下り、モジュール２とＣＰＵは待ち状態となる。

【００２２】[7] のタイミングでモジュール1 のＤＭＡ
転送が終了する。このとき、モジュール２とＣＰＵがＤ
ＭＡ要求を出しているが、[8] のタイングで優先順位の
高いモジュール２のＤＭＡ要求に対して許可が下り、Ｃ
ＰＵは待ち状態となる。モジュール２がデータバスを使
用している期間中に、モジュール２が[9] のタイミング
で再度ＤＭＡ要求を出している。[10]のタイミングでモ
ジュール２のＤＭＡ転送（最初のＤＭＡ要求に係る転送
処理）を終了するが、この時点で、モジュール２及びＣ
ＰＵがＤＭＡ要求を出しているので、[11]のタイミング
で、優先順位の高いモジュール２のＤＭＡ要求に対して
再度許可が下り、ＣＰＵは待ち状態となる。

【００２３】[12] のタイミングでモジュール２のＤＭ
Ａ転送が終了すると、この時点ではＣＰＵのみがＤＭＡ
要求を出している状態になるため、[13]のタイミングで
ＣＰＵのＤＭＡに対して許可が下りる。これにより、Ｃ
ＰＵがデータバスを使用する機会が与えられる。ＣＰＵ
がデータバスを使用して必要なデータ転送を実行し、[1
4]のタイミングでＣＰＵのＤＭＡ転送が終了する。

【００２４】上記のように、従来の方式では、各モジュ
ールからのＤＭＡ要求に対して、優先順位のみでＤＭＡ
の許否が判断されるため、優先順位の低いモジュール
は、他の全ての（上位の）モジュールがデータバスを使
用していない場合にのみ、データバスの使用が許可され
ることになる。したがって、ＤＭＡ転送を行うモジュー
ルが増加するとシステム全体の性能を向上するのは困難
であった。

【００２５】このような課題を解決すべく、本実施形態
では、ＤＭＡ要求を行うそれぞれのモジュールにＤＭＡ
要求間隔の設定を行うレジスタを備えている。

【００２６】図３は、本発明の実施形態に係るバス制御
方式によるデータバスの使用例である。[1] のタイミン
グでモジュール１とＣＰＵ２０が同時にＤＭＡ要求を出
す。[2] のタイミングで優先順位の高いモジュール１の
ＤＭＡ要求に対して許可が下りる。このときＣＰＵ２０
は待ち状態となる。モジュール１に許可が下りると、モ
ジュール１のＤＭＡ要求信号は非要求の状態（ハイ信
号）に戻り、ＤＭＡ要求間隔設定時間の期間中、モジュ
ール１からのＤＭＡ要求の出力が禁止される。

【００２７】[3] のタイミングでモジュール２がＤＭＡ
要求を出す。このとき、データバス１０はモジュール１
によって使用中であるため、モジュール２は待ち状態と
なる。[4] のタイミングでモジュール１のＤＭＡ転送が
終了する。この時点で、ＣＰＵとモジュール２がＤＭＡ
要求を出しているが、[5] のタイミングで優先順位の高
いモジュール２のＤＭＡ要求に対して許可が下りる。こ
のときＣＰＵ２０は待ち状態となる。モジュール２に許
可が下りると、モジュール２のＤＭＡ要求信号はハイ信
号に戻り、ＤＭＡ要求間隔設定時間の期間中、モジュー
ル２からのＤＭＡ要求の出力が禁止される。

【００２８】[6] のタイミングでモジュール１に対する
ＤＭＡ要求間隔設定時間が終了すると、この終了時点で
モジュール１が再度ＤＭＡ要求を出す。このとき、モジ
ュール２によってデータバス１０が使用中であるため、
モジュール１は待ち状態となる。[7] のタイミングでモ
ジュール２のＤＭＡ転送が終了する。この時点で、ＣＰ
Ｕ２０とモジュール１がＤＭＡ要求を出しているが、
[8] のタイミングで優先順位の高いモジュール１のＤＭ
Ａ要求に対して許可が下り、ＣＰＵ２０は待ち状態とな
る。

【００２９】[9] のタイミングでモジュール１のＤＭＡ
転送が終了する。この時点で、モジュール１及びモジュ
ール２はＤＭＡ要求間隔設定時間が終了しておらず、Ｃ
ＰＵ２０のみがＤＭＡ要求を出している状態になるた
め、[10]のタイミングでＣＰＵ２０のＤＭＡ要求に対し
て許可が下りる。これにより、ＣＰＵ２０がデータバス
１０を使用する機会が与えられる。

【００３０】[11]のタイミングでモジュール２のＤＭＡ
要求間隔設定時間が終了すると、モジュール２が再度Ｄ
ＭＡ要求を出す。このとき、データバス１０はＣＰＵ２
０によって使用中であるため、モジュール２は待ち状態
となる。[12]のタイングでＣＰＵ２０のＤＭＡ転送が終
了した後、[13]のタイミングでモジュール２のＤＭＡ要
求に許可が下りる。モジュール２がデータバス１０を使
用して必要なデータ転送を実行し、[14]のタイミングで
モジュール２のＤＭＡ転送が終了する。

【００３１】このように本実施形態によれば、各モジュ
ールについて、ＤＭＡ要求の許可が下りた後、次にＤＭ
Ａ要求を行うことができるまでのＤＭＡ要求間隔時間を
設定したことによって、ＤＭＡ要求の集中を回避してバ
スを効率良く使用できる。ＤＭＡ要求間隔時間は各モジ
ュールについて自由に設定することができ、モジュール
の優先順位と、ＤＭＡ要求間隔時間の設定とが相まっ
て、優先順位の低いモジュールについても、ある程度の
割合でデータバスを使用する機会が与えられる。

【００３２】次に、本発明をデジタルカメラに適用した
例を説明する。図４はデジタルカメラの構成を示すブロ
ック図である。カメラ５０は、撮影レンズ５２の後方に
撮像デバイスとしてのＣＣＤイメージセンサ（以下、Ｃ
ＣＤという。）５４を備えている。撮影レンズ５２を介
してＣＣＤ５４の受光面に結像された被写体像は、ＣＣ
Ｄ５４の各フォトセンサ（感光画素）によって入射光量
に応じた量の信号電荷に変換される。なお、ＣＣＤ５４
は、シャッターゲートパルスのタイミングによって各フ
ォトセンサの電荷蓄積時間（シャッタースピード）を制
御する、いわゆる電子シャッター機能を有している。

【００３３】各フォトセンサに蓄積された信号電荷は、
図示せぬＣＣＤドライバから与えられるパルスに基づい
て信号電荷に応じた電圧信号（画像信号）として順次読
み出される。ＣＣＤ５４から出力された画像信号は、相
関二重サンプリング（ＣＤＳ）処理、色分離処理及び各
色信号のゲイン調整等の所定のアナログ信号処理が施さ
れた後、Ａ／Ｄ変換器５６によりデジタル信号に変換さ
れる。デジタル信号に変換された画像信号は、メモリコ
ントローラ５８を介してメモリ６０に格納される。

【００３４】メモリ６０に格納されたデータは、データ
バス６２を介して信号処理部６４に送られる。信号処理
部６４は、輝度・色差（ＹＣ）信号生成回路、ガンマ補
正回路、シャープネス補正回路、コントラスト補正回
路、ホワイトバランス補正回路等を含むデジタルシグナ
ルプロセッサ（ＤＳＰ）で構成された画像処理手段であ
り、シスステムコントローラ６６からのコマンドに従っ
て画像信号を処理する。

【００３５】信号処理部６４に入力された画像データ
は、輝度信号（Ｙ信号）及び色差信号（Ｃr,Ｃb 信号）
に変換されるとともに、ガンマ補正等の所定の処理が施
された後、メモリ６０に格納される。撮影画像を表示出
力する場合、メモリ６０から画像データが読み出され、
表示用の所定方式の信号（例えば、ＮＴＳＣ方式のカラ
ー複合映像信号）に変換された後、ＬＣＤインターフェ
ース６８を介して液晶ディスプレイ（ＬＣＤ）７０に出
力される。こうして、当該画像データの画像内容が液晶
ディスプレイ７０に表示される。

【００３６】ＣＣＤ５４から出力される画像信号によっ
てメモリ６０内の画像データが定期的に書き換えられ、
その画像データから生成される映像信号が液晶ディスプ
レイ７０に供給されることにより、ＣＣＤ５４が撮像す
るリアルタイム画像（ムービー画像）が液晶ディスプレ
イ７０に表示される。

【００３７】操作部７２は、シャッターボタン、電源ス
イッチ、モード切換スイッチ、十字ボタンその他の各種
操作スイッチを含むブロックである。システムコントロ
ーラ６６は、カメラ５０の制御部でありＣＰＵ及びその
周辺回路を含む。システムコントローラ６６は、操作部
７２から受入する入力信号に基づき、対応する回路の動
作を制御するとともに、液晶ディスプレイ７０における
表示の制御、ストロボ発光制御、オートフォーカス（Ａ
Ｆ）制御、自動露出（ＡＥ）制御、データ通信制御、及
び記録処理の制御など撮影動作の制御を行う。

【００３８】システムコントローラ６６は、シャッター
ボタンの「半押し」操作に応動して取り込んだ画像デー
タから焦点評価演算やＡＥ演算などの各種演算を行い、
その演算結果に基づいてレンズ駆動部（不図示）を制御
して撮影レンズ５２を合焦位置に移動させる一方、絞り
駆動部（不図示）を制御するとともに、ＣＣＤ５４の電
荷蓄積時間を制御する。

【００３９】シャッターボタンが「全押し」操作される
と、撮影開始指示（レリーズＯＮ）信号が発せられる。
システムコントローラ６６は、レリーズＯＮ信号の受け
付けに応動して記録用の画像データの取り込みを開始す
るとともに、圧縮伸長回路７４にコマンドを送る。これ
により圧縮伸長回路７４は、メモリ６０に保持されてい
る画像データをＪＰＥＧその他の所定の形式に従って圧
縮する。

【００４０】圧縮された画像データは、メモリカードイ
ンターフェース７６を介してメモリカード７８記録され
る。記録媒体としては、スマートメディア、ＰＣカー
ド、コンパクトフラッシュ（登録商標）、磁気ディス
ク、光ディスク、光磁気ディスク、メモリスティックな
ど種々の形態を適用できる。使用される媒体に応じた信
号処理手段とインターフェースが適用される。異種、同
種の記録メディアを問わず、複数の媒体を装着可能な構
成にしてもよい。また、画像を保存する手段は、リムー
バブルメディアに限らず、カメラ５０に内蔵された記録
媒体（内蔵メモリ）であってもよい。内蔵メモリに画像
を保存する態様の場合、データをパソコン等の外部機器
に転送するための通信用インターフェースが設けられ
る。

【００４１】再生モード時には、メモリカード７８から
画像データが読み出され、読み出された画像データは、
圧縮伸長回路７４によって伸長処理された後、ＬＣＤイ
ンターフェース６８を介して液晶ディスプレイ７０に再
生出力される。

【００４２】次に、上記の如く構成されたカメラ５０に
おける動作モード毎のデータの流れを説明する。図５
は、ムービーモード（リアルタイム画像表示モード）に
おけるデータの流れを示している。ムービーモードで
は、ＣＣＤ５４から出力された画像信号はＡ／Ｄ変換器
５６によってデジタル信号に変換され、このＡ／Ｄ変換
出力がメモリコントローラ５８を介してメモリ６０に記
憶される（符号）。

【００４３】メモリ６０に記憶されたデータは、メモリ
コントローラ５８を介して読み出され、信号処理部６４
へ送られる（符号）。信号処理部６４は、読み込んだ
画像データを基にＹＣ変換処理、その他所定の信号処理
を施す。所定の信号処理を経たデータは、メモリコント
ローラ５８を介してメモリ６０に書き戻される（符号
）。こうして、メモリ６０に格納された画像データ
は、メモリコントローラ５８を介して読み出され、ＬＣ
Ｄインターフェース６８に送られる（符号）。そし
て、表示用の映像信号に変換された後、液晶ディスプレ
イ７０に供給される。

【００４４】図５に示した動作においてＤＭＡ優先順位
は、Ａ／Ｄ変換器５６からのデータ取り込み＞信号処
理部６４へのデータ転送，信号処理部６４からメモリ
６０へのデータ転送＞ＬＣＤインターフェース６８へ
のデータ転送の順に設定されている。なお、とは
優劣無しとする。

【００４５】図６は記録用の静止画取り込みモードにお
けるデータの流れを示している。取り込みモードでは、
ＣＣＤ５４から出力された画像信号はＡ／Ｄ変換器５６
によってデジタル信号に変換され、このＡ／Ｄ変換出力
がメモリコントローラ５８を介してメモリ６０に記憶さ
れる（符号）。メモリ６０に記憶されたデータは、メ
モリコントローラ５８を介して読み出され、信号処理部
６４へ送られる（符号）。信号処理部６４は、読み込
んだ画像データを基にＹＣ変換処理その他所定の信号処
理を施す。所定の信号処理を経たデータは、メモリコン
トローラ５８を介してメモリ６０に書き戻される（符号
）。

【００４６】こうして、メモリ６０に格納された画像デ
ータは、メモリコントローラ５８を介して読み出され、
圧縮伸長回路７４へ送られる（符号）。圧縮伸長回路
７４において圧縮された画像データは、メモリコントロ
ーラ５８を介して再びメモリ６０に書き込まれる（符号
）。その後、圧縮データは、メモリコントローラ５８
を介してメモリ６０から読み出され、メモリカードイン
ターフェース７６に送られる（符号）。そして、メモ
リカードインターフェース７６を介して圧縮画像データ
がメモリカード７８に書き込まれる。

【００４７】図６に示した動作においてＤＭＡ優先順位
は、Ａ／Ｄ変換器５６からのデータ取り込み＞信号処
理部６４へのデータ転送，信号処理部６４からメモリ
６０へのデータ転送＞圧縮伸長回路７４へのデータ転
送，圧縮伸長回路７４からメモリ６０へのデータ転送
＞メモリカードインターフェース７６へのデータ転送
の順に設定されている。なお、とは優劣が無く、
とも優劣は無いものとする。

【００４８】図７は再生モードにおけるデータの流れを
示している。再生モードでは、メモリカード７８に記録
されている画像データがメモリカードインターフェース
７６を介して読み出される。この読み出されたデータ
（圧縮データ）は、メモリコントローラ５８を介してメ
モリ６０に格納される（符号）。次いで、メモリコン
トローラ５８は、メモリ６０内の圧縮データを読み出
し、これを圧縮伸長回路７４に転送する（符号）。圧
縮伸長回路７４で伸長処理された画像データはメモリコ
ントローラ５８を介してメモリ６０に送られる（符号
）。

【００４９】そして、メモリ６０に記憶されたデータ
は、メモリコントローラ５８を介して信号処理部６４へ
送られる（符号）。信号処理部６４は、読み込んだ画
像データを基にＹＣ変換処理、その他所定の信号処理を
施す。所定の信号処理を経たデータは、メモリコントロ
ーラ５８を介してメモリ６０に書き戻される（符号
）。こうして、メモリ６０に格納された画像データ
は、メモリコントローラ５８を介して読み出され、ＬＣ
Ｄインターフェース６８に送られる（符号）。そし
て、表示用の映像信号に変換された後、液晶ディスプレ
イ７０に供給される。

【００５０】図７に示した動作においてＤＭＡ優先順位
は、カードインターフェース取り込み＞圧縮伸長回路
７４へのデータ転送，圧縮伸長回路７４からメモリ６
０へのデータ転送＞信号処理部６４へのデータ転送
，信号処理部６４からメモリ６０へのデータ転送＞
ＬＣＤインターフェース６８へのデータ転送の順に設
定されている。なお、とは優劣が無く、とも優
劣は無いものとする。

【００５１】図５乃至図７で説明したように、カメラ５
０の各動作モードによってＤＭＡ優先順位の設定が変更
される。この優先順位の変更と連動してＤＭＡ要求間隔
の設定も変更される。図８はＤＭＡ要求間隔設定を自動
的に切り換える処理のフローチャートである。

【００５２】同図に示す処理がスタートすると（ステッ
プＳ１００）、まず、Ａ／Ｄ変換出力のデータを取り込
むか否かの判定を行う（ステップＳ１１０）。ステップ
Ｓ１１０においてＹＥＳ判定を得た場合には、ステップ
Ｓ１１２に進み、ＬＣＤ表示を行うか否かを判定する。
ステップＳ１１２において、ＬＣＤ表示を行うとの判定
（ＹＥＳ判定）を得た場合はムービーモードであるた
め、ステップＳ１１４に進む。ステップＳ１１４ではム
ービーモード用のＤＭＡ要求間隔設定を選択し、設定パ
ラメータに「１」をセットする。パラメータ値＝１に定
義付けられているムービーモード用のＤＭＡ要求間隔の
設定をセットしてから、ＤＭＡ起動処理を行う（ステッ
プＳ１２０）。

【００５３】ステップＳ１１２において、ＮＯ判定を得
た場合は静止画取り込みモードであり、ステップＳ１１
６に進む。ステップＳ１１６では、取り込みモード用の
ＤＭＡ要求間隔設定を選択し、設定パラメータに「２」
をセットする。そして、パラメータ値＝２に定義付けら
れている取り込みモード用のＤＭＡ要求間隔の設定をセ
ットしてから、ＤＭＡ起動処理を行う（ステップＳ１２
０）。

【００５４】その一方、ステップＳ１１０においてＮＯ
判定を得た場合は、再生モードであり、この場合はステ
ップＳ１１８に進む。ステップＳ１１８では、再生モー
ド用のＤＭＡ要求間隔設定を選択し、設定パラメータに
「３」をセットする。そして、パラメータ値＝３に定義
付けられている再生モード用のＤＭＡ要求間隔の設定を
セットしてから、ＤＭＡ起動処理を行う（ステップＳ１
２２）。

【００５５】こうして、カメラ５０の動作モードに応じ
てＤＭＡ要求間隔の設定を切り換えてからＤＭＡ起動を
行い（ステップＳ１２０）、本処理を終了する（ステッ
プＳ１２２）。

【００５６】次に、本実施形態に係るカメラ５０におけ
る連写時の動作について説明する。図９（ａ）には、画
像を１枚だけ記録する通常の撮影（単写）の場合のシー
ケンス図が示され、図９（ｂ）には、比較のため、従来
の方式による連写動作のシーケンス図が示されている。

【００５７】図９（ａ）に示したように、単写時の動作
は、主として、Ａ／Ｄ取り込み処理→ＹＣ信号処理→圧
縮処理→メモリカード記録処理の順に行われる。処理の
優先順位は、Ａ／Ｄ取り込み処理（優先順位１）＞ＹＣ
信号処理（優先順位２）＞圧縮処理（優先順位３）＞メ
モリカード記録処理（優先順位４）の順に設定されてい
る。

【００５８】このような優先順位の下、従来のカメラで
連写を行うとＤＭＡ要求は優先順位のみで判断されるた
め、図９（ｂ）に示すように優先順位の高いＡ／Ｄ取り
込み処理が連続して行われる（、、）。カメラに
搭載されているメモリの容量により連写可能な画像数は
制限されており、同図の例では、３コマの連写が可能で
あるものとする。３コマ分のＡ／Ｄ取り込み（、、
）によって、メモリ内に３コマ分の画像が格納される
と、次に、当該３コマ分のＹＣ処理が行われる。その
後、３コマ分の圧縮処理が行われてから、順次、メモリ
カード７８に書き込まれる。優先順位の高いモジュール
の処理が終わらなければ、次の処理に進めないため、処
理時間が長くなり、効率的でない。

【００５９】図１０は、本発明の実施形態に係るカメラ
５０における連写時のシーケンス例（その１）が示され
ている。ＤＭＡ要求間隔を一定に設定した場合、同図に
示すようなシーケンスを実現できる。すなわち、第１コ
マ目のＡ／Ｄ取り込みを行うと、ＤＭＡ要求間隔設定時
間の期間中は次のＡ／Ｄ取り込み処理を要求できないた
め、当該撮影コマについてＹＣ処理→圧縮処理→メモリ
カード記録を実施する。メモリカード７８への書き込み
処理が開始され、メモリ６０に空きが生じるタイミング
でＡ／Ｄ取り込み処理のＤＭＡ要求間隔設定時間が終了
し、次コマのＡ／Ｄ取り込み処理が開始される（）。

【００６０】そして、第１コマ目の場合と同様に、当該
２コマ目の画像についてＹＣ処理→圧縮処理→メモリカ
ード記録を実施する。メモリカード７８への書き込み
（記録）処理が開始され、メモリ６０に空きが生じるタ
イミングでＡ／Ｄ取り込み処理のＤＭＡ要求間隔設定時
間が終了し、さらに次のコマのＡ／Ｄ取り込み処理が開
始される（）。こうして、順次、撮影が行われ、画像
データがメモリカード７８に記録されていく（→→
…）。

【００６１】図１０に示した例によれば、優先順位の低
いモジュールの処理も進ませることができ、前コマの信
号処理が進んでメモリ６０に空きができるタイミングで
次コマの取り込みが開始されるようなシーケンスを実現
できるため、メモリ６０の容量によって連写可能な画像
数が制限されない。したがって、メモリカード７８の記
録容量が無くなるまで連写が可能である。

【００６２】図１１は、本発明の実施形態に係るカメラ
５０における連写時のシーケンス例（その２）が示され
ている。同図に示した例は、連写間隔を信号処理の状態
に応じて可変にした場合のシーケンス図である。すなわ
ち、第１コマ目のＡ／Ｄ取り込みを行うと（）、続け
て当該撮影コマについてＹＣ処理を実施する。このＹＣ
処理が終了したら、第２コマ目のＡ／Ｄ取り込みを許可
し、Ａ／Ｄ取り込み終了後には、第１コマ目の圧縮処理
→メモリカード記録処理を行う。メモリカード記録処理
中にデータバス１０が空くタイミングで第２コマ目のＹ
Ｃ信号処理が開始され、このＹＣ処理終了後に、第３コ
マ目のＡ／Ｄ取り込み処理が行われる（）。

【００６３】第１コマ目のメモリカード記録が終了した
ら、第２コマ目の圧縮処理→メモリカード記録処理を行
う。そして、このメモリカード記録処理中にデータバス
１０が空くタイミングで第３コマ目のＹＣ信号処理が開
始され、このＹＣ処理終了後に、第４コマ目のＡ／Ｄ取
り込み処理が行われる（）。

【００６４】以後、同様に、信号処理の進行とともに、
順次、撮影が行われ、画像データがメモリカードに記録
されていく（→…）。

【００６５】図１１からも明らかなように、本例によれ
ば、信号処理の進捗状況に応じてＤＭＡ要求間隔の設定
が自動的に変更されるため、第１コマ目と第２コマ目の
撮影間隔、第２コマ目と第３コマ目の撮影間隔、第３コ
マ目と第４４コマ目の撮影間隔は、それぞれ異なる時間
間隔となっている。また、優先順位の低い信号処理を進
めながら、適宜のタイミングで画像の取り込みを実施す
ることが可能であり、メモリ６０の容量によって連写可
能な画像数が制限されない。したがって、メモリカード
７８の記録容量が無くなるまで連写が可能である。

【００６６】図１２に連写時のメモリマップの概念図を
示す。図９で説明した従来の方式では、メモリ内に１枚
目、２枚目、３枚目の各画像を全て取り込んだ後に、そ
れぞれ信号処理を進めるため、メモリの容量により連写
可能枚数に制限が設けられる。これに対し、図１０及び
図１１で説明した方式では、１枚目、２枚目、３枚目の
各画像の取り込みタイミングが分散され、ＹＣ処理や圧
縮処理などの優先順位の低い処理も進めることができ
る。このため、１枚目の処理が完了した段階でメモリ６
０に空き領域が発生し、当該空き領域に４枚目の画像を
取り込むことができる。

【００６７】以後、順次、５枚目、６枚目…という具合
に、メモリ６０内に画像を取り込み続けることができ、
メモリカード７８の記録容量が無くなるまで連写が可能
である。

【００６８】

【発明の効果】以上説明したように本発明によれば、複
数のモジュールでデータバスを共有するシステムにおい
て、ＤＭＡ転送を行うモジュールのＤＭＡ要求間隔（Ｄ
ＭＡ要求に対する許可を得た後、次のＤＭＡ要求を行う
までの待ち時間）を適宜設定できるようにしたので、Ｄ
ＭＡ要求が時間的に分散され、優先順位の低いモジュー
ルもある程度の割合でデータバスを使用できる。これに
より、バスレートを効率的に使用でき、システム全体の
性能向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係るデータバス接続例を示
すブロック図

【図２】従来のバス制御方式によるデータバスの使用例
を示すタイミングチャート

【図３】本発明の実施形態に係るバス制御方式によるデ
ータバスの使用例を示すタイミングチャート

【図４】本発明を適用したデジタルカメラの構成を示す
ブロック図

【図５】図４に示したカメラのムービーモードにおける
データの流れを示すブロック図

【図６】図４に示したカメラの静止画取り込みモードに
おけるデータの流れを示すブロック図

【図７】図４に示したカメラの再生モードにおけるデー
タの流れを示すブロック図

【図８】ＤＭＡ要求間隔設定を自動的に切り換える処理
のフローチャート

【図９】図９（ａ）は単写動作のシーケンス図であり、
図９（ｂ）は従来の方式による連写動作のシーケンス図

【図１０】本発明の実施形態に係るカメラにおける連写
時のシーケンス例（その１）を示すシーケンス図

【図１１】本発明の実施形態に係るカメラにおける連写
時のシーケンス例（その２）を示すシーケンス図

【図１２】連写時のメモリマップの概念図

【符号の説明】

１…モジュール、２…モジュール、１０…データバス、
１２…ＤＭＡコントローラ、２０…ＣＰＵ、３０…メモ
リコントローラ、３２…メモリ、４０…外部デバイスコ
ントローラ、５０…カメラ、５４…ＣＣＤ、５６…Ａ／
Ｄ変換器、５８…メモリコントローラ、６０…メモリ、
６２…データバス、６４…信号処理部、６６…システム
コントローラ、７０…液晶ディスプレイ、７４…圧縮伸
長回路、７６…メモリカードインターフェース、７８…
メモリカード

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＤＭＡ要求を行う複数のモジュールが共
   通のデータバスを使用するシステムのバス制御方法であ
   って、該方法は、 各モジュールから出されるＤＭＡ要求をＤＭＡコントロ
   ーラが調停し、ＤＭＡ要求が競合した場合には、優先順
   位の高いモジュールのＤＭＡ要求に対してＤＭＡ転送の
   許可を与え、 当該許可を得たモジュールが前記データバスを使用して
   ＤＭＡ転送を行う制御を基本とする一方で、 ＤＭＡ要求に対する許可が下りたモジュールが次にＤＭ
   Ａ要求を行うことができるまでの待ち時間を示すＤＭＡ
   要求間隔を設定し、 前記ＤＭＡ要求間隔の時間が経過するまで当該モジュー
   ルからのＤＭＡ要求を禁止することにより、優先順位の
   低い他のモジュールにも前記データバスの使用機会を提
   供することを特徴とするバス制御方法。
2. 【請求項２】 ＤＭＡ要求を行う複数のモジュールと、
   前記複数のモジュールが接続されている共通のデータバ
   スと、各モジュールから出されるＤＭＡ要求を調停し、
   ＤＭＡ転送可能なモジュールに対して前記データバスを
   使用してＤＭＡ転送を行う許可を与え、当該許可を得た
   モジュールによるＤＭＡ転送の実施を制御するＤＭＡコ
   ントローラと、を備えたバス制御装置であって、該装置
   は、 ＤＭＡ要求が競合した場合には、前記ＤＭＡコントロー
   ラが、優先順位の高いモジュールのＤＭＡ要求に対して
   ＤＭＡ転送の許可を与える制御を行う一方、 前記モジュールは、ＤＭＡ要求が許可された後、次のＤ
   ＭＡ要求を行うことができるまでの待ち時間を示すＤＭ
   Ａ要求間隔を設定するＤＭＡ要求間隔設定手段を備えて
   いることを特徴とするバス制御装置。
3. 【請求項３】 前記ＤＭＡ要求間隔の設定は変更可能で
   あり、モジュールの数、優先順位、及びシステムの動作
   シーケンスを考慮して、適切な値に設定されることを特
   徴とする請求項２に記載のバス制御装置。
4. 【請求項４】 請求項２に記載のバス制御装置は、当該
   バス制御装置が搭載されている機器の動作モードに応じ
   て前記ＤＭＡ要求間隔の設定を自動的に切り換える設定
   切換手段を具備していることを特徴とするバス制御装
   置。
5. 【請求項５】 請求項２に記載のバス制御装置を搭載し
   たデジタルカメラであって、該デジタルカメラは、 光学像を電気信号に変換する撮像手段と、 前記撮像手段から得られた画像信号をデジタル信号に変
   換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段から出力された画像信号を基に所定
   の信号形式に変換する信号処理手段と、 前記ＤＭＡコントローラの制御に従って画像信号を一時
   的に記憶するメモリと、 前記信号処理手段で得た画像信号を圧縮する圧縮処理手
   段と、 前記圧縮された画像信号を記録媒体に記録する記録手段
   と、 を備え、 優先順位の高い方から、前記Ａ／Ｄ変換手段を介して取
   得される画像信号の取り込み処理、前記信号処理手段に
   おける信号処理、前記圧縮処理手段における圧縮処理、
   及び前記記録手段による記録処理の順に優先順位が定め
   られ、 連写モード時は、前記各処理を行うために必要なＤＭＡ
   要求間隔を設定し、優先順位の低い処理を進めながら、
   画像の取り込みタイミングを分散させ、前記メモリの容
   量による連写枚数の制限を受けることなく連写が可能で
   あることを特徴とするデジタルカメラ。