JP2002351815A - バス制御方法及び装置 - Google Patents
バス制御方法及び装置Info
- Publication number
- JP2002351815A JP2002351815A JP2001153787A JP2001153787A JP2002351815A JP 2002351815 A JP2002351815 A JP 2002351815A JP 2001153787 A JP2001153787 A JP 2001153787A JP 2001153787 A JP2001153787 A JP 2001153787A JP 2002351815 A JP2002351815 A JP 2002351815A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- module
- request
- dma request
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
において、特定のモジュールがデータバスを占有するこ
とで発生するシステムの不整合を回避する。 【解決手段】各モジュール1、2…から出されるDMA
要求をDMAコントローラ12が調停し、DMA要求が
競合した場合には、優先順位の高いモジュールのDMA
要求に対してDMA転送の許可を与え、当該許可が与え
られたモジュールがデータバス10を使用してDMA転
送を行う制御を基本とする一方で、DMA要求に対する
許可が下りたモジュールが、次にDMA要求を行うこと
ができるまでの待ち時間を示すDMA要求間隔を設定す
るレジスタを各モジュールに備える。これにより、DM
A要求の発生タイミングが分散され、優先順位の低いモ
ジュールもある程度の割合でデータバス10を使用で
き、バスの効率的使用が可能になる。
Description
置に係り、特に複数のモジュールが同じデータバスを共
有するシステムにおいて、該データバスを有効に使用す
るためのバス制御技術に関する。
A転送によって発生する資源の占有を回避するため、C
PUがデータ転送に直接的に関与するアクセス方式を採
用しており、CPUの転送動作にスレーブ同期するスレ
ーブコントローラによってI/OからメモリへのDMA
転送を行うように構成されている。
たデータ転送制御装置は、並列動作する複数のデータ処
理ユニットが単一のデータバスに接続されており、デー
タ転送制御ユニットが各データ処理ユニットへのデータ
の入出力を基本動作クロックに同期して実行するように
構成される。
れたバス制御装置は、プロセッサ、DMAコントローラ
(DMAC)等の複数のバスマスタを有し、プロセッサ
がメモリ又はI/Oとの間でデータ転送をするときは、
それぞれのシステムバス制御部が各入出力信号をアクセ
ス可能な最小限の時間幅でシステムバスにアクセスする
ように構成されるとともに、DMACがメモリとI/O
との間でデータ転送するときは、それぞれのシステムバ
ス制御部が各入出力信号をアクセス可能な最小限の時間
幅でシステムバスにアクセスするように構成されてい
る。
れている通り、複数のモジュールが共通のデータバスに
接続されているシステムにおいて、DMA転送を行う場
合は、DMACが各モジュールからのDMA要求の調停
を行い、DMA転送が可能なモジュールに対して許可を
与えてDMA転送を行っている。この場合、早くDMA
要求を出したモジュール又は優先順位の高いモジュール
がデータバスを連続で占有し、他のモジュールのDMA
転送が不可能となる場合があった。
もので、複数のモジュールがデータバスを共有し、かつ
効率よくDMA転送を行うことを可能にし、特定のモジ
ュールがデータバスを占有することによって起こるシス
テムの不整合を回避し得るバス制御方法及び装置を提供
することを目的とする。
に、請求項1に記載の発明は、DMA要求を行う複数の
モジュールが共通のデータバスを使用するシステムのバ
ス制御方法であって、該方法は、各モジュールから出さ
れるDMA要求をDMAコントローラが調停し、DMA
要求が競合した場合には、優先順位の高いモジュールの
DMA要求に対してDMA転送の許可を与え、当該許可
を得たモジュールが前記データバスを使用してDMA転
送を行う制御を基本とする一方で、DMA要求に対する
許可が下りたモジュールが次にDMA要求を行うことが
できるまでの待ち時間を示すDMA要求間隔を設定し、
前記DMA要求間隔の時間が経過するまで当該モジュー
ルからのDMA要求を禁止することにより、優先順位の
低い他のモジュールにも前記データバスの使用機会を提
供することを特徴としている。
は、予め定められている優先順位に従って競合するDM
A要求を処理するが、DMA要求を出すモジュール側に
DMA要求間隔(待ち時間)が設定されているため、D
MA要求の発生タイミングが分散される。これにより、
優先順位の低いモジュールも、ある程度の割合でデータ
バスを使用することが可能となり、システムの整合性を
保ち、全体の性能向上を図ることが可能になる。
すべく、請求項2に記載の発明は、DMA要求を行う複
数のモジュールと、前記複数のモジュールが接続されて
いる共通のデータバスと、各モジュールから出されるD
MA要求を調停し、DMA転送可能なモジュールに対し
て前記データバスを使用してDMA転送を行う許可を与
え、当該許可を得たモジュールによるDMA転送の実施
を制御するDMAコントローラと、を備えたバス制御装
置であって、該装置は、DMA要求が競合した場合に
は、前記DMAコントローラが、優先順位の高いモジュ
ールのDMA要求に対してDMA転送の許可を与える制
御を行う一方、前記モジュールは、DMA要求が許可さ
れた後、次のDMA要求を行うことができるまでの待ち
時間を示すDMA要求間隔を設定するDMA要求間隔設
定手段を備えていることを特徴としている。
DMA要求間隔の設定は変更可能であり、モジュールの
数、優先順位、及びシステムの動作シーケンスを考慮し
て、適切な値に設定される態様が好ましい。
制御装置の構成に加えて、当該バス制御装置が搭載され
ている機器の動作モードに応じて前記DMA要求間隔の
設定を自動的に切り換える設定切換手段を具備している
ことを特徴としている。
カメラに搭載される場合には、カメラの動作モードに応
じて、各動作モードに適したDMA要求間隔の設定に切
り換えられる。
御装置を搭載したデジタルカメラであって、該デジタル
カメラは、光学像を電気信号に変換する撮像手段と、前
記撮像手段から得られた画像信号をデジタル信号に変換
するA/D変換手段と、前記A/D変換手段から出力さ
れた画像信号を基に所定の信号形式に変換する信号処理
手段と、前記DMAコントローラの制御に従って画像信
号を一時的に記憶するメモリと、前記信号処理手段で得
た画像信号を圧縮する圧縮処理手段と、前記圧縮された
画像信号を記録媒体に記録する記録手段と、を備え、優
先順位の高い方から、前記A/D変換手段を介して取得
される画像信号の取り込み処理、前記信号処理手段にお
ける信号処理、前記圧縮処理手段における圧縮処理、及
び前記記録手段による記録処理の順に優先順位が定めら
れ、連写モード時は、前記各処理を行うために必要なD
MA要求間隔を設定し、優先順位の低い処理を進めなが
ら、画像の取り込みタイミングを分散させ、前記メモリ
の容量による連写枚数の制限を受けることなく連写が可
能であることを特徴としている。
よって連写枚数が制限されていたが、本発明に係るデジ
タルカメラによれば、メモリに取り込んだ画像を記録媒
体に書き込む処理を進めながら、画像の取り込みタイミ
ングを分散させ、処理済みのメモリ領域に次の画像を取
り込むことができるため、メモリ容量による連写枚数の
制限が無く、記録媒体の容量が書き込み不能になるま
で、連写を続けることができる。
るバス制御方法及び装置並びにデジタルカメラの好まし
い実施の形態について説明する。
である。このシステムは、複数のモジュール1、モジュ
ール2、…モジュールnが共通のデータバス10に接続
された構造を有し、データバス10には、当該データバ
ス10を介したデータ送受信を制御するバスインターフ
ェースとしてのDMA(Direct Memory Access)コント
ローラ12と、CPU(中央演算処理装置)20と、メ
モリコントローラ30と、外部デバイスコントローラ4
0とが接続されている。
するデータの読み書き動作を管理する。外部デバイスコ
ントローラ40は、例えば、メモリカード、液晶ディス
プレイなどの外部デバイス(図1中不図示)と接続さ
れ、外部デバイスへのデータ出力又は外部デバイスから
のデータの読み込み制御等を行う。
40もDMA要求を行う「モジュール」として扱うこと
ができる。DMA要求を行うそれぞれのモジュール
(1、2、…n、20、40)は、優先順位が定められ
ており、DMAコントローラ12は、複数のモジュール
からのDMA要求が競合した場合に、優先順位の最も高
いモジュールのDMA要求に対して許可を与える。DM
A要求に対する許可が与えられたモジュールは、データ
バス10を独占的に使用してメモリ32にアクセスし、
データの読み書きを行う。
ール(1、2、…n、20、40)には、DMA要求を
許可された後、次にDMA要求を行うことができるまで
の待ち時間(DMA要求間隔)の設定を行うレジスタが
設けられている。DMA要求間隔時間の設定は適宜変更
可能であり、優先順位を考慮して適切な値をセットす
る。DMA要求間隔時間が経過するまでは、同モジュー
ルがDMA要求を行うことが禁止されるため、その間、
他のモジュールがデータバス10を使用する機会が提供
される。優先順位が高いものほど、DMA要求間隔時間
を長く設定することにより、下位のモジュールについて
も、データバス10の使用機会が与えられやすくなる。
いて、モジュール1、モジュール2及びCPU20から
DMA要求があった場合のデータバス10の使用例を説
明する。なお、DMAの優先順位は、モジュール1>モ
ジュール2>CPU20の順番とする。
バス制御方式によるデータバスの使用例を説明する。従
来は、DMA要求間隔時間という設定はなされておら
ず、単に優先順位に従ってデータバスを使用するモジュ
ールが決定されていた。図2よれば、[1] のタイミング
でモジュール1とCPUが同時にDMA要求を出す。
[2] のタイミングで優先順位の高いモジュール1のDM
A要求に対して許可が下りる。このときCPUは待ち状
態となる。[3] のタイミングでモジュール2がDMA要
求を出す。このとき、データバスはモジュール1によっ
て使用中であるため、モジュール2は待ち状態となる。
モジュール1がデータバスを使用している期間中に、モ
ジュール1が[4] のタイミングで再度DMA要求を出し
ている。[5]のタイミングでモジュール1のDMA転送
(最初のDMA要求に係る転送処理)を終了するが、こ
の時点で、モジュール1、モジュール2及びCPUがD
MA要求を出しているので、[6] のタイミングで、優先
順位の高いモジュール1のDMA要求に対して再度許可
が下り、モジュール2とCPUは待ち状態となる。
転送が終了する。このとき、モジュール2とCPUがD
MA要求を出しているが、[8] のタイングで優先順位の
高いモジュール2のDMA要求に対して許可が下り、C
PUは待ち状態となる。モジュール2がデータバスを使
用している期間中に、モジュール2が[9] のタイミング
で再度DMA要求を出している。[10]のタイミングでモ
ジュール2のDMA転送(最初のDMA要求に係る転送
処理)を終了するが、この時点で、モジュール2及びC
PUがDMA要求を出しているので、[11]のタイミング
で、優先順位の高いモジュール2のDMA要求に対して
再度許可が下り、CPUは待ち状態となる。
A転送が終了すると、この時点ではCPUのみがDMA
要求を出している状態になるため、[13]のタイミングで
CPUのDMAに対して許可が下りる。これにより、C
PUがデータバスを使用する機会が与えられる。CPU
がデータバスを使用して必要なデータ転送を実行し、[1
4]のタイミングでCPUのDMA転送が終了する。
ールからのDMA要求に対して、優先順位のみでDMA
の許否が判断されるため、優先順位の低いモジュール
は、他の全ての(上位の)モジュールがデータバスを使
用していない場合にのみ、データバスの使用が許可され
ることになる。したがって、DMA転送を行うモジュー
ルが増加するとシステム全体の性能を向上するのは困難
であった。
では、DMA要求を行うそれぞれのモジュールにDMA
要求間隔の設定を行うレジスタを備えている。
方式によるデータバスの使用例である。[1] のタイミン
グでモジュール1とCPU20が同時にDMA要求を出
す。[2] のタイミングで優先順位の高いモジュール1の
DMA要求に対して許可が下りる。このときCPU20
は待ち状態となる。モジュール1に許可が下りると、モ
ジュール1のDMA要求信号は非要求の状態(ハイ信
号)に戻り、DMA要求間隔設定時間の期間中、モジュ
ール1からのDMA要求の出力が禁止される。
要求を出す。このとき、データバス10はモジュール1
によって使用中であるため、モジュール2は待ち状態と
なる。[4] のタイミングでモジュール1のDMA転送が
終了する。この時点で、CPUとモジュール2がDMA
要求を出しているが、[5] のタイミングで優先順位の高
いモジュール2のDMA要求に対して許可が下りる。こ
のときCPU20は待ち状態となる。モジュール2に許
可が下りると、モジュール2のDMA要求信号はハイ信
号に戻り、DMA要求間隔設定時間の期間中、モジュー
ル2からのDMA要求の出力が禁止される。
DMA要求間隔設定時間が終了すると、この終了時点で
モジュール1が再度DMA要求を出す。このとき、モジ
ュール2によってデータバス10が使用中であるため、
モジュール1は待ち状態となる。[7] のタイミングでモ
ジュール2のDMA転送が終了する。この時点で、CP
U20とモジュール1がDMA要求を出しているが、
[8] のタイミングで優先順位の高いモジュール1のDM
A要求に対して許可が下り、CPU20は待ち状態とな
る。
転送が終了する。この時点で、モジュール1及びモジュ
ール2はDMA要求間隔設定時間が終了しておらず、C
PU20のみがDMA要求を出している状態になるた
め、[10]のタイミングでCPU20のDMA要求に対し
て許可が下りる。これにより、CPU20がデータバス
10を使用する機会が与えられる。
要求間隔設定時間が終了すると、モジュール2が再度D
MA要求を出す。このとき、データバス10はCPU2
0によって使用中であるため、モジュール2は待ち状態
となる。[12]のタイングでCPU20のDMA転送が終
了した後、[13]のタイミングでモジュール2のDMA要
求に許可が下りる。モジュール2がデータバス10を使
用して必要なデータ転送を実行し、[14]のタイミングで
モジュール2のDMA転送が終了する。
ールについて、DMA要求の許可が下りた後、次にDM
A要求を行うことができるまでのDMA要求間隔時間を
設定したことによって、DMA要求の集中を回避してバ
スを効率良く使用できる。DMA要求間隔時間は各モジ
ュールについて自由に設定することができ、モジュール
の優先順位と、DMA要求間隔時間の設定とが相まっ
て、優先順位の低いモジュールについても、ある程度の
割合でデータバスを使用する機会が与えられる。
例を説明する。図4はデジタルカメラの構成を示すブロ
ック図である。カメラ50は、撮影レンズ52の後方に
撮像デバイスとしてのCCDイメージセンサ(以下、C
CDという。)54を備えている。撮影レンズ52を介
してCCD54の受光面に結像された被写体像は、CC
D54の各フォトセンサ(感光画素)によって入射光量
に応じた量の信号電荷に変換される。なお、CCD54
は、シャッターゲートパルスのタイミングによって各フ
ォトセンサの電荷蓄積時間(シャッタースピード)を制
御する、いわゆる電子シャッター機能を有している。
図示せぬCCDドライバから与えられるパルスに基づい
て信号電荷に応じた電圧信号(画像信号)として順次読
み出される。CCD54から出力された画像信号は、相
関二重サンプリング(CDS)処理、色分離処理及び各
色信号のゲイン調整等の所定のアナログ信号処理が施さ
れた後、A/D変換器56によりデジタル信号に変換さ
れる。デジタル信号に変換された画像信号は、メモリコ
ントローラ58を介してメモリ60に格納される。
バス62を介して信号処理部64に送られる。信号処理
部64は、輝度・色差(YC)信号生成回路、ガンマ補
正回路、シャープネス補正回路、コントラスト補正回
路、ホワイトバランス補正回路等を含むデジタルシグナ
ルプロセッサ(DSP)で構成された画像処理手段であ
り、シスステムコントローラ66からのコマンドに従っ
て画像信号を処理する。
は、輝度信号(Y信号)及び色差信号(Cr,Cb 信号)
に変換されるとともに、ガンマ補正等の所定の処理が施
された後、メモリ60に格納される。撮影画像を表示出
力する場合、メモリ60から画像データが読み出され、
表示用の所定方式の信号(例えば、NTSC方式のカラ
ー複合映像信号)に変換された後、LCDインターフェ
ース68を介して液晶ディスプレイ(LCD)70に出
力される。こうして、当該画像データの画像内容が液晶
ディスプレイ70に表示される。
てメモリ60内の画像データが定期的に書き換えられ、
その画像データから生成される映像信号が液晶ディスプ
レイ70に供給されることにより、CCD54が撮像す
るリアルタイム画像(ムービー画像)が液晶ディスプレ
イ70に表示される。
イッチ、モード切換スイッチ、十字ボタンその他の各種
操作スイッチを含むブロックである。システムコントロ
ーラ66は、カメラ50の制御部でありCPU及びその
周辺回路を含む。システムコントローラ66は、操作部
72から受入する入力信号に基づき、対応する回路の動
作を制御するとともに、液晶ディスプレイ70における
表示の制御、ストロボ発光制御、オートフォーカス(A
F)制御、自動露出(AE)制御、データ通信制御、及
び記録処理の制御など撮影動作の制御を行う。
ボタンの「半押し」操作に応動して取り込んだ画像デー
タから焦点評価演算やAE演算などの各種演算を行い、
その演算結果に基づいてレンズ駆動部(不図示)を制御
して撮影レンズ52を合焦位置に移動させる一方、絞り
駆動部(不図示)を制御するとともに、CCD54の電
荷蓄積時間を制御する。
と、撮影開始指示(レリーズON)信号が発せられる。
システムコントローラ66は、レリーズON信号の受け
付けに応動して記録用の画像データの取り込みを開始す
るとともに、圧縮伸長回路74にコマンドを送る。これ
により圧縮伸長回路74は、メモリ60に保持されてい
る画像データをJPEGその他の所定の形式に従って圧
縮する。
ンターフェース76を介してメモリカード78記録され
る。記録媒体としては、スマートメディア、PCカー
ド、コンパクトフラッシュ(登録商標)、磁気ディス
ク、光ディスク、光磁気ディスク、メモリスティックな
ど種々の形態を適用できる。使用される媒体に応じた信
号処理手段とインターフェースが適用される。異種、同
種の記録メディアを問わず、複数の媒体を装着可能な構
成にしてもよい。また、画像を保存する手段は、リムー
バブルメディアに限らず、カメラ50に内蔵された記録
媒体(内蔵メモリ)であってもよい。内蔵メモリに画像
を保存する態様の場合、データをパソコン等の外部機器
に転送するための通信用インターフェースが設けられ
る。
画像データが読み出され、読み出された画像データは、
圧縮伸長回路74によって伸長処理された後、LCDイ
ンターフェース68を介して液晶ディスプレイ70に再
生出力される。
おける動作モード毎のデータの流れを説明する。図5
は、ムービーモード(リアルタイム画像表示モード)に
おけるデータの流れを示している。ムービーモードで
は、CCD54から出力された画像信号はA/D変換器
56によってデジタル信号に変換され、このA/D変換
出力がメモリコントローラ58を介してメモリ60に記
憶される(符号)。
コントローラ58を介して読み出され、信号処理部64
へ送られる(符号)。信号処理部64は、読み込んだ
画像データを基にYC変換処理、その他所定の信号処理
を施す。所定の信号処理を経たデータは、メモリコント
ローラ58を介してメモリ60に書き戻される(符号
)。こうして、メモリ60に格納された画像データ
は、メモリコントローラ58を介して読み出され、LC
Dインターフェース68に送られる(符号)。そし
て、表示用の映像信号に変換された後、液晶ディスプレ
イ70に供給される。
は、A/D変換器56からのデータ取り込み>信号処
理部64へのデータ転送,信号処理部64からメモリ
60へのデータ転送>LCDインターフェース68へ
のデータ転送の順に設定されている。なお、とは
優劣無しとする。
けるデータの流れを示している。取り込みモードでは、
CCD54から出力された画像信号はA/D変換器56
によってデジタル信号に変換され、このA/D変換出力
がメモリコントローラ58を介してメモリ60に記憶さ
れる(符号)。メモリ60に記憶されたデータは、メ
モリコントローラ58を介して読み出され、信号処理部
64へ送られる(符号)。信号処理部64は、読み込
んだ画像データを基にYC変換処理その他所定の信号処
理を施す。所定の信号処理を経たデータは、メモリコン
トローラ58を介してメモリ60に書き戻される(符号
)。
ータは、メモリコントローラ58を介して読み出され、
圧縮伸長回路74へ送られる(符号)。圧縮伸長回路
74において圧縮された画像データは、メモリコントロ
ーラ58を介して再びメモリ60に書き込まれる(符号
)。その後、圧縮データは、メモリコントローラ58
を介してメモリ60から読み出され、メモリカードイン
ターフェース76に送られる(符号)。そして、メモ
リカードインターフェース76を介して圧縮画像データ
がメモリカード78に書き込まれる。
は、A/D変換器56からのデータ取り込み>信号処
理部64へのデータ転送,信号処理部64からメモリ
60へのデータ転送>圧縮伸長回路74へのデータ転
送,圧縮伸長回路74からメモリ60へのデータ転送
>メモリカードインターフェース76へのデータ転送
の順に設定されている。なお、とは優劣が無く、
とも優劣は無いものとする。
示している。再生モードでは、メモリカード78に記録
されている画像データがメモリカードインターフェース
76を介して読み出される。この読み出されたデータ
(圧縮データ)は、メモリコントローラ58を介してメ
モリ60に格納される(符号)。次いで、メモリコン
トローラ58は、メモリ60内の圧縮データを読み出
し、これを圧縮伸長回路74に転送する(符号)。圧
縮伸長回路74で伸長処理された画像データはメモリコ
ントローラ58を介してメモリ60に送られる(符号
)。
は、メモリコントローラ58を介して信号処理部64へ
送られる(符号)。信号処理部64は、読み込んだ画
像データを基にYC変換処理、その他所定の信号処理を
施す。所定の信号処理を経たデータは、メモリコントロ
ーラ58を介してメモリ60に書き戻される(符号
)。こうして、メモリ60に格納された画像データ
は、メモリコントローラ58を介して読み出され、LC
Dインターフェース68に送られる(符号)。そし
て、表示用の映像信号に変換された後、液晶ディスプレ
イ70に供給される。
は、カードインターフェース取り込み>圧縮伸長回路
74へのデータ転送,圧縮伸長回路74からメモリ6
0へのデータ転送>信号処理部64へのデータ転送
,信号処理部64からメモリ60へのデータ転送>
LCDインターフェース68へのデータ転送の順に設
定されている。なお、とは優劣が無く、とも優
劣は無いものとする。
0の各動作モードによってDMA優先順位の設定が変更
される。この優先順位の変更と連動してDMA要求間隔
の設定も変更される。図8はDMA要求間隔設定を自動
的に切り換える処理のフローチャートである。
プS100)、まず、A/D変換出力のデータを取り込
むか否かの判定を行う(ステップS110)。ステップ
S110においてYES判定を得た場合には、ステップ
S112に進み、LCD表示を行うか否かを判定する。
ステップS112において、LCD表示を行うとの判定
(YES判定)を得た場合はムービーモードであるた
め、ステップS114に進む。ステップS114ではム
ービーモード用のDMA要求間隔設定を選択し、設定パ
ラメータに「1」をセットする。パラメータ値=1に定
義付けられているムービーモード用のDMA要求間隔の
設定をセットしてから、DMA起動処理を行う(ステッ
プS120)。
た場合は静止画取り込みモードであり、ステップS11
6に進む。ステップS116では、取り込みモード用の
DMA要求間隔設定を選択し、設定パラメータに「2」
をセットする。そして、パラメータ値=2に定義付けら
れている取り込みモード用のDMA要求間隔の設定をセ
ットしてから、DMA起動処理を行う(ステップS12
0)。
判定を得た場合は、再生モードであり、この場合はステ
ップS118に進む。ステップS118では、再生モー
ド用のDMA要求間隔設定を選択し、設定パラメータに
「3」をセットする。そして、パラメータ値=3に定義
付けられている再生モード用のDMA要求間隔の設定を
セットしてから、DMA起動処理を行う(ステップS1
22)。
てDMA要求間隔の設定を切り換えてからDMA起動を
行い(ステップS120)、本処理を終了する(ステッ
プS122)。
る連写時の動作について説明する。図9(a)には、画
像を1枚だけ記録する通常の撮影(単写)の場合のシー
ケンス図が示され、図9(b)には、比較のため、従来
の方式による連写動作のシーケンス図が示されている。
は、主として、A/D取り込み処理→YC信号処理→圧
縮処理→メモリカード記録処理の順に行われる。処理の
優先順位は、A/D取り込み処理(優先順位1)>YC
信号処理(優先順位2)>圧縮処理(優先順位3)>メ
モリカード記録処理(優先順位4)の順に設定されてい
る。
連写を行うとDMA要求は優先順位のみで判断されるた
め、図9(b)に示すように優先順位の高いA/D取り
込み処理が連続して行われる(、、)。カメラに
搭載されているメモリの容量により連写可能な画像数は
制限されており、同図の例では、3コマの連写が可能で
あるものとする。3コマ分のA/D取り込み(、、
)によって、メモリ内に3コマ分の画像が格納される
と、次に、当該3コマ分のYC処理が行われる。その
後、3コマ分の圧縮処理が行われてから、順次、メモリ
カード78に書き込まれる。優先順位の高いモジュール
の処理が終わらなければ、次の処理に進めないため、処
理時間が長くなり、効率的でない。
50における連写時のシーケンス例(その1)が示され
ている。DMA要求間隔を一定に設定した場合、同図に
示すようなシーケンスを実現できる。すなわち、第1コ
マ目のA/D取り込みを行うと、DMA要求間隔設定時
間の期間中は次のA/D取り込み処理を要求できないた
め、当該撮影コマについてYC処理→圧縮処理→メモリ
カード記録を実施する。メモリカード78への書き込み
処理が開始され、メモリ60に空きが生じるタイミング
でA/D取り込み処理のDMA要求間隔設定時間が終了
し、次コマのA/D取り込み処理が開始される()。
2コマ目の画像についてYC処理→圧縮処理→メモリカ
ード記録を実施する。メモリカード78への書き込み
(記録)処理が開始され、メモリ60に空きが生じるタ
イミングでA/D取り込み処理のDMA要求間隔設定時
間が終了し、さらに次のコマのA/D取り込み処理が開
始される()。こうして、順次、撮影が行われ、画像
データがメモリカード78に記録されていく(→→
…)。
いモジュールの処理も進ませることができ、前コマの信
号処理が進んでメモリ60に空きができるタイミングで
次コマの取り込みが開始されるようなシーケンスを実現
できるため、メモリ60の容量によって連写可能な画像
数が制限されない。したがって、メモリカード78の記
録容量が無くなるまで連写が可能である。
50における連写時のシーケンス例(その2)が示され
ている。同図に示した例は、連写間隔を信号処理の状態
に応じて可変にした場合のシーケンス図である。すなわ
ち、第1コマ目のA/D取り込みを行うと()、続け
て当該撮影コマについてYC処理を実施する。このYC
処理が終了したら、第2コマ目のA/D取り込みを許可
し、A/D取り込み終了後には、第1コマ目の圧縮処理
→メモリカード記録処理を行う。メモリカード記録処理
中にデータバス10が空くタイミングで第2コマ目のY
C信号処理が開始され、このYC処理終了後に、第3コ
マ目のA/D取り込み処理が行われる()。
ら、第2コマ目の圧縮処理→メモリカード記録処理を行
う。そして、このメモリカード記録処理中にデータバス
10が空くタイミングで第3コマ目のYC信号処理が開
始され、このYC処理終了後に、第4コマ目のA/D取
り込み処理が行われる()。
順次、撮影が行われ、画像データがメモリカードに記録
されていく(→…)。
ば、信号処理の進捗状況に応じてDMA要求間隔の設定
が自動的に変更されるため、第1コマ目と第2コマ目の
撮影間隔、第2コマ目と第3コマ目の撮影間隔、第3コ
マ目と第44コマ目の撮影間隔は、それぞれ異なる時間
間隔となっている。また、優先順位の低い信号処理を進
めながら、適宜のタイミングで画像の取り込みを実施す
ることが可能であり、メモリ60の容量によって連写可
能な画像数が制限されない。したがって、メモリカード
78の記録容量が無くなるまで連写が可能である。
示す。図9で説明した従来の方式では、メモリ内に1枚
目、2枚目、3枚目の各画像を全て取り込んだ後に、そ
れぞれ信号処理を進めるため、メモリの容量により連写
可能枚数に制限が設けられる。これに対し、図10及び
図11で説明した方式では、1枚目、2枚目、3枚目の
各画像の取り込みタイミングが分散され、YC処理や圧
縮処理などの優先順位の低い処理も進めることができ
る。このため、1枚目の処理が完了した段階でメモリ6
0に空き領域が発生し、当該空き領域に4枚目の画像を
取り込むことができる。
に、メモリ60内に画像を取り込み続けることができ、
メモリカード78の記録容量が無くなるまで連写が可能
である。
数のモジュールでデータバスを共有するシステムにおい
て、DMA転送を行うモジュールのDMA要求間隔(D
MA要求に対する許可を得た後、次のDMA要求を行う
までの待ち時間)を適宜設定できるようにしたので、D
MA要求が時間的に分散され、優先順位の低いモジュー
ルもある程度の割合でデータバスを使用できる。これに
より、バスレートを効率的に使用でき、システム全体の
性能向上を図ることができる。
すブロック図
を示すタイミングチャート
ータバスの使用例を示すタイミングチャート
ブロック図
データの流れを示すブロック図
おけるデータの流れを示すブロック図
タの流れを示すブロック図
のフローチャート
図9(b)は従来の方式による連写動作のシーケンス図
時のシーケンス例(その1)を示すシーケンス図
時のシーケンス例(その2)を示すシーケンス図
12…DMAコントローラ、20…CPU、30…メモ
リコントローラ、32…メモリ、40…外部デバイスコ
ントローラ、50…カメラ、54…CCD、56…A/
D変換器、58…メモリコントローラ、60…メモリ、
62…データバス、64…信号処理部、66…システム
コントローラ、70…液晶ディスプレイ、74…圧縮伸
長回路、76…メモリカードインターフェース、78…
メモリカード
Claims (5)
- 【請求項1】 DMA要求を行う複数のモジュールが共
通のデータバスを使用するシステムのバス制御方法であ
って、該方法は、 各モジュールから出されるDMA要求をDMAコントロ
ーラが調停し、DMA要求が競合した場合には、優先順
位の高いモジュールのDMA要求に対してDMA転送の
許可を与え、 当該許可を得たモジュールが前記データバスを使用して
DMA転送を行う制御を基本とする一方で、 DMA要求に対する許可が下りたモジュールが次にDM
A要求を行うことができるまでの待ち時間を示すDMA
要求間隔を設定し、 前記DMA要求間隔の時間が経過するまで当該モジュー
ルからのDMA要求を禁止することにより、優先順位の
低い他のモジュールにも前記データバスの使用機会を提
供することを特徴とするバス制御方法。 - 【請求項2】 DMA要求を行う複数のモジュールと、
前記複数のモジュールが接続されている共通のデータバ
スと、各モジュールから出されるDMA要求を調停し、
DMA転送可能なモジュールに対して前記データバスを
使用してDMA転送を行う許可を与え、当該許可を得た
モジュールによるDMA転送の実施を制御するDMAコ
ントローラと、を備えたバス制御装置であって、該装置
は、 DMA要求が競合した場合には、前記DMAコントロー
ラが、優先順位の高いモジュールのDMA要求に対して
DMA転送の許可を与える制御を行う一方、 前記モジュールは、DMA要求が許可された後、次のD
MA要求を行うことができるまでの待ち時間を示すDM
A要求間隔を設定するDMA要求間隔設定手段を備えて
いることを特徴とするバス制御装置。 - 【請求項3】 前記DMA要求間隔の設定は変更可能で
あり、モジュールの数、優先順位、及びシステムの動作
シーケンスを考慮して、適切な値に設定されることを特
徴とする請求項2に記載のバス制御装置。 - 【請求項4】 請求項2に記載のバス制御装置は、当該
バス制御装置が搭載されている機器の動作モードに応じ
て前記DMA要求間隔の設定を自動的に切り換える設定
切換手段を具備していることを特徴とするバス制御装
置。 - 【請求項5】 請求項2に記載のバス制御装置を搭載し
たデジタルカメラであって、該デジタルカメラは、 光学像を電気信号に変換する撮像手段と、 前記撮像手段から得られた画像信号をデジタル信号に変
換するA/D変換手段と、 前記A/D変換手段から出力された画像信号を基に所定
の信号形式に変換する信号処理手段と、 前記DMAコントローラの制御に従って画像信号を一時
的に記憶するメモリと、 前記信号処理手段で得た画像信号を圧縮する圧縮処理手
段と、 前記圧縮された画像信号を記録媒体に記録する記録手段
と、 を備え、 優先順位の高い方から、前記A/D変換手段を介して取
得される画像信号の取り込み処理、前記信号処理手段に
おける信号処理、前記圧縮処理手段における圧縮処理、
及び前記記録手段による記録処理の順に優先順位が定め
られ、 連写モード時は、前記各処理を行うために必要なDMA
要求間隔を設定し、優先順位の低い処理を進めながら、
画像の取り込みタイミングを分散させ、前記メモリの容
量による連写枚数の制限を受けることなく連写が可能で
あることを特徴とするデジタルカメラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001153787A JP4284458B2 (ja) | 2001-05-23 | 2001-05-23 | デジタルカメラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001153787A JP4284458B2 (ja) | 2001-05-23 | 2001-05-23 | デジタルカメラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002351815A true JP2002351815A (ja) | 2002-12-06 |
JP4284458B2 JP4284458B2 (ja) | 2009-06-24 |
Family
ID=18998248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001153787A Expired - Fee Related JP4284458B2 (ja) | 2001-05-23 | 2001-05-23 | デジタルカメラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4284458B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009098729A (ja) * | 2007-10-12 | 2009-05-07 | Ricoh Co Ltd | 調停装置、調停方法及びプログラム |
KR100902506B1 (ko) | 2007-01-31 | 2009-06-15 | 삼성전자주식회사 | 잔존 데이터 전송량에 기초하여 직접 메모리 액세스하는방법 및 이를 이용한 직접 메모리 액세스 제어 장치 |
JP2010028428A (ja) * | 2008-07-18 | 2010-02-04 | Kyocera Mita Corp | 画像処理装置 |
JP2011123839A (ja) * | 2009-12-14 | 2011-06-23 | Fuji Xerox Co Ltd | 調停装置、画像処理装置、及び画像形成システム |
JP2012104160A (ja) * | 2012-02-17 | 2012-05-31 | Ricoh Co Ltd | 調停装置、画像形成装置、調停方法及びプログラム |
JP2012247935A (ja) * | 2011-05-26 | 2012-12-13 | Kyocera Document Solutions Inc | Dma制御装置及びこれを含む画像形成装置 |
-
2001
- 2001-05-23 JP JP2001153787A patent/JP4284458B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902506B1 (ko) | 2007-01-31 | 2009-06-15 | 삼성전자주식회사 | 잔존 데이터 전송량에 기초하여 직접 메모리 액세스하는방법 및 이를 이용한 직접 메모리 액세스 제어 장치 |
JP2009098729A (ja) * | 2007-10-12 | 2009-05-07 | Ricoh Co Ltd | 調停装置、調停方法及びプログラム |
JP2010028428A (ja) * | 2008-07-18 | 2010-02-04 | Kyocera Mita Corp | 画像処理装置 |
JP2011123839A (ja) * | 2009-12-14 | 2011-06-23 | Fuji Xerox Co Ltd | 調停装置、画像処理装置、及び画像形成システム |
JP2012247935A (ja) * | 2011-05-26 | 2012-12-13 | Kyocera Document Solutions Inc | Dma制御装置及びこれを含む画像形成装置 |
JP2012104160A (ja) * | 2012-02-17 | 2012-05-31 | Ricoh Co Ltd | 調停装置、画像形成装置、調停方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4284458B2 (ja) | 2009-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3750462B2 (ja) | デジタルカメラおよび記録媒体 | |
US7573504B2 (en) | Image recording apparatus, image recording method, and image compressing apparatus processing moving or still images | |
US5581311A (en) | Image storage system for a digital still camera | |
US7385634B2 (en) | Image pickup apparatus adapted to carry out parallel operations and control method | |
JP2001177793A (ja) | デジタルカメラおよび画像記録システム | |
JP2003189165A (ja) | デジタルカメラ | |
US7365777B2 (en) | Digital camera | |
TWI317602B (en) | Digital camera, memory medium stored with action frequency set program, and image processing device | |
JP4328906B2 (ja) | バス制御方法及び装置並びにデジタルカメラ | |
US20110193988A1 (en) | Semiconductor device and semiconductor integrated circuit | |
JP2011041233A (ja) | 画像処理装置及び方法 | |
JP4284458B2 (ja) | デジタルカメラ | |
JP3806698B2 (ja) | 電子カメラ | |
JP2013211724A (ja) | 撮像装置 | |
JP2004312433A (ja) | 画像処理システム | |
JP2005051340A (ja) | カメラをリモート制御するカメラ | |
JP6447595B2 (ja) | 制御装置、処理実行装置、制御方法、処理実行方法及び制御システム | |
JPH0690423A (ja) | 電子スチル・カメラ及び画像記録の管理方法 | |
JPH1042244A (ja) | 画像処理装置 | |
JP2002199328A (ja) | 撮像装置、撮像方法、記憶媒体および集積回路 | |
EP1047261A2 (en) | Image buffer with multiple access modes | |
JP2004328037A (ja) | 撮像及び画像記録装置 | |
JP2001223920A (ja) | 撮像装置及び表示装置 | |
JP2005268864A (ja) | デジタルカメラ | |
JP2001024924A (ja) | 撮像システム及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |