JP2002344106A - Board with built-in circuit components and its manufacturing method - Google Patents
Board with built-in circuit components and its manufacturing methodInfo
- Publication number
- JP2002344106A JP2002344106A JP2001146930A JP2001146930A JP2002344106A JP 2002344106 A JP2002344106 A JP 2002344106A JP 2001146930 A JP2001146930 A JP 2001146930A JP 2001146930 A JP2001146930 A JP 2001146930A JP 2002344106 A JP2002344106 A JP 2002344106A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- dielectric layer
- circuit component
- component built
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、回路部品が誘電体
層の内部に配置された回路部品内蔵基板、及びその製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit component built-in substrate in which circuit components are arranged inside a dielectric layer, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年の電子機器の高性能化・小型化の流
れの中で、回路部品の高密度化、高機能化が一層求めら
れている。しかし、部品が高密度に実装されることによ
り、パワー・エレクトロニクスや高周波機器の分野で、
ＥＭＩ（電磁波障害）という問題が生じてきている。Ｅ
ＭＩの対策として、コンデンサやインダクタによって構
成されるＥＭＩフィルタの様なノイズ対策部品を用いる
方法がある。2. Description of the Related Art In recent years, with the trend toward higher performance and smaller size of electronic equipment, higher density and higher function of circuit parts are more demanded. However, due to the high density of components mounted in the field of power electronics and high frequency equipment,
The problem of EMI (electromagnetic interference) has arisen. E
As a countermeasure against MI, there is a method using a noise countermeasure component such as an EMI filter configured by a capacitor and an inductor.
【０００３】また、回路部品を高密度に実装する方法と
して、回路部品を電気絶縁層内部に形成する提案が多く
なされており、磁性体層や誘電体層を積層することで、
インダクタやコンデンサを形成している。As a method of mounting circuit components at high density, many proposals have been made to form circuit components inside an electric insulating layer, and by laminating a magnetic layer or a dielectric layer,
They form inductors and capacitors.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、ＥＭＩ
フィルタのような回路部品を形成するためには、静電容
量やインダクタンスなどの回路定数を大きくする必要が
ある。そのために、インダクタの形成には磁性体層を、
コンデンサの形成には誘電体層を、それぞれ用いる必要
がある。ところが、これらを一体化して作製すると、異
種材料の積層に伴う破壊やそり、基板が厚くなる等の問
題があった。SUMMARY OF THE INVENTION However, EMI
In order to form a circuit component such as a filter, it is necessary to increase circuit constants such as capacitance and inductance. Therefore, a magnetic layer is used for forming the inductor,
It is necessary to use a dielectric layer for forming a capacitor. However, when these are integrated and manufactured, there are problems such as destruction and warpage due to lamination of different kinds of materials, and a thick substrate.
【０００５】本発明は、回路定数が大きく、薄く、積層
構造に適した回路部品内蔵基板とその製造方法を提供す
ることを目的とする。An object of the present invention is to provide a circuit component built-in substrate having a large circuit constant, a small thickness, and suitable for a laminated structure, and a method for manufacturing the same.
【０００６】[0006]
【課題を解決するための手段】本発明は上記の目的を達
成するために以下の構成とする。The present invention has the following configuration to achieve the above object.
【０００７】本発明の第１の回路部品内蔵基板は、誘電
体層と、少なくともコイルパターン及びコンデンサ電極
が形成されるように、前記誘電体層の少なくとも片面に
所定パターンで配置された導電性材料と、前記導電性材
料によって形成されたコイルパターンの近傍であって、
前記誘電体層内に配置された磁性体とを備えることを特
徴とする。誘電体層の表面にコイルパターンを形成し、
その近傍の誘電体層内に磁性体を配置することにより、
インダクタのＬ値（インダクタンス）を向上できる。ま
た、誘電体層を誘電率の高い材料で構成することで、大
容量のコンデンサを形成できる。これらにより、異種材
料の積層をすることなく、高機能のインダクタとコンデ
ンサとが共通する誘電体層の表面上に形成された、高機
能で薄型の回路部品内蔵基板を提供できる。According to a first aspect of the present invention, there is provided a circuit component built-in substrate, comprising a dielectric layer and a conductive material arranged in a predetermined pattern on at least one surface of the dielectric layer so as to form at least a coil pattern and a capacitor electrode. And near the coil pattern formed by the conductive material,
A magnetic material disposed in the dielectric layer. Form a coil pattern on the surface of the dielectric layer,
By arranging the magnetic material in the dielectric layer near it,
The L value (inductance) of the inductor can be improved. In addition, a large-capacity capacitor can be formed by forming the dielectric layer with a material having a high dielectric constant. Thus, it is possible to provide a high-performance and thin circuit-component-embedded substrate in which a high-performance inductor and a capacitor are formed on the surface of a common dielectric layer without laminating different materials.
【０００８】上記の第１の回路部品内蔵基板において、
前記導電性材料が前記誘電体層の両面に配置されてお
り、前記両面の導電性材料の間を電気的に接続するビア
を更に有することが好ましい。これにより、コイルのタ
ーン数を増加させることができＬ値の向上が図れる。ま
た、複雑な配線パターンの形成が容易になり、高密度化
にも対応できる。In the above-mentioned first circuit component built-in substrate,
It is preferable that the conductive material is disposed on both surfaces of the dielectric layer, and further includes a via for electrically connecting the conductive material on the both surfaces. Thereby, the number of turns of the coil can be increased, and the L value can be improved. Further, formation of a complicated wiring pattern becomes easy, and it is possible to cope with high density.
【０００９】本発明の第２の回路部品内蔵基板は、誘電
体層と、少なくともコイルパターン及びコンデンサ電極
が形成されるように、前記誘電体層の少なくとも片面に
所定パターンで配置された導電性材料と、前記導電性材
料によって形成されたコイルパターンの近傍であって、
前記誘電体層内に配置された磁性体と、前記誘電体層の
少なくとも片面に積層された絶縁層と、前記絶縁層の少
なくとも片面に形成された配線パターンと、前記誘電体
層上の前記導電性材料と前記絶縁層上の前記配線パター
ンとの間を電気的に接続するように、前記誘電体層及び
／又は前記絶縁層に形成されたビアとを備えることを特
徴とする。これにより、既存の配線板に、異種材料の積
層をすることなく、高機能のインダクタとコンデンサと
を付加することができ、高機能で薄型の回路部品内蔵基
板を提供できる。A second circuit component built-in substrate according to the present invention is characterized in that a dielectric layer and a conductive material arranged in a predetermined pattern on at least one surface of the dielectric layer so that at least a coil pattern and a capacitor electrode are formed. And near the coil pattern formed by the conductive material,
A magnetic body disposed in the dielectric layer, an insulating layer laminated on at least one side of the dielectric layer, a wiring pattern formed on at least one side of the insulating layer, and the conductive layer on the dielectric layer. A via formed in the dielectric layer and / or the insulating layer so as to electrically connect the conductive material and the wiring pattern on the insulating layer. Accordingly, a high-performance inductor and capacitor can be added to the existing wiring board without laminating different kinds of materials, and a high-performance and thin circuit component built-in substrate can be provided.
【００１０】上記本発明の回路部品内蔵基板において、
前記誘電体層が前記導電性材料を挟んで２層以上連続し
て積層されており、前記誘電体層を挟む前記導電性材料
による複数の前記コイルパターンの間を電気的に接続す
る第１のビアと、前記誘電体層を挟む前記導電性材料に
よる複数の前記コンデンサ電極の間を電気的に接続する
第２のビアとを更に有することが好ましい。第１のビア
により、コイルを多層化することができ、コイルのター
ン数が増大して、インダクタのＬ値を増大できる。ま
た、第２のビアにより、コンデンサを多層化することが
でき、コンデンサの容量値を増大できる。その結果、イ
ンダクタ及びコンデンサの特性が向上した回路部品内蔵
基板を提供できる。[0010] In the circuit component built-in board of the present invention,
A first layer in which two or more layers of the dielectric layer are continuously stacked with the conductive material interposed therebetween, and a plurality of coil patterns of the conductive material sandwiching the dielectric layer are electrically connected; It is preferable to further include a via and a second via electrically connecting the plurality of capacitor electrodes made of the conductive material with the dielectric layer interposed therebetween. With the first via, the coil can be multilayered, the number of turns of the coil can be increased, and the L value of the inductor can be increased. In addition, the second via allows the capacitor to be multilayered, and can increase the capacitance value of the capacitor. As a result, it is possible to provide a circuit component built-in substrate having improved characteristics of the inductor and the capacitor.
【００１１】上記本発明の回路部品内蔵基板において、
前記導電性材料が、更に配線パターンを形成するように
配置されていても良い。これにより、所望する回路を、
コイルパターンやコンデンサ電極の形成時に併せて形成
することができる。In the circuit component built-in board of the present invention,
The conductive material may be further arranged to form a wiring pattern. Thereby, the desired circuit can be
It can be formed simultaneously with the formation of the coil pattern and the capacitor electrode.
【００１２】また、上記本発明の回路部品内蔵基板にお
いて、前記磁性体を前記コイルパターンの内側に配置す
ることができる。磁性体を磁束の通るコイルの内側に配
置することにより、インダクタの特性を効率よく向上で
きる。Further, in the circuit component built-in board of the present invention, the magnetic body can be arranged inside the coil pattern. By arranging the magnetic material inside the coil through which the magnetic flux passes, the characteristics of the inductor can be efficiently improved.
【００１３】あるいは、前記磁性体を前記コイルパター
ンの内側及び外側に配置することもできる。これによ
り、磁性体が作る磁気回路がほぼ閉回路となり、インダ
クタの特性を効率よく向上できる。Alternatively, the magnetic material can be arranged inside and outside the coil pattern. As a result, the magnetic circuit formed by the magnetic material becomes a substantially closed circuit, and the characteristics of the inductor can be efficiently improved.
【００１４】上記本発明の回路部品内蔵基板において、
前記磁性体は、前記誘電体層に埋め込むことにより配置
された固体の磁性体であることが好ましい。これによ
り、高い透磁率を有する固体の磁性体を使用でき、イン
ダクタのＬ値を向上できる。In the circuit component built-in board of the present invention,
Preferably, the magnetic body is a solid magnetic body arranged by being embedded in the dielectric layer. Thereby, a solid magnetic material having a high magnetic permeability can be used, and the L value of the inductor can be improved.
【００１５】あるいは、前記磁性体は、磁性体粉末と樹
脂との混合物から構成しても良い。磁性体粉末を適切に
選択することにより、インダクタの直流重畳特性や高周
波特性等を変化させることができ、用途に応じたインダ
クタの最適設計が容易になる。Alternatively, the magnetic material may be composed of a mixture of a magnetic material powder and a resin. By appropriately selecting the magnetic powder, the DC superimposition characteristics and high frequency characteristics of the inductor can be changed, and the optimum design of the inductor according to the application can be facilitated.
【００１６】この場合において、前記磁性体粉末が軟磁
性体であることが好ましい。これにより、磁界が印加さ
れても磁化されにくい磁性体を構成できる。In this case, it is preferable that the magnetic substance powder is a soft magnetic substance. This makes it possible to form a magnetic body that is hardly magnetized even when a magnetic field is applied.
【００１７】上記本発明の回路部品内蔵基板において、
前記誘電体層は、樹脂、セラミック、及びフィラーと樹
脂とを含む混合物の少なくとも一つからなることが好ま
しい。誘電体層材料として、高い誘電率とＱとを持つセ
ラミックを用いた場合、高性能のコンデンサを形成する
ことができる。樹脂を用いた場合、成形や加工が容易と
なる。フィラーと樹脂の混合物を用いた場合、高い誘電
率とＱを持つセラミックの特性と、成形性・加工性が良
好な樹脂の特性のとの両方の特徴を利用することができ
る。In the circuit component built-in board of the present invention,
The dielectric layer is preferably made of at least one of a resin, a ceramic, and a mixture containing a filler and a resin. When a ceramic having a high dielectric constant and Q is used as the dielectric layer material, a high-performance capacitor can be formed. When resin is used, molding and processing become easy. When a mixture of a filler and a resin is used, both the characteristics of a ceramic having a high dielectric constant and Q and the characteristics of a resin having good moldability and workability can be used.
【００１８】この場合において、前記樹脂が、エポキシ
樹脂、フェノール樹脂、フッ素樹脂、シアネート樹脂、
ＰＰＯ樹脂（ポリフェニレンオキサイド）、及びＰＰＥ
樹脂（ポリフェニレンエーテル）から選ばれた少なくと
も一つの樹脂を含むことが好ましい。これにより、耐熱
性や電気絶縁性、高周波特性などを向上させることがで
きる。In this case, the resin is an epoxy resin, a phenol resin, a fluororesin, a cyanate resin,
PPO resin (polyphenylene oxide) and PPE
It is preferable to include at least one resin selected from resins (polyphenylene ether). Thereby, heat resistance, electrical insulation, high frequency characteristics, and the like can be improved.
【００１９】また、前記フィラーが、鉛系セラミック又
はチタン酸バリウム系セラミックを含むことが好まし
い。これにより、鉛系セラミックやチタン酸バリウム系
セラミックの高い誘電率とＱを利用でき、高機能なコン
デンサを作製できる。Preferably, the filler contains a lead-based ceramic or a barium titanate-based ceramic. Thereby, the high dielectric constant and Q of the lead-based ceramic and the barium titanate-based ceramic can be used, and a high-performance capacitor can be manufactured.
【００２０】上記本発明の回路部品内蔵基板において、
前記導電性材料が、金属箔、リードフレーム、及び導電
性樹脂組成物の少なくとも一つからなることが好まし
い。これにより、微細かつ低電気抵抗で所望するパター
ンを容易に形成できる。In the circuit component built-in board of the present invention,
It is preferable that the conductive material comprises at least one of a metal foil, a lead frame, and a conductive resin composition. This makes it possible to easily form a desired pattern with fine and low electrical resistance.
【００２１】上記本発明の回路部品内蔵基板において、
前記絶縁層が、樹脂、セラミック、及びフィラーと樹脂
とを含む混合物の少なくとも一つからなることが好まし
い。絶縁層材料として、高い誘電率とＱを持つセラミッ
クを用いた場合、高性能のコンデンサを形成することが
できる。樹脂を用いた場合、成形や加工が容易となる。
フィラーと樹脂の混合物を用いた場合、高い誘電率とＱ
を持つセラミックの特性と、成形性・加工性が良好な樹
脂の特性との両方の特徴を利用することができる。In the circuit component built-in board of the present invention,
The insulating layer is preferably made of at least one of a resin, a ceramic, and a mixture containing a filler and a resin. When a ceramic having a high dielectric constant and Q is used as the insulating layer material, a high-performance capacitor can be formed. When resin is used, molding and processing become easy.
When a mixture of filler and resin is used, high dielectric constant and Q
Both characteristics of a ceramic having the above characteristics and characteristics of a resin having good moldability and workability can be utilized.
【００２２】この場合において、前記樹脂が、エポキシ
樹脂、フェノール樹脂、フッ素樹脂、シアネート樹脂、
ＰＰＯ樹脂、及びＰＰＥ樹脂から選ばれた少なくとも一
つの樹脂を含むことが好ましい。これにより、耐熱性、
電気絶縁性、高周波特性などを向上させることができ
る。In this case, the resin is an epoxy resin, a phenol resin, a fluororesin, a cyanate resin,
It is preferable to include at least one resin selected from a PPO resin and a PPE resin. Due to this, heat resistance,
Electrical insulation, high frequency characteristics, and the like can be improved.
【００２３】また、前記フィラーが、アルミナ、マグネ
シア、窒化ホウ素、窒化アルミ、窒化珪素、フッ素系樹
脂、及びシリカから選ばれた少なくとも一つを含むこと
が好ましい。これにより、放熱性に優れた絶縁層（電気
絶縁性基板）が得られる。また、フィラーとしてアルミ
ナを用いた場合は、低コスト化が図れる。フィラーとし
てマグネシアを用いた場合は、絶縁層の線膨張係数を大
きくすることができる。また、フィラーとして窒化ホウ
素、窒化アルミ、窒化珪素を用いた場合は、絶縁層の線
膨張係数を小さくすることができる。また、フィラーと
してシリカ、フッ素系樹脂（例えば「テフロン」（登録
商標））を用いた場合は、絶縁層の誘電率を小さくする
ことができる。It is preferable that the filler contains at least one selected from alumina, magnesia, boron nitride, aluminum nitride, silicon nitride, fluororesin, and silica. Thereby, an insulating layer (electrically insulating substrate) having excellent heat dissipation properties can be obtained. Also, when alumina is used as the filler, cost reduction can be achieved. When magnesia is used as the filler, the coefficient of linear expansion of the insulating layer can be increased. When boron nitride, aluminum nitride, or silicon nitride is used as the filler, the coefficient of linear expansion of the insulating layer can be reduced. When silica or a fluorine-based resin (for example, “Teflon” (registered trademark)) is used as the filler, the dielectric constant of the insulating layer can be reduced.
【００２４】次に、本発明の回路部品内蔵基板の第１の
製造方法は、誘電体層の少なくとも片面に、少なくとも
コイルパターン及びコンデンサ電極が形成されるように
所定パターンに導電性材料を配置する工程と、前記誘電
体層内であって、前記コイルパターンの近傍に、磁性体
を配置する工程と、前記誘電体層を成形する工程とを備
えることを特徴とする。これにより、本発明の上記第１
の回路部品内蔵基板を製造することができる。Next, in a first method of manufacturing a circuit component built-in board according to the present invention, a conductive material is arranged on at least one surface of a dielectric layer in a predetermined pattern such that at least a coil pattern and a capacitor electrode are formed. A step of arranging a magnetic body in the dielectric layer and near the coil pattern, and a step of molding the dielectric layer. Thereby, the first of the present invention is achieved.
Can be manufactured.
【００２５】本発明の回路部品内蔵基板の第２の製造方
法は、誘電体層の少なくとも片面に、少なくともコイル
パターン及びコンデンサ電極が形成されるように所定パ
ターンで導電性材料を配置する工程と、前記誘電体層内
であって、前記コイルパターンの近傍に、磁性体を配置
する工程と、前記誘電体層を２層以上積層する工程と、
積層した前記誘電体層を成形する工程とを備えることを
特徴とする。これにより、誘電体層が２層以上連続して
積層された、本発明の上記回路部品内蔵基板を製造する
ことができる。A second method of manufacturing a circuit component built-in substrate according to the present invention includes a step of arranging a conductive material on at least one surface of a dielectric layer in a predetermined pattern so that at least a coil pattern and a capacitor electrode are formed; A step of disposing a magnetic substance in the dielectric layer and near the coil pattern, and a step of laminating two or more dielectric layers,
Forming the stacked dielectric layers. Thereby, the circuit component built-in substrate of the present invention, in which two or more dielectric layers are continuously stacked, can be manufactured.
【００２６】上記第１及び第２の製造方法において、更
に、前記誘電体層に貫通孔を形成する工程と、前記貫通
孔に導電性物質を充填する工程とを備えることが好まし
い。これにより、ビアを備えた、本発明の上記回路部品
内蔵基板を製造することができる。It is preferable that the first and second manufacturing methods further include a step of forming a through hole in the dielectric layer and a step of filling the through hole with a conductive substance. Thus, the circuit component-embedded substrate of the present invention having vias can be manufactured.
【００２７】上記第１及び第２の製造方法において、更
に、絶縁層の少なくとも片面に配線パターンを形成する
工程と、前記絶縁層に貫通孔を形成する工程と、前記貫
通孔に導電性物質を充填する工程と、前記絶縁層と前記
誘電体層とを積層する工程と、前記絶縁層を成形する工
程とを有することが好ましい。これにより、既存の配線
板に積層された、本発明の上記回路部品内蔵基板を製造
することができる。In the first and second manufacturing methods, a step of forming a wiring pattern on at least one surface of the insulating layer; a step of forming a through hole in the insulating layer; It is preferable that the method further includes a step of filling, a step of laminating the insulating layer and the dielectric layer, and a step of forming the insulating layer. Thereby, the circuit component built-in substrate of the present invention, which is laminated on the existing wiring board, can be manufactured.
【００２８】前記導電性材料を配置する工程において、
更に配線パターンが形成されるように前記導電性材料を
配置することが好ましい。これにより、所望する回路
を、コイルパターンやコンデンサ電極の形成時に併せて
形成することができる。In the step of disposing the conductive material,
Further, it is preferable to dispose the conductive material so that a wiring pattern is formed. Thereby, a desired circuit can be formed simultaneously with the formation of the coil pattern and the capacitor electrode.
【００２９】また、前記導電性材料を配置する工程が、
金属箔の接着、リードフレームの埋設、及び導電性樹脂
組成物の印刷の少なくとも一つの工程を含むことが好ま
しい。これにより、微細化、大電流化に適した回路部品
内蔵基板を製造することができる。Further, the step of disposing the conductive material comprises:
Preferably, the method includes at least one step of bonding a metal foil, embedding a lead frame, and printing a conductive resin composition. As a result, a circuit component built-in substrate suitable for miniaturization and large current can be manufactured.
【００３０】また、前記磁性体を配置する工程が、固体
の磁性体の埋設、及び磁性体粉末と樹脂との混合物の充
填の少なくとも一つの工程を含むことが好ましい。これ
により、磁性体を誘電体層内に容易に配置することがで
きる。It is preferable that the step of disposing the magnetic material includes at least one of embedding a solid magnetic material and filling a mixture of a magnetic powder and a resin. Thereby, the magnetic body can be easily arranged in the dielectric layer.
【００３１】また、前記誘電体層及び前記絶縁層を成形
する工程が、セラミックの焼結、樹脂の硬化、及びフィ
ラーと樹脂とを含む混合物の硬化の少なくとも一つの工
程を含むことが好ましい。これにより、誘電体層及び／
又は絶縁層を容易に多層積層することができる。Preferably, the step of forming the dielectric layer and the insulating layer includes at least one step of sintering a ceramic, curing a resin, and curing a mixture containing a filler and a resin. Thereby, the dielectric layer and / or
Alternatively, the insulating layers can be easily stacked in multiple layers.
【００３２】[0032]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００３３】（実施の形態１）図１は本発明の実施の形
態１にかかる回路部品内蔵基板の斜視図である。本実施
の形態１の回路部品内蔵基板は、誘電体層１０１と、誘
電体層１０１の少なくとも片面に導電性材料を所定パタ
ーンで配置することで形成されたコイルパターン１０
２、コンデンサ電極１０３、及び配線パターン１０４
と、誘電体層１０１内に内蔵された磁性体１０５とを有
している。(Embodiment 1) FIG. 1 is a perspective view of a circuit component built-in board according to Embodiment 1 of the present invention. The circuit component built-in substrate according to the first embodiment includes a dielectric layer 101 and a coil pattern 10 formed by disposing a conductive material on at least one surface of the dielectric layer 101 in a predetermined pattern.
2. Capacitor electrode 103 and wiring pattern 104
And a magnetic body 105 built in the dielectric layer 101.
【００３４】誘電体層１０１は、例えば、セラミック、
樹脂、又はフィラーと樹脂との混合物等を用いることが
できる。The dielectric layer 101 is made of, for example, ceramic,
Resin or a mixture of a filler and a resin can be used.
【００３５】セラミックを用いた場合、セラミックの高
い誘電率とＱを利用して、高性能のコンデンサを形成す
ることができる。When ceramic is used, a high-performance capacitor can be formed by utilizing the high dielectric constant and Q of ceramic.
【００３６】樹脂を用いた場合、成形や加工が容易とな
る。When a resin is used, molding and processing become easy.
【００３７】フィラーと絶縁性樹脂との混合物を用いた
場合、高い誘電率とＱを持つセラミックの特性と、成形
性・加工性が良好な樹脂の特性の両方を利用することが
できる。フィラーの材料として、たとえばコンデンサ材
料として用いられる鉛系セラミックやチタン酸バリウム
系セラミックなどを用いることにより、コンデンサの容
量値を大きくすることができる。また、絶縁性樹脂とし
ては、熱硬化性樹脂や光硬化性樹脂を用いることができ
る。例えば、耐熱性の高いエポキシ樹脂やフェノール樹
脂、シアネート樹脂を用いることにより、誘電体層１０
１の耐熱性を向上させることができる。また、誘電正接
の低いフッ素樹脂、ＰＴＦＥ樹脂（ポリテトラフルオロ
エチレン）、ＰＰＯ樹脂、ＰＰＥ樹脂を含む樹脂、もし
くはそれらの樹脂を変性させた樹脂を用いることによ
り、誘電体層１０１の高周波特性が向上する。さらに分
散剤、着色剤、カップリング剤または離型剤を含んでい
てもよい。分散剤によって、絶縁性樹脂中のフィラーを
均一性よく分散させることができる。着色剤によって、
誘電体層を着色することができるため、回路部品内蔵基
板の放熱性をよくすることができる。カップリング剤に
よって、絶縁性樹脂とフィラーとの接着強度を高くする
ことができるため、誘電体層の絶縁性を向上できる。ま
た、離型剤によって、金型と混合物との離型性を向上で
きるため、生産性を向上できる。When a mixture of a filler and an insulating resin is used, both the characteristics of a ceramic having a high dielectric constant and Q and the characteristics of a resin having good moldability and workability can be used. By using, for example, a lead-based ceramic or a barium titanate-based ceramic used as a capacitor material as the filler material, the capacitance value of the capacitor can be increased. As the insulating resin, a thermosetting resin or a photocurable resin can be used. For example, by using an epoxy resin, a phenol resin, or a cyanate resin having high heat resistance, the dielectric layer 10
1 can be improved in heat resistance. In addition, by using a resin containing a low dielectric loss tangent such as a fluorine resin, a PTFE resin (polytetrafluoroethylene), a PPO resin, a resin containing a PPE resin, or a resin obtained by modifying the resin, the high-frequency characteristics of the dielectric layer 101 are improved. I do. It may further contain a dispersant, a colorant, a coupling agent or a release agent. The filler in the insulating resin can be uniformly dispersed by the dispersant. Depending on the colorant,
Since the dielectric layer can be colored, the heat dissipation of the circuit component built-in substrate can be improved. By the coupling agent, the adhesive strength between the insulating resin and the filler can be increased, so that the insulating property of the dielectric layer can be improved. In addition, since the release agent can improve the releasability of the mold and the mixture, the productivity can be improved.
【００３８】コイルパターン１０２、コンデンサ電極１
０３、及び配線パターン１０４は、誘電体層１０１の少
なくとも片面に導電性材料を所定パターンに配置するこ
とで形成される。Coil pattern 102, capacitor electrode 1
03 and the wiring pattern 104 are formed by disposing a conductive material in a predetermined pattern on at least one surface of the dielectric layer 101.
【００３９】導電性材料としては、たとえば、金属箔、
メッキ、導電性樹脂組成物、金属板を加工したリードフ
レーム等を用いることができる。As the conductive material, for example, metal foil,
Plating, a conductive resin composition, a lead frame obtained by processing a metal plate, or the like can be used.
【００４０】金属箔やリードフレームを用いると、エッ
チング等により微細なパターンを容易に作成することが
できる。また、金属箔を用いる場合は、離型フィルム
（転写キャリア）上に金属箔を積層し、エッチングなど
により金属箔を所定パターンに形成し、次いで該金属箔
を誘電体層上に転写することが好ましい。離型フィルム
上で微細なパターンを形成することにより、パターニン
グされた金属箔の取り扱いが容易になる。金属箔として
は、銅箔が、値段も安く、電気伝導性も高いため好まし
い。When a metal foil or a lead frame is used, a fine pattern can be easily formed by etching or the like. When a metal foil is used, the metal foil is laminated on a release film (transfer carrier), the metal foil is formed in a predetermined pattern by etching or the like, and then the metal foil is transferred onto a dielectric layer. preferable. Forming a fine pattern on the release film facilitates handling of the patterned metal foil. As the metal foil, a copper foil is preferable because it is inexpensive and has high electric conductivity.
【００４１】導電性材料として導電性樹脂組成物を用い
る場合には、スクリーン印刷等により容易に所望するパ
ターンを形成できる。また、導電性樹脂組成物は、塗布
後、加熱して樹脂成分をなくすことにより低抵抗化が可
能である。導電性樹脂組成物中の導電性成分として、
金、銀、銅、ニッケル等の金属粉やカ−ボン粉を用いる
ことにより、低い電気抵抗のパターンが得られる。ま
た、樹脂成分がエポキシ樹脂、フェノール樹脂およびシ
アネート樹脂から選ばれる少なくとも一つの熱硬化性樹
脂を含むことにより、耐熱性の向上が図れる。When a conductive resin composition is used as the conductive material, a desired pattern can be easily formed by screen printing or the like. In addition, the conductive resin composition can be reduced in resistance by heating after application to eliminate the resin component. As a conductive component in the conductive resin composition,
By using a metal powder such as gold, silver, copper, nickel or the like or a carbon powder, a pattern having a low electric resistance can be obtained. Further, when the resin component contains at least one thermosetting resin selected from an epoxy resin, a phenol resin and a cyanate resin, the heat resistance can be improved.
【００４２】導電性材料としてリードフレームを用いる
場合には、電気抵抗の低い、厚みのある金属を使用でき
る。リードフレームをエッチングすることで微細パター
ンを形成できる。あるいは、打ち抜き加工等の簡易な製
造法によりリードフレームに所定パターンを形成するこ
ともできる。所定パターンを形成する際に、それらがリ
ードフレームの外周部で接続するように形成することに
より、複数のパターンを一体に取り扱うことができる。When a lead frame is used as the conductive material, a thick metal having low electric resistance can be used. A fine pattern can be formed by etching the lead frame. Alternatively, a predetermined pattern can be formed on the lead frame by a simple manufacturing method such as punching. By forming the predetermined patterns so that they are connected at the outer peripheral portion of the lead frame, a plurality of patterns can be handled integrally.
【００４３】形成されたコイルパターン１０２、コンデ
ンサ電極１０３、及び配線パターン１０４の表面にメッ
キ処理を施すことにより、耐食性や電気伝導性を向上さ
せることができる。また、誘電体層１０１との接触面を
粗化することで、接着性を向上させることができる。By plating the surfaces of the formed coil pattern 102, capacitor electrode 103, and wiring pattern 104, corrosion resistance and electric conductivity can be improved. In addition, by roughening the contact surface with the dielectric layer 101, the adhesiveness can be improved.
【００４４】上記の導電性材料は、誘電体層１０１の表
面上に、コイルパターン１０２、コンデンサ電極１０
３、及び配線パターン１０４が形成されるように所定の
パターンで配置される。The above conductive material is formed on the surface of the dielectric layer 101 by the coil pattern 102 and the capacitor electrode 10.
3 and the wiring pattern 104 are arranged in a predetermined pattern.
【００４５】コイルパターン１０２はインダクタとして
機能する。コンデンサ電極１０３はコンダクタとして機
能する。従って、コンデンサ電極１０３は誘電体層１０
１を挟んで対向して形成される。配線パターン１０４
は、誘電体層１０１上のコイルパターン１０２、コンデ
ンサ電極１０３、更には、実装部品等（図示せず）の間
を適宜接続する機能を有する。The coil pattern 102 functions as an inductor. The capacitor electrode 103 functions as a conductor. Therefore, the capacitor electrode 103 is connected to the dielectric layer 10
1 are formed to face each other. Wiring pattern 104
Has a function of appropriately connecting the coil pattern 102 on the dielectric layer 101, the capacitor electrode 103, and furthermore, the mounted components and the like (not shown).
【００４６】磁性体１０５は、コイルパターン１０２の
近傍に、誘電体層１０１内に埋設されるように配置され
る。コイルパターン１０２の近傍に配置することによ
り、インダクタの特性が向上する。また、誘電体層１０
１の内部に配置することにより、コンデンサ部とインダ
クタ部とを同一材料（誘電体層１０１）で形成しても、
高いインダクタ特性が得られる。磁性体１０５として
は、固体の磁性体や磁性粉末と樹脂との混合物を用いる
ことができる。磁性体１０５としては、軟磁性体が、磁
化しないため望ましい。磁性体１０５として飽和磁束密
度の高い、例えば鉄系の磁性体を用いると大電流を流し
やすく、コイルのターン数も増やしやすい。また、透磁
率の高い磁性体を使用すると、少ないターン数でも高い
インダクタンスが得られる。またＹＩＧ系のような高周
波特性の良い磁性体を用いると、インダクタの高周波特
性が良くなる。The magnetic body 105 is arranged near the coil pattern 102 so as to be embedded in the dielectric layer 101. By arranging it near the coil pattern 102, the characteristics of the inductor are improved. Also, the dielectric layer 10
1, the capacitor portion and the inductor portion are formed of the same material (dielectric layer 101).
High inductor characteristics can be obtained. As the magnetic material 105, a solid magnetic material or a mixture of a magnetic powder and a resin can be used. As the magnetic material 105, a soft magnetic material is preferable because it is not magnetized. When a magnetic material having a high saturation magnetic flux density, for example, an iron-based magnetic material is used as the magnetic material 105, a large current can easily flow and the number of turns of the coil can be easily increased. When a magnetic material having a high magnetic permeability is used, a high inductance can be obtained even with a small number of turns. When a magnetic material having good high-frequency characteristics such as a YIG system is used, the high-frequency characteristics of the inductor are improved.
【００４７】以上のように、本実施の形態の回路部品内
蔵基板によれば、誘電体層１０１の表面にコイルパター
ン１０２を形成し、その近傍の誘電体層内に磁性体１０
５を配置することにより、インダクタのＬ値を向上でき
る。また、誘電体層１０１を誘電率の高い材料で構成す
ることで、大容量のコンデンサを形成できる。これらに
より、異種材料の積層をすることなく、高機能のインダ
クタとコンデンサとが共通する誘電体層の表面上に形成
された、高機能で薄型の回路部品内蔵基板を提供でき
る。As described above, according to the circuit component built-in substrate of the present embodiment, the coil pattern 102 is formed on the surface of the dielectric layer 101, and the magnetic material 10 is formed in the dielectric layer near the coil pattern 102.
By disposing 5, the L value of the inductor can be improved. In addition, a large-capacity capacitor can be formed by forming the dielectric layer 101 with a material having a high dielectric constant. Thus, it is possible to provide a high-performance and thin circuit-component-embedded substrate in which a high-performance inductor and a capacitor are formed on the surface of a common dielectric layer without laminating different materials.
【００４８】（実施の形態２）本実施の形態２では、図
１に示した回路部品内蔵基板の製造方法の一実施形態を
説明する。本実施の形態２で用いられる材料は、実施の
形態１で説明したものである。(Embodiment 2) In Embodiment 2, an embodiment of a method of manufacturing the circuit component built-in substrate shown in FIG. 1 will be described. The materials used in the second embodiment are the same as those described in the first embodiment.
【００４９】図２（Ａ）〜（Ｄ）は本実施の形態２の回
路部品内蔵基板の製造工程を順に示した断面図である。FIGS. 2A to 2D are cross-sectional views sequentially showing the steps of manufacturing the circuit component built-in substrate according to the second embodiment.
【００５０】最初に、図２（Ａ）に示すように、転写キ
ャリア２０６上に、導電性材料を所望するパターンに配
置してコイルパターン２０２、コンデンサ電極２０３、
及び配線パターン２０４を形成する。First, as shown in FIG. 2A, a conductive material is arranged on a transfer carrier 206 in a desired pattern, and a coil pattern 202, a capacitor electrode 203,
And a wiring pattern 204 are formed.
【００５１】転写キャリア２０６としては、ＰＥＴ（ポ
リエチレンテレフタレート）やＰＰＳ（ポリフェニレン
サルファイト）の様な樹脂フィルムの他、銅箔、アルミ
箔の様な金属箔等を用いることができる。また、導電性
材料としては金属箔を用いることができる。転写キャリ
ア２０６を用いることにより、コイルパターン２０２、
コンデンサ電極２０３、配線パターン２０４の取り扱い
が容易となる。また、転写キャリア２０６の表面には、
コイルパターン２０２、コンデンサ電極２０３、配線パ
ターン２０４を保持するための接着層があってもよい。
また、転写キャリア２０６の表面には、コイルパターン
２０２、コンデンサ電極２０３、配線パターン２０４の
剥離を容易にするための剥離層があってもよい。As the transfer carrier 206, besides a resin film such as PET (polyethylene terephthalate) or PPS (polyphenylene sulphite), a metal foil such as a copper foil or an aluminum foil can be used. Further, a metal foil can be used as the conductive material. By using the transfer carrier 206, the coil pattern 202,
Handling of the capacitor electrode 203 and the wiring pattern 204 becomes easy. Further, on the surface of the transfer carrier 206,
There may be an adhesive layer for holding the coil pattern 202, the capacitor electrode 203, and the wiring pattern 204.
Further, on the surface of the transfer carrier 206, there may be provided a peeling layer for facilitating the peeling of the coil pattern 202, the capacitor electrode 203, and the wiring pattern 204.
【００５２】転写キャリア２０６上で所定パターンに導
電性材料を形成後、該導電性材料を誘電体層２０１に転
写することで、誘電体層２０１上にコイルパターン２０
２、コンデンサ電極２０３、配線パターン２０４を形成
できる。After a conductive material is formed in a predetermined pattern on the transfer carrier 206, the conductive material is transferred to the dielectric layer 201, so that the coil pattern 20 is formed on the dielectric layer 201.
2. The capacitor electrode 203 and the wiring pattern 204 can be formed.
【００５３】なお、転写による形成の他には、エッチン
グ、印刷、メッキといった方法を用いても良い。特にエ
ッチング、メッキによる形成では、フォトリソ工法など
微細なパターンの形成法を利用できる。また、導電性樹
脂を印刷した後、樹脂成分を加熱してなくすことによ
り、抵抗を低くすることもできる。In addition to the formation by transfer, a method such as etching, printing and plating may be used. In particular, in the formation by etching and plating, a method of forming a fine pattern such as a photolithography method can be used. Further, after printing the conductive resin, the resistance can be reduced by heating and eliminating the resin component.
【００５４】次に、図２（Ｂ）に示すように、導電性材
料を用いてコイルパターン２０２、コンデンサ電極２０
３、配線パターン２０４を形成したキャリア２０６と、
誘電体層２０１と、磁性体２０５と、導電性材料を用い
てコンデンサ電極２０３を形成したキャリア２０６とを
位置あわせして積層する。誘電体層２０１が可撓性を有
する状態で積層することにより、磁性体２０５を誘電体
層２０１の内部に配置できる。可撓性のある誘電体とし
ては、グリーンシート状のセラミック、硬化前の樹脂、
及びフィラーと樹脂との混合物等を用いることができ
る。シート状の誘電体層２０１を得る方法としては、ペ
ースト状の誘電体を作製し、ドクターブレード法等によ
りフィルム上に加工する方法等がある。ペースト状の誘
電体には粘度を調整するために溶剤を添加しても良い。
また、誘電体層２０１は、焼結温度又は硬化温度以下で
加熱して乾燥させることによって、粘着性を低下させる
ことができる。この熱処理によって、誘電体の粘着性が
低下するため、フィルムとの剥離が容易になり、取り扱
い性が向上する。Next, as shown in FIG. 2B, a coil pattern 202 and a capacitor electrode 20 are formed using a conductive material.
3. a carrier 206 on which a wiring pattern 204 is formed;
The dielectric layer 201, the magnetic body 205, and the carrier 206 on which the capacitor electrode 203 is formed using a conductive material are aligned and laminated. By laminating the dielectric layers 201 in a flexible state, the magnetic substance 205 can be arranged inside the dielectric layers 201. As a flexible dielectric, green sheet ceramic, resin before curing,
In addition, a mixture of a filler and a resin can be used. As a method for obtaining the sheet-like dielectric layer 201, there is a method of producing a paste-like dielectric and processing it on a film by a doctor blade method or the like. A solvent may be added to the paste-like dielectric to adjust the viscosity.
Moreover, the adhesiveness of the dielectric layer 201 can be reduced by heating and drying at a temperature lower than the sintering temperature or the curing temperature. This heat treatment lowers the adhesiveness of the dielectric, thereby facilitating peeling from the film and improving the handleability.
【００５５】固体状の磁性体２０４を誘電体層２０１に
内蔵する方法としては、埋め込みの他にも、誘電体層２
０１に貫通孔（空孔）を形成し、そこに磁性体２０４を
はめ込む方法や、固体状の磁性体に代えて磁性体粉末と
樹脂との混合物を用いて、これを同様に形成した貫通孔
内に充填する方法を用いても良い。As a method of embedding the solid magnetic material 204 in the dielectric layer 201, in addition to the embedding, the dielectric layer 2
No. 01, a through-hole is formed and a magnetic substance 204 is inserted therein, or a mixture of a magnetic powder and a resin is used instead of a solid magnetic substance to form a through-hole. A method of filling the inside may be used.
【００５６】積層後、圧力をかけ、図２（Ｃ）のように
一体化し成形する。圧力をかける方法として、プレスや
ラミネートを用いることができる。誘電体層２０１の材
料にセラミックを用いた場合は焼結することにより、樹
脂又は樹脂とフィラーとの混合物を用いた場合は硬化す
ることにより、成形できる。焼結又は硬化時に圧力をか
けながら行うことによって回路部品内蔵基板の機械的強
度を向上させることができる。After the lamination, pressure is applied to integrate and form as shown in FIG. 2 (C). Pressing or laminating can be used as a method for applying pressure. When ceramic is used as the material of the dielectric layer 201, it can be molded by sintering, and when a resin or a mixture of a resin and a filler is used, it can be molded by curing. By performing the sintering or curing while applying pressure, the mechanical strength of the circuit component built-in substrate can be improved.
【００５７】成型後、図２（Ｄ）に示すように転写キャ
リア２０６を剥離する。かくして、実施の形態１で説明
したのと同様の回路部品内蔵基板が得られる。After the molding, the transfer carrier 206 is peeled off as shown in FIG. Thus, a circuit component built-in substrate similar to that described in the first embodiment is obtained.
【００５８】（実施の形態３）本発明の実施の形態３に
ついて図面を参照して説明する。図３は本実施の形態３
における回路部品内蔵基板の断面図である。実施の形態
３で用いられる材料は、特に説明のない限り実施の形態
１、２で説明したものと同様である。(Third Embodiment) A third embodiment of the present invention will be described with reference to the drawings. FIG. 3 shows the third embodiment.
FIG. 3 is a cross-sectional view of the circuit component built-in substrate in FIG. Materials used in the third embodiment are the same as those described in the first and second embodiments unless otherwise specified.
【００５９】本実施の形態３の回路部品内蔵基板は、誘
電体層３０１と、コイルパターン３０２と、コンデンサ
電極３０３と、配線パターン３０４と、磁性体３０５
と、ビア３０７とを有している。The substrate with a built-in circuit component according to the third embodiment includes a dielectric layer 301, a coil pattern 302, a capacitor electrode 303, a wiring pattern 304, and a magnetic material 305.
And a via 307.
【００６０】コイルパターン３０２と、コンデンサ電極
３０３と、配線パターン３０４とは、導電性材料を用い
て誘電体層３０１の両平面上に所定パターンで形成され
ている。The coil pattern 302, the capacitor electrode 303, and the wiring pattern 304 are formed in a predetermined pattern on both planes of the dielectric layer 301 using a conductive material.
【００６１】コイルパターン３０２は、誘電体層３０１
の両表面上に形成され、インダクタとして機能する。両
表面のコイルパターン３０２は、電気伝導性を有するビ
ア３０７で接続されており、これによりターン数を増や
すことができる。ターン数を増加させることにより、Ｌ
値を上昇させることができる。The coil pattern 302 is formed of the dielectric layer 301
And functions as an inductor. The coil patterns 302 on both surfaces are connected by vias 307 having electrical conductivity, so that the number of turns can be increased. By increasing the number of turns, L
Value can be increased.
【００６２】同様に、誘電体層３０１の両表面上の配線
パターン３０４もビア３０７で接続されている。これに
より複雑な配線回路を形成することが可能になり、高密
度実装が実現できる。Similarly, the wiring patterns 304 on both surfaces of the dielectric layer 301 are connected by vias 307. Thereby, a complicated wiring circuit can be formed, and high-density mounting can be realized.
【００６３】ビア３０７は、電気伝導性を有し、コイル
パターン３０２、コンデンサ電極３０３、配線パターン
３０４を誘電体層３０１の表裏間で必要に応じて相互に
接続する機能を持つ。ビア３０７は、例えば、熱硬化性
の導電性物質からなる。熱硬化性の導電性物質として
は、たとえば、金属粒子と熱硬化性樹脂とを混合した導
電性樹脂組成物を用いることができる。金属粒子として
は、金、銀、銅またはニッケルなどを用いることができ
る。金、銀、銅またはニッケルは導電性が高いため好ま
しく、銅は導電性が高くマイグレーションも少ないため
特に好ましい。銅を銀で被覆した金属粒子を用いると、
マイグレーションの少なさと導電性の高さの両方の特性
を満たすことができる。熱硬化性樹脂としては、たとえ
ば、エポキシ樹脂、フェノール樹脂またはシアネート樹
脂を用いることができる。エポキシ樹脂は、耐熱性が高
いため特に好ましい。また、熱硬化性の導電性物質に代
えて、メッキや金属を焼き付けることによっても同様の
電気接続機能を有するビア３０７を得ることができる。The via 307 has electrical conductivity and has a function of connecting the coil pattern 302, the capacitor electrode 303, and the wiring pattern 304 to each other between the front and back of the dielectric layer 301 as necessary. The via 307 is made of, for example, a thermosetting conductive material. As the thermosetting conductive substance, for example, a conductive resin composition obtained by mixing metal particles and a thermosetting resin can be used. As the metal particles, gold, silver, copper, nickel, or the like can be used. Gold, silver, copper or nickel is preferable because of high conductivity, and copper is particularly preferable because of high conductivity and low migration. When using metal particles coated with copper with silver,
The characteristics of both low migration and high conductivity can be satisfied. As the thermosetting resin, for example, an epoxy resin, a phenol resin or a cyanate resin can be used. Epoxy resins are particularly preferred because of their high heat resistance. Alternatively, a via 307 having a similar electric connection function can be obtained by plating or baking a metal instead of a thermosetting conductive substance.
【００６４】本実施の形態３の回路部品内蔵基板３００
は、Ｌ値が高く高機能のインダクタと、コンデンサとが
同じ誘電体上に形成でき、薄型化と高密度実装に適した
回路基板を提供できる。Circuit-Component-Containing Substrate 300 of Third Embodiment
According to the present invention, a high-performance inductor having a high L value and a capacitor can be formed on the same dielectric, and a circuit board suitable for thinning and high-density mounting can be provided.
【００６５】（実施の形態４）本実施の形態４では、図
３に示した回路部品内蔵基板の製造方法の一実施形態を
図面を参照して説明する。(Embodiment 4) In Embodiment 4, an embodiment of a method of manufacturing the circuit component built-in substrate shown in FIG. 3 will be described with reference to the drawings.
【００６６】本実施の形態４における回路部品内蔵基板
の製造方法は、表裏の導電性材料間を接続するビア４０
７を形成する以外は、上述した実施の形態２の製造方法
と同様である。したがって、本実施の形態において、特
に説明のない構成要素については実施の形態１〜３と同
様とし、同じ呼称の構成部材及び製造方法は特に説明の
ない限り同様の機能を有する。The method of manufacturing a circuit component built-in substrate according to the fourth embodiment is directed to a method of manufacturing a via 40 for connecting front and back conductive materials.
Except for forming No. 7, it is the same as the manufacturing method of the second embodiment described above. Therefore, in the present embodiment, components that are not particularly described are the same as those in Embodiments 1 to 3, and the components and manufacturing methods having the same names have the same functions unless otherwise described.
【００６７】図４（Ａ）〜（Ｄ）は本実施の形態４の回
路部品内蔵基板の製造工程を順に示した断面図である。FIGS. 4A to 4D are sectional views sequentially showing the steps of manufacturing the circuit component built-in substrate according to the fourth embodiment.
【００６８】最初に、図４（Ａ）に示すように、誘電体
層４０１の所定位置に貫通孔（空孔）４０８を形成す
る。貫通孔４０８は、たとえば、レーザー加工、ドリル
加工、又はパンチング加工等によって作製することがで
きる。レーザー加工は微細なピッチで貫通孔４０８を形
成することができ、削りくずも発生しないため望まし
い。レーザー加工の場合、炭酸ガスレーザーやＹＡＧレ
ーザー、エキシマレーザー等を用いることができる。ま
た、ドリル加工、パンチング加工の場合、汎用性のある
既存の設備を用いて容易に貫通孔４０８を形成できる。
本実施の形態では、ビア用の貫通孔４０８の形成時に、
磁性体埋め込み用の貫通孔４０８も併せて加工してい
る。First, as shown in FIG. 4A, through holes (holes) 408 are formed at predetermined positions of the dielectric layer 401. The through hole 408 can be formed by, for example, laser processing, drill processing, punching processing, or the like. Laser processing is desirable because the through holes 408 can be formed at a fine pitch and no shavings are generated. In the case of laser processing, a carbon dioxide laser, a YAG laser, an excimer laser, or the like can be used. In the case of drilling and punching, the through-hole 408 can be easily formed by using existing versatile equipment.
In the present embodiment, at the time of forming the through hole 408 for a via,
A through hole 408 for embedding the magnetic material is also processed.
【００６９】誘電体層４０１の表裏間を電気接続するビ
アを形成するためには、貫通孔４０８に電気導電性を付
与する必要がある。その方法としては、図４（Ｂ）に示
すように、貫通孔４０８にビアペースト４０７を充填す
る方法がある。ビアペースト４０７としては、導電性粉
末と樹脂との混合物を用いることができる。ここで、導
電性粉末としては、たとえば金、銀、銅、ニッケル等の
金属粉やカ−ボン粉を用いることができる。銅を用いた
場合は導電性が高く、マイグレショーンも少ないため望
ましい。また、粉末を銅でコートした導電性粉末を用い
てもよい。また樹脂としては、熱硬化性樹脂や光硬化性
樹脂を用いることができる。熱硬化性樹脂としては、例
えば、エポキシ樹脂、フェノール樹脂、シアネート樹
脂、ポリフェニレンエーテル等を用いることができる。
エポキシ樹脂は耐熱性が高く特に望ましい。貫通孔４０
８へのビアペーストの充填方法としては、印刷や注入に
よる方法を用いることができる。特に印刷の場合、配線
パターンの形成も併せて行うことができる。In order to form a via for electrically connecting the front and back of the dielectric layer 401, it is necessary to impart electric conductivity to the through hole 408. As a method for this, as shown in FIG. 4B, there is a method of filling a via paste 407 into the through hole 408. As the via paste 407, a mixture of a conductive powder and a resin can be used. Here, as the conductive powder, for example, metal powder such as gold, silver, copper, nickel or the like or carbon powder can be used. The use of copper is desirable because of its high conductivity and little migratory ash. Alternatively, conductive powder obtained by coating powder with copper may be used. As the resin, a thermosetting resin or a photocurable resin can be used. As the thermosetting resin, for example, epoxy resin, phenol resin, cyanate resin, polyphenylene ether and the like can be used.
Epoxy resins are particularly desirable because of their high heat resistance. Through hole 40
As a method for filling the via paste into 8, a method by printing or injection can be used. Particularly in the case of printing, formation of a wiring pattern can also be performed.
【００７０】また、本実施の形態では、固体状の磁性体
４０５を貫通孔に埋め込んでいる。In this embodiment, the solid magnetic material 405 is embedded in the through hole.
【００７１】次に、図４（Ｃ）に示すように、誘電体層
４０１の両面に、導電性材料を用いてコイルパターン４
０２、コンデンサ電極４０３、配線パターン４０４を所
定のパターンに形成する。本実施の形態においては、導
電性樹脂を印刷して形成している。Next, as shown in FIG. 4C, a coil pattern 4 is formed on both surfaces of the dielectric layer 401 using a conductive material.
02, a capacitor electrode 403, and a wiring pattern 404 are formed in a predetermined pattern. In the present embodiment, the conductive resin is formed by printing.
【００７２】最後に、誘電体層４０１を成形する。本実
施の形態においては、誘電体層４０１の材料としてセラ
ミックを用いており、セラミッククリーンシートの焼結
時に、貫通孔４０８に充填したビアペースト４０７及び
誘電体層４０１の表裏に印刷した導電性材料を併せて硬
化させる。Finally, the dielectric layer 401 is formed. In the present embodiment, ceramic is used as the material of the dielectric layer 401, and the via paste 407 filled in the through hole 408 and the conductive material printed on the front and back of the dielectric layer 401 when the ceramic clean sheet is sintered. Are cured together.
【００７３】かくして、実施の形態３に示したのと同様
の回路部品内蔵基板が形成できる。Thus, a circuit component built-in substrate similar to that shown in the third embodiment can be formed.
【００７４】ビア４０７を用いることで、誘電体層４０
１の表裏のコイルパターン４０２、コンデンサ電極４０
３、配線パターン４０４を適宜接続することができる。The use of the via 407 allows the dielectric layer 40
1, the coil pattern 402 on the front and back, the capacitor electrode 40
Third, the wiring patterns 404 can be appropriately connected.
【００７５】上記の例では、配線層を２層としたが、そ
の層数は限定されない。例えば、図４（Ｃ）に示した誘
電体層４０１の少なくとも片面に、図４（Ｂ）に示した
誘電体層４０１を積層し、その表面に導電性材料を用い
てコイルパターン、コンデンサ電極、配線パターンを所
定のパターンに形成することができる。更に、必要に応
じてこの操作を繰り返しても良い。このようにすること
で、誘電体層が導電性材料からなる配線層（コイルパタ
ーン、コンデンサ電極、配線パターンが形成された層）
を挟んで所定層数だけ連続して積層された多層の回路部
品内蔵基板を得ることができる。In the above example, the number of wiring layers is two, but the number of layers is not limited. For example, the dielectric layer 401 shown in FIG. 4B is laminated on at least one surface of the dielectric layer 401 shown in FIG. 4C, and a coil pattern, a capacitor electrode, The wiring pattern can be formed in a predetermined pattern. Further, this operation may be repeated as necessary. By doing so, the wiring layer in which the dielectric layer is made of a conductive material (the layer on which the coil pattern, the capacitor electrode, and the wiring pattern are formed)
, A multi-layer circuit component built-in substrate that is continuously laminated by a predetermined number of layers can be obtained.
【００７６】また、ビア４０７の形成方法としては、貫
通孔４０８にビアペーストを充填する方法の他に、貫通
孔４０８内をメッキすることで電気接続を得る方法等を
用いることもできる。As a method of forming the via 407, a method of obtaining electrical connection by plating the inside of the through hole 408 can be used in addition to a method of filling the via hole 408 with a via paste.
【００７７】（実施の形態５）以下、本発明の実施の形
態５の回路部品内蔵基板及びその製造方法を図面を参照
しながら説明する。本実施の形態５の回路部品内蔵基板
は、誘電体層５０１に絶縁層５１０が積層される以外
は、上述した実施の形態１〜４と同様である。したがっ
て、本実施の形態において、特に説明のない構成要素に
ついては、実施の形態１〜４と同様とし、同じ呼称の構
成部材及び製造法は特に説明のない限り同様の機能を有
する。Embodiment 5 Hereinafter, a circuit component built-in substrate according to Embodiment 5 of the present invention and a method for manufacturing the same will be described with reference to the drawings. The substrate with a built-in circuit component of the fifth embodiment is the same as the first to fourth embodiments except that the insulating layer 510 is laminated on the dielectric layer 501. Therefore, in the present embodiment, components that are not particularly described are the same as those in Embodiments 1 to 4, and components and manufacturing methods having the same names have the same functions unless otherwise described.
【００７８】図５（Ａ）〜（Ｅ）は本実施の形態５の回
路部品内蔵基板の製造工程を順に示した断面図である。FIGS. 5A to 5E are sectional views sequentially showing the steps of manufacturing the circuit component built-in substrate according to the fifth embodiment.
【００７９】まず、図５（Ａ）に示すように電気絶縁層
５１０の両主平面上に銅箔５１１を積層する。絶縁層５
１０としては、実施の形態２の図２（Ｂ）で説明した可
撓性を有する誘電体層２０１と同様のものを用いること
ができる。そして、絶縁層５１０の両面に銅箔５１１を
積層して圧縮することにより、絶縁層５１０を成形する
とともに、絶縁層５１０と銅箔５１１とを一体化させ
る。絶縁層５１０の成形方法は、絶縁層の材料に応じ
て、実施の形態２に説明した誘電体層２０１の成形方法
と同様の方法を採ることができる。First, as shown in FIG. 5A, a copper foil 511 is laminated on both main planes of the electric insulating layer 510. Insulating layer 5
As 10, the same one as the flexible dielectric layer 201 described in FIG. 2B of Embodiment 2 can be used. Then, by laminating and compressing the copper foil 511 on both surfaces of the insulating layer 510, the insulating layer 510 is formed and the insulating layer 510 and the copper foil 511 are integrated. The method for forming the insulating layer 510 can be the same as the method for forming the dielectric layer 201 described in Embodiment 2, depending on the material of the insulating layer.
【００８０】なお、銅箔５１１の形成方法としては、上
記の他に、実施の形態２で説明した転写キャリアを用い
る方法、印刷による形成の他、メッキによる形成や、銅
箔を接着剤によって張り合わせる方法が有る。また、絶
縁層自体が接着性を有していても良い。The method of forming the copper foil 511 is, in addition to the method described above, using the transfer carrier described in the second embodiment, forming by printing, forming by plating, and bonding the copper foil with an adhesive. There is a method. Further, the insulating layer itself may have adhesiveness.
【００８１】また、上記絶縁層５１０の材料としてフィ
ラーと樹脂とを含む混合物を用いる場合、該フィラーと
しては、誘電体層とは異なり、アルミナ、マグネシア、
窒化ホウ素、窒化アルミ、窒化珪素、フッ素系樹脂、及
びシリカから選ばれた少なくとも一つを用いることがで
きる。フィラー種を適切に選択することにより、絶縁層
５１０の放熱性、線膨張係数、誘電率、コスト等を用途
に応じて最適に設計することができる。When a mixture containing a filler and a resin is used as the material of the insulating layer 510, unlike the dielectric layer, the filler may be alumina, magnesia,
At least one selected from boron nitride, aluminum nitride, silicon nitride, a fluorine-based resin, and silica can be used. By appropriately selecting the filler type, the heat dissipation, the coefficient of linear expansion, the dielectric constant, the cost, and the like of the insulating layer 510 can be optimally designed according to the application.
【００８２】次に、図５（Ｂ）に示すように、絶縁層５
１０及び銅箔５１１に貫通孔５１８を形成する。貫通孔
５１８の形成方法は、実施の形態４の貫通孔４０８の形
成方法と同じ方法を用いることができる。Next, as shown in FIG.
A through hole 518 is formed in the copper foil 10 and the copper foil 511. The method of forming the through hole 518 can be the same as the method of forming the through hole 408 in Embodiment 4.
【００８３】貫通孔５１８の形成後、メッキすることに
より、貫通孔５１８内にビア５１７を形成する。その
後、両面の銅箔５１１を所定パターンにエッチングし
て、一方の面にコイルパターン５０２，コンデンサ電極
５０３を、他方の面に配線パターン５１４を、それぞれ
作製する（図５（Ｃ））。After forming the through hole 518, plating is performed to form a via 517 in the through hole 518. Thereafter, the copper foils 511 on both sides are etched into a predetermined pattern to form a coil pattern 502 and a capacitor electrode 503 on one side, and a wiring pattern 514 on the other side (FIG. 5C).
【００８４】なお、ビア５１７の形成方法は、上記のメ
ッキ法に限定されず、実施の形態３で説明したビア３０
７の各種製造方法を適用することができる。また、コイ
ルパターン５０２，コンデンサ電極５０３，配線パター
ン５１４の形成方法も上記に限定されず、実施の形態２
で説明したコイルパターン，コンデンサ電極，配線パタ
ーンの形成方法を適用することができ、その場合には実
施の形態２で説明したのと同様の効果を奏する。The method of forming the via 517 is not limited to the plating method described above, and the via 517 described in the third embodiment may be used.
7 can be applied. Further, the method of forming the coil pattern 502, the capacitor electrode 503, and the wiring pattern 514 is not limited to the above, and the second embodiment is also applicable.
The method for forming the coil pattern, the capacitor electrode, and the wiring pattern described in (1) can be applied. In that case, the same effect as that described in the second embodiment can be obtained.
【００８５】次に、図５（Ｄ）に示すように、上記のよ
うにして得た絶縁層５１０のコイルパターン５０２及び
コンデンサ電極５０３を形成した面に、磁性体５０５が
内部に配置され、ビア５０７が形成された誘電体層５０
１と、片面に導電性材料を用いてコイルパターン５０２
及びコンデンサ電極５０３を形成した転写キャリア５０
６とを位置あわせして積層する。Next, as shown in FIG. 5D, on the surface of the insulating layer 510 obtained as described above on which the coil pattern 502 and the capacitor electrode 503 are formed, a magnetic body 505 is disposed inside, and a via hole is formed. Dielectric layer 50 on which 507 is formed
1 and a coil pattern 502 using a conductive material on one side.
Carrier 50 on which capacitor electrode 503 is formed
6 and are laminated.
【００８６】積層後、誘電体層５０１を成形し、転写キ
ャリア５０６を剥離する（図５（Ｄ））。かくして、本
実施の形態に係る回路部品内蔵基板が得られる。After lamination, the dielectric layer 501 is formed, and the transfer carrier 506 is peeled off (FIG. 5D). Thus, the circuit component built-in substrate according to the present embodiment is obtained.
【００８７】本実施の形態によれば、既存の配線パター
ンを有する絶縁層（電気絶縁性基板）に、高機能のイン
ダクタ、コンデンサを付加でき、薄型化に適した回路基
板を提供できる。According to the present embodiment, a high-performance inductor and capacitor can be added to an existing insulating layer (electrically insulating substrate) having a wiring pattern, and a circuit board suitable for thinning can be provided.
【００８８】（実施の形態６）以下、本発明の実施の形
態６の回路部品内蔵基板を図面を参照しながら説明す
る。本実施の形態６の回路部品内蔵基板は、誘電体層６
０１と絶縁層６１０とが多層積層されている以外は、上
述した実施形態５と同様である。したがって、本実施の
形態において、特に説明のない構成要素については実施
の形態１〜５と同様とし、同じ呼称の構成部材について
は特に説明のない限り同様の機能を有する。Embodiment 6 Hereinafter, a circuit component built-in substrate according to Embodiment 6 of the present invention will be described with reference to the drawings. The circuit component-embedded substrate according to the sixth embodiment includes a dielectric layer 6
The fifth embodiment is the same as the fifth embodiment except that the first layer and the insulating layer 610 are multilayered. Therefore, in the present embodiment, components that are not particularly described are the same as those in Embodiments 1 to 5, and components having the same names have the same functions unless otherwise described.
【００８９】本発明の実施の形態における回路部品内蔵
基板は、誘電体層６０１が２層以上（図６では５層）連
続して積層されている。各誘電体層６０１の間には、導
電性材料を所定パターンに配置することによりコイルパ
ターン６０２、コンデンサ電極６０３が形成されてい
る。コイルパターン６０２の近傍には磁性体６０５が配
置されている。更に、各誘電体層６０１にはビア６０７
が形成されて、誘電体層６０１を挟むコイルパターン６
０２同士、及びコンデンサ電極６０３同士が適宜接続さ
れている。このように、ビア６０７を備えた誘電体層６
０１を連続して多層積層することにより、各層の誘電体
６０１に形成したコイルパターン６０２、コンデンサ電
極６０３も多層化することができる。インダクタを多層
化することでターン数を増やすことができ、Ｌ値を大き
くすることができる。コンデンサを多層化することで容
量値を大きくすることができる。なお、図６にには記載
されていないが、各誘電体層６０１の間に、配線パター
ンが更に形成されていても良い。In the circuit component built-in substrate according to the embodiment of the present invention, two or more dielectric layers 601 (five layers in FIG. 6) are continuously laminated. A coil pattern 602 and a capacitor electrode 603 are formed between the dielectric layers 601 by disposing a conductive material in a predetermined pattern. A magnetic body 605 is arranged near the coil pattern 602. Further, a via 607 is provided in each dielectric layer 601.
Is formed, and the coil pattern 6 sandwiching the dielectric layer 601 is formed.
02 and the capacitor electrodes 603 are appropriately connected. Thus, the dielectric layer 6 with the via 607
By continuously laminating 01, the coil pattern 602 and the capacitor electrode 603 formed on the dielectric 601 of each layer can also be multilayered. By increasing the number of inductors, the number of turns can be increased, and the L value can be increased. The capacitance value can be increased by forming a multilayered capacitor. Although not shown in FIG. 6, a wiring pattern may be further formed between the dielectric layers 601.
【００９０】また、本実施の形態における回路部品内蔵
基板は、絶縁層６１０も２層以上（図６では２層）連続
して積層されている。各絶縁層６１０の間には導電性材
料を所定パターンに配置することにより配線パターン６
１４が形成されている。各絶縁層６１０にはビア６１７
が形成されて、絶縁層６１０を挟む配線パターン６１４
が適宜接続されている。また、誘電体層６０１に隣接す
る絶縁層６１０に形成されたビア６１７は誘電体層６０
１の表面に形成されたコイルパターン６０２、コンデン
サ電極６０３と適宜接続されている。このように、絶縁
層６１０を多層化することにより、配線パターン６１４
も多層化でき、複雑な配線パターンにも対応できるよう
になる。In the circuit component built-in board according to the present embodiment, two or more insulating layers 610 (two layers in FIG. 6) are continuously laminated. By arranging a conductive material in a predetermined pattern between the insulating layers 610, the wiring pattern 6 is formed.
14 are formed. A via 617 is provided in each insulating layer 610.
Is formed, and a wiring pattern 614 sandwiching the insulating layer 610 is formed.
Are connected as appropriate. In addition, the via 617 formed in the insulating layer 610 adjacent to the dielectric layer 601 is
1 and are appropriately connected to the coil pattern 602 and the capacitor electrode 603 formed on the surface. As described above, by forming the insulating layer 610 into multiple layers, the wiring pattern 614 is formed.
Can be multi-layered, and it is possible to cope with complicated wiring patterns.
【００９１】本実施の形態の多層化された回路部品内蔵
基板の製造方法は特に限定されないが、例えば、実施の
形態５に示した回路基板内蔵基板（図５（Ｅ））に、誘
電体層及び／又は絶縁層を積層し、これを圧縮して成形
するという工程を、繰り返し行なうことで製造できる。The method for manufacturing the multilayered circuit component-embedded substrate of the present embodiment is not particularly limited. For example, the circuit board-embedded substrate (FIG. 5E) described in the fifth embodiment may be provided with a dielectric layer. And / or a process of laminating and / or compressing and molding an insulating layer and repeating the process.
【００９２】[0092]
【発明の効果】以上説明したように、本発明の回路部品
内蔵基板によれば、誘電体層の表面にコイルパターンを
形成し、その近傍の誘電体層内に磁性体を配置すること
により、インダクタのＬ値を向上できる。また、誘電体
層を誘電率の高い材料で構成することで、大容量のコン
デンサを形成できる。これらにより、異種材料の積層を
することなく、高機能のインダクタとコンデンサとが共
通する誘電体層の表面上に形成された、高機能で薄型の
回路部品内蔵基板を提供できる。As described above, according to the circuit component built-in substrate of the present invention, the coil pattern is formed on the surface of the dielectric layer, and the magnetic substance is disposed in the dielectric layer near the coil pattern. The L value of the inductor can be improved. In addition, a large-capacity capacitor can be formed by forming the dielectric layer with a material having a high dielectric constant. Thus, it is possible to provide a high-performance and thin circuit-component-embedded substrate in which a high-performance inductor and a capacitor are formed on the surface of a common dielectric layer without laminating different materials.
【図１】 本発明の第１の実施の形態に係る回路部品内
蔵基板の概略構成を示した斜視図である。FIG. 1 is a perspective view showing a schematic configuration of a circuit component built-in substrate according to a first embodiment of the present invention.
【図２】 本発明の第２の実施の形態に係る回路部品内
蔵基板の製造方法を工程順に示した断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing a circuit component embedded substrate according to a second embodiment of the present invention in the order of steps.
【図３】 本発明の第３の実施の形態に係る回路部品内
蔵基板の断面図である。FIG. 3 is a sectional view of a circuit component built-in substrate according to a third embodiment of the present invention.
【図４】 本発明の第４の実施の形態に係る回路部品内
蔵基板の製造方法を工程順に示した断面図である。FIG. 4 is a sectional view illustrating a method of manufacturing a circuit component embedded substrate according to a fourth embodiment of the present invention in the order of steps.
【図５】 本発明の第５の実施の形態に係る回路部品内
蔵基板の製造方法を工程順に示した断面図である。FIG. 5 is a sectional view illustrating a method of manufacturing a circuit component embedded substrate according to a fifth embodiment of the present invention in the order of steps.
【図６】 本発明の第６の実施の形態に係る回路部品内
蔵基板の断面図である。FIG. 6 is a sectional view of a circuit component built-in substrate according to a sixth embodiment of the present invention.
１０１、２０１、３０１、４０１、５０１、６０１
誘電体層 １０２、２０２、３０２、４０２、５０２、６０２
コイルパターン １０３、２０３、３０３、４０３、５０３、６０３
コンデンサ電極 １０４、２０４、３０４、４０４，５１４，６１４
配線パターン １０５、２０５、３０５、４０５、５０５、６０５
磁性体 ２０６、５０６ 転写キャリア ３０７、４０７、５０７、５１７、６０７、６１７
ビア ４０８、５１８ 貫通孔（空孔） ５１０、６１０ 絶縁層 ５１１ 銅箔101, 201, 301, 401, 501, 601
Dielectric layer 102, 202, 302, 402, 502, 602
Coil pattern 103, 203, 303, 403, 503, 603
Capacitor electrodes 104, 204, 304, 404, 514, 614
Wiring pattern 105, 205, 305, 405, 505, 605
Magnetic material 206, 506 Transfer carrier 307, 407, 507, 517, 607, 617
Via 408, 518 Through hole (hole) 510, 610 Insulating layer 511 Copper foil
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０１Ｆ 15/00 Ｄ Ｈ０１Ｇ 4/06 １０１ (72)発明者 小松 慎五 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 義之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4E351 AA02 AA03 AA04 AA05 AA07 BB01 BB03 BB11 BB13 BB24 BB26 BB30 BB31 BB35 BB49 CC05 CC11 CC18 DD01 DD50 GG06 5E062 DD01 5E070 AA01 AB01 BA11 CB01 CB17 5E082 AB03 BC39 EE03 EE04 FF14 FG26 FG34 5E346 AA11 AA12 AA13 AA14 AA15 AA23 AA33 AA36 AA43 CC08 CC09 CC13 CC14 CC16 CC21 DD01 DD07 DD31 FF18 GG15 GG19 HH01 HH24 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H01F 15/00 D H01G 4/06 101 (72) Inventor Shingo Komatsu Kadoma, Osaka Pref. 1006, Kadoma Matsushita Electric Industrial Co., Ltd. F term (reference) 4E351 AA02 AA03 AA04 AA05 AA07 BB01 BB03 BB11 BB13 BB24 BB26 BB30 BB31 BB35 BB49 CC05 CC11 CC18 DD01 DD50 GG06 5E062 DD01 5E070 AA01 AB01 BA11 CB01 CB17 5E08A 03 EB17 A03 A03 EA AA23 AA33 AA36 AA43 CC08 CC09 CC13 CC14 CC16 CC21 DD01 DD07 DD31 FF18 GG15 GG19 HH01 HH24
Claims (26)
れるように、前記誘電体層の少なくとも片面に所定パタ
ーンで配置された導電性材料と、 前記導電性材料によって形成されたコイルパターンの近
傍であって、前記誘電体層内に配置された磁性体とを備
えることを特徴とする回路部品内蔵基板。1. A dielectric layer, a conductive material disposed in a predetermined pattern on at least one surface of the dielectric layer such that at least a coil pattern and a capacitor electrode are formed, and a conductive material formed by the conductive material. A circuit component built-in substrate, comprising: a magnetic body disposed in the dielectric layer, in the vicinity of the coil pattern.
配置されており、前記両面の導電性材料の間を電気的に
接続するビアを更に有する請求項１に記載の回路部品内
蔵基板。2. The circuit component built-in substrate according to claim 1, wherein the conductive material is disposed on both surfaces of the dielectric layer, and further includes a via for electrically connecting the conductive materials on the both surfaces. .
れるように、前記誘電体層の少なくとも片面に所定パタ
ーンで配置された導電性材料と、 前記導電性材料によって形成されたコイルパターンの近
傍であって、前記誘電体層内に配置された磁性体と、 前記誘電体層の少なくとも片面に積層された絶縁層と、 前記絶縁層の少なくとも片面に形成された配線パターン
と、 前記誘電体層上の前記導電性材料と前記絶縁層上の前記
配線パターンとの間を電気的に接続するように、前記誘
電体層及び／又は前記絶縁層に形成されたビアとを備え
ることを特徴とする回路部品内蔵基板。3. A dielectric layer, a conductive material disposed in a predetermined pattern on at least one surface of the dielectric layer so that at least a coil pattern and a capacitor electrode are formed, and a conductive material formed of the conductive material. In the vicinity of the coil pattern, a magnetic material disposed in the dielectric layer, an insulating layer laminated on at least one surface of the dielectric layer, a wiring pattern formed on at least one surface of the insulating layer, Having a via formed in the dielectric layer and / or the insulating layer so as to electrically connect between the conductive material on the dielectric layer and the wiring pattern on the insulating layer. A circuit component built-in substrate characterized by the following.
２層以上連続して積層されており、 前記誘電体層を挟む前記導電性材料による複数の前記コ
イルパターンの間を電気的に接続する第１のビアと、 前記誘電体層を挟む前記導電性材料による複数の前記コ
ンデンサ電極の間を電気的に接続する第２のビアとを更
に有する請求項１又は３に記載の回路部品内蔵基板。4. The method according to claim 1, wherein two or more of the dielectric layers are continuously stacked with the conductive material interposed therebetween, and a plurality of coil patterns of the conductive material sandwiching the dielectric layer are electrically connected. The circuit component according to claim 1, further comprising: a first via to be connected; and a second via to electrically connect the plurality of capacitor electrodes made of the conductive material sandwiching the dielectric layer. Built-in board.
形成するように配置されている請求項１〜４のいずれか
に記載の回路部品内蔵基板。5. The circuit component built-in substrate according to claim 1, wherein said conductive material is further arranged to form a wiring pattern.
に配置されている請求項１〜５のいずれかに記載の回路
部品内蔵基板。6. The circuit component built-in substrate according to claim 1, wherein said magnetic body is disposed inside said coil pattern.
及び外側に配置されている請求項１〜５のいずれかに記
載の回路部品内蔵基板。7. The circuit component built-in substrate according to claim 1, wherein said magnetic material is disposed inside and outside said coil pattern.
ことにより配置された固体の磁性体である請求項１〜５
のいずれかに記載の回路部品内蔵基板。8. The magnetic material according to claim 1, wherein the magnetic material is a solid magnetic material arranged by being embedded in the dielectric layer.
The circuit component built-in substrate according to any one of the above.
合物からなる請求項１〜５のいずれかに記載の回路部品
内蔵基板。9. The circuit component built-in substrate according to claim 1, wherein said magnetic material is made of a mixture of a magnetic material powder and a resin.
項９に記載の回路部品内蔵基板。10. The circuit component built-in substrate according to claim 9, wherein the magnetic substance powder is a soft magnetic substance.
及びフィラーと樹脂とを含む混合物の少なくとも一つか
らなる請求項１〜５のいずれかに記載の回路部品内蔵基
板。11. The dielectric layer is made of resin, ceramic,
The circuit component built-in substrate according to any one of claims 1 to 5, comprising at least one of a mixture containing a filler and a resin.
ル樹脂、フッ素樹脂、シアネート樹脂、ＰＰＯ樹脂、及
びＰＰＥ樹脂から選ばれた少なくとも一つの樹脂を含む
請求項１１に記載の回路部品内蔵基板。12. The circuit component built-in board according to claim 11, wherein the resin includes at least one resin selected from an epoxy resin, a phenol resin, a fluorine resin, a cyanate resin, a PPO resin, and a PPE resin.
チタン酸バリウム系セラミックを含む請求項１１に記載
の回路部品内蔵基板。13. The circuit component built-in substrate according to claim 11, wherein the filler includes a lead-based ceramic or a barium titanate-based ceramic.
レーム、及び導電性樹脂組成物の少なくとも一つからな
る請求項１〜５のいずれかに記載の回路部品内蔵基板。14. The circuit component built-in substrate according to claim 1, wherein said conductive material comprises at least one of a metal foil, a lead frame, and a conductive resin composition.
びフィラーと樹脂とを含む混合物の少なくとも一つから
なる請求項３に記載の回路部品内蔵基板。15. The circuit component built-in substrate according to claim 3, wherein the insulating layer is made of at least one of a resin, a ceramic, and a mixture containing a filler and a resin.
ル樹脂、フッ素樹脂、シアネート樹脂、ＰＰＯ樹脂、及
びＰＰＥ樹脂から選ばれた少なくとも一つの樹脂を含む
請求項１５に記載の回路部品内蔵基板。16. The circuit component built-in board according to claim 15, wherein the resin includes at least one resin selected from an epoxy resin, a phenol resin, a fluorine resin, a cyanate resin, a PPO resin, and a PPE resin.
ア、窒化ホウ素、窒化アルミ、窒化珪素、フッ素系樹
脂、及びシリカから選ばれた少なくとも一つを含む請求
項１５に記載の回路部品内蔵基板。17. The circuit component built-in substrate according to claim 15, wherein the filler includes at least one selected from alumina, magnesia, boron nitride, aluminum nitride, silicon nitride, a fluororesin, and silica.
ともコイルパターン及びコンデンサ電極が形成されるよ
うに所定パターンに導電性材料を配置する工程と、 前記誘電体層内であって、前記コイルパターンの近傍
に、磁性体を配置する工程と、 前記誘電体層を成形する工程とを備えることを特徴とす
る回路部品内蔵基板の製造方法。18. A step of disposing a conductive material in a predetermined pattern on at least one surface of a dielectric layer so that at least a coil pattern and a capacitor electrode are formed; A method for manufacturing a circuit component built-in board, comprising: a step of disposing a magnetic body in the vicinity; and a step of forming the dielectric layer.
ともコイルパターン及びコンデンサ電極が形成されるよ
うに所定パターンで導電性材料を配置する工程と、 前記誘電体層内であって、前記コイルパターンの近傍
に、磁性体を配置する工程と、 前記誘電体層を２層以上積層する工程と、 積層した前記誘電体層を成形する工程とを備えることを
特徴とする回路部品内蔵基板の製造方法。19. A step of arranging a conductive material in a predetermined pattern on at least one surface of a dielectric layer so that at least a coil pattern and a capacitor electrode are formed; and A method for manufacturing a circuit component built-in board, comprising: a step of disposing a magnetic material in the vicinity; a step of laminating two or more dielectric layers; and a step of molding the laminated dielectric layer.
る工程と、 前記貫通孔に導電性物質を充填する工程とを備える請求
項１８又は１９に記載の回路部品内蔵基板の製造方法。20. The method according to claim 18, further comprising: forming a through hole in the dielectric layer; and filling the through hole with a conductive material.
パターンを形成する工程と、 前記絶縁層に貫通孔を形成する工程と、 前記貫通孔に導電性物質を充填する工程と、 前記絶縁層と前記誘電体層とを積層する工程と、 前記絶縁層を成形する工程とを有する請求項１８〜２０
のいずれかに記載の回路部品内蔵基板の製造方法。21. A step of forming a wiring pattern on at least one surface of the insulating layer; a step of forming a through hole in the insulating layer; a step of filling the through hole with a conductive substance; 21. A step of laminating the dielectric layer and a step of forming the insulating layer.
The method for producing a circuit component built-in substrate according to any one of the above.
て、更に配線パターンが形成されるように前記導電性材
料を配置する請求項１８〜２１のいずれかに記載の回路
部品内蔵基板の製造方法。22. The method according to claim 18, wherein in the step of disposing the conductive material, the conductive material is disposed such that a wiring pattern is further formed.
属箔の接着、リードフレームの埋設、及び導電性樹脂組
成物の印刷の少なくとも一つの工程を含む請求項１８〜
２２のいずれかに記載の回路部品内蔵基板の製造方法。23. The method according to claim 18, wherein the step of disposing the conductive material includes at least one of bonding a metal foil, embedding a lead frame, and printing a conductive resin composition.
23. The method for manufacturing a circuit component built-in substrate according to any one of 22.
磁性体の埋設、及び磁性体粉末と樹脂との混合物の充填
の少なくとも一つの工程を含む請求項１８〜２２のいず
れかに記載の回路部品内蔵基板の製造方法。24. The method according to claim 18, wherein the step of disposing the magnetic material includes at least one of embedding a solid magnetic material and filling a mixture of a magnetic material powder and a resin. Manufacturing method for circuit board with built-in circuit components.
ミックの焼結、樹脂の硬化、及びフィラーと樹脂とを含
む混合物の硬化の少なくとも一つの工程を含む請求項１
８〜２２のいずれかに記載の回路部品内蔵基板の製造方
法。25. The step of forming the dielectric layer includes at least one of sintering a ceramic, curing a resin, and curing a mixture containing a filler and a resin.
23. The method for manufacturing a circuit component embedded substrate according to any one of 8 to 22.
ックの焼結、樹脂の硬化、及びフィラーと樹脂とを含む
混合物の硬化の少なくとも一つの工程を含む請求項２１
に記載の回路部品内蔵基板の製造方法。26. The step of forming the insulating layer includes at least one of sintering a ceramic, curing a resin, and curing a mixture containing a filler and a resin.
3. The method for manufacturing a circuit component built-in substrate according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146930A JP2002344106A (en) | 2001-05-16 | 2001-05-16 | Board with built-in circuit components and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146930A JP2002344106A (en) | 2001-05-16 | 2001-05-16 | Board with built-in circuit components and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002344106A true JP2002344106A (en) | 2002-11-29 |
Family
ID=18992488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001146930A Pending JP2002344106A (en) | 2001-05-16 | 2001-05-16 | Board with built-in circuit components and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002344106A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019883A (en) * | 2003-06-27 | 2005-01-20 | Tdk Corp | Multilayer substrate and manufacturing method therefor |
| JP2005158770A (en) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Laminated substrate and manufacturing method thereof, manufacturing method and apparatus of module using the laminated substrate |
| JP2005353868A (en) * | 2004-06-11 | 2005-12-22 | Dt Circuit Technology Co Ltd | Wiring board and capacitor element with built-in wiring board |
| JP2006210908A (en) * | 2004-12-28 | 2006-08-10 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method thereof |
| JP2006229214A (en) * | 2005-01-21 | 2006-08-31 | Ngk Spark Plug Co Ltd | Method for manufacturing wiring board |
| WO2007040064A1 (en) * | 2005-09-30 | 2007-04-12 | Matsushita Electric Industrial Co., Ltd. | Sheet-like composite electronic component and method for manufacturing same |
| WO2007043405A1 (en) * | 2005-10-14 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for manufacturing same |
| JP2007157877A (en) * | 2005-12-02 | 2007-06-21 | Sony Corp | Passive-element package and its manufacturing method, semiconductor module, and mounting structures of them |
| JP2010067944A (en) * | 2008-03-31 | 2010-03-25 | Ngk Insulators Ltd | Ceramic substrate and ceramic chip component |
| WO2011129360A1 (en) * | 2010-04-16 | 2011-10-20 | 富士通株式会社 | Capacitor and method for producing same |
| JP2013110303A (en) * | 2011-11-22 | 2013-06-06 | Ngk Insulators Ltd | Circuit board for peripheral circuit of large capacity module, large capacity module including peripheral circuit using circuit board, and manufacturing method of large capacity module |
| JP2014107548A (en) * | 2012-11-23 | 2014-06-09 | Samsung Electro-Mechanics Co Ltd | Multilayer inductor and method for manufacturing the same |
| EP3496517A4 (en) * | 2016-08-03 | 2019-08-07 | Kabushiki Kaisha Toyota Jidoshokki | Multilayer substrate |
| JPWO2020105704A1 (en) * | 2018-11-22 | 2021-09-02 | 味の素株式会社 | Magnetic paste |
| WO2023149168A1 (en) * | 2022-02-03 | 2023-08-10 | ローム株式会社 | Circuit component, electronic device and method for producing circuit component |
-
2001
- 2001-05-16 JP JP2001146930A patent/JP2002344106A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019883A (en) * | 2003-06-27 | 2005-01-20 | Tdk Corp | Multilayer substrate and manufacturing method therefor |
| JP2005158770A (en) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Laminated substrate and manufacturing method thereof, manufacturing method and apparatus of module using the laminated substrate |
| JP4515160B2 (en) * | 2004-06-11 | 2010-07-28 | 大日本印刷株式会社 | Wiring board with built-in capacitor, capacitor element with built-in wiring board |
| JP2005353868A (en) * | 2004-06-11 | 2005-12-22 | Dt Circuit Technology Co Ltd | Wiring board and capacitor element with built-in wiring board |
| JP2006210908A (en) * | 2004-12-28 | 2006-08-10 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method thereof |
| JP2006229214A (en) * | 2005-01-21 | 2006-08-31 | Ngk Spark Plug Co Ltd | Method for manufacturing wiring board |
| US8058951B2 (en) | 2005-09-30 | 2011-11-15 | Panasonic Corporation | Sheet-like composite electronic component and method for manufacturing same |
| WO2007040064A1 (en) * | 2005-09-30 | 2007-04-12 | Matsushita Electric Industrial Co., Ltd. | Sheet-like composite electronic component and method for manufacturing same |
| WO2007043405A1 (en) * | 2005-10-14 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for manufacturing same |
| JP2007157877A (en) * | 2005-12-02 | 2007-06-21 | Sony Corp | Passive-element package and its manufacturing method, semiconductor module, and mounting structures of them |
| JP2010067944A (en) * | 2008-03-31 | 2010-03-25 | Ngk Insulators Ltd | Ceramic substrate and ceramic chip component |
| WO2011129360A1 (en) * | 2010-04-16 | 2011-10-20 | 富士通株式会社 | Capacitor and method for producing same |
| JP2011228390A (en) * | 2010-04-16 | 2011-11-10 | Fujitsu Ltd | Capacitor and method for manufacturing the same |
| US9082552B2 (en) | 2010-04-16 | 2015-07-14 | Fujitsu Limited | Method of manufacturing capacitor |
| JP2013110303A (en) * | 2011-11-22 | 2013-06-06 | Ngk Insulators Ltd | Circuit board for peripheral circuit of large capacity module, large capacity module including peripheral circuit using circuit board, and manufacturing method of large capacity module |
| JP2014107548A (en) * | 2012-11-23 | 2014-06-09 | Samsung Electro-Mechanics Co Ltd | Multilayer inductor and method for manufacturing the same |
| EP3496517A4 (en) * | 2016-08-03 | 2019-08-07 | Kabushiki Kaisha Toyota Jidoshokki | Multilayer substrate |
| JPWO2020105704A1 (en) * | 2018-11-22 | 2021-09-02 | 味の素株式会社 | Magnetic paste |
| WO2023149168A1 (en) * | 2022-02-03 | 2023-08-10 | ローム株式会社 | Circuit component, electronic device and method for producing circuit component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511405B (en) | Device built-in module and manufacturing method thereof | |
| US7186919B2 (en) | Printed circuit board including embedded capacitors and method of manufacturing the same | |
| JP4288266B2 (en) | Manufacturing method of printed circuit board with built-in multilayer capacitor | |
| JP2002344106A (en) | Board with built-in circuit components and its manufacturing method | |
| CN1476636A (en) | Molecule component | |
| WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
| CN106024763B (en) | Coil embedded integrated circuit substrate and manufacturing method thereof | |
| JP3956851B2 (en) | Passive element embedded substrate and manufacturing method thereof | |
| JP2007208263A (en) | Method for manufacturing printed-circuit substrate with built-in thin-film capacitor | |
| KR100972874B1 (en) | Itfc with optimized ct | |
| KR100747022B1 (en) | Imbedded circuit board and fabricating method therefore | |
| JP2003092460A (en) | Wiring board and method for manufacturing the same provided with passive device | |
| JP2004343054A (en) | Electronic component and its manufacturing method | |
| JP3441368B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP2004007006A (en) | Multilayer wiring board | |
| JP4207517B2 (en) | Embedded substrate | |
| JP2002359319A (en) | Wiring board incorporating electric element and method of manufacturing it | |
| JP4610067B2 (en) | Manufacturing method of wiring board with built-in electric element | |
| JP4363947B2 (en) | Multilayer wiring circuit board and method for manufacturing the same | |
| WO2001095678A1 (en) | Method for manufacturing printed-circuit board | |
| JP2002329959A (en) | Printed wiring board and manufacturing method therefor | |
| KR100704922B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
| JP4330850B2 (en) | Thin coil component manufacturing method, thin coil component, and circuit device using the same | |
| JP4515477B2 (en) | Method for manufacturing wiring board with passive element | |
| JP2004172530A (en) | Laminated dielectric sheet, and capacitor sheet integrated into board, and element integrating board |