JP2002343676A - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法Info
- Publication number
- JP2002343676A JP2002343676A JP2002144245A JP2002144245A JP2002343676A JP 2002343676 A JP2002343676 A JP 2002343676A JP 2002144245 A JP2002144245 A JP 2002144245A JP 2002144245 A JP2002144245 A JP 2002144245A JP 2002343676 A JP2002343676 A JP 2002343676A
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- electronic component
- outermost layer
- dielectric
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 セラミック層の薄層化、高積層化対応におい
ても面実装性に優れた、高信頼性の高い積層セラミック
電子部品を提供することを目的とする。 【解決手段】 下部無効層１、内部電極２、誘電体層３
および上部無効層４を必要枚数積層してなる積層体最外
層表面の凹凸に、誘電体スラリー成分７を設けて平坦化
した後、積層体全体を均一加圧する。次に、この積層体
を焼成し、外部電極を形成する。
ても面実装性に優れた、高信頼性の高い積層セラミック
電子部品を提供することを目的とする。 【解決手段】 下部無効層１、内部電極２、誘電体層３
および上部無効層４を必要枚数積層してなる積層体最外
層表面の凹凸に、誘電体スラリー成分７を設けて平坦化
した後、積層体全体を均一加圧する。次に、この積層体
を焼成し、外部電極を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器などに使
用される積層セラミック電子部品の製造方法に関するも
のである。
用される積層セラミック電子部品の製造方法に関するも
のである。
【０００２】
【従来の技術】以下に従来の積層セラミックコンデンサ
の製造方法について図７〜図１１を用いて説明する。
の製造方法について図７〜図１１を用いて説明する。
【０００３】従来の積層セラミックコンデンサの製造方
法は、図７に示すごとくパレット５の上に設けた、プラ
スチックフィルム６上にグリーンシートを数枚重ね圧着
して下部無効層１を形成し、その上に内部電極２となる
導電性ペーストを印刷、乾燥し、再びグリーン誘電体層
３を圧着する。その後グリーンチップとしたときに端面
に内部電極２が互い違いに露出するように印刷スクリー
ンをずらして、内部電極２とグリーン誘電体層３を交互
に必要数積層する。圧着と印刷を繰返した後、さらに上
部無効層４としてグリーンシートを図８のごとく数枚圧
着する。そして前記積層体を図９のごとく加圧プレスヘ
ッド８で加圧し、所定寸法に切断して図１０に示すグリ
ーンチップを形成し、このグリーンチップを焼成する。
焼結したチップ素体の両端面に図１１のごとく内部電極
２と導通するように外部電極９を付与して積層セラミッ
クコンデンサとしている。
法は、図７に示すごとくパレット５の上に設けた、プラ
スチックフィルム６上にグリーンシートを数枚重ね圧着
して下部無効層１を形成し、その上に内部電極２となる
導電性ペーストを印刷、乾燥し、再びグリーン誘電体層
３を圧着する。その後グリーンチップとしたときに端面
に内部電極２が互い違いに露出するように印刷スクリー
ンをずらして、内部電極２とグリーン誘電体層３を交互
に必要数積層する。圧着と印刷を繰返した後、さらに上
部無効層４としてグリーンシートを図８のごとく数枚圧
着する。そして前記積層体を図９のごとく加圧プレスヘ
ッド８で加圧し、所定寸法に切断して図１０に示すグリ
ーンチップを形成し、このグリーンチップを焼成する。
焼結したチップ素体の両端面に図１１のごとく内部電極
２と導通するように外部電極９を付与して積層セラミッ
クコンデンサとしている。
【０００４】
【発明が解決しようとする課題】近年電子機器に使用さ
れるコンデンサは小型化、大容量化が要求されてきてお
り、このため積層セラミックコンデンサは、誘電体層３
の薄層化、多層化を図る必要がある。
れるコンデンサは小型化、大容量化が要求されてきてお
り、このため積層セラミックコンデンサは、誘電体層３
の薄層化、多層化を図る必要がある。
【０００５】しかしながら前記製造方法では、誘電体層
３を薄層化・多層化していくと、内部電極２の重なり合
う部分、内部電極２が重なり合わない部分、内部電極２
がない部分で厚みの違いから積層体最外層表面に凹凸が
生じる。そのため前記積層体を加圧圧着させる時、内部
電極２の重なり合う部分は充分圧力が加わるが、その他
の部分（図９の１３）には充分に圧力がかからない。そ
のため切断したグリーンチップを焼結したとき、チップ
素体は内部電極２が重なり合わない部分と内部電極２の
ない部分は焼成収縮が大きく厚み寸法が小さくなった
り、あるいはチップ素体の一部が欠けてしまったりして
平面性を失い、完成品としてプリント基板等に半田付け
性が悪くなったり、さらには欠けた部分が大きくなると
内部電極２が露出してしまい、ショート不良や信頼性の
劣化を招くことになるという問題を有していた。
３を薄層化・多層化していくと、内部電極２の重なり合
う部分、内部電極２が重なり合わない部分、内部電極２
がない部分で厚みの違いから積層体最外層表面に凹凸が
生じる。そのため前記積層体を加圧圧着させる時、内部
電極２の重なり合う部分は充分圧力が加わるが、その他
の部分（図９の１３）には充分に圧力がかからない。そ
のため切断したグリーンチップを焼結したとき、チップ
素体は内部電極２が重なり合わない部分と内部電極２の
ない部分は焼成収縮が大きく厚み寸法が小さくなった
り、あるいはチップ素体の一部が欠けてしまったりして
平面性を失い、完成品としてプリント基板等に半田付け
性が悪くなったり、さらには欠けた部分が大きくなると
内部電極２が露出してしまい、ショート不良や信頼性の
劣化を招くことになるという問題を有していた。
【０００６】本発明は、誘電体層の薄層化または多積層
化においても、素子の平面性を失うことなく、面実装性
に優れた、高品質、高信頼性の積層セラミック電子部品
の製造方法を提供しようとするもである。
化においても、素子の平面性を失うことなく、面実装性
に優れた、高品質、高信頼性の積層セラミック電子部品
の製造方法を提供しようとするもである。
【０００７】
【課題を解決するための手段】前記課題を解決するた
め、本発明の積層セラミック電子部品の製造方法は、内
部電極とグリーンシートを交互に積層した積層体の最外
層表面にスラリーを塗布し、表面を平坦にする第１の工
程と、次に、前記積層体を加圧圧着する第２の工程と、
その後前記積層体を焼成する第３の工程を備え、所期の
目的を達成するものである。
め、本発明の積層セラミック電子部品の製造方法は、内
部電極とグリーンシートを交互に積層した積層体の最外
層表面にスラリーを塗布し、表面を平坦にする第１の工
程と、次に、前記積層体を加圧圧着する第２の工程と、
その後前記積層体を焼成する第３の工程を備え、所期の
目的を達成するものである。
【０００８】
【発明の実施の形態】本発明の請求項１の発明によれ
ば、内部電極の重なり合う部分、内部電極の重なり合わ
ない部分と、内部電極のない部分とにより生じる最外層
表面の凹凸に誘電体スラリー成分を塗布し積層体表面を
平坦化することによって積層体全体を均一に加圧するこ
とができる。その結果切断、焼成したチップ素体の表面
の平面性を保つことができ、面実装性に優れた高信頼性
の積層セラミック電子部品を得ることができる。
ば、内部電極の重なり合う部分、内部電極の重なり合わ
ない部分と、内部電極のない部分とにより生じる最外層
表面の凹凸に誘電体スラリー成分を塗布し積層体表面を
平坦化することによって積層体全体を均一に加圧するこ
とができる。その結果切断、焼成したチップ素体の表面
の平面性を保つことができ、面実装性に優れた高信頼性
の積層セラミック電子部品を得ることができる。
【０００９】（実施形態１）以下、本発明の一実施形態
について図１〜図４を参照しながら説明する。なお図７
〜図１１と同一部分には同一番号を付している。
について図１〜図４を参照しながら説明する。なお図７
〜図１１と同一部分には同一番号を付している。
【００１０】まず、チタン酸バリウム系粉末１００重量
部、ポリビニルブチラール樹脂１０重量部、酢酸ブチル
６５重量部、フタル酸ジブチル３重量部を配合して誘電
体スラリーを作製し、ドクターブレード法によりセラミ
ックグリーンシートを成形した。前記グリーンシートの
うちまず、図１の下部無効層１として５層圧着し、その
上に内部電極２として主成分がＰｄから成るペーストを
スクリーン印刷法により塗布し、さらに誘電体層３のグ
リーンシートを１枚重ね圧着した。この上に内部電極２
がチップ素体の完成品において対向する端面に互い違い
に露出するようにスクリーンをずらしＰｄペーストを同
様にスクリーン印刷法により塗布して内部電極２を形成
し、次に誘電体層３を圧着し、これを繰り返し１５層積
層した。
部、ポリビニルブチラール樹脂１０重量部、酢酸ブチル
６５重量部、フタル酸ジブチル３重量部を配合して誘電
体スラリーを作製し、ドクターブレード法によりセラミ
ックグリーンシートを成形した。前記グリーンシートの
うちまず、図１の下部無効層１として５層圧着し、その
上に内部電極２として主成分がＰｄから成るペーストを
スクリーン印刷法により塗布し、さらに誘電体層３のグ
リーンシートを１枚重ね圧着した。この上に内部電極２
がチップ素体の完成品において対向する端面に互い違い
に露出するようにスクリーンをずらしＰｄペーストを同
様にスクリーン印刷法により塗布して内部電極２を形成
し、次に誘電体層３を圧着し、これを繰り返し１５層積
層した。
【００１１】さらにこの上に上部無効層４を５枚圧着し
て積層体を作製した。前記積層体の最外層表面に生じた
凹凸の上部に図２のごとく、前記組成の誘電体スラリー
成分７を塗布乾燥し、加圧プレスヘッド８により７５０
ｋｇ／ｃｍ2の圧力で前記積層体を加圧圧着する。この
後積層体を図３のごとく所定寸法に切断して得たグリー
ンチップに、焼成を以下の条件で行った。前記グリーン
チップを４００℃の温度で６時間バインダーアウトした
後、１３００℃の温度で２時間焼成、図４のごとく焼成
済みのチップ素体の端面に内部電極２と電気的に導通す
るようにＡｇを主成分とする外部電極９を塗布し９００
℃の温度で２時間焼付けし、さらに前記外部電極９の上
にＮｉおよびＰｂ−Ｓｎメッキを行い積層セラミックコ
ンデンサとした。その結果を（表１）に示す。
て積層体を作製した。前記積層体の最外層表面に生じた
凹凸の上部に図２のごとく、前記組成の誘電体スラリー
成分７を塗布乾燥し、加圧プレスヘッド８により７５０
ｋｇ／ｃｍ2の圧力で前記積層体を加圧圧着する。この
後積層体を図３のごとく所定寸法に切断して得たグリー
ンチップに、焼成を以下の条件で行った。前記グリーン
チップを４００℃の温度で６時間バインダーアウトした
後、１３００℃の温度で２時間焼成、図４のごとく焼成
済みのチップ素体の端面に内部電極２と電気的に導通す
るようにＡｇを主成分とする外部電極９を塗布し９００
℃の温度で２時間焼付けし、さらに前記外部電極９の上
にＮｉおよびＰｂ−Ｓｎメッキを行い積層セラミックコ
ンデンサとした。その結果を（表１）に示す。
【００１２】
【表１】
【００１３】（表１）から明らかなように本実施形態１
品は欠け不良率、ショート不良率とも従来方法（比較
例）より優れており、さらに図３および図４に示す完成
品は、図１０および図１１に示す従来例の完成品に比べ
て歪みのない直方体が得られることが分かる。なお（表
１）に示す従来例は、積層体の最外層表面に誘電体スラ
リー成分７を塗布する以外は、本実施形態と全く同一条
件で作製したものを比較として示したものである。
品は欠け不良率、ショート不良率とも従来方法（比較
例）より優れており、さらに図３および図４に示す完成
品は、図１０および図１１に示す従来例の完成品に比べ
て歪みのない直方体が得られることが分かる。なお（表
１）に示す従来例は、積層体の最外層表面に誘電体スラ
リー成分７を塗布する以外は、本実施形態と全く同一条
件で作製したものを比較として示したものである。
【００１４】（実施形態２）また、第二の実施形態とし
て、前記実施形態１の積層体の加圧前の最外層に誘電体
スラリー成分を塗工する方法をスクリーン印刷方法で行
った。この時の塗工状態を図５に示す。図５において１
０は印刷スクリーン、１１は印刷スキージを示す。この
時、この塗工方法以外は、全て実施形態１と同条件で焼
結体および完成品を作製した。この結果も（表１）に示
すごとく良好なものであった。
て、前記実施形態１の積層体の加圧前の最外層に誘電体
スラリー成分を塗工する方法をスクリーン印刷方法で行
った。この時の塗工状態を図５に示す。図５において１
０は印刷スクリーン、１１は印刷スキージを示す。この
時、この塗工方法以外は、全て実施形態１と同条件で焼
結体および完成品を作製した。この結果も（表１）に示
すごとく良好なものであった。
【００１５】（実施形態３）また、第三の実施形態とし
て、前記実施形態１の積層体の加圧前の最外層上部に誘
電体スラリー成分を塗工する方法をダイコート方法で行
った。この時の塗工状態の概念図を図６に示す。図６に
おいて１２はダイノズルを示す。この塗工方法以外は、
全て実施形態１と同条件で焼結体および完成品を作製し
た。この結果も実施形態１の（表１）に示したごとく良
好なものであった。
て、前記実施形態１の積層体の加圧前の最外層上部に誘
電体スラリー成分を塗工する方法をダイコート方法で行
った。この時の塗工状態の概念図を図６に示す。図６に
おいて１２はダイノズルを示す。この塗工方法以外は、
全て実施形態１と同条件で焼結体および完成品を作製し
た。この結果も実施形態１の（表１）に示したごとく良
好なものであった。
【００１６】また実施形態１〜３において誘電体セラミ
ック成分をチタン酸バリウムとしたが、他のセラミック
成分を用いても良く、さらに内部電極２としてＰｄを使
用したが、これをほかの電極材料、たとえばＡｇ−Ｐ
ｄ，Ｎｉ，Ｃｕなどを用いても良い。またさらに実施形
態３においてダイコート方法を用いたが、同じような効
果が考えられるアプリケータ方法やドクターブレード方
法を用いても同じ結果が得られる。
ック成分をチタン酸バリウムとしたが、他のセラミック
成分を用いても良く、さらに内部電極２としてＰｄを使
用したが、これをほかの電極材料、たとえばＡｇ−Ｐ
ｄ，Ｎｉ，Ｃｕなどを用いても良い。またさらに実施形
態３においてダイコート方法を用いたが、同じような効
果が考えられるアプリケータ方法やドクターブレード方
法を用いても同じ結果が得られる。
【００１７】
【発明の効果】以上のように本発明によれば、積層体上
部無効層の最外層表面に生じる凹凸を、スラリーで平坦
化した後、積層体全体を均一加圧圧着することにより、
寸法歪みのない直方体で面実装性に優れた、高信頼性の
積層セラミック電子部品が実現できるものである。
部無効層の最外層表面に生じる凹凸を、スラリーで平坦
化した後、積層体全体を均一加圧圧着することにより、
寸法歪みのない直方体で面実装性に優れた、高信頼性の
積層セラミック電子部品が実現できるものである。
【図１】本発明の一実施形態の積層体最外層表面に誘電
体スラリー成分を塗工した状態の概念断面図
体スラリー成分を塗工した状態の概念断面図
【図２】図１に示す積層体の加圧状態を示す概念断面図
【図３】同焼成済みチップ素体の斜視図
【図４】同積層セラミックコンデンサの内部電極長手方
向での断面図
向での断面図
【図５】本発明の他の実施形態の積層体最外層表面に誘
電体スラリーをスクリーン印刷方法により設ける概念断
面図
電体スラリーをスクリーン印刷方法により設ける概念断
面図
【図６】本発明のさらに他の実施形態の積層体最外層表
面に誘電体スラリーをダイコート方法により設ける概念
断面図
面に誘電体スラリーをダイコート方法により設ける概念
断面図
【図７】従来例の積層体の内部電極幅方向での断面図
【図８】従来例の積層体の内部電極長さ方向での断面図
【図９】従来例の加圧状態を示す概念断面図
【図１０】従来例の焼結済みチップ素体の斜視図
【図１１】従来例の積層セラミックコンデンサの断面図
１ 下部無効層 ２ 内部電極 ３ 誘電体層 ４ 上部無効層 ５ パレット ６ 接着剤つきプラスチックフィルム ７ 誘電体最外層表面の凹部に充填された誘電体スラリ
ー成分
ー成分
Claims (3)
- 【請求項１】 内部電極とグリーンシートを交互に積層
した積層体の最外層表面にスラリーを塗布し、表面を平
坦にする第１の工程と、次に、前記積層体を加圧圧着す
る第２の工程と、その後前記積層体を焼成する第３の工
程とを備えた積層セラミック電子部品の製造方法。 - 【請求項２】 積層体最外層へのスラリーの塗布をスク
リーン印刷で行う請求項１に記載の積層セラミックコン
デンサの製造方法。 - 【請求項３】 積層体最外層へのスラリーの塗布をダイ
コート法で行う請求項１に記載の積層セラミックコンデ
ンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002144245A JP2002343676A (ja) | 2002-05-20 | 2002-05-20 | 積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002144245A JP2002343676A (ja) | 2002-05-20 | 2002-05-20 | 積層セラミック電子部品の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7278806A Division JPH09129482A (ja) | 1995-10-26 | 1995-10-26 | 積層セラミックコンデンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002343676A true JP2002343676A (ja) | 2002-11-29 |
Family
ID=19194617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002144245A Pending JP2002343676A (ja) | 2002-05-20 | 2002-05-20 | 積層セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002343676A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017152623A (ja) * | 2016-02-26 | 2017-08-31 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
-
2002
- 2002-05-20 JP JP2002144245A patent/JP2002343676A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017152623A (ja) * | 2016-02-26 | 2017-08-31 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI270092B (en) | Stack capacitor and the manufacturing method thereof | |
| KR101197787B1 (ko) | 적층형 세라믹 캐패시터 및 이의 제조방법 | |
| KR20140085097A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP2001185437A (ja) | 積層セラミックコンデンサ | |
| KR20190027452A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR20190121144A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101952845B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| JP2003022930A (ja) | 積層セラミックコンデンサ | |
| JP2003022929A (ja) | 積層セラミックコンデンサ | |
| JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP2005159056A (ja) | 積層セラミック電子部品 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP3210440B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2000243650A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2003045740A (ja) | 積層型電子部品 | |
| JP2000277381A (ja) | 多連型積層セラミックコンデンサ | |
| JPH09129482A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2002343676A (ja) | 積層セラミック電子部品の製造方法 | |
| JP4696410B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2005303029A (ja) | 積層セラミック電子部品の製造方法 | |
| JP3521774B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| KR20190121160A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP2001217140A (ja) | 積層型電子部品およびその製法 | |
| JP3954792B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2946844B2 (ja) | 積層セラミックコンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |