JP2002342305A - ディジタル信号演算装置 - Google Patents
ディジタル信号演算装置Info
- Publication number
- JP2002342305A JP2002342305A JP2001148064A JP2001148064A JP2002342305A JP 2002342305 A JP2002342305 A JP 2002342305A JP 2001148064 A JP2001148064 A JP 2001148064A JP 2001148064 A JP2001148064 A JP 2001148064A JP 2002342305 A JP2002342305 A JP 2002342305A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- processing
- input
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stereophonic System (AREA)
Abstract
(57)【要約】
【課題】本発明は、入力ディジタル信号に対する演算処
理のオフ時における低消費電力化を図るとともに、該演
算処理のオン／オフ切り換えに伴う出力ディジタル信号
の違和感を低減することが可能なディジタル信号演算装
置を提供する。 【解決手段】本発明に係るディジタル信号演算装置１ｃ
は、入力ディジタル信号Ｓinの信号経路として、ディジ
タル信号プロセッサ２の音場プログラム処理部４を経由
する第１信号経路、及び補正処理部５を経由する第２信
号経路の他に、ディジタル信号プロセッサ２を経由しな
い第３信号経路を有する構成である。
理のオフ時における低消費電力化を図るとともに、該演
算処理のオン／オフ切り換えに伴う出力ディジタル信号
の違和感を低減することが可能なディジタル信号演算装
置を提供する。 【解決手段】本発明に係るディジタル信号演算装置１ｃ
は、入力ディジタル信号Ｓinの信号経路として、ディジ
タル信号プロセッサ２の音場プログラム処理部４を経由
する第１信号経路、及び補正処理部５を経由する第２信
号経路の他に、ディジタル信号プロセッサ２を経由しな
い第３信号経路を有する構成である。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル信号プ
ロセッサを具備し、入力されたディジタル信号に対して
所定の演算処理を施すディジタル信号演算装置に関す
る。
ロセッサを具備し、入力されたディジタル信号に対して
所定の演算処理を施すディジタル信号演算装置に関す
る。
【０００２】
【従来の技術】従来のディジタル信号演算装置として、
ここでは、オーディオ用のディジタル信号演算装置を例
に挙げて説明を行う。図５は従来のディジタル信号演算
装置の一構成例を示すブロック図である。本図のディジ
タル信号演算装置１’は、ディジタル信号プロセッサ
２’（以下、ＤＳＰ２’［Digital Signal Processor］
と呼ぶ）を具備し、入力ディジタル音声信号Ｓinに対し
てＤＳＰ２’による所定の演算処理（音像・音場処理や
音質制御処理等のプログラム処理）を施すことで、所望
の出力ディジタル音声信号Ｓoutを生成する。
ここでは、オーディオ用のディジタル信号演算装置を例
に挙げて説明を行う。図５は従来のディジタル信号演算
装置の一構成例を示すブロック図である。本図のディジ
タル信号演算装置１’は、ディジタル信号プロセッサ
２’（以下、ＤＳＰ２’［Digital Signal Processor］
と呼ぶ）を具備し、入力ディジタル音声信号Ｓinに対し
てＤＳＰ２’による所定の演算処理（音像・音場処理や
音質制御処理等のプログラム処理）を施すことで、所望
の出力ディジタル音声信号Ｓoutを生成する。
【０００３】上記したＤＳＰ２’は、その内部に数値演
算論理回路３’（以下、ＡＬＵ３’［Arithmetic and L
ogic Unit］と呼ぶ）とセレクタ６’とを有し、外部か
ら入力される高速なクロックパルスＣＬＫによって動作
する。ＡＬＵ３’は音場プログラム処理部４’と補正処
理部５’とから成り、各処理部４’、５’の出力端子は
セレクタ６’の二入力端子にそれぞれ接続されている。
算論理回路３’（以下、ＡＬＵ３’［Arithmetic and L
ogic Unit］と呼ぶ）とセレクタ６’とを有し、外部か
ら入力される高速なクロックパルスＣＬＫによって動作
する。ＡＬＵ３’は音場プログラム処理部４’と補正処
理部５’とから成り、各処理部４’、５’の出力端子は
セレクタ６’の二入力端子にそれぞれ接続されている。
【０００４】音場プログラム処理部４’は、ホールやス
タジアムといった実在音場の立体感を仮想的に再現した
り、使用者の嗜好に合わせて再生音質を変化させたりす
るために、入力ディジタル音声信号Ｓinに対して所定の
演算処理（以下、音場処理と呼ぶ）を施す回路部であ
る。
タジアムといった実在音場の立体感を仮想的に再現した
り、使用者の嗜好に合わせて再生音質を変化させたりす
るために、入力ディジタル音声信号Ｓinに対して所定の
演算処理（以下、音場処理と呼ぶ）を施す回路部であ
る。
【０００５】なお、通常のＤＳＰ２’では、１回の音場
処理に必要な個数分の入力ディジタル音声信号Ｓinを、
図示しない外部ＲＡＭ［Random Access Memory］に保持
し、その後、図示しない外部ＲＯＭ［Read Only Memor
y］からの命令に基づいて入力ディジタル音声信号Ｓin
に対する演算を順次行う。そのため、１つの出力ディジ
タル音声信号Ｓoutを生成するには多少の時間を必要と
し、入力ディジタル音声信号Ｓinと出力ディジタル音声
信号Ｓoutとの間には少なからず遅延が生じる。また、
一般的に出力ディジタル音声信号Ｓoutの信号レベル
は、入力ディジタル音声信号Ｓinの信号レベルよりも小
さくなる。
処理に必要な個数分の入力ディジタル音声信号Ｓinを、
図示しない外部ＲＡＭ［Random Access Memory］に保持
し、その後、図示しない外部ＲＯＭ［Read Only Memor
y］からの命令に基づいて入力ディジタル音声信号Ｓin
に対する演算を順次行う。そのため、１つの出力ディジ
タル音声信号Ｓoutを生成するには多少の時間を必要と
し、入力ディジタル音声信号Ｓinと出力ディジタル音声
信号Ｓoutとの間には少なからず遅延が生じる。また、
一般的に出力ディジタル音声信号Ｓoutの信号レベル
は、入力ディジタル音声信号Ｓinの信号レベルよりも小
さくなる。
【０００６】補正処理部５’は、自身を経由してセレク
タ６’に出力されるディジタル音声信号の遅延時間や信
号レベルが、音場プログラム処理部４’を経由した場合
と同等になるように、入力ディジタル音声信号Ｓinに対
して遅延処理やレベル調整処理等を施す回路部である。
タ６’に出力されるディジタル音声信号の遅延時間や信
号レベルが、音場プログラム処理部４’を経由した場合
と同等になるように、入力ディジタル音声信号Ｓinに対
して遅延処理やレベル調整処理等を施す回路部である。
【０００７】セレクタ６’は、入力された二信号（音場
プログラム処理部４’及び補正処理部５’の各出力信
号）のいずれか一方を選択し、その選択信号を出力ディ
ジタル音声信号Ｓoutとして外部に送出する。すなわ
ち、セレクタ６’は、入力ディジタル音声信号Ｓinに対
する音場処理がオンの場合には音場プログラム処理部
４’の出力信号を選択出力し、オフの場合には補正処理
部５’の出力信号を選択出力する。なお、セレクタ６’
における信号選択動作は、外部から入力される第１制御
信号Ｓc1に基づいて制御される。
プログラム処理部４’及び補正処理部５’の各出力信
号）のいずれか一方を選択し、その選択信号を出力ディ
ジタル音声信号Ｓoutとして外部に送出する。すなわ
ち、セレクタ６’は、入力ディジタル音声信号Ｓinに対
する音場処理がオンの場合には音場プログラム処理部
４’の出力信号を選択出力し、オフの場合には補正処理
部５’の出力信号を選択出力する。なお、セレクタ６’
における信号選択動作は、外部から入力される第１制御
信号Ｓc1に基づいて制御される。
【０００８】続いて、別構成から成る従来のディジタル
信号演算装置について説明を行う。図６は従来のディジ
タル信号演算装置の別構成例を示すブロック図である。
本図のディジタル信号演算装置１”は、ディジタル信号
プロセッサ２”（以下、ＤＳＰ２”と呼ぶ）とセレクタ
７”とを具備し、入力ディジタル音声信号Ｓinに対して
ＤＳＰ２”による所定の演算処理（音像・音場処理や音
質制御処理等のプログラム処理）を施すことで、所望の
出力ディジタル音声信号Ｓoutを生成する。
信号演算装置について説明を行う。図６は従来のディジ
タル信号演算装置の別構成例を示すブロック図である。
本図のディジタル信号演算装置１”は、ディジタル信号
プロセッサ２”（以下、ＤＳＰ２”と呼ぶ）とセレクタ
７”とを具備し、入力ディジタル音声信号Ｓinに対して
ＤＳＰ２”による所定の演算処理（音像・音場処理や音
質制御処理等のプログラム処理）を施すことで、所望の
出力ディジタル音声信号Ｓoutを生成する。
【０００９】上記のＤＳＰ２”は、その内部に数値演算
論理回路３”（以下、ＡＬＵ３”と呼ぶ）を有し、外部
から入力される高速なクロックパルスＣＬＫによって動
作する。ＡＬＵ３”は音場プログラム処理部４”を有し
ており、その出力端子はＤＳＰ２”の外部に設けられた
セレクタ７”の一入力端子に接続されている。なお、セ
レクタ７”の他入力端子には、ＤＳＰ２”を経由しない
入力ディジタル音声信号Ｓinが直接入力されている。
論理回路３”（以下、ＡＬＵ３”と呼ぶ）を有し、外部
から入力される高速なクロックパルスＣＬＫによって動
作する。ＡＬＵ３”は音場プログラム処理部４”を有し
ており、その出力端子はＤＳＰ２”の外部に設けられた
セレクタ７”の一入力端子に接続されている。なお、セ
レクタ７”の他入力端子には、ＤＳＰ２”を経由しない
入力ディジタル音声信号Ｓinが直接入力されている。
【００１０】音場プログラム処理部４”は、前出の図５
に示した音場プログラム処理部４’と同様、入力ディジ
タル音声信号Ｓinに対して音場処理を施す回路部であ
る。
に示した音場プログラム処理部４’と同様、入力ディジ
タル音声信号Ｓinに対して音場処理を施す回路部であ
る。
【００１１】セレクタ７”は、入力された二信号（音場
プログラム処理部４”の出力信号及びＤＳＰ２”を経由
しない入力ディジタル音声信号Ｓin）のいずれか一方を
選択し、その選択信号を出力ディジタル音声信号Ｓout
として外部に送出する。すなわち、セレクタ７”は、入
力ディジタル音声信号Ｓinに対する音場処理がオンの場
合には音場プログラム処理部４”の出力信号を選択出力
し、オフの場合にはＤＳＰ２”を経由しない入力ディジ
タル音声信号Ｓinを選択出力する。なお、セレクタ７”
における信号選択動作は、外部から入力される第２制御
信号Ｓc2に基づいて制御される。
プログラム処理部４”の出力信号及びＤＳＰ２”を経由
しない入力ディジタル音声信号Ｓin）のいずれか一方を
選択し、その選択信号を出力ディジタル音声信号Ｓout
として外部に送出する。すなわち、セレクタ７”は、入
力ディジタル音声信号Ｓinに対する音場処理がオンの場
合には音場プログラム処理部４”の出力信号を選択出力
し、オフの場合にはＤＳＰ２”を経由しない入力ディジ
タル音声信号Ｓinを選択出力する。なお、セレクタ７”
における信号選択動作は、外部から入力される第２制御
信号Ｓc2に基づいて制御される。
【００１２】
【発明が解決しようとする課題】確かに、前出の図５に
示したディジタル信号演算装置１’であれば、入力ディ
ジタル音声信号Ｓinに対する音場処理をオフとした場合
であっても、出力ディジタル音声信号ＳoutはＤＳＰ
２’の補正処理部５’を経由して生成されるため、その
遅延時間や信号レベル等を音場処理オン時の出力ディジ
タル音声信号Ｓoutと同等にすることができる。従っ
て、入力ディジタル音声信号Ｓinに対する音場処理のオ
ン／オフを切り換える際、出力ディジタル音声信号Ｓ
outがユーザに聴感上の違和感を感じさせない製品を提
供することが可能である。
示したディジタル信号演算装置１’であれば、入力ディ
ジタル音声信号Ｓinに対する音場処理をオフとした場合
であっても、出力ディジタル音声信号ＳoutはＤＳＰ
２’の補正処理部５’を経由して生成されるため、その
遅延時間や信号レベル等を音場処理オン時の出力ディジ
タル音声信号Ｓoutと同等にすることができる。従っ
て、入力ディジタル音声信号Ｓinに対する音場処理のオ
ン／オフを切り換える際、出力ディジタル音声信号Ｓ
outがユーザに聴感上の違和感を感じさせない製品を提
供することが可能である。
【００１３】しかしながら、上記構成から成るディジタ
ル信号演算装置１’では、音場処理のオン／オフに依ら
ず、常に高速なクロックパルスＣＬＫによってＤＳＰ
２’を動作させる必要があるため、音場処理オフ時の消
費電力が不必要に大きいという課題があった。特に、電
池等を駆動電源とする携帯型のメディア再生機器では、
再生時間をいかに延長するかが課題とされているため、
ディジタル信号演算装置１’の消費電力が大きいという
ことは大きな弊害となっていた。
ル信号演算装置１’では、音場処理のオン／オフに依ら
ず、常に高速なクロックパルスＣＬＫによってＤＳＰ
２’を動作させる必要があるため、音場処理オフ時の消
費電力が不必要に大きいという課題があった。特に、電
池等を駆動電源とする携帯型のメディア再生機器では、
再生時間をいかに延長するかが課題とされているため、
ディジタル信号演算装置１’の消費電力が大きいという
ことは大きな弊害となっていた。
【００１４】一方、前出の図６に示したディジタル信号
演算装置１”であれば、入力ディジタル音声信号Ｓinに
対する音場処理をオフとした場合、入力ディジタル音声
信号ＳinはＤＳＰ２”を経由することなく直接出力ディ
ジタル音声信号Ｓoutとして出力される。従って、音場
処理オフ時には、ＤＳＰ２”を高速なクロックパルスＣ
ＬＫで動作させる必要がないので、音場処理オフ時にお
けるディジタル信号演算装置１”の消費電力を低減する
ことが可能である。
演算装置１”であれば、入力ディジタル音声信号Ｓinに
対する音場処理をオフとした場合、入力ディジタル音声
信号ＳinはＤＳＰ２”を経由することなく直接出力ディ
ジタル音声信号Ｓoutとして出力される。従って、音場
処理オフ時には、ＤＳＰ２”を高速なクロックパルスＣ
ＬＫで動作させる必要がないので、音場処理オフ時にお
けるディジタル信号演算装置１”の消費電力を低減する
ことが可能である。
【００１５】しかしながら、上記構成から成るディジタ
ル信号演算装置１”では、入力ディジタル音声信号Ｓin
に対する音場処理のオン／オフを切り換える際、出力デ
ィジタル音声信号Ｓoutの遅延時間や信号レベル等が音
場処理のオン／オフに応じて変動するため、出力ディジ
タル音声信号Ｓoutが不連続となって異音が発生し、ユ
ーザが聴感上の違和感を感じるという課題があった。ま
た、音場処理をオンからオフに切り換えた場合に、音量
がいきなり大きくなるという課題もあった。
ル信号演算装置１”では、入力ディジタル音声信号Ｓin
に対する音場処理のオン／オフを切り換える際、出力デ
ィジタル音声信号Ｓoutの遅延時間や信号レベル等が音
場処理のオン／オフに応じて変動するため、出力ディジ
タル音声信号Ｓoutが不連続となって異音が発生し、ユ
ーザが聴感上の違和感を感じるという課題があった。ま
た、音場処理をオンからオフに切り換えた場合に、音量
がいきなり大きくなるという課題もあった。
【００１６】なお、上記で例示したオーディオ用のディ
ジタル信号演算装置に限らず、映像処理用のディジタル
信号演算装置や、その他の分野で用いられるディジタル
信号演算装置についても、上記と同様の課題があった。
ジタル信号演算装置に限らず、映像処理用のディジタル
信号演算装置や、その他の分野で用いられるディジタル
信号演算装置についても、上記と同様の課題があった。
【００１７】本発明は上記の問題点に鑑み、入力ディジ
タル信号に対する演算処理のオフ時における低消費電力
化を図るとともに、該演算処理のオン／オフ切り換えに
伴う出力ディジタル信号の違和感を低減することが可能
なディジタル信号演算装置を提供することを目的とす
る。
タル信号に対する演算処理のオフ時における低消費電力
化を図るとともに、該演算処理のオン／オフ切り換えに
伴う出力ディジタル信号の違和感を低減することが可能
なディジタル信号演算装置を提供することを目的とす
る。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るディジタル信号演算装置では、入力デ
ィジタル信号に所定の演算処理を施す第１処理部と、前
記入力ディジタル信号に前記演算処理を施すことなく、
第１処理部を経由した場合と同等の遅延処理やレベル調
整処理を施す第２処理部と、を内蔵したディジタル信号
処理手段を具備するディジタル信号演算装置において、
前記入力ディジタル信号の信号経路として、第１処理部
を経由する第１信号経路及び第２処理部を経由する第２
信号経路の他に、前記ディジタル信号処理手段を経由し
ない第３信号経路を有する構成としている。
に、本発明に係るディジタル信号演算装置では、入力デ
ィジタル信号に所定の演算処理を施す第１処理部と、前
記入力ディジタル信号に前記演算処理を施すことなく、
第１処理部を経由した場合と同等の遅延処理やレベル調
整処理を施す第２処理部と、を内蔵したディジタル信号
処理手段を具備するディジタル信号演算装置において、
前記入力ディジタル信号の信号経路として、第１処理部
を経由する第１信号経路及び第２処理部を経由する第２
信号経路の他に、前記ディジタル信号処理手段を経由し
ない第３信号経路を有する構成としている。
【００１９】なお、上記構成から成るディジタル信号演
算装置では、第１〜第３信号経路のいずれか１つを選択
し、その信号経路を経由して得られた信号を出力ディジ
タル信号とする選択手段を有する構成にするとよい。
算装置では、第１〜第３信号経路のいずれか１つを選択
し、その信号経路を経由して得られた信号を出力ディジ
タル信号とする選択手段を有する構成にするとよい。
【００２０】また、上記構成から成るディジタル信号演
算装置では、第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する動作クロックパルスの供給
を停止させる手段を有する構成にするとよい。
算装置では、第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する動作クロックパルスの供給
を停止させる手段を有する構成にするとよい。
【００２１】また、上記構成から成るディジタル信号演
算装置では、第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する前記入力ディジタル信号の
供給を停止させる手段を有する構成にするとよい。
算装置では、第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する前記入力ディジタル信号の
供給を停止させる手段を有する構成にするとよい。
【００２２】また、上記構成から成るディジタル信号演
算装置では、第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してフェー
ド制御を施す手段を有する構成にするとよい。
算装置では、第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してフェー
ド制御を施す手段を有する構成にするとよい。
【００２３】また、上記構成から成るディジタル信号演
算装置では、第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してレベル
制御を施す手段を有する構成にするとよい。
算装置では、第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してレベル
制御を施す手段を有する構成にするとよい。
【００２４】
【発明の実施の形態】本発明に係るディジタル信号演算
装置として、ここでは、オーディオ用のディジタル信号
演算装置を例に挙げて説明を行う。図１は本発明に係る
ディジタル信号演算装置の第１実施形態を示すブロック
図である。
装置として、ここでは、オーディオ用のディジタル信号
演算装置を例に挙げて説明を行う。図１は本発明に係る
ディジタル信号演算装置の第１実施形態を示すブロック
図である。
【００２５】本図のディジタル信号演算装置１ａは、デ
ィジタル信号処理手段であるディジタル信号プロセッサ
２（以下、ＤＳＰ２と呼ぶ）と、３つのセレクタ７、
８、９とを具備し、入力ディジタル音声信号Ｓinに対し
てＤＳＰ２による所定の演算処理（音像・音場処理や音
質制御処理等のプログラム処理）を施すことで、所望の
出力ディジタル音声信号Ｓoutを生成する。
ィジタル信号処理手段であるディジタル信号プロセッサ
２（以下、ＤＳＰ２と呼ぶ）と、３つのセレクタ７、
８、９とを具備し、入力ディジタル音声信号Ｓinに対し
てＤＳＰ２による所定の演算処理（音像・音場処理や音
質制御処理等のプログラム処理）を施すことで、所望の
出力ディジタル音声信号Ｓoutを生成する。
【００２６】上記したＤＳＰ２は、内部に数値演算論理
回路３（以下、ＡＬＵ３と呼ぶ）とセレクタ６とを有
し、セレクタ８を介して外部から入力される高速なクロ
ックパルスＣＬＫによって動作する。ＡＬＵ３は音場プ
ログラム処理部４と補正処理部５とから成り、各処理部
４、５の入力端子はいずれもセレクタ９の出力端子に接
続されている。また、各処理部４、５の出力端子はセレ
クタ６の二入力端子にそれぞれ接続されている。
回路３（以下、ＡＬＵ３と呼ぶ）とセレクタ６とを有
し、セレクタ８を介して外部から入力される高速なクロ
ックパルスＣＬＫによって動作する。ＡＬＵ３は音場プ
ログラム処理部４と補正処理部５とから成り、各処理部
４、５の入力端子はいずれもセレクタ９の出力端子に接
続されている。また、各処理部４、５の出力端子はセレ
クタ６の二入力端子にそれぞれ接続されている。
【００２７】音場プログラム処理部４は、ホールやスタ
ジアムといった実在音場の立体感を仮想的に再現した
り、使用者の嗜好に合わせて再生音質を変化させたりす
るために、セレクタ９を介して外部から入力される入力
ディジタル音声信号Ｓinに対して所定の演算処理（以
下、音場処理と呼ぶ）を施す回路部である。
ジアムといった実在音場の立体感を仮想的に再現した
り、使用者の嗜好に合わせて再生音質を変化させたりす
るために、セレクタ９を介して外部から入力される入力
ディジタル音声信号Ｓinに対して所定の演算処理（以
下、音場処理と呼ぶ）を施す回路部である。
【００２８】上記の音場処理において、１回の演算に必
要な入力ディジタル音声信号Ｓinの個数が単数である場
合には、図示しない外部ＲＯＭから受ける命令毎に入力
ディジタル音声信号Ｓinに対する演算を行い、出力ディ
ジタル音声信号Ｓoutを生成する。一方、１回の演算に
必要な入力ディジタル音声信号Ｓinの個数が複数である
場合には、必要な入力ディジタル音声信号Ｓinを図示し
ない外部ＲＡＭに保持し、その後、前記外部ＲＯＭから
の命令に基づいて入力ディジタル音声信号Ｓinに対する
演算を順次行うことで、出力ディジタル音声信号Ｓout
を生成する。
要な入力ディジタル音声信号Ｓinの個数が単数である場
合には、図示しない外部ＲＯＭから受ける命令毎に入力
ディジタル音声信号Ｓinに対する演算を行い、出力ディ
ジタル音声信号Ｓoutを生成する。一方、１回の演算に
必要な入力ディジタル音声信号Ｓinの個数が複数である
場合には、必要な入力ディジタル音声信号Ｓinを図示し
ない外部ＲＡＭに保持し、その後、前記外部ＲＯＭから
の命令に基づいて入力ディジタル音声信号Ｓinに対する
演算を順次行うことで、出力ディジタル音声信号Ｓout
を生成する。
【００２９】なお、通常の音場処理では、１回の演算に
複数の入力ディジタル音声信号Ｓinを必要とするため、
１つの出力ディジタル音声信号Ｓoutを生成するには多
少の時間を要し、入力ディジタル音声信号Ｓinと出力デ
ィジタル音声信号Ｓoutとの間には少なからず遅延が生
じる。また、一般的に出力ディジタル音声信号Ｓoutの
信号レベルは、入力ディジタル音声信号Ｓinの信号レベ
ルよりも小さくなる。
複数の入力ディジタル音声信号Ｓinを必要とするため、
１つの出力ディジタル音声信号Ｓoutを生成するには多
少の時間を要し、入力ディジタル音声信号Ｓinと出力デ
ィジタル音声信号Ｓoutとの間には少なからず遅延が生
じる。また、一般的に出力ディジタル音声信号Ｓoutの
信号レベルは、入力ディジタル音声信号Ｓinの信号レベ
ルよりも小さくなる。
【００３０】補正処理部５は、自身を経由してセレクタ
６に出力されるディジタル音声信号の遅延時間や信号レ
ベルが、音場プログラム処理部４を経由した場合と同等
になるように、セレクタ９を介して外部から入力される
入力ディジタル音声信号Ｓinに対して遅延処理やレベル
調整処理等を施す回路部である。
６に出力されるディジタル音声信号の遅延時間や信号レ
ベルが、音場プログラム処理部４を経由した場合と同等
になるように、セレクタ９を介して外部から入力される
入力ディジタル音声信号Ｓinに対して遅延処理やレベル
調整処理等を施す回路部である。
【００３１】セレクタ６は、入力された二信号（音場プ
ログラム処理部４及び補正処理部５の各出力信号）のい
ずれか一方を選択して、その選択信号をセレクタ７に送
出する。なお、セレクタ６における信号選択動作は、外
部から入力される第１制御信号Ｓc1に基づいて制御され
る。
ログラム処理部４及び補正処理部５の各出力信号）のい
ずれか一方を選択して、その選択信号をセレクタ７に送
出する。なお、セレクタ６における信号選択動作は、外
部から入力される第１制御信号Ｓc1に基づいて制御され
る。
【００３２】なお、上記したセレクタ７の一入力端子
は、入力ディジタル信号Ｓinの供給ラインに接続されて
おり、他入力端子はＤＳＰ２を構成するセレクタ６の出
力端子に接続されている。また、セレクタ７の出力端子
は、ディジタル信号演算装置１ａの出力端子に相当して
おり、セレクタ７における信号選択動作は、外部から入
力される第２制御信号Ｓc2に基づいて制御される。
は、入力ディジタル信号Ｓinの供給ラインに接続されて
おり、他入力端子はＤＳＰ２を構成するセレクタ６の出
力端子に接続されている。また、セレクタ７の出力端子
は、ディジタル信号演算装置１ａの出力端子に相当して
おり、セレクタ７における信号選択動作は、外部から入
力される第２制御信号Ｓc2に基づいて制御される。
【００３３】このように、本実施形態のディジタル信号
演算装置１ａには、入力ディジタル信号Ｓinの信号経路
として、ＤＳＰ２の音場プログラム処理部４を経由する
信号経路（以下、第１信号経路と呼ぶ）、及び補正処理
部５を経由する信号経路（以下、第２信号経路と呼ぶ）
の他に、ＤＳＰ２を経由しない信号経路（以下、第３信
号経路と呼ぶ）が新たに設けられている。
演算装置１ａには、入力ディジタル信号Ｓinの信号経路
として、ＤＳＰ２の音場プログラム処理部４を経由する
信号経路（以下、第１信号経路と呼ぶ）、及び補正処理
部５を経由する信号経路（以下、第２信号経路と呼ぶ）
の他に、ＤＳＰ２を経由しない信号経路（以下、第３信
号経路と呼ぶ）が新たに設けられている。
【００３４】このような構成とすることにより、入力デ
ィジタル音声信号Ｓinに対する音場処理をオフとする場
合には、セレクタ７でＤＳＰ２を経由しない第３信号経
路を選択し、入力ディジタル音声信号Ｓinを直接出力デ
ィジタル音声信号Ｓoutとして外部に出力することがで
きる。従って、音場処理オフ時には、ＤＳＰ２を高速な
クロックパルスＣＬＫで動作させる必要がなくなるの
で、音場処理オフ時におけるディジタル信号演算装置１
ａの消費電力を低減することが可能となる。
ィジタル音声信号Ｓinに対する音場処理をオフとする場
合には、セレクタ７でＤＳＰ２を経由しない第３信号経
路を選択し、入力ディジタル音声信号Ｓinを直接出力デ
ィジタル音声信号Ｓoutとして外部に出力することがで
きる。従って、音場処理オフ時には、ＤＳＰ２を高速な
クロックパルスＣＬＫで動作させる必要がなくなるの
で、音場処理オフ時におけるディジタル信号演算装置１
ａの消費電力を低減することが可能となる。
【００３５】また、入力ディジタル音声信号Ｓinに対す
る音場処理のオン／オフを切り換えながら使用する場合
（例えば、複数の音場処理を切り換えながら視聴する場
合）には、セレクタ６で音場プログラム処理部４を経由
する第１信号経路と、補正処理部５を経由する第２信号
経路とを適宜選択し、セレクタ７では常にセレクタ６の
出力信号を選択するように制御すればよい。このような
選択制御により、入力ディジタル音声信号Ｓinに対する
音場処理のオン／オフを切り換える際であっても、出力
ディジタル音声信号Ｓoutが不連続とならず、ユーザに
聴感上の違和感を感じさせない製品を提供することが可
能となる。
る音場処理のオン／オフを切り換えながら使用する場合
（例えば、複数の音場処理を切り換えながら視聴する場
合）には、セレクタ６で音場プログラム処理部４を経由
する第１信号経路と、補正処理部５を経由する第２信号
経路とを適宜選択し、セレクタ７では常にセレクタ６の
出力信号を選択するように制御すればよい。このような
選択制御により、入力ディジタル音声信号Ｓinに対する
音場処理のオン／オフを切り換える際であっても、出力
ディジタル音声信号Ｓoutが不連続とならず、ユーザに
聴感上の違和感を感じさせない製品を提供することが可
能となる。
【００３６】上記したように、本実施形態のディジタル
信号演算装置１ａでは、第１、第２制御信号Ｓc1、Ｓc2
に基づいてセレクタ６、７における信号選択動作を制御
し、第１〜第３信号経路のいずれか１つを任意に選択す
ることで、その信号経路を経由して得られた信号を出力
ディジタル信号Ｓoutとして外部に出力することができ
る。このような構成とすることにより、ディジタル信号
演算装置１ａの用途に応じて、最適な信号経路を選択す
ることが可能となる。
信号演算装置１ａでは、第１、第２制御信号Ｓc1、Ｓc2
に基づいてセレクタ６、７における信号選択動作を制御
し、第１〜第３信号経路のいずれか１つを任意に選択す
ることで、その信号経路を経由して得られた信号を出力
ディジタル信号Ｓoutとして外部に出力することができ
る。このような構成とすることにより、ディジタル信号
演算装置１ａの用途に応じて、最適な信号経路を選択す
ることが可能となる。
【００３７】一方、本実施形態のディジタル信号演算装
置１ａには、セレクタ７で第３信号経路が選択された際
に、ＤＳＰ２に対するクロックパルスＣＬＫの供給を停
止させる手段として、ＤＳＰ２の外部にセレクタ８が設
けられている。セレクタ８の一入力端子は、ＤＳＰ２を
動作させるクロックパルスＣＬＫの供給ラインに接続さ
れており、他入力端子はグランドラインに接続されてい
る。また、セレクタ８の出力端子は、ＤＳＰ２のクロッ
クパルス入力端子に接続されている。
置１ａには、セレクタ７で第３信号経路が選択された際
に、ＤＳＰ２に対するクロックパルスＣＬＫの供給を停
止させる手段として、ＤＳＰ２の外部にセレクタ８が設
けられている。セレクタ８の一入力端子は、ＤＳＰ２を
動作させるクロックパルスＣＬＫの供給ラインに接続さ
れており、他入力端子はグランドラインに接続されてい
る。また、セレクタ８の出力端子は、ＤＳＰ２のクロッ
クパルス入力端子に接続されている。
【００３８】なお、セレクタ８における信号選択動作
は、セレクタ７と同様、外部から入力される第２制御信
号Ｓc2に基づいて制御されており、セレクタ７でＤＳＰ
２の出力信号（すなわち、第１信号経路或いは第２信号
経路）が選択された場合には、セレクタ８でクロックパ
ルスＣＬＫの供給ラインが選択される。また、セレクタ
７で入力ディジタル音声信号Ｓin（すなわち、第３信号
経路）が選択された場合には、セレクタ８でグランドラ
インが選択される。
は、セレクタ７と同様、外部から入力される第２制御信
号Ｓc2に基づいて制御されており、セレクタ７でＤＳＰ
２の出力信号（すなわち、第１信号経路或いは第２信号
経路）が選択された場合には、セレクタ８でクロックパ
ルスＣＬＫの供給ラインが選択される。また、セレクタ
７で入力ディジタル音声信号Ｓin（すなわち、第３信号
経路）が選択された場合には、セレクタ８でグランドラ
インが選択される。
【００３９】このような構成とすることにより、音場処
理オフ時に外部からのクロックパルスＣＬＫが継続入力
されていたとしても、そのクロックパルスＣＬＫによっ
てＤＳＰ２が不必要に動作することはない。従って、音
場処理オフ時におけるディジタル信号演算装置１ａの消
費電力を低減することが可能となる。
理オフ時に外部からのクロックパルスＣＬＫが継続入力
されていたとしても、そのクロックパルスＣＬＫによっ
てＤＳＰ２が不必要に動作することはない。従って、音
場処理オフ時におけるディジタル信号演算装置１ａの消
費電力を低減することが可能となる。
【００４０】また、本実施形態のディジタル信号演算装
置１ａには、セレクタ７で第３信号経路が選択された際
に、ＤＳＰ２に対する入力ディジタル信号Ｓinの供給を
停止させる手段として、ＤＳＰ２の外部にセレクタ９が
設けられている。セレクタ９の一入力端子は、入力ディ
ジタル信号Ｓinの供給ラインに接続されており、他入力
端子はグランドラインに接続されている。また、セレク
タ９の出力端子は、ＤＳＰ２を構成するＡＬＵ３の入力
端子（すなわち、音場プログラム処理部４及び補正処理
部５の各入力端子）に接続されている。
置１ａには、セレクタ７で第３信号経路が選択された際
に、ＤＳＰ２に対する入力ディジタル信号Ｓinの供給を
停止させる手段として、ＤＳＰ２の外部にセレクタ９が
設けられている。セレクタ９の一入力端子は、入力ディ
ジタル信号Ｓinの供給ラインに接続されており、他入力
端子はグランドラインに接続されている。また、セレク
タ９の出力端子は、ＤＳＰ２を構成するＡＬＵ３の入力
端子（すなわち、音場プログラム処理部４及び補正処理
部５の各入力端子）に接続されている。
【００４１】なお、セレクタ９における信号選択動作
は、セレクタ７と同様、外部から入力される第２制御信
号Ｓc2に基づいて制御されており、セレクタ７でＤＳＰ
２の出力信号（すなわち、第１信号経路或いは第２信号
経路）が選択された場合には、セレクタ９で入力ディジ
タル信号Ｓinの供給ラインが選択される。また、セレク
タ７で入力ディジタル音声信号Ｓin（すなわち、第３信
号経路）が選択された場合には、セレクタ９でグランド
ラインが選択される。
は、セレクタ７と同様、外部から入力される第２制御信
号Ｓc2に基づいて制御されており、セレクタ７でＤＳＰ
２の出力信号（すなわち、第１信号経路或いは第２信号
経路）が選択された場合には、セレクタ９で入力ディジ
タル信号Ｓinの供給ラインが選択される。また、セレク
タ７で入力ディジタル音声信号Ｓin（すなわち、第３信
号経路）が選択された場合には、セレクタ９でグランド
ラインが選択される。
【００４２】このような構成とすることにより、音場処
理オフ時に、ＤＳＰ２が入力ディジタル信号Ｓinによっ
て不必要に動作することはない。従って、音場処理オフ
時におけるディジタル信号演算装置１ａの消費電力を低
減することが可能となる。
理オフ時に、ＤＳＰ２が入力ディジタル信号Ｓinによっ
て不必要に動作することはない。従って、音場処理オフ
時におけるディジタル信号演算装置１ａの消費電力を低
減することが可能となる。
【００４３】続いて、本発明に係るディジタル信号演算
装置の第２実施形態について説明を行う。図２は本発明
に係るディジタル信号演算装置の第２実施形態を示すブ
ロック図である。なお、本実施形態のディジタル信号演
算装置１ｂは、第１実施形態のディジタル信号演算装置
１ａ（図１参照）を改良したものであり、その構成及び
動作は第１実施形態とほぼ同様である。そこで、第１実
施形態と同様の部分については、図１と同一の符号を付
すことで説明を省略し、以下では本実施形態の特徴部分
に重点をおいた説明を行う。
装置の第２実施形態について説明を行う。図２は本発明
に係るディジタル信号演算装置の第２実施形態を示すブ
ロック図である。なお、本実施形態のディジタル信号演
算装置１ｂは、第１実施形態のディジタル信号演算装置
１ａ（図１参照）を改良したものであり、その構成及び
動作は第１実施形態とほぼ同様である。そこで、第１実
施形態と同様の部分については、図１と同一の符号を付
すことで説明を省略し、以下では本実施形態の特徴部分
に重点をおいた説明を行う。
【００４４】本図に示すように、本実施形態のディジタ
ル信号演算装置１ｂには、第１実施形態の構成に加え
て、第１信号経路と第３信号経路とを相互に切り換える
際に、入力ディジタル信号Ｓinに対してフェード制御を
施す手段として、フェード制御部１０とセレクタ１１と
が新たに設けられている。
ル信号演算装置１ｂには、第１実施形態の構成に加え
て、第１信号経路と第３信号経路とを相互に切り換える
際に、入力ディジタル信号Ｓinに対してフェード制御を
施す手段として、フェード制御部１０とセレクタ１１と
が新たに設けられている。
【００４５】フェード制御部１０の入力端子及びセレク
タ１１の一入力端子は、いずれも入力ディジタル信号Ｓ
inの供給ラインに接続されている。また、フェード制御
部１０の出力端子はセレクタ１１の他入力端子に接続さ
れており、セレクタ１１の出力端子はセレクタ７、９の
一入力端子にそれぞれ接続されている。
タ１１の一入力端子は、いずれも入力ディジタル信号Ｓ
inの供給ラインに接続されている。また、フェード制御
部１０の出力端子はセレクタ１１の他入力端子に接続さ
れており、セレクタ１１の出力端子はセレクタ７、９の
一入力端子にそれぞれ接続されている。
【００４６】なお、セレクタ１１における信号選択動作
は、セレクタ７、８、９と同様、外部から入力される第
２制御信号Ｓc2に基づいて制御されており、第１信号経
路と第３信号経路とが相互に切り換えられた場合には、
セレクタ１１でフェード処理部１０の出力信号が選択さ
れる。
は、セレクタ７、８、９と同様、外部から入力される第
２制御信号Ｓc2に基づいて制御されており、第１信号経
路と第３信号経路とが相互に切り換えられた場合には、
セレクタ１１でフェード処理部１０の出力信号が選択さ
れる。
【００４７】ここで、フェード処理部１０の一動作例に
ついて説明する。図３はフェード制御部１０の一動作例
を示すタイミングチャートである。なお、本図中の「音
場処理モード」とは、第１信号経路が選択されている状
態を示しており、「スルーモード」とは、第３信号経路
が選択されている状態を示している。
ついて説明する。図３はフェード制御部１０の一動作例
を示すタイミングチャートである。なお、本図中の「音
場処理モード」とは、第１信号経路が選択されている状
態を示しており、「スルーモード」とは、第３信号経路
が選択されている状態を示している。
【００４８】まず、音場処理モードからスルーモードに
切り換える場合には、外部ＲＡＭに保持されているデー
タの初期化に要する時間Δｔ１において、入力ディジタ
ル音声信号Ｓinの信号レベルを０ｄＢから−７２ｄＢま
でフェードアウトし、その後しばらくしてから、入力デ
ィジタル音声信号Ｓinの信号レベルを−７２ｄＢから０
ｄＢまでフェードインする。
切り換える場合には、外部ＲＡＭに保持されているデー
タの初期化に要する時間Δｔ１において、入力ディジタ
ル音声信号Ｓinの信号レベルを０ｄＢから−７２ｄＢま
でフェードアウトし、その後しばらくしてから、入力デ
ィジタル音声信号Ｓinの信号レベルを−７２ｄＢから０
ｄＢまでフェードインする。
【００４９】一方、スルーモードから音場処理モードに
切り換える場合も、音場処理モードからスルーモードに
切り換える場合と同様に、入力ディジタル音声信号Ｓin
の信号レベルを０ｄＢから−７２ｄＢまでフェードアウ
トする。その後、次の演算に必要なデータ数が外部ＲＡ
Ｍに蓄積されるまでの時間Δｔ２は入力ディジタル音声
信号Ｓinの信号レベルを−７２ｄＢに保持し、しばらく
してから、入力ディジタル音声信号Ｓinの信号レベルを
−７２ｄＢから０ｄＢまでフェードインする。
切り換える場合も、音場処理モードからスルーモードに
切り換える場合と同様に、入力ディジタル音声信号Ｓin
の信号レベルを０ｄＢから−７２ｄＢまでフェードアウ
トする。その後、次の演算に必要なデータ数が外部ＲＡ
Ｍに蓄積されるまでの時間Δｔ２は入力ディジタル音声
信号Ｓinの信号レベルを−７２ｄＢに保持し、しばらく
してから、入力ディジタル音声信号Ｓinの信号レベルを
−７２ｄＢから０ｄＢまでフェードインする。
【００５０】このようなフェード制御を行うことによ
り、入力ディジタル音声信号Ｓinに対する音場処理のオ
ン／オフを切り換える際に、出力ディジタル信号Ｓout
が不連続となることを防止できるので、ユーザに聴感上
の違和感を感じさせない製品を提供することが可能とな
る。
り、入力ディジタル音声信号Ｓinに対する音場処理のオ
ン／オフを切り換える際に、出力ディジタル信号Ｓout
が不連続となることを防止できるので、ユーザに聴感上
の違和感を感じさせない製品を提供することが可能とな
る。
【００５１】続いて、本発明に係るディジタル信号演算
装置の第３実施形態について説明を行う。図４は本発明
に係るディジタル信号演算装置の第３実施形態を示すブ
ロック図である。なお、本実施形態のディジタル信号演
算装置１ｃは、第１、第２実施形態のディジタル信号演
算装置１ａ、１ｂ（図１、図２参照）を改良したもので
あり、その構成及び動作は第１、第２実施形態とほぼ同
様である。そこで、第１、第２実施形態と同様の部分に
ついては、図１、図２と同一の符号を付すことで説明を
省略し、以下では本実施形態の特徴部分に重点をおいた
説明を行う。
装置の第３実施形態について説明を行う。図４は本発明
に係るディジタル信号演算装置の第３実施形態を示すブ
ロック図である。なお、本実施形態のディジタル信号演
算装置１ｃは、第１、第２実施形態のディジタル信号演
算装置１ａ、１ｂ（図１、図２参照）を改良したもので
あり、その構成及び動作は第１、第２実施形態とほぼ同
様である。そこで、第１、第２実施形態と同様の部分に
ついては、図１、図２と同一の符号を付すことで説明を
省略し、以下では本実施形態の特徴部分に重点をおいた
説明を行う。
【００５２】本図に示すように、本実施形態のディジタ
ル信号演算装置１ｃには、第１、第２実施形態の構成に
加えて、第１信号経路と第３信号経路とを相互に切り換
える際に、入力ディジタル信号Ｓinに対してレベル制御
を施す手段として、乗算器１２とセレクタ１３とが新た
に設けられている。
ル信号演算装置１ｃには、第１、第２実施形態の構成に
加えて、第１信号経路と第３信号経路とを相互に切り換
える際に、入力ディジタル信号Ｓinに対してレベル制御
を施す手段として、乗算器１２とセレクタ１３とが新た
に設けられている。
【００５３】乗算器１２の入力端子及びセレクタ１３の
一入力端子は、いずれもセレクタ１１の出力端子に接続
されている。また、乗算器１２の出力端子はセレクタ１
３の他入力端子に接続されており、セレクタ１３の出力
端子はセレクタ７の一入力端子に接続されている。
一入力端子は、いずれもセレクタ１１の出力端子に接続
されている。また、乗算器１２の出力端子はセレクタ１
３の他入力端子に接続されており、セレクタ１３の出力
端子はセレクタ７の一入力端子に接続されている。
【００５４】なお、セレクタ１３における信号選択動作
は、外部から入力される第３制御信号Ｓc3に基づいて制
御されており、第１信号経路と第３信号経路とが相互に
切り換えられた場合には、セレクタ１３で乗算器１２の
出力信号が選択される。
は、外部から入力される第３制御信号Ｓc3に基づいて制
御されており、第１信号経路と第３信号経路とが相互に
切り換えられた場合には、セレクタ１３で乗算器１２の
出力信号が選択される。
【００５５】このようなレベル制御を行うことにより、
入力ディジタル音声信号Ｓinに対する音場処理のオン／
オフを切り換える際であっても、出力ディジタル信号Ｓ
outの信号レベルを同一とすることができるので、音量
がいきなり大きくなったり小さくなったりすることがな
く、ユーザに聴感上の違和感を感じさせない製品を提供
することが可能となる。
入力ディジタル音声信号Ｓinに対する音場処理のオン／
オフを切り換える際であっても、出力ディジタル信号Ｓ
outの信号レベルを同一とすることができるので、音量
がいきなり大きくなったり小さくなったりすることがな
く、ユーザに聴感上の違和感を感じさせない製品を提供
することが可能となる。
【００５６】なお、上記の実施形態では、本発明をオー
ディオ用のディジタル信号演算装置に適用した例を挙げ
て説明を行ったが、本発明の適用対象はこれに限定され
るものではなく、画像処理や画質制御等を行う映像処理
用のディジタル信号演算装置や、その他の分野で用いら
れるディジタル信号演算装置についても、広く適用する
ことができることは言うまでもない。
ディオ用のディジタル信号演算装置に適用した例を挙げ
て説明を行ったが、本発明の適用対象はこれに限定され
るものではなく、画像処理や画質制御等を行う映像処理
用のディジタル信号演算装置や、その他の分野で用いら
れるディジタル信号演算装置についても、広く適用する
ことができることは言うまでもない。
【００５７】
【発明の効果】上記したように、本発明に係るディジタ
ル信号演算装置では、入力ディジタル信号に所定の演算
処理を施す第１処理部と、前記入力ディジタル信号に前
記演算処理を施すことなく、第１処理部を経由した場合
と同等の遅延処理やレベル調整処理を施す第２処理部
と、を内蔵したディジタル信号処理手段を具備するディ
ジタル信号演算装置において、前記入力ディジタル信号
の信号経路として、第１処理部を経由する第１信号経路
及び第２処理部を経由する第２信号経路の他に、前記デ
ィジタル信号処理手段を経由しない第３信号経路を有す
る構成としている。
ル信号演算装置では、入力ディジタル信号に所定の演算
処理を施す第１処理部と、前記入力ディジタル信号に前
記演算処理を施すことなく、第１処理部を経由した場合
と同等の遅延処理やレベル調整処理を施す第２処理部
と、を内蔵したディジタル信号処理手段を具備するディ
ジタル信号演算装置において、前記入力ディジタル信号
の信号経路として、第１処理部を経由する第１信号経路
及び第２処理部を経由する第２信号経路の他に、前記デ
ィジタル信号処理手段を経由しない第３信号経路を有す
る構成としている。
【００５８】このような構成とすることにより、入力デ
ィジタル信号に対する演算処理をオフとする場合には、
第３信号経路を選択することで、ディジタル信号処理手
段を高速なクロックパルスで動作させる必要がなくな
る。従って、演算処理オフ時におけるディジタル信号演
算装置の消費電力を低減することが可能となる。また、
入力ディジタル信号に対する演算処理のオン／オフを切
り換える際には、第１、第２信号経路を適宜選択するこ
とで、ユーザに出力ディジタル信号の違和感を感じさせ
ない製品を提供することが可能となる。このように、本
構成のディジタル信号演算装置であれば、入力ディジタ
ル信号に対する演算処理のオン／オフ制御を容易に行う
ことができる。
ィジタル信号に対する演算処理をオフとする場合には、
第３信号経路を選択することで、ディジタル信号処理手
段を高速なクロックパルスで動作させる必要がなくな
る。従って、演算処理オフ時におけるディジタル信号演
算装置の消費電力を低減することが可能となる。また、
入力ディジタル信号に対する演算処理のオン／オフを切
り換える際には、第１、第２信号経路を適宜選択するこ
とで、ユーザに出力ディジタル信号の違和感を感じさせ
ない製品を提供することが可能となる。このように、本
構成のディジタル信号演算装置であれば、入力ディジタ
ル信号に対する演算処理のオン／オフ制御を容易に行う
ことができる。
【００５９】なお、上記構成から成るディジタル信号演
算装置では、第１〜第３信号経路のいずれか１つを選択
し、その信号経路を経由して得られた信号を出力ディジ
タル信号とする選択手段を有する構成にするとよい。こ
のような構成とすることにより、ディジタル信号演算装
置の用途に応じて最適な信号経路を選択することが可能
となる。
算装置では、第１〜第３信号経路のいずれか１つを選択
し、その信号経路を経由して得られた信号を出力ディジ
タル信号とする選択手段を有する構成にするとよい。こ
のような構成とすることにより、ディジタル信号演算装
置の用途に応じて最適な信号経路を選択することが可能
となる。
【００６０】また、上記構成から成るディジタル信号演
算装置では、第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する動作クロックパルスの供給
を停止させる手段を有する構成にするとよい。
算装置では、第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する動作クロックパルスの供給
を停止させる手段を有する構成にするとよい。
【００６１】このような構成とすることにより、入力デ
ィジタル信号に対する演算処理のオフ時に外部からの動
作クロックパルスが継続入力されていたとしても、該動
作クロックパルスによってディジタル信号処理手段が不
必要に動作することはない。従って、演算処理オフ時に
おけるディジタル信号演算装置の消費電力を低減するこ
とが可能となる。
ィジタル信号に対する演算処理のオフ時に外部からの動
作クロックパルスが継続入力されていたとしても、該動
作クロックパルスによってディジタル信号処理手段が不
必要に動作することはない。従って、演算処理オフ時に
おけるディジタル信号演算装置の消費電力を低減するこ
とが可能となる。
【００６２】また、上記構成から成るディジタル信号演
算装置では、第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する前記入力ディジタル信号の
供給を停止させる手段を有する構成にするとよい。
算装置では、第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する前記入力ディジタル信号の
供給を停止させる手段を有する構成にするとよい。
【００６３】このような構成とすることにより、入力デ
ィジタル信号に対する演算処理のオフ時に、ディジタル
信号処理手段が入力ディジタル信号によって不必要に動
作することはない。従って、演算処理オフ時におけるデ
ィジタル信号演算装置の消費電力を低減することが可能
となる。
ィジタル信号に対する演算処理のオフ時に、ディジタル
信号処理手段が入力ディジタル信号によって不必要に動
作することはない。従って、演算処理オフ時におけるデ
ィジタル信号演算装置の消費電力を低減することが可能
となる。
【００６４】また、上記構成から成るディジタル信号演
算装置では、第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してフェー
ド制御を施す手段を有する構成にするとよい。
算装置では、第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してフェー
ド制御を施す手段を有する構成にするとよい。
【００６５】このような構成とすることにより、入力デ
ィジタル信号に対する演算処理のオン／オフを切り換え
る際に、出力ディジタル信号が不連続となることを防止
できるので、ユーザに出力ディジタル信号の違和感を感
じさせない製品を提供することが可能となる。
ィジタル信号に対する演算処理のオン／オフを切り換え
る際に、出力ディジタル信号が不連続となることを防止
できるので、ユーザに出力ディジタル信号の違和感を感
じさせない製品を提供することが可能となる。
【００６６】また、上記構成から成るディジタル信号演
算装置では、第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してレベル
制御を施す手段を有する構成にするとよい。
算装置では、第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してレベル
制御を施す手段を有する構成にするとよい。
【００６７】このような構成とすることにより、入力デ
ィジタル信号に対する演算処理のオン／オフを切り換え
る際であっても、出力ディジタル信号の信号レベルを同
一とすることができるので、ユーザに出力ディジタル信
号の違和感を感じさせない製品を提供することが可能と
なる。
ィジタル信号に対する演算処理のオン／オフを切り換え
る際であっても、出力ディジタル信号の信号レベルを同
一とすることができるので、ユーザに出力ディジタル信
号の違和感を感じさせない製品を提供することが可能と
なる。
【図１】本発明に係るディジタル信号演算装置の第１実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図２】本発明に係るディジタル信号演算装置の第２実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図３】フェード制御部１０の一動作例を示すタイミン
グチャートである。
グチャートである。
【図４】本発明に係るディジタル信号演算装置の第３実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図５】従来のディジタル信号演算装置の一構成例を示
すブロック図である。
すブロック図である。
【図６】従来のディジタル信号演算装置の別構成例を示
すブロック図である。
すブロック図である。
１ａ、１ｂ、１ｃ ディジタル信号演算装置 ２ ディジタル信号プロセッサ（ＤＳＰ） ３ 数値演算論理回路（ＡＬＵ） ４ 音場プログラム処理部 ５ 補正処理部 ６、７、８、９、１１、１３ セレクタ １０ フェード制御部 １２ 乗算器 ＣＬＫ クロックパルス Ｓin 入力ディジタル音声信号 Ｓout 出力ディジタル音声信号 Ｓc1、Ｓc2、Ｓc3 第１、第２、第３制御信号
フロントページの続き Ｆターム(参考） 5B056 AA00 HH00 5D062 AA11 AA26 AA65 CC13 CC14 CC16
Claims (6)
- 【請求項１】入力ディジタル信号に所定の演算処理を施
す第１処理部と、前記入力ディジタル信号に前記演算処
理を施すことなく、第１処理部を経由した場合と同等の
遅延処理やレベル調整処理を施す第２処理部と、を内蔵
したディジタル信号処理手段を具備するディジタル信号
演算装置において、 前記入力ディジタル信号の信号経路として、第１処理部
を経由する第１信号経路及び第２処理部を経由する第２
信号経路の他に、前記ディジタル信号処理手段を経由し
ない第３信号経路を有することを特徴とするディジタル
信号演算装置。 - 【請求項２】第１〜第３信号経路のいずれか１つを選択
し、その信号経路を経由して得られた信号を出力ディジ
タル信号とする選択手段を有することを特徴とする請求
項１に記載のディジタル信号演算装置。 - 【請求項３】第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する動作クロックパルスの供給
を停止させる手段を有することを特徴とする請求項２に
記載のディジタル信号演算装置。 - 【請求項４】第３信号経路が選択された際に、前記ディ
ジタル信号処理手段に対する前記入力ディジタル信号の
供給を停止させる手段を有することを特徴とする請求項
２または請求項３に記載のディジタル信号演算装置。 - 【請求項５】第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してフェー
ド制御を施す手段を有することを特徴とする請求項２〜
請求項４のいずれかに記載のディジタル信号演算装置。 - 【請求項６】第１信号経路と第３信号経路とを相互に切
り換える際に、前記入力ディジタル信号に対してレベル
制御を施す手段を有することを特徴とする請求項２〜請
求項５のいずれかに記載のディジタル信号演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148064A JP3751218B2 (ja) | 2001-05-17 | 2001-05-17 | ディジタル信号演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148064A JP3751218B2 (ja) | 2001-05-17 | 2001-05-17 | ディジタル信号演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002342305A true JP2002342305A (ja) | 2002-11-29 |
| JP3751218B2 JP3751218B2 (ja) | 2006-03-01 |
Family
ID=18993452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148064A Expired - Fee Related JP3751218B2 (ja) | 2001-05-17 | 2001-05-17 | ディジタル信号演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3751218B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226317A (ja) * | 2009-03-23 | 2010-10-07 | Onkyo Corp | 音声再生システム、音声処理装置及び音声処理プログラム |
-
2001
- 2001-05-17 JP JP2001148064A patent/JP3751218B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226317A (ja) * | 2009-03-23 | 2010-10-07 | Onkyo Corp | 音声再生システム、音声処理装置及び音声処理プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3751218B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007097179A (ja) | 調整可能なディレイセル及びこれを含むディレイライン | |
| JPH08329001A (ja) | バスインターフェース装置 | |
| KR100861162B1 (ko) | 입체음향/단청 스위칭 회로 및 그를 포함하는 집적 회로 | |
| US6208687B1 (en) | Filter switching method | |
| JP2002342305A (ja) | ディジタル信号演算装置 | |
| JPH06318092A (ja) | 可変遅延回路 | |
| JPH0638560Y2 (ja) | ノイズシーケンサーの切換回路 | |
| JP2511983B2 (ja) | 特殊音響効果切換装置 | |
| US20040054707A1 (en) | Multiplication coefficient supplement device, multiplication coefficient supplement method, and multiplication factor supplement program | |
| KR920007750Y1 (ko) | 다수의 서라운드부를 갖는 오디오 장치 | |
| JP2579759Y2 (ja) | オートファンクション機能を備えたオーディオ装置 | |
| JPH11103244A (ja) | 出力バッファ遅延調整回路 | |
| JP2000209050A (ja) | 電子ボリュ―ム装置 | |
| JPH10308894A (ja) | 映像信号処理回路 | |
| JPH0593761A (ja) | 半導体集積回路 | |
| JPS6047590A (ja) | 時間スイツチ回路 | |
| JPS59153369A (ja) | 音声フエ−デイングスイツチ方式 | |
| JPH04175008A (ja) | 音響再生装置 | |
| JPH09181973A (ja) | テレビジョン受像機 | |
| JPH01248396A (ja) | ダイナミック・ランダム・アクセス・メモリ | |
| JPH03188800A (ja) | 音場補正装置 | |
| JPH07168801A (ja) | デジタル信号処理回路 | |
| JPH04345230A (ja) | 切替回路 | |
| JP2002073016A (ja) | エフェクト処理装置 | |
| JP2005086389A (ja) | 音響装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |