JP2002341831A - 表示コントローラ、表示ユニット及び電子機器 - Google Patents

表示コントローラ、表示ユニット及び電子機器

Info

Publication number
JP2002341831A
JP2002341831A JP2001141997A JP2001141997A JP2002341831A JP 2002341831 A JP2002341831 A JP 2002341831A JP 2001141997 A JP2001141997 A JP 2001141997A JP 2001141997 A JP2001141997 A JP 2001141997A JP 2002341831 A JP2002341831 A JP 2002341831A
Authority
JP
Japan
Prior art keywords
display data
display
differential
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001141997A
Other languages
English (en)
Other versions
JP3755585B2 (ja
Inventor
Tokuo Koizumi
徳夫 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001141997A priority Critical patent/JP3755585B2/ja
Priority to US10/140,833 priority patent/US7061459B2/en
Priority to CN2008100096225A priority patent/CN101261817B/zh
Priority to CNB021191743A priority patent/CN100380916C/zh
Publication of JP2002341831A publication Critical patent/JP2002341831A/ja
Application granted granted Critical
Publication of JP3755585B2 publication Critical patent/JP3755585B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0267—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by controlling user interface components
    • H04W52/027—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by controlling user interface components by controlling a display operation or backlight unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 将来の液晶パネルの画面サイズの拡大等によ
る表示データ量の増加に対応可能な転送レートを低消費
電力で実現することができる表示コントローラ、これを
用いた表示ユニット及び電子機器を提供する。 【解決手段】 表示ユニット２０は、液晶パネル（表示
部）２２と、少なくとも１フレーム分の表示データを記
憶する表示データＲＡＭ２８を有し所与のフレーム周期
で液晶パネルする表示駆動するＸドライバＩＣ（表示コ
ントローラ）２４と、液晶パネル２２を走査駆動するＹ
ドライバＩＣ２６を含む。ＸドライバＩＣ２４は、差動
ＩＦを介してＭＰＵ１０から表示データが供給される。
ＭＰＵ１０は、ダミーのブランキング期間を利用して差
動ＩＦで高速な転送レートで表示データを供給し、次の
表示データの転送タイミングまで差動ＩＦの動作を停止
させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示コントロー
ラ、これを用いた表示ユニット及び電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】近年の通
信技術、実装技術等の発達により、携帯型の電子機器の
表示部に数字や文字といったキャラクタ文字のみなら
ず、静止画像や動画像等ユーザにとって情報性の高い各
種データが表示できるようになった。
【０００３】このような電子機器に表示されるデータに
ついては、種々のデータ形式が提案されている。例えば
携帯電話機を例に挙げれば、ＭＰＥＧ（Moving Picture
Experts Group）の規格により圧縮して符号化された表
示データを受信又は送信する技術が提案されている。
【０００４】この場合、携帯電話機の表示部として、例
えば液晶パネルが備えられる。液晶パネルは、表示コン
トローラによって動画あるいは静止画に対応した表示デ
ータに基づいて表示駆動される。
【０００５】しかしながら、液晶パネルに違和感なく動
画を表示するためには、この液晶パネルを表示駆動する
表示コントローラに対し、高速な転送レートで表示デー
タを供給する必要がある。
【０００６】このような表示データの転送について、こ
れまで低コストで実現可能なＣＭＯＳ（Complimentary
Metal Oxide Semiconductor）回路によるインタフェー
スで行われていた。ところが、このＣＭＯＳ回路は、周
波数に比例して消費電流が増加するため、違和感なく動
画を表示させるために必要とされる転送レートを実現し
ようとした場合、携帯電話機等の携帯型の電子機器のバ
ッテリ駆動時間が短くなってしまう。また、ＣＭＯＳ回
路によるインタフェースでは、将来の液晶パネルの画面
サイズの拡大、階調ビット数の増加に対応可能な転送レ
ートの実現は困難となる。
【０００７】本発明は以上のような技術的課題に鑑みて
なされたものであり、その目的とするところは、将来の
液晶パネルの画面サイズの拡大等による表示データ量の
増加に対応可能な転送レートを低消費電力で実現するこ
とができる表示コントローラ、これを用いた表示ユニッ
ト及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明は、表示データに基づいて表示部を表示駆動す
る表示コントローラであって、少なくとも１フレーム分
の表示データを記憶する記憶手段と、表示部の走査開始
前に設けられたダミーのブランキング期間中から、前記
記憶手段に書き込むべき表示データを受信する第１の表
示データ受信手段と、前記第１の表示データ受信手段に
よって受信された表示データを、前記ダミーのブランキ
ング期間中から前記記憶手段に書き込む表示データ書込
手段と、前記記憶手段から読み出された表示データに基
づいて、表示部を表示駆動する表示駆動手段とを含むこ
とを特徴とする。
【０００９】ここで、表示データとは、動画データ、静
止画データやこれら画像データの表示制御信号等の表示
部を表示駆動する際に必要なデータをいう。
【００１０】本発明では、１フレーム分の表示データを
記憶する記憶手段を有し、この記憶手段に記憶された表
示データに基づいて表示部を表示駆動する表示コントロ
ーラにおいて、表示部の走査開始前に設けられたダミー
のブランキング期間中から、記憶手段に書き込むべき表
示データを受信し、順次記憶手段に書き込むように構成
している。こうすることで、各フレームにおいて表示さ
れる画像の表示データをいち早く受信して、記憶手段に
書き込むことができるようになる。したがって、表示部
の画面サイズの拡大や、階調ビット数の増加に伴って表
示データ量が増大した場合でも、その転送に必要とされ
る転送時間を確保することができるようになる。
【００１１】また本発明は、前記表示データ書込手段
は、当該フレームにおいて、前記記憶手段から所与の走
査ラインに対応する表示データが読み出される前に、当
該走査ラインに対応した表示データを前記記憶手段に書
き込むことを特徴とする。
【００１２】本発明によれば、当該フレームにおいて所
与の走査ライン単位で表示駆動が行われる場合、当該走
査ラインが読み出される前に、これに対応した当該フレ
ームにおける表示データを記憶手段に書き込むようにし
たので、表示データを更新するフレームにおいて、前の
フレームの表示データを表示してしまい違和感のある動
画表示をしてしまうといった現象を回避することができ
る。
【００１３】また本発明は、前記ダミーのブランキング
期間は、前記表示部の垂直走査開始前に設けられ、前記
第１の表示データ受信手段は、前記ダミーのブランキン
グ期間中から、当該フレームの１フレーム分の表示デー
タを受信することを特徴とする。
【００１４】本発明では、表示部の垂直走査開始前にダ
ミーのブランキング期間を設け、このダミーのブランキ
ング期間中から当該フレームの１フレーム分の表示デー
タを受信するようにした。これにより、１走査ライン目
の走査開始時には、当該走査ラインに対応する表示デー
タが記憶手段に書き込まれており、当該フレームにおい
て各走査ラインに着目する限り、記憶手段への書き込み
と読み出しが同時に行われることがなくなり、タイミン
グ生成の簡素化を図ることができるようになる。
【００１５】また本発明は、１フレーム分の表示データ
量をＤ、前記第１の表示データ受信手段により受信され
る表示データの転送データレートをＲとした場合、前記
ダミーのブランキング期間は、少なくともＤ／Ｒにより
表される期間だけ設けられていることを特徴とする。
【００１６】本発明では、ダミーのブランキング期間
を、少なくとも１フレーム分の表示データの転送時間
（Ｄ／Ｒ）だけ設けるようにしたので、１走査ライン目
の走査開始時には、１フレーム分の表示データが記憶手
段に書き込まれる。したがって、１走査ライン目以降の
表示駆動を行う場合には、記憶手段に対して書き込みと
読み出しが同時に行われることがなくなる。これによ
り、同時に書き込み若しくは読み出しが行われることに
よる記憶手段内の電流変動を低減させることができ、そ
の結果記憶手段の耐ノイズ性の向上を図ることができ
る。
【００１７】また本発明は、前記ダミーのブランキング
期間は、前記表示部の水平走査開始前に設けられ、前記
第１の表示データ受信手段は、前記ダミーのブランキン
グ期間中から、当該走査ラインの表示データを受信する
ことを特徴とする。
【００１８】本発明では、表示部の各水平走査ラインの
走査開始前にダミーのブランキング期間を設け、各水平
走査開始前のダミーのブランキング期間中から当該走査
ライン分の表示データを受信するようにした。これによ
り、各走査ラインの走査開始時には、当該走査ラインに
対応する表示データが記憶手段に書き込まれており、記
憶手段への書き込みと読み出しが同時に行われることが
なくなり、タイミング生成の簡素化を図ることができる
ようになる。
【００１９】また本発明は、前記第１の表示データ受信
手段で表示データの受信を完了してから、次の表示デー
タが受信されるまでの間の所与の期間だけ、前記第１の
表示データ受信手段の動作を停止させる受信動作停止手
段を含むことを特徴とする。
【００２０】ここで、第１の表示データ受信手段で表示
データの受信を完了してから、次の表示データが受信さ
れるまでの間というのは、表示データの転送タイミング
に依存する。例えば、各走査ラインごとに表示データが
受信される場合には、次の表示データが受信されるまで
の期間をいい、フレームごとに表示データが受信される
場合には次のフレームで表示データが受信されるまでの
期間をいい、所与のフレームを空けて表示データが受信
される場合には、所与のフレームを空けた次のフレーム
で表示データが受信されるまでの期間をいう。
【００２１】本発明では、上述したようにダミーのブラ
ンキング期間中から表示データを受信するようにし、受
信完了から次に表示データの受信が行われるまでの間の
所与の期間だけ、受信動作を停止させるようにした。こ
うすることで、必要な表示データを早期に受信開始し、
いち早く受信が完了した場合には受信動作を停止させる
ことで、消費電力の低減を図ることが可能となる。
【００２２】また本発明は、前記第１の表示データ受信
手段は、差動対の信号線を介して受信された表示データ
の差動信号を増幅する差動増幅器を含み、前記受信動作
停止手段は、前記第１の表示データ受信手段で受信され
た表示データを前記記憶手段に書き込んだ後、次の表示
データが受信されるまでの間、前記差動増幅器の動作を
停止させることを特徴とする。
【００２３】本発明では、差動対の信号線を介して受信
される表示データを、差動増幅器で受信するようにし、
これを記憶手段に書き込んだ後、次の表示データが受信
されるまでの間、差動増幅器の動作を停止させるように
した。これにより、表示データの受信が行われない期間
の差動増幅の動作停止に伴う電流消費を削減することが
できる。
【００２４】また本発明は、前記第１の表示データ受信
手段は、差動対の信号線を介して受信された表示データ
の差動信号を増幅する差動増幅器を含み、前記受信動作
停止手段は、前記第１の表示データ受信手段で受信され
た表示データを前記記憶手段に書き込んだ後、次の表示
データが受信されるまでの間、前記差動増幅器の電流源
の電流を停止又は制限することを特徴とする。
【００２５】本発明では、差動対の信号線を介して受信
される表示データを、差動増幅器で受信するようにし、
これを記憶手段に書き込んだ後、次の表示データが受信
されるまでの間、差動増幅器の電流源の電流を停止又は
制限するようにした。これにより、表示データの受信が
行われない期間の差動増幅の動作停止に伴う電流消費を
削減することができる。
【００２６】また本発明は、表示データに基づいて表示
部を表示駆動する表示コントローラであって、少なくと
も１フレーム分の表示データを記憶する記憶手段と、ビ
ット幅Ｋの表示データを受信する第１の表示データ受信
手段と、第１の表示データ受信手段によって受信された
ビット幅Ｋの表示データを、ビット幅Ｌに変換する第１
のビット幅変換手段と、ビット幅Ｎのパラレルバスを介
して表示データを受信する第２の表示データ受信手段
と、第２の表示データ受信手段によって受信されたビッ
ト幅Ｎの表示データを、ビット幅Ｌに変換する第２のビ
ット幅変換手段と、前記第１又は第２のビット幅変換手
段によって変換されたビット幅Ｌの表示データを前記記
憶手段に書き込む表示データ書込手段と、前記記憶手段
から読み出された表示データに基づいて、表示部を表示
駆動する表示駆動手段とを含むことを特徴とする。
【００２７】本発明では、少なくともパラレルバスを介
して受信される表示データのビット幅に拡大して、当該
ビット幅単位で記憶手段に書き込むように構成している
これにより、違和感なく動画を表示するために記憶手段
に高速に表示データを書き込む必要があっても、書き込
み周波数を低下させることができる。これは、表示部の
画面サイズの拡大や階調ビット数の増加によって１フレ
ーム分の表示に必要な表示データが多くなった場合に、
より効果的である。したがって、その分記憶手段の製造
に低コストのプロセスを用いることができ、かつ消費電
力の増加を抑えることも可能となる。
【００２８】また本発明に係る表示ユニットは、複数の
第１の電極と複数の第２の電極により駆動される電気光
学素子を有するパネルと、前記複数の第１の電極を駆動
する上記いずれか記載の表示コントローラと、前記複数
の第２の電極を走査駆動する走査駆動ドライバとを有す
ることを特徴とする。
【００２９】本発明によれば、表示部の画面サイズの拡
大や階調ビット数の増加によって表示データ量が増大し
ても、違和感なく動画表示可能な表示ユニットを提供す
ることができるようになる。
【００３０】また本発明に係る表示ユニットは、複数の
第１の電極と複数の第２の電極により駆動される電気光
学素子を有するパネルと、前記複数の第１の電極を駆動
する上記記載の表示コントローラと、前記複数の第２の
電極を走査駆動する走査駆動ドライバと、前記表示デー
タを前記表示コントローラに供給する表示データ供給回
路とを含むことを特徴とする。
【００３１】本発明では、表示データを供給する表示デ
ータ供給回路を表示ユニットに搭載するようにしたの
で、ユーザに表示データ供給回路と表示コントローラと
の間のインタフェース設計を省略させて、工数及び部品
点数の削減により低コストな開発に貢献することができ
る。
【００３２】また本発明は、前記表示データ供給回路
は、電流源と、前記電流源から供給された電流が表示デ
ータに基づいて変化した場合に、この変化に対応した差
動信号を前記表示コントローラに供給する差動ドライバ
と、前記電流源の動作制御を行う差動ドライバ制御手段
とを含み、表示データを前記表示コントローラに供給し
た後に次の表示データを供給するまでの間、前記受信動
作停止手段は前記差動増幅器の電流源の電流を停止又は
制限し、前記差動ドライバ制御手段は前記電流源の電流
を停止又は制限することを特徴とする。
【００３３】本発明では、差動対の信号線を介して表示
データの高速転送を実現し、転送が不要な場合には送受
信側の電流消費を削減することができるようにしてい
る。これにより、表示部の画面サイズの拡大等によって
増大する表示データの転送に伴う消費電力の増加を抑
え、高速な転送レートと低消費化とを両立させる表示ユ
ニットを提供することができる。
【００３４】また本発明に係る電子機器は、上記いずれ
か記載の表示ユニットを有することを特徴とする。
【００３５】本発明によれば、画面サイズの拡大や階調
ビット数の増加して１フレーム分の表示データ量が増大
しても、低消費電力で動画等の多様な画像表示が可能な
電子機器を提供することができる。
【００３６】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を用いて詳細に説明する。
【００３７】＜第１の実施形態＞ １． 電子機器 図１に、第１の実施形態における表示コントローラを適
用した電子機器の構成の概要の一例を示す。
【００３８】この電子機器は、ＭＰＵ（Micro Processo
r Unit）（広義には、表示データ供給回路）１０と、表
示ユニット２０とを含む。ＭＰＵ１０は、表示ユニット
２０に対して、動画データ及び静止画データのうちいず
れか一方若しくは両方を供給する。表示ユニット２０
は、ＭＰＵ１０から供給された表示データに基づき、表
示部を表示駆動する。ここで、表示データとは、動画デ
ータ、静止画データやこれら画像データの表示制御信号
等の表示部を表示駆動する際に必要なデータをいう。
【００３９】表示ユニット２０は、電気光学素子を有す
るマトリクスパネル例えばカラー液晶パネル（広義に
は、表示部）２２と、この液晶パネル２２を駆動するＲ
ＡＭ内蔵のＸドライバＩＣ（広義には、表示コントロー
ラ）２４と、走査用のＹドライバＩＣ２６とを有する。
【００４０】マトリクスパネル２２は、電圧印加によっ
て光学特性が変化する液晶その他の電気光学素子を用い
たものであればよい。液晶パネル２２としては、例えば
単純マトリクスパネルで構成でき、この場合、複数のセ
グメント電極（第１の電極）が形成された第１基板と、
コモン電極（第２の電極）が形成された第２基板との間
に、液晶が封入される。液晶パネル２２は薄膜トランジ
スタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）等の三端子
素子、二端子素子を用いたアクティブマトリクスパネル
であっても良い。これらのアクティブマトリクスパネル
も、ＸドライバＩＣ２４により駆動される複数の信号電
極（第１の電極）と、ＹドライバＩＣ２６により走査駆
動される複数の走査電極（第２の電極）を有する。
【００４１】図１に示した電子機器において、ＭＰＵ１
０と表示ユニット２０とは、少なくともパラレルインタ
フェース（InterFace：以下、ＩＦと略す。）信号線及
び差動ＩＦ信号線を介して接続される。なお、図１で
は、これらに加えてシリアルＩＦ信号線を介しても接続
されている。
【００４２】パラレルＩＦ信号線は、Ｄ７〜Ｄ０の８ビ
ットデータバスを含み、この８ビットデータバスを介し
て表示コマンド及び静止画データが送受信される。図１
では、例えば８ビットデータバスと別個に設けられたパ
ラレルＩＦ制御信号線を介してコマンド／データの識別
信号の送受信を行うことにより、８ビットバスＤ７−Ｄ
０を介して転送されるデータを、表示コマンド若しくは
静止画データとして識別させることができる。表示コマ
ンドは、例えば液晶パネルの表示領域の設定（静止画の
表示領域設定、動画の表示領域設定）等の表示制御を行
うためのコマンドである。静止画データは、表示コマン
ドによって設定された表示領域に静止画を表示させるた
めの表示データである。このパラレルＩＦ制御信号線
は、その他反転リセット信号ＸＲＥＳ、反転チップセレ
クト信号ＸＣＳ、反転リード信号ＸＲＤおよび反転ライ
ト信号ＸＷＲ等が送受信される。ＸドライバＩＣ２４
は、これら制御信号により、表示データＲＡＭ２８に対
して静止画データの書き込み制御等を行う。
【００４３】差動ＩＦ信号線は、差動対の信号線を含
み、この差動対の信号線を介して差動信号に変換された
例えば各６ビットのＲ、Ｇ、Ｂ信号である動画データ、
同期クロック等が送受信される。その際、差動対の信号
線と別個に設けられた差動ＩＦ制御信号線を介して電力
制御信号ＰＳが送受信される。ＸドライバＩＣ２４及び
ＭＰＵ１０は、この電力制御信号ＰＳにより、差動ＩＦ
の動作制御を行う。また、ＸドライバＩＣ２４は、同期
クロックに同期して差動信号を取り込み、これを表示デ
ータＲＡＭ２８に書き込む。
【００４４】シリアルＩＦ信号線は、例えば各６ビット
のＲ、Ｇ、Ｂ信号である動画データが１ビットずつ伝送
される。また、同様にクロック信号ＣＬＫ、垂直同期信
号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ（若しくは水平
・垂直同期信号のコンポジット信号Ｈ・Ｖｓｙｎｃ）等
も供給される。ＸドライバＩＣ２４は、これらクロック
信号ＣＬＫ及び各同期信号に同期して、表示データＲＡ
Ｍ２８に動画データを書き込む。
【００４５】ＸドライバＩＣ２４は、所与のフレーム周
波数（例えば、６０フレーム毎秒（frame per second：
以下、ｆ／ｓと略す。）、３０ｆ／ｓ、１５ｆ／ｓ等）
で、表示データＲＡＭ２８に記憶された表示データを、
所与の表示単位（例えば、１走査ライン単位、複数走査
ライン単位）で読み出し、この読み出し表示データに基
づき、液晶パネル２２を表示駆動する。
【００４６】なお、図１ではＭＰＵ１０と表示ユニット
２０とは各インタフェースを介して接続されているが、
表示ユニット２０にＭＰＵ１０を含めて構成することも
可能である。この場合、ＭＰＵ１０は、上述したＩＦを
介してＸドライバＩＣ２４と直接表示データの送受信を
行うことになる。
【００４７】図２に、図１に示したＭＰＵ１０及び表示
ユニット２０を携帯電話機３０に搭載した例を示す。
【００４８】図２に示すＭＰＵ１０は、携帯電話機３０
の制御を司る中央処理装置（Central Processing Uni
t：以下、ＣＰＵと略す。）１２を有し、このＣＰＵ１
２には静止画用メモリ１４、ＤＳＰ（Digital Signal P
rocessor）１６が接続されている。また、ＤＳＰ１６に
は動画処理用メモリ１８が接続されている。さらに、Ｍ
ＰＵ１０は、図１に示したＸドライバＩＣ２４とのＩＦ
機能を実現するシリアルＩＦ回路４０、差動ＩＦ回路４
２、パラレルＩＦ回路４４を含む。
【００４９】携帯電話機３０には、アンテナ３２を介し
て受信された信号を復調し、あるいはアンテナ３２を介
して送信される信号を変調する変復調回路３４が設けら
れている。そして、アンテナ３２からは、例えばＭＰＥ
Ｇ（Moving Picture ExpertsGroup）のレイヤＩＶの規
格で符号化された動画データを送受信可能となってい
る。
【００５０】この携帯電話機３０には、例えばディジタ
ルビデオカメラ３６を設け、動画データを取り込むこと
ができる。携帯電話機３０でのデータ送受信、ディジタ
ルビデオカメラ３６での撮影などに必要な操作情報は、
操作入力部３８を介して入力される。
【００５１】ＣＰＵ１２は、例えば動画情報から、液晶
パネル２２の表示領域を決定する。決定された表示領域
に表示される動画は、例えばアンテナ３２又はディジタ
ルビデオカメラ３６から供給される。アンテナ３２から
入力される信号は、変復調回路３４を介して復調されて
ＤＳＰ１６で信号処理される。このＤＳＰ１６は動画処
理用メモリ１８と接続され、アンテナ３２、変復調回路
３４を介して入力される圧縮データを伸張し、またＭＰ
ＥＧのレイヤＩＶの規格で符号化されているデータにつ
いてはデコードする。変復調回路３４、アンテナ３２を
介して送信されるデータはＤＳＰ１６で圧縮され、ＭＰ
ＥＧのレイヤＩＶの規格で符号化して送信する場合には
エンコードされる。このようにＤＳＰ１６は、ＭＰＥＧ
の例えばレイヤＩＶのデコーダ、エンコーダとしての機
能を有することができる。
【００５２】このＤＳＰ１６にはディジタルビデオカメ
ラ３６からの信号も入力され、アンテナ３２又はディジ
タルビデオカメラ３６より入力された信号は、ＤＳＰ１
６でＲＧＢ信号に処理されて表示ユニット２０に供給さ
れる。
【００５３】ＤＳＰ１６で生成された動画データは、シ
リアルＩＦ回路４０を介してシリアルＩＦ信号線、若し
くは差動ＩＦ回路４２を介して差動ＩＦ信号線のいずれ
かにより表示ユニット２０に供給される。どちらのＩＦ
信号線を介して動画データを送受信するかは、動画の表
示領域のサイズに応じてＣＰＵ１２が決定するようにし
ても良い。
【００５４】一方、このＣＰＵ１２は、操作入力部３８
からの情報等に基づき、必要により静止画用メモリ１４
を用いて、液晶パネル２２に表示される静止画の表示に
必要なコマンド、静止画データを、パラレルＩＦ回路４
４を介したパラレルＩＦ信号線経由で表示ユニット２０
に出力する。
【００５５】例えば、動画はインターネットを経由して
配信された映画情報であり、その劇場チケットを予約す
るための情報が静止画として表示され、操作入力部３８
からの情報に基づいてチケット予約が実施される。この
場合、ＣＰＵ１２は、さらに変復調回路３４、アンテナ
３２を介して例えば予約情報を送出制御する。またＣＰ
Ｕ１２は、必要により、ディジタルビデオカメラ３６で
撮影された動画情報を、変復調回路３４、アンテナ３２
を介して送出制御することができる。
【００５６】２． ＸドライバＩＣ（表示コントロー
ラ） ２．１ 構成 図３に、図１に示した第１の実施形態における表示コン
トローラとしてのＸドライバＩＣの構成要部の一例を示
す。
【００５７】ＸドライバＩＣ２４は、上述した表示デー
タＲＡＭ２８に加え、ラッチ回路５０、液晶駆動回路５
２、ＬＣＤコントローラ５４を含む。
【００５８】ＬＣＤコントローラ（広義には、表示デー
タ書込手段）５４は、ＸドライバＩＣ２４全体の制御を
司り、表示データＲＡＭ２８への表示データの書き込み
制御、読み出し制御、液晶パネルへの表示駆動制御を行
う。
【００５９】ＬＣＤコントローラ５４は、一定のフレー
ム周期で、表示データＲＡＭ２８から所与の表示単位の
表示データの読み出し制御を行う。表示データＲＡＭ２
８から読み出された表示データは、ＬＣＤコントローラ
によって生成されたラッチ信号に同期してラッチ回路５
０でラッチされる。ラッチ回路５０でラッチされたデー
タは、ＬＣＤコントローラ５４による表示駆動制御信号
により、極性反転周期に従って階調値に応じたパルス幅
の信号に変換され、ＬＣＤ表示系の電圧に応じた電圧に
シフトされて、液晶パネル２２のセグメント電極ＳＥＧ
１〜ＳＥＧｎに供給される。
【００６０】このようなＬＣＤコントローラ５４により
表示制御が行われる表示データと、ＬＣＤコントローラ
５４を制御するためのコマンドは、少なくともパラレル
ＩＦ及び差動ＩＦを介して受信される。図３では、これ
に加えてシリアルＩＦを介しても受信される。
【００６１】第１の実施形態におけるＸドライバＩＣ２
４の表示データＲＡＭ２８は、３ポートを有している。
より具体的には、表示データＲＡＭ２８は、シリアルＩ
Ｆ信号線を介して転送された動画データ若しくはパラレ
ルＩＦ信号線を介して転送された静止画データ（表示デ
ータ）を書き込むための第１のポートと、差動ＩＦ信号
線を介して転送された動画データ（表示データ）を書き
込むための第２のポートと、表示部を表示駆動するため
に表示データを読み出すための第３のポートとを有して
いる。
【００６２】差動ＩＦ信号線及び差動ＩＦ制御信号線
は、差動ＩＦ回路（第１の表示データ受信手段）６０に
接続される。差動ＩＦ回路６０は、差動対の信号線を介
して受信した差動信号であるデータ信号Ｄ（ビット幅Ｋ
＝１）及びクロック信号ＣＬＫを増幅する差動増幅器を
含む。この差動増幅器の構成は、公知であるため詳細な
説明は省略するが、電流源から供給された電流の変化に
基づき差動信号を増幅するようになっている。
【００６３】また、差動ＩＦ回路６０は、差動ＩＦ制御
信号線を介して送受信される電力制御信号ＰＳをバッフ
ァリングする入力バッファ回路を含む。この入力バッフ
ァ回路は、ＣＭＯＳ回路により構成される。
【００６４】差動ＩＦ回路６０の差動増幅器によって増
幅された差動信号であるデータ信号Ｄ及びクロック信号
ＣＬＫは、スタートフレーム検出回路６２に供給され
る。
【００６５】スタートフレーム検出回路６２は、クロッ
ク信号ＣＬＫに同期して受信されたデータ信号Ｄのビッ
ト列を監視し、予め設定されたビットパターンに基づい
てスタートフレームか否かを判別する。スタートフレー
ム検出回路６２によってスタートフレームであると判別
されたデータ信号Ｄのビット列は、シリアル・パラレル
（Serial-Parallel：以下、Ｓ／Ｐと略す。）変換回路
（広義には、第１のビット幅変換手段）６４に供給され
る。
【００６６】Ｓ／Ｐ変換回路６４は、スタートフレーム
検出回路６２からの１ビット幅のビット列を例えば１６
ビット（ビット幅Ｌ＝１６）のパラレルデータに変換す
る。このパラレルデータは、スタートフレーム検出回路
６２によって検出されたスタートフレームの検出タイミ
ング等の制御信号と共に、ＬＣＤコントローラ５４及び
表示データＲＡＭ２８に供給される。このパラレルデー
タは、第１のポートを介して１６ビット（ビット幅Ｌ＝
１６）単位で表示データＲＡＭ２８に書き込まれる。
【００６７】また、差動ＩＦ回路６０の入力バッファ回
路でバッファリングされた電力制御信号ＰＳは、少なく
とも差動ＩＦ回路６０の差動増幅器に供給される。図３
では、これに加えて電力制御信号ＰＳがスタートフレー
ム検出回路６２、Ｓ／Ｐ変換回路６４にも供給される。
【００６８】差動ＩＦ回路６０の差動増幅器は、電流源
から供給された電流の変化に基づき差動信号を増幅する
が、この電力制御信号ＰＳによって、この電流源から供
給される電流の停止又は制限を行って動作制御されるよ
うになっている。また、スタートフレーム検出回路６２
及びＳ／Ｐ変換回路６４も、電力制御信号ＰＳによって
差動増幅器の動作制御と同様のタイミングで、動作停止
する。
【００６９】シリアルＩＦ信号線は、シリアルＩＦ回路
７０に接続される。シリアルＩＦ回路７０は、シリアル
に入力されたデータ信号Ｄ、クロック信号ＣＬＫ及び反
転チップセレクト信号ＸＣＳをバッファリングする。シ
リアルＩＦ回路７０は、ＣＭＯＳ回路により構成され
る。反転チップセレクト信号ＸＣＳがアクティブの場
合、バッファリングしたクロック信号ＣＬＫに同期して
受信したシリアル入力されたデータ信号Ｄは、Ｓ／Ｐ変
換回路７２に供給される。
【００７０】Ｓ／Ｐ変換回路７２は、このシリアル入力
されたデータ信号Ｄを例えば１６ビット（ビット幅Ｌ＝
１６）のパラレルデータに変換する。このパラレルデー
タは、クロック信号ＣＬＫ等の制御信号と共に、ＬＣＤ
コントローラ５４及び表示データＲＡＭ２８に供給され
る。このパラレルデータは、第２のポートを介して１６
ビット（ビット幅Ｌ＝１６）単位で表示データＲＡＭ２
８に書き込まれる。
【００７１】パラレルＩＦ信号線及びパラレルＩＦ制御
信号線は、パラレルＩＦ回路（広義には、第２の表示デ
ータ受信手段）８０に接続される。パラレルＩＦ回路８
０は、例えば８ビット（ビット幅Ｎ＝８）のパラレルデ
ータ信号Ｄ７〜Ｄ０、クロック信号ＥＣＬＫ及びその他
制御信号（反転チップセレクト信号ＸＣＳ等）をバッフ
ァリングする。パラレルＩＦ回路７０は、ＣＭＯＳ回路
により構成される。反転チップセレクト信号ＸＣＳがア
クティブの場合、バッファリングしたクロック信号ＥＣ
ＬＫに同期して受信したパラレル入力されたデータ信号
Ｄ７〜Ｄ０は、Ｓ／Ｐ変換回路（広義には、第２のビッ
ト幅変換手段）８２に供給される。
【００７２】Ｓ／Ｐ変換回路８２は、このパラレル入力
されたデータ信号Ｄ７〜Ｄ０を例えば１６ビット（ビッ
ト幅Ｌ＝１６）のパラレルデータに変換する。このパラ
レルデータは、クロック信号ＥＣＬＫ等の制御信号と共
に、ＬＣＤコントローラ５４及び表示データＲＡＭ２８
に供給される。このパラレルデータは、第２のポートを
介して１６ビット（ビット幅Ｌ＝１６）単位で表示デー
タＲＡＭ２８に書き込まれる。
【００７３】またＸドライバＩＣ２４は、シリアルＩＦ
及びパラレルＩＦのいずれか一方のみを動作させるため
の入力切換信号がバッファリングされる入力バッファ回
路９０を有している。この入力切換信号によって、シリ
アルＩＦ回路７０及びＳ／Ｐ変換回路７２と、パラレル
ＩＦ回路８０及びＳＰ変換回路８２とが排他的に動作す
るように制御される。
【００７４】さらにＸドライバＩＣ２４は、発振回路
（ＯＳＣ）９４を有しており、ＬＣＤコントローラ５４
はＯＳＣ９４の発振出力に基づき、表示タイミングｓｙ
ｎｃ（垂直同期信号Ｖｓｙｎｃ／水平同期信号Ｈｓｙｎ
ｃ）を出力する。
【００７５】２．２ ブランキング期間 第１の実施形態における表示コントローラとしてのＸド
ライバＩＣ２４は、表示データＲＡＭを備え、この表示
データＲＡＭから一定のフレーム周期で表示データを読
み出して、表示部を表示駆動する。このため、当該フレ
ームにおける当該走査ラインに対応する表示データの書
き込みが、当該走査ラインの読み出しに先行して行われ
る必要がある。また、画面サイズの拡大や、階調ビット
数の増加によって表示データ量が増加するため、当該フ
レームにおいて早い時期から表示データの受信を開始
し、増大する表示データの転送時間を確保するようにし
ている。
【００７６】こうすることで、当該フレームにおける当
該走査ラインの書き込みタイミングが、常に当該読み出
しタイミングより早くなるようにし、タイミング生成の
簡素化を図るようにしている。
【００７７】そのため、第１の実施形態では、各走査開
始前にダミーのブランキング期間を設け、当該ブランキ
ング期間中から表示データの転送を行うようにしてい
る。これにより、上述した書き込みタイミングと読み出
しタイミングとを考慮する必要がなくなる。
【００７８】図４（Ａ）、（Ｂ）に、ダミーのブランキ
ング期間を説明するための説明図を示す。
【００７９】液晶パネルを表示駆動する場合、１フレー
ム分の走査開始タイミングを示す垂直同期信号Ｖｓｙｎ
ｃ、各フレームにおける各走査ラインの走査開始タイミ
ングを示す水平同期信号Ｈｓｙｎｃに同期して行われ
る。より具体的には、図４（Ａ）に示すように垂直同期
信号Ｖｓｙｎｃの立ち下がりに同期して、各フレームの
１走査ライン目から、順次水平同期信号Ｈｓｙｎｃに同
期して表示駆動されることになる。
【００８０】したがって、垂直同期信号Ｖｓｙｎｃを縦
軸に、水平同期信号Ｈｓｙｎｃを横軸にとると、図４
（Ｂ）に示す表示領域１８０に１フレーム分の画像が表
示されることになる。すなわち、図４（Ｂ）に示すＰを
基準に、表示部の垂直走査と水平走査が開始される。
【００８１】ここで、垂直同期信号Ｖｓｙｎｃが「Ｈ」
レベルの期間をダミーの垂直ブランキング期間とする
と、領域１８２が非表示領域となる。また、水平同期信
号Ｈｓｙｎｃが「Ｈ」レベルの期間をダミーの水平ブラ
ンキング期間とすると、領域１８４が非表示領域とな
る。
【００８２】したがって、垂直同期信号Ｖｓｙｎｃの立
ち上がりに同期して、ダミーの垂直ブランキング期間中
から表示データを高速な転送レートで受信して、１フレ
ーム分の表示データを表示データＲＡＭに書き込むこと
によって、当該フレームにおいて、各走査ラインについ
て着目すると、常に書き込みが読み出しに先行して行わ
れているため、タイミングを考慮することなく１フレー
ムの表示駆動が可能となる。
【００８３】ここで、１フレーム分の表示データをＤと
し、転送レートをＲとすると、図５に示すようにダミー
の垂直ブランキング期間が、少なくともＤ／Ｒで表され
る期間よりも長くすることによって、表示データＲＡＭ
からの読み出しタイミングを開始するときには、既に当
該フレームの表示データの書き込みを終了させることが
できることになる。これにより、同時に３ポートを有す
る表示データＲＡＭの書き込みと読み出しが行われるこ
とがなくなり、読み出し若しくは書き込みに伴う表示デ
ータＲＡＭ内の電流変動の低減によって、耐ノイズ性の
向上を図ることができる。
【００８４】２．３ 差動ＩＦによる高速転送制御 上述したような第１の実施形態における表示コントロー
ラとしてのＸドライバＩＣ２４は、演算増幅器を用いた
差動ＩＦにより、動画データの送受信を行うようになっ
ている。差動ＩＦは、ＣＭＯＳ回路によるＩＦとは異な
り、振幅の小さな信号を差動対で構成して送受信を行う
ことで高速なデータ転送レートを実現できる。これによ
り、将来の液晶パネルの画面サイズの拡大等によっても
動画を違和感なく表示させるために必要とされ、ＣＭＯ
Ｓ回路では実現できない転送レートを実現し、動画デー
タを表示データＲＡＭに書き込むことができるようにな
る。
【００８５】このような差動ＩＦを実現するためには、
差動対の信号を駆動する差動ドライバと、差動対の信号
を増幅する差動増幅器とが必要とされる。これら差動Ｉ
Ｆの差動ドライバ及び差動増幅器で用いられる電流源
は、転送レートに依存することなく定常電流が流れる。
したがって、転送レートが低い場合にはＣＭＯＳ回路に
よるＩＦの方が、消費電力が小さくなる。一方、転送レ
ートが高く場合には、ＣＭＯＳ回路によるＩＦの方が、
消費電力が大きくなり、定常電流による電力消費が行わ
れる差動ＩＦの方の消費電力を小さくすることができる
ようになる。しかも、差動ＩＦの場合、ＣＭＯＳ回路に
よるＩＦでは達成できない転送レートを実現することが
できる。
【００８６】そこで、第１の実施形態では、差動ＩＦに
よる高速な表示データ転送を行う一方、液晶パネルの表
示駆動が垂直同期信号や水平同期信号に同期して行われ
る必要があるため、表示データを転送する際には高速な
転送レートで行った後、次の転送タイミングまで差動Ｉ
Ｆを停止させるようにして転送制御を行うことにより、
消費電力の増加を抑えるようにしている。
【００８７】以下では、このような差動ＩＦの構成につ
いて説明する。
【００８８】２．３．１ 差動ＩＦの構成例 （第１の構成例）図６（Ａ）に差動ＩＦの第１の構成例
を示し、図６（Ｂ）に第１の構成例における動作波形の
一例を示す。
【００８９】第１の構成例において、送信側に差動ドラ
イバ１００、受信側に差動レシーバ１０２が設けられ、
差動対の信号線Ｄ１、Ｄ２を介して接続されている。差
動ドライバ１００は、図２におけるＭＰＵの差動ＩＦ回
路４２に含んで構成される。また、差動レシーバ１０２
は、図３における差動ＩＦ回路６０に含んで構成され
る。
【００９０】送信側の差動ドライバ１００において、ｐ
型（第１導電型）トランジスタ１０４（広義には、差動
ドライバ制御手段）は、ソース端子に電源ＶＤＤ（第１
の電源）が接続され、ゲート端子に電力制御信号ＰＳが
供給される。ｐ型トランジスタ１０４のドレイン端子に
は、電流源１０６の一端が接続される。
【００９１】電流源１０６の他端は、ｐ型トランジスタ
１０８、１１０のソース端子に接続される。
【００９２】ｐ型トランジスタ１０８、１１０のドレイ
ン端子には、ｎ型（第２導電型）トランジスタ１１２、
１１４のドレイン端子が接続される。ｐ型トランジスタ
１０８のゲート端子は、送信すべきデータ信号Ｄの＋側
を示すＤ＋信号の反転信号（ＸＤ＋信号）が供給され
る。ｐ型トランジスタ１１０のゲート端子は、Ｄ＋信号
が供給される。
【００９３】ｎ型トランジスタ１１２、１１４のソース
端子には、接地電源ＶＳＳ（第２の電源）が接続され
る。ｎ型トランジスタ１１２のゲート端子には、データ
信号Ｄの−側を示すＤ−信号が供給される。ｎ型トラン
ジスタ１１４のゲート端子は、Ｄ−信号の反転信号（Ｘ
Ｄ−信号）が供給される。
【００９４】差動ドライバ１００では、ｐ型トランジス
タ１１０のドレイン端子とｎ型トランジスタ１１４のド
レイン端子の接続点ＮＤ１、ｐ型トランジスタ１０８の
ドレイン端子とｎ型トランジスタ１１２のドレイン端子
の接続点ＮＤ２のそれぞれに、差動対の信号線Ｄ１、Ｄ
２が接続される。
【００９５】差動レシーバ１０２は、差動増幅器１１６
を有している。差動増幅器１１６の構成は、公知である
ため説明を省略するが、受信された差動対の信号線の電
位の変化に対応して電流源からの電流が変化した場合
に、この変化に対応した電圧を生成するようになってい
る。
【００９６】この差動増幅器１１６は、ｐ型トランジス
タ１１８（広義には、受信動作停止手段）を介して電源
ＶＤＤと接続されている。ｐ型トランジスタ１１８のゲ
ート端子には、電力制御信号ＰＳが供給される。電力制
御信号ＰＳによってｐ型トランジスタ１１８のドレイン
電流が差動増幅器１１６に供給された場合、差動増幅器
１１６は動作するが、このドレイン電流が停止又は制限
された場合はその動作を停止するようになっている。
【００９７】差動対の信号線Ｄ１、Ｄ２は、終端抵抗Ｒ
Ｌを介して接続されており、差動レシーバ１０２の差動
増幅器１１６は、この終端抵抗ＲＬの両端に発生する電
圧を増幅する。増幅した信号は、バッファ回路１２０に
よってバッファリングされ、受信信号Ｓ１として後段の
回路に供給される。
【００９８】このような構成によれば、差動ドライバ１
００において、電流源１０６からの電流が、Ｄ＋信号及
びＤ−信号によって、接続点ＮＤ１、ＮＤ２に流れる電
流が変化し、差動対の信号線Ｄ１、Ｄ２を介して、終端
抵抗ＲＬの両端に電圧が発生する。差動レシーバ１０２
では、差動増幅器１１６で、終端抵抗ＲＬの両端に発生
する電圧を増幅する。
【００９９】したがって、図６（Ｂ）に示すように、Ｖ
ｃ（例えば、１．２Ｖ）を中心にＶｓ（例えば３００ｍ
Ｖ）の振幅の差動信号を送信することができるので、よ
り高速なデータ転送が可能となる。受信側の差動増幅器
１１６では、これを増幅してバッファリングして論理レ
ベルに変換することにより、後段のＣＭＯＳ回路に用い
ることができる。
【０１００】この際、図６（Ａ）に示した差動ＩＦで
は、表示に必要とされる表示データだけを高速に転送し
た後次の転送タイミングまでの間、電力制御信号ＰＳに
より、送信側及び受信側で動作制御を行って、消費電力
の低減を図ることができるようになっている。
【０１０１】図７に、電力制御信号ＰＳによる消費電流
の変化を模式的に示す。
【０１０２】すなわち、省電力制御ＰＳの論理レベルが
「Ｌ」のとき、送信側の差動ドライバ、受信側の差動レ
シーバが動作し、電流源による一定電流Ｉ0が流れる。
一方、電力制御信号ＰＳの論理レベルが「Ｈ」のとき、
送信側の差動ドライバ、受信側の差動レシーバの動作が
停止し、定電流源による電流消費が０になる。
【０１０３】したがって、省電力制御ＰＳの論理レベル
を「Ｌ」にして高速にデータ転送を行った後、時刻Ｔ１
において省電力制御ＰＳの論理レベルを「Ｈ」にして送
信側及び受信側を停止することで、消費電力の増加を抑
えることができる。
【０１０４】（第２の構成例）図８（Ａ）に差動ＩＦの
第２の構成例を示し、図８（Ｂ）に第２の構成例におけ
る動作波形の一例を示す。
【０１０５】第２の構成例において、送信側に差動ドラ
イバ１３０、受信側に差動レシーバ１３２が設けられ、
差動対の信号線Ｄ１、Ｄ２を介して接続されている。差
動ドライバ１３０は、図２におけるＭＰＵの差動ＩＦ回
路４２に含んで構成される。また、差動レシーバ１３２
は、図３における差動ＩＦ回路６０に含んで構成され
る。
【０１０６】送信側の差動ドライバ１３０において、ｐ
型トランジスタ１３４（広義には、差動ドライバ制御手
段）は、ソース端子に電源ＶＤＤが接続され、ゲート端
子に電力制御信号ＰＳが供給される。ｐ型トランジスタ
１３４のドレイン端子には、電流源１３６の一端が接続
される。
【０１０７】電流源１３６の他端には、ｐ型トランジス
タ１３８、１４０のソース端子が接続される。
【０１０８】ｐ型トランジスタ１３８、１４０のドレイ
ン端子には、差動対の信号線Ｄ２、Ｄ１が接続される。
ｐ型トランジスタ１３８のゲート端子には、送信すべき
データ信号Ｄが供給される。ｐ型トランジスタ１４０の
ゲート端子には、送信すべきデータ信号Ｄの反転信号が
供給される。
【０１０９】差動レシーバ１３２は、差動増幅器１４２
を有している。この差動増幅器１４２の構成は公知であ
るため、説明を省略するが、受信された差動対の信号線
の電位の変化に対応して電流源からの電流が変化した場
合に、この変化に対応した電圧を生成するようになって
いる。
【０１１０】この差動増幅器１４２は、ｐ型トランジス
タ１４４（広義には、受信動作停止手段）を介して電源
ＶＤＤと接続されている。ｐ型トランジスタ１４４のゲ
ート端子には、電力制御信号ＰＳが供給される。電力制
御信号ＰＳによってｐ型トランジスタ１４４のドレイン
電流が差動増幅器１４２に供給された場合、差動増幅器
１４２は動作するが、このドレイン電流が停止又は制限
された場合はその動作を停止するようになっている。
【０１１１】差動対の信号線Ｄ１、Ｄ２は、それぞれ接
地電位ＶＳＳとの間に終端抵抗ＲＬ１、ＲＬ２を介して
接続されている。差動レシーバ１３２の差動増幅器１４
２は、終端抵抗ＲＬ１、ＲＬ２によって発生した差動対
の信号線Ｄ１、Ｄ２の電位差を増幅する。増幅した信号
は、バッファ回路１４６によってバッファリングされ
て、受信信号Ｓ２として後段の回路に供給される。
【０１１２】このような構成によれば、差動ドライバ１
３０において、電流源１３６からの電流が、データ信号
Ｄによって、ｐ型トランジスタ１３８、１４０のドレイ
ン電流が変化する。これにより、差動対の信号線Ｄ１、
Ｄ２の電位が終端抵抗ＲＬ１、ＲＬ２によって変化する
ため、差動レシーバ１３２で、この電位差を差動増幅器
１４２で増幅する。
【０１１３】したがって、図８（Ｂ）に示すように、Ｖ
ｃ（例えば、１５０ｍＶ）を中心にＶｓ（例えば３００
ｍＶ）の振幅の差動信号を送信することができるので、
より高速なデータ転送が可能となる。受信側の差動増幅
器１４２では、これを増幅してバッファリングして論理
レベルに変換することにより、後段のＣＭＯＳ回路に用
いることができる。
【０１１４】この際、図８（Ｂ）に示した差動ＩＦで
は、電力制御信号ＰＳにより、送信側及び受信側で動作
制御を行って、図７に示したように消費電力の低減を図
ることができるようになっている。
【０１１５】（第３の構成例）図９（Ａ）に差動ＩＦの
第３の構成例を示し、図９（Ｂ）に第３の構成例におけ
る動作波形の一例を示す。
【０１１６】第３の構成例において、送信側に差動ドラ
イバ１５０、受信側に差動レシーバ１５２が設けられ、
差動対の信号線Ｄ１、Ｄ２を介して接続されている。差
動ドライバ１５０は、図２におけるＭＰＵの差動ＩＦ回
路４２に含んで構成される。また、差動レシーバ１５２
は、図３における差動ＩＦ回路６０に含んで構成され
る。
【０１１７】送信側の差動ドライバ１５０において、ｎ
型トランジスタ１５４（広義には、差動ドライバ制御手
段）は、ソース端子に接地電源ＶＳＳが接続され、ゲー
ト端子に電力制御信号ＰＳが供給される。ｎ型トランジ
スタ１５４のドレイン端子には、電流源１５６の一端に
接続される。
【０１１８】電流源１５６の他端には、ｎ型トランジス
タ１５８、１６０のソース端子が接続される。
【０１１９】ｎ型トランジスタ１５８、１６０のドレイ
ン端子には、差動対の信号線Ｄ１、Ｄ２が接続される。
ｎ型トランジスタ１５８のゲート端子は、送信すべきデ
ータ信号Ｄが供給される。ｎ型トランジスタ１６０のゲ
ート端子は、送信すべきデータ信号Ｄの反転信号が供給
される。
【０１２０】差動レシーバ１５２は、差動増幅器１６２
を有している。この差動増幅器１６２の構成は公知であ
るため、説明を省略するが、受信された差動対の信号線
の電位の変化に対応して電流源からの電流が変化した場
合に、この変化に対応した電圧を生成するようになって
いる。
【０１２１】この差動増幅器１６２は、ｎ型トランジス
タ１６６（広義には、受信動作停止手段）を介して接地
電源ＶＳＳと接続されている。ｎ型トランジスタ１６６
のゲート端子には、電力制御信号ＰＳが供給される。電
力制御信号ＰＳによってｎ型トランジスタ１６６のドレ
イン電流が差動増幅器１６２に供給された場合、差動増
幅器１６２は動作するが、このドレイン電流が停止又は
制限された場合はその動作を停止するようになってい
る。
【０１２２】差動対の信号線Ｄ１、Ｄ２は、それぞれ電
位ＶＤＤとの間に終端抵抗ＲＬ３、ＲＬ４を介して接続
されている。差動レシーバ１５２の差動増幅器１６２
は、終端抵抗ＲＬ３、ＲＬ４による電位差を増幅する。
増幅した信号は、バッファ回路１６４によってバッファ
リングされて、受信信号Ｓ３として後段の回路に供給さ
れる。
【０１２３】このような構成によれば、差動ドライバ１
５０において、電流源１５６により供給されるｎ型トラ
ンジスタ１５８、１６０のドレイン電流が、データ信号
Ｄによって変化する。これにより、差動対の信号線Ｄ
１、Ｄ２の電位が終端抵抗ＲＬ３、ＲＬ４によって変化
するため、差動レシーバ１５２で、この電位差を差動増
幅器１６２で増幅する。
【０１２４】したがって、図９（Ｂ）に示すように、Ｖ
ｃ（例えば、ＶＤＤ−１５０ｍＶ）を中心にＶｓ（例え
ば３００ｍＶ）の振幅の差動信号を送信することができ
るので、より高速なデータ転送が可能となる。受信側の
差動増幅器１６２では、これを増幅してバッファリング
して論理レベルに変換することにより、後段のＣＭＯＳ
回路に用いることができる。
【０１２５】この際、図９（Ｂ）に示した差動ＩＦで
は、電力制御信号ＰＳにより、送信側及び受信側で動作
制御を行って、図７に示したように消費電力の低減を図
ることができるようになっている。
【０１２６】２．４ ＣＭＯＳ回路によるＩＦとの比較 上述した高速転送が可能な差動ＩＦについて、ダミーの
ブランキング期間を利用した転送制御を行う場合の消費
電力について、ＣＭＯＳ回路によるＩＦと比較して説明
する。
【０１２７】図１０に、ＣＭＯＳ回路によるＩＦの転送
レートと消費電流との関係を示す。
【０１２８】ここで、横軸には、データ転送レート［Ｍ
ｂｐｓ］（メガビット毎秒）、縦軸には消費電流［ｍ
Ａ］（ミリアンペア）をとっている。
【０１２９】また、各種液晶パネルの画像サイズと階調
ビット数とによって１フレームの表示に必要とされる表
示データの転送量が異なるため、代表的な画像サイズと
階調ビット数について示している。例えば、ＱＣＩＦ
（Quarter Common Intermediate Format、１７６×１４
４）サイズのＲＧＢ信号の各６ビット（計１８ビット）
を１５ｆ／ｓで転送する場合、ＣＩＦ（３５２×２８
８）サイズのＲＧＢ信号の各８ビット（計２４ビット）
を３０ｆ／ｓで転送する場合、ＶＧＡ（Video Graphics
Array、６４０×４８０）サイズのＲＧＢ信号の各８ビ
ット（計２４ビット）を３０ｆ／ｓで転送する場合等を
示している。
【０１３０】ＣＭＯＳ回路によるＩＦでは、周波数に比
例して消費電流が増加するため、転送レートが高速にな
るのに伴い、消費電流が増加している（Ｅ１）。したが
って、ＱＣＩＦサイズでＲＧＢ信号の各６ビット（計１
８ビット）の表示データを１５ｆ／ｓで転送する場合に
は、十分小さな消費電流で済むが、ＣＩＦサイズでＲＧ
Ｂ信号の各８ビット（計２４ビット）の表示データを３
０ｆ／ｓで転送する場合には、必要とされる転送レート
が高くなるため、消費電流が増加してしまう。さらに、
ＣＭＯＳ回路では、Ｒ１で示される領域の転送レート
は、もはや実現することが困難となり、ＣＩＦサイズで
ＲＧＢ信号の各８ビット（計２４ビット）の表示データ
を３０ｆ／ｓの転送を行うことは難しい。
【０１３１】一方、差動ＩＦによれば、Ｅ２に示すよう
に転送レートに依存することなく、定常電流が流れる。
したがって、ＱＣＩＦサイズでＲＧＢ信号の各６ビット
（計１８ビット）の表示データを１５ｆ／ｓで転送する
場合には、ＣＭＯＳ回路によるＩＦに比べて消費電流が
大きい。しかし、差動ＩＦでは、転送レートにかかわら
ず一定の定常電流が消費されることになるため、例えば
ＣＩＦサイズでＲＧＢ信号の各８ビット（計２４ビッ
ト）の表示データを３０ｆ／ｓで転送する場合には、む
しろＣＭＯＳ回路によるＩＦに比べて消費電流が小さく
なる。さらに、差動ＩＦでは、ＣＭＯＳ回路では実現で
きない転送レートで表示データを転送することができ
る。
【０１３２】したがって、１００Ｍｂｐｓや４００Ｍｐ
ｂｓのようなＣＭＯＳ回路では実現できないような高速
な転送レートで、上述したようなダミーのブランキング
期間中から表示データの転送を開始し、転送終了後は次
の表示データの転送タイミングまで差動ＩＦの動作を停
止して定常電流の消費を低減させることにより、高速な
転送レートと低消費化とを両立させることができる（Ｅ
３、Ｅ４）。
【０１３３】２．５ 書き込みビット幅 上述したような第１の実施形態における表示コントロー
ラとしてのＸドライバＩＣ２４は、差動ＩＦ若しくはシ
リアルＩＦのビット幅をＫ（Ｋは、自然数）、パラレル
ＩＦのビット幅をＮ（Ｎは、Ｋより大きい自然数）とし
た場合に、少なくともＫ、Ｎ以上のビット幅Ｌ（Ｌは、
自然数）単位で表示データＲＡＭ２８に表示データを書
き込むことができるようになっている。
【０１３４】これにより、違和感なく動画を表示するた
めに表示データＲＡＭに高速に表示データを書き込む必
要があっても、書き込み周波数を低下させることができ
る。これは、液晶パネルの画面サイズの拡大等によって
１フレーム分の表示に必要な表示データが多くなった場
合にも対応できる。例えば、８ビット単位で表示データ
ＲＡＭ２８に書き込む場合の書き込み周波数をＦとする
と、１６ビット単位で書き込む場合の書き込み周波数は
Ｆ／２で済む。したがって、その分表示データＲＡＭ２
８の製造に低コストのプロセスを用いることができ、か
つ消費電力の増加を抑えることも可能となる。
【０１３５】２．６ 表示コントローラの動作タイミン
グ 次に、このような第１の実施形態におけるＸドライバＩ
Ｃ２４の動作について、具体的に説明する。以下では、
差動ＩＦとして図６（Ａ）、（Ｂ）に示した第１の構成
例が適用されているものとして説明するが、第２及び第
３の構成例についても同様である。
【０１３６】図１１（Ａ）、（Ｂ）に、差動ＩＦで送受
信される信号の具体例を示す。
【０１３７】図１１（Ａ）では、ＭＰＵ１０から、差動
対の信号線を介してクロック信号ＣＬＫ及びデータ信号
Ｄが表示コントローラ２４に転送される。また、表示コ
ントローラ２４では、内部で生成した表示タイミングを
ＭＰＵ１０に通知するため、垂直同期信号Ｖｓｙｎｃ及
び水平同期信号ＨｓｙｎｃをＣＭＯＳ回路によるＩＦを
介して送信する。
【０１３８】ＭＰＵ１０では、差動対の信号線Ｄで転送
すべき表示データ量を認識しているので、通知された垂
直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃを基
準に表示データの転送後に差動ＩＦの動作を停止させる
ための電力制御信号ＰＳを生成し、ＭＰＵ１０の送信側
と表示コントローラ２４の受信側との差動ＩＦの動作制
御を行う。
【０１３９】また、図１１（Ｂ）に示すように、垂直同
期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとを複合し
たコンポジット信号として表示コントローラ２４からＭ
ＰＵ１０に通知するようにしても良い。
【０１４０】図１２に、上述した差動ＩＦを介して表示
コントローラに６０ｆ／ｓで表示データを転送した場合
の動作タイミングの一例を示す。
【０１４１】ここでは、１垂直走査期間が、例えば２８
８個水平走査期間と、垂直ブランキング期間Ｂ１、Ｂ２
とからなるものとする。すなわち、ダミーの垂直ブラン
キング期間が、水平走査期間が２つ分の期間であるもの
とする。
【０１４２】表示コントローラ２４は、内部で生成した
表示タイミングを表示データ供給側であるＭＰＵ１０に
通知するため、垂直同期信号Ｖｓｙｎｃ及び水平同期信
号Ｈｓｙｎｃ若しくは垂直・水平同期信号コンポジット
信号を出力する。
【０１４３】ＭＰＵ１０は、垂直同期信号Ｖｓｙｎｃの
立ち上がり及び水平同期信号の立ち上がり、若しくは垂
直・水平同期信号コンポジット信号の立ち上がり（時刻
ＴＴ１）を検出すると、電力制御信号ＰＳにより差動Ｉ
Ｆの動作を開始させるため、時刻ＴＴ１から時間ｔ１
（ｔ１≦１Ｈ、１Ｈは１水平走査時間）だけ遅れて表示
コントローラ２４に通知する。これ以降、電力制御信号
ＰＳの論理レベルが「Ｌ」の期間で、ＭＰＵ１０の差動
ＩＦ回路４２及び表示コントローラ２４の差動ＩＦ回路
６０の動作が開始し、定常電流が流れる。
【０１４４】続く時刻ＴＴ１から時間ｔ２（ｔ１≦ｔ２
≦１Ｈ）経過後に、ＭＰＵ１０から差動ＩＦによるデー
タ信号Ｄ及びクロック信号ＣＬＫの送信が開始され、例
えば１００Ｍｂｐｓ〜４００Ｍｂｐｓという高速な転送
レートで１フレーム分の表示データを時刻ＴＴ２まで転
送を行う。
【０１４５】すなわち、ダミーの垂直ブランキング期間
中に、１フレーム分の表示データの転送を開始させる。
ＭＰＵ１０では、１フレーム分の表示データの転送デー
タ量が認識されているので、予め設定された転送レート
との関係から、１フレーム分の表示データの転送時間Ｔ
ｐがわかる。そこで、ＭＰＵ１０では、少なくとも１フ
レーム分の表示データの転送時間Ｔｐだけ電力制御信号
ＰＳの論理レベルが「Ｌ」になるようにする。
【０１４６】この結果、１フレーム分の表示データの転
送が終わってから電力制御信号ＰＳが時刻ＴＴ３（ＴＴ
２≦ＴＴ３）で論理レベル「Ｈ」となって、作動ＩＦの
動作が停止される。これ以降、電力制御信号ＰＳの論理
レベルが「Ｈ」の期間で、ＭＰＵ１０の差動ＩＦ回路４
２及び表示コントローラ２４の差動ＩＦ回路６０の動作
が停止し、電流消費が０になる。
【０１４７】一方、表示コントローラ２４は、垂直走査
期間１Ｖにおいて垂直同期信号Ｖｓｙｎｃの立ち下がり
に同期して、水平走査期間１Ｈ以降、１走査ライン目か
ら順に表示データＲＡＭから、垂直ブランキング期間中
から書き込まれた当該フレームの表示データを読み出
し、上述したように液晶パネルを駆動する（ｐｉｃｔｕ
ｒｅ１表示）。
【０１４８】フレーム周期が６０Ｈｚの場合、次の垂直
走査期間２Ｖにおいて、垂直同期信号Ｖｓｙｎｃが立ち
上がると、垂直走査期間１Ｖと同様にして２フレーム目
の表示データの転送制御を行って、垂直走査期間２Ｖの
垂直ブランキング期間中から書き込まれた当該フレーム
の表示データを読み出し、上述したように液晶パネルを
駆動する（ｐｉｃｔｕｒｅ２表示）。
【０１４９】このように、差動ＩＦは、１フレーム分の
表示データの転送中には定常電流が流れるが、転送終了
後に差動ＩＦの動作を停止させることで、各フレームに
おいて表示データの転送に伴う消費電流は、時間ｔ１〜
ＴＴ３までの差動ＩＦの定常電流だけになる。したがっ
て、図１０に示したようにＣＭＯＳ回路によるＩＦの場
合に比べて、低消費電力化を図ることができる。これ
は、転送すべき表示データ量が多くなればなるほど効果
的となる。
【０１５０】図１３に、上述した差動ＩＦを介して表示
コントローラに３０ｆ／ｓで表示データを転送した場合
の動作タイミングの一例を示す。
【０１５１】この場合も、表示データの転送制御につい
ては図１２に示した６０ｆ／ｓと同様である。
【０１５２】表示コントローラ２４が液晶パネルを表示
駆動するフレーム周期が６０Ｈｚの場合、連続する２フ
レームについて同一の表示データに基づいて表示駆動を
行うため、１フレーム目に表示データを図１２に示すよ
うに転送を行うと、１フレームを空けて３フレーム目に
次の表示データを転送すればよい。すなわち、差動ＩＦ
の停止期間が長くなるため、より消費電力の低減を図る
ことが可能となる。
【０１５３】図１４に、上述した差動ＩＦを介して表示
コントローラに１５ｆ／ｓで表示データを転送した場合
の動作タイミングの一例を示す。
【０１５４】この場合も、表示データの転送制御につい
ては図１２に示した６０ｆ／ｓと同様である。
【０１５５】ただ、表示コントローラ２４が液晶パネル
を表示駆動するフレーム周期が６０Ｈｚの場合には、連
続する４フレームについて同一の表示データに基づいて
表示駆動を行うため、１フレーム目に表示データを図１
２に示すように転送を行うと、３フレーム空けて４フレ
ーム目に次の表示データを転送すればよい。したがっ
て、差動ＩＦの停止期間が長くなるため、より消費電力
の低減を図ることが可能となる。
【０１５６】実際に、液晶パネルに動画を表示駆動する
場合、１５ｆ／ｓまでは、人間の視覚特性によって違和
感なく動画を認識できるものとされており、この場合画
面サイズの拡大に対応した動画表示と十分な消費電力の
削減とを両立させることが可能となる。
【０１５７】＜第２の実施形態＞ ３． 第２の実施形態の特徴 第１の実施形態では、ダミーの垂直ブランキング期間を
利用して当該期間中から１フレーム分の表示データをま
とめて転送するものとして説明したが、これに限定され
るものではない。第２の実施形態では、ダミーの水平ブ
ランキング期間を利用して当該期間中から当該走査ライ
ン分の表示データを転送することによっても、差動ＩＦ
の高速転送制御による液晶パネルの画面サイズの拡大へ
の対応と、低消費電力化とを両立させることができる。
【０１５８】第２の実施形態における表示コントロー
ラ、これを用いた表示ユニット及び電子機器の構成につ
いては、第１の実施形態と同様であるため説明を省略す
る。
【０１５９】３．１ ダミーの水平ブランキング期間 図１５に、ダミーの水平ブランキング期間について説明
するための図を示す。
【０１６０】第２の実施形態では、水平同期信号Ｈｓｙ
ｎｃの立ち上がりに同期してダミーの水平ブランキング
期間中から表示データを高速に転送して、走査ライン分
の表示データを表示データＲＡＭに書き込むようにして
いる。例えば、１走査ライン目の走査期間では、１走査
ライン目のダミーの水平ブランキング期間から１走査ラ
イン目の表示データの転送を行う。この場合、当該フレ
ームにおいて、各走査ラインについて着目すると、常に
書き込みが読み出しに先行して行われているため、タイ
ミングを考慮することなく１フレームの表示駆動が可能
となる。
【０１６１】３．２ 動作タイミング 図１６に、第２の実施形態において、差動ＩＦを介して
表示コントローラに６０ｆ／ｓで表示データを転送した
場合の動作タイミングの一例を示す。
【０１６２】ここでは、１垂直走査期間が、例えば２８
８個水平走査期間と、垂直ブランキング期間Ｂ１、Ｂ２
とからなるものとする。すなわち、垂直ブランキング期
間が、水平走査期間が２つ分の期間であるものとする。
【０１６３】また、差動ＩＦとして図９（Ａ）、（Ｂ）
に示した第３の構成例が適用されているものとして説明
するが、第１及び第２の構成例についても同様である。
【０１６４】表示コントローラは、内部で生成した表示
タイミングを表示データ供給側であるＭＰＵに通知する
ため、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙ
ｎｃを出力する。
【０１６５】ＭＰＵは、垂直同期信号Ｖｓｙｎｃの立ち
上がり及び水平同期信号の立ち上がり（時刻ＴＴ１１）
を検出し、ダミーの水平ブランキング期間Ｂ２の水平同
期信号Ｈｓｙｎｃの立ち上がりを検出すると、電力制御
信号ＰＳにより差動ＩＦの動作を開始させるため、時刻
ＴＴ１１から時間ｔ１１（ｔ１１≦１Ｈ）だけ遅れて表
示コントローラに通知する。これ以降、電力制御信号Ｐ
Ｓの論理レベルが「Ｈ」の期間で、ＭＰＵの差動ＩＦ回
路及び表示コントローラの差動ＩＦ回路の動作が開始
し、定常電流が流れる。
【０１６６】続く時刻ＴＴ１１から時間ｔ２１（ｔ１１
≦ｔ２１≦１Ｈ）経過後に、ＭＰＵから差動ＩＦによる
データ信号Ｄ及びクロック信号ＣＬＫの送信が開始さ
れ、例えば１００Ｍｂｐｓ〜４００Ｍｂｐｓという高速
な転送レートで１走査ライン目の表示データを時刻ＴＴ
２１まで転送を行う。
【０１６７】すなわち、ダミーの水平ブランキング期間
中に、１走査ライン分の表示データの転送を開始させ
る。ＭＰＵでは、１走査ライン分の表示データの転送デ
ータ量が認識されているので、予め設定された転送レー
トとの関係から、１走査ライン分の表示データの転送時
間ＴＬがわかる。したがって、ＭＰＵでは、少なくとも
１走査ライン分の表示データの転送時間ＴＬだけ電力制
御信号ＰＳの論理レベルが「Ｈ」になるようにする。
【０１６８】この結果、当該走査ライン分の表示データ
の転送が終わってから電力制御信号ＰＳが時刻ＴＴ３１
（ＴＴ２１≦ＴＴ３１）で論理レベル「Ｌ」となって、
作動ＩＦの動作が停止される。これ以降、電力制御信号
ＰＳの論理レベルが「Ｌ」の期間で、ＭＰＵの差動ＩＦ
回路及び表示コントローラの差動ＩＦ回路の動作が停止
し、電流消費が０になる。
【０１６９】一方、表示コントローラは、垂直走査期間
１Ｖにおいて垂直同期信号Ｖｓｙｎｃの立ち下がりに同
期して、水平走査期間１Ｈで、表示データＲＡＭから、
ダミーの水平ブランキング期間中から書き込まれた当該
フレームの表示データを読み出し、上述したように液晶
パネルを駆動する。
【０１７０】続く、水平走査期間２Ｈ、３Ｈ、・・・も
同様に、各水平ブランキング期間を利用して走査ライン
単位で表示データの転送制御を行う。このようにして、
垂直走査期間１Ｖでは、１フレーム分の表示が行われる
（ｐｉｃｔｕｒｅ１表示）。
【０１７１】フレーム周期が６０Ｈｚの場合、次の垂直
走査期間２Ｖにおいて、垂直同期信号Ｖｓｙｎｃが立ち
上がると、垂直走査期間１Ｖと同様にして２フレーム目
についても走査ライン単位で表示データの転送制御を行
って、垂直走査期間２Ｖの各ダミーの水平ブランキング
期間中から書き込まれた表示データを読み出し、上述し
たように液晶パネルを駆動する。垂直走査期間２Ｖで
は、次の１フレーム分の表示が行われる（ｐｉｃｔｕｒ
ｅ２表示）。
【０１７２】このように、差動ＩＦは、各走査ライン分
の表示データの転送中には定常電流が流れるが、転送終
了後に差動ＩＦの動作を停止させることで、各水平走査
期間において表示データの転送に伴う消費電流は、時間
ｔ１１〜ＴＴ３１までの差動ＩＦの定常電流だけにな
る。したがって、図１０に示したようにＣＭＯＳインタ
フェースの場合に比べて、低消費電力化を図ることがで
きる。これは、転送すべき表示データ量が多くなればな
るほど効果的となる。
【０１７３】図１７に、第２の実施形態において、上述
した差動ＩＦを介して表示コントローラに１５ｆ／ｓで
表示データを転送した場合の動作タイミングの一例を示
す。
【０１７４】この場合も、表示データの転送制御につい
ては図１６に示した６０ｆ／ｓと同様である。
【０１７５】ただ、表示コントローラが液晶パネルを表
示駆動するフレーム周期が６０Ｈｚの場合には、連続す
る４フレームについて同一の表示データに基づいて表示
駆動を行うため、１フレーム目に各走査ラインごとに表
示データを図１６に示すように転送を行うと、３フレー
ム空けて４フレーム目に次の表示データを転送すればよ
い。したがって、差動ＩＦの停止期間が長くなるため、
より消費電力の低減を図ることが可能となる。
【０１７６】なお、本発明は上述した実施の形態に限定
されるものではなく、本発明の要旨の範囲内で種々の変
形実施が可能である。
【０１７７】また、図３では、差動ＩＦのビット幅Ｋが
１ビットであるものとして説明したがこれに限定される
ものではない。差動ＩＦのビット幅が２ビット以上の場
合、動画表示に必要とされる表示データの転送時間をさ
らに短縮化することができるので、上述したような転送
制御を行うことにより画像サイズの増大に対応でき、し
かも更なる低消費電力化に貢献することができる。
【図面の簡単な説明】
【図１】第１の実施形態における表示コントローラを適
用した電子機器の構成の概要の一例を示すブロック図で
ある。
【図２】第１の実施形態におけるＭＰＵ及び表示ユニッ
トを搭載した携帯電話機の構成例を示すブロック図であ
る。
【図３】第１の実施形態における表示コントローラとし
てのＸドライバＩＣの構成要部の一例を示すブロック図
である。
【図４】図４（Ａ）は、垂直同期信号及び水平同期信号
の関係を示す説明図である。図４（Ｂ）は、ダミーのブ
ランキング期間を説明するための説明図である。
【図５】第１の実施形態におけるダミーの垂直ブランキ
ング期間中に１フレーム分の表示データの転送制御を説
明するための説明図である。
【図６】図６（Ａ）は、差動ＩＦの第１の構成例を示す
構成図である。図６（Ｂ）は、第１の構成例における動
作波形の一例を示す説明図である。
【図７】電力制御信号による省電力制御を説明するため
の説明図である。
【図８】図８（Ａ）は、差動ＩＦの第２の構成例を示す
構成図である。図８（Ｂ）は、第２の構成例における動
作波形の一例を示す説明図である。
【図９】図９（Ａ）は、差動ＩＦの第３の構成例を示す
構成図である。図９（Ｂ）は、第３の構成例における動
作波形の一例を示す説明図である。
【図１０】差動ＩＦとＣＭＯＳインタフェースについて
転送レートと消費電流との関係を説明するための説明図
である。
【図１１】図１１（Ａ）は、差動ＩＦで送受信される信
号の一例を示した説明図である。図１１（Ｂ）は、差動
ＩＦで送受信される信号の他の例を示した説明図であ
る。
【図１２】第１の実施形態における表示コントローラに
６０ｆ／ｓで表示データを転送した場合の動作タイミン
グの一例を示すタイミング図である。
【図１３】第１の実施形態における表示コントローラに
３０ｆ／ｓで表示データを転送した場合の動作タイミン
グの一例を示すタイミング図である。
【図１４】第１の実施形態における表示コントローラに
１５ｆ／ｓで表示データを転送した場合の動作タイミン
グの一例を示すタイミング図である。
【図１５】第２の実施形態におけるダミーの水平ブラン
キング期間中に走査ライン単位で表示データの転送制御
を説明するための説明図である。
【図１６】第２の実施形態における表示コントローラに
６０ｆ／ｓで表示データを転送した場合の動作タイミン
グの一例を示すタイミング図である。
【図１７】第２の実施形態における表示コントローラに
１５ｆ／ｓで表示データを転送した場合の動作タイミン
グの一例を示すタイミング図である。
【符号の説明】
１０ ＭＰＵ １２ ＣＰＵ １４ 静止画用メモリ １６ ＤＳＰ １８ 動画処理用メモリ ２０ 表示ユニット ２２ 液晶パネル（表示パネル、マトリクスパネル、表
示部） ２４ 表示コントローラ（ＸドライバＩＣ） ２６ ＹドライバＩＣ ２８ 表示データＲＡＭ ３０ 携帯電話機 ３２ アンテナ ３４ 変復調回路 ３６ ディジタルビデオカメラ ３８ 操作入力部 ４０、７０ シリアルＩＦ回路 ４２、６０ 差動ＩＦ回路 ４４、８０ パラレルＩＦ回路 ５０ ラッチ回路 ５２ 液晶駆動回路 ５４ ＬＣＤコントローラ ６２ スタートフレーム検出回路 ６４、７２、８２ Ｓ／Ｐ変換回路 ９０ 入力バッファ回路９４ ＯＳＣ １００、１３０、１５０ 差動ドライバ １０２、１３２、１５２ 差動レシーバ １０４、１０８、１１０、１３４、１３８、１４０ ｐ
型（第１導電型）トランジスタ １０６、１３６、１５６ 電流源 １１２、１１４、１１８、１５４、１５８、１６０、１
６６ ｎ型（第２導電型）トランジスタ １１６、１４２、１６２ 差動増幅器 １２０、１４６、１６４ バッファ回路 １５６ 電流源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６１２Ｔ ６３１ ６３１Ｂ ６３３ ６３３Ｇ Ｆターム(参考） 2H093 NA41 NA51 NC26 NC50 ND49 ND54 5C006 AA01 AA02 AF03 AF04 AF06 AF44 AF59 AF68 BB11 BC16 BF16 BF25 FA15 FA47 5C080 AA10 BB05 DD07 DD22 DD26 EE01 EE17 JJ02 JJ03 JJ04 JJ05

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 表示データに基づいて表示部を表示駆動
    する表示コントローラであって、 少なくとも１フレーム分の表示データを記憶する記憶手
    段と、 表示部の走査開始前に設けられたダミーのブランキング
    期間中から、前記記憶手段に書き込むべき表示データを
    受信する第１の表示データ受信手段と、 前記第１の表示データ受信手段によって受信された表示
    データを、前記ダミーのブランキング期間中から前記記
    憶手段に書き込む表示データ書込手段と、 前記記憶手段から読み出された表示データに基づいて、
    表示部を表示駆動する表示駆動手段と、 を含むことを特徴とする表示コントローラ。
  2. 【請求項２】 請求項１において、 前記表示データ書込手段は、当該フレームにおいて、前
    記記憶手段から所与の走査ラインに対応する表示データ
    が読み出される前に、当該走査ラインに対応した表示デ
    ータを前記記憶手段に書き込むことを特徴とする表示コ
    ントローラ。
  3. 【請求項３】 請求項１又は２において、 前記ダミーのブランキング期間は、前記表示部の垂直走
    査開始前に設けられ、 前記第１の表示データ受信手段は、前記ダミーのブラン
    キング期間中から当該フレームの１フレーム分の表示デ
    ータを受信することを特徴とする表示コントローラ。
  4. 【請求項４】 請求項３において、 １フレーム分の表示データ量をＤ、前記第１の表示デー
    タ受信手段により受信される表示データの転送データレ
    ートをＲとした場合、前記ダミーのブランキング期間
    は、少なくともＤ／Ｒにより表される期間だけ設けられ
    ていることを特徴とする表示コントローラ。
  5. 【請求項５】 請求項１又は２において、 前記ダミーのブランキング期間は、前記表示部の水平走
    査開始前に設けられ、 前記第１の表示データ受信手段は、前記ダミーのブラン
    キング期間中から、当該走査ラインの表示データを受信
    することを特徴とする表示コントローラ。
  6. 【請求項６】 請求項１乃至５のいずれかにおいて、 前記第１の表示データ受信手段で表示データの受信を完
    了してから、次の表示データが受信されるまでの間の所
    与の期間だけ、前記第１の表示データ受信手段の動作を
    停止させる受信動作停止手段を含むことを特徴とする表
    示コントローラ。
  7. 【請求項７】 請求項６において、 前記第１の表示データ受信手段は、 差動対の信号線を介して受信された表示データの差動信
    号を増幅する差動増幅器を含み、 前記受信動作停止手段は、 前記第１の表示データ受信手段で受信された表示データ
    を前記記憶手段に書き込んだ後、次の表示データが受信
    されるまでの間、前記差動増幅器の動作を停止させるこ
    とを特徴とする表示コントローラ。
  8. 【請求項８】 請求項６又は７において、 前記第１の表示データ受信手段は、 差動対の信号線を介して受信された表示データの差動信
    号を増幅する差動増幅器を含み、 前記受信動作停止手段は、 前記第１の表示データ受信手段で受信された表示データ
    を前記記憶手段に書き込んだ後、次の表示データが受信
    されるまでの間、前記差動増幅器の電流源の電流を停止
    又は制限することを特徴とする表示コントローラ。
  9. 【請求項９】 表示データに基づいて表示部を表示駆動
    する表示コントローラであって、 少なくとも１フレーム分の表示データを記憶する記憶手
    段と、 ビット幅Ｋ（Ｋは自然数）の表示データを受信する第１
    の表示データ受信手段と、 第１の表示データ受信手段によって受信されたビット幅
    Ｋの表示データを、ビット幅Ｌ（Ｌは、Ｋより大きい自
    然数）に変換する第１のビット幅変換手段と、 ビット幅Ｎ（Ｎは自然数）のパラレルバスを介して表示
    データを受信する第２の表示データ受信手段と、 第２の表示データ受信手段によって受信されたビット幅
    Ｎの表示データを、ビット幅Ｌ（Ｌは、Ｎ以上の自然
    数）に変換する第２のビット幅変換手段と、 前記第１又は第２のビット幅変換手段によって変換され
    たビット幅Ｌの表示データを前記記憶手段に書き込む表
    示データ書込手段と、 前記記憶手段から読み出された表示データに基づいて、
    表示部を表示駆動する表示駆動手段と、 を含むことを特徴とする表示コントローラ。
  10. 【請求項１０】 複数の第１の電極と複数の第２の電極
    により駆動される電気光学素子を有するパネルと、 前記複数の第１の電極を駆動する請求項１乃至９のいず
    れか記載の表示コントローラと、 前記複数の第２の電極を走査駆動する走査駆動ドライバ
    と、 を有することを特徴とする表示ユニット。
  11. 【請求項１１】 複数の第１の電極と複数の第２の電極
    により駆動される電気光学素子を有するパネルと、 前記複数の第１の電極を駆動する請求項７又は８記載の
    表示コントローラと、 前記複数の第２の電極を走査駆動する走査駆動ドライバ
    と、 前記表示データを前記表示コントローラに供給する表示
    データ供給回路と、 を含むことを特徴とする表示ユニット。
  12. 【請求項１２】 請求項１１において、 前記表示データ供給回路は、 電流源と、 前記電流源から供給された電流が表示データに基づいて
    変化した場合に、この変化に対応した差動信号を前記表
    示コントローラに供給する差動ドライバと、 前記電流源の動作制御を行う差動ドライバ制御手段と、 を含み、 表示データを前記表示コントローラに供給した後に次の
    表示データを供給するまでの間、前記受信動作停止手段
    は前記差動増幅器の電流源の電流を停止又は制限し、前
    記差動ドライバ制御手段は前記電流源の電流を停止又は
    制限することを特徴とする表示ユニット。
  13. 【請求項１３】 請求項１０乃至１２のいずれか記載の
    表示ユニットを有することを特徴とする電子機器。
JP2001141997A 2001-05-11 2001-05-11 表示コントローラ、表示ユニット及び電子機器 Expired - Fee Related JP3755585B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001141997A JP3755585B2 (ja) 2001-05-11 2001-05-11 表示コントローラ、表示ユニット及び電子機器
US10/140,833 US7061459B2 (en) 2001-05-11 2002-05-09 Display controller, display unit and electronic apparatus
CN2008100096225A CN101261817B (zh) 2001-05-11 2002-05-10 显示控制器、显示装置及电子设备
CNB021191743A CN100380916C (zh) 2001-05-11 2002-05-10 显示控制器、显示装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001141997A JP3755585B2 (ja) 2001-05-11 2001-05-11 表示コントローラ、表示ユニット及び電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005295448A Division JP2006146885A (ja) 2005-10-07 2005-10-07 送信回路、受信回路、差動インタフェース装置、表示コントローラ、表示ユニット及び電子機器
JP2005295447A Division JP3933176B2 (ja) 2005-10-07 2005-10-07 表示コントローラ、表示ユニット及び電子機器

Publications (2)

Publication Number Publication Date
JP2002341831A true JP2002341831A (ja) 2002-11-29
JP3755585B2 JP3755585B2 (ja) 2006-03-15

Family

ID=18988368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001141997A Expired - Fee Related JP3755585B2 (ja) 2001-05-11 2001-05-11 表示コントローラ、表示ユニット及び電子機器

Country Status (3)

Country Link
US (1) US7061459B2 (ja)
JP (1) JP3755585B2 (ja)
CN (2) CN100380916C (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006030718A (ja) * 2004-07-20 2006-02-02 Hitachi Ltd シート型ディスプレイ装置
JP2006330551A (ja) * 2005-05-30 2006-12-07 Renesas Technology Corp 液晶駆動制御装置、携帯端末システム及びデータ処理システム
WO2007080655A1 (ja) * 2006-01-16 2007-07-19 Fujitsu Limited 表示素子の駆動方法、表示素子および電子端末
JP2007193305A (ja) * 2006-01-20 2007-08-02 Renei Kagi Kofun Yugenkoshi データ信号、制御信号、クロック信号及び設定信号を埋め込み方式で伝送するための表示システム及び方法
JP2007248965A (ja) * 2006-03-17 2007-09-27 Yazaki Corp グラフィック表示装置及びグラフィック表示方法
JP2008310349A (ja) * 2008-07-28 2008-12-25 Seiko Epson Corp データ転送制御装置及び電子機器
JP2010072560A (ja) * 2008-09-22 2010-04-02 Fujitsu Ltd 表示システムおよび表示装置
WO2012035801A1 (ja) * 2010-09-17 2012-03-22 オムロン株式会社 画像データ伝送システムおよび電子機器
JP2012118540A (ja) * 2012-01-05 2012-06-21 Renesas Electronics Corp 液晶ディスプレイ駆動制御装置及び携帯端末システム
JP2016066065A (ja) * 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681121B2 (ja) * 2001-06-15 2005-08-10 キヤノン株式会社 駆動回路及び表示装置
JP4052192B2 (ja) * 2003-03-14 2008-02-27 セイコーエプソン株式会社 半導体集積回路
JP4628650B2 (ja) * 2003-03-17 2011-02-09 株式会社日立製作所 表示装置およびその駆動方法
JP3778181B2 (ja) * 2003-06-13 2006-05-24 セイコーエプソン株式会社 ディスプレイ制御装置
KR20050020175A (ko) * 2003-08-21 2005-03-04 엘지전자 주식회사 이동 통신 단말기의 표시부 구동 방법
KR100968568B1 (ko) * 2003-08-28 2010-07-08 삼성전자주식회사 신호 처리 장치 및 방법
JP4158658B2 (ja) * 2003-09-10 2008-10-01 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
US7474302B2 (en) * 2004-02-12 2009-01-06 Seiko Epson Corporation Electro-optical device, driving method of electro-optical device, driving circuit of electro-optical device and electronic apparatus
JP4108623B2 (ja) * 2004-02-18 2008-06-25 シャープ株式会社 液晶表示装置及びその駆動方法
CN1294552C (zh) * 2004-07-27 2007-01-10 友达光电股份有限公司 液晶显示器及其方法
KR100666603B1 (ko) * 2005-03-24 2007-01-09 삼성전자주식회사 멀티 디스플레이 구동 회로 및 멀티 디스플레이 구동회로의 동작 방법
KR100583631B1 (ko) * 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
US7966047B2 (en) * 2007-06-12 2011-06-21 Sony Ericsson Mobile Ab Wireless terminals with integrated high speed serial communication hinges
KR20090054707A (ko) * 2007-11-27 2009-06-01 삼성에스디아이 주식회사 발광　장치 및 이를 이용하는 표시 장치
KR101544912B1 (ko) * 2009-03-31 2015-08-17 삼성전자주식회사 집적 회로 카드 시스템 및 이에 따른 데이터의 전송 방법
WO2011089832A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
US8874981B2 (en) * 2010-05-12 2014-10-28 Mediatek Inc. Method of creating target storage layout table referenced for partitioning storage space of storage device and related electronic device and machine-readable medium
JPWO2012165302A1 (ja) * 2011-05-27 2015-02-23 シャープ株式会社 表示制御装置およびその制御方法、並びに表示システム
US10319333B2 (en) * 2012-09-26 2019-06-11 Apple Inc. Refresh rate matching for displays
CN106375553B (zh) * 2016-08-24 2019-09-17 武汉华星光电技术有限公司 显示屏组合及具有该显示屏组合的移动终端
JP2018195905A (ja) * 2017-05-15 2018-12-06 オリンパス株式会社 データ処理装置
JP7274955B2 (ja) * 2019-06-21 2023-05-17 株式会社ジャパンディスプレイ 液晶表示装置
KR20210033588A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시장치
JP7282650B2 (ja) * 2019-10-08 2023-05-29 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置
CN111354294B (zh) * 2020-04-10 2022-09-02 京东方科技集团股份有限公司 一种显示面板、其显示方法及显示装置
EP4311222A1 (en) * 2022-07-18 2024-01-24 BHS Technologies GmbH Medical imaging system and method for controlling the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1568378A (en) * 1976-01-30 1980-05-29 Micro Consultants Ltd Video processing system
NL7603056A (nl) * 1976-03-24 1977-09-27 Philips Nv Televisieweergeefinrichting.
JPS6213174A (ja) * 1985-07-10 1987-01-21 Sharp Corp テレビジヨン受像機
US5010325A (en) * 1988-12-19 1991-04-23 Planar Systems, Inc. Driving network for TFEL panel employing a video frame buffer
JPH0748148B2 (ja) * 1991-01-25 1995-05-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示コントローラ、液晶表示装置、及び情報処理装置
US5243447A (en) * 1992-06-19 1993-09-07 Intel Corporation Enhanced single frame buffer display system
FI96153C (fi) * 1994-04-18 1996-05-10 Nokia Mobile Phones Ltd Menetelmä jänniteregulaattorilla varustetun elektronisen laitteen tehonkulutuksen pienentämiseksi, ja jänniteregulaattorilla varustettu elektroninen laite, joka säästää sähkötehoa
US5986641A (en) * 1995-04-07 1999-11-16 Kabushiki Kaisha Toshiba Display signal interface system between display controller and display apparatus
JP2861890B2 (ja) * 1995-09-28 1999-02-24 日本電気株式会社 カラー画像表示装置
JPH09305147A (ja) 1996-05-13 1997-11-28 Nippon Signal Co Ltd:The Ｌｅｄ表示装置
JPH10187105A (ja) * 1996-12-20 1998-07-14 Matsushita Electric Ind Co Ltd 液晶表示装置
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006030718A (ja) * 2004-07-20 2006-02-02 Hitachi Ltd シート型ディスプレイ装置
US8253683B2 (en) 2005-05-30 2012-08-28 Renesas Electronics Corporation Liquid crystal display drive and control device, mobile terminal system, and data processing system
JP2006330551A (ja) * 2005-05-30 2006-12-07 Renesas Technology Corp 液晶駆動制御装置、携帯端末システム及びデータ処理システム
KR101232564B1 (ko) * 2005-05-30 2013-02-13 르네사스 일렉트로닉스 가부시키가이샤 액정 구동 제어 장치, 휴대 단말기 시스템 및 데이터 처리시스템
WO2007080655A1 (ja) * 2006-01-16 2007-07-19 Fujitsu Limited 表示素子の駆動方法、表示素子および電子端末
JP2007193305A (ja) * 2006-01-20 2007-08-02 Renei Kagi Kofun Yugenkoshi データ信号、制御信号、クロック信号及び設定信号を埋め込み方式で伝送するための表示システム及び方法
JP2007248965A (ja) * 2006-03-17 2007-09-27 Yazaki Corp グラフィック表示装置及びグラフィック表示方法
JP2008310349A (ja) * 2008-07-28 2008-12-25 Seiko Epson Corp データ転送制御装置及び電子機器
JP2010072560A (ja) * 2008-09-22 2010-04-02 Fujitsu Ltd 表示システムおよび表示装置
WO2012035801A1 (ja) * 2010-09-17 2012-03-22 オムロン株式会社 画像データ伝送システムおよび電子機器
JP2012118540A (ja) * 2012-01-05 2012-06-21 Renesas Electronics Corp 液晶ディスプレイ駆動制御装置及び携帯端末システム
JP2016066065A (ja) * 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
US10452218B2 (en) 2014-09-05 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2020115230A (ja) * 2014-09-05 2020-07-30 株式会社半導体エネルギー研究所 表示装置
JP7032472B2 (ja) 2014-09-05 2022-03-08 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
CN1385829A (zh) 2002-12-18
CN100380916C (zh) 2008-04-09
CN101261817B (zh) 2011-08-10
CN101261817A (zh) 2008-09-10
US20020186213A1 (en) 2002-12-12
JP3755585B2 (ja) 2006-03-15
US7061459B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
JP3755585B2 (ja) 表示コントローラ、表示ユニット及び電子機器
KR100454994B1 (ko) 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자 기기
US8907962B2 (en) Display system with display panel and display controller and driver having moving picture interface
KR100454993B1 (ko) 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기
JP6462207B2 (ja) 表示デバイスの駆動装置
US20070070258A1 (en) Techniques to switch between video display modes
US9646551B2 (en) Display control system, processor, controller, and display control method
JP2003044011A (ja) 表示装置
US20090115790A1 (en) Display control device and mobile electronic apparatus
JP2002108268A (ja) マトリクス型表示装置
US20150138259A1 (en) Driving device for driving display unit
JP2002108316A (ja) 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
JP2006146885A (ja) 送信回路、受信回路、差動インタフェース装置、表示コントローラ、表示ユニット及び電子機器
US20070080915A1 (en) Display driver, electro-optical device, electronic instrument, and drive method
JP2008182727A (ja) 送信回路、受信回路、差動インタフェース装置、表示コントローラ及び電子機器
US7133011B2 (en) Data driving circuit of liquid crystal display device
JP3933176B2 (ja) 表示コントローラ、表示ユニット及び電子機器
WO2003056541A1 (fr) Systeme de commande de circuit d'attaque d'affichage
JP2002244625A (ja) 表示装置
WO2024131143A1 (zh) 一种折叠屏的显示方法及电子设备
JP2002311922A (ja) 液晶表示装置、画像表示応用機器、液晶表示方法、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140106

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees