JP2002320380A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2002320380A JP2002320380A JP2001189792A JP2001189792A JP2002320380A JP 2002320380 A JP2002320380 A JP 2002320380A JP 2001189792 A JP2001189792 A JP 2001189792A JP 2001189792 A JP2001189792 A JP 2001189792A JP 2002320380 A JP2002320380 A JP 2002320380A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- predetermined
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
できると共に、電源供給先のデバイスが該スリープ状態
時に間欠的に動作する場合においても該デバイスに電源
供給を行うことができる電源回路を得る。 【解決手段】 CPU11が通常動作を行う場合は、D
C−DCコンバータ2を動作させることにより効率よく
電源電圧VDDを電圧Vaに降圧した後、更にボルテー
ジレギュレータ3によって降圧して安定した電圧Vbを
CPU11に供給し、CPU11がスリープ状態になる
と、DC−DCコンバータ2は非活性化状態になって動
作を停止して電力消費を抑えると共に、DC−DCコン
バータ2をスルーした電源電圧VDDをボルテージレギ
ュレータ3のみで所望の電圧Vbにレギュレーションし
てCPU11に供給するようにした。
Description
電池を使用する機器等で使用される電源回路に関し、特
に、低消費電力化を図ることができる電源回路に関す
る。
を所定の電圧に降圧する電源回路として、ボルテージレ
ギュレータを使用したものと、DC−DCコンバータを
使用したものがあった。図5は、ボルテージレギュレー
タを使用した電源回路の従来例を示した回路図である。
図5のボルテージレギュレータ100において、各種電
池(2次電池も含む)等の直流電源101から電源電圧
VDDが印加される電源端と接地との間にPチャネル型
MOSトランジスタ(以下、PMOSトランジスタと呼
ぶ)102、抵抗103及び104が直列に接続されて
いる。
を分圧し、該分圧電圧と基準電圧発生回路105で生成
して出力される所定の基準電圧Vrefとを電圧比較器
106で比較し、該比較結果に応じてPMOSトランジ
スタ102の動作を制御して出力電圧Voutが所望の
値で一定になるようにしている。なお、図5では、ボル
テージレギュレータ100がCPU107に電源を供給
している場合を例にして示している。
ルテージレギュレータは、電源電圧VDDを所定の出力
電圧Voutに降圧する際、PMOSトランジスタ10
1での電力消費が大きいという問題があった。例えば、
電源電圧VDDを3.6Vとし、ボルテージレギュレー
タ100で該3.6Vを2Vに降圧して出力する場合、
CPU107の消費電流を100mAとすると、PMO
Sトランジスタ101で電力消費は0.16Wとなる。
このように、CPUの動作電圧値が下がっている近年で
は、電池電圧とCPU動作電圧の差分をボルテージレギ
ュレータで消費させることになり、低消費電力を目指し
たシステムには不向きであった。
ボルテージレギュレータの代わりに図6で示すようなD
C−DCコンバータを電源回路として使用していた。な
お、図6では、DC−DCコンバータにCPUが接続さ
れる場合を例にして示している。図6におけるDC−D
Cコンバータ110は、直流電源101から印加される
電源電圧VDDを所望の出力電圧Voutに降圧してC
PU107に電源として供給している。
費電力を極力減らして電池の消耗を抑制するために、必
要に応じて、各部の動作を一時的に停止させて低消費電
力状態にするスリープ機能を有している。このような場
合、図6のCPU107が該スリープ状態になるとき、
DC−DCコンバータ110は、該スリープ状態での出
力端を接地レベル、又はハイ(High)インピーダン
ス状態にすることで消費電流の軽減を図っていた。この
ことは、DC−DCコンバータ110がダイレクトに電
源供給先のデバイスであるCPU107の電源をコント
ロールするために配慮されたものである。
107が、スリープ状態であるにもかかわらず自動的に
オン/オフを繰り返して、必要に応じて機器の各部(図
示せず)に対して間欠的に起動をかけるものであった場
合、DC−DCコンバータ110を常に活性化状態にし
て使用する必要があった。DC−DCコンバータ110
を常に活性化状態で使用する場合、DC−DCコンバー
タ110自身での電力消費が機器の消費電力に与える影
響が大きかった。また、電源に電池を使用した機器で
は、消費電力を極力減らして電池の消耗を抑制する必要
があり、DC−DCコンバータ110の代わりに、消費
電力の大きいボルテージレギュレータを使用するには問
題があった。
めになされたものであり、電源供給先のデバイスがスリ
ープ状態ではなく通常の電力消費を行う場合には、DC
−DCコンバータを動作させることにより効率よく電源
電圧を降圧した後にボルテージレギュレータによって安
定した電源を供給し、電源供給先のデバイスがスリープ
状態で電力消費が小さい場合には、DC−DCコンバー
タを非活性化状態にして電力消費を抑えると共に、DC
−DCコンバータをスルーした電源電圧をボルテージレ
ギュレータのみで所望の電圧値にレギュレーションした
電源を電源供給先のデバイスに供給するようにしたこと
から、スリープ状態時に電力消費を低減することができ
ると共に、電源供給先のデバイスが該スリープ状態時に
間欠的に動作する場合においても該デバイスに電源供給
を行うことができる電源回路を得ることを目的とする。
は、直流電源からの電源電圧を所定の電圧に降圧して、
所定の機能を有するシステム装置に電源供給を行う電源
回路において、直流電源からの電源電圧を所定の電圧V
aに降圧して出力するDC−DCコンバータと、該DC
−DCコンバータからの出力電圧を少なくとも1つの所
定の電圧Vbに降圧して上記システム装置に電源供給を
行うボルテージレギュレータとを備えるものである。
供給先のシステム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、非
活性化状態となって動作を停止し、直流電源からの電源
電圧を出力するようにしてもよい。
は、直流電源からの電源電圧をスイッチングして出力す
るスイッチング回路部と、該スイッチング回路部から出
力される脈流電圧を平滑してボルテージレギュレータに
出力する平滑回路部と、該平滑回路部から出力された電
圧を検出し、該検出した電圧に応じて、平滑回路部から
の出力電圧が所定の電圧Vaになるようにスイッチング
回路部におけるスイッチング動作の制御を行う制御部と
を備え、制御部は、上記所定の信号が入力されると非活
性化状態となり、スイッチング回路部に対して、スイッ
チング動作を停止させ直流電源からの電源電圧を常時平
滑回路部に出力させるようにした。
供給先の上記システム装置から、低消費電力の動作モー
ドを実行する際に出力される所定の信号が入力される
と、直流電源からの電源電圧を出力するようにしてもよ
い。
直流電源からの電源電圧をスイッチングして出力するス
イッチング回路部と、該スイッチング回路部から出力さ
れる脈流電圧を平滑して上記ボルテージレギュレータに
出力する平滑回路部と、該平滑回路部から出力された電
圧を検出し、該検出した電圧に応じて、平滑回路部から
の出力電圧が所定の電圧Vaになるようにスイッチング
回路部におけるスイッチング動作の制御を行う制御部と
を備え、制御部は、上記所定の信号が入力されると、ス
イッチング回路部に対して、スイッチング動作を停止さ
せ直流電源からの電源電圧を平滑回路部に出力させるよ
うにした。
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力さ
れ、平滑回路部からの出力電圧が所定の電圧Vaを超え
ていると、平滑回路部の出力端に負荷を接続し、該負荷
に流れる電流を制御して平滑回路部から出力される電圧
を所定の電圧Vaまで低下させるようにした。
ランジスタと、所定の解除信号が入力されると、平滑回
路部から出力された電圧が所定の電圧Va以下であるか
否かを判定し、該判定結果を出力する出力電圧判定回路
と、所定の解除信号が入力されると、該出力電圧判定回
路からの判定結果に応じて上記トランジスタの動作制御
を行い、該トランジスタに流れる電流を制御する電流制
御回路とを備えるものである。
回路によって平滑回路部の出力電圧が所定の電圧Vaを
超えていると判定された場合、上記トランジスタに流れ
る電流を所定の速さで増加させるようにした。
回路によって平滑回路部の出力電圧が所定の電圧Vaに
なったと判定されてから、所定の時間t2の間、引き続
き上記トランジスタに流れる電流を所定の速さで増加さ
せた後、所定の時間t3の間、上記トランジスタに対し
て飽和電流が流れるように制御するようにした。
3経過後、上記トランジスタに流れる電流を所定の速さ
で減少させるものである。
ステム装置から、低消費電力の動作モードを実行する際
に出力される上記所定の信号が入力されると、スイッチ
ング回路部から出力される電流を検出し、該検出した電
流値に応じてスイッチング回路部に対して出力電流の制
御を行うようにしてもよい。
値が所定値α未満のときは、スイッチング回路部に対し
て電源電圧を平滑回路部に出力させ、検出した電流値が
所定値α以上のときは、該電流値が所定値α未満になる
までスイッチング回路部に対して出力電流を所定の方法
で低下させるようにした。
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力され
ると、平滑回路部からの出力電圧が所定の電圧Vaに低
下するまでの間、一定速度で低下する基準電圧Vr2
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
してもよい。
の出力電圧が所定の電圧Vaまで低下すると、所定の基
準電圧Vr1と、平滑回路部からの出力電圧に応じた電
圧とを比較し、該比較結果に応じてスイッチング回路部
におけるスイッチング動作のデューティサイクルを制御
するものである。
づいて、本発明を詳細に説明する。 第1の実施の形態.図1は、本発明の第1の実施の形態
における電源回路の構成例を示した図である。図1にお
いて、電源回路1は、各種電池(2次電池も含む)等の
直流電源10から印加される電源電圧VDDを降圧して
所定の電圧Vaを出力するDC−DCコンバータ2と、
DC−DCコンバータ2からの出力電圧を降圧して所定
の電圧Vbを出力するボルテージレギュレータ3とで構
成されている。
との間には、DC−DCコンバータ2が接続され、DC
−DCコンバータ2の出力端と接地との間にボルテージ
レギュレータ3が接続され、ボルテージレギュレータ3
の出力端は、電源供給先のデバイスであるCPU11の
電源端に接続されている。なお、図1では、電源回路1
から電源供給が行われるデバイスとしてCPU11を例
にして示しているが、CPU11以外にもDSPやメモ
リ等があり、これらがシステム装置をなす。
型MOSトランジスタ(以下、PMOSトランジスタと
呼ぶ)21と、抵抗22,23と、基準電圧発生回路2
4と、電圧比較器25とで構成されている。DC−DC
コンバータ2の出力端と接地との間にPMOSトランジ
スタ21、抵抗22及び23が直列に接続され、PMO
Sトランジスタ21と抵抗22との接続部がボルテージ
レギュレータ3の出力端をなしている。また、抵抗22
と抵抗23との接続部は、電圧比較器25の一方の入力
端に接続され、電圧比較器25の他方の入力端には、基
準電圧発生回路24からの基準電圧Vrefが入力され
ている。電圧比較器25の出力端は、PMOSトランジ
スタ21のゲートに接続されている。
圧し、該分圧電圧と基準電圧発生回路24からの基準電
圧Vrefを電圧比較器25で比較する。電圧比較器2
5は、該分圧電圧が基準電圧Vrefよりも大きい場合
は、PMOSトランジスタ21から流れる電流が減少す
るようにPMOSトランジスタ21の動作制御を行い、
上記分圧電圧が基準電圧Vrefよりも小さい場合は、
PMOSトランジスタ21から流れる電流が増加するよ
うにPMOSトランジスタ21の動作制御を行う。
各部の動作を一時的に停止させて低消費電力状態(以
下、スリープ状態と呼ぶ)にする機能を有しており、該
スリープ状態にするときは、DC−DCコンバータ2に
対して所定のスリープ信号SLPを出力する。DC−D
Cコンバータ2は、CPU11がスリープ状態ではない
通常状態の動作を行っているとき、すなわち所定のスリ
ープ信号SLPがCPU11から入力されていないとき
は、直流電源10から入力される電源電圧VDDを降圧
して生成した出力電圧Vaを、ボルテージレギュレータ
3に対して電源電圧として出力する。
コンバータ2から電源電圧として印加される電圧Vaを
降圧して生成した電圧VbをCPU11への電源電圧と
して供給する。このように、電源回路1は、直流電源1
0からの電源電圧VDDを、DC−DCコンバータ2で
電圧Vaに降圧した後、更にボルテージレギュレータ3
で電圧Vbに降圧してCPU11に電源電圧として供給
する。例えば、電源電圧VDDを3.6Vの場合、DC
−DCコンバータ2の出力電圧Vaは2.0V、ボルテ
ージレギュレータ3の出力電圧Vbは1.8Vといった
ように、ボルテージレギュレータ3での電圧の降圧値を
小さくすることができる。このようにすることによっ
て、ボルテージレギュレータ3の消費電力を低減させる
ことができる。
を行うスリープモードの場合、すなわちDC−DCコン
バータ2に対して所定のスリープ信号SLPを出力した
場合、DC−DCコンバータ2は、非活性化状態となっ
て動作を停止する。DC−DCコンバータ2は、動作を
停止すると、直流電源10から印加されている電源電圧
VDDをそのまま出力端から出力電圧Vaとして出力す
る。すなわち、ボルテージレギュレータ3に電源電圧V
DDが電源電圧として印加されるが、CPU11はスリ
ープモードで動作しており、該スリープモードで動作を
停止している場合はほとんど電流が消費されない。この
ため、ボルテージレギュレータ3での電力消費はほとん
どない。
作として、間欠的、例えば1秒ごとに動作を行う場合が
ある。しかし、このような間欠動作状態の場合、CPU
11が動作するために必要な電源は、ボルテージレギュ
レータ3がDC−DCコンバータ2をスルーして印加さ
れる電源電圧VDDを出力電圧Vbに降圧して得られ
る。しかし、このときのCPU11によって消費される
電流が小さいことから、ボルテージレギュレータ3にお
けるPMOSトランジスタ21による消費電力は小さ
い。
内部構成例を示した図であり、図2を用いて、DC−D
Cコンバータ2の具体的な内部構成について説明する。
図2において、DC−DCコンバータ2は、直流電源1
0から供給される電源をスイッチングして出力するスイ
ッチング回路部31と、該スイッチング回路部31から
出力される脈流電圧を平滑する平滑回路部32と、スイ
ッチング回路部31のスイッチング動作の制御を行う制
御部33とで構成されている。
ンジスタ41で構成され、該PMOSトランジスタ41
のドレインとソースとの間には寄生ダイオード42が形
成されている。PMOSトランジスタ41において、ソ
ースには直流電源10から電源電圧VDDが印加されて
おり、ゲートは制御部33に、ドレインは平滑回路部3
2にそれぞれ接続されている。なお、PMOSトランジ
スタ41のサブストレートゲートはソースに接続されて
いる。
ークコイル45と、平滑コンデンサをなすコンデンサ4
6、フライホイールダイオードをなすダイオード47で
構成されている。チョークコイル45とコンデンサ46
は、PMOSトランジスタ41から入力される脈流電圧
を平滑して出力するチョーク入力型の平滑回路を形成し
ている。また、チョークコイル45の入力端にカソード
が接続されると共にアノードが接地されたダイオード4
7がフライホイールダイオードとして設けられている。
制御部33に出力されると共に出力電圧Vaとしてボル
テージレギュレータ3に出力される。制御部33は、C
PU11から所定のスリープ信号SLPが入力されてい
ないときは、あらかじめ設定された周波数、例えば数百
kHz〜1MHzのパルス信号をPMOSトランジスタ
41のゲートに出力する。
出力される出力電圧の監視を行い、該出力電圧があらか
じめ設定された電圧Va、例えば2.0Vになるように
PMOSトランジスタ41のゲートに出力するパルス信
号のデューティサイクルを制御する。具体的には、制御
部33は、出力電圧が設定電圧Vaよりも小さい場合
は、デューティサイクルを小さくしてPMOSトランジ
スタ41がオンする期間を長くし、出力電圧が設定電圧
Vaよりも大きい場合は、デューティサイクルを大きく
してPMOSトランジスタ41がオンする期間を短くす
る。更に、制御部33は、出力電圧が設定電圧Vaにな
っている場合は、現状のデューティサイクルを維持する
ようにしてもよい。
のスリープ信号SLPが入力されると、制御部33は非
活性化状態となって動作を停止し、PMOSトランジス
タ41のゲートはロー(Low)レベルとなる。このた
め、PMOSトランジスタ41はオンした状態となり、
平滑回路部32からの出力電圧は、直流電源10からの
電源電圧VDDと同じ電圧になる。
ータ3は、1つの出力電圧Vbを出力する場合を例にし
て説明したが、複数の異なる電圧を出力するようにして
もよい。また、DC−DCコンバータ2におけるスイッ
チング回路部31及び制御部33、並びにボルテージレ
ギュレータ3は1つのICで形成することができる。
ホイールダイオードを使用した場合を例にして説明した
が、図3で示すように、フライホイールダイオードの代
わりにPMOSトランジスタ41のドレインと接地との
間にNチャネル型MOSトランジスタ(以下、NMOS
トランジスタと呼ぶ)51を接続し、該NMOSトラン
ジスタ51の動作制御を制御部33で行うようにしても
よい。
トランジスタ41への制御信号S1とNMOSトランジ
スタ51への制御信号S2の関係例は図4で示すように
なる。図4で示しているように、制御部33は、同時に
オンすることがないようにPMOSトランジスタ41と
NMOSトランジスタ51の制御を行う。また、NMO
Sトランジスタ51は、DC−DCコンバータ2におけ
るスイッチング回路部31及び制御部33、並びにボル
テージレギュレータ3と共に1つのIC内に形成するこ
とができる。
電源回路は、CPU11が通常動作を行う場合は、DC
−DCコンバータ2を動作させることにより効率よく電
源電圧VDDを電圧Vaに降圧した後、更にボルテージ
レギュレータ3によって降圧して安定した電圧VbをC
PU11に供給し、CPU11がスリープ状態になる
と、DC−DCコンバータ2は非活性化状態になって動
作を停止して電力消費を抑えると共に、DC−DCコン
バータ2をスルーした電源電圧VDDをボルテージレギ
ュレータ3のみで所望の電圧Vbにレギュレーションし
てCPU11に供給するようにした。このことから、通
常動作時におけるボルテージレギュレータによる電力消
費を低減させることができると共に、電源供給先のCP
U、DSP及びメモリ等のデバイスがスリープ状態にな
ると電力消費を低減することができ、該デバイス、例え
ばCPUがスリープ状態時に間欠的に動作する場合にお
いも、該デバイスに電源の供給を行うことができる。
では、DC−DCコンバータ2は、スリープ状態になる
と非活性化状態となって動作を停止し、電源電圧VDD
をスルーしてボルテージレギュレータ3に出力するよう
にした。しかし、このようにすると、スリープモードか
ら通常動作に移行する際に、DC−DCコンバータ2の
出力電圧にアンダシュートが発生する可能性があると共
に、通常動作からスリープモードに移行する際にDC−
DCコンバータ2の出力電圧にオーバシュートが発生す
る可能性があった。このことから、DC−DCコンバー
タにこのようなアンダシュート及びオーバシュートを防
止する機能を付加するようにしてもよく、このようにし
たものを本発明の第2の実施の形態とする。
電源回路の構成例を示した図は、DC−DCコンバータ
2をDC−DCコンバータ2aにすると共に、電源回路
1を電源回路1aにする以外は図1と同じであることか
ら省略する。また、本第2の実施の形態の説明では、ス
リープ信号SLPが、通常動作時にはローレベル、スリ
ープモード時にはハイレベルになる場合を例にして説明
すると共に、図2の場合を例にして説明し、図3の場合
は同様であるのでその説明を省略する。
る電源回路のDC−DCコンバータの内部回路例を示し
た図であり、図7では、図2と同じものは同じ符号で示
しており、ここではその説明を省略する。図7におい
て、DC−DCコンバータ2aは、スイッチング回路部
31、平滑回路部32及びスイッチング回路部31のス
イッチング動作の制御を行う制御部33aとで構成され
ている。
力電圧Voが所定の電圧VaになるようにPMOSトラ
ンジスタ41のゲートに出力するパルス信号のデューテ
ィサイクルを制御するデューティ制御回路部61と、出
力電圧Voのアンダシュートを防止するアンダシュート
防止回路部62と、出力電圧Voのオーバシュートを防
止するオーバシュート防止回路部63とで構成されてい
る。なお、制御部33aに入力されたスリープ信号SL
Pは、デューティ制御回路部61、アンダシュート防止
回路部62及びオーバシュート防止回路部63にそれぞ
れ入力されるが、図7では省略している。
時には、PMOSトランジスタ41のゲートがローレベ
ルとなることから、出力電圧Voは電源電圧VDDにな
っている。次に、スリープモードが解除されてもボルテ
ージレギュレータ3は直ちに動作を開始することはでき
ず、ボルテージレギュレータ3が動作を開始するまでに
は一定の時間を要する。このため、スリープモードが解
除されてから一定の時間は、出力電圧Voが設定電圧V
aよりも大きい電源電圧VDD近傍から低下しない。こ
のことから、制御部33aは、PMOSトランジスタ4
1のゲートをハイレベルにし、PMOSトランジスタ4
1をオフさせて遮断状態にする。
D近傍である状態でボルテージレギュレータ3が動作を
開始してDC−DCコンバータ2aに負荷が接続された
状態になり、図8で示すように、平滑回路部32から負
荷電流io(図8では、200mAの負荷電流io)が
流れ出すと、出力電圧Voが急激に低下してアンダシュ
ートが発生し、出力電圧Voが一時的に設定電圧Vaを
大きく下回る状態が発生する可能性がある。
ドに移行した場合、PMOSトランジスタ41をオンさ
せて直ちに導通状態にすると、出力電圧Voが設定電圧
Vaから電源電圧VDDに急激に上昇する。この場合、
出力電圧Voには図8で示すようなオーバシュートが発
生し、出力電圧Voが一時的に電源電圧VDDよりも大
きく上回る場合が生じる可能性がある。アンダシュート
防止回路部62は、このような出力電圧Voのアンダシ
ュートを防止するためのものであり、オーバシュート防
止回路部63は、このような出力電圧Voのオーバシュ
ートを防止するためのものである。
oの検出を行う出力電圧検出部71と、該出力電圧検出
部71で検出された出力電圧Voに応じてPMOSトラ
ンジスタ41のゲートへのパルス信号におけるデューテ
ィサイクルの制御を行うデューティ制御部72とで構成
されている。出力電圧検出部71は、演算増幅器73
と、出力電圧Voを分圧して出力する分圧回路74と、
基準電圧Vr1を生成して出力するVr1発生回路75
とで形成されている。分圧回路74は、出力電圧Voと
接地との間に直列に接続された抵抗76,77及びNM
OSトランジスタ78で構成され、NMOSトランジス
タ78のゲートには、スリープ信号SLPの信号レベル
をインバータ等(図示せず)で反転させた信号SLPB
が入力されている。
には、スリープ信号SLPはローレベルであり、NMO
Sトランジスタ78はゲートにハイレベルの信号SLP
Bが入力されオンして導通状態となり、出力電圧Voを
抵抗76及び77で分圧した分圧電圧Vdが出力され
る。該分圧電圧Vdは、演算増幅器73の反転入力端に
出力され、Vr1発生回路75からの基準電圧Vr1が
演算増幅器73の非反転入力端に入力される。演算増幅
器73は、入力された分圧電圧Vdと基準電圧Vr1と
の比較を行い、該比較結果に応じた電圧をデューティ制
御部72に出力する。デューティ制御部72は、入力さ
れた比較結果に応じたデューティサイクルのパルス信号
を生成してPMOSトランジスタ41のゲートに出力す
る。
ハイレベルのスリープ信号SLPがCPU11から入力
されると、出力電圧検出部71の演算増幅器73及びV
r1発生回路75並びにデューティ制御部72は、それ
ぞれ動作を停止する。同時に、分圧回路74において、
NMOSトランジスタ78がオフして遮断状態となり出
力電圧Voが分圧電圧Vdとして出力される。デューテ
ィ制御部72は、動作を停止すると出力端はオープンと
なってハイインピーダンス状態になる。
平滑回路部32の出力端から接地へ電流iaを流す負荷
としての動作を行うNMOSトランジスタ81と、分圧
回路74からの分圧電圧VdとVr1発生回路75から
の基準電圧Vr1との比較を行い、該比較結果に応じた
2値の信号を出力する電圧比較器をなす演算増幅器82
とを備えている。更に、アンダシュート防止回路部62
は、該演算増幅器82からの出力電圧に応じてNMOS
トランジスタ81の動作制御を行い平滑回路部32の出
力端から流れる電流iaの制御を行う電流制御回路83
を備えている。なお、演算増幅器82は、出力電圧検出
部61の分圧回路74及びVr1発生回路75と共に出
力電圧判定回路をなしている。
スリープモードの動作を行うためにハイレベルのスリー
プ信号SLPがCPU11から入力されると、演算増幅
器82及び電流制御回路83は、それぞれ動作を停止
し、NMOSトランジスタ81はオフして遮断状態とな
る。スリープモード時においては、PMOSトランジス
タ41がオンして導通状態であることから、出力電圧V
oは、電源電圧VDDになっている。
替わると、演算増幅器82及び電流制御回路83はそれ
ぞれ活性化状態となって動作を開始する。このとき、出
力電圧Voは、設定電圧Vaよりも大きい電源電圧VD
Dであることから、制御部33aからはPMOSトラン
ジスタ41をオフさせるハイレベルのゲート電圧が出力
されている。このため、基準電圧Vr1よりも分圧電圧
Vdの方が大きく、演算増幅器82の出力端は、ローレ
ベルとなる。
ローレベルの信号が入力されると所定の速さでNMOS
トランジスタ81のゲート電圧Vgを上昇させ、図9で
示すように、NMOSトランジスタ81には、入力され
たゲート電圧Vgに応じた電流iaが流れる。出力電圧
Voは、電源電圧VDDから次第に低下し、設定電圧V
aまで低下する、すなわち分圧電圧Vdが基準電圧Vr
1よりも低下すると、演算増幅器82の出力端はハイレ
ベルになる。
ハイレベルの信号が入力されると所定の時間t2の間は
引き続きゲート電圧Vgを上昇させ、所定の時間t3の
間ゲート電圧Vgを電源電圧VDDで保持した後、所定
の時間t4をかけてNMOSトランジスタ81のゲート
電圧Vgを電源電圧VDDから接地レベルまで低下させ
る。このとき、NMOSトランジスタ81に流れる電流
iaは、図9のようになり、ゲート電圧Vgは図10の
ようになる。図10で示すように、演算増幅器82から
ハイレベルの信号が入力されてから所定の時間t2の間
引き続きt1間と同じ速度でゲート電圧Vgを上昇させ
るようにしたのは、出力電圧Voが設定電圧Vaになっ
てからデューティ制御部72がPMOSトランジスタ4
1に対する動作制御を開始するまでに一定の遅延時間が
存在するためである。
NMOSトランジスタ81にゲート電圧Vgの印加を開
始して時間t1後に、ゲート電圧Vgを電源電圧VDD
まで上昇させる前に演算増幅器82からハイレベルの信
号が入力された場合を示している。これに対して、演算
増幅器82からハイレベルの信号が入力された時点で、
電流制御回路83がゲート電圧Vgを電源電圧VDDま
で上昇させた場合、ゲート電圧Vgの変化は図11のよ
うになる。図11では、図10の時間t1が、該t1よ
りも長い時間t1’になり、電流制御回路83は、時間
t2の間ゲート電圧Vgを上昇させようとするが、すで
にゲート電圧Vgが電源電圧VDDになっていることか
ら、結果的にゲート電圧Vgは(t2+t3)の間電源電
圧VDDで保持されることになる。
ジスタ81のゲート電圧を接地レベルまで低下させる間
に、ボルテージレギュレータ3が動作を開始して平滑回
路部32からボルテージレギュレータ3に負荷電流io
が流れるように、電流制御回路83にNMOSトランジ
スタ81のゲート電圧に関する各設定がなされている。
すなわち、電流制御回路83において、NMOSトラン
ジスタ81のゲート電圧に対する、昇圧速度、電源電圧
VDDで保持する時間t2,t3及び電源電圧VDDか
ら接地レベルまで低下させる降圧速度がそれぞれ電流制
御回路83にあらかじめ設定されている。
通常動作時には非活性化状態になって出力端がオープン
になりPMOSトランジスタ41へのゲート電圧の印加
を停止する。これに対して、スリープモード時には、オ
ーバシュート防止回路部63は、活性化状態になってP
MOSトランジスタ41から出力される電流の検出を行
い、該検出した電流に応じてPMOSトランジスタ41
のゲート電圧の制御を行う。
ト防止回路部63は、検出した電流が所定値α未満、例
えば1A未満のときはPMOSトランジスタ41のゲー
トをローレベルにしてPMOSトランジスタ41をオン
させ、出力電圧Voを電源電圧VDDに上昇させる。ま
た、検出した電流が所定値α以上、例えば1A以上のと
き、オーバシュート防止回路部63は、PMOSトラン
ジスタ41から供給される電流を次第に低下させて所定
値α未満になるように該検出した電流値に応じてPMO
Sトランジスタ41に対するゲート電圧を順次上昇させ
ていく。
力電圧Voは図12で示すようになり、スリープモード
から通常動作に移行した際に生じる出力電圧Voのアン
ダシュートを低減することができると共に、通常動作か
らスリープモードに移行した際に生じるオーバシュート
を低減することができる。更に、オーバシュート防止回
路部63は、スリープモード時に、平滑回路部32に接
続された負荷が短絡した場合等にPMOSトランジスタ
41から過大な電流が流れることを防止する回路として
の機能をも有する。このため、スリープモード時におい
て、DC−DCコンバータ2aから異常電流が出力され
ることを防止することができ、信頼性の向上を図ること
ができる。
おける演算増幅器73は、基準電圧Vr1と分圧電圧V
dとの比較結果を出力し、該比較結果に応じたデューテ
ィサイクルのパルス信号をPMOSトランジスタ41の
ゲートに出力するようにした。このようにした場合、出
力電圧Vo、分圧電圧Vd及び基準電圧Vr1は、図1
3のようになる。なお、図13では、1点鎖線で囲んだ
部分は拡大して示している。スリープ解除時において
は、DC−DCコンバータ2aは非活性化状態とほぼ同
じ状態であるため、急に負荷がかかると出力電圧Vo
は、第1の実施の形態よりもアンダシュートは大幅に低
減されるが、設定電圧Vaからある程度下がることが予
想される。
かじめ設定された電圧変化を行うように基準電圧Vr2
を生成して出力するVr2発生回路91を設け、演算増
幅器73は、出力電圧Voが設定電圧Vaよりも高い場
合にVr2発生回路91からの基準電圧Vr2を用いて
比較を行うようにしてもよい。なお、図14では、図7
と同じものは同じ符号で示すと共に、ここではその説明
を省略すると共に、図7との相違点のみ説明する。ま
た、図14では、制御部33aに入力されたスリープ信
号SLPは、デューティ制御回路部61a、アンダシュ
ート防止回路部62及びオーバシュート防止回路部63
にそれぞれ入力されるが、図7と同様省略している。
発生回路91、入力された制御信号に応じて基準電圧V
r1又は基準電圧Vr2のいずれか一方を排他的に演算
増幅器73の非反転入力端に出力する切替回路92と、
分圧電圧Vdに応じて切替回路92の動作制御を行う演
算増幅器93とを設けたことにある。これに伴って、図
7の出力電圧検出部71を出力電圧検出部71aにし、
図7のデューティ制御回路部61をデューティ制御回路
部61aにした。
ティ制御回路部61aと、アンダシュート防止回路部6
2と、オーバシュート防止回路部63とで構成されてい
る。更に、デューティ制御回路部61aは、出力電圧V
oの検出を行う出力電圧検出部71aと、該出力電圧検
出部71aで検出された出力電圧Voに応じてPMOS
トランジスタ41のゲートへのパルス信号におけるデュ
ーティサイクルの制御を行うデューティ制御部72とで
構成されている。
3、分圧回路74、Vr1発生回路75、Vr2発生回
路91、切替回路92及び演算増幅器93で構成されて
いる。スリープモード時には、図7の出力電圧検出部7
1と同様に、演算増幅器73及びVr1発生回路75は
それぞれ動作を停止すると共に、分圧回路74は出力電
圧Voが分圧電圧Vdとして出力される。更に、Vr2
発生回路91、切替回路92及び演算増幅器93もそれ
ぞれ動作を停止する。
替わるスリープ解除時に、出力電圧検出部71aの各部
は動作を開始する。Vr2発生回路91は、スリープ解
除時に分圧電圧Vdよりも低い所定の電圧Vxから、あ
らかじめ設定された一定時間をかけて基準電圧Vr1ま
で低下するように、基準電圧Vr2を所定の速度で変化
させて生成し出力する。
圧Vr1との比較を行い、分圧電圧Vdが基準電圧Vr
1よりも大きい場合、ローレベルの制御信号を切替回路
92に出力する。切替回路92は、演算増幅器93から
ローレベルの制御信号が入力されると、基準電圧Vr2
を演算増幅器73の非反転入力端に出力する。また、分
圧電圧Vdが基準電圧Vr1以下になると、演算増幅器
93は、ハイレベルの制御信号を切替回路92に出力す
る。切替回路92は、演算増幅器93からハイレベルの
制御信号を入力されると、基準電圧Vr1を演算増幅器
73の非反転入力端に出力する。
o、分圧電圧Vd及び基準電圧Vr2は、図15のよう
になり、スリープ解除時においては、DC−DCコンバ
ータ2aは活性化状態にあることから、急に負荷がかか
った場合の出力電圧Voにおける、設定電圧Vaからの
低下、すなわちアンダシュートをより一層低減すること
ができる。なお、図15では、1点鎖線で囲んだ部分は
拡大して示している。図15において、出力電圧Voの
電圧低下特性よりも緩やかに電圧が低下するように、基
準電圧Vr2の電圧低下特性を設定するとよい。
電源回路は、アンダシュート防止回路部62及びオーバ
シュート防止回路部63を追加したことにより、スリー
プモードから通常動作に移行する際に生じる出力電圧V
oのアンダシュートを減少させることができると共に、
通常動作からスリープモードに移行する際に生じる出力
電圧Voのオーバシュートを減少させることができる。
した際、デューティ制御回路部61aは、出力電圧Vo
が所定の電圧Vaに低下するまでの間、所定の時間をか
けて分圧電圧Vdよりも低い所定の電圧Vxから、あら
かじめ設定された一定時間をかけて基準電圧Vr1まで
低下するように変化させる基準電圧Vr2を用いてPM
OSトランジスタ41のゲート電圧のデューティ制御を
行うようにした。このことから、スリープモードから通
常動作に移行する際に生じる出力電圧Voのアンダシュ
ートをより一層低減させることができる。
の電源回路によれば、DC−DCコンバータで電源電圧
を所定の電圧Vaに降圧した後、更にボルテージレギュ
レータによって所定の電圧Vbに降圧してシステム装置
に電源供給するようにした。このことから、ボルテージ
レギュレータによる消費電力を低減させることができる
ため、低消費電力化を図ることができ、各種電池(2次
電池も含む)を電源とした機器において、電池の消耗を
抑制することができる。
先のシステム装置から、低消費電力の動作モードを実行
する際に出力される所定の信号が入力されると、非活性
化状態となって動作を停止し、直流電源からの電源電圧
を出力するようにした。このことから、電源供給先のシ
ステム装置が低消費電力の動作モードを実行して一時的
に動作を停止する際、DC−DCコンバータを非活性化
状態にして動作を停止させることができるため、更に低
消費電力化を図ることができると共に、システム装置、
例えばCPUが低消費電力動作時において間欠的に動作
する場合においも、電源の供給を行うことができる。
て、制御部は、システム装置から所定の信号が入力され
ると非活性化状態となり、スイッチング回路部に対し
て、スイッチング動作を停止させ直流電源からの電源電
圧を常時平滑回路部に出力させるようにした。このこと
から、DC−DCコンバータにおいて、簡単な構成で、
非活性化状態時に直流電源からの電源電圧をボルテージ
レギュレータに出力することができる。
供給先のシステム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、直
流電源からの電源電圧を出力するようにした。このこと
から、電源供給先のシステム装置が低消費電力の動作モ
ードを実行して一時的に動作を停止する際、DC−DC
コンバータにおける所定の電圧Vaを生成する動作を停
止させることができるため、低消費電力化を図ることが
できると共に、システム装置、例えばCPUが低消費電
力動作時において間欠的に動作する場合においも、電源
の供給を行うことができる。
て、制御部は、上記所定の信号が入力されると、スイッ
チング回路部に対して、スイッチング動作を停止させ直
流電源からの電源電圧を上記平滑回路部に出力させるよ
うにした。このことから、DC−DCコンバータにおい
て、簡単な構成で、低消費電力の動作モード時に直流電
源からの電源電圧をボルテージレギュレータに出力する
ことができる。
ードが解除されたときに、平滑回路部からの出力電圧が
所定の電圧Vaを超えていると、平滑回路部の出力端に
負荷を接続し、該負荷に流れる電流を制御して平滑回路
部から出力される電圧を所定の電圧Vaまで低下させる
ようにした。このことから、低消費電力の動作モードか
ら通常動作に移行する際に、DC−DCコンバータから
ボルテージレギュレータへの出力電圧に発生するアンダ
シュートを低減させることができる。
ランジスタと、所定の解除信号が入力されると、平滑回
路部から出力された電圧が所定の電圧Va以下であるか
否かを判定し、該判定結果を出力する出力電圧判定回路
と、所定の解除信号が入力されると、該出力電圧判定回
路からの判定結果に応じて上記トランジスタの動作制御
を行い、該トランジスタに流れる電流を制御する電流制
御回路とを備えるようにした。このことから、簡単な構
成で、低消費電力の動作モードから通常動作に移行する
際に、DC−DCコンバータからボルテージレギュレー
タへの出力電圧に発生するアンダシュートを低減させる
ことができる。
回路が平滑回路部の出力電圧が所定の電圧Vaを超えて
いると判定した場合、上記トランジスタに流れる電流を
所定の速さで増加させるようにした。このことから、低
消費電力の動作モードから通常動作への移行時に、平滑
回路部の出力電圧を電源電圧から所定の電圧Vaに次第
に低下させることができるため、平滑回路部の出力電圧
におけるアンダシュートを低減させることができる。
回路が平滑回路部の出力電圧が所定の電圧Vaになった
と判定してから、所定の時間t2の間、引き続き上記ト
ランジスタに流れる電流を所定の速さで増加させた後、
所定の時間t3の間、上記トランジスタに対して飽和電
流が流れるように制御するようにした。このことから、
平滑回路部の出力電圧が所定の電圧Vaになってから制
御部がスイッチング回路部に対するスイッチング動作の
制御を開始するまでの時間に、平滑回路部の出力端に急
激な負荷電流の増加を防止することができ、平滑回路部
の出力電圧におけるアンダシュートを低減させることが
できる。
3経過後、上記トランジスタに流れる電流を所定の速さ
で減少させるようにした。このことから、トランジスタ
に電流が流れている状態のときにボルテージレギュレー
タが動作を開始するようにすることができ、ボルテージ
レギュレータの動作開始時に、平滑回路部の出力端から
の出力電流が急激に増加することによる、平滑回路部の
出力電圧のアンダシュートを低減させることができる。
ステム装置から、低消費電力の動作モードを実行する際
に出力される上記所定の信号が入力されると、上記スイ
ッチング回路部から出力される電流を検出し、該検出し
た電流値に応じてスイッチング回路部に対して出力電流
の制御を行うようにした。このことから、通常動作から
低消費電力の動作モードへの移行時に、平滑回路部の出
力電圧を所定の電圧Vaから電源電圧への急激な上昇を
防止することができるため、平滑回路部の出力電圧にお
けるオーバシュートを低減させることができる。
値が所定値α未満のときは、スイッチング回路部に対し
て電源電圧を平滑回路部に出力させ、検出した電流値が
所定値α以上のときは、該電流値が所定値α未満になる
までスイッチング回路部に対して出力電流を所定の方法
で低下させるようにした。このことから、通常動作から
低消費電力の動作モードへの移行時に、平滑回路部の出
力電圧を所定の電圧Vaから電源電圧への急激な上昇を
確実に防止することができる。
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力され
ると、平滑回路部からの出力電圧が所定の電圧Vaに低
下するまでの間、一定速度で低下する基準電圧Vr2
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
した。このことから、低消費電力の動作モードから通常
動作に移行する際に、DC−DCコンバータからボルテ
ージレギュレータへの出力電圧に発生するアンダシュー
トをより一層低減させることができる。
定の電圧Vaまで低下すると、所定の基準電圧Vr1
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
した。このことから、アンダシュートを低減させて平滑
回路部の出力電圧を所定の電圧Vaにした後、低消費電
力の動作モードから通常動作への移行が完了した時点で
通常動作を行うことができる。
の構成例を示した図である。
構成例を示した図である。
構成の変形例を示した図である。
らの各制御信号の例を示したタイミングチャートであ
る。
ック図である。
のDC−DCコンバータの内部回路例を示した図であ
る。
る。
流iaの特性例を示した図である。
る。
ある。
た図である。
及び基準電圧Vr1の各関係例を示した図である。
路のDC−DCコンバータの内部回路の他の例を示した
図である。
d、基準電圧Vr1及びVr2の各関係例を示した図で
ある。
Claims (14)
- 【請求項1】 直流電源からの電源電圧を所定の電圧に
降圧して、所定の機能を有するシステム装置に電源供給
を行う電源回路において、 上記直流電源からの電源電圧を所定の電圧Vaに降圧し
て出力するDC−DCコンバータと、 該DC−DCコンバータからの出力電圧を少なくとも1
つの所定の電圧Vbに降圧して上記システム装置に電源
供給を行うボルテージレギュレータと、を備えることを
特徴とする電源回路。 - 【請求項2】 上記DC−DCコンバータは、電源供給
先の上記システム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、非
活性化状態となって動作を停止し、直流電源からの電源
電圧を出力することを特徴とする請求項1記載の電源回
路。 - 【請求項3】 上記DC−DCコンバータは、 直流電源からの電源電圧をスイッチングして出力するス
イッチング回路部と、 該スイッチング回路部から出力される脈流電圧を平滑し
て上記ボルテージレギュレータに出力する平滑回路部
と、 該平滑回路部から出力された電圧を検出し、該検出した
電圧に応じて、平滑回路部からの出力電圧が所定の電圧
Vaになるように上記スイッチング回路部におけるスイ
ッチング動作の制御を行う制御部と、を備え、 上記制御部は、上記所定の信号が入力されると非活性化
状態となり、上記スイッチング回路部に対して、スイッ
チング動作を停止させ直流電源からの電源電圧を常時上
記平滑回路部に出力させることを特徴とする請求項1又
は2記載の電源回路。 - 【請求項4】 上記DC−DCコンバータは、電源供給
先の上記システム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、直
流電源からの電源電圧を出力することを特徴とする請求
項1記載の電源回路。 - 【請求項5】 上記DC−DCコンバータは、 直流電源からの電源電圧をスイッチングして出力するス
イッチング回路部と、 該スイッチング回路部から出力される脈流電圧を平滑し
て上記ボルテージレギュレータに出力する平滑回路部
と、 該平滑回路部から出力された電圧を検出し、該検出した
電圧に応じて、平滑回路部からの出力電圧が所定の電圧
Vaになるように上記スイッチング回路部におけるスイ
ッチング動作の制御を行う制御部と、を備え、 上記制御部は、上記所定の信号が入力されると、上記ス
イッチング回路部に対して、スイッチング動作を停止さ
せ直流電源からの電源電圧を上記平滑回路部に出力させ
ることを特徴とする請求項1又は4記載の電源回路。 - 【請求項6】 上記制御部は、電源供給先の上記システ
ム装置から、低消費電力の動作モードを解除して通常動
作を行う際に出力される所定の解除信号が入力され、上
記平滑回路部からの出力電圧が上記所定の電圧Vaを超
えていると、上記平滑回路部の出力端に負荷を接続し、
該負荷に流れる電流を制御して平滑回路部から出力され
る電圧を上記所定の電圧Vaまで低下させることを特徴
とする請求項5記載の電源回路。 - 【請求項7】 上記制御部は、 上記負荷をなすトランジスタと、 上記所定の解除信号が入力されると、平滑回路部から出
力された電圧が所定の電圧Va以下であるか否かを判定
し、該判定結果を出力する出力電圧判定回路と、 上記所定の解除信号が入力されると、該出力電圧判定回
路からの判定結果に応じて上記トランジスタの動作制御
を行い、該トランジスタに流れる電流を制御する電流制
御回路と、を備えることを特徴とする請求項6記載の電
源回路。 - 【請求項8】 上記電流制御回路は、出力電圧判定回路
によって平滑回路部の出力電圧が所定の電圧Vaを超え
ていると判定された場合、上記トランジスタに流れる電
流を所定の速さで増加させることを特徴とする請求項7
記載の電源回路。 - 【請求項9】 上記電流制御回路は、出力電圧判定回路
によって平滑回路部の出力電圧が所定の電圧Vaになっ
たと判定されてから、所定の時間t2の間、引き続き上
記トランジスタに流れる電流を所定の速さで増加させた
後、所定の時間t3の間、上記トランジスタに対して飽
和電流が流れるように制御することを特徴とする請求項
8記載の電源回路。 - 【請求項10】 上記電流制御回路は、上記所定の時間
t3経過後、上記トランジスタに流れる電流を所定の速
さで減少させることを特徴とする請求項9記載の電源回
路。 - 【請求項11】 上記制御部は、電源供給先の上記シス
テム装置から、低消費電力の動作モードを実行する際に
出力される上記所定の信号が入力されると、上記スイッ
チング回路部から出力される電流を検出し、該検出した
電流値に応じてスイッチング回路部に対して出力電流の
制御を行うことを特徴とする請求項5、6、7、8、9
又は10記載の電源回路。 - 【請求項12】 上記制御部は、検出した電流値が所定
値α未満のときは、上記スイッチング回路部に対して電
源電圧を平滑回路部に出力させ、検出した電流値が所定
値α以上のときは、該電流値が所定値α未満になるまで
上記スイッチング回路部に対して出力電流を所定の方法
で低下させることを特徴とする請求項11記載の電源回
路。 - 【請求項13】 上記制御部は、電源供給先の上記シス
テム装置から、低消費電力の動作モードを解除して通常
動作を行う際に出力される所定の解除信号が入力される
と、上記平滑回路部からの出力電圧が所定の電圧Vaに
低下するまでの間、一定速度で低下する基準電圧Vr2
と、上記平滑回路部からの出力電圧に応じた電圧とを比
較し、該比較結果に応じて上記スイッチング回路部にお
けるスイッチング動作のデューティサイクルを制御する
ことを特徴とする請求項5、6、7、8、9、10、1
1又は12記載の電源回路。 - 【請求項14】 上記制御部は、上記平滑回路部からの
出力電圧が所定の電圧Vaまで低下すると、所定の基準
電圧Vr1と、上記平滑回路部からの出力電圧に応じた
電圧とを比較し、該比較結果に応じて上記スイッチング
回路部におけるスイッチング動作のデューティサイクル
を制御することを特徴とする請求項13記載の電源回
路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001189792A JP3817446B2 (ja) | 2001-02-15 | 2001-06-22 | 電源回路及びdc−dcコンバータの出力電圧制御方法 |
CN02105004XA CN1371033B (zh) | 2001-02-15 | 2002-02-10 | 电源电路 |
US10/075,624 US6713992B2 (en) | 2001-02-15 | 2002-02-15 | Method and apparatus for power supply capable of effectively reducing a power consumption |
US11/390,535 USRE41304E1 (en) | 2001-02-15 | 2006-03-28 | Method and apparatus for power supply capable of effectively reducing a power consumption |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001038394 | 2001-02-15 | ||
JP2001-38394 | 2001-02-15 | ||
JP2001189792A JP3817446B2 (ja) | 2001-02-15 | 2001-06-22 | 電源回路及びdc−dcコンバータの出力電圧制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006055203A Division JP4878871B2 (ja) | 2001-02-15 | 2006-03-01 | 電源回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002320380A true JP2002320380A (ja) | 2002-10-31 |
JP2002320380A5 JP2002320380A5 (ja) | 2006-04-13 |
JP3817446B2 JP3817446B2 (ja) | 2006-09-06 |
Family
ID=26609448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001189792A Expired - Fee Related JP3817446B2 (ja) | 2001-02-15 | 2001-06-22 | 電源回路及びdc−dcコンバータの出力電圧制御方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6713992B2 (ja) |
JP (1) | JP3817446B2 (ja) |
CN (1) | CN1371033B (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008061328A (ja) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | 電子機器 |
US7516347B2 (en) | 2004-12-22 | 2009-04-07 | Samsung Electronics Co., Ltd | Electronic device having power-down mode and method of reducing power consumption |
JP2009536815A (ja) * | 2006-05-10 | 2009-10-15 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
WO2010073401A1 (ja) * | 2008-12-26 | 2010-07-01 | 三菱電機株式会社 | アナログ電流出力回路 |
WO2010106595A1 (ja) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | 電源システム及び電源供給方法 |
JP2011527557A (ja) * | 2008-07-11 | 2011-10-27 | イーエム・ミクロエレクトロニク−マリン・エス アー | 電圧変換器を有する電源ユニット |
US8193630B2 (en) | 2006-05-10 | 2012-06-05 | Qualcomm Incorporated | System and method of silicon switched power delivery using a package |
JP2013162696A (ja) * | 2012-02-07 | 2013-08-19 | Minebea Co Ltd | 直流給電システム用の家電製品、制御手段、dc/dcコンバータ、並びにac/dcコンバータ |
US8587281B2 (en) | 2012-03-05 | 2013-11-19 | Kabushiki Kaisha Toshiba | Operation controller, DC-DC converter controller, and DC-DC converter |
KR101372795B1 (ko) | 2009-01-13 | 2014-03-10 | 세이코 인스트루 가부시키가이샤 | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 |
JP2015519254A (ja) * | 2012-06-06 | 2015-07-09 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 集積型レギュレータ、特に電圧レギュレータ、および構成可能な出力電圧を有する乗員保護手段のための制御装置 |
JP2016226079A (ja) * | 2015-05-27 | 2016-12-28 | 日立オートモティブシステムズ株式会社 | 電源回路及び車載用電源システム |
CN106300975A (zh) * | 2016-10-21 | 2017-01-04 | 成都前锋电子仪器有限责任公司 | 一种dc/dc电源电路 |
US10044354B2 (en) | 2016-07-11 | 2018-08-07 | Ricoh Company, Ltd. | I/O cell |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7277106B2 (en) * | 2002-07-10 | 2007-10-02 | Samsung Electronics Co., Ltd. | Scanning apparatus having a fluorescent lamp and control method thereof |
US6900621B1 (en) * | 2003-07-03 | 2005-05-31 | Inovys | Digitally controlled modular power supply for automated test equipment |
JP4387170B2 (ja) * | 2003-11-27 | 2009-12-16 | 株式会社リコー | スイッチングレギュレータ |
JP2005168106A (ja) * | 2003-11-28 | 2005-06-23 | Toshiba Corp | 電源装置 |
KR100595652B1 (ko) * | 2004-02-12 | 2006-07-03 | 엘지전자 주식회사 | 이동 통신 단말기의 송신 전력 제어 장치 및 방법 |
JP4445780B2 (ja) * | 2004-03-02 | 2010-04-07 | Okiセミコンダクタ株式会社 | 電圧レギュレータ |
WO2005088816A1 (ja) * | 2004-03-15 | 2005-09-22 | Rohm Co., Ltd | 電源装置 |
US8315588B2 (en) * | 2004-04-30 | 2012-11-20 | Lsi Corporation | Resistive voltage-down regulator for integrated circuit receivers |
US20060087297A1 (en) * | 2004-10-25 | 2006-04-27 | Qi Deng | Multi-mode multi-phase inductor-less DC/DC regulator |
US8044645B2 (en) * | 2005-04-12 | 2011-10-25 | Stmicroelectronics S.R.L. | Multi-phase voltage regulator |
CN100362724C (zh) * | 2005-04-15 | 2008-01-16 | 金宝电子工业股份有限公司 | 多功能产品的有效利用电池电量的装置与方法 |
ITMO20050247A1 (it) | 2005-09-29 | 2007-03-30 | Studio Tecnico 6M Srl | Valvola per la frenatura idraulica di macchine operatrici o simili |
US7304464B2 (en) * | 2006-03-15 | 2007-12-04 | Micrel, Inc. | Switching voltage regulator with low current trickle mode |
US7738928B2 (en) * | 2006-09-21 | 2010-06-15 | Research In Motion Limited | Integrated switch-mode power supply and linear regulator |
EP1903666A1 (en) | 2006-09-21 | 2008-03-26 | Research In Motion Limited | Integrated switch-mode power supply and linear regulator |
CN101256437A (zh) * | 2007-02-27 | 2008-09-03 | 鸿富锦精密工业(深圳)有限公司 | 主板电压供电电路 |
US7839129B2 (en) * | 2007-09-10 | 2010-11-23 | The Regents Of The University Of Michigan | On-chip power supply voltage regulation |
US7904740B2 (en) * | 2007-09-28 | 2011-03-08 | Nokia Corporation | Power supply efficiency optimization |
US8447260B2 (en) * | 2007-12-12 | 2013-05-21 | Broadcom Corporation | Method and system for on-demand receiver supply voltage and current |
US9519300B2 (en) * | 2007-12-20 | 2016-12-13 | Ken Tsz Kin Mok | Reducing cross-regulation interferences between voltage regulators |
CN101247053B (zh) * | 2008-01-22 | 2010-10-27 | 艾默生网络能源有限公司 | 电池接入用升降压变换电路和装置、直流后备电源装置 |
JP4479797B2 (ja) * | 2008-01-23 | 2010-06-09 | 株式会社デンソー | 電子制御装置 |
JP5090202B2 (ja) * | 2008-02-19 | 2012-12-05 | 株式会社リコー | 電源回路 |
JP5146009B2 (ja) * | 2008-02-28 | 2013-02-20 | 富士通セミコンダクター株式会社 | 電源供給装置および電源供給方法 |
US8339188B1 (en) * | 2008-07-01 | 2012-12-25 | Cypress Semiconductor Corporation | Floating gate reference for sleep/hibernate regulator |
JP5258490B2 (ja) * | 2008-10-02 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びそれを用いたicカード |
JP2010115072A (ja) * | 2008-11-10 | 2010-05-20 | Nec Electronics Corp | レギュレータ回路 |
CN102103400A (zh) * | 2009-12-17 | 2011-06-22 | 深圳富泰宏精密工业有限公司 | 电源装置及其使用方法 |
CN102117087B (zh) * | 2009-12-31 | 2016-01-13 | 意法半导体研发(深圳)有限公司 | 调整信号的方法、电源、电源控制器以及*** |
US9000744B2 (en) * | 2010-07-21 | 2015-04-07 | Fairchild Korea Semiconductor Ltd. | Switch control device with zero-cross point estimation by edge detection, power supply device comprising the same, and switch control method with zero-cross point estimation by edge detection |
CN102751872B (zh) * | 2011-04-21 | 2016-04-06 | 登丰微电子股份有限公司 | 反馈控制电路 |
TWI478472B (zh) * | 2012-05-11 | 2015-03-21 | Delta Electronics Inc | 電源轉換裝置 |
US9660540B2 (en) | 2012-11-05 | 2017-05-23 | Flextronics Ap, Llc | Digital error signal comparator |
US9490651B2 (en) | 2013-03-15 | 2016-11-08 | Flextronics Ap, Llc | Sweep frequency mode for magnetic resonant power transmission |
DE102014103503A1 (de) * | 2013-03-15 | 2014-09-18 | Flextronics Ap Llc | Leerlauferkennung und Spannungsanstiegsgeschwindigkeitskompensierung |
JP6133694B2 (ja) * | 2013-06-11 | 2017-05-24 | 株式会社日立製作所 | 電源回路 |
US9846466B1 (en) | 2013-08-27 | 2017-12-19 | Flextronics Ap, Llc | Single output channel adapter for charging during laptop sleep mode |
US9601982B1 (en) | 2013-08-27 | 2017-03-21 | Flextronics Ap, Llc | Switchable auxiliary supply circuit |
KR102169384B1 (ko) | 2014-03-13 | 2020-10-23 | 삼성전자주식회사 | 스위칭 레귤레이터, 이를 포함하는 전력 관리 장치 및 시스템 |
US9621053B1 (en) | 2014-08-05 | 2017-04-11 | Flextronics Ap, Llc | Peak power control technique for primary side controller operation in continuous conduction mode |
US9941799B1 (en) | 2014-08-08 | 2018-04-10 | Flextronics Ap, Llc | Cascade power system with isolated Class-E resonant circuit |
CN104778931A (zh) * | 2015-03-27 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种像素晶体管的栅极驱动方法和栅极驱动电路 |
JP6611385B1 (ja) * | 2018-07-30 | 2019-11-27 | 浜松ホトニクス株式会社 | 直流電源回路 |
JP7173915B2 (ja) * | 2019-03-28 | 2022-11-16 | ラピスセミコンダクタ株式会社 | 電源回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3835368A (en) * | 1973-05-21 | 1974-09-10 | Gen Electric | Voltage regulator for a direct current power supply |
JP2716234B2 (ja) * | 1990-01-19 | 1998-02-18 | 福島日本電気株式会社 | 多出力コンバータ及びその変調回路 |
US5179508A (en) * | 1991-10-15 | 1993-01-12 | International Business Machines Corp. | Standby boost converter |
US6011322A (en) * | 1997-07-28 | 2000-01-04 | Sony Corporation | Apparatus and method for providing power to circuitry implementing two different power sources |
US5864221A (en) * | 1997-07-29 | 1999-01-26 | Trw Inc. | Dedicated avionics standby power supply |
KR100264897B1 (ko) * | 1998-03-05 | 2000-09-01 | 윤종용 | 이동통신 단말기의 전원공급방법 및 장치 |
JP2001175368A (ja) * | 1999-12-15 | 2001-06-29 | Nec Shizuoka Ltd | Cpuコア電圧切替え回路 |
JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
-
2001
- 2001-06-22 JP JP2001189792A patent/JP3817446B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-10 CN CN02105004XA patent/CN1371033B/zh not_active Expired - Fee Related
- 2002-02-15 US US10/075,624 patent/US6713992B2/en not_active Ceased
-
2006
- 2006-03-28 US US11/390,535 patent/USRE41304E1/en not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7516347B2 (en) | 2004-12-22 | 2009-04-07 | Samsung Electronics Co., Ltd | Electronic device having power-down mode and method of reducing power consumption |
JP2009536815A (ja) * | 2006-05-10 | 2009-10-15 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
JP4897877B2 (ja) * | 2006-05-10 | 2012-03-14 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
US8193630B2 (en) | 2006-05-10 | 2012-06-05 | Qualcomm Incorporated | System and method of silicon switched power delivery using a package |
JP4553879B2 (ja) * | 2006-08-30 | 2010-09-29 | 富士通株式会社 | 電子機器 |
JP2008061328A (ja) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | 電子機器 |
JP2011527557A (ja) * | 2008-07-11 | 2011-10-27 | イーエム・ミクロエレクトロニク−マリン・エス アー | 電圧変換器を有する電源ユニット |
KR101307000B1 (ko) * | 2008-12-26 | 2013-09-11 | 미쓰비시덴키 가부시키가이샤 | 아날로그 전류 출력 회로 |
WO2010073401A1 (ja) * | 2008-12-26 | 2010-07-01 | 三菱電機株式会社 | アナログ電流出力回路 |
US8810078B2 (en) | 2008-12-26 | 2014-08-19 | Mitsubishi Electric Corporation | Analog current output circuit |
KR101372795B1 (ko) | 2009-01-13 | 2014-03-10 | 세이코 인스트루 가부시키가이샤 | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 |
WO2010106595A1 (ja) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | 電源システム及び電源供給方法 |
JP2013162696A (ja) * | 2012-02-07 | 2013-08-19 | Minebea Co Ltd | 直流給電システム用の家電製品、制御手段、dc/dcコンバータ、並びにac/dcコンバータ |
US8587281B2 (en) | 2012-03-05 | 2013-11-19 | Kabushiki Kaisha Toshiba | Operation controller, DC-DC converter controller, and DC-DC converter |
JP2015519254A (ja) * | 2012-06-06 | 2015-07-09 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 集積型レギュレータ、特に電圧レギュレータ、および構成可能な出力電圧を有する乗員保護手段のための制御装置 |
JP2016226079A (ja) * | 2015-05-27 | 2016-12-28 | 日立オートモティブシステムズ株式会社 | 電源回路及び車載用電源システム |
US10044354B2 (en) | 2016-07-11 | 2018-08-07 | Ricoh Company, Ltd. | I/O cell |
CN106300975A (zh) * | 2016-10-21 | 2017-01-04 | 成都前锋电子仪器有限责任公司 | 一种dc/dc电源电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1371033A (zh) | 2002-09-25 |
US6713992B2 (en) | 2004-03-30 |
CN1371033B (zh) | 2010-05-26 |
JP3817446B2 (ja) | 2006-09-06 |
US20020121882A1 (en) | 2002-09-05 |
USRE41304E1 (en) | 2010-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002320380A (ja) | 電源回路 | |
US8242760B2 (en) | Constant-voltage circuit device | |
US7336060B2 (en) | Circuit and method for controlling a DC-DC converter by enabling the synchronous rectifier during undervoltage lockout | |
US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
US20040174149A1 (en) | Power supplying methods and apparatus that provide stable output voltage | |
US7764057B2 (en) | Constant-on-time switching power supply with virtual ripple feedback and related system and method | |
US8018214B2 (en) | Regulator with soft-start using current source | |
JP4889398B2 (ja) | 定電圧電源回路 | |
US7550955B2 (en) | Power supply circuit | |
US20100277147A1 (en) | Switching power supply circuitry | |
KR100997588B1 (ko) | 전압-모드 스위칭 파워 서플라이 및 이의 스타트-업 방법 | |
JP2004173481A (ja) | スイッチングレギュレータ及び電源装置 | |
WO2016048594A1 (en) | Power supply topologies with capacitance management | |
US8754580B2 (en) | Semiconductor apparatus and method of controlling operation thereof | |
JP2006014581A (ja) | 電源装置およびそれを用いた電子機器 | |
US6498467B1 (en) | Ultra-low-power mode for a voltage regulator | |
JPH10323026A (ja) | 放電制御回路及びシリーズレギュレータ | |
US11404963B2 (en) | Electronic circuit with minimized variation in output voltage of DC-DC converter, control system with electronic circuit and method for controlling electronic circuit | |
JP4282673B2 (ja) | スイッチング電源装置 | |
JP2009163487A (ja) | 定電圧電源装置 | |
JP4878871B2 (ja) | 電源回路 | |
JP4545526B2 (ja) | 電源制御用半導体集積回路およびスイッチング電源装置 | |
JP2006325281A (ja) | スイッチング電源回路とスイッチング電源制御方法 | |
JP2008293493A (ja) | 電圧調整システム | |
JP2006148988A (ja) | スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060310 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |