JP2002320380A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2002320380A JP2002320380A JP2001189792A JP2001189792A JP2002320380A JP 2002320380 A JP2002320380 A JP 2002320380A JP 2001189792 A JP2001189792 A JP 2001189792A JP 2001189792 A JP2001189792 A JP 2001189792A JP 2002320380 A JP2002320380 A JP 2002320380A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- predetermined
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 スリープ状態時に電力消費を低減することが
できると共に、電源供給先のデバイスが該スリープ状態
時に間欠的に動作する場合においても該デバイスに電源
供給を行うことができる電源回路を得る。 【解決手段】 ＣＰＵ１１が通常動作を行う場合は、Ｄ
Ｃ−ＤＣコンバータ２を動作させることにより効率よく
電源電圧ＶＤＤを電圧Ｖａに降圧した後、更にボルテー
ジレギュレータ３によって降圧して安定した電圧Ｖｂを
ＣＰＵ１１に供給し、ＣＰＵ１１がスリープ状態になる
と、ＤＣ−ＤＣコンバータ２は非活性化状態になって動
作を停止して電力消費を抑えると共に、ＤＣ−ＤＣコン
バータ２をスルーした電源電圧ＶＤＤをボルテージレギ
ュレータ３のみで所望の電圧Ｖｂにレギュレーションし
てＣＰＵ１１に供給するようにした。
できると共に、電源供給先のデバイスが該スリープ状態
時に間欠的に動作する場合においても該デバイスに電源
供給を行うことができる電源回路を得る。 【解決手段】 ＣＰＵ１１が通常動作を行う場合は、Ｄ
Ｃ−ＤＣコンバータ２を動作させることにより効率よく
電源電圧ＶＤＤを電圧Ｖａに降圧した後、更にボルテー
ジレギュレータ３によって降圧して安定した電圧Ｖｂを
ＣＰＵ１１に供給し、ＣＰＵ１１がスリープ状態になる
と、ＤＣ−ＤＣコンバータ２は非活性化状態になって動
作を停止して電力消費を抑えると共に、ＤＣ−ＤＣコン
バータ２をスルーした電源電圧ＶＤＤをボルテージレギ
ュレータ３のみで所望の電圧Ｖｂにレギュレーションし
てＣＰＵ１１に供給するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話等の各種
電池を使用する機器等で使用される電源回路に関し、特
に、低消費電力化を図ることができる電源回路に関す
る。
電池を使用する機器等で使用される電源回路に関し、特
に、低消費電力化を図ることができる電源回路に関す
る。
【０００２】
【従来の技術】従来、直流電源から供給される直流電圧
を所定の電圧に降圧する電源回路として、ボルテージレ
ギュレータを使用したものと、ＤＣ−ＤＣコンバータを
使用したものがあった。図５は、ボルテージレギュレー
タを使用した電源回路の従来例を示した回路図である。
図５のボルテージレギュレータ１００において、各種電
池（２次電池も含む）等の直流電源１０１から電源電圧
ＶＤＤが印加される電源端と接地との間にＰチャネル型
ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼
ぶ）１０２、抵抗１０３及び１０４が直列に接続されて
いる。
を所定の電圧に降圧する電源回路として、ボルテージレ
ギュレータを使用したものと、ＤＣ−ＤＣコンバータを
使用したものがあった。図５は、ボルテージレギュレー
タを使用した電源回路の従来例を示した回路図である。
図５のボルテージレギュレータ１００において、各種電
池（２次電池も含む）等の直流電源１０１から電源電圧
ＶＤＤが印加される電源端と接地との間にＰチャネル型
ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼
ぶ）１０２、抵抗１０３及び１０４が直列に接続されて
いる。
【０００３】抵抗１０３及び１０４は出力電圧Ｖｏｕｔ
を分圧し、該分圧電圧と基準電圧発生回路１０５で生成
して出力される所定の基準電圧Ｖｒｅｆとを電圧比較器
１０６で比較し、該比較結果に応じてＰＭＯＳトランジ
スタ１０２の動作を制御して出力電圧Ｖｏｕｔが所望の
値で一定になるようにしている。なお、図５では、ボル
テージレギュレータ１００がＣＰＵ１０７に電源を供給
している場合を例にして示している。
を分圧し、該分圧電圧と基準電圧発生回路１０５で生成
して出力される所定の基準電圧Ｖｒｅｆとを電圧比較器
１０６で比較し、該比較結果に応じてＰＭＯＳトランジ
スタ１０２の動作を制御して出力電圧Ｖｏｕｔが所望の
値で一定になるようにしている。なお、図５では、ボル
テージレギュレータ１００がＣＰＵ１０７に電源を供給
している場合を例にして示している。
【０００４】
【発明が解決しようとする課題】しかし、このようなボ
ルテージレギュレータは、電源電圧ＶＤＤを所定の出力
電圧Ｖｏｕｔに降圧する際、ＰＭＯＳトランジスタ１０
１での電力消費が大きいという問題があった。例えば、
電源電圧ＶＤＤを３.６Ｖとし、ボルテージレギュレー
タ１００で該３.６Ｖを２Ｖに降圧して出力する場合、
ＣＰＵ１０７の消費電流を１００ｍＡとすると、ＰＭＯ
Ｓトランジスタ１０１で電力消費は０.１６Ｗとなる。
このように、ＣＰＵの動作電圧値が下がっている近年で
は、電池電圧とＣＰＵ動作電圧の差分をボルテージレギ
ュレータで消費させることになり、低消費電力を目指し
たシステムには不向きであった。
ルテージレギュレータは、電源電圧ＶＤＤを所定の出力
電圧Ｖｏｕｔに降圧する際、ＰＭＯＳトランジスタ１０
１での電力消費が大きいという問題があった。例えば、
電源電圧ＶＤＤを３.６Ｖとし、ボルテージレギュレー
タ１００で該３.６Ｖを２Ｖに降圧して出力する場合、
ＣＰＵ１０７の消費電流を１００ｍＡとすると、ＰＭＯ
Ｓトランジスタ１０１で電力消費は０.１６Ｗとなる。
このように、ＣＰＵの動作電圧値が下がっている近年で
は、電池電圧とＣＰＵ動作電圧の差分をボルテージレギ
ュレータで消費させることになり、低消費電力を目指し
たシステムには不向きであった。
【０００５】そこで、電源に電池を使用する機器では、
ボルテージレギュレータの代わりに図６で示すようなＤ
Ｃ−ＤＣコンバータを電源回路として使用していた。な
お、図６では、ＤＣ−ＤＣコンバータにＣＰＵが接続さ
れる場合を例にして示している。図６におけるＤＣ−Ｄ
Ｃコンバータ１１０は、直流電源１０１から印加される
電源電圧ＶＤＤを所望の出力電圧Ｖｏｕｔに降圧してＣ
ＰＵ１０７に電源として供給している。
ボルテージレギュレータの代わりに図６で示すようなＤ
Ｃ−ＤＣコンバータを電源回路として使用していた。な
お、図６では、ＤＣ−ＤＣコンバータにＣＰＵが接続さ
れる場合を例にして示している。図６におけるＤＣ−Ｄ
Ｃコンバータ１１０は、直流電源１０１から印加される
電源電圧ＶＤＤを所望の出力電圧Ｖｏｕｔに降圧してＣ
ＰＵ１０７に電源として供給している。
【０００６】一方、電源に電池を使用した機器では、消
費電力を極力減らして電池の消耗を抑制するために、必
要に応じて、各部の動作を一時的に停止させて低消費電
力状態にするスリープ機能を有している。このような場
合、図６のＣＰＵ１０７が該スリープ状態になるとき、
ＤＣ−ＤＣコンバータ１１０は、該スリープ状態での出
力端を接地レベル、又はハイ（Ｈｉｇｈ）インピーダン
ス状態にすることで消費電流の軽減を図っていた。この
ことは、ＤＣ−ＤＣコンバータ１１０がダイレクトに電
源供給先のデバイスであるＣＰＵ１０７の電源をコント
ロールするために配慮されたものである。
費電力を極力減らして電池の消耗を抑制するために、必
要に応じて、各部の動作を一時的に停止させて低消費電
力状態にするスリープ機能を有している。このような場
合、図６のＣＰＵ１０７が該スリープ状態になるとき、
ＤＣ−ＤＣコンバータ１１０は、該スリープ状態での出
力端を接地レベル、又はハイ（Ｈｉｇｈ）インピーダン
ス状態にすることで消費電流の軽減を図っていた。この
ことは、ＤＣ−ＤＣコンバータ１１０がダイレクトに電
源供給先のデバイスであるＣＰＵ１０７の電源をコント
ロールするために配慮されたものである。
【０００７】また、電源供給先のデバイスであるＣＰＵ
１０７が、スリープ状態であるにもかかわらず自動的に
オン／オフを繰り返して、必要に応じて機器の各部（図
示せず）に対して間欠的に起動をかけるものであった場
合、ＤＣ−ＤＣコンバータ１１０を常に活性化状態にし
て使用する必要があった。ＤＣ−ＤＣコンバータ１１０
を常に活性化状態で使用する場合、ＤＣ−ＤＣコンバー
タ１１０自身での電力消費が機器の消費電力に与える影
響が大きかった。また、電源に電池を使用した機器で
は、消費電力を極力減らして電池の消耗を抑制する必要
があり、ＤＣ−ＤＣコンバータ１１０の代わりに、消費
電力の大きいボルテージレギュレータを使用するには問
題があった。
１０７が、スリープ状態であるにもかかわらず自動的に
オン／オフを繰り返して、必要に応じて機器の各部（図
示せず）に対して間欠的に起動をかけるものであった場
合、ＤＣ−ＤＣコンバータ１１０を常に活性化状態にし
て使用する必要があった。ＤＣ−ＤＣコンバータ１１０
を常に活性化状態で使用する場合、ＤＣ−ＤＣコンバー
タ１１０自身での電力消費が機器の消費電力に与える影
響が大きかった。また、電源に電池を使用した機器で
は、消費電力を極力減らして電池の消耗を抑制する必要
があり、ＤＣ−ＤＣコンバータ１１０の代わりに、消費
電力の大きいボルテージレギュレータを使用するには問
題があった。
【０００８】本発明は、上記のような問題を解決するた
めになされたものであり、電源供給先のデバイスがスリ
ープ状態ではなく通常の電力消費を行う場合には、ＤＣ
−ＤＣコンバータを動作させることにより効率よく電源
電圧を降圧した後にボルテージレギュレータによって安
定した電源を供給し、電源供給先のデバイスがスリープ
状態で電力消費が小さい場合には、ＤＣ−ＤＣコンバー
タを非活性化状態にして電力消費を抑えると共に、ＤＣ
−ＤＣコンバータをスルーした電源電圧をボルテージレ
ギュレータのみで所望の電圧値にレギュレーションした
電源を電源供給先のデバイスに供給するようにしたこと
から、スリープ状態時に電力消費を低減することができ
ると共に、電源供給先のデバイスが該スリープ状態時に
間欠的に動作する場合においても該デバイスに電源供給
を行うことができる電源回路を得ることを目的とする。
めになされたものであり、電源供給先のデバイスがスリ
ープ状態ではなく通常の電力消費を行う場合には、ＤＣ
−ＤＣコンバータを動作させることにより効率よく電源
電圧を降圧した後にボルテージレギュレータによって安
定した電源を供給し、電源供給先のデバイスがスリープ
状態で電力消費が小さい場合には、ＤＣ−ＤＣコンバー
タを非活性化状態にして電力消費を抑えると共に、ＤＣ
−ＤＣコンバータをスルーした電源電圧をボルテージレ
ギュレータのみで所望の電圧値にレギュレーションした
電源を電源供給先のデバイスに供給するようにしたこと
から、スリープ状態時に電力消費を低減することができ
ると共に、電源供給先のデバイスが該スリープ状態時に
間欠的に動作する場合においても該デバイスに電源供給
を行うことができる電源回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る電源回路
は、直流電源からの電源電圧を所定の電圧に降圧して、
所定の機能を有するシステム装置に電源供給を行う電源
回路において、直流電源からの電源電圧を所定の電圧Ｖ
ａに降圧して出力するＤＣ−ＤＣコンバータと、該ＤＣ
−ＤＣコンバータからの出力電圧を少なくとも１つの所
定の電圧Ｖｂに降圧して上記システム装置に電源供給を
行うボルテージレギュレータとを備えるものである。
は、直流電源からの電源電圧を所定の電圧に降圧して、
所定の機能を有するシステム装置に電源供給を行う電源
回路において、直流電源からの電源電圧を所定の電圧Ｖ
ａに降圧して出力するＤＣ−ＤＣコンバータと、該ＤＣ
−ＤＣコンバータからの出力電圧を少なくとも１つの所
定の電圧Ｖｂに降圧して上記システム装置に電源供給を
行うボルテージレギュレータとを備えるものである。
【００１０】また、上記ＤＣ−ＤＣコンバータは、電源
供給先のシステム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、非
活性化状態となって動作を停止し、直流電源からの電源
電圧を出力するようにしてもよい。
供給先のシステム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、非
活性化状態となって動作を停止し、直流電源からの電源
電圧を出力するようにしてもよい。
【００１１】具体的には、上記ＤＣ−ＤＣコンバータ
は、直流電源からの電源電圧をスイッチングして出力す
るスイッチング回路部と、該スイッチング回路部から出
力される脈流電圧を平滑してボルテージレギュレータに
出力する平滑回路部と、該平滑回路部から出力された電
圧を検出し、該検出した電圧に応じて、平滑回路部から
の出力電圧が所定の電圧Ｖａになるようにスイッチング
回路部におけるスイッチング動作の制御を行う制御部と
を備え、制御部は、上記所定の信号が入力されると非活
性化状態となり、スイッチング回路部に対して、スイッ
チング動作を停止させ直流電源からの電源電圧を常時平
滑回路部に出力させるようにした。
は、直流電源からの電源電圧をスイッチングして出力す
るスイッチング回路部と、該スイッチング回路部から出
力される脈流電圧を平滑してボルテージレギュレータに
出力する平滑回路部と、該平滑回路部から出力された電
圧を検出し、該検出した電圧に応じて、平滑回路部から
の出力電圧が所定の電圧Ｖａになるようにスイッチング
回路部におけるスイッチング動作の制御を行う制御部と
を備え、制御部は、上記所定の信号が入力されると非活
性化状態となり、スイッチング回路部に対して、スイッ
チング動作を停止させ直流電源からの電源電圧を常時平
滑回路部に出力させるようにした。
【００１２】一方、上記ＤＣ−ＤＣコンバータは、電源
供給先の上記システム装置から、低消費電力の動作モー
ドを実行する際に出力される所定の信号が入力される
と、直流電源からの電源電圧を出力するようにしてもよ
い。
供給先の上記システム装置から、低消費電力の動作モー
ドを実行する際に出力される所定の信号が入力される
と、直流電源からの電源電圧を出力するようにしてもよ
い。
【００１３】この場合、上記ＤＣ−ＤＣコンバータは、
直流電源からの電源電圧をスイッチングして出力するス
イッチング回路部と、該スイッチング回路部から出力さ
れる脈流電圧を平滑して上記ボルテージレギュレータに
出力する平滑回路部と、該平滑回路部から出力された電
圧を検出し、該検出した電圧に応じて、平滑回路部から
の出力電圧が所定の電圧Ｖａになるようにスイッチング
回路部におけるスイッチング動作の制御を行う制御部と
を備え、制御部は、上記所定の信号が入力されると、ス
イッチング回路部に対して、スイッチング動作を停止さ
せ直流電源からの電源電圧を平滑回路部に出力させるよ
うにした。
直流電源からの電源電圧をスイッチングして出力するス
イッチング回路部と、該スイッチング回路部から出力さ
れる脈流電圧を平滑して上記ボルテージレギュレータに
出力する平滑回路部と、該平滑回路部から出力された電
圧を検出し、該検出した電圧に応じて、平滑回路部から
の出力電圧が所定の電圧Ｖａになるようにスイッチング
回路部におけるスイッチング動作の制御を行う制御部と
を備え、制御部は、上記所定の信号が入力されると、ス
イッチング回路部に対して、スイッチング動作を停止さ
せ直流電源からの電源電圧を平滑回路部に出力させるよ
うにした。
【００１４】更に、上記制御部は、電源供給先の上記シ
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力さ
れ、平滑回路部からの出力電圧が所定の電圧Ｖａを超え
ていると、平滑回路部の出力端に負荷を接続し、該負荷
に流れる電流を制御して平滑回路部から出力される電圧
を所定の電圧Ｖａまで低下させるようにした。
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力さ
れ、平滑回路部からの出力電圧が所定の電圧Ｖａを超え
ていると、平滑回路部の出力端に負荷を接続し、該負荷
に流れる電流を制御して平滑回路部から出力される電圧
を所定の電圧Ｖａまで低下させるようにした。
【００１５】具体的には、上記制御部は、負荷をなすト
ランジスタと、所定の解除信号が入力されると、平滑回
路部から出力された電圧が所定の電圧Ｖａ以下であるか
否かを判定し、該判定結果を出力する出力電圧判定回路
と、所定の解除信号が入力されると、該出力電圧判定回
路からの判定結果に応じて上記トランジスタの動作制御
を行い、該トランジスタに流れる電流を制御する電流制
御回路とを備えるものである。
ランジスタと、所定の解除信号が入力されると、平滑回
路部から出力された電圧が所定の電圧Ｖａ以下であるか
否かを判定し、該判定結果を出力する出力電圧判定回路
と、所定の解除信号が入力されると、該出力電圧判定回
路からの判定結果に応じて上記トランジスタの動作制御
を行い、該トランジスタに流れる電流を制御する電流制
御回路とを備えるものである。
【００１６】また、上記電流制御回路は、出力電圧判定
回路によって平滑回路部の出力電圧が所定の電圧Ｖａを
超えていると判定された場合、上記トランジスタに流れ
る電流を所定の速さで増加させるようにした。
回路によって平滑回路部の出力電圧が所定の電圧Ｖａを
超えていると判定された場合、上記トランジスタに流れ
る電流を所定の速さで増加させるようにした。
【００１７】また、上記電流制御回路は、出力電圧判定
回路によって平滑回路部の出力電圧が所定の電圧Ｖａに
なったと判定されてから、所定の時間ｔ２の間、引き続
き上記トランジスタに流れる電流を所定の速さで増加さ
せた後、所定の時間ｔ３の間、上記トランジスタに対し
て飽和電流が流れるように制御するようにした。
回路によって平滑回路部の出力電圧が所定の電圧Ｖａに
なったと判定されてから、所定の時間ｔ２の間、引き続
き上記トランジスタに流れる電流を所定の速さで増加さ
せた後、所定の時間ｔ３の間、上記トランジスタに対し
て飽和電流が流れるように制御するようにした。
【００１８】更に、上記電流制御回路は、所定の時間ｔ
３経過後、上記トランジスタに流れる電流を所定の速さ
で減少させるものである。
３経過後、上記トランジスタに流れる電流を所定の速さ
で減少させるものである。
【００１９】また、上記制御部は、電源供給先の上記シ
ステム装置から、低消費電力の動作モードを実行する際
に出力される上記所定の信号が入力されると、スイッチ
ング回路部から出力される電流を検出し、該検出した電
流値に応じてスイッチング回路部に対して出力電流の制
御を行うようにしてもよい。
ステム装置から、低消費電力の動作モードを実行する際
に出力される上記所定の信号が入力されると、スイッチ
ング回路部から出力される電流を検出し、該検出した電
流値に応じてスイッチング回路部に対して出力電流の制
御を行うようにしてもよい。
【００２０】具体的には、上記制御部は、検出した電流
値が所定値α未満のときは、スイッチング回路部に対し
て電源電圧を平滑回路部に出力させ、検出した電流値が
所定値α以上のときは、該電流値が所定値α未満になる
までスイッチング回路部に対して出力電流を所定の方法
で低下させるようにした。
値が所定値α未満のときは、スイッチング回路部に対し
て電源電圧を平滑回路部に出力させ、検出した電流値が
所定値α以上のときは、該電流値が所定値α未満になる
までスイッチング回路部に対して出力電流を所定の方法
で低下させるようにした。
【００２１】一方、上記制御部は、電源供給先の上記シ
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力され
ると、平滑回路部からの出力電圧が所定の電圧Ｖａに低
下するまでの間、一定速度で低下する基準電圧Ｖｒ２
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
してもよい。
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力され
ると、平滑回路部からの出力電圧が所定の電圧Ｖａに低
下するまでの間、一定速度で低下する基準電圧Ｖｒ２
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
してもよい。
【００２２】この場合、上記制御部は、平滑回路部から
の出力電圧が所定の電圧Ｖａまで低下すると、所定の基
準電圧Ｖｒ１と、平滑回路部からの出力電圧に応じた電
圧とを比較し、該比較結果に応じてスイッチング回路部
におけるスイッチング動作のデューティサイクルを制御
するものである。
の出力電圧が所定の電圧Ｖａまで低下すると、所定の基
準電圧Ｖｒ１と、平滑回路部からの出力電圧に応じた電
圧とを比較し、該比較結果に応じてスイッチング回路部
におけるスイッチング動作のデューティサイクルを制御
するものである。
【００２３】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 第１の実施の形態．図１は、本発明の第１の実施の形態
における電源回路の構成例を示した図である。図１にお
いて、電源回路１は、各種電池（２次電池も含む）等の
直流電源１０から印加される電源電圧ＶＤＤを降圧して
所定の電圧Ｖａを出力するＤＣ−ＤＣコンバータ２と、
ＤＣ−ＤＣコンバータ２からの出力電圧を降圧して所定
の電圧Ｖｂを出力するボルテージレギュレータ３とで構
成されている。
づいて、本発明を詳細に説明する。 第１の実施の形態．図１は、本発明の第１の実施の形態
における電源回路の構成例を示した図である。図１にお
いて、電源回路１は、各種電池（２次電池も含む）等の
直流電源１０から印加される電源電圧ＶＤＤを降圧して
所定の電圧Ｖａを出力するＤＣ−ＤＣコンバータ２と、
ＤＣ−ＤＣコンバータ２からの出力電圧を降圧して所定
の電圧Ｖｂを出力するボルテージレギュレータ３とで構
成されている。
【００２４】電源電圧ＶＤＤが印加される電源端と接地
との間には、ＤＣ−ＤＣコンバータ２が接続され、ＤＣ
−ＤＣコンバータ２の出力端と接地との間にボルテージ
レギュレータ３が接続され、ボルテージレギュレータ３
の出力端は、電源供給先のデバイスであるＣＰＵ１１の
電源端に接続されている。なお、図１では、電源回路１
から電源供給が行われるデバイスとしてＣＰＵ１１を例
にして示しているが、ＣＰＵ１１以外にもＤＳＰやメモ
リ等があり、これらがシステム装置をなす。
との間には、ＤＣ−ＤＣコンバータ２が接続され、ＤＣ
−ＤＣコンバータ２の出力端と接地との間にボルテージ
レギュレータ３が接続され、ボルテージレギュレータ３
の出力端は、電源供給先のデバイスであるＣＰＵ１１の
電源端に接続されている。なお、図１では、電源回路１
から電源供給が行われるデバイスとしてＣＰＵ１１を例
にして示しているが、ＣＰＵ１１以外にもＤＳＰやメモ
リ等があり、これらがシステム装置をなす。
【００２５】ボルテージレギュレータ３は、Ｐチャネル
型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと
呼ぶ）２１と、抵抗２２，２３と、基準電圧発生回路２
４と、電圧比較器２５とで構成されている。ＤＣ−ＤＣ
コンバータ２の出力端と接地との間にＰＭＯＳトランジ
スタ２１、抵抗２２及び２３が直列に接続され、ＰＭＯ
Ｓトランジスタ２１と抵抗２２との接続部がボルテージ
レギュレータ３の出力端をなしている。また、抵抗２２
と抵抗２３との接続部は、電圧比較器２５の一方の入力
端に接続され、電圧比較器２５の他方の入力端には、基
準電圧発生回路２４からの基準電圧Ｖｒｅｆが入力され
ている。電圧比較器２５の出力端は、ＰＭＯＳトランジ
スタ２１のゲートに接続されている。
型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと
呼ぶ）２１と、抵抗２２，２３と、基準電圧発生回路２
４と、電圧比較器２５とで構成されている。ＤＣ−ＤＣ
コンバータ２の出力端と接地との間にＰＭＯＳトランジ
スタ２１、抵抗２２及び２３が直列に接続され、ＰＭＯ
Ｓトランジスタ２１と抵抗２２との接続部がボルテージ
レギュレータ３の出力端をなしている。また、抵抗２２
と抵抗２３との接続部は、電圧比較器２５の一方の入力
端に接続され、電圧比較器２５の他方の入力端には、基
準電圧発生回路２４からの基準電圧Ｖｒｅｆが入力され
ている。電圧比較器２５の出力端は、ＰＭＯＳトランジ
スタ２１のゲートに接続されている。
【００２６】抵抗２２及び抵抗２３は出力電圧Ｖｂを分
圧し、該分圧電圧と基準電圧発生回路２４からの基準電
圧Ｖｒｅｆを電圧比較器２５で比較する。電圧比較器２
５は、該分圧電圧が基準電圧Ｖｒｅｆよりも大きい場合
は、ＰＭＯＳトランジスタ２１から流れる電流が減少す
るようにＰＭＯＳトランジスタ２１の動作制御を行い、
上記分圧電圧が基準電圧Ｖｒｅｆよりも小さい場合は、
ＰＭＯＳトランジスタ２１から流れる電流が増加するよ
うにＰＭＯＳトランジスタ２１の動作制御を行う。
圧し、該分圧電圧と基準電圧発生回路２４からの基準電
圧Ｖｒｅｆを電圧比較器２５で比較する。電圧比較器２
５は、該分圧電圧が基準電圧Ｖｒｅｆよりも大きい場合
は、ＰＭＯＳトランジスタ２１から流れる電流が減少す
るようにＰＭＯＳトランジスタ２１の動作制御を行い、
上記分圧電圧が基準電圧Ｖｒｅｆよりも小さい場合は、
ＰＭＯＳトランジスタ２１から流れる電流が増加するよ
うにＰＭＯＳトランジスタ２１の動作制御を行う。
【００２７】このような構成において、ＣＰＵ１１は、
各部の動作を一時的に停止させて低消費電力状態（以
下、スリープ状態と呼ぶ）にする機能を有しており、該
スリープ状態にするときは、ＤＣ−ＤＣコンバータ２に
対して所定のスリープ信号ＳＬＰを出力する。ＤＣ−Ｄ
Ｃコンバータ２は、ＣＰＵ１１がスリープ状態ではない
通常状態の動作を行っているとき、すなわち所定のスリ
ープ信号ＳＬＰがＣＰＵ１１から入力されていないとき
は、直流電源１０から入力される電源電圧ＶＤＤを降圧
して生成した出力電圧Ｖａを、ボルテージレギュレータ
３に対して電源電圧として出力する。
各部の動作を一時的に停止させて低消費電力状態（以
下、スリープ状態と呼ぶ）にする機能を有しており、該
スリープ状態にするときは、ＤＣ−ＤＣコンバータ２に
対して所定のスリープ信号ＳＬＰを出力する。ＤＣ−Ｄ
Ｃコンバータ２は、ＣＰＵ１１がスリープ状態ではない
通常状態の動作を行っているとき、すなわち所定のスリ
ープ信号ＳＬＰがＣＰＵ１１から入力されていないとき
は、直流電源１０から入力される電源電圧ＶＤＤを降圧
して生成した出力電圧Ｖａを、ボルテージレギュレータ
３に対して電源電圧として出力する。
【００２８】ボルテージレギュレータ３は、ＤＣ−ＤＣ
コンバータ２から電源電圧として印加される電圧Ｖａを
降圧して生成した電圧ＶｂをＣＰＵ１１への電源電圧と
して供給する。このように、電源回路１は、直流電源１
０からの電源電圧ＶＤＤを、ＤＣ−ＤＣコンバータ２で
電圧Ｖａに降圧した後、更にボルテージレギュレータ３
で電圧Ｖｂに降圧してＣＰＵ１１に電源電圧として供給
する。例えば、電源電圧ＶＤＤを３.６Ｖの場合、ＤＣ
−ＤＣコンバータ２の出力電圧Ｖａは２.０Ｖ、ボルテ
ージレギュレータ３の出力電圧Ｖｂは１.８Ｖといった
ように、ボルテージレギュレータ３での電圧の降圧値を
小さくすることができる。このようにすることによっ
て、ボルテージレギュレータ３の消費電力を低減させる
ことができる。
コンバータ２から電源電圧として印加される電圧Ｖａを
降圧して生成した電圧ＶｂをＣＰＵ１１への電源電圧と
して供給する。このように、電源回路１は、直流電源１
０からの電源電圧ＶＤＤを、ＤＣ−ＤＣコンバータ２で
電圧Ｖａに降圧した後、更にボルテージレギュレータ３
で電圧Ｖｂに降圧してＣＰＵ１１に電源電圧として供給
する。例えば、電源電圧ＶＤＤを３.６Ｖの場合、ＤＣ
−ＤＣコンバータ２の出力電圧Ｖａは２.０Ｖ、ボルテ
ージレギュレータ３の出力電圧Ｖｂは１.８Ｖといった
ように、ボルテージレギュレータ３での電圧の降圧値を
小さくすることができる。このようにすることによっ
て、ボルテージレギュレータ３の消費電力を低減させる
ことができる。
【００２９】次に、ＣＰＵ１１は、スリープ状態の動作
を行うスリープモードの場合、すなわちＤＣ−ＤＣコン
バータ２に対して所定のスリープ信号ＳＬＰを出力した
場合、ＤＣ−ＤＣコンバータ２は、非活性化状態となっ
て動作を停止する。ＤＣ−ＤＣコンバータ２は、動作を
停止すると、直流電源１０から印加されている電源電圧
ＶＤＤをそのまま出力端から出力電圧Ｖａとして出力す
る。すなわち、ボルテージレギュレータ３に電源電圧Ｖ
ＤＤが電源電圧として印加されるが、ＣＰＵ１１はスリ
ープモードで動作しており、該スリープモードで動作を
停止している場合はほとんど電流が消費されない。この
ため、ボルテージレギュレータ３での電力消費はほとん
どない。
を行うスリープモードの場合、すなわちＤＣ−ＤＣコン
バータ２に対して所定のスリープ信号ＳＬＰを出力した
場合、ＤＣ−ＤＣコンバータ２は、非活性化状態となっ
て動作を停止する。ＤＣ−ＤＣコンバータ２は、動作を
停止すると、直流電源１０から印加されている電源電圧
ＶＤＤをそのまま出力端から出力電圧Ｖａとして出力す
る。すなわち、ボルテージレギュレータ３に電源電圧Ｖ
ＤＤが電源電圧として印加されるが、ＣＰＵ１１はスリ
ープモードで動作しており、該スリープモードで動作を
停止している場合はほとんど電流が消費されない。この
ため、ボルテージレギュレータ３での電力消費はほとん
どない。
【００３０】一方、ＣＰＵ１１は、スリープモードの動
作として、間欠的、例えば１秒ごとに動作を行う場合が
ある。しかし、このような間欠動作状態の場合、ＣＰＵ
１１が動作するために必要な電源は、ボルテージレギュ
レータ３がＤＣ−ＤＣコンバータ２をスルーして印加さ
れる電源電圧ＶＤＤを出力電圧Ｖｂに降圧して得られ
る。しかし、このときのＣＰＵ１１によって消費される
電流が小さいことから、ボルテージレギュレータ３にお
けるＰＭＯＳトランジスタ２１による消費電力は小さ
い。
作として、間欠的、例えば１秒ごとに動作を行う場合が
ある。しかし、このような間欠動作状態の場合、ＣＰＵ
１１が動作するために必要な電源は、ボルテージレギュ
レータ３がＤＣ−ＤＣコンバータ２をスルーして印加さ
れる電源電圧ＶＤＤを出力電圧Ｖｂに降圧して得られ
る。しかし、このときのＣＰＵ１１によって消費される
電流が小さいことから、ボルテージレギュレータ３にお
けるＰＭＯＳトランジスタ２１による消費電力は小さ
い。
【００３１】次に、図２は、ＤＣ−ＤＣコンバータ２の
内部構成例を示した図であり、図２を用いて、ＤＣ−Ｄ
Ｃコンバータ２の具体的な内部構成について説明する。
図２において、ＤＣ−ＤＣコンバータ２は、直流電源１
０から供給される電源をスイッチングして出力するスイ
ッチング回路部３１と、該スイッチング回路部３１から
出力される脈流電圧を平滑する平滑回路部３２と、スイ
ッチング回路部３１のスイッチング動作の制御を行う制
御部３３とで構成されている。
内部構成例を示した図であり、図２を用いて、ＤＣ−Ｄ
Ｃコンバータ２の具体的な内部構成について説明する。
図２において、ＤＣ−ＤＣコンバータ２は、直流電源１
０から供給される電源をスイッチングして出力するスイ
ッチング回路部３１と、該スイッチング回路部３１から
出力される脈流電圧を平滑する平滑回路部３２と、スイ
ッチング回路部３１のスイッチング動作の制御を行う制
御部３３とで構成されている。
【００３２】スイッチング回路部３１は、ＰＭＯＳトラ
ンジスタ４１で構成され、該ＰＭＯＳトランジスタ４１
のドレインとソースとの間には寄生ダイオード４２が形
成されている。ＰＭＯＳトランジスタ４１において、ソ
ースには直流電源１０から電源電圧ＶＤＤが印加されて
おり、ゲートは制御部３３に、ドレインは平滑回路部３
２にそれぞれ接続されている。なお、ＰＭＯＳトランジ
スタ４１のサブストレートゲートはソースに接続されて
いる。
ンジスタ４１で構成され、該ＰＭＯＳトランジスタ４１
のドレインとソースとの間には寄生ダイオード４２が形
成されている。ＰＭＯＳトランジスタ４１において、ソ
ースには直流電源１０から電源電圧ＶＤＤが印加されて
おり、ゲートは制御部３３に、ドレインは平滑回路部３
２にそれぞれ接続されている。なお、ＰＭＯＳトランジ
スタ４１のサブストレートゲートはソースに接続されて
いる。
【００３３】平滑回路部３２は、平滑コイルをなすチョ
ークコイル４５と、平滑コンデンサをなすコンデンサ４
６、フライホイールダイオードをなすダイオード４７で
構成されている。チョークコイル４５とコンデンサ４６
は、ＰＭＯＳトランジスタ４１から入力される脈流電圧
を平滑して出力するチョーク入力型の平滑回路を形成し
ている。また、チョークコイル４５の入力端にカソード
が接続されると共にアノードが接地されたダイオード４
７がフライホイールダイオードとして設けられている。
ークコイル４５と、平滑コンデンサをなすコンデンサ４
６、フライホイールダイオードをなすダイオード４７で
構成されている。チョークコイル４５とコンデンサ４６
は、ＰＭＯＳトランジスタ４１から入力される脈流電圧
を平滑して出力するチョーク入力型の平滑回路を形成し
ている。また、チョークコイル４５の入力端にカソード
が接続されると共にアノードが接地されたダイオード４
７がフライホイールダイオードとして設けられている。
【００３４】平滑回路部３２で平滑された直流電圧は、
制御部３３に出力されると共に出力電圧Ｖａとしてボル
テージレギュレータ３に出力される。制御部３３は、Ｃ
ＰＵ１１から所定のスリープ信号ＳＬＰが入力されてい
ないときは、あらかじめ設定された周波数、例えば数百
ｋＨｚ〜１ＭＨｚのパルス信号をＰＭＯＳトランジスタ
４１のゲートに出力する。
制御部３３に出力されると共に出力電圧Ｖａとしてボル
テージレギュレータ３に出力される。制御部３３は、Ｃ
ＰＵ１１から所定のスリープ信号ＳＬＰが入力されてい
ないときは、あらかじめ設定された周波数、例えば数百
ｋＨｚ〜１ＭＨｚのパルス信号をＰＭＯＳトランジスタ
４１のゲートに出力する。
【００３５】また、制御部３３は、平滑回路部３２から
出力される出力電圧の監視を行い、該出力電圧があらか
じめ設定された電圧Ｖａ、例えば２.０Ｖになるように
ＰＭＯＳトランジスタ４１のゲートに出力するパルス信
号のデューティサイクルを制御する。具体的には、制御
部３３は、出力電圧が設定電圧Ｖａよりも小さい場合
は、デューティサイクルを小さくしてＰＭＯＳトランジ
スタ４１がオンする期間を長くし、出力電圧が設定電圧
Ｖａよりも大きい場合は、デューティサイクルを大きく
してＰＭＯＳトランジスタ４１がオンする期間を短くす
る。更に、制御部３３は、出力電圧が設定電圧Ｖａにな
っている場合は、現状のデューティサイクルを維持する
ようにしてもよい。
出力される出力電圧の監視を行い、該出力電圧があらか
じめ設定された電圧Ｖａ、例えば２.０Ｖになるように
ＰＭＯＳトランジスタ４１のゲートに出力するパルス信
号のデューティサイクルを制御する。具体的には、制御
部３３は、出力電圧が設定電圧Ｖａよりも小さい場合
は、デューティサイクルを小さくしてＰＭＯＳトランジ
スタ４１がオンする期間を長くし、出力電圧が設定電圧
Ｖａよりも大きい場合は、デューティサイクルを大きく
してＰＭＯＳトランジスタ４１がオンする期間を短くす
る。更に、制御部３３は、出力電圧が設定電圧Ｖａにな
っている場合は、現状のデューティサイクルを維持する
ようにしてもよい。
【００３６】一方、制御部３３は、ＣＰＵ１１から所定
のスリープ信号ＳＬＰが入力されると、制御部３３は非
活性化状態となって動作を停止し、ＰＭＯＳトランジス
タ４１のゲートはロー（Ｌｏｗ）レベルとなる。このた
め、ＰＭＯＳトランジスタ４１はオンした状態となり、
平滑回路部３２からの出力電圧は、直流電源１０からの
電源電圧ＶＤＤと同じ電圧になる。
のスリープ信号ＳＬＰが入力されると、制御部３３は非
活性化状態となって動作を停止し、ＰＭＯＳトランジス
タ４１のゲートはロー（Ｌｏｗ）レベルとなる。このた
め、ＰＭＯＳトランジスタ４１はオンした状態となり、
平滑回路部３２からの出力電圧は、直流電源１０からの
電源電圧ＶＤＤと同じ電圧になる。
【００３７】なお、上記説明では、ボルテージレギュレ
ータ３は、１つの出力電圧Ｖｂを出力する場合を例にし
て説明したが、複数の異なる電圧を出力するようにして
もよい。また、ＤＣ−ＤＣコンバータ２におけるスイッ
チング回路部３１及び制御部３３、並びにボルテージレ
ギュレータ３は１つのＩＣで形成することができる。
ータ３は、１つの出力電圧Ｖｂを出力する場合を例にし
て説明したが、複数の異なる電圧を出力するようにして
もよい。また、ＤＣ−ＤＣコンバータ２におけるスイッ
チング回路部３１及び制御部３３、並びにボルテージレ
ギュレータ３は１つのＩＣで形成することができる。
【００３８】更に、図２では、平滑回路部３２にフライ
ホイールダイオードを使用した場合を例にして説明した
が、図３で示すように、フライホイールダイオードの代
わりにＰＭＯＳトランジスタ４１のドレインと接地との
間にＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳ
トランジスタと呼ぶ）５１を接続し、該ＮＭＯＳトラン
ジスタ５１の動作制御を制御部３３で行うようにしても
よい。
ホイールダイオードを使用した場合を例にして説明した
が、図３で示すように、フライホイールダイオードの代
わりにＰＭＯＳトランジスタ４１のドレインと接地との
間にＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳ
トランジスタと呼ぶ）５１を接続し、該ＮＭＯＳトラン
ジスタ５１の動作制御を制御部３３で行うようにしても
よい。
【００３９】この場合、制御部３３において、ＰＭＯＳ
トランジスタ４１への制御信号Ｓ１とＮＭＯＳトランジ
スタ５１への制御信号Ｓ２の関係例は図４で示すように
なる。図４で示しているように、制御部３３は、同時に
オンすることがないようにＰＭＯＳトランジスタ４１と
ＮＭＯＳトランジスタ５１の制御を行う。また、ＮＭＯ
Ｓトランジスタ５１は、ＤＣ−ＤＣコンバータ２におけ
るスイッチング回路部３１及び制御部３３、並びにボル
テージレギュレータ３と共に１つのＩＣ内に形成するこ
とができる。
トランジスタ４１への制御信号Ｓ１とＮＭＯＳトランジ
スタ５１への制御信号Ｓ２の関係例は図４で示すように
なる。図４で示しているように、制御部３３は、同時に
オンすることがないようにＰＭＯＳトランジスタ４１と
ＮＭＯＳトランジスタ５１の制御を行う。また、ＮＭＯ
Ｓトランジスタ５１は、ＤＣ−ＤＣコンバータ２におけ
るスイッチング回路部３１及び制御部３３、並びにボル
テージレギュレータ３と共に１つのＩＣ内に形成するこ
とができる。
【００４０】このように、本第１の実施の形態における
電源回路は、ＣＰＵ１１が通常動作を行う場合は、ＤＣ
−ＤＣコンバータ２を動作させることにより効率よく電
源電圧ＶＤＤを電圧Ｖａに降圧した後、更にボルテージ
レギュレータ３によって降圧して安定した電圧ＶｂをＣ
ＰＵ１１に供給し、ＣＰＵ１１がスリープ状態になる
と、ＤＣ−ＤＣコンバータ２は非活性化状態になって動
作を停止して電力消費を抑えると共に、ＤＣ−ＤＣコン
バータ２をスルーした電源電圧ＶＤＤをボルテージレギ
ュレータ３のみで所望の電圧Ｖｂにレギュレーションし
てＣＰＵ１１に供給するようにした。このことから、通
常動作時におけるボルテージレギュレータによる電力消
費を低減させることができると共に、電源供給先のＣＰ
Ｕ、ＤＳＰ及びメモリ等のデバイスがスリープ状態にな
ると電力消費を低減することができ、該デバイス、例え
ばＣＰＵがスリープ状態時に間欠的に動作する場合にお
いも、該デバイスに電源の供給を行うことができる。
電源回路は、ＣＰＵ１１が通常動作を行う場合は、ＤＣ
−ＤＣコンバータ２を動作させることにより効率よく電
源電圧ＶＤＤを電圧Ｖａに降圧した後、更にボルテージ
レギュレータ３によって降圧して安定した電圧ＶｂをＣ
ＰＵ１１に供給し、ＣＰＵ１１がスリープ状態になる
と、ＤＣ−ＤＣコンバータ２は非活性化状態になって動
作を停止して電力消費を抑えると共に、ＤＣ−ＤＣコン
バータ２をスルーした電源電圧ＶＤＤをボルテージレギ
ュレータ３のみで所望の電圧Ｖｂにレギュレーションし
てＣＰＵ１１に供給するようにした。このことから、通
常動作時におけるボルテージレギュレータによる電力消
費を低減させることができると共に、電源供給先のＣＰ
Ｕ、ＤＳＰ及びメモリ等のデバイスがスリープ状態にな
ると電力消費を低減することができ、該デバイス、例え
ばＣＰＵがスリープ状態時に間欠的に動作する場合にお
いも、該デバイスに電源の供給を行うことができる。
【００４１】第２の実施の形態．上記第１の実施の形態
では、ＤＣ−ＤＣコンバータ２は、スリープ状態になる
と非活性化状態となって動作を停止し、電源電圧ＶＤＤ
をスルーしてボルテージレギュレータ３に出力するよう
にした。しかし、このようにすると、スリープモードか
ら通常動作に移行する際に、ＤＣ−ＤＣコンバータ２の
出力電圧にアンダシュートが発生する可能性があると共
に、通常動作からスリープモードに移行する際にＤＣ−
ＤＣコンバータ２の出力電圧にオーバシュートが発生す
る可能性があった。このことから、ＤＣ−ＤＣコンバー
タにこのようなアンダシュート及びオーバシュートを防
止する機能を付加するようにしてもよく、このようにし
たものを本発明の第２の実施の形態とする。
では、ＤＣ−ＤＣコンバータ２は、スリープ状態になる
と非活性化状態となって動作を停止し、電源電圧ＶＤＤ
をスルーしてボルテージレギュレータ３に出力するよう
にした。しかし、このようにすると、スリープモードか
ら通常動作に移行する際に、ＤＣ−ＤＣコンバータ２の
出力電圧にアンダシュートが発生する可能性があると共
に、通常動作からスリープモードに移行する際にＤＣ−
ＤＣコンバータ２の出力電圧にオーバシュートが発生す
る可能性があった。このことから、ＤＣ−ＤＣコンバー
タにこのようなアンダシュート及びオーバシュートを防
止する機能を付加するようにしてもよく、このようにし
たものを本発明の第２の実施の形態とする。
【００４２】なお、本発明の第２の実施の形態における
電源回路の構成例を示した図は、ＤＣ−ＤＣコンバータ
２をＤＣ−ＤＣコンバータ２ａにすると共に、電源回路
１を電源回路１ａにする以外は図１と同じであることか
ら省略する。また、本第２の実施の形態の説明では、ス
リープ信号ＳＬＰが、通常動作時にはローレベル、スリ
ープモード時にはハイレベルになる場合を例にして説明
すると共に、図２の場合を例にして説明し、図３の場合
は同様であるのでその説明を省略する。
電源回路の構成例を示した図は、ＤＣ−ＤＣコンバータ
２をＤＣ−ＤＣコンバータ２ａにすると共に、電源回路
１を電源回路１ａにする以外は図１と同じであることか
ら省略する。また、本第２の実施の形態の説明では、ス
リープ信号ＳＬＰが、通常動作時にはローレベル、スリ
ープモード時にはハイレベルになる場合を例にして説明
すると共に、図２の場合を例にして説明し、図３の場合
は同様であるのでその説明を省略する。
【００４３】図７は、本発明の第２の実施の形態におけ
る電源回路のＤＣ−ＤＣコンバータの内部回路例を示し
た図であり、図７では、図２と同じものは同じ符号で示
しており、ここではその説明を省略する。図７におい
て、ＤＣ−ＤＣコンバータ２ａは、スイッチング回路部
３１、平滑回路部３２及びスイッチング回路部３１のス
イッチング動作の制御を行う制御部３３ａとで構成され
ている。
る電源回路のＤＣ−ＤＣコンバータの内部回路例を示し
た図であり、図７では、図２と同じものは同じ符号で示
しており、ここではその説明を省略する。図７におい
て、ＤＣ−ＤＣコンバータ２ａは、スイッチング回路部
３１、平滑回路部３２及びスイッチング回路部３１のス
イッチング動作の制御を行う制御部３３ａとで構成され
ている。
【００４４】制御部３３ａは、平滑回路部３２からの出
力電圧Ｖｏが所定の電圧ＶａになるようにＰＭＯＳトラ
ンジスタ４１のゲートに出力するパルス信号のデューテ
ィサイクルを制御するデューティ制御回路部６１と、出
力電圧Ｖｏのアンダシュートを防止するアンダシュート
防止回路部６２と、出力電圧Ｖｏのオーバシュートを防
止するオーバシュート防止回路部６３とで構成されてい
る。なお、制御部３３ａに入力されたスリープ信号ＳＬ
Ｐは、デューティ制御回路部６１、アンダシュート防止
回路部６２及びオーバシュート防止回路部６３にそれぞ
れ入力されるが、図７では省略している。
力電圧Ｖｏが所定の電圧ＶａになるようにＰＭＯＳトラ
ンジスタ４１のゲートに出力するパルス信号のデューテ
ィサイクルを制御するデューティ制御回路部６１と、出
力電圧Ｖｏのアンダシュートを防止するアンダシュート
防止回路部６２と、出力電圧Ｖｏのオーバシュートを防
止するオーバシュート防止回路部６３とで構成されてい
る。なお、制御部３３ａに入力されたスリープ信号ＳＬ
Ｐは、デューティ制御回路部６１、アンダシュート防止
回路部６２及びオーバシュート防止回路部６３にそれぞ
れ入力されるが、図７では省略している。
【００４５】ここで、上述したように、スリープモード
時には、ＰＭＯＳトランジスタ４１のゲートがローレベ
ルとなることから、出力電圧Ｖｏは電源電圧ＶＤＤにな
っている。次に、スリープモードが解除されてもボルテ
ージレギュレータ３は直ちに動作を開始することはでき
ず、ボルテージレギュレータ３が動作を開始するまでに
は一定の時間を要する。このため、スリープモードが解
除されてから一定の時間は、出力電圧Ｖｏが設定電圧Ｖ
ａよりも大きい電源電圧ＶＤＤ近傍から低下しない。こ
のことから、制御部３３ａは、ＰＭＯＳトランジスタ４
１のゲートをハイレベルにし、ＰＭＯＳトランジスタ４
１をオフさせて遮断状態にする。
時には、ＰＭＯＳトランジスタ４１のゲートがローレベ
ルとなることから、出力電圧Ｖｏは電源電圧ＶＤＤにな
っている。次に、スリープモードが解除されてもボルテ
ージレギュレータ３は直ちに動作を開始することはでき
ず、ボルテージレギュレータ３が動作を開始するまでに
は一定の時間を要する。このため、スリープモードが解
除されてから一定の時間は、出力電圧Ｖｏが設定電圧Ｖ
ａよりも大きい電源電圧ＶＤＤ近傍から低下しない。こ
のことから、制御部３３ａは、ＰＭＯＳトランジスタ４
１のゲートをハイレベルにし、ＰＭＯＳトランジスタ４
１をオフさせて遮断状態にする。
【００４６】このように、出力電圧Ｖｏが電源電圧ＶＤ
Ｄ近傍である状態でボルテージレギュレータ３が動作を
開始してＤＣ−ＤＣコンバータ２ａに負荷が接続された
状態になり、図８で示すように、平滑回路部３２から負
荷電流ｉｏ（図８では、２００ｍＡの負荷電流ｉｏ）が
流れ出すと、出力電圧Ｖｏが急激に低下してアンダシュ
ートが発生し、出力電圧Ｖｏが一時的に設定電圧Ｖａを
大きく下回る状態が発生する可能性がある。
Ｄ近傍である状態でボルテージレギュレータ３が動作を
開始してＤＣ−ＤＣコンバータ２ａに負荷が接続された
状態になり、図８で示すように、平滑回路部３２から負
荷電流ｉｏ（図８では、２００ｍＡの負荷電流ｉｏ）が
流れ出すと、出力電圧Ｖｏが急激に低下してアンダシュ
ートが発生し、出力電圧Ｖｏが一時的に設定電圧Ｖａを
大きく下回る状態が発生する可能性がある。
【００４７】これに対して、通常動作からスリープモー
ドに移行した場合、ＰＭＯＳトランジスタ４１をオンさ
せて直ちに導通状態にすると、出力電圧Ｖｏが設定電圧
Ｖａから電源電圧ＶＤＤに急激に上昇する。この場合、
出力電圧Ｖｏには図８で示すようなオーバシュートが発
生し、出力電圧Ｖｏが一時的に電源電圧ＶＤＤよりも大
きく上回る場合が生じる可能性がある。アンダシュート
防止回路部６２は、このような出力電圧Ｖｏのアンダシ
ュートを防止するためのものであり、オーバシュート防
止回路部６３は、このような出力電圧Ｖｏのオーバシュ
ートを防止するためのものである。
ドに移行した場合、ＰＭＯＳトランジスタ４１をオンさ
せて直ちに導通状態にすると、出力電圧Ｖｏが設定電圧
Ｖａから電源電圧ＶＤＤに急激に上昇する。この場合、
出力電圧Ｖｏには図８で示すようなオーバシュートが発
生し、出力電圧Ｖｏが一時的に電源電圧ＶＤＤよりも大
きく上回る場合が生じる可能性がある。アンダシュート
防止回路部６２は、このような出力電圧Ｖｏのアンダシ
ュートを防止するためのものであり、オーバシュート防
止回路部６３は、このような出力電圧Ｖｏのオーバシュ
ートを防止するためのものである。
【００４８】デューティ制御回路部６１は、出力電圧Ｖ
ｏの検出を行う出力電圧検出部７１と、該出力電圧検出
部７１で検出された出力電圧Ｖｏに応じてＰＭＯＳトラ
ンジスタ４１のゲートへのパルス信号におけるデューテ
ィサイクルの制御を行うデューティ制御部７２とで構成
されている。出力電圧検出部７１は、演算増幅器７３
と、出力電圧Ｖｏを分圧して出力する分圧回路７４と、
基準電圧Ｖｒ１を生成して出力するＶｒ１発生回路７５
とで形成されている。分圧回路７４は、出力電圧Ｖｏと
接地との間に直列に接続された抵抗７６，７７及びＮＭ
ＯＳトランジスタ７８で構成され、ＮＭＯＳトランジス
タ７８のゲートには、スリープ信号ＳＬＰの信号レベル
をインバータ等（図示せず）で反転させた信号ＳＬＰＢ
が入力されている。
ｏの検出を行う出力電圧検出部７１と、該出力電圧検出
部７１で検出された出力電圧Ｖｏに応じてＰＭＯＳトラ
ンジスタ４１のゲートへのパルス信号におけるデューテ
ィサイクルの制御を行うデューティ制御部７２とで構成
されている。出力電圧検出部７１は、演算増幅器７３
と、出力電圧Ｖｏを分圧して出力する分圧回路７４と、
基準電圧Ｖｒ１を生成して出力するＶｒ１発生回路７５
とで形成されている。分圧回路７４は、出力電圧Ｖｏと
接地との間に直列に接続された抵抗７６，７７及びＮＭ
ＯＳトランジスタ７８で構成され、ＮＭＯＳトランジス
タ７８のゲートには、スリープ信号ＳＬＰの信号レベル
をインバータ等（図示せず）で反転させた信号ＳＬＰＢ
が入力されている。
【００４９】出力電圧検出部７１において、通常動作時
には、スリープ信号ＳＬＰはローレベルであり、ＮＭＯ
Ｓトランジスタ７８はゲートにハイレベルの信号ＳＬＰ
Ｂが入力されオンして導通状態となり、出力電圧Ｖｏを
抵抗７６及び７７で分圧した分圧電圧Ｖｄが出力され
る。該分圧電圧Ｖｄは、演算増幅器７３の反転入力端に
出力され、Ｖｒ１発生回路７５からの基準電圧Ｖｒ１が
演算増幅器７３の非反転入力端に入力される。演算増幅
器７３は、入力された分圧電圧Ｖｄと基準電圧Ｖｒ１と
の比較を行い、該比較結果に応じた電圧をデューティ制
御部７２に出力する。デューティ制御部７２は、入力さ
れた比較結果に応じたデューティサイクルのパルス信号
を生成してＰＭＯＳトランジスタ４１のゲートに出力す
る。
には、スリープ信号ＳＬＰはローレベルであり、ＮＭＯ
Ｓトランジスタ７８はゲートにハイレベルの信号ＳＬＰ
Ｂが入力されオンして導通状態となり、出力電圧Ｖｏを
抵抗７６及び７７で分圧した分圧電圧Ｖｄが出力され
る。該分圧電圧Ｖｄは、演算増幅器７３の反転入力端に
出力され、Ｖｒ１発生回路７５からの基準電圧Ｖｒ１が
演算増幅器７３の非反転入力端に入力される。演算増幅
器７３は、入力された分圧電圧Ｖｄと基準電圧Ｖｒ１と
の比較を行い、該比較結果に応じた電圧をデューティ制
御部７２に出力する。デューティ制御部７２は、入力さ
れた比較結果に応じたデューティサイクルのパルス信号
を生成してＰＭＯＳトランジスタ４１のゲートに出力す
る。
【００５０】また、スリープモードの動作を行うために
ハイレベルのスリープ信号ＳＬＰがＣＰＵ１１から入力
されると、出力電圧検出部７１の演算増幅器７３及びＶ
ｒ１発生回路７５並びにデューティ制御部７２は、それ
ぞれ動作を停止する。同時に、分圧回路７４において、
ＮＭＯＳトランジスタ７８がオフして遮断状態となり出
力電圧Ｖｏが分圧電圧Ｖｄとして出力される。デューテ
ィ制御部７２は、動作を停止すると出力端はオープンと
なってハイインピーダンス状態になる。
ハイレベルのスリープ信号ＳＬＰがＣＰＵ１１から入力
されると、出力電圧検出部７１の演算増幅器７３及びＶ
ｒ１発生回路７５並びにデューティ制御部７２は、それ
ぞれ動作を停止する。同時に、分圧回路７４において、
ＮＭＯＳトランジスタ７８がオフして遮断状態となり出
力電圧Ｖｏが分圧電圧Ｖｄとして出力される。デューテ
ィ制御部７２は、動作を停止すると出力端はオープンと
なってハイインピーダンス状態になる。
【００５１】次に、アンダシュート防止回路部６２は、
平滑回路部３２の出力端から接地へ電流ｉａを流す負荷
としての動作を行うＮＭＯＳトランジスタ８１と、分圧
回路７４からの分圧電圧ＶｄとＶｒ１発生回路７５から
の基準電圧Ｖｒ１との比較を行い、該比較結果に応じた
２値の信号を出力する電圧比較器をなす演算増幅器８２
とを備えている。更に、アンダシュート防止回路部６２
は、該演算増幅器８２からの出力電圧に応じてＮＭＯＳ
トランジスタ８１の動作制御を行い平滑回路部３２の出
力端から流れる電流ｉａの制御を行う電流制御回路８３
を備えている。なお、演算増幅器８２は、出力電圧検出
部６１の分圧回路７４及びＶｒ１発生回路７５と共に出
力電圧判定回路をなしている。
平滑回路部３２の出力端から接地へ電流ｉａを流す負荷
としての動作を行うＮＭＯＳトランジスタ８１と、分圧
回路７４からの分圧電圧ＶｄとＶｒ１発生回路７５から
の基準電圧Ｖｒ１との比較を行い、該比較結果に応じた
２値の信号を出力する電圧比較器をなす演算増幅器８２
とを備えている。更に、アンダシュート防止回路部６２
は、該演算増幅器８２からの出力電圧に応じてＮＭＯＳ
トランジスタ８１の動作制御を行い平滑回路部３２の出
力端から流れる電流ｉａの制御を行う電流制御回路８３
を備えている。なお、演算増幅器８２は、出力電圧検出
部６１の分圧回路７４及びＶｒ１発生回路７５と共に出
力電圧判定回路をなしている。
【００５２】アンダシュート防止回路部６２において、
スリープモードの動作を行うためにハイレベルのスリー
プ信号ＳＬＰがＣＰＵ１１から入力されると、演算増幅
器８２及び電流制御回路８３は、それぞれ動作を停止
し、ＮＭＯＳトランジスタ８１はオフして遮断状態とな
る。スリープモード時においては、ＰＭＯＳトランジス
タ４１がオンして導通状態であることから、出力電圧Ｖ
ｏは、電源電圧ＶＤＤになっている。
スリープモードの動作を行うためにハイレベルのスリー
プ信号ＳＬＰがＣＰＵ１１から入力されると、演算増幅
器８２及び電流制御回路８３は、それぞれ動作を停止
し、ＮＭＯＳトランジスタ８１はオフして遮断状態とな
る。スリープモード時においては、ＰＭＯＳトランジス
タ４１がオンして導通状態であることから、出力電圧Ｖ
ｏは、電源電圧ＶＤＤになっている。
【００５３】次に、スリープモードから通常動作に切り
替わると、演算増幅器８２及び電流制御回路８３はそれ
ぞれ活性化状態となって動作を開始する。このとき、出
力電圧Ｖｏは、設定電圧Ｖａよりも大きい電源電圧ＶＤ
Ｄであることから、制御部３３ａからはＰＭＯＳトラン
ジスタ４１をオフさせるハイレベルのゲート電圧が出力
されている。このため、基準電圧Ｖｒ１よりも分圧電圧
Ｖｄの方が大きく、演算増幅器８２の出力端は、ローレ
ベルとなる。
替わると、演算増幅器８２及び電流制御回路８３はそれ
ぞれ活性化状態となって動作を開始する。このとき、出
力電圧Ｖｏは、設定電圧Ｖａよりも大きい電源電圧ＶＤ
Ｄであることから、制御部３３ａからはＰＭＯＳトラン
ジスタ４１をオフさせるハイレベルのゲート電圧が出力
されている。このため、基準電圧Ｖｒ１よりも分圧電圧
Ｖｄの方が大きく、演算増幅器８２の出力端は、ローレ
ベルとなる。
【００５４】電流制御回路８３は、演算増幅器８２から
ローレベルの信号が入力されると所定の速さでＮＭＯＳ
トランジスタ８１のゲート電圧Ｖｇを上昇させ、図９で
示すように、ＮＭＯＳトランジスタ８１には、入力され
たゲート電圧Ｖｇに応じた電流ｉａが流れる。出力電圧
Ｖｏは、電源電圧ＶＤＤから次第に低下し、設定電圧Ｖ
ａまで低下する、すなわち分圧電圧Ｖｄが基準電圧Ｖｒ
１よりも低下すると、演算増幅器８２の出力端はハイレ
ベルになる。
ローレベルの信号が入力されると所定の速さでＮＭＯＳ
トランジスタ８１のゲート電圧Ｖｇを上昇させ、図９で
示すように、ＮＭＯＳトランジスタ８１には、入力され
たゲート電圧Ｖｇに応じた電流ｉａが流れる。出力電圧
Ｖｏは、電源電圧ＶＤＤから次第に低下し、設定電圧Ｖ
ａまで低下する、すなわち分圧電圧Ｖｄが基準電圧Ｖｒ
１よりも低下すると、演算増幅器８２の出力端はハイレ
ベルになる。
【００５５】電流制御回路８３は、演算増幅器８２から
ハイレベルの信号が入力されると所定の時間ｔ２の間は
引き続きゲート電圧Ｖｇを上昇させ、所定の時間ｔ３の
間ゲート電圧Ｖｇを電源電圧ＶＤＤで保持した後、所定
の時間ｔ４をかけてＮＭＯＳトランジスタ８１のゲート
電圧Ｖｇを電源電圧ＶＤＤから接地レベルまで低下させ
る。このとき、ＮＭＯＳトランジスタ８１に流れる電流
ｉａは、図９のようになり、ゲート電圧Ｖｇは図１０の
ようになる。図１０で示すように、演算増幅器８２から
ハイレベルの信号が入力されてから所定の時間ｔ２の間
引き続きｔ１間と同じ速度でゲート電圧Ｖｇを上昇させ
るようにしたのは、出力電圧Ｖｏが設定電圧Ｖａになっ
てからデューティ制御部７２がＰＭＯＳトランジスタ４
１に対する動作制御を開始するまでに一定の遅延時間が
存在するためである。
ハイレベルの信号が入力されると所定の時間ｔ２の間は
引き続きゲート電圧Ｖｇを上昇させ、所定の時間ｔ３の
間ゲート電圧Ｖｇを電源電圧ＶＤＤで保持した後、所定
の時間ｔ４をかけてＮＭＯＳトランジスタ８１のゲート
電圧Ｖｇを電源電圧ＶＤＤから接地レベルまで低下させ
る。このとき、ＮＭＯＳトランジスタ８１に流れる電流
ｉａは、図９のようになり、ゲート電圧Ｖｇは図１０の
ようになる。図１０で示すように、演算増幅器８２から
ハイレベルの信号が入力されてから所定の時間ｔ２の間
引き続きｔ１間と同じ速度でゲート電圧Ｖｇを上昇させ
るようにしたのは、出力電圧Ｖｏが設定電圧Ｖａになっ
てからデューティ制御部７２がＰＭＯＳトランジスタ４
１に対する動作制御を開始するまでに一定の遅延時間が
存在するためである。
【００５６】なお、図１０では、電流制御回路８３が、
ＮＭＯＳトランジスタ８１にゲート電圧Ｖｇの印加を開
始して時間ｔ１後に、ゲート電圧Ｖｇを電源電圧ＶＤＤ
まで上昇させる前に演算増幅器８２からハイレベルの信
号が入力された場合を示している。これに対して、演算
増幅器８２からハイレベルの信号が入力された時点で、
電流制御回路８３がゲート電圧Ｖｇを電源電圧ＶＤＤま
で上昇させた場合、ゲート電圧Ｖｇの変化は図１１のよ
うになる。図１１では、図１０の時間ｔ１が、該ｔ１よ
りも長い時間ｔ１’になり、電流制御回路８３は、時間
ｔ２の間ゲート電圧Ｖｇを上昇させようとするが、すで
にゲート電圧Ｖｇが電源電圧ＶＤＤになっていることか
ら、結果的にゲート電圧Ｖｇは(ｔ２＋ｔ３)の間電源電
圧ＶＤＤで保持されることになる。
ＮＭＯＳトランジスタ８１にゲート電圧Ｖｇの印加を開
始して時間ｔ１後に、ゲート電圧Ｖｇを電源電圧ＶＤＤ
まで上昇させる前に演算増幅器８２からハイレベルの信
号が入力された場合を示している。これに対して、演算
増幅器８２からハイレベルの信号が入力された時点で、
電流制御回路８３がゲート電圧Ｖｇを電源電圧ＶＤＤま
で上昇させた場合、ゲート電圧Ｖｇの変化は図１１のよ
うになる。図１１では、図１０の時間ｔ１が、該ｔ１よ
りも長い時間ｔ１’になり、電流制御回路８３は、時間
ｔ２の間ゲート電圧Ｖｇを上昇させようとするが、すで
にゲート電圧Ｖｇが電源電圧ＶＤＤになっていることか
ら、結果的にゲート電圧Ｖｇは(ｔ２＋ｔ３)の間電源電
圧ＶＤＤで保持されることになる。
【００５７】また、電流制御回路８３がＮＭＯＳトラン
ジスタ８１のゲート電圧を接地レベルまで低下させる間
に、ボルテージレギュレータ３が動作を開始して平滑回
路部３２からボルテージレギュレータ３に負荷電流ｉｏ
が流れるように、電流制御回路８３にＮＭＯＳトランジ
スタ８１のゲート電圧に関する各設定がなされている。
すなわち、電流制御回路８３において、ＮＭＯＳトラン
ジスタ８１のゲート電圧に対する、昇圧速度、電源電圧
ＶＤＤで保持する時間ｔ２，ｔ３及び電源電圧ＶＤＤか
ら接地レベルまで低下させる降圧速度がそれぞれ電流制
御回路８３にあらかじめ設定されている。
ジスタ８１のゲート電圧を接地レベルまで低下させる間
に、ボルテージレギュレータ３が動作を開始して平滑回
路部３２からボルテージレギュレータ３に負荷電流ｉｏ
が流れるように、電流制御回路８３にＮＭＯＳトランジ
スタ８１のゲート電圧に関する各設定がなされている。
すなわち、電流制御回路８３において、ＮＭＯＳトラン
ジスタ８１のゲート電圧に対する、昇圧速度、電源電圧
ＶＤＤで保持する時間ｔ２，ｔ３及び電源電圧ＶＤＤか
ら接地レベルまで低下させる降圧速度がそれぞれ電流制
御回路８３にあらかじめ設定されている。
【００５８】一方、オーバシュート防止回路部６３は、
通常動作時には非活性化状態になって出力端がオープン
になりＰＭＯＳトランジスタ４１へのゲート電圧の印加
を停止する。これに対して、スリープモード時には、オ
ーバシュート防止回路部６３は、活性化状態になってＰ
ＭＯＳトランジスタ４１から出力される電流の検出を行
い、該検出した電流に応じてＰＭＯＳトランジスタ４１
のゲート電圧の制御を行う。
通常動作時には非活性化状態になって出力端がオープン
になりＰＭＯＳトランジスタ４１へのゲート電圧の印加
を停止する。これに対して、スリープモード時には、オ
ーバシュート防止回路部６３は、活性化状態になってＰ
ＭＯＳトランジスタ４１から出力される電流の検出を行
い、該検出した電流に応じてＰＭＯＳトランジスタ４１
のゲート電圧の制御を行う。
【００５９】スリープモード時において、オーバシュー
ト防止回路部６３は、検出した電流が所定値α未満、例
えば１Ａ未満のときはＰＭＯＳトランジスタ４１のゲー
トをローレベルにしてＰＭＯＳトランジスタ４１をオン
させ、出力電圧Ｖｏを電源電圧ＶＤＤに上昇させる。ま
た、検出した電流が所定値α以上、例えば１Ａ以上のと
き、オーバシュート防止回路部６３は、ＰＭＯＳトラン
ジスタ４１から供給される電流を次第に低下させて所定
値α未満になるように該検出した電流値に応じてＰＭＯ
Ｓトランジスタ４１に対するゲート電圧を順次上昇させ
ていく。
ト防止回路部６３は、検出した電流が所定値α未満、例
えば１Ａ未満のときはＰＭＯＳトランジスタ４１のゲー
トをローレベルにしてＰＭＯＳトランジスタ４１をオン
させ、出力電圧Ｖｏを電源電圧ＶＤＤに上昇させる。ま
た、検出した電流が所定値α以上、例えば１Ａ以上のと
き、オーバシュート防止回路部６３は、ＰＭＯＳトラン
ジスタ４１から供給される電流を次第に低下させて所定
値α未満になるように該検出した電流値に応じてＰＭＯ
Ｓトランジスタ４１に対するゲート電圧を順次上昇させ
ていく。
【００６０】このように各部が動作することにより、出
力電圧Ｖｏは図１２で示すようになり、スリープモード
から通常動作に移行した際に生じる出力電圧Ｖｏのアン
ダシュートを低減することができると共に、通常動作か
らスリープモードに移行した際に生じるオーバシュート
を低減することができる。更に、オーバシュート防止回
路部６３は、スリープモード時に、平滑回路部３２に接
続された負荷が短絡した場合等にＰＭＯＳトランジスタ
４１から過大な電流が流れることを防止する回路として
の機能をも有する。このため、スリープモード時におい
て、ＤＣ−ＤＣコンバータ２ａから異常電流が出力され
ることを防止することができ、信頼性の向上を図ること
ができる。
力電圧Ｖｏは図１２で示すようになり、スリープモード
から通常動作に移行した際に生じる出力電圧Ｖｏのアン
ダシュートを低減することができると共に、通常動作か
らスリープモードに移行した際に生じるオーバシュート
を低減することができる。更に、オーバシュート防止回
路部６３は、スリープモード時に、平滑回路部３２に接
続された負荷が短絡した場合等にＰＭＯＳトランジスタ
４１から過大な電流が流れることを防止する回路として
の機能をも有する。このため、スリープモード時におい
て、ＤＣ−ＤＣコンバータ２ａから異常電流が出力され
ることを防止することができ、信頼性の向上を図ること
ができる。
【００６１】ここで、図７では、出力電圧検出部７１に
おける演算増幅器７３は、基準電圧Ｖｒ１と分圧電圧Ｖ
ｄとの比較結果を出力し、該比較結果に応じたデューテ
ィサイクルのパルス信号をＰＭＯＳトランジスタ４１の
ゲートに出力するようにした。このようにした場合、出
力電圧Ｖｏ、分圧電圧Ｖｄ及び基準電圧Ｖｒ１は、図１
３のようになる。なお、図１３では、１点鎖線で囲んだ
部分は拡大して示している。スリープ解除時において
は、ＤＣ−ＤＣコンバータ２ａは非活性化状態とほぼ同
じ状態であるため、急に負荷がかかると出力電圧Ｖｏ
は、第１の実施の形態よりもアンダシュートは大幅に低
減されるが、設定電圧Ｖａからある程度下がることが予
想される。
おける演算増幅器７３は、基準電圧Ｖｒ１と分圧電圧Ｖ
ｄとの比較結果を出力し、該比較結果に応じたデューテ
ィサイクルのパルス信号をＰＭＯＳトランジスタ４１の
ゲートに出力するようにした。このようにした場合、出
力電圧Ｖｏ、分圧電圧Ｖｄ及び基準電圧Ｖｒ１は、図１
３のようになる。なお、図１３では、１点鎖線で囲んだ
部分は拡大して示している。スリープ解除時において
は、ＤＣ−ＤＣコンバータ２ａは非活性化状態とほぼ同
じ状態であるため、急に負荷がかかると出力電圧Ｖｏ
は、第１の実施の形態よりもアンダシュートは大幅に低
減されるが、設定電圧Ｖａからある程度下がることが予
想される。
【００６２】これに対して、図１４で示すように、あら
かじめ設定された電圧変化を行うように基準電圧Ｖｒ２
を生成して出力するＶｒ２発生回路９１を設け、演算増
幅器７３は、出力電圧Ｖｏが設定電圧Ｖａよりも高い場
合にＶｒ２発生回路９１からの基準電圧Ｖｒ２を用いて
比較を行うようにしてもよい。なお、図１４では、図７
と同じものは同じ符号で示すと共に、ここではその説明
を省略すると共に、図７との相違点のみ説明する。ま
た、図１４では、制御部３３ａに入力されたスリープ信
号ＳＬＰは、デューティ制御回路部６１ａ、アンダシュ
ート防止回路部６２及びオーバシュート防止回路部６３
にそれぞれ入力されるが、図７と同様省略している。
かじめ設定された電圧変化を行うように基準電圧Ｖｒ２
を生成して出力するＶｒ２発生回路９１を設け、演算増
幅器７３は、出力電圧Ｖｏが設定電圧Ｖａよりも高い場
合にＶｒ２発生回路９１からの基準電圧Ｖｒ２を用いて
比較を行うようにしてもよい。なお、図１４では、図７
と同じものは同じ符号で示すと共に、ここではその説明
を省略すると共に、図７との相違点のみ説明する。ま
た、図１４では、制御部３３ａに入力されたスリープ信
号ＳＬＰは、デューティ制御回路部６１ａ、アンダシュ
ート防止回路部６２及びオーバシュート防止回路部６３
にそれぞれ入力されるが、図７と同様省略している。
【００６３】図１４における図７との相違点は、Ｖｒ２
発生回路９１、入力された制御信号に応じて基準電圧Ｖ
ｒ１又は基準電圧Ｖｒ２のいずれか一方を排他的に演算
増幅器７３の非反転入力端に出力する切替回路９２と、
分圧電圧Ｖｄに応じて切替回路９２の動作制御を行う演
算増幅器９３とを設けたことにある。これに伴って、図
７の出力電圧検出部７１を出力電圧検出部７１ａにし、
図７のデューティ制御回路部６１をデューティ制御回路
部６１ａにした。
発生回路９１、入力された制御信号に応じて基準電圧Ｖ
ｒ１又は基準電圧Ｖｒ２のいずれか一方を排他的に演算
増幅器７３の非反転入力端に出力する切替回路９２と、
分圧電圧Ｖｄに応じて切替回路９２の動作制御を行う演
算増幅器９３とを設けたことにある。これに伴って、図
７の出力電圧検出部７１を出力電圧検出部７１ａにし、
図７のデューティ制御回路部６１をデューティ制御回路
部６１ａにした。
【００６４】図１４において、制御部３３ａは、デュー
ティ制御回路部６１ａと、アンダシュート防止回路部６
２と、オーバシュート防止回路部６３とで構成されてい
る。更に、デューティ制御回路部６１ａは、出力電圧Ｖ
ｏの検出を行う出力電圧検出部７１ａと、該出力電圧検
出部７１ａで検出された出力電圧Ｖｏに応じてＰＭＯＳ
トランジスタ４１のゲートへのパルス信号におけるデュ
ーティサイクルの制御を行うデューティ制御部７２とで
構成されている。
ティ制御回路部６１ａと、アンダシュート防止回路部６
２と、オーバシュート防止回路部６３とで構成されてい
る。更に、デューティ制御回路部６１ａは、出力電圧Ｖ
ｏの検出を行う出力電圧検出部７１ａと、該出力電圧検
出部７１ａで検出された出力電圧Ｖｏに応じてＰＭＯＳ
トランジスタ４１のゲートへのパルス信号におけるデュ
ーティサイクルの制御を行うデューティ制御部７２とで
構成されている。
【００６５】出力電圧検出部７１ａは、演算増幅器７
３、分圧回路７４、Ｖｒ１発生回路７５、Ｖｒ２発生回
路９１、切替回路９２及び演算増幅器９３で構成されて
いる。スリープモード時には、図７の出力電圧検出部７
１と同様に、演算増幅器７３及びＶｒ１発生回路７５は
それぞれ動作を停止すると共に、分圧回路７４は出力電
圧Ｖｏが分圧電圧Ｖｄとして出力される。更に、Ｖｒ２
発生回路９１、切替回路９２及び演算増幅器９３もそれ
ぞれ動作を停止する。
３、分圧回路７４、Ｖｒ１発生回路７５、Ｖｒ２発生回
路９１、切替回路９２及び演算増幅器９３で構成されて
いる。スリープモード時には、図７の出力電圧検出部７
１と同様に、演算増幅器７３及びＶｒ１発生回路７５は
それぞれ動作を停止すると共に、分圧回路７４は出力電
圧Ｖｏが分圧電圧Ｖｄとして出力される。更に、Ｖｒ２
発生回路９１、切替回路９２及び演算増幅器９３もそれ
ぞれ動作を停止する。
【００６６】次に、スリープモードから通常動作に切り
替わるスリープ解除時に、出力電圧検出部７１ａの各部
は動作を開始する。Ｖｒ２発生回路９１は、スリープ解
除時に分圧電圧Ｖｄよりも低い所定の電圧Ｖｘから、あ
らかじめ設定された一定時間をかけて基準電圧Ｖｒ１ま
で低下するように、基準電圧Ｖｒ２を所定の速度で変化
させて生成し出力する。
替わるスリープ解除時に、出力電圧検出部７１ａの各部
は動作を開始する。Ｖｒ２発生回路９１は、スリープ解
除時に分圧電圧Ｖｄよりも低い所定の電圧Ｖｘから、あ
らかじめ設定された一定時間をかけて基準電圧Ｖｒ１ま
で低下するように、基準電圧Ｖｒ２を所定の速度で変化
させて生成し出力する。
【００６７】演算増幅器９３は、分圧電圧Ｖｄと基準電
圧Ｖｒ１との比較を行い、分圧電圧Ｖｄが基準電圧Ｖｒ
１よりも大きい場合、ローレベルの制御信号を切替回路
９２に出力する。切替回路９２は、演算増幅器９３から
ローレベルの制御信号が入力されると、基準電圧Ｖｒ２
を演算増幅器７３の非反転入力端に出力する。また、分
圧電圧Ｖｄが基準電圧Ｖｒ１以下になると、演算増幅器
９３は、ハイレベルの制御信号を切替回路９２に出力す
る。切替回路９２は、演算増幅器９３からハイレベルの
制御信号を入力されると、基準電圧Ｖｒ１を演算増幅器
７３の非反転入力端に出力する。
圧Ｖｒ１との比較を行い、分圧電圧Ｖｄが基準電圧Ｖｒ
１よりも大きい場合、ローレベルの制御信号を切替回路
９２に出力する。切替回路９２は、演算増幅器９３から
ローレベルの制御信号が入力されると、基準電圧Ｖｒ２
を演算増幅器７３の非反転入力端に出力する。また、分
圧電圧Ｖｄが基準電圧Ｖｒ１以下になると、演算増幅器
９３は、ハイレベルの制御信号を切替回路９２に出力す
る。切替回路９２は、演算増幅器９３からハイレベルの
制御信号を入力されると、基準電圧Ｖｒ１を演算増幅器
７３の非反転入力端に出力する。
【００６８】このようにすることによって、出力電圧Ｖ
ｏ、分圧電圧Ｖｄ及び基準電圧Ｖｒ２は、図１５のよう
になり、スリープ解除時においては、ＤＣ−ＤＣコンバ
ータ２ａは活性化状態にあることから、急に負荷がかか
った場合の出力電圧Ｖｏにおける、設定電圧Ｖａからの
低下、すなわちアンダシュートをより一層低減すること
ができる。なお、図１５では、１点鎖線で囲んだ部分は
拡大して示している。図１５において、出力電圧Ｖｏの
電圧低下特性よりも緩やかに電圧が低下するように、基
準電圧Ｖｒ２の電圧低下特性を設定するとよい。
ｏ、分圧電圧Ｖｄ及び基準電圧Ｖｒ２は、図１５のよう
になり、スリープ解除時においては、ＤＣ−ＤＣコンバ
ータ２ａは活性化状態にあることから、急に負荷がかか
った場合の出力電圧Ｖｏにおける、設定電圧Ｖａからの
低下、すなわちアンダシュートをより一層低減すること
ができる。なお、図１５では、１点鎖線で囲んだ部分は
拡大して示している。図１５において、出力電圧Ｖｏの
電圧低下特性よりも緩やかに電圧が低下するように、基
準電圧Ｖｒ２の電圧低下特性を設定するとよい。
【００６９】このように、本第２の実施の形態における
電源回路は、アンダシュート防止回路部６２及びオーバ
シュート防止回路部６３を追加したことにより、スリー
プモードから通常動作に移行する際に生じる出力電圧Ｖ
ｏのアンダシュートを減少させることができると共に、
通常動作からスリープモードに移行する際に生じる出力
電圧Ｖｏのオーバシュートを減少させることができる。
電源回路は、アンダシュート防止回路部６２及びオーバ
シュート防止回路部６３を追加したことにより、スリー
プモードから通常動作に移行する際に生じる出力電圧Ｖ
ｏのアンダシュートを減少させることができると共に、
通常動作からスリープモードに移行する際に生じる出力
電圧Ｖｏのオーバシュートを減少させることができる。
【００７０】更に、スリープモードから通常動作に移行
した際、デューティ制御回路部６１ａは、出力電圧Ｖｏ
が所定の電圧Ｖａに低下するまでの間、所定の時間をか
けて分圧電圧Ｖｄよりも低い所定の電圧Ｖｘから、あら
かじめ設定された一定時間をかけて基準電圧Ｖｒ１まで
低下するように変化させる基準電圧Ｖｒ２を用いてＰＭ
ＯＳトランジスタ４１のゲート電圧のデューティ制御を
行うようにした。このことから、スリープモードから通
常動作に移行する際に生じる出力電圧Ｖｏのアンダシュ
ートをより一層低減させることができる。
した際、デューティ制御回路部６１ａは、出力電圧Ｖｏ
が所定の電圧Ｖａに低下するまでの間、所定の時間をか
けて分圧電圧Ｖｄよりも低い所定の電圧Ｖｘから、あら
かじめ設定された一定時間をかけて基準電圧Ｖｒ１まで
低下するように変化させる基準電圧Ｖｒ２を用いてＰＭ
ＯＳトランジスタ４１のゲート電圧のデューティ制御を
行うようにした。このことから、スリープモードから通
常動作に移行する際に生じる出力電圧Ｖｏのアンダシュ
ートをより一層低減させることができる。
【００７１】
【発明の効果】上記の説明から明らかなように、本発明
の電源回路によれば、ＤＣ−ＤＣコンバータで電源電圧
を所定の電圧Ｖａに降圧した後、更にボルテージレギュ
レータによって所定の電圧Ｖｂに降圧してシステム装置
に電源供給するようにした。このことから、ボルテージ
レギュレータによる消費電力を低減させることができる
ため、低消費電力化を図ることができ、各種電池（２次
電池も含む）を電源とした機器において、電池の消耗を
抑制することができる。
の電源回路によれば、ＤＣ−ＤＣコンバータで電源電圧
を所定の電圧Ｖａに降圧した後、更にボルテージレギュ
レータによって所定の電圧Ｖｂに降圧してシステム装置
に電源供給するようにした。このことから、ボルテージ
レギュレータによる消費電力を低減させることができる
ため、低消費電力化を図ることができ、各種電池（２次
電池も含む）を電源とした機器において、電池の消耗を
抑制することができる。
【００７２】また、ＤＣ−ＤＣコンバータは、電源供給
先のシステム装置から、低消費電力の動作モードを実行
する際に出力される所定の信号が入力されると、非活性
化状態となって動作を停止し、直流電源からの電源電圧
を出力するようにした。このことから、電源供給先のシ
ステム装置が低消費電力の動作モードを実行して一時的
に動作を停止する際、ＤＣ−ＤＣコンバータを非活性化
状態にして動作を停止させることができるため、更に低
消費電力化を図ることができると共に、システム装置、
例えばＣＰＵが低消費電力動作時において間欠的に動作
する場合においも、電源の供給を行うことができる。
先のシステム装置から、低消費電力の動作モードを実行
する際に出力される所定の信号が入力されると、非活性
化状態となって動作を停止し、直流電源からの電源電圧
を出力するようにした。このことから、電源供給先のシ
ステム装置が低消費電力の動作モードを実行して一時的
に動作を停止する際、ＤＣ−ＤＣコンバータを非活性化
状態にして動作を停止させることができるため、更に低
消費電力化を図ることができると共に、システム装置、
例えばＣＰＵが低消費電力動作時において間欠的に動作
する場合においも、電源の供給を行うことができる。
【００７３】具体的には、ＤＣ−ＤＣコンバータにおい
て、制御部は、システム装置から所定の信号が入力され
ると非活性化状態となり、スイッチング回路部に対し
て、スイッチング動作を停止させ直流電源からの電源電
圧を常時平滑回路部に出力させるようにした。このこと
から、ＤＣ−ＤＣコンバータにおいて、簡単な構成で、
非活性化状態時に直流電源からの電源電圧をボルテージ
レギュレータに出力することができる。
て、制御部は、システム装置から所定の信号が入力され
ると非活性化状態となり、スイッチング回路部に対し
て、スイッチング動作を停止させ直流電源からの電源電
圧を常時平滑回路部に出力させるようにした。このこと
から、ＤＣ−ＤＣコンバータにおいて、簡単な構成で、
非活性化状態時に直流電源からの電源電圧をボルテージ
レギュレータに出力することができる。
【００７４】一方、上記ＤＣ−ＤＣコンバータは、電源
供給先のシステム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、直
流電源からの電源電圧を出力するようにした。このこと
から、電源供給先のシステム装置が低消費電力の動作モ
ードを実行して一時的に動作を停止する際、ＤＣ−ＤＣ
コンバータにおける所定の電圧Ｖａを生成する動作を停
止させることができるため、低消費電力化を図ることが
できると共に、システム装置、例えばＣＰＵが低消費電
力動作時において間欠的に動作する場合においも、電源
の供給を行うことができる。
供給先のシステム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、直
流電源からの電源電圧を出力するようにした。このこと
から、電源供給先のシステム装置が低消費電力の動作モ
ードを実行して一時的に動作を停止する際、ＤＣ−ＤＣ
コンバータにおける所定の電圧Ｖａを生成する動作を停
止させることができるため、低消費電力化を図ることが
できると共に、システム装置、例えばＣＰＵが低消費電
力動作時において間欠的に動作する場合においも、電源
の供給を行うことができる。
【００７５】この場合、ＤＣ−ＤＣコンバータにおい
て、制御部は、上記所定の信号が入力されると、スイッ
チング回路部に対して、スイッチング動作を停止させ直
流電源からの電源電圧を上記平滑回路部に出力させるよ
うにした。このことから、ＤＣ−ＤＣコンバータにおい
て、簡単な構成で、低消費電力の動作モード時に直流電
源からの電源電圧をボルテージレギュレータに出力する
ことができる。
て、制御部は、上記所定の信号が入力されると、スイッ
チング回路部に対して、スイッチング動作を停止させ直
流電源からの電源電圧を上記平滑回路部に出力させるよ
うにした。このことから、ＤＣ−ＤＣコンバータにおい
て、簡単な構成で、低消費電力の動作モード時に直流電
源からの電源電圧をボルテージレギュレータに出力する
ことができる。
【００７６】更に、上記制御部は、低消費電力の動作モ
ードが解除されたときに、平滑回路部からの出力電圧が
所定の電圧Ｖａを超えていると、平滑回路部の出力端に
負荷を接続し、該負荷に流れる電流を制御して平滑回路
部から出力される電圧を所定の電圧Ｖａまで低下させる
ようにした。このことから、低消費電力の動作モードか
ら通常動作に移行する際に、ＤＣ−ＤＣコンバータから
ボルテージレギュレータへの出力電圧に発生するアンダ
シュートを低減させることができる。
ードが解除されたときに、平滑回路部からの出力電圧が
所定の電圧Ｖａを超えていると、平滑回路部の出力端に
負荷を接続し、該負荷に流れる電流を制御して平滑回路
部から出力される電圧を所定の電圧Ｖａまで低下させる
ようにした。このことから、低消費電力の動作モードか
ら通常動作に移行する際に、ＤＣ−ＤＣコンバータから
ボルテージレギュレータへの出力電圧に発生するアンダ
シュートを低減させることができる。
【００７７】具体的には、上記制御部は、負荷をなすト
ランジスタと、所定の解除信号が入力されると、平滑回
路部から出力された電圧が所定の電圧Ｖａ以下であるか
否かを判定し、該判定結果を出力する出力電圧判定回路
と、所定の解除信号が入力されると、該出力電圧判定回
路からの判定結果に応じて上記トランジスタの動作制御
を行い、該トランジスタに流れる電流を制御する電流制
御回路とを備えるようにした。このことから、簡単な構
成で、低消費電力の動作モードから通常動作に移行する
際に、ＤＣ−ＤＣコンバータからボルテージレギュレー
タへの出力電圧に発生するアンダシュートを低減させる
ことができる。
ランジスタと、所定の解除信号が入力されると、平滑回
路部から出力された電圧が所定の電圧Ｖａ以下であるか
否かを判定し、該判定結果を出力する出力電圧判定回路
と、所定の解除信号が入力されると、該出力電圧判定回
路からの判定結果に応じて上記トランジスタの動作制御
を行い、該トランジスタに流れる電流を制御する電流制
御回路とを備えるようにした。このことから、簡単な構
成で、低消費電力の動作モードから通常動作に移行する
際に、ＤＣ−ＤＣコンバータからボルテージレギュレー
タへの出力電圧に発生するアンダシュートを低減させる
ことができる。
【００７８】また、上記電流制御回路は、出力電圧判定
回路が平滑回路部の出力電圧が所定の電圧Ｖａを超えて
いると判定した場合、上記トランジスタに流れる電流を
所定の速さで増加させるようにした。このことから、低
消費電力の動作モードから通常動作への移行時に、平滑
回路部の出力電圧を電源電圧から所定の電圧Ｖａに次第
に低下させることができるため、平滑回路部の出力電圧
におけるアンダシュートを低減させることができる。
回路が平滑回路部の出力電圧が所定の電圧Ｖａを超えて
いると判定した場合、上記トランジスタに流れる電流を
所定の速さで増加させるようにした。このことから、低
消費電力の動作モードから通常動作への移行時に、平滑
回路部の出力電圧を電源電圧から所定の電圧Ｖａに次第
に低下させることができるため、平滑回路部の出力電圧
におけるアンダシュートを低減させることができる。
【００７９】また、上記電流制御回路は、出力電圧判定
回路が平滑回路部の出力電圧が所定の電圧Ｖａになった
と判定してから、所定の時間ｔ２の間、引き続き上記ト
ランジスタに流れる電流を所定の速さで増加させた後、
所定の時間ｔ３の間、上記トランジスタに対して飽和電
流が流れるように制御するようにした。このことから、
平滑回路部の出力電圧が所定の電圧Ｖａになってから制
御部がスイッチング回路部に対するスイッチング動作の
制御を開始するまでの時間に、平滑回路部の出力端に急
激な負荷電流の増加を防止することができ、平滑回路部
の出力電圧におけるアンダシュートを低減させることが
できる。
回路が平滑回路部の出力電圧が所定の電圧Ｖａになった
と判定してから、所定の時間ｔ２の間、引き続き上記ト
ランジスタに流れる電流を所定の速さで増加させた後、
所定の時間ｔ３の間、上記トランジスタに対して飽和電
流が流れるように制御するようにした。このことから、
平滑回路部の出力電圧が所定の電圧Ｖａになってから制
御部がスイッチング回路部に対するスイッチング動作の
制御を開始するまでの時間に、平滑回路部の出力端に急
激な負荷電流の増加を防止することができ、平滑回路部
の出力電圧におけるアンダシュートを低減させることが
できる。
【００８０】更に、上記電流制御回路は、所定の時間ｔ
３経過後、上記トランジスタに流れる電流を所定の速さ
で減少させるようにした。このことから、トランジスタ
に電流が流れている状態のときにボルテージレギュレー
タが動作を開始するようにすることができ、ボルテージ
レギュレータの動作開始時に、平滑回路部の出力端から
の出力電流が急激に増加することによる、平滑回路部の
出力電圧のアンダシュートを低減させることができる。
３経過後、上記トランジスタに流れる電流を所定の速さ
で減少させるようにした。このことから、トランジスタ
に電流が流れている状態のときにボルテージレギュレー
タが動作を開始するようにすることができ、ボルテージ
レギュレータの動作開始時に、平滑回路部の出力端から
の出力電流が急激に増加することによる、平滑回路部の
出力電圧のアンダシュートを低減させることができる。
【００８１】また、上記制御部は、電源供給先の上記シ
ステム装置から、低消費電力の動作モードを実行する際
に出力される上記所定の信号が入力されると、上記スイ
ッチング回路部から出力される電流を検出し、該検出し
た電流値に応じてスイッチング回路部に対して出力電流
の制御を行うようにした。このことから、通常動作から
低消費電力の動作モードへの移行時に、平滑回路部の出
力電圧を所定の電圧Ｖａから電源電圧への急激な上昇を
防止することができるため、平滑回路部の出力電圧にお
けるオーバシュートを低減させることができる。
ステム装置から、低消費電力の動作モードを実行する際
に出力される上記所定の信号が入力されると、上記スイ
ッチング回路部から出力される電流を検出し、該検出し
た電流値に応じてスイッチング回路部に対して出力電流
の制御を行うようにした。このことから、通常動作から
低消費電力の動作モードへの移行時に、平滑回路部の出
力電圧を所定の電圧Ｖａから電源電圧への急激な上昇を
防止することができるため、平滑回路部の出力電圧にお
けるオーバシュートを低減させることができる。
【００８２】具体的には、上記制御部は、検出した電流
値が所定値α未満のときは、スイッチング回路部に対し
て電源電圧を平滑回路部に出力させ、検出した電流値が
所定値α以上のときは、該電流値が所定値α未満になる
までスイッチング回路部に対して出力電流を所定の方法
で低下させるようにした。このことから、通常動作から
低消費電力の動作モードへの移行時に、平滑回路部の出
力電圧を所定の電圧Ｖａから電源電圧への急激な上昇を
確実に防止することができる。
値が所定値α未満のときは、スイッチング回路部に対し
て電源電圧を平滑回路部に出力させ、検出した電流値が
所定値α以上のときは、該電流値が所定値α未満になる
までスイッチング回路部に対して出力電流を所定の方法
で低下させるようにした。このことから、通常動作から
低消費電力の動作モードへの移行時に、平滑回路部の出
力電圧を所定の電圧Ｖａから電源電圧への急激な上昇を
確実に防止することができる。
【００８３】一方、上記制御部は、電源供給先の上記シ
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力され
ると、平滑回路部からの出力電圧が所定の電圧Ｖａに低
下するまでの間、一定速度で低下する基準電圧Ｖｒ２
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
した。このことから、低消費電力の動作モードから通常
動作に移行する際に、ＤＣ−ＤＣコンバータからボルテ
ージレギュレータへの出力電圧に発生するアンダシュー
トをより一層低減させることができる。
ステム装置から、低消費電力の動作モードを解除して通
常動作を行う際に出力される所定の解除信号が入力され
ると、平滑回路部からの出力電圧が所定の電圧Ｖａに低
下するまでの間、一定速度で低下する基準電圧Ｖｒ２
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
した。このことから、低消費電力の動作モードから通常
動作に移行する際に、ＤＣ−ＤＣコンバータからボルテ
ージレギュレータへの出力電圧に発生するアンダシュー
トをより一層低減させることができる。
【００８４】この場合、平滑回路部からの出力電圧が所
定の電圧Ｖａまで低下すると、所定の基準電圧Ｖｒ１
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
した。このことから、アンダシュートを低減させて平滑
回路部の出力電圧を所定の電圧Ｖａにした後、低消費電
力の動作モードから通常動作への移行が完了した時点で
通常動作を行うことができる。
定の電圧Ｖａまで低下すると、所定の基準電圧Ｖｒ１
と、平滑回路部からの出力電圧に応じた電圧とを比較
し、該比較結果に応じてスイッチング回路部におけるス
イッチング動作のデューティサイクルを制御するように
した。このことから、アンダシュートを低減させて平滑
回路部の出力電圧を所定の電圧Ｖａにした後、低消費電
力の動作モードから通常動作への移行が完了した時点で
通常動作を行うことができる。
【図１】 本発明の第１の実施の形態における電源回路
の構成例を示した図である。
の構成例を示した図である。
【図２】 図１におけるＤＣ−ＤＣコンバータ２の内部
構成例を示した図である。
構成例を示した図である。
【図３】 図１におけるＤＣ−ＤＣコンバータ２の内部
構成の変形例を示した図である。
構成の変形例を示した図である。
【図４】 図３の各トランジスタに対する制御部３３か
らの各制御信号の例を示したタイミングチャートであ
る。
らの各制御信号の例を示したタイミングチャートであ
る。
【図５】 従来の電源回路の例を示した回路図である。
【図６】 従来の電源回路の他の例を示した概略のブロ
ック図である。
ック図である。
【図７】 本発明の第２の実施の形態における電源回路
のＤＣ−ＤＣコンバータの内部回路例を示した図であ
る。
のＤＣ−ＤＣコンバータの内部回路例を示した図であ
る。
【図８】 図７の出力電圧Ｖｏの特性例を示した図であ
る。
る。
【図９】 図７のＮＭＯＳトランジスタ８１に流れる電
流ｉａの特性例を示した図である。
流ｉａの特性例を示した図である。
【図１０】 ゲート電圧Ｖｇの特性例を示した図であ
る。
る。
【図１１】 ゲート電圧Ｖｇの他の特性例を示した図で
ある。
ある。
【図１２】 図７における出力電圧Ｖｏの特性例を示し
た図である。
た図である。
【図１３】 図７における出力電圧Ｖｏ、分圧電圧Ｖｄ
及び基準電圧Ｖｒ１の各関係例を示した図である。
及び基準電圧Ｖｒ１の各関係例を示した図である。
【図１４】 本発明の第２の実施の形態における電源回
路のＤＣ−ＤＣコンバータの内部回路の他の例を示した
図である。
路のＤＣ−ＤＣコンバータの内部回路の他の例を示した
図である。
【図１５】 図１４における出力電圧Ｖｏ、分圧電圧Ｖ
ｄ、基準電圧Ｖｒ１及びＶｒ２の各関係例を示した図で
ある。
ｄ、基準電圧Ｖｒ１及びＶｒ２の各関係例を示した図で
ある。
１，１ａ 電源回路 ２，２ａ ＤＣ−ＤＣコンバータ ３ ボルテージレギュレータ １０ 直流電源 １１ ＣＰＵ ３１ スイッチング回路部 ３２ 平滑回路部 ３３，３３ａ 制御部 ６１，６１ａ デューティ制御回路部 ６２ アンダシュート防止回路部 ６３ オーバシュート防止回路部 ７１，７１ａ 出力電圧検出部 ７２ デューティ制御部 ７３，８２，９３ 演算増幅器 ７４ 分圧回路 ７５ Ｖｒ１発生回路 ８１ ＮＭＯＳトランジスタ ８３ 電流制御回路 ９１ Ｖｒ２発生回路 ９２ 切替回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｊ 1/00 ３０６ Ｈ０２Ｊ 1/00 ３０６Ｄ ３０７ ３０７Ｆ Ｆターム(参考） 5G065 AA01 DA07 EA02 FA02 GA07 HA04 JA07 KA02 KA05 LA07 MA03 MA07 MA09 MA10 NA04 5H420 BB02 BB12 BB14 CC02 DD02 EA14 EA23 EA39 EA49 EB09 EB15 EB26 EB37 FF03 FF25 5H430 BB01 BB09 BB11 EE04 EE12 FF13 GG01 HH03 JJ04 JJ07 5H730 AS05 AS23 DD04 EE53 EE59 FG22 FG25 XC20
Claims (14)
- 【請求項１】 直流電源からの電源電圧を所定の電圧に
降圧して、所定の機能を有するシステム装置に電源供給
を行う電源回路において、 上記直流電源からの電源電圧を所定の電圧Ｖａに降圧し
て出力するＤＣ−ＤＣコンバータと、 該ＤＣ−ＤＣコンバータからの出力電圧を少なくとも１
つの所定の電圧Ｖｂに降圧して上記システム装置に電源
供給を行うボルテージレギュレータと、を備えることを
特徴とする電源回路。 - 【請求項２】 上記ＤＣ−ＤＣコンバータは、電源供給
先の上記システム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、非
活性化状態となって動作を停止し、直流電源からの電源
電圧を出力することを特徴とする請求項１記載の電源回
路。 - 【請求項３】 上記ＤＣ−ＤＣコンバータは、 直流電源からの電源電圧をスイッチングして出力するス
イッチング回路部と、 該スイッチング回路部から出力される脈流電圧を平滑し
て上記ボルテージレギュレータに出力する平滑回路部
と、 該平滑回路部から出力された電圧を検出し、該検出した
電圧に応じて、平滑回路部からの出力電圧が所定の電圧
Ｖａになるように上記スイッチング回路部におけるスイ
ッチング動作の制御を行う制御部と、を備え、 上記制御部は、上記所定の信号が入力されると非活性化
状態となり、上記スイッチング回路部に対して、スイッ
チング動作を停止させ直流電源からの電源電圧を常時上
記平滑回路部に出力させることを特徴とする請求項１又
は２記載の電源回路。 - 【請求項４】 上記ＤＣ−ＤＣコンバータは、電源供給
先の上記システム装置から、低消費電力の動作モードを
実行する際に出力される所定の信号が入力されると、直
流電源からの電源電圧を出力することを特徴とする請求
項１記載の電源回路。 - 【請求項５】 上記ＤＣ−ＤＣコンバータは、 直流電源からの電源電圧をスイッチングして出力するス
イッチング回路部と、 該スイッチング回路部から出力される脈流電圧を平滑し
て上記ボルテージレギュレータに出力する平滑回路部
と、 該平滑回路部から出力された電圧を検出し、該検出した
電圧に応じて、平滑回路部からの出力電圧が所定の電圧
Ｖａになるように上記スイッチング回路部におけるスイ
ッチング動作の制御を行う制御部と、を備え、 上記制御部は、上記所定の信号が入力されると、上記ス
イッチング回路部に対して、スイッチング動作を停止さ
せ直流電源からの電源電圧を上記平滑回路部に出力させ
ることを特徴とする請求項１又は４記載の電源回路。 - 【請求項６】 上記制御部は、電源供給先の上記システ
ム装置から、低消費電力の動作モードを解除して通常動
作を行う際に出力される所定の解除信号が入力され、上
記平滑回路部からの出力電圧が上記所定の電圧Ｖａを超
えていると、上記平滑回路部の出力端に負荷を接続し、
該負荷に流れる電流を制御して平滑回路部から出力され
る電圧を上記所定の電圧Ｖａまで低下させることを特徴
とする請求項５記載の電源回路。 - 【請求項７】 上記制御部は、 上記負荷をなすトランジスタと、 上記所定の解除信号が入力されると、平滑回路部から出
力された電圧が所定の電圧Ｖａ以下であるか否かを判定
し、該判定結果を出力する出力電圧判定回路と、 上記所定の解除信号が入力されると、該出力電圧判定回
路からの判定結果に応じて上記トランジスタの動作制御
を行い、該トランジスタに流れる電流を制御する電流制
御回路と、を備えることを特徴とする請求項６記載の電
源回路。 - 【請求項８】 上記電流制御回路は、出力電圧判定回路
によって平滑回路部の出力電圧が所定の電圧Ｖａを超え
ていると判定された場合、上記トランジスタに流れる電
流を所定の速さで増加させることを特徴とする請求項７
記載の電源回路。 - 【請求項９】 上記電流制御回路は、出力電圧判定回路
によって平滑回路部の出力電圧が所定の電圧Ｖａになっ
たと判定されてから、所定の時間ｔ２の間、引き続き上
記トランジスタに流れる電流を所定の速さで増加させた
後、所定の時間ｔ３の間、上記トランジスタに対して飽
和電流が流れるように制御することを特徴とする請求項
８記載の電源回路。 - 【請求項１０】 上記電流制御回路は、上記所定の時間
ｔ３経過後、上記トランジスタに流れる電流を所定の速
さで減少させることを特徴とする請求項９記載の電源回
路。 - 【請求項１１】 上記制御部は、電源供給先の上記シス
テム装置から、低消費電力の動作モードを実行する際に
出力される上記所定の信号が入力されると、上記スイッ
チング回路部から出力される電流を検出し、該検出した
電流値に応じてスイッチング回路部に対して出力電流の
制御を行うことを特徴とする請求項５、６、７、８、９
又は１０記載の電源回路。 - 【請求項１２】 上記制御部は、検出した電流値が所定
値α未満のときは、上記スイッチング回路部に対して電
源電圧を平滑回路部に出力させ、検出した電流値が所定
値α以上のときは、該電流値が所定値α未満になるまで
上記スイッチング回路部に対して出力電流を所定の方法
で低下させることを特徴とする請求項１１記載の電源回
路。 - 【請求項１３】 上記制御部は、電源供給先の上記シス
テム装置から、低消費電力の動作モードを解除して通常
動作を行う際に出力される所定の解除信号が入力される
と、上記平滑回路部からの出力電圧が所定の電圧Ｖａに
低下するまでの間、一定速度で低下する基準電圧Ｖｒ２
と、上記平滑回路部からの出力電圧に応じた電圧とを比
較し、該比較結果に応じて上記スイッチング回路部にお
けるスイッチング動作のデューティサイクルを制御する
ことを特徴とする請求項５、６、７、８、９、１０、１
１又は１２記載の電源回路。 - 【請求項１４】 上記制御部は、上記平滑回路部からの
出力電圧が所定の電圧Ｖａまで低下すると、所定の基準
電圧Ｖｒ１と、上記平滑回路部からの出力電圧に応じた
電圧とを比較し、該比較結果に応じて上記スイッチング
回路部におけるスイッチング動作のデューティサイクル
を制御することを特徴とする請求項１３記載の電源回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189792A JP3817446B2 (ja) | 2001-02-15 | 2001-06-22 | 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法 |
| CN02105004XA CN1371033B (zh) | 2001-02-15 | 2002-02-10 | 电源电路 |
| US10/075,624 US6713992B2 (en) | 2001-02-15 | 2002-02-15 | Method and apparatus for power supply capable of effectively reducing a power consumption |
| US11/390,535 USRE41304E1 (en) | 2001-02-15 | 2006-03-28 | Method and apparatus for power supply capable of effectively reducing a power consumption |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038394 | 2001-02-15 | ||
| JP2001-38394 | 2001-02-15 | ||
| JP2001189792A JP3817446B2 (ja) | 2001-02-15 | 2001-06-22 | 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006055203A Division JP4878871B2 (ja) | 2001-02-15 | 2006-03-01 | 電源回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002320380A true JP2002320380A (ja) | 2002-10-31 |
| JP2002320380A5 JP2002320380A5 (ja) | 2006-04-13 |
| JP3817446B2 JP3817446B2 (ja) | 2006-09-06 |
Family
ID=26609448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001189792A Expired - Fee Related JP3817446B2 (ja) | 2001-02-15 | 2001-06-22 | 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6713992B2 (ja) |
| JP (1) | JP3817446B2 (ja) |
| CN (1) | CN1371033B (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008061328A (ja) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | 電子機器 |
| US7516347B2 (en) | 2004-12-22 | 2009-04-07 | Samsung Electronics Co., Ltd | Electronic device having power-down mode and method of reducing power consumption |
| JP2009536815A (ja) * | 2006-05-10 | 2009-10-15 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
| WO2010073401A1 (ja) * | 2008-12-26 | 2010-07-01 | 三菱電機株式会社 | アナログ電流出力回路 |
| WO2010106595A1 (ja) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | 電源システム及び電源供給方法 |
| JP2011527557A (ja) * | 2008-07-11 | 2011-10-27 | イーエム・ミクロエレクトロニク−マリン・エス アー | 電圧変換器を有する電源ユニット |
| US8193630B2 (en) | 2006-05-10 | 2012-06-05 | Qualcomm Incorporated | System and method of silicon switched power delivery using a package |
| JP2013162696A (ja) * | 2012-02-07 | 2013-08-19 | Minebea Co Ltd | 直流給電システム用の家電製品、制御手段、ｄｃ／ｄｃコンバータ、並びにａｃ／ｄｃコンバータ |
| US8587281B2 (en) | 2012-03-05 | 2013-11-19 | Kabushiki Kaisha Toshiba | Operation controller, DC-DC converter controller, and DC-DC converter |
| KR101372795B1 (ko) | 2009-01-13 | 2014-03-10 | 세이코 인스트루 가부시키가이샤 | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 |
| JP2015519254A (ja) * | 2012-06-06 | 2015-07-09 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 集積型レギュレータ、特に電圧レギュレータ、および構成可能な出力電圧を有する乗員保護手段のための制御装置 |
| JP2016226079A (ja) * | 2015-05-27 | 2016-12-28 | 日立オートモティブシステムズ株式会社 | 電源回路及び車載用電源システム |
| CN106300975A (zh) * | 2016-10-21 | 2017-01-04 | 成都前锋电子仪器有限责任公司 | 一种dc/dc电源电路 |
| US10044354B2 (en) | 2016-07-11 | 2018-08-07 | Ricoh Company, Ltd. | I/O cell |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7277106B2 (en) * | 2002-07-10 | 2007-10-02 | Samsung Electronics Co., Ltd. | Scanning apparatus having a fluorescent lamp and control method thereof |
| US6900621B1 (en) * | 2003-07-03 | 2005-05-31 | Inovys | Digitally controlled modular power supply for automated test equipment |
| JP4387170B2 (ja) * | 2003-11-27 | 2009-12-16 | 株式会社リコー | スイッチングレギュレータ |
| JP2005168106A (ja) * | 2003-11-28 | 2005-06-23 | Toshiba Corp | 電源装置 |
| KR100595652B1 (ko) * | 2004-02-12 | 2006-07-03 | 엘지전자 주식회사 | 이동 통신 단말기의 송신 전력 제어 장치 및 방법 |
| JP4445780B2 (ja) * | 2004-03-02 | 2010-04-07 | Ｏｋｉセミコンダクタ株式会社 | 電圧レギュレータ |
| WO2005088816A1 (ja) * | 2004-03-15 | 2005-09-22 | Rohm Co., Ltd | 電源装置 |
| US8315588B2 (en) * | 2004-04-30 | 2012-11-20 | Lsi Corporation | Resistive voltage-down regulator for integrated circuit receivers |
| US20060087297A1 (en) * | 2004-10-25 | 2006-04-27 | Qi Deng | Multi-mode multi-phase inductor-less DC/DC regulator |
| US8044645B2 (en) * | 2005-04-12 | 2011-10-25 | Stmicroelectronics S.R.L. | Multi-phase voltage regulator |
| CN100362724C (zh) * | 2005-04-15 | 2008-01-16 | 金宝电子工业股份有限公司 | 多功能产品的有效利用电池电量的装置与方法 |
| ITMO20050247A1 (it) | 2005-09-29 | 2007-03-30 | Studio Tecnico 6M Srl | Valvola per la frenatura idraulica di macchine operatrici o simili |
| US7304464B2 (en) * | 2006-03-15 | 2007-12-04 | Micrel, Inc. | Switching voltage regulator with low current trickle mode |
| US7738928B2 (en) * | 2006-09-21 | 2010-06-15 | Research In Motion Limited | Integrated switch-mode power supply and linear regulator |
| EP1903666A1 (en) | 2006-09-21 | 2008-03-26 | Research In Motion Limited | Integrated switch-mode power supply and linear regulator |
| CN101256437A (zh) * | 2007-02-27 | 2008-09-03 | 鸿富锦精密工业（深圳）有限公司 | 主板电压供电电路 |
| US7839129B2 (en) * | 2007-09-10 | 2010-11-23 | The Regents Of The University Of Michigan | On-chip power supply voltage regulation |
| US7904740B2 (en) * | 2007-09-28 | 2011-03-08 | Nokia Corporation | Power supply efficiency optimization |
| US8447260B2 (en) * | 2007-12-12 | 2013-05-21 | Broadcom Corporation | Method and system for on-demand receiver supply voltage and current |
| US9519300B2 (en) * | 2007-12-20 | 2016-12-13 | Ken Tsz Kin Mok | Reducing cross-regulation interferences between voltage regulators |
| CN101247053B (zh) * | 2008-01-22 | 2010-10-27 | 艾默生网络能源有限公司 | 电池接入用升降压变换电路和装置、直流后备电源装置 |
| JP4479797B2 (ja) * | 2008-01-23 | 2010-06-09 | 株式会社デンソー | 電子制御装置 |
| JP5090202B2 (ja) * | 2008-02-19 | 2012-12-05 | 株式会社リコー | 電源回路 |
| JP5146009B2 (ja) * | 2008-02-28 | 2013-02-20 | 富士通セミコンダクター株式会社 | 電源供給装置および電源供給方法 |
| US8339188B1 (en) * | 2008-07-01 | 2012-12-25 | Cypress Semiconductor Corporation | Floating gate reference for sleep/hibernate regulator |
| JP5258490B2 (ja) * | 2008-10-02 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びそれを用いたｉｃカード |
| JP2010115072A (ja) * | 2008-11-10 | 2010-05-20 | Nec Electronics Corp | レギュレータ回路 |
| CN102103400A (zh) * | 2009-12-17 | 2011-06-22 | 深圳富泰宏精密工业有限公司 | 电源装置及其使用方法 |
| CN102117087B (zh) * | 2009-12-31 | 2016-01-13 | 意法半导体研发(深圳)有限公司 | 调整信号的方法、电源、电源控制器以及*** |
| US9000744B2 (en) * | 2010-07-21 | 2015-04-07 | Fairchild Korea Semiconductor Ltd. | Switch control device with zero-cross point estimation by edge detection, power supply device comprising the same, and switch control method with zero-cross point estimation by edge detection |
| CN102751872B (zh) * | 2011-04-21 | 2016-04-06 | 登丰微电子股份有限公司 | 反馈控制电路 |
| TWI478472B (zh) * | 2012-05-11 | 2015-03-21 | Delta Electronics Inc | 電源轉換裝置 |
| US9660540B2 (en) | 2012-11-05 | 2017-05-23 | Flextronics Ap, Llc | Digital error signal comparator |
| US9490651B2 (en) | 2013-03-15 | 2016-11-08 | Flextronics Ap, Llc | Sweep frequency mode for magnetic resonant power transmission |
| DE102014103503A1 (de) * | 2013-03-15 | 2014-09-18 | Flextronics Ap Llc | Leerlauferkennung und Spannungsanstiegsgeschwindigkeitskompensierung |
| JP6133694B2 (ja) * | 2013-06-11 | 2017-05-24 | 株式会社日立製作所 | 電源回路 |
| US9846466B1 (en) | 2013-08-27 | 2017-12-19 | Flextronics Ap, Llc | Single output channel adapter for charging during laptop sleep mode |
| US9601982B1 (en) | 2013-08-27 | 2017-03-21 | Flextronics Ap, Llc | Switchable auxiliary supply circuit |
| KR102169384B1 (ko) | 2014-03-13 | 2020-10-23 | 삼성전자주식회사 | 스위칭 레귤레이터, 이를 포함하는 전력 관리 장치 및 시스템 |
| US9621053B1 (en) | 2014-08-05 | 2017-04-11 | Flextronics Ap, Llc | Peak power control technique for primary side controller operation in continuous conduction mode |
| US9941799B1 (en) | 2014-08-08 | 2018-04-10 | Flextronics Ap, Llc | Cascade power system with isolated Class-E resonant circuit |
| CN104778931A (zh) * | 2015-03-27 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种像素晶体管的栅极驱动方法和栅极驱动电路 |
| JP6611385B1 (ja) * | 2018-07-30 | 2019-11-27 | 浜松ホトニクス株式会社 | 直流電源回路 |
| JP7173915B2 (ja) * | 2019-03-28 | 2022-11-16 | ラピスセミコンダクタ株式会社 | 電源回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3835368A (en) * | 1973-05-21 | 1974-09-10 | Gen Electric | Voltage regulator for a direct current power supply |
| JP2716234B2 (ja) * | 1990-01-19 | 1998-02-18 | 福島日本電気株式会社 | 多出力コンバータ及びその変調回路 |
| US5179508A (en) * | 1991-10-15 | 1993-01-12 | International Business Machines Corp. | Standby boost converter |
| US6011322A (en) * | 1997-07-28 | 2000-01-04 | Sony Corporation | Apparatus and method for providing power to circuitry implementing two different power sources |
| US5864221A (en) * | 1997-07-29 | 1999-01-26 | Trw Inc. | Dedicated avionics standby power supply |
| KR100264897B1 (ko) * | 1998-03-05 | 2000-09-01 | 윤종용 | 이동통신 단말기의 전원공급방법 및 장치 |
| JP2001175368A (ja) * | 1999-12-15 | 2001-06-29 | Nec Shizuoka Ltd | Ｃｐｕコア電圧切替え回路 |
| JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
-
2001
- 2001-06-22 JP JP2001189792A patent/JP3817446B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-10 CN CN02105004XA patent/CN1371033B/zh not_active Expired - Fee Related
- 2002-02-15 US US10/075,624 patent/US6713992B2/en not_active Ceased
-
2006
- 2006-03-28 US US11/390,535 patent/USRE41304E1/en not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7516347B2 (en) | 2004-12-22 | 2009-04-07 | Samsung Electronics Co., Ltd | Electronic device having power-down mode and method of reducing power consumption |
| JP2009536815A (ja) * | 2006-05-10 | 2009-10-15 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
| JP4897877B2 (ja) * | 2006-05-10 | 2012-03-14 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
| US8193630B2 (en) | 2006-05-10 | 2012-06-05 | Qualcomm Incorporated | System and method of silicon switched power delivery using a package |
| JP4553879B2 (ja) * | 2006-08-30 | 2010-09-29 | 富士通株式会社 | 電子機器 |
| JP2008061328A (ja) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | 電子機器 |
| JP2011527557A (ja) * | 2008-07-11 | 2011-10-27 | イーエム・ミクロエレクトロニク−マリン・エス アー | 電圧変換器を有する電源ユニット |
| KR101307000B1 (ko) * | 2008-12-26 | 2013-09-11 | 미쓰비시덴키 가부시키가이샤 | 아날로그 전류 출력 회로 |
| WO2010073401A1 (ja) * | 2008-12-26 | 2010-07-01 | 三菱電機株式会社 | アナログ電流出力回路 |
| US8810078B2 (en) | 2008-12-26 | 2014-08-19 | Mitsubishi Electric Corporation | Analog current output circuit |
| KR101372795B1 (ko) | 2009-01-13 | 2014-03-10 | 세이코 인스트루 가부시키가이샤 | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 |
| WO2010106595A1 (ja) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | 電源システム及び電源供給方法 |
| JP2013162696A (ja) * | 2012-02-07 | 2013-08-19 | Minebea Co Ltd | 直流給電システム用の家電製品、制御手段、ｄｃ／ｄｃコンバータ、並びにａｃ／ｄｃコンバータ |
| US8587281B2 (en) | 2012-03-05 | 2013-11-19 | Kabushiki Kaisha Toshiba | Operation controller, DC-DC converter controller, and DC-DC converter |
| JP2015519254A (ja) * | 2012-06-06 | 2015-07-09 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 集積型レギュレータ、特に電圧レギュレータ、および構成可能な出力電圧を有する乗員保護手段のための制御装置 |
| JP2016226079A (ja) * | 2015-05-27 | 2016-12-28 | 日立オートモティブシステムズ株式会社 | 電源回路及び車載用電源システム |
| US10044354B2 (en) | 2016-07-11 | 2018-08-07 | Ricoh Company, Ltd. | I/O cell |
| CN106300975A (zh) * | 2016-10-21 | 2017-01-04 | 成都前锋电子仪器有限责任公司 | 一种dc/dc电源电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1371033A (zh) | 2002-09-25 |
| US6713992B2 (en) | 2004-03-30 |
| CN1371033B (zh) | 2010-05-26 |
| JP3817446B2 (ja) | 2006-09-06 |
| US20020121882A1 (en) | 2002-09-05 |
| USRE41304E1 (en) | 2010-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002320380A (ja) | 電源回路 | |
| US8242760B2 (en) | Constant-voltage circuit device | |
| US7336060B2 (en) | Circuit and method for controlling a DC-DC converter by enabling the synchronous rectifier during undervoltage lockout | |
| US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
| US20040174149A1 (en) | Power supplying methods and apparatus that provide stable output voltage | |
| US7764057B2 (en) | Constant-on-time switching power supply with virtual ripple feedback and related system and method | |
| US8018214B2 (en) | Regulator with soft-start using current source | |
| JP4889398B2 (ja) | 定電圧電源回路 | |
| US7550955B2 (en) | Power supply circuit | |
| US20100277147A1 (en) | Switching power supply circuitry | |
| KR100997588B1 (ko) | 전압-모드 스위칭 파워 서플라이 및 이의 스타트-업 방법 | |
| JP2004173481A (ja) | スイッチングレギュレータ及び電源装置 | |
| WO2016048594A1 (en) | Power supply topologies with capacitance management | |
| US8754580B2 (en) | Semiconductor apparatus and method of controlling operation thereof | |
| JP2006014581A (ja) | 電源装置およびそれを用いた電子機器 | |
| US6498467B1 (en) | Ultra-low-power mode for a voltage regulator | |
| JPH10323026A (ja) | 放電制御回路及びシリーズレギュレータ | |
| US11404963B2 (en) | Electronic circuit with minimized variation in output voltage of DC-DC converter, control system with electronic circuit and method for controlling electronic circuit | |
| JP4282673B2 (ja) | スイッチング電源装置 | |
| JP2009163487A (ja) | 定電圧電源装置 | |
| JP4878871B2 (ja) | 電源回路 | |
| JP4545526B2 (ja) | 電源制御用半導体集積回路およびスイッチング電源装置 | |
| JP2006325281A (ja) | スイッチング電源回路とスイッチング電源制御方法 | |
| JP2008293493A (ja) | 電圧調整システム | |
| JP2006148988A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060310 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |