JP2002319703A - Semiconductor device and its manufacturing method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a highly reliable group III nitride semiconductor device having a low operating voltage. SOLUTION: A laminated group III nitride semiconductor layer structure having at least a first n-type laminated group III nitride semiconductor layer structure, a p-type laminated group III nitride semiconductor layer structure, and a second n-type laminated group III nitride semiconductor layer structure is formed on a substrate. The first and second laminated n-type nitride semiconductor structures are respectively provided with positive and negative electrodes. The laminated group III nitride semiconductor layer structure has tunnel diodes composed of the n-type group III nitride semiconductor layers of the n-type laminated group III nitride semiconductor layer structure and the p-type group III nitride semiconductor layers of the p-type laminated group III nitride semiconductor layer structure. The structure also has a light emitting region composed of the second n-type laminated group III nitride semiconductor layer structure and p-type laminated group III nitride semiconductor layer structure.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体発光素子，
ＤＶＤやＣＤ等の光ピックアップ用光源，電子写真用の
書き込み光源，光通信用光源等に用いられる半導体装置
およびその作製方法に関する。TECHNICAL FIELD The present invention relates to a semiconductor light emitting device,
The present invention relates to a semiconductor device used as a light source for an optical pickup such as a DVD or a CD, a writing light source for electrophotography, a light source for optical communication, and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】近年、ＧａＮで代表されるIII族窒化物
半導体を利用した高輝度青色ＬＥＤや３０ｍＷ程度の出
力で発振する紫色ＬＤが実用化されている。これらのII
I族窒化物半導体を利用した発光素子の開発には、ｐ型I
II族窒化物半導体にかかわる技術が重要となっている。2. Description of the Related Art In recent years, a high-intensity blue LED using a group III nitride semiconductor represented by GaN and a purple LD oscillating at an output of about 30 mW have been put to practical use. These II
For the development of light emitting devices using group I nitride semiconductors, p-type I
Technologies related to group II nitride semiconductors have become important.

【０００３】しかしながら、III族窒化物半導体は、バ
ンドギャップが大きい上、ｐ型半導体のキャリア濃度が
低いため、ｐ側電極の接触抵抗が高いという問題があ
る。この問題を回避するため、III族窒化物半導体発光
素子の正電極が形成されるコンタクト層に、ｐ型ＧａＮ
を用いるかわりに、ＧａＮよりもバンドギャップエネル
ギーの小さいＩｎＧａＮを用いることが検討されてい
る。これは、バンドギャップエネルギーの小さいＩｎＧ
ａＮをコンタクト層に用いることにより、正電極とｐ型
コンタクト層との間の障壁を低くして良好なオーミック
接触を得ようとするものである。[0003] However, the group III nitride semiconductor has a problem that the contact resistance of the p-side electrode is high because the band gap is large and the carrier concentration of the p-type semiconductor is low. In order to avoid this problem, p-type GaN is added to the contact layer where the positive electrode of the group III nitride semiconductor light emitting device is formed.
Instead of using InGaN, the use of InGaN having a smaller band gap energy than GaN has been studied. This is because InG with small bandgap energy
By using aN for the contact layer, the barrier between the positive electrode and the p-type contact layer is lowered to obtain good ohmic contact.

【０００４】特開平８−９７４６８号（従来技術１）に
は、ｐ型コンタクト層にＩｎＧａＮを用いた半導体発光
素子が示されている。また、特開平１１−３４０５０９
号（従来技術２）には、Ｉｎを含む第１のIII族窒化物
半導体と第１のIII族窒化物半導体とは組成の異なる第
２の窒化物半導体層とが交互に積層された超格子構造を
ｐ型コンタクト層に用いた半導体発光素子が示されてい
る。Japanese Patent Application Laid-Open No. 8-97468 (Prior Art 1) discloses a semiconductor light emitting device using InGaN for a p-type contact layer. Also, Japanese Patent Application Laid-Open No. 11-340509
No. (Prior Art 2) discloses a superlattice in which a first group III nitride semiconductor containing In and a second group III nitride semiconductor having a different composition from the first group III nitride semiconductor are alternately stacked. A semiconductor light emitting device using the structure for a p-type contact layer is shown.

【０００５】図１６，図１７は上記従来技術２に開示さ
れている発光ダイオードを示す図である。なお、図１７
は図１６の部分Ａの拡大図である。図１６，図１７を参
照すると、発光ダイオードの積層構造は、サファイア基
板１上に、ＧａＮより成るバッファー層２、アンドープ
ｎ型ＧａＮよりなる第１のｎ型窒化物半導体層３、変調
ドープされたｎ型ＧａＮよりなる第２のｎ型窒化物半導
体層４、アンドープｎ型ＧａＮよりなる第３のｎ型窒化
物半導体層５、アンドープＩｎ_0.4Ｇａ_0.6Ｎより成る量
子井戸活性層６、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ／ＧａＮ超格子
より成るｐ側クラッド層７、アンドープＩｎ_0.1Ｇａ_0.9
Ｎとｐ型ＧａＮよりなる超格子コンタクト層８が順次に
積層されて形成されている。そして、ｎ側電極１１は、
エッチングによって露出された第２のｎ型窒化物半導体
層４上に形成されている。また、ｐ側電極９は、ｐ側コ
ンタクト層８上に形成されている。なお、符号１０はｐ
側パッド電極である。FIGS. 16 and 17 are views showing a light emitting diode disclosed in the prior art 2. FIG. Note that FIG.
FIG. 17 is an enlarged view of a portion A of FIG. Referring to FIG. 16 and FIG. 17, the stacked structure of the light emitting diode is such that a buffer layer 2 made of GaN, a first n-type nitride semiconductor layer 3 made of undoped n-type GaN, and a modulation dope are formed on a sapphire substrate 1. a second n-type nitride semiconductor layer 4 of n-type GaN, a third n-type nitride semiconductor layer 5 of undoped n-type GaN, a quantum well active layer 6 of undoped In _0.4 Ga _0.6 N, p-type Al P-side cladding layer 7 made of _0.1 Ga _0.9 N / GaN superlattice, undoped In _0.1 Ga _0.9
A superlattice contact layer 8 made of N and p-type GaN is formed by sequentially laminating. And the n-side electrode 11
It is formed on the second n-type nitride semiconductor layer 4 exposed by the etching. The p-side electrode 9 is formed on the p-side contact layer 8. Note that the code 10 is p
It is a side pad electrode.

【０００６】このように、図１６，図１７の発光ダイオ
ードでは、III族窒化物半導体発光素子の正電極が形成
されるコンタクト層に、ｐ型ＧａＮを用いるかわりに、
ＧａＮよりもバンドギャップエネルギーの小さいＩｎＧ
ａＮを用いることにより、正電極とｐ型コンタクト層と
の間の障壁を低くして良好なオーミック接触を得ること
を意図している。As described above, in the light emitting diodes of FIGS. 16 and 17, instead of using p-type GaN for the contact layer where the positive electrode of the group III nitride semiconductor light emitting device is formed,
InG with smaller band gap energy than GaN
The use of aN is intended to lower the barrier between the positive electrode and the p-type contact layer to obtain a good ohmic contact.

【０００７】また、ｐ型III族窒化物は、ａｓ−ｇｒｏ
ｗｎ（後述する熱処理等の特別な後処理を行わない結晶
成長したままの状態）で低抵抗のｐ型特性を有するもの
を作製することが容易ではないという問題がある。すな
わち、ｐ型III族窒化物は、ｐ型不純物（アクセプタ
ー）に水素が結合し、アクセプターが不活性化されてし
まうため、水素を含む雰囲気での結晶成長や、水素ガス
中や水素を生成するガス中で熱処理を行った場合には高
抵抗化する。従って、水素をキャリアガスとして使用す
るＭＯＣＶＤ等の方法では、ｐ型III族窒化物をａｓ−
ｇｒｏｗｎ（後述する熱処理等の特別な後処理を行わな
い結晶成長したままの状態）で作製することは容易では
ない。Further, the p-type group III nitride is as-gro
There is a problem in that it is not easy to manufacture a substrate having low resistance and p-type characteristics in wn (as-grown crystal without special post-treatment such as heat treatment described below). That is, the p-type group III nitride binds hydrogen to the p-type impurity (acceptor) and inactivates the acceptor, so that crystal growth occurs in an atmosphere containing hydrogen, or hydrogen is generated in hydrogen gas or in hydrogen gas. When heat treatment is performed in a gas, the resistance is increased. Therefore, in a method such as MOCVD using hydrogen as a carrier gas, a p-type group III nitride is formed as-
It is not easy to fabricate it in a grown state (a state in which the crystal has been grown without performing any special post-treatment such as heat treatment described below).

【０００８】この問題を回避するため、ｐ型III族窒化
物の作製方法として、いくつかの方法が提案されてい
る。例えば、特許第２５４０７９１号（従来技術３）に
は、水素や水素を生成する水素化物のガス（ＮＨ₃等）
を含まない雰囲気ガス中で、熱処理を行い、結晶中に含
まれる水素の一部を結晶外へ拡散排出し、低抵抗のｐ型
にする方法が示されている。In order to avoid this problem, several methods have been proposed for producing p-type group III nitrides. For example, Japanese Patent No. 2540791 (prior art 3) discloses hydrogen or a hydride gas (such as NH ₃ ) that generates hydrogen.
A method is shown in which a heat treatment is performed in an atmosphere gas containing no, and a part of hydrogen contained in the crystal is diffused and discharged out of the crystal to make a low resistance p-type.

【０００９】また、特開平８−１２５２２２号（従来技
術４）には、結晶成長終了後の冷却過程を、窒素や不活
性ガス等の水素を含まないガス雰囲気中で行うことで、
低抵抗のｐ型にする方法が示されている。Japanese Patent Application Laid-Open No. 8-125222 (prior art 4) discloses that a cooling process after completion of crystal growth is performed in a gas atmosphere containing no hydrogen such as nitrogen or an inert gas.
A method of making a low resistance p-type is shown.

【００１０】また、結晶成長を水素ガスを含まない系で
行う方法も採られている。これは水素の代わりに窒素を
キャリアガスに使用したＭＯＣＶＤ法や、水素を含まな
い原料を使用するＭＢＥ法である。これらの方法ではａ
ｓ−ｇｒｏｗｎ（結晶成長したのみで、ｐ型化の特別な
処理をしていない状態）でｐ型ＧａＮが得られることが
知られている。[0010] A method of performing crystal growth in a system containing no hydrogen gas has also been adopted. This is an MOCVD method using nitrogen as a carrier gas instead of hydrogen, or an MBE method using a raw material containing no hydrogen. In these methods a
It is known that p-type GaN can be obtained in an s-grown state (only a crystal is grown and no special treatment of p-type is performed).

【００１１】また、特許第２８７２０９６号（従来技術
５）には、ｐ型窒化ガリウム系化合物半導体の成長後
に、７００℃以上でｎ型窒化ガリウム系化合物半導体の
みを形成し、ｐ−ｎ接合を持った窒化ガリウム系化合物
半導体ダイオードをａｓ−ｇｒｏｗｎで形成する方法が
示されている。この方法では、負電荷に帯電したアクセ
プターの無いｎ型層では、正電荷に帯電してアクセプタ
ーと結合する水素の拡散速度が遅くなることを利用し
て、水素パシベーションによるｐ型層の高抵抗化を防止
している。すなわち、水素パシベーションの起らない７
００℃以上でｎ型層を成長させて、結晶成長後の冷却時
にｎ型層の下のｐ型層に水素が拡散することを防止して
いる。Japanese Patent No. 2872096 (Prior Art 5) discloses that after growing a p-type gallium nitride-based compound semiconductor, only an n-type gallium nitride-based compound semiconductor is formed at a temperature of 700 ° C. or more to form a pn junction. A method of forming a gallium nitride based compound semiconductor diode as-grown is shown. In this method, the resistance of the p-type layer is increased by hydrogen passivation by utilizing the fact that the diffusion rate of hydrogen that is positively charged and combines with the acceptor is reduced in the n-type layer without the acceptor that is negatively charged. Has been prevented. That is, hydrogen passivation does not occur.
The n-type layer is grown at a temperature of 00 ° C. or higher to prevent hydrogen from diffusing into the p-type layer below the n-type layer during cooling after crystal growth.

【００１２】図１８は特許第２８７２０９６号に開示さ
れている発光ダイオード結晶を示す図である。図１８を
参照すると、この発光ダイオード結晶は、サファイア基
板２０上に、ＧａＮバッファー層２１、Ｍｇドープｐ型
ＧａＮ層２２、Ｍｇドープｐ型ＡｌＧａＮ層２３、Ｉｎ
ＧａＮ活性層２４、Ｓｉドープｎ型ＧａＮ層２５が順次
に積層されたものとなっている。ここで、結晶成長温度
は１０３０℃で、結晶成長後は水素とＮＨ₃の混合ガス
中で冷却している。FIG. 18 is a view showing a light emitting diode crystal disclosed in Japanese Patent No. 2872096. Referring to FIG. 18, this light emitting diode crystal is provided on a sapphire substrate 20 with a GaN buffer layer 21, a Mg-doped p-type GaN layer 22, a Mg-doped p-type AlGaN layer 23,
The GaN active layer 24 and the Si-doped n-type GaN layer 25 are sequentially laminated. Here, the crystal growth temperature is 1030 ° C., and after the crystal growth, it is cooled in a mixed gas of hydrogen and NH ₃ .

【００１３】[0013]

【発明が解決しようとする課題】しかしながら、従来技
術１におけるｐ型ＩｎＧａＮをｐ型コンタクト層に使用
する方法は、ＩｎＧａＮの結晶成長に難があり、接触抵
抗が安定しないという問題があった。すなわち、ＩｎＧ
ａＮは分解温度が低く、水素との反応によってＩｎが容
易に分解してぬけてしまう。このため、積層構造の最表
面に結晶成長したものは結晶成長後の冷却時に欠陥が導
入される場合があり、特性がばらつくなどして、期待通
りの十分低い接触抵抗を有するオーミック接触を得るこ
とは困難であった。However, the method of using p-type InGaN for the p-type contact layer in the prior art 1 has a problem that crystal growth of InGaN is difficult and contact resistance is not stable. That is, InG
aN has a low decomposition temperature, and In is easily decomposed by the reaction with hydrogen to be removed. For this reason, when the crystal is grown on the outermost surface of the laminated structure, defects may be introduced at the time of cooling after crystal growth, and the characteristics may vary, so that an ohmic contact having a sufficiently low contact resistance as expected may be obtained. Was difficult.

【００１４】また、従来技術２におけるｐ型超格子をｐ
型コンタクト層に使用する方法は、ＩｎＧａＮを最表面
にせずにＧａＮやＡｌＧａＮを最表面にすることが可能
であるが、その厚さはトンネル電流が流れる厚さにする
必要があるので、厚くても数ｎｍである。それ以上厚い
場合は、従来のＧａＮやＡｌＧａＮに電極を形成する場
合と同様に接触抵抗が増加する。厚さが数ｎｍの場合
は、結晶成長後の冷却時やｐ型化のための熱処理時に、
表面の分解が起り、ＩｎＧａＮが露出するなどして、や
はり欠陥が導入される場合がある。その結果として、従
来技術２においても、特性がばらつくなどして、期待通
りの十分低い接触抵抗を有するオーミック接触を得るこ
とは困難であった。また、ｐ型層を低抵抗にするための
熱処理によって超格子構造に含まれる不純物原子や構成
原子が拡散することによって、超格子界面の急峻性や不
純物原子の濃度分布の急峻性等が損なわれる場合があ
り、特性にばらつきが生じる場合があった。Further, the p-type superlattice in the prior art 2 is represented by p
Although the method used for the mold contact layer can make GaN or AlGaN the outermost surface without making InGaN the outermost surface, it is necessary to make it thick enough to allow tunnel current to flow. Is also several nm. If the thickness is larger than that, the contact resistance increases as in the case of forming an electrode on conventional GaN or AlGaN. When the thickness is several nm, at the time of cooling after crystal growth or heat treatment for p-type conversion,
Decomposition of the surface may occur, causing defects to be introduced, such as by exposing InGaN. As a result, even in the prior art 2, it was difficult to obtain an ohmic contact having a sufficiently low contact resistance as expected due to variations in characteristics and the like. Further, the impurity atoms and constituent atoms contained in the superlattice structure are diffused by the heat treatment for lowering the resistance of the p-type layer, so that the steepness of the superlattice interface and the steepness of the impurity atom concentration distribution are impaired. In some cases, the characteristics varied.

【００１５】また、従来技術３におけるIII族窒化物の
ｐ型化法は、ｐ型不純物を不活性化している水素を熱処
理によって結晶外部へ排出させる方法のため、水素を含
まない雰囲気（一般的には窒素ガス雰囲気）で熱処理が
行われる。しかしながら、この雰囲気においては、窒素
分子からなる窒素ガスは、III族窒化物の生成原料には
ならないために、７００℃を超える高温では結晶表面の
分解が起り、表面抵抗が大きくなるなど、特性の劣化が
生じる場合があった。これは、結晶表面に電極を形成す
る場合に、オーミック接触抵抗が大きくなる等の不具合
が生じる場合があった。また、熱処理工程を必要とする
ため、製造工程の増加と熱処理設備が必要となり、工業
的にはコストがかかるものであった。In the method of converting a group III nitride into a p-type in the prior art 3, since hydrogen that inactivates the p-type impurity is discharged to the outside of the crystal by heat treatment, an atmosphere containing no hydrogen (generally used) is used. Heat treatment in a nitrogen gas atmosphere). However, in this atmosphere, nitrogen gas composed of nitrogen molecules does not become a raw material for producing group III nitrides, so that at high temperatures exceeding 700 ° C., the crystal surface is decomposed and the surface resistance is increased. Deterioration sometimes occurred. This may cause a problem such as an increase in ohmic contact resistance when an electrode is formed on the crystal surface. Further, since a heat treatment step is required, an increase in the number of manufacturing steps and heat treatment equipment are required, which is industrially costly.

【００１６】また、従来技術４は、熱処理工程を必要と
しないので、コスト的には低くできるが、１０００℃程
度の結晶成長温度から室温までの降温を、窒素ガスや不
活性ガスのみの雰囲気で行うので、従来技術３と同様
に、結晶表面の分解が起り、表面抵抗が大きくなるな
ど、特性の劣化が生じる場合があった。Further, the prior art 4 does not require a heat treatment step, so that the cost can be reduced. However, the temperature is lowered from a crystal growth temperature of about 1000 ° C. to room temperature in an atmosphere containing only nitrogen gas or an inert gas. In this case, as in the case of the related art 3, the crystal surface may be decomposed and the characteristics may be degraded, for example, the surface resistance may be increased.

【００１７】また、ＭＢＥ法では、高真空中で結晶成長
を行うため、窒素の解離による欠陥が形成される等、高
品質な結晶成長が行いにくい。また、窒素の供給に課題
があり、成長速度が遅く、ＭＯＣＶＤ法に比べて量産に
は向いていない。一方、ＭＢＥ法と同様に水素を極力含
まない雰囲気でＭＯＣＶＤ法で結晶成長を行った場合、
本願の発明者によるＧａＮの実験では、表面の凹凸が激
しく、結晶性の良いものは成長できなかった。すなわ
ち、水素を含まない雰囲気では、高品質のｐ型ＧａＮを
成長できる条件が狭いと考えられる。In the MBE method, since crystal growth is performed in a high vacuum, high-quality crystal growth is difficult to perform, such as formation of defects due to dissociation of nitrogen. In addition, there is a problem in supply of nitrogen, the growth rate is low, and it is not suitable for mass production as compared with the MOCVD method. On the other hand, when the crystal is grown by MOCVD in an atmosphere containing as little hydrogen as possible in the MBE method,
In a GaN experiment conducted by the inventor of the present application, the surface of the substrate was severely uneven, and a material having good crystallinity could not be grown. That is, in an atmosphere containing no hydrogen, it is considered that conditions under which high-quality p-type GaN can be grown are narrow.

【００１８】また、従来技術５におけるｎ型層を結晶表
面に形成してａｓ−ｇｒｏｗｎでダイオードを作製する
方法では、負電荷に帯電したアクセプターが無いｎ型層
では正電荷に帯電した水素の拡散速度が遅くなることを
利用して、ｐ型層に水素が拡散することを防止してい
る。しかしながら、ｎ型層の厚さが薄い場合や、ｎ型層
にｐ型不純物が含まれる場合には、ｐ型層に水素が拡散
し水素パシベーションを生じる場合がある。ＭＯＣＶＤ
法では一般的にＭｇがｐ型不純物として使用されるが、
Ｍｇはメモリー効果が大きいため、原料配管や反応管内
に蓄積される。そのため、ｐ型層上に連続してｎ型層を
結晶成長させた場合には少なからずＭｇがドーピングさ
れる場合がある。また、結晶成長中にｐ型層からｎ型層
へのＭｇの拡散も少なからずある。すなわち、ｎ型層に
も負電荷に帯電したＭｇが少なからず含まれる。このた
め、水素がｐ型層に拡散し高抵抗化する場合がある。In the method of forming an n-type layer on the crystal surface and producing a diode as-grown in the prior art 5, diffusion of positively charged hydrogen in an n-type layer having no negatively charged acceptor is performed. Utilizing the fact that the speed is reduced, diffusion of hydrogen into the p-type layer is prevented. However, when the thickness of the n-type layer is small or when the n-type layer contains a p-type impurity, hydrogen may diffuse into the p-type layer to cause hydrogen passivation. MOCVD
In the method, Mg is generally used as a p-type impurity,
Since Mg has a large memory effect, it is accumulated in the raw material pipe and the reaction tube. Therefore, when the n-type layer is continuously grown on the p-type layer, Mg may be doped to some extent. Also, there is considerable diffusion of Mg from the p-type layer to the n-type layer during crystal growth. That is, the n-type layer also contains a small amount of negatively charged Mg. For this reason, hydrogen may diffuse into the p-type layer to increase the resistance.

【００１９】また、従来技術５に示されているｐ−ｎ接
合ダイオードでは、ｐ型層から順に基板上に積層しなけ
ればならない。サファイア基板等の絶縁基板を使用する
場合には、ｐ側電極は積層構造をエッチングして露出さ
せたｐ型層の表面に形成しなければならない。この場
合、電流は断面積の小さい領域を流れることになる。一
般にｐ型層は抵抗が高いので、この構造では、ｐ型層が
結晶上部にある発光素子よりも素子の抵抗は増大するこ
とになり、動作電圧の増加と発熱を招く結果となる。ま
た、III族窒化物半導体の結晶成長を行うことの可能な
導電性基板は、現在、ｎ型のみであるため、従来技術５
の構造の発光素子は導電性基板上には実現できない。最
近開発されたＧａＮ基板もまたｎ型であるため、従来技
術５の構造の発光素子は実現できない。Further, in the pn junction diode shown in the prior art 5, the p-type layers must be stacked on the substrate in order from the p-type layer. When an insulating substrate such as a sapphire substrate is used, the p-side electrode must be formed on the surface of the p-type layer exposed by etching the laminated structure. In this case, the current flows through a region having a small cross-sectional area. In general, the resistance of the p-type layer is higher than that of a light-emitting element in which the p-type layer is located above the crystal, so that the resistance of the element is increased, which results in an increase in operating voltage and heat generation. Further, since only n-type conductive substrates can be used for crystal growth of group III nitride semiconductors at present, the conventional technology 5
The light emitting element having the structure described above cannot be realized on a conductive substrate. Since the recently developed GaN substrate is also n-type, a light emitting device having the structure of the prior art 5 cannot be realized.

【００２０】本発明は、上述した従来技術の問題点を解
決することを目的としている。すなわち、本発明は、動
作電圧が低く、信頼性の高いIII族窒化物の半導体装置
およびその作製方法を提供することを目的としている。An object of the present invention is to solve the above-mentioned problems of the prior art. That is, an object of the present invention is to provide a highly reliable group III nitride semiconductor device having a low operating voltage and a method for manufacturing the same.

【００２１】[0021]

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、第１のｎ型III族窒化物半
導体積層構造，ｐ型III族窒化物半導体積層構造，第２
のｎ型III族窒化物半導体積層構造を少なくとも有するI
II族窒化物半導体積層構造が、基板上に形成されてお
り、第１のｎ型III族窒化物半導体積層構造には正電極
が設けられ、第２のｎ型III族窒化物半導体積層構造に
は負電極が設けられ、第１のｎ型III族窒化物半導体積
層構造のｎ型III族窒化物半導体層とｐ型III族窒化物半
導体積層構造のｐ型III族窒化物半導体層とによるトン
ネルダイオードを有し、また、第２のｎ型III族窒化物
半導体積層構造とｐ型III族窒化物半導体積層構造とに
よる発光領域を有していることを特徴としている。In order to achieve the above object, the invention according to claim 1 comprises a first n-type group III nitride semiconductor multilayer structure, a p-type group III nitride semiconductor multilayer structure, a second type.
Having at least the n-type group III nitride semiconductor multilayer structure of
A group II nitride semiconductor multilayer structure is formed on a substrate, a first n-type group III nitride semiconductor multilayer structure is provided with a positive electrode, and a second n-type group III nitride semiconductor multilayer structure is formed. Is provided with a negative electrode, and is formed by a tunnel formed by an n-type group III nitride semiconductor layer having a first n-type group III nitride semiconductor stacked structure and a p-type group III nitride semiconductor layer having a p-type group III nitride semiconductor stacked structure. It is characterized by having a diode and having a light emitting region of a second n-type group III nitride semiconductor multilayer structure and a p-type group III nitride semiconductor multilayer structure.

【００２２】また、請求項２記載の発明は、請求項１記
載の半導体装置において、前記トンネルダイオードを構
成するｐ型III族窒化物半導体層は、構成元素に少なく
ともＩｎを含んでいることを特徴としている。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the p-type group III nitride semiconductor layer forming the tunnel diode contains at least In as a constituent element. And

【００２３】また、請求項３記載の発明は、請求項１記
載の半導体装置において、前記トンネルダイオードを構
成するｐ型III族窒化物半導体層は、構成元素に少なく
ともＩｎを含むIII族窒化物半導体からなるｐ型超格子
構造を有していることを特徴としている。According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the p-type group III nitride semiconductor layer forming the tunnel diode is a group III nitride semiconductor containing at least In as a constituent element. Characterized by having a p-type superlattice structure consisting of

【００２４】また、請求項４記載の発明は、請求項１乃
至請求項３のいずれか一項に記載の半導体装置におい
て、第１のｎ型III族窒化物半導体積層構造に含まれる
ｎ型III族窒化物半導体層のうち、少なくともトンネル
ダイオードを構成するｎ型III族窒化物半導体層には、
ｐ型III族窒化物半導体層に含まれるｐ型不純物元素と
同一のｐ型不純物が含まれていることを特徴としてい
る。According to a fourth aspect of the present invention, there is provided the semiconductor device according to any one of the first to third aspects, wherein the n-type III nitride semiconductor included in the first n-type group III nitride semiconductor multilayer structure is provided. Among the group nitride semiconductor layers, at least the n-type group III nitride semiconductor layer forming the tunnel diode includes:
It is characterized in that it contains the same p-type impurity as the p-type impurity element contained in the p-type group III nitride semiconductor layer.

【００２５】また、請求項５記載の発明は、請求項１乃
至請求項４のいずれか一項に記載の半導体装置におい
て、該半導体装置は、ｎ型ＧａＮ基板上に積層されたII
I族窒化物半導体積層構造からなり、ｎ型ＧａＮ基板の
裏面に、正電極または負電極が形成されていることを特
徴としている。According to a fifth aspect of the present invention, there is provided the semiconductor device according to any one of the first to fourth aspects, wherein the semiconductor device is a semiconductor device having a semiconductor device stacked on an n-type GaN substrate.
It has a group I nitride semiconductor multilayer structure, and is characterized in that a positive electrode or a negative electrode is formed on the back surface of an n-type GaN substrate.

【００２６】また、請求項６記載の発明は、請求項１乃
至請求項５のいずれか一項に記載の半導体装置におい
て、該半導体装置は半導体レーザーであることを特徴と
している。According to a sixth aspect of the present invention, in the semiconductor device according to any one of the first to fifth aspects, the semiconductor device is a semiconductor laser.

【００２７】また、請求項７記載の発明は、請求項１乃
至請求項６のいずれか一項に記載の半導体装置におい
て、ｐ型III族窒化物半導体積層構造上に積層されてい
る第１または第２のｎ型III族窒化物半導体積層構造の
厚さは０．５μｍ以上であることを特徴としている。According to a seventh aspect of the present invention, there is provided the semiconductor device according to any one of the first to sixth aspects, wherein the first or the second semiconductor layer is stacked on the p-type group III nitride semiconductor multilayer structure. The thickness of the second n-type group III nitride semiconductor multilayer structure is at least 0.5 μm.

【００２８】また、請求項８記載の発明は、第１のｎ型
III族窒化物半導体積層構造，ｐ型III族窒化物半導体積
層構造，第２のｎ型III族窒化物半導体積層構造を少な
くとも有するIII族窒化物半導体積層構造が、基板上に
形成されており、第１のｎ型III族窒化物半導体積層構
造には正電極が設けられ、第２のｎ型III族窒化物半導
体積層構造には負電極が設けられ、第１のｎ型III族窒
化物半導体積層構造のｎ型III族窒化物半導体層とｐ型I
II族窒化物半導体積層構造のｐ型III族窒化物半導体層
とによるトンネルダイオードを有し、また、第２のｎ型
III族窒化物半導体積層構造とｐ型III族窒化物半導体積
層構造とによる発光領域を有している半導体装置の作製
方法であって、前記III族窒化物半導体積層構造は、結
晶成長後の成長温度からの冷却を、窒素原料を含む雰囲
気中で行うことを特徴としている。The invention according to claim 8 is the first n-type.
A group III nitride semiconductor multilayer structure having at least a group III nitride semiconductor multilayer structure, a p-type group III nitride semiconductor multilayer structure, and a second n-type group III nitride semiconductor multilayer structure is formed on a substrate. A positive electrode is provided in the first n-type group III nitride semiconductor multilayer structure, and a negative electrode is provided in the second n-type group III nitride semiconductor multilayer structure. Stacked n-type group III nitride semiconductor layer and p-type I
A second n-type semiconductor device having a tunnel diode formed by a p-type group-III nitride semiconductor layer having a group-II nitride semiconductor multilayer structure;
A method for manufacturing a semiconductor device having a light-emitting region using a group III nitride semiconductor multilayer structure and a p-type group III nitride semiconductor multilayer structure, wherein the group III nitride semiconductor multilayer structure is formed after crystal growth. It is characterized in that the cooling from the temperature is performed in an atmosphere containing a nitrogen source.

【００２９】また、請求項９記載の発明は、請求項８記
載の半導体装置の作製方法において、前記雰囲気中に含
まれる窒素原料は、アンモニアガスであることを特徴と
している。According to a ninth aspect of the present invention, in the method of manufacturing a semiconductor device according to the eighth aspect, the nitrogen source contained in the atmosphere is ammonia gas.

【００３０】[0030]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。本発明の半導体装置は、第１のｎ型
III族窒化物半導体積層構造，ｐ型III族窒化物半導体積
層構造，第２のｎ型III族窒化物半導体積層構造を少な
くとも有するIII族窒化物半導体積層構造が、基板（例
えば単結晶基板）上に形成されており、第１のｎ型III
族窒化物半導体積層構造には正電極が設けられ、第２の
ｎ型III族窒化物半導体積層構造には負電極が設けら
れ、第１のｎ型III族窒化物半導体積層構造のｎ型III族
窒化物半導体層とｐ型III族窒化物半導体積層構造のｐ
型III族窒化物半導体層とによるトンネルダイオードを
有し、また、第２のｎ型III族窒化物半導体積層構造と
ｐ型III族窒化物半導体積層構造とによる発光領域を有
していることを特徴としている。Embodiments of the present invention will be described below with reference to the drawings. The semiconductor device of the present invention has a first n-type
A group III nitride semiconductor multilayer structure having at least a group III nitride semiconductor multilayer structure, a p-type group III nitride semiconductor multilayer structure, and a second n-type group III nitride semiconductor multilayer structure is formed on a substrate (for example, a single crystal substrate). And the first n-type III
A positive electrode is provided in the group III nitride semiconductor multilayer structure, a negative electrode is provided in the second n-type group III nitride semiconductor multilayer structure, and an n-type III of the first n-type group III nitride semiconductor multilayer structure is provided. Group nitride semiconductor layer and p-type group III nitride semiconductor stacked structure
It has a tunnel diode formed by a type III group nitride semiconductor layer, and has a light emitting region formed by a second n type group III nitride semiconductor stacked structure and a p type group III nitride semiconductor stacked structure. Features.

【００３１】このように、本発明の半導体装置の積層構
造は、第１のｎ型III族窒化物半導体積層構造と第２の
ｎ型III族窒化物半導体積層構造とが直接接合しておら
ず、ｐ型III族窒化物半導体積層構造を間に介して接合
している。なお、基板（単結晶基板）上への積層の順序
は、第１のｎ型III族窒化物半導体積層構造，ｐ型III族
窒化物半導体積層構造，第２のｎ型III族窒化物半導体
積層構造の順序であっても良いし、あるいは、第２のｎ
型III族窒化物半導体積層構造，ｐ型III族窒化物半導体
積層構造，第１のｎ型III族窒化物半導体積層構造の順
であっても良い。あるいは、第１のｎ型III族窒化物半
導体積層構造と第２のｎ型III族窒化物半導体積層構造
が互いに接することなくｐ型III族窒化物半導体積層構
造の上に積層されていても良い。As described above, the laminated structure of the semiconductor device of the present invention does not directly join the first n-type group III nitride semiconductor laminated structure and the second n-type group III nitride semiconductor laminated structure. , And a p-type group III nitride semiconductor laminated structure. The order of lamination on the substrate (single crystal substrate) is as follows: a first n-type group III nitride semiconductor laminated structure, a p-type group III nitride semiconductor laminated structure, and a second n-type group III nitride semiconductor laminated structure. The order of the structures may be
The order may be the order of the type III nitride semiconductor multilayer structure, the p type III nitride semiconductor multilayer structure, and the first n type III nitride semiconductor multilayer structure. Alternatively, the first n-type group III nitride semiconductor multilayer structure and the second n-type group III nitride semiconductor multilayer structure may be stacked on the p-type group III nitride semiconductor multilayer structure without being in contact with each other. .

【００３２】また、本発明の半導体装置は、発光領域
が、第２のｎ型III族窒化物半導体積層構造とｐ型III族
窒化物半導体積層構造とにより形成されており、ｐ−ｎ
接合あるいは活性層をｐ型III族窒化物半導体とｎ型III
族窒化物半導体とで挟んだ構造を有している。Further, in the semiconductor device of the present invention, the light emitting region is formed by the second n-type group III nitride semiconductor laminated structure and the p-type group III nitride semiconductor laminated structure,
The junction or active layer is made of a p-type group III nitride semiconductor and an n-type III
It has a structure sandwiched between group III nitride semiconductors.

【００３３】また、第１のｎ型III族窒化物半導体積層
構造のｎ型III族窒化物半導体層とｐ型III族窒化物半導
体積層構造のｐ型III族窒化物半導体層とにより形成さ
れているトンネルダイオードは、具体的には、キャリア
濃度が高いｎ型III族窒化物半導体とｐ型III族窒化物半
導体との接合、あるいは、キャリア濃度が高いｎ型III
族窒化物半導体とｐ型III族窒化物半導体との間にトン
ネル電流の流れる程度の厚さの絶縁型あるいはｐ型ある
いはｎ型の半導体層を挟んだ構造を有している。トンネ
ルダイオードを構成するｎ型III族窒化物半導体層とｐ
型III族窒化物半導体層のキャリア濃度は、トンネルダ
イオード特性を示す程度であれば良いが、望ましくは少
なくともどちらか一方のキャリア濃度が１０¹⁹ｃｍ^-3以
上のオーダーであるのが良く、さらに望ましくは両方が
１０¹⁹ｃｍ^-3以上のオーダーであることが望ましい。Also, the first n-type group III nitride semiconductor layered structure is formed by the n-type group III nitride semiconductor layer and the p-type group III nitride semiconductor layered structure of the p-type group III nitride semiconductor layered structure. Specifically, the tunnel diode is a junction of an n-type group III nitride semiconductor having a high carrier concentration and a p-type group III nitride semiconductor, or an n-type III nitride having a high carrier concentration.
It has a structure in which an insulating, p-type, or n-type semiconductor layer having a thickness enough to allow a tunnel current to flow is interposed between a group III nitride semiconductor and a p-type group III nitride semiconductor. N-type group III nitride semiconductor layer forming a tunnel diode and p
The carrier concentration of the type III nitride semiconductor layer may be such that it exhibits tunnel diode characteristics, but it is desirable that at least one of the carrier concentrations is in the order of 10 ¹⁹ cm ⁻³ or more, and more desirably. ^Are preferably on the order of 10 ¹⁹ cm ⁻³ or more.

【００３４】このような構成の本発明の半導体装置で
は、正，負の電極間に順方向に電圧を印加すると、トン
ネルダイオードに逆バイアスが印加され、第１のｎ型II
I族窒化物半導体積層構造側からｐ型III族窒化物半導体
積層構造側へトンネル電流が流れる。トンネルダイオー
ドに逆バイアスを印加すると電圧の増加に比例して直線
的に電流が流れるので、電圧に比例した電流がｐ型III
族窒化物半導体積層構造へ流れる。一方、発光領域には
順バイアスが印加されるので、ｐ型III族窒化物半導体
積層構造側からホール（正孔）が発光領域に注入され、
また、第２のｎ型III族窒化物半導体積層構造側から電
子が発光領域に注入され、そこでキャリアの再結合が起
り発光する。In the semiconductor device of the present invention having such a configuration, when a forward voltage is applied between the positive and negative electrodes, a reverse bias is applied to the tunnel diode, and the first n-type II
A tunnel current flows from the group I nitride semiconductor multilayer structure to the p-type group III nitride semiconductor multilayer structure. When a reverse bias is applied to the tunnel diode, the current flows linearly in proportion to the increase in the voltage.
It flows to the group III nitride semiconductor multilayer structure. On the other hand, since a forward bias is applied to the light emitting region, holes (holes) are injected into the light emitting region from the p-type group III nitride semiconductor laminated structure side,
Further, electrons are injected into the light emitting region from the second n-type group III nitride semiconductor laminated structure side, where recombination of carriers occurs to emit light.

【００３５】なお、本発明の半導体装置は、発光ダイオ
ード，半導体レーザー，あるいはスーパールミネッセン
トダイオード等の種々の形態をとることができる。The semiconductor device of the present invention can take various forms such as a light emitting diode, a semiconductor laser, a super luminescent diode, and the like.

【００３６】そして、本発明の半導体装置が例えば半導
体レーザーの形態のものである場合、半導体レーザーの
構造としては、本発明の半導体装置の積層構造を有して
いれば良く、その外は特に限定されるものではない。例
えば、活性層の構造は、ＳＱＷ構造，ＭＱＷ構造，その
他の構造であってもよく、また、キャリアおよび光の閉
じ込め構造も、ダブルヘテロ構造，シングルヘテロ構
造，その他の構造等、特に限定されるものではない。ま
た、面発光レーザー，端面出射型レーザー，その外の形
状のレーザー等、その種類も限定されるものではない。In the case where the semiconductor device of the present invention is, for example, in the form of a semiconductor laser, the structure of the semiconductor laser only needs to have a laminated structure of the semiconductor device of the present invention. It is not something to be done. For example, the structure of the active layer may be an SQW structure, an MQW structure, or another structure, and the carrier and light confinement structures are also particularly limited, such as a double hetero structure, a single hetero structure, and other structures. Not something. Further, the type of the surface emitting laser, the edge emitting type laser, the laser having the other shape, and the like are not limited.

【００３７】また、本発明において、III族窒化物半導
体とは、Ｂ，Ａｌ，Ｇａ，ＩｎのIII族元素のうちの少
なくとも１つの元素と窒素との化合物からなる半導体で
ある。また、ｎ型III族窒化物半導体積層構造とは、ｎ
型特性を有するIII族窒化物が少なくとも１層積層され
て形成され、ｎ型特性を有する積層構造である。また、
ｐ型III族窒化物半導体積層構造とは、ｐ型特性を有す
るIII族窒化物が少なくとも１層積層されて形成され、
ｐ型特性を有する積層構造である。ここで、半導体層に
ドーピングされるｐ型不純物としては、ＭＯＣＶＤ法で
は、Ｍｇが使用できる。また、ＭＢＥ法では、Ｂｅが使
用できる。また、ｎ型不純物としては、ＳｉやＧｅが使
用できる。In the present invention, the group III nitride semiconductor is a semiconductor comprising a compound of at least one of the group III elements of B, Al, Ga, and In with nitrogen. Further, the n-type group III nitride semiconductor multilayer structure is defined as n
The stacked structure is formed by laminating at least one layer of group III nitride having type characteristics and having n-type characteristics. Also,
The p-type group III nitride semiconductor laminated structure is formed by laminating at least one group III nitride having p-type characteristics,
It is a laminated structure having p-type characteristics. Here, Mg can be used as the p-type impurity doped in the semiconductor layer by the MOCVD method. In the MBE method, Be can be used. Further, Si or Ge can be used as the n-type impurity.

【００３８】また、上述した本発明の半導体装置におい
て、トンネルダイオードを構成するｐ型III族窒化物半
導体層としては、構成元素に少なくともＩｎを含むもの
を用いることができる。ここで、構成元素に少なくとも
Ｉｎを含むｐ型III族窒化物半導体としては、ＩｎＧａ
ＮやＩｎＡｌＧａＮやＩｎＡｌＮ等が使用可能であり、
Ｉｎを含むｐ型III族窒化物半導体は、Ｉｎの混晶比を
大きくすることで、キャリア濃度の高いものが得られ
る。例えば、Ｉｎ_xＧａ_(1-x)Ｎ（０＜ｘ≦１）の場合
は、Ｉｎの混晶比ｘを０．１以上にするのが良く、さら
に望ましくは０．２以上にするのが良い。In the above-described semiconductor device of the present invention, the p-type group III nitride semiconductor layer constituting the tunnel diode may be one containing at least In as a constituent element. Here, the p-type group III nitride semiconductor containing at least In as a constituent element is InGa
N, InAlGaN, InAlN, etc. can be used,
A p-type group III nitride semiconductor containing In can have a high carrier concentration by increasing the mixed crystal ratio of In. For example, when In _x Ga _(1-x) N (0 <x ≦ 1), the mixed crystal ratio x of In is preferably 0.1 or more, and more preferably 0.2 or more. good.

【００３９】また、上述した本発明の半導体装置におい
て、トンネルダイオードを構成するｐ型III族窒化物半
導体層としては、構成元素に少なくともＩｎを含むIII
族窒化物半導体からなるｐ型超格子構造を有するものを
用いることもできる。バンドギャップの異なるIII族窒
化物半導体の超格子構造では、不純物の活性化率が上が
るため、実効的なキャリア濃度が増加する。Ｉｎを含む
III族窒化物は、一般的にｐ型不純物の不純物準位がＩ
ｎを含まないものに比べて浅いので、超格子にすること
によって、キャリア濃度が１０¹⁹ｃｍ^-3を超えるものを
作製することができる。これにより、トンネルダイオー
ドを構成するｐ型III族窒化物半導体層としては、この
キャリア濃度の高いｐ型超格子構造を使用することがで
きる。なお、超格子構造としては、Ｉｎ_yＧａ_(1-y)Ｎ／
Ｉｎ_zＧａ_(1-z)Ｎ（０＜ｙ≦１，０≦ｚ≦１，ｚ＜ｙ）
や、Ｉｎ_uＡｌ_vＧａ_(1-u-v)Ｎ／Ｉｎ_sＡｌ_tＧａ_(1-s-t)
Ｎ（０＜ｕ≦１，０＜ｖ≦１，ｕ＋ｖ＝１，０＜ｓ≦
１，０≦ｔ≦１，ｓ＋ｔ＝１）等が使用可能である。ま
た、ｐ型不純物は、超格子全体でｐ型特性を示すように
ドーピングされていればよく、超格子を構成するバンド
ギャップの大きな半導体層あるいはバンドギャップの小
さい半導体層のどちらか一方にドーピングされていて
も、あるいは両方にドーピングされていてもよい。In the above-described semiconductor device of the present invention, the p-type group III nitride semiconductor layer forming the tunnel diode may be a III-type nitride semiconductor layer containing at least In as a constituent element.
A material having a p-type superlattice structure made of a group III nitride semiconductor can also be used. In a superlattice structure of a group III nitride semiconductor having a different band gap, the activation rate of impurities increases, so that the effective carrier concentration increases. Including In
The group III nitride generally has a p-type impurity having an impurity level of I
Since it is shallower than that containing no n, a material having a superlattice can be manufactured with a carrier concentration of more than 10 ¹⁹ cm ⁻³ . Thus, a p-type superlattice structure having a high carrier concentration can be used as the p-type group III nitride semiconductor layer forming the tunnel diode. Note that the superlattice structure is In _y Ga _(1-y) N /
In _z Ga _(1-z) N (0 <y ≦ 1, 0 ≦ z ≦ 1, z <y)
_{And, In u Al v Ga (1} -uv) N / In s Al t Ga (1-st)
N (0 <u ≦ 1, 0 <v ≦ 1, u + v = 1, 0 <s ≦
1,0 ≦ t ≦ 1, s + t = 1) and the like can be used. The p-type impurity only needs to be doped so as to exhibit p-type characteristics over the entire superlattice. One of the semiconductor layer having a large bandgap and the semiconductor layer having a small bandgap which forms the superlattice is doped. Or both may be doped.

【００４０】また、上述した本発明の半導体装置におい
て、第１のｎ型III族窒化物半導体積層構造に含まれる
ｎ型III族窒化物半導体層のうち、少なくともトンネル
ダイオードを構成するｎ型III族窒化物半導体層には、
ｐ型III族窒化物半導体層に含まれるｐ型不純物元素と
同一のｐ型不純物が含まれているのが良い。ここで、ｎ
型III族窒化物半導体層に含まれるｐ型不純物の量は、
トンネルダイオードを構成するｐ型III族窒化物半導体
層に含まれるｐ型不純物の量程度で、ｎ型III族窒化物
半導体層中のキャリア濃度が１×１０¹⁹ｃｍ^-3以上、望
ましくは、１０²⁰ｃｍ^-3程度になるように調節される。
このような半導体装置では、ｎ型III族窒化物半導体層
にあらかじめｐ型不純物が含まれているので、ｐ型不純
物がｐ型III族窒化物半導体層からｎ型III族窒化物半導
体層へ拡散することが抑制される。なお、ｐ型不純物と
しては、ＭｇやＢｅ等が使用可能である。また、ｎ型不
純物としては、ＳｉやＧｅ等が使用可能である。In the above-described semiconductor device of the present invention, among the n-type III-nitride semiconductor layers included in the first n-type III-nitride semiconductor multilayer structure, at least the n-type III-nitride forming the tunnel diode In the nitride semiconductor layer,
It is preferable that the same p-type impurity as the p-type impurity element included in the p-type group III nitride semiconductor layer is contained. Where n
The amount of the p-type impurity contained in the type III nitride semiconductor layer is
The carrier concentration in the n-type group III nitride semiconductor layer is not less than 1 × 10 ¹⁹ cm ⁻³ , preferably about 10 p-type impurities contained in the p-type group III nitride semiconductor layer constituting the tunnel diode. ^Adjusted to be about ²⁰ cm ^-3 .
In such a semiconductor device, since the n-type group III nitride semiconductor layer contains a p-type impurity in advance, the p-type impurity diffuses from the p-type group III nitride semiconductor layer to the n-type group III nitride semiconductor layer. Is suppressed. Note that Mg, Be, or the like can be used as the p-type impurity. In addition, Si, Ge, or the like can be used as the n-type impurity.

【００４１】また、上述した本発明の半導体装置におい
て、半導体装置がｎ型ＧａＮ基板上にIII族窒化物半導
体積層構造が積層されて構成されている場合に、ｎ型Ｇ
ａＮ基板の裏面に正電極あるいは負電極を形成すること
もできる。すなわち、本発明の半導体装置においては、
ｎ型ＧａＮ基板上に、第１のｎ型III族窒化物半導体積
層構造，ｐ型III族窒化物半導体積層構造，第２のｎ型I
II族窒化物半導体積層構造の順で、あるいは、第２のｎ
型III族窒化物半導体積層構造，ｐ型III族窒化物半導体
積層構造，第１のｎ型III族窒化物半導体積層構造の順
でIII族窒化物半導体積層構造が形成されたものとなっ
ているが、この場合、ｎ型ＧａＮ基板を第１あるいは第
２のｎ型III族窒化物半導体積層構造の一部とみなし
て、ｎ型ＧａＮ基板の裏面に正電極あるいは負電極を形
成することができる。In the above-described semiconductor device of the present invention, when the semiconductor device is formed by laminating a group III nitride semiconductor laminated structure on an n-type GaN substrate,
A positive electrode or a negative electrode can be formed on the back surface of the aN substrate. That is, in the semiconductor device of the present invention,
A first n-type group III nitride semiconductor multilayer structure, a p-type group III nitride semiconductor multilayer structure, a second n-type I
In the order of the group II nitride semiconductor laminated structure or the second n
A group III nitride semiconductor multilayer structure is formed in the order of a type III nitride semiconductor multilayer structure, a p-type group III nitride semiconductor multilayer structure, and a first n-type group III nitride semiconductor multilayer structure. However, in this case, the positive electrode or the negative electrode can be formed on the back surface of the n-type GaN substrate by regarding the n-type GaN substrate as a part of the first or second n-type group III nitride semiconductor laminated structure. .

【００４２】また、上述した本発明の半導体装置におい
て、ｐ型III族窒化物半導体積層構造上に積層される第
１または第２のｎ型III族窒化物半導体積層構造の厚さ
は、０．５μｍ以上であるのが良い。In the above-described semiconductor device of the present invention, the thickness of the first or second n-type group III nitride semiconductor laminated structure laminated on the p-type group III nitride semiconductor laminated structure is 0.3 mm. The thickness is preferably 5 μm or more.

【００４３】すなわち、結晶成長直後のｐ型III族窒化
物半導体層が高抵抗である原因は、アクセプターに水素
が結合し不活性化されているためであると言われてい
る。本願の発明者は、不活性化の原因を調べるために実
験を行った結果、結晶成長後の冷却過程で、雰囲気ガス
中に含まれる水素が結晶中に拡散侵入していることがわ
かった。このことから、ｐ型III族窒化物半導体積層構
造上に積層される第１または第２のｎ型III族窒化物半
導体積層構造の厚さを厚くすることで、積層構造の結晶
成長後の冷却過程で、水素がｐ型III族窒化物半導体層
まで拡散することを防止して、ｐ型III族窒化物半導体
層の高抵抗化を抑制している。本願の発明者は、実験に
より、ｐ型III族窒化物半導体積層構造上に積層される
第１または第２のｎ型III族窒化物半導体積層構造の厚
さは、約０．５μｍ程度あれば良いことを確認した。こ
のように、ｐ型III族窒化物半導体積層構造上に積層さ
れている第１または第２のｎ型III族窒化物半導体積層
構造の厚さを０．５μｍ以上にするときには、ｐ型III
族窒化物半導体層はアニール等の特別なｐ型活性化処理
を必要とせず、ａｓ−ｇｒｏｗｎ（結晶成長のみの状
態）でｐ型特性を示す。That is, it is said that the reason why the p-type group III nitride semiconductor layer immediately after crystal growth has a high resistance is that hydrogen is bonded to the acceptor and inactivated. The inventor of the present application conducted an experiment to investigate the cause of the inactivation, and found that hydrogen contained in the atmospheric gas diffused into the crystal during the cooling process after the crystal growth. For this reason, by increasing the thickness of the first or second n-type group III nitride semiconductor laminated structure laminated on the p-type group III nitride semiconductor laminated structure, cooling after crystal growth of the laminated structure is achieved. In the process, the diffusion of hydrogen to the p-type group III nitride semiconductor layer is prevented, and the increase in resistance of the p-type group III nitride semiconductor layer is suppressed. The inventors of the present application have determined by experiments that if the thickness of the first or second n-type group III nitride semiconductor laminated structure laminated on the p-type group III nitride semiconductor laminated structure is about 0.5 μm, I confirmed that it was good. As described above, when the thickness of the first or second n-type group III nitride semiconductor multilayer structure laminated on the p-type group III nitride semiconductor multilayer structure is set to 0.5 μm or more, the p-type III nitride semiconductor
The group nitride semiconductor layer does not require a special p-type activation treatment such as annealing, and exhibits p-type characteristics as-grown (in a state of only crystal growth).

【００４４】また、上述した本発明の半導体装置を作製
する方法として、半導体装置を構成するIII族窒化物半
導体積層構造は、結晶成長後の成長温度からの冷却を、
窒素原料を含む雰囲気中で行うのが良い。この作製方法
では、結晶表面の分解による高抵抗化が抑制され、かつ
ａｓ−ｇｒｏｗｎで低抵抗のｐ型III族窒化物半導体の
結晶成長を行なうことができる。Further, as a method of manufacturing the semiconductor device of the present invention described above, the group III nitride semiconductor laminated structure constituting the semiconductor device may be cooled from a growth temperature after crystal growth.
It is preferable to carry out in an atmosphere containing a nitrogen source. According to this manufacturing method, it is possible to suppress the increase in the resistance due to the decomposition of the crystal surface and to grow the p-type group III nitride semiconductor with low resistance as-grown.

【００４５】本願の発明者は、低抵抗のｐ型ＧａＮを得
るため、結晶成長後の冷却を水素を全く含まない窒素雰
囲気で行った。しかしながら、結晶成長したＧａＮは高
抵抗であった。また、別の実験において、結晶成長終了
後に、ガス雰囲気を窒素にし、成長温度で１０分間保持
したところ、表面に多数のステップが形成され、明らか
に分解されているのが判明した。The inventor of the present application performed cooling after crystal growth in a nitrogen atmosphere containing no hydrogen to obtain low-resistance p-type GaN. However, the crystal-grown GaN had high resistance. In another experiment, after the crystal growth was completed, the gas atmosphere was changed to nitrogen and the temperature was maintained at the growth temperature for 10 minutes. As a result, it was found that a number of steps were formed on the surface and were clearly decomposed.

【００４６】さらに、結晶成長後の冷却雰囲気中に水素
が含まれていても、その濃度がある程度までであれば、
結晶内部への水素拡散は少なく、結晶全体を高抵抗にす
る濃度にはなっていないことを実験により確認した。Furthermore, even if hydrogen is contained in the cooling atmosphere after the crystal growth, if the concentration is up to a certain level,
It was confirmed by experiments that the diffusion of hydrogen into the inside of the crystal was small and the concentration was not high enough to make the whole crystal high in resistance.

【００４７】以上の実験結果から、本願の発明者は、水
素のガス濃度が少ない雰囲気ガスでの冷却においては、
水素パシベーションによるアクセプターの不活性化より
も、結晶表面の分解による結晶性の劣化が原因となって
低抵抗のｐ型結晶が得られないという結論に達した。From the above experimental results, the inventor of the present application has found that when cooling with an atmosphere gas having a low hydrogen gas concentration,
It has been concluded that a low-resistance p-type crystal cannot be obtained due to degradation of crystallinity due to decomposition of the crystal surface, rather than inactivation of the acceptor by hydrogen passivation.

【００４８】これにより、第１のｎ型III族窒化物半導
体積層構造，ｐ型III族窒化物半導体積層構造，第２の
ｎ型III族窒化物半導体積層構造を少なくとも有するIII
族窒化物半導体積層構造が、基板上に形成されており、
第１のｎ型III族窒化物半導体積層構造には正電極が設
けられ、第２のｎ型III族窒化物半導体積層構造には負
電極が設けられ、第１のｎ型III族窒化物半導体積層構
造のｎ型III族窒化物半導体層とｐ型III族窒化物半導体
積層構造のｐ型III族窒化物半導体層とによるトンネル
ダイオードを有し、また、第２のｎ型III族窒化物半導
体積層構造とｐ型III族窒化物半導体積層構造とによる
発光領域を有している半導体装置を作製するのに、III
族窒化物半導体積層構造は、結晶成長後の成長温度から
の冷却を、窒素原料を含む雰囲気中で行うのが良いこと
がわかった。Accordingly, III having at least a first n-type group III nitride semiconductor multilayer structure, a p-type group III nitride semiconductor multilayer structure, and a second n-type group III nitride semiconductor multilayer structure
A group-nitride semiconductor multilayer structure is formed on a substrate,
A positive electrode is provided in the first n-type group III nitride semiconductor multilayer structure, and a negative electrode is provided in the second n-type group III nitride semiconductor multilayer structure. A second n-type III-nitride semiconductor having a tunnel diode composed of a stacked n-type III-nitride semiconductor layer and a p-type III-nitride semiconductor layer; In order to fabricate a semiconductor device having a light emitting region with a stacked structure and a p-type group III nitride semiconductor stacked structure, III
It has been found that the group III nitride semiconductor multilayer structure is preferably cooled from the growth temperature after crystal growth in an atmosphere containing a nitrogen source.

【００４９】本発明の上記作製方法について説明する。
まず、水素を含むガス雰囲気中で加熱した基板表面に、
半導体装置の積層構造（第１のｎ型III族窒化物半導体
積層構造，ｐ型III族窒化物半導体積層構造，第２のｎ
型III族窒化物半導体積層構造）の結晶成長をＭＯＣＶ
Ｄ等により行う。次いで、結晶成長した基板を成長温度
から冷却する。この時の冷却雰囲気を窒素原料を含むガ
ス雰囲気にする。The above-described manufacturing method of the present invention will be described.
First, on the substrate surface heated in a gas atmosphere containing hydrogen,
Stacked structure of semiconductor device (first n-type group III nitride semiconductor stacked structure, p-type group III nitride semiconductor stacked structure, second n-type group III nitride semiconductor stacked structure
Growth of type III group nitride semiconductor laminated structure) by MOCV
D or the like. Next, the substrate on which the crystal has been grown is cooled from the growth temperature. The cooling atmosphere at this time is a gas atmosphere containing a nitrogen raw material.

【００５０】冷却時のガス雰囲気は、具体的には、窒素
やアルゴン等の不活性ガスと窒素原料との混合ガス、あ
るいは、窒素原料ガスのみを使用することができる。ま
た、これらの雰囲気ガスに数％〜３０％程度までの水素
を加えた混合ガスも使用することができる。As the gas atmosphere at the time of cooling, specifically, a mixed gas of an inert gas such as nitrogen or argon and a nitrogen source, or only a nitrogen source gas can be used. Further, a mixed gas obtained by adding hydrogen of several% to about 30% to these atmospheric gases can also be used.

【００５１】窒素原料ガスは、雰囲気ガス中に数パーセ
ント程度含まれていれば結晶表面の分解が抑制される
が、過半数（５０％より多く）が窒素原料であるとより
効果的である。窒素原料としては、モノメチルヒドラジ
ンやジメチルヒドラジン等の有機化合物、アンモニア等
が使用可能である。Decomposition of the crystal surface is suppressed if the nitrogen source gas is contained in the atmosphere gas by about several percent, but it is more effective if the majority (more than 50%) is the nitrogen source gas. As the nitrogen raw material, organic compounds such as monomethylhydrazine and dimethylhydrazine, and ammonia can be used.

【００５２】以上のような方法で作製された積層構造は
その表面の分解が抑制され、高品質の結晶性を有すると
ともに、積層構造中に含まれるｐ型III族窒化物半導体
はａｓ−ｇｒｏｗｎで低抵抗のｐ型特性を示す。The layered structure manufactured by the above-described method has high quality crystallinity while its surface is suppressed from being decomposed, and the p-type group III nitride semiconductor contained in the layered structure is as-grown. Shows p-type characteristics with low resistance.

【００５３】なお、ここで、着目すべきは、冷却雰囲気
中に含まれる窒素原料にＮＨ₃（アンモニア）ガスを用
いることができることである。It should be noted here that NH ₃ (ammonia) gas can be used as the nitrogen source contained in the cooling atmosphere.

【００５４】従来、低抵抗のｐ型ＧａＮをＮＨ₃ガス雰
囲気中で熱処理すると、高抵抗化することが報告されて
おり、高抵抗化したｐ型III族窒化物半導体を熱処理に
よって低抵抗化する場合の雰囲気ガス中にはＮＨ₃ガス
が含まれることは好ましくないとされていた。しかる
に、本願の発明者は、結晶成長後の冷却過程では、ＮＨ
₃ガスを含んでいても低抵抗のｐ型III族窒化物半導体が
ａｓ−ｇｒｏｗｎで得られることを見出した。さらに、
ＮＨ₃を１００％としたガス雰囲気で冷却を行っても低
抵抗のｐ型III族窒化物半導体がａｓ−ｇｒｏｗｎで得
られることが分かった。従来技術と本発明の最大の違い
は、結晶終了後の冷却過程の雰囲気をＮＨ ₃を含む雰囲
気にしていることである。冷却時においては、ＮＨ₃の
分解によって水素が発生しても、結晶内部へ拡散して、
結晶全体を高抵抗化するには至らず、むしろＮＨ₃の分
解により生成される活性窒素が結晶表面の分解を抑制す
るため、結晶表面の高抵抗化が抑制されて、低抵抗のｐ
型III族窒化物半導体がａｓ−ｇｒｏｗｎで得られると
考えられる。なお、ＮＨ₃ガスは、雰囲気ガス中に数パ
ーセント程度含まれていれば効果が得られるが、過半数
（５０％より多く）がＮＨ₃ガスであるとより効果的で
ある。Conventionally, low-resistance p-type GaN is replaced with NH_ThreeGas atmosphere
It has been reported that heat treatment in an atmosphere increases resistance.
High-resistance p-type group III nitride semiconductor for heat treatment
Therefore, when the resistance is reduced, NH3 is contained in the atmosphere gas._Threegas
Was considered to be undesirable. Scold
In addition, the inventor of the present application has proposed that in the cooling process after crystal growth,
_ThreeLow resistance p-type group III nitride semiconductor
It was found that it can be obtained as-grown. further,
NH_ThreeLow even when cooling in a gas atmosphere with 100%
Resistive p-type group III nitride semiconductor is obtained as-grown
I knew it could be done. The biggest difference between the conventional technology and the present invention
Changes the atmosphere of the cooling process after completion of the crystallization to NH _ThreeAtmosphere including
I care. During cooling, NH_Threeof
Even if hydrogen is generated by decomposition, it diffuses into the crystal,
It is not possible to increase the resistance of the whole crystal, but rather NH_ThreeMinute
Active nitrogen generated by the solution suppresses the decomposition of the crystal surface
Therefore, the increase in the resistance of the crystal surface is suppressed, and the low-resistance p
When type III nitride semiconductor is obtained as-grown
Conceivable. Note that NH_ThreeThe gas should be
-Cents are effective, but the majority
(More than 50%) NH_ThreeGas is more effective
is there.

【００５５】[0055]

【実施例】次に、本発明の実施例について説明する。Next, an embodiment of the present invention will be described.

【００５６】実施例１ 図１は実施例１の半導体装置の構成例であり、実施例１
の半導体装置は端面発光型発光ダイオードとして構成さ
れている。なお、図１は発光ダイオードの光出射方向に
垂直な面での断面図として示されている。図１を参照す
ると、この端面発光型発光ダイオードは、サファイア基
板３０上に、低温ＧａＮバッファー層３１、第２のｎ型
III族窒化物半導体積層構造（ｎ型ＧａＮ層３２、ｎ型
Ｉｎ_0.1Ｇａ_0.9Ｎ層３３、ｎ型Ａｌ_0.07Ｇａ_0.93Ｎクラ
ッド層３４、Ｉｎ_0.15Ｇ_0.85ａＮ活性層３５）、ｐ型II
I族窒化物半導体積層構造（ｐ型Ａｌ_0.07Ｇａ_0.93Ｎク
ラッド層３６、ｐ型ＧａＮ層３７、ｐ型Ｉｎ_0.16Ｇａ
_0.84Ｎ層３８）、第１のｎ型III族窒化物半導体積層構
造（ｎ型Ｉｎ_0.16Ｇａ_0.84Ｎ層３９、ｎ型ＧａＮ層４
０）が順次に積層された積層構造からなっている。 Embodiment 1 FIG. 1 shows an example of the configuration of a semiconductor device according to Embodiment 1 of the present invention.
Is configured as an edge-emitting light emitting diode. FIG. 1 is a cross-sectional view taken along a plane perpendicular to the light emitting direction of the light emitting diode. Referring to FIG. 1, the edge-emitting light emitting diode includes a low-temperature GaN buffer layer 31 on a sapphire substrate 30 and a second n-type buffer layer.
Group III nitride semiconductor laminated structure (n type GaN layer 32, n type In _0.1 Ga _0.9 N layer 33, n-type Al _0.07 Ga _0.93 N clad layer 34, In _0.15 G _0.85 aN active layer 35), p-type II
Group I nitride semiconductor multilayer structure (p-type Al _0.07 Ga _0.93 N clad layer 36, p-type GaN layer 37, p-type In _0.16 Ga
_0.84 N layer 38), first n-type group III nitride semiconductor multilayer structure (n-type In _0.16 Ga _0.84 N layer 39, n-type GaN layer 4)
0) has a laminated structure in which the layers are sequentially laminated.

【００５７】ここで、ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層３８と
ｎ型Ｉｎ_0.16Ｇａ_0.84Ｎ層３９とによりトンネルダイオ
ードが構成されている。ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層３８
のキャリア濃度は１×１０¹⁹ｃｍ^-3、ｎ型Ｉｎ_0.16Ｇａ
_0.84Ｎ層３９のキャリア濃度は１×１０²⁰ｃｍ^-3であ
る。Here, the p-type In _0.16 Ga _0.84 N layer 38 and the n-type In _0.16 Ga _0.84 N layer 39 constitute a tunnel diode. p-type In _0.16 Ga _0.84 N layer 38
Has a carrier concentration of 1 × 10 ¹⁹ cm ⁻³ and n-type In _0.16 Ga
The carrier concentration of the _0.84 N layer 39 is 1 × 10 ²⁰ cm ⁻³ .

【００５８】また、上記積層構造は、ｎ型ＧａＮ層４０
の表面からｎ型ＧａＮ層３２までエッチングされ、ｎ型
ＧａＮ層３２表面が露出している。そして、ｎ型ＧａＮ
層４０上には、Ｔｉ／Ａｌからなる正電極４１が形成さ
れ、また、露出したｎ型ＧａＮ層３２上には、負電極４
２が形成されている。また、光出射端面は、サファイア
基板をへき開し、III属窒化物半導体積層構造を割るこ
とで形成されている。Further, the above-mentioned laminated structure has the n-type GaN layer 40.
From the surface to the n-type GaN layer 32, and the surface of the n-type GaN layer 32 is exposed. And n-type GaN
A positive electrode 41 made of Ti / Al is formed on the layer 40, and a negative electrode 4 is formed on the exposed n-type GaN layer 32.
2 are formed. The light emitting end face is formed by cleaving the sapphire substrate and breaking the group III nitride semiconductor laminated structure.

【００５９】図１の端面発光型発光ダイオードでは、ｎ
型ＧａＮ層４０上に形成されている正電極４１とｎ型Ｇ
ａＮ層３２上に形成されている負電極４２との間に順方
向に電圧をかけると、活性層３５にキャリアが注入され
て、キャリアの再結合により発光する。発光波長は、４
０９ｎｍであった。In the edge emitting type light emitting diode shown in FIG.
Electrode 41 formed on n-type GaN layer 40 and n-type G
When a forward voltage is applied between the active layer 35 and the negative electrode 42 formed on the aN layer 32, carriers are injected into the active layer 35, and light is emitted by the recombination of the carriers. The emission wavelength is 4
09 nm.

【００６０】次に、図１の発光ダイオードの作製方法を
説明する。発光ダイオードの積層構造の結晶成長はＭＯ
ＣＶＤ法で行った。まず、サファイア基板３０を反応管
にセットし、水素ガス中、１１２０℃で加熱し、基板３
０の表面をクリーニングした。次いで、温度を５２０℃
に下げ、雰囲気をＮＨ₃と窒素と水素の混合ガス雰囲気
にし、ＴＭＧを流し、低温ＧａＮバッファー層３１を堆
積した。次いで、温度を１０５０℃に上げ、水素をキャ
リアガスとしてＴＭＧ，ＴＭＩ，ＳｉＨ₄を供給し、ｎ
型ＧａＮ層３２を３μｍの厚さに結晶成長した。次い
で、水素ガスの供給を止め、雰囲気をＮＨ₃と窒素の混
合ガス雰囲気にし、温度を８１０℃に下げ、水素をキャ
リアガスとしてＴＭＧ，ＴＭＩ，ＳｉＨ₄を供給し、ｎ
型Ｉｎ_0.1Ｇａ_0.9Ｎ層３３を０．１μｍの厚さに結晶成
長した。次いで、温度を１０７０℃に上げ、水素をキャ
リアガスとしてＴＭＧ，ＴＭＡ，ＳｉＨ₄を供給し、ｎ
型Ａｌ_0.07Ｇａ_0.93Ｎクラッド層３４を０．５μｍの厚
さに結晶成長した。次いで、水素ガスの供給を止め、雰
囲気をＮＨ₃と窒素の混合ガス雰囲気にし、温度を８１
０℃に下げ、水素をキャリアガスとしてＴＭＧ，ＴＭＩ
を供給し、Ｉｎ_0.15Ｇａ_0.85Ｎ活性層３５を５０ｎｍの
厚さに成長した。Next, a method for manufacturing the light emitting diode of FIG. 1 will be described. The crystal growth of the stacked structure of the light emitting diode is MO
This was performed by a CVD method. First, the sapphire substrate 30 was set in a reaction tube, and heated at 1120 ° C. in hydrogen gas.
The surface of No. 0 was cleaned. Then, the temperature was set to 520 ° C.
Then, the atmosphere was changed to a mixed gas atmosphere of NH ₃ , nitrogen and hydrogen, TMG was flowed, and a low-temperature GaN buffer layer 31 was deposited. Next, the temperature is increased to 1050 ° C., and TMG, TMI, and SiH ₄ are supplied using hydrogen as a carrier gas, and n is supplied.
The type GaN layer 32 was crystal-grown to a thickness of 3 μm. Next, the supply of hydrogen gas is stopped, the atmosphere is changed to a mixed gas atmosphere of NH ₃ and nitrogen, the temperature is lowered to 810 ° C., and TMG, TMI and SiH ₄ are supplied using hydrogen as a carrier gas, and n
The type In _0.1 Ga _0.9 N layer 33 was crystal-grown to a thickness of 0.1 μm. Next, the temperature is increased to 1070 ° C., and TMG, TMA, and SiH ₄ are supplied using hydrogen as a carrier gas, and n
A type Al _0.07 Ga _0.93 N cladding layer 34 was crystal-grown to a thickness of 0.5 μm. Next, the supply of hydrogen gas was stopped, the atmosphere was changed to a mixed gas atmosphere of NH ₃ and nitrogen, and the temperature was set to 81.
0 ℃, TMG, TMI using hydrogen as carrier gas
_Was supplied to grow the In _0.15 Ga _0.85 N active layer 35 to a thickness of 50 nm.

【００６１】次いで、成長雰囲気をＮＨ₃と窒素と水素
の混合ガス雰囲気にし、温度を１０７０℃に上げ、水素
をキャリアガスとしてＴＭＧ，ＴＭＡ，（ＥｔＣｐ）₂
Ｍｇを組成にあわせて供給し、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ
クラッド層３６を０．５μｍの厚さ、ｐ型ＧａＮ層３７
を５０ｎｍの厚さに順次結晶成長した。次いで、水素ガ
スの供給を止め、雰囲気をＮＨ₃と窒素の混合ガス雰囲
気にし、温度を８１０℃に下げ、水素をキャリアガスと
してＴＭＧ，ＴＭＩ，（ＥｔＣｐ）₂Ｍｇを供給し、キ
ャリア濃度が１×１０¹⁹ｃｍ^-3のｐ型Ｉｎ_0.16Ｇａ_0.84
Ｎ層３８を５０ｎｍの厚さに積層した。次いで、（Ｅｔ
Ｃｐ）₂Ｍｇの供給を止め、ＳｉＨ₄を供給し、１×１０
²⁰ｃｍ^-3のｎ型Ｉｎ_0.16Ｇａ_0.84Ｎ層３９を５０ｎｍの
厚さに積層した。次いで、温度を１０５０℃に上げ、水
素をキャリアガスとしてＴＭＧ，ＳｉＨ₄を供給し、ｎ
型ＧａＮ層４０を０．２μｍの厚さに結晶成長した。Next, the growth atmosphere is a mixed gas atmosphere of NH ₃ , nitrogen and hydrogen, the temperature is raised to 1070 ° C., and TMG, TMA, (EtCp) _{2 is used} as a carrier gas with hydrogen.
Mg is supplied according to the composition, and p-type Al _0.07 Ga _0.93 N
The cladding layer 36 has a thickness of 0.5 μm and the p-type GaN layer 37
Was sequentially grown to a thickness of 50 nm. Next, the supply of hydrogen gas was stopped, the atmosphere was changed to a mixed gas atmosphere of NH ₃ and nitrogen, the temperature was lowered to 810 ° C., and TMG, TMI, (EtCp) ₂ Mg were supplied using hydrogen as a carrier gas, and the carrier concentration was 1%. × 10 ¹⁹ cm ^-3 p-type In _0.16 Ga _0.84
The N layer 38 was laminated to a thickness of 50 nm. Then, (Et
Cp) ₂ Mg supply was stopped, and SiH ₄ was supplied, and 1 × 10
An n-type In _0.16 Ga _0.84 N layer 39 of ²⁰ cm ^-3 was laminated to a thickness of 50 nm. Next, the temperature was increased to 1050 ° C., and TMG and SiH ₄ were supplied using hydrogen as a carrier gas, and n was supplied.
The type GaN layer 40 was crystal-grown to a thickness of 0.2 μm.

【００６２】結晶成長終了後、ｐ型層３６，３７，３８
の低抵抗化のため、窒素雰囲気中で、７５０℃で１５分
間の熱処理を行った。次いで、レジストで幅１００μｍ
のストライプパターンを繰り返しピッチ２５０μｍで形
成した。そして、このレジストパターンをマスクとし
て、約１．５μｍの深さをドライエッチングして、ｎ型
ＧａＮ層３２を露出させるとともに幅１００μｍのリッ
ジストライプを形成した。After completion of the crystal growth, the p-type layers 36, 37, 38
Was heat-treated at 750 ° C. for 15 minutes in a nitrogen atmosphere. Next, the resist is 100 μm wide.
Was formed at a repetition pitch of 250 μm. Then, using this resist pattern as a mask, a depth of about 1.5 μm was dry-etched to expose the n-type GaN layer 32 and form a ridge stripe having a width of 100 μm.

【００６３】次いで、レジストマスクを除去し、しかる
後に、正電極４１と負電極４２を形成した。電極形成の
工程は次の通りである。すなわち、レジストで２０μｍ
間隔をあけて形成された２列の約９０μｍ幅のヌキスト
ライプパターンを繰り返しピッチ２５０μｍで形成し、
ｎ型ＧａＮ層４０とｎ型ＧａＮ層３２上に、電極材料で
あるＴｉ／Ａｌを蒸着した。その後、ウエハーを有機溶
剤に浸し、レジストを溶かしてレジスト上に蒸着された
電極材をリフトオフして、電極パターンを形成した。そ
の後、窒素雰囲気中、４５０℃で熱処理し、正，負のオ
ーミック電極４１，４２を形成した。Next, the resist mask was removed, and thereafter, a positive electrode 41 and a negative electrode 42 were formed. The electrode forming process is as follows. That is, 20 μm
Forming two rows of spaced nuclei stripe patterns having a width of about 90 μm at an interval of 250 μm;
On the n-type GaN layer 40 and the n-type GaN layer 32, Ti / Al as an electrode material was deposited. Thereafter, the wafer was immersed in an organic solvent, the resist was dissolved, and the electrode material deposited on the resist was lifted off to form an electrode pattern. Thereafter, heat treatment was performed at 450 ° C. in a nitrogen atmosphere to form positive and negative ohmic electrodes 41 and 42.

【００６４】次いで、サファイア基板３０を薄く研磨
し、リッジストライプに概ね垂直になるように割り、光
出射端面を形成した。Next, the sapphire substrate 30 was polished thinly and divided so as to be substantially perpendicular to the ridge stripe to form a light emitting end face.

【００６５】実施例２ 図２は実施例２の半導体装置の構成例であり、実施例２
の半導体装置は端面発光型発光ダイオードとして構成さ
れている。なお、図２は発光ダイオードの光出射方向に
垂直な面での断面図として示されている。図２を参照す
ると、この端面発光型発光ダイオードは、サファイア基
板５０上に、低温ＧａＮバッファー層５１、第１のｎ型
III族窒化物半導体積層構造（ｎ型ＧａＮ層５２、ｎ型
Ｉｎ_0.16Ｇａ_0.84Ｎ層５３）、ｐ型III族窒化物半導体
積層構造（ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層５４、ｐ型Ａｌ
_0.07Ｇａ_0.93Ｎクラッド層５５）、第２のｎ型III族窒
化物半導体積層構造（Ｉｎ_0.15Ｇ_0.85ａＮ活性層５６、
ｎ型Ａｌ_0.07Ｇａ_0.93Ｎクラッド層５７、ｎ型ＧａＮ層
５８）が順次に積層された積層構造からなっている。 Embodiment 2 FIG. 2 shows an example of the configuration of a semiconductor device according to a second embodiment.
Is configured as an edge-emitting light emitting diode. FIG. 2 is a cross-sectional view taken along a plane perpendicular to the light emitting direction of the light emitting diode. Referring to FIG. 2, the edge-emitting light emitting diode includes a low-temperature GaN buffer layer 51, a first n-type
Group III nitride semiconductor multilayer structure (n-type GaN layer 52, n-type In _0.16 Ga _0.84 N layer 53), p-type Group III nitride semiconductor multilayer structure (p-type In _0.16 Ga _0.84 N layer 54, p-type Al
_0.07 Ga _0.93 N clad layer 55), a second n-type group III nitride semiconductor laminated structure (In _0.15 G _0.85 aN active layer 56,
An n-type Al _0.07 Ga _0.93 N clad layer 57 and an n-type GaN layer 58) are sequentially laminated.

【００６６】ここで、ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層５４と
ｎ型Ｉｎ_0.16Ｇａ_0.84Ｎ層５３とによりトンネルダイオ
ードが構成されている。ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層５４
のキャリア濃度は１×１０¹⁹ｃｍ^-3、ｎ型Ｉｎ_0.16Ｇａ
_0.84Ｎ層５３のキャリア濃度は１×１０²⁰ｃｍ^-3であ
る。Here, the p-type In _0.16 Ga _0.84 N layer 54 and the n-type In _0.16 Ga _0.84 N layer 53 constitute a tunnel diode. p-type In _0.16 Ga _0.84 N layer 54
Has a carrier concentration of 1 × 10 ¹⁹ cm ⁻³ and n-type In _0.16 Ga
The carrier concentration of the _0.84 N layer 53 is 1 × 10 ²⁰ cm ⁻³ .

【００６７】また、上記積層構造は、ｎ型ＧａＮ層５８
の表面からｎ型ＧａＮ層５２までエッチングされ、ｎ型
ＧａＮ層５２表面が露出している。そして、ｎ型ＧａＮ
層５８上には、Ｔｉ／Ａｌからなる正電極５９が形成さ
れ、また、露出したｎ型ＧａＮ層５２上には、負電極６
０が形成されている。また、光出射端面は、サファイア
基板５０をへき開し、III属窒化物半導体積層構造を割
ることで形成されている。In addition, the above-mentioned laminated structure has an n-type GaN layer 58.
Is etched from the surface to the n-type GaN layer 52, and the surface of the n-type GaN layer 52 is exposed. And n-type GaN
A positive electrode 59 made of Ti / Al is formed on the layer 58, and a negative electrode 6 is formed on the exposed n-type GaN layer 52.
0 is formed. The light emitting end face is formed by cleaving the sapphire substrate 50 and breaking the group III nitride semiconductor laminated structure.

【００６８】図２の端面発光型発光ダイオードでは、ｎ
型ＧａＮ層５２上に形成されている正電極５９とｎ型Ｇ
ａＮ層５８上に形成されている負電極６０との間に順方
向に電圧をかけると、活性層５６にキャリアが注入され
て、キャリアの再結合により発光する。発光波長は、４
０９ｎｍであった。In the edge emitting type light emitting diode shown in FIG.
Electrode 59 formed on the n-type GaN layer 52 and the n-type G
When a forward voltage is applied between the active layer 56 and the negative electrode 60 formed on the aN layer 58, carriers are injected into the active layer 56, and light is emitted by the recombination of the carriers. The emission wavelength is 4
09 nm.

【００６９】次に、図２の発光ダイオードの作製方法を
説明する。発光ダイオードの積層構造の結晶成長はＭＯ
ＣＶＤ法で行った。まず、サファイア基板５０を反応管
にセットし、水素ガス中、１１２０℃で加熱し、基板５
０の表面をクリーニングした。次いで、温度を５２０℃
に下げ、雰囲気をＮＨ₃と窒素と水素の混合ガス雰囲気
にし、ＴＭＧを流し、低温ＧａＮバッファー層５１を堆
積した。次いで、温度を１０５０℃に上げ、水素をキャ
リアガスとしてＴＭＧ，ＴＭＩ，ＳｉＨ₄を供給し、ｎ
型ＧａＮ層５２を３μｍの厚さに結晶成長した。次い
で、水素ガスの供給を止め、雰囲気をＮＨ₃と窒素の混
合ガス雰囲気にし、温度を８１０℃に下げ、水素をキャ
リアガスとしてＴＭＧ，ＴＭＩ，ＳｉＨ₄を供給し、キ
ャリア濃度が１×１０²⁰ｃｍ^-3のｎ型Ｉｎ_0.16Ｇａ_0.84
Ｎ層５３を５０ｎｍの厚さに結晶成長した。次いで、水
素をキャリアガスとしてＴＭＧ，ＴＭＩ，（ＥｔＣｐ）
₂Ｍｇを供給し、キャリア濃度が１×１０¹⁹ｃｍ^-3のｐ
型Ｉｎ_0.16Ｇａ_0.84Ｎ層５４を５０ｎｍの厚さに積層し
た。次いで、温度を１０７０℃に上げ、水素をキャリア
ガスとしてＴＭＧ，ＴＭＡ，（ＥｔＣｐ）₂Ｍｇを供給
し、ｐ型Ａｌ_0.07Ｇａ_{0 .93}Ｎクラッド層５５を０．５μ
ｍの厚さに積層した。次いで、水素ガスの供給を止め、
雰囲気をＮＨ₃と窒素の混合ガス雰囲気にし、温度を８
１０℃に下げ、水素をキャリアガスとしてＴＭＧ，ＴＭ
Ｉを供給し、Ｉｎ_0.15Ｇａ_0.85Ｎ活性層５６を５０ｎｍ
の厚さに成長した。次いで、成長雰囲気をＮＨ₃と窒素
と水素の混合ガス雰囲気にし、温度を１０７０℃に上
げ、水素をキャリアガスとしてＴＭＧ，ＴＭＡ，ＳｉＨ
₄を組成にあわせて供給し、ｎ型Ａｌ_0.07Ｇａ_0.93Ｎク
ラッド層５７を０．５μｍの厚さに、ｎ型ＧａＮ層５８
を０．２μｍの厚さに結晶成長した。Next, a method of manufacturing the light emitting diode shown in FIG.
explain. The crystal growth of the stacked structure of the light emitting diode is MO
This was performed by a CVD method. First, a sapphire substrate 50 is placed in a reaction tube.
And heated in hydrogen gas at 1120 ° C.
The surface of No. 0 was cleaned. Then, the temperature was set to 520 ° C.
Down to NH_ThreeGas atmosphere of nitrogen and nitrogen and hydrogen
And flow TMG to deposit the low-temperature GaN buffer layer 51.
Stacked. Next, the temperature is raised to 1050 ° C. and hydrogen is
TMG, TMI, SiH as rear gas_FourAnd n
The type GaN layer 52 was crystal-grown to a thickness of 3 μm. Next
Then, supply of hydrogen gas is stopped and the atmosphere is changed to NH._ThreeOf nitrogen and nitrogen
Gas atmosphere, lower the temperature to 810 ° C,
TMG, TMI, SiH as rear gas_FourSupply the key
Carrier concentration is 1 × 10²⁰cm^-3N-type In_0.16Ga_0.84
The N layer 53 was crystal-grown to a thickness of 50 nm. Then water
TMG, TMI, (EtCp)
_TwoMg is supplied and the carrier concentration is 1 × 10¹⁹cm^-3P
Type In_0.16Ga_0.84N layer 54 is laminated to a thickness of 50 nm.
Was. Next, the temperature is increased to 1070 ° C., and hydrogen is transferred to the carrier.
TMG, TMA, (EtCp) as gas_TwoSupply Mg
And p-type Al_0.07Ga_{0 .93}0.5 μm N-cladding layer 55
m. Next, the supply of hydrogen gas is stopped,
Atmosphere NH_ThreeAnd a mixed gas atmosphere of nitrogen and a temperature of 8
TMG, TM lowered to 10 ° C and hydrogen as carrier gas
I to supply In_0.15Ga_0.8550 nm for the N active layer 56
Grew to a thickness of Then, the growth atmosphere was changed to NH_ThreeAnd nitrogen
And a mixed gas atmosphere of hydrogen and raise the temperature to 1070 ° C
, TMG, TMA, SiH using hydrogen as carrier gas
_FourIs supplied according to the composition, and n-type Al_0.07Ga_0.93N
The lad layer 57 is formed to a thickness of 0.5 μm, and the n-type GaN layer 58 is formed.
Was grown to a thickness of 0.2 μm.

【００７０】結晶成長終了後、ｐ型層５４，５５の低抵
抗化のため、窒素雰囲気中で、７５０℃で１５分間の熱
処理を行った。次いで、レジストで幅１００μｍのスト
ライプパターンを繰り返しピッチ２５０μｍで形成し
た。そして、このレジストパターンをマスクとして、約
１．５μｍの深さをドライエッチングして、ｎ型ＧａＮ
層５２を露出させるとともに幅１００μｍのリッジスト
ライプを形成した。After completion of the crystal growth, a heat treatment was performed at 750 ° C. for 15 minutes in a nitrogen atmosphere in order to reduce the resistance of the p-type layers 54 and 55. Next, a stripe pattern having a width of 100 μm was formed of a resist at a repetition pitch of 250 μm. Then, using this resist pattern as a mask, a depth of about 1.5 μm is dry-etched to form n-type GaN.
The layer 52 was exposed and a ridge stripe having a width of 100 μm was formed.

【００７１】次いで、レジストマスクを除去し、しかる
後に、正電極５９と負電極６０を形成した。電極形成の
工程は次の通りである。すなわち、レジストで２０μｍ
間隔をあけて形成された２列の約９０μｍ幅のヌキスト
ライプパターンを繰り返しピッチ２５０μｍで形成し、
ｎ型ＧａＮ層５２とｎ型ＧａＮ層５８上に、電極材料で
あるＴｉ／Ａｌを蒸着した。その後、ウエハーを有機溶
剤に浸し、レジストを溶かしてレジスト上に蒸着された
電極材をリフトオフして、電極パターンを形成した。そ
の後、窒素雰囲気中、４５０℃で熱処理し、正，負のオ
ーミック電極５９，６０を形成した。Next, the resist mask was removed, and thereafter, a positive electrode 59 and a negative electrode 60 were formed. The electrode forming process is as follows. That is, 20 μm
Forming two rows of spaced nuclei stripe patterns having a width of about 90 μm at an interval of 250 μm;
On the n-type GaN layer 52 and the n-type GaN layer 58, Ti / Al as an electrode material was deposited. Thereafter, the wafer was immersed in an organic solvent, the resist was dissolved, and the electrode material deposited on the resist was lifted off to form an electrode pattern. Thereafter, heat treatment was performed at 450 ° C. in a nitrogen atmosphere to form positive and negative ohmic electrodes 59 and 60.

【００７２】次いで、サファイア基板５０を薄く研磨
し、リッジストライプに概ね垂直になるように割り、光
出射端面を形成した。Next, the sapphire substrate 50 was polished thinly and divided so as to be substantially perpendicular to the ridge stripe to form a light emitting end face.

【００７３】実施例３ 図３は実施例３の半導体装置の構成例を示す図であり、
実施例３の半導体装置は端面発光型発光ダイオードとし
て構成されている。なお、図３は発光ダイオードの光出
射方向に垂直な面での断面図として示されている。図３
を参照すると、この端面発光型発光ダイオードは、サフ
ァイア基板７０上に、低温ＧａＮバッファー層７１、ｐ
型ＧａＮ層７２、ｐ型Ｉｎ_0.1Ｇａ_0.9Ｎ層７３、ｐ型Ａ
ｌ_0.07Ｇａ_0.93Ｎクラッド層７４、第２のｎ型III族窒
化物半導体積層構造（Ｉｎ_0.15Ｇａ_0.85Ｎ活性層７５、
ｎ型Ａｌ_0.07Ｇａ_0.93Ｎクラッド層７６、ｎ型ＧａＮ層
７７）が順次に積層されて発光ダイオード部の積層構造
が形成され、また、ｐ型ＧａＮ層７２上に、ｐ型Ｉｎ
_0.16Ｇａ_0.84Ｎ層７８、第１のｎ型III族窒化物半導体
積層構造（ｎ型Ｉｎ_0.16Ｇａ_0.84Ｎ層７９、ｎ型ＧａＮ
層８０）が順次に積層されて正電極コンタクト部の積層
構造が形成されている。[0073] EXAMPLE 3 FIG. 3 is a diagram illustrating a configuration example of a semiconductor device of Example 3,
The semiconductor device of the third embodiment is configured as an edge emitting light emitting diode. FIG. 3 is a cross-sectional view taken along a plane perpendicular to the light emitting direction of the light emitting diode. FIG.
Referring to FIG. 1, this edge-emitting light emitting diode includes a low-temperature GaN buffer layer 71,
-Type GaN layer 72, p-type In _0.1 Ga _0.9 N layer 73, p-type A
l _0.07 Ga _0.93 N cladding layer 74, second n-type group III nitride semiconductor multilayer structure (In _0.15 Ga _0.85 N active layer 75,
An n-type Al _0.07 Ga _0.93 N clad layer 76 and an n-type GaN layer 77) are sequentially laminated to form a laminated structure of a light-emitting diode portion, and a p-type In
_0.16 Ga _0.84 N layer 78, first n-type group III nitride semiconductor multilayer structure (n-type In _0.16 Ga _0.84 N layer 79, n-type GaN
The layers 80) are sequentially laminated to form a laminated structure of a positive electrode contact portion.

【００７４】ここで、ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層７８と
ｎ型Ｉｎ_0.16Ｇａ_0.84Ｎ層７９とによりトンネルダイオ
ードが構成されている。ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層７８
のキャリア濃度は１×１０¹⁹ｃｍ^-3、ｎ型Ｉｎ_0.16Ｇａ
_0.84Ｎ層７９のキャリア濃度は１×１０²⁰ｃｍ^-3であ
る。Here, the p-type In _0.16 Ga _0.84 N layer 78 and the n-type In _0.16 Ga _0.84 N layer 79 constitute a tunnel diode. p-type In _0.16 Ga _0.84 N layer 78
Has a carrier concentration of 1 × 10 ¹⁹ cm ⁻³ and n-type In _0.16 Ga
The carrier concentration of the _0.84 N layer 79 is 1 × 10 ²⁰ cm ⁻³ .

【００７５】そして、ｎ型ＧａＮ層７７，ｎ型ＧａＮ層
８０上には、それぞれ、Ｔｉ／Ａｌからなる負電極８
２，正電極８１が形成されている。また、光出射端面
は、サファイア基板をへき開し、III属窒化物半導体積
層構造を割ることで形成されている。Then, on the n-type GaN layer 77 and the n-type GaN layer 80, the negative electrodes 8 made of Ti / Al are provided, respectively.
2. A positive electrode 81 is formed. The light emitting end face is formed by cleaving the sapphire substrate and breaking the group III nitride semiconductor laminated structure.

【００７６】図３の端面発光型発光ダイオードでは、ｎ
型ＧａＮ層８０上に形成されている正電極８１とｎ型Ｇ
ａＮ層７７上に形成されている負電極８２との間に順方
向に電圧をかけると、活性層７５にキャリアが注入され
て、キャリアの再結合により発光する。発光波長は、４
０９ｎｍであった。In the edge emitting type light emitting diode shown in FIG.
Electrode 81 formed on the n-type GaN layer 80 and the n-type G
When a forward voltage is applied between the active layer 75 and the negative electrode 82 formed on the aN layer 77, carriers are injected into the active layer 75, and light is emitted by recombination of the carriers. The emission wavelength is 4
09 nm.

【００７７】次に、図３の発光ダイオードの作製方法を
説明する。発光ダイオードの積層構造の結晶成長はＭＯ
ＣＶＤ法で行った。まず、サファイア基板７０を反応管
にセットし、水素ガス中、１１２０℃で加熱し、基板７
０の表面をクリーニングした。次いで、温度を５２０℃
に下げ、雰囲気をＮＨ₃と窒素と水素の混合ガス雰囲気
にし、ＴＭＧを流し、低温ＧａＮバッファー層７１を堆
積した。次いで、温度を１０５０℃に上げ、水素をキャ
リアガスとしてＴＭＧ，ＴＭＩ，（ＥｔＣｐ） ₂Ｍｇを
供給し、ｐ型ＧａＮ層７２を３μｍの厚さに結晶成長し
た。次いで、水素ガスの供給を止め、雰囲気をＮＨ₃と
窒素の混合ガス雰囲気にし、温度を８１０℃に下げ、水
素をキャリアガスとしてＴＭＧ，ＴＭＩ，（ＥｔＣｐ）
₂Ｍｇを供給し、ｐ型Ｉｎ_0.1Ｇａ_0.9Ｎ層７３を０．１
μｍの厚さに結晶成長した。次いで、温度を１０７０℃
に上げ、水素をキャリアガスとしてＴＭＧ，ＴＭＡ，
（ＥｔＣｐ）₂Ｍｇを供給し、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ
クラッド層７４を０．５μｍの厚さに積層した。次い
で、水素ガスの供給を止め、雰囲気をＮＨ₃と窒素の混
合ガス雰囲気にし、温度を８１０℃に下げ、水素をキャ
リアガスとしてＴＭＧ，ＴＭＩを供給し、Ｉｎ_0.15Ｇａ
_0.85Ｎ活性層７５を５０ｎｍの厚さに成長した。次い
で、成長雰囲気をＮＨ₃と窒素と水素の混合ガス雰囲気
にし、温度を１０７０℃に上げ、水素をキャリアガスと
してＴＭＧ，ＴＭＡ，ＳｉＨ₄を組成にあわせて供給
し、ｎ型Ａｌ_0.07Ｇａ_0.93Ｎクラッド層７６を０．５μ
ｍの厚さに、ｎ型ＧａＮ層７７を０．２μｍの厚さに結
晶成長した。Next, a method of manufacturing the light emitting diode shown in FIG.
explain. The crystal growth of the stacked structure of the light emitting diode is MO
This was performed by a CVD method. First, a sapphire substrate 70 is placed in a reaction tube.
And heated in hydrogen gas at 1120 ° C.
The surface of No. 0 was cleaned. Then, the temperature was set to 520 ° C.
Down to NH_ThreeGas atmosphere of nitrogen and nitrogen and hydrogen
And flow TMG to deposit the low-temperature GaN buffer layer 71.
Stacked. Next, the temperature is raised to 1050 ° C. and hydrogen is
TMG, TMI, (EtCp) as rear gas _TwoMg
To grow the p-type GaN layer 72 to a thickness of 3 μm.
Was. Next, the supply of hydrogen gas was stopped, and the atmosphere was changed to NH 4._ThreeWhen
In a nitrogen mixed gas atmosphere, lower the temperature to 810 ° C,
TMG, TMI, (EtCp)
_TwoMg is supplied and p-type In_0.1Ga_0.9N layer 73 is set to 0.1
The crystal grew to a thickness of μm. Then, the temperature was set to 1070 ° C.
And using hydrogen as carrier gas for TMG, TMA,
(EtCp)_TwoSupply Mg, p-type Al_0.07Ga_0.93N
The clad layer 74 was laminated to a thickness of 0.5 μm. Next
Then, supply of hydrogen gas is stopped and the atmosphere is changed to NH._ThreeOf nitrogen and nitrogen
Gas atmosphere, lower the temperature to 810 ° C,
TMG and TMI are supplied as rear gas, and In_0.15Ga
_0.85An N active layer 75 was grown to a thickness of 50 nm. Next
And the growth atmosphere is NH_ThreeGas atmosphere of nitrogen and nitrogen and hydrogen
And raise the temperature to 1070 ° C., and use hydrogen as the carrier gas.
TMG, TMA, SiH_FourSupply according to the composition
And n-type Al_0.07Ga_0.930.5 μm N-cladding layer 76
m and the n-type GaN layer 77 to a thickness of 0.2 μm.
A crystal grew.

【００７８】次いで、レジストで幅１００μｍのストラ
イプパターンを繰り返しピッチ２５０μｍで形成した。
そして、このレジストパターンをマスクとして、約１．
５μｍの深さをドライエッチングして、ｐ型ＧａＮ層７
２を露出させるとともに幅１００μｍのリッジストライ
プを形成した。Next, a stripe pattern having a width of 100 μm was formed at a pitch of 250 μm using a resist.
Then, using this resist pattern as a mask, about 1.
Dry etching is performed to a depth of 5 μm to form a p-type GaN layer 7.
2 was exposed and a ridge stripe having a width of 100 μm was formed.

【００７９】次いで、レジストマスクを除去し、しかる
後に、ＳｉＯ₂を０．５μｍ堆積し、露出したｐ型Ｇａ
Ｎ層７２上のＳｉＯ₂上に再び、幅１００μｍのヌキス
トライプパターンを形成した。次いで、このストライプ
パターンをマスクとして、ＳｉＯ₂をパターニングし、
レジストを除去した。Next, the resist mask was removed. Thereafter, 0.5 μm of SiO ₂ was deposited to expose the exposed p-type Ga.
A 100 μm-wide nuclei stripe pattern was formed again on SiO ₂ on the N layer 72. Next, SiO ₂ is patterned using the stripe pattern as a mask,
The resist was removed.

【００８０】次いで、露出したｐ型ＧａＮ層７２上に結
晶成長を行った。まず、温度を８１０℃に上げ、水素を
キャリアガスとしてＴＭＧ，ＴＭＩ，（ＥｔＣｐ）₂Ｍ
ｇを供給し、キャリア濃度が１×１０¹⁹ｃｍ^-3のｐ型Ｉ
ｎ_0.16Ｇａ_0.84Ｎ層７８を５０ｎｍの厚さに積層した。
次いで、（ＥｔＣｐ）₂Ｍｇの供給を止め、ＳｉＨ₄を供
給し、キャリア濃度が１×１０²⁰ｃｍ^-3のｎ型Ｉｎ_0.16
Ｇａ_0.84Ｎ層７９を５０ｎｍの厚さに積層した。次い
で、温度を１０５０℃に上げ、水素をキャリアガスとし
てＴＭＧ，ＳｉＨ₄を供給し、ｎ型ＧａＮ層８０を０．
２μｍの厚さに積層した。Next, a crystal was grown on the exposed p-type GaN layer 72. First, the temperature was raised to 810 ° C., and TMG, TMI, (EtCp) ₂ M
g of p-type I having a carrier concentration of 1 × 10 ¹⁹ cm ⁻³
An n _0.16 Ga _0.84 N layer 78 was laminated to a thickness of 50 nm.
Then, the supply of (EtCp) ₂ Mg is stopped, SiH ₄ is supplied, and n-type In _0.16 having a carrier concentration of 1 × 10 ²⁰ cm ⁻³ is supplied.
A Ga _0.84 N layer 79 was laminated to a thickness of 50 nm. Next, the temperature was increased to 1050 ° C., TMG and SiH ₄ were supplied using hydrogen as a carrier gas, and the n-type GaN layer 80 was cooled to 0.1 μm.
It was laminated to a thickness of 2 μm.

【００８１】結晶成長終了後、ＳｉＯ₂をエッチング除
去し、同時にＳｉＯ₂上に堆積した多結晶を除去した。
そして、ｐ型層の低抵抗化のため、窒素雰囲気中で、７
５０℃で１５分間の熱処理を行った。After completion of the crystal growth, the SiO ₂ was removed by etching, and at the same time, the polycrystal deposited on the SiO ₂ was removed.
Then, in order to lower the resistance of the p-type layer, a nitrogen atmosphere is used.
Heat treatment was performed at 50 ° C. for 15 minutes.

【００８２】次いで、正電極８１と負電極８２を形成し
た。電極形成の工程は次の通りである。すなわち、レジ
ストで２０μｍ間隔をあけて形成された２列の約９０μ
ｍ幅のヌキストライプパターンを繰り返しピッチ２５０
μｍで形成し、ｎ型ＧａＮ層７７，ｎ型ＧａＮ層８０上
に、電極材料であるＴｉ／Ａｌを蒸着した。その後、ウ
エハーを有機溶剤に浸し、レジストを溶かしてレジスト
上に蒸着された電極材をリフトオフして、電極パターン
を形成した。その後、窒素雰囲気中、４５０℃で熱処理
し、正，負のオーミック電極８１，８２を形成した。Next, a positive electrode 81 and a negative electrode 82 were formed. The electrode forming process is as follows. That is, two rows of about 90 μm formed with a resist at an interval of 20 μm.
m width nuuki stripe pattern repeated pitch 250
On the n-type GaN layer 77 and the n-type GaN layer 80, Ti / Al as an electrode material was deposited. Thereafter, the wafer was immersed in an organic solvent, the resist was dissolved, and the electrode material deposited on the resist was lifted off to form an electrode pattern. Thereafter, heat treatment was performed at 450 ° C. in a nitrogen atmosphere to form positive and negative ohmic electrodes 81 and 82.

【００８３】次いで、サファイア基板７０を薄く研磨
し、リッジストライプに概ね垂直になるように割り、光
出射端面を形成した。Next, the sapphire substrate 70 was polished thinly and divided so as to be substantially perpendicular to the ridge stripe to form a light emitting end face.

【００８４】実施例４ 図４は実施例４の半導体装置の構成例を示す図であり、
実施例４の半導体装置は半導体レーザーとして構成され
ている。なお、図４は半導体レーザーの光出射方向に垂
直な面での断面図として示されている。図４を参照する
と、この半導体レーザーは、サファイア基板９０上に、
ＡｌＧａＮ低温バッファー層９１、ｎ型Ａｌ_0.03Ｇａ
_0.97Ｎコンタクト層９２、ｎ型Ａｌ_0.08Ｇａ_0.92Ｎクラ
ッド層９３、ｎ型ＧａＮガイド層９４、Ｉｎ_0.15Ｇａ
_0.85Ｎ／Ｉｎ_0.02Ｇａ_0.98Ｎ多重量子井戸活性層（２ペ
ア）９５、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層９６、ｐ型ＧａＮガ
イド層９７、ｐ型Ａｌ_0.08Ｇａ_0.92Ｎクラッド層９８、
ｐ型ＧａＮ層９９、ｐ型Ｉｎ_{0. 18}Ｇａ_0.82Ｎ層１００、
ｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１０１、ｎ型ＧａＮ層１０２
が順次に積層されて形成されている。[0084]Example 4 FIG. 4 is a diagram illustrating a configuration example of a semiconductor device according to a fourth embodiment;
The semiconductor device according to the fourth embodiment is configured as a semiconductor laser.
ing. Note that FIG. 4 is perpendicular to the light emission direction of the semiconductor laser.
It is shown as a cross section in a straight plane. Referring to FIG.
And, this semiconductor laser, on the sapphire substrate 90,
AlGaN low temperature buffer layer 91, n-type Al_0.03Ga
_0.97N contact layer 92, n-type Al_0.08Ga_0.92N class
Layer 93, n-type GaN guide layer 94, In_0.15Ga
_0.85N / In_0.02Ga_0.98N multiple quantum well active layer (2 pairs
A) 95, p-type Al_0.2Ga_0.8N layer 96, p-type GaN
Id layer 97, p-type Al_0.08Ga_0.92N cladding layer 98,
p-type GaN layer 99, p-type In_{0. 18}Ga_0.82N layer 100,
n-type In_0.18Ga_0.82N layer 101, n-type GaN layer 102
Are sequentially laminated.

【００８５】ここで、ｐ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１００
とｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１０１との接合によりトン
ネルダイオードが構成されている。ｐ型Ｉｎ_0.18Ｇａ
_0.82Ｎ層１００のキャリア濃度は１×１０¹⁹ｃｍ^-3、ｎ
型Ｉｎ_0.18Ｇａ_0.82Ｎ層１０１のキャリア濃度は１×１
０²⁰ｃｍ^-3である。Here, the p-type In _0.18 Ga _0.82 N layer 100
A tunnel diode is formed by the junction between the n-type In _0.18 Ga _0.82 N layer 101 and the n-type In _0.18 Ga _0.82 N layer 101. p-type In _0.18 Ga
The carrier concentration of the _0.82 N layer 100 is 1 × 10 ¹⁹ cm ⁻³ , n
Carrier concentration of the type In _0.18 Ga _0.82 N layer 101 is 1 × 1
0 ²⁰ cm ^-3 .

【００８６】また、上記積層構造は、ｎ型ＧａＮ層１０
２の表面からｎ型Ａｌ_0.03Ｇａ_0.97Ｎコンタクト層９２
までエッチングされ、ｎ型Ａｌ_0.03Ｇａ_0.97Ｎコンタク
ト層９２の表面が露出している。また、ｎ型ＧａＮ層１
０２の表面からｐ型Ａｌ_0.08Ｇａ_0.92Ｎクラッド層９８
の途中までエッチングされ、電流狭窄リッジ構造５００
が形成されている。The above laminated structure has the n-type GaN layer 10
2 from the surface of n-type Al _0.03 Ga _0.97 N contact layer 92
The surface of the n-type Al _0.03 Ga _0.97 N contact layer 92 is exposed. Further, the n-type GaN layer 1
02 from the surface of p-type Al _0.08 Ga _0.92 N cladding layer 98
Of the current constriction ridge structure 500
Are formed.

【００８７】そして、リッジ構造５００の最表面のｎ型
ＧａＮ層１０２上と露出したｎ型Ａｌ_0.03Ｇａ_0.97Ｎコ
ンタクト層９２上には、Ｔｉ／Ａｌからなる正電極１０
３，負電極１０４のオーミック電極がそれぞれ形成され
ている。Then, on the n-type GaN layer 102 on the outermost surface of the ridge structure 500 and the exposed n-type Al _0.03 Ga _0.97 N contact layer 92, the positive electrode 10 made of Ti / Al
3. Ohmic electrodes of the negative electrode 104 are formed.

【００８８】また、電極形成部以外は絶縁保護膜１０５
としてＳｉＯ₂が堆積されており、絶縁保護膜１０５上
には正電極１０３から引き出された配線電極が形成され
ている。この実施例４の半導体レーザーでは、正電極１
０３と配線電極は同じ材料で同時に形成されている。ま
た、積層構造と電流狭窄リッジ構造５００とに概ね垂直
に光共振器端面が形成されている。In addition, the insulating protection film 105 except for the portion where the electrode is formed is formed.
SiO ₂ is deposited, and a wiring electrode extending from the positive electrode 103 is formed on the insulating protection film 105. In the semiconductor laser of the fourth embodiment, the positive electrode 1
03 and the wiring electrode are simultaneously formed of the same material. Further, an optical resonator end face is formed substantially perpendicular to the stacked structure and the current constriction ridge structure 500.

【００８９】実施例４の半導体レーザーでは、正，負の
電極１０３，１０４間に順方向に電流を注入すると、活
性層９５にキャリアが注入されて発光し、さらに電流を
増加させるとレーザー発振する。発振波長は約４０９ｎ
ｍである。In the semiconductor laser of the fourth embodiment, when a current is injected between the positive and negative electrodes 103 and 104 in the forward direction, carriers are injected into the active layer 95 to emit light, and when the current is further increased, laser oscillation occurs. . Oscillation wavelength is about 409n
m.

【００９０】次に、図４の半導体レーザーの作製方法を
説明する。半導体レーザーの積層構造の結晶成長はＭＯ
ＣＶＤ法で行った。まず、サファイア基板９０を反応管
にセットし、水素ガス中、１１２０℃で加熱し、基板９
０の表面をクリーニングした。次いで、温度を５２０℃
に下げ、雰囲気をＮＨ₃と窒素と水素の混合ガス雰囲気
にし、ＴＭＧとＴＭＡを流し、低温ＡｌＧａＮバッファ
ー層９１を堆積した。次いで、温度を１０５０℃に上
げ、水素をキャリアガスとしてＴＭＧ，ＴＭＩ，ＳｉＨ
₄を組成にあわせて供給し、ｎ型Ａｌ_0.03Ｇａ_0.97Ｎコ
ンタクト層９２を２μｍの厚さ、ｎ型Ａｌ_0.08Ｇａ_0.92
Ｎクラッド層９３を０．７μｍの厚さ、ｎ型ＧａＮガイ
ド層９４を０．１μｍの厚さに順次積層した。次いで、
水素ガスの供給を止め、雰囲気をＮＨ₃と窒素の混合ガ
ス雰囲気にし、温度を８１０℃に下げ、水素をキャリア
ガスとしてＴＭＧ，ＴＭＩを供給し、Ｉｎ_0.15Ｇａ_0.85
Ｎ／Ｉｎ_0.02Ｇａ_0.98Ｎ多重量子井戸活性層（２ペア）
９５を成長した。Next, a method of manufacturing the semiconductor laser shown in FIG. 4 will be described. The crystal growth of the laminated structure of the semiconductor laser is MO
This was performed by a CVD method. First, the sapphire substrate 90 was set in a reaction tube, and heated at 1120 ° C.
The surface of No. 0 was cleaned. Then, the temperature was set to 520 ° C.
Then, the atmosphere was changed to a mixed gas atmosphere of NH ₃ , nitrogen and hydrogen, TMG and TMA were flowed, and a low-temperature AlGaN buffer layer 91 was deposited. Next, the temperature was raised to 1050 ° C., and TMG, TMI, SiH
_{4 according} to the composition, and the n-type Al _0.03 Ga _0.97 N contact layer 92 is 2 μm thick, and the n-type Al _0.08 Ga _0.92
The N clad layer 93 was sequentially stacked to a thickness of 0.7 μm, and the n-type GaN guide layer 94 was stacked to a thickness of 0.1 μm. Then
The supply of hydrogen gas was stopped, the atmosphere was changed to a mixed gas atmosphere of NH ₃ and nitrogen, the temperature was lowered to 810 ° C., TMG and TMI were supplied using hydrogen as a carrier gas, and In _0.15 Ga _0.85
N / In _0.02 Ga _0.98 N multiple quantum well active layer (2 pairs)
Grew 95.

【００９１】次いで、成長雰囲気をＮＨ₃と窒素と水素
の混合ガス雰囲気にし、温度を１０７０℃に上げ、水素
をキャリアガスとしてＴＭＧ，ＴＭＡ，（ＥｔＣｐ）₂
Ｍｇを組成にあわせて供給し、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層
９６を２０ｎｍの厚さ、ｐ型ＧａＮガイド層９７を０．
１μｍの厚さ、ｐ型Ａｌ_0.08Ｇａ_0.92Ｎクラッド層９８
を０．７μｍの厚さ、ｐ型ＧａＮ層９９を５０ｎｍの厚
さに順次積層した。次いで、水素ガスの供給を止め、雰
囲気をＮＨ₃と窒素の混合ガス雰囲気にし、温度を８１
０℃に下げ、水素をキャリアガスとしてＴＭＧ，ＴＭ
Ｉ，（ＥｔＣｐ） ₂Ｍｇを供給し、キャリア濃度が１×
１０¹⁹ｃｍ^-3のｐ型Ｉｎ_0.18Ｇａ_0.84Ｎ層１００を５０
ｎｍの厚さに積層した。次いで、（ＥｔＣｐ）₂Ｍｇの
供給を止め、ＳｉＨ₄を供給し、キャリア濃度が１×１
０²⁰ｃｍ^-3のｎ型Ｉｎ_0.18Ｇａ_0.84Ｎ層１０１を５０ｎ
ｍの厚さに積層した。次いで、温度を１０５０℃に上
げ、水素をキャリアガスとしてＴＭＧ，ＳｉＨ₄を供給
し、ｎ型ＧａＮ層１０２を０．２μｍの厚さに結晶成長
した。Next, the growth atmosphere is changed to NH_ThreeAnd nitrogen and hydrogen
, And raise the temperature to 1070 ° C.
, TMG, TMA, (EtCp)_Two
Mg is supplied according to the composition, and p-type Al_0.2Ga_0.8N layer
96 is 20 nm thick, and p-type GaN guide layer 97 is 0.1 nm.
1 μm thick, p-type Al_0.08Ga_0.92N cladding layer 98
Is 0.7 μm thick and the p-type GaN layer 99 is 50 nm thick.
The layers were sequentially stacked. Next, the supply of hydrogen gas was stopped, and the atmosphere was
The atmosphere is NH_ThreeAnd a mixed gas atmosphere of nitrogen and a temperature of 81
0 ° C, TMG, TM using hydrogen as carrier gas
I, (EtCp) _TwoMg is supplied and the carrier concentration is 1 ×
10¹⁹cm^-3P-type In_0.18Ga_0.8450 N layers 100
It was laminated to a thickness of nm. Then, (EtCp)_TwoMg
Stop the supply, SiH_FourAnd a carrier concentration of 1 × 1
0²⁰cm^-3N-type In_0.18Ga_0.8450 n for N layer 101
m. Then raise the temperature to 1050 ° C.
TMG, SiH using hydrogen as carrier gas_FourSupply
And grow the n-type GaN layer 102 to a thickness of 0.2 μm.
did.

【００９２】結晶成長終了後、ｐ型層の低抵抗化のた
め、窒素雰囲気中で、７５０℃で１５分間の熱処理を行
った。次いで、レジストで幅４μｍのストライプパター
ンを繰り返しピッチ１ｍｍで形成した。このレジストパ
ターンをマスクとして、約０．９μｍの深さをドライエ
ッチングして、リッジ５００を形成した。レジストマス
クを除去した後に、さらに、レジストでリッジ５００を
覆う幅５００μｍのストライプパターンを繰り返しピッ
チ１ｍｍで形成した。このレジストパターンをマスクと
して、約１．８μｍの深さドライエッチングして、ｎ型
Ａｌ_0.03Ｇａ_0.97Ｎコンタクト層９２を露出させた。次
いで、積層構造の表面に絶縁保護膜１０５となるＳｉＯ
₂を約０．５μｍの厚さに堆積した。After completion of the crystal growth, a heat treatment was performed at 750 ° C. for 15 minutes in a nitrogen atmosphere in order to reduce the resistance of the p-type layer. Next, a stripe pattern having a width of 4 μm was repeatedly formed with a resist at a pitch of 1 mm. Using this resist pattern as a mask, a ridge 500 was formed by dry etching to a depth of about 0.9 μm. After removing the resist mask, a 500 μm-wide stripe pattern covering the ridge 500 with a resist was further formed at a pitch of 1 mm. Using this resist pattern as a mask, dry etching was performed to a depth of about 1.8 μm to expose the n-type Al _0.03 Ga _0.97 N contact layer 92. Next, on the surface of the laminated structure, SiO
₂ was deposited to a thickness of about 0.5 μm.

【００９３】次いで、正電極１０３と負電極１０４を形
成した。電極形成の工程は次の通りである。すなわち、
まず、リッジ５００上部とｎ型Ａｌ_0.03Ｇａ_0.97Ｎコン
タクト層９２上のＳｉＯ₂上に、レジストでヌキストラ
イプパターンを形成した後、ＳｉＯ₂をエッチングして
リッジ５００上のｎ型ＧａＮ層１０２とｎ型Ａｌ_0.03Ｇ
ａ_0.97Ｎコンタクト層９２を露出させる。次いで、レジ
ストを除去し、再度レジストで約４５０μｍ幅のヌキス
トライプパターンをリッジ５００上のｎ型ＧａＮ層１０
２とｎ型Ａｌ_0.03Ｇａ_0.97Ｎコンタクト層９２上に形成
し、電極材料であるＴｉ／Ａｌを蒸着した。その後、ウ
エハーを有機溶剤に浸し、レジストを溶かしてレジスト
上に蒸着された電極材をリフトオフして、半導体レーザ
ー積層構造上にのみ正，負の電極パターンを形成した。
その後、窒素雰囲気中、４５０℃で熱処理し、正，負の
オーミック電極１０３，１０４を形成した。Next, a positive electrode 103 and a negative electrode 104 were formed. The electrode forming process is as follows. That is,
First, after forming a nuclei stripe pattern with a resist on the ridge 500 and on the SiO ₂ on the n-type Al _0.03 Ga _0.97 N contact layer 92, the SiO ₂ is etched to form the n-type GaN layer 102 Type Al _0.03 G
a _{0.97 The} N contact layer 92 is exposed. Next, the resist is removed, and a nuki stripe pattern having a width of about 450 μm is formed again with the n-type GaN layer 10 on the ridge 500.
2 and an n-type Al _0.03 Ga _0.97 N contact layer 92 were formed, and Ti / Al as an electrode material was deposited. Then, the wafer was immersed in an organic solvent, the resist was dissolved, and the electrode material deposited on the resist was lifted off to form positive and negative electrode patterns only on the semiconductor laser laminated structure.
Thereafter, heat treatment was performed at 450 ° C. in a nitrogen atmosphere to form positive and negative ohmic electrodes 103 and 104.

【００９４】次いで、サファイア基板９０を薄く研磨
し、リッジ５００に概ね垂直になるように割り、光共振
器端面を形成した。Next, the sapphire substrate 90 was polished thinly and divided so as to be substantially perpendicular to the ridge 500 to form an optical resonator end face.

【００９５】実施例５ 実施例５の半導体装置は半導体レーザーとして構成され
ている。図５，図６は実施例５の半導体装置の構成例を
示す図であり、実施例５の半導体装置は半導体レーザー
として構成されている。なお、図５は半導体レーザーの
光出射方向に垂直な面での断面図として示されている。
また、図６は図５の部分Ｂの拡大図である。図５，図６
を参照すると、この半導体レーザーは、サファイア基板
１１０上に、ＡｌＧａＮ低温バッファー層１１１、ｎ型
Ａｌ_0.03Ｇａ_0.97Ｎコンタクト層１１２、ｎ型Ａｌ_0.08
Ｇａ_0.92Ｎクラッド層１１３、ｎ型ＧａＮガイド層１１
４、Ｉｎ_0.15Ｇａ_0.85Ｎ／Ｉｎ_0.02Ｇａ_0.98Ｎ多重量子
井戸活性層（２ペア）１１５、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層
１１６、ｐ型ＧａＮガイド層１１７、ｐ型Ａｌ_0.08Ｇａ
_0.92Ｎクラッド層１１８、ｐ型ＧａＮ層１１９、ｐ型Ｉ
ｎ_0.16Ｇａ_0.84Ｎ／ｐ型Ｉｎ_0.02Ｇａ_0.98Ｎからなるｐ
型超格子層（７ペア）１２０、ｎ型Ｉｎ_0.16Ｇａ_0.84Ｎ
層１２１、ｎ型ＧａＮ層１２２が順次に積層されて形成
されている。[0095] The semiconductor device of Example 5 Example 5 is constructed as a semiconductor laser. FIGS. 5 and 6 are diagrams showing a configuration example of a semiconductor device according to the fifth embodiment. The semiconductor device according to the fifth embodiment is configured as a semiconductor laser. FIG. 5 is a sectional view taken on a plane perpendicular to the light emission direction of the semiconductor laser.
FIG. 6 is an enlarged view of a portion B in FIG. 5 and 6
Referring to FIG. 1, this semiconductor laser includes an AlGaN low-temperature buffer layer 111, an n-type Al _0.03 Ga _0.97 N contact layer 112, and an n-type Al _0.08 on a sapphire substrate 110.
Ga _0.92 N cladding layer 113, n-type GaN guide layer 11
4, In _0.15 Ga _0.85 N / In _0.02 Ga _0.98 N multiple quantum well active layer (two pairs) 115, p-type Al _0.2 Ga _0.8 N layer 116, p-type GaN guide layer 117, p-type Al _0.08 Ga
_0.92 N cladding layer 118, p-type GaN layer 119, p-type I
n _0.16 Ga _0.84 N / p type In _0.02 Ga _0.98 N
-Type superlattice layer (7 pairs) 120, n-type In _0.16 Ga _0.84 N
The layer 121 and the n-type GaN layer 122 are sequentially laminated.

【００９６】ここで、ｐ型超格子層１２０とｎ型Ｉｎ
_0.16Ｇａ_0.84Ｎ層１２１との接合によりトンネルダイオ
ードが構成されている。ｐ型超格子層１２０のキャリア
濃度は３×１０¹⁹ｃｍ^-3、ｎ型Ｉｎ_0.16Ｇａ_0.84Ｎ層１
２１のキャリア濃度は１×１０ ²⁰ｃｍ^-3である。Here, the p-type superlattice layer 120 and the n-type In
_0.16Ga_0.84Tunnel diode due to junction with N layer 121
Mode is configured. Carrier of p-type superlattice layer 120
The concentration is 3 × 10¹⁹cm^-3, N-type In_0.16Ga_0.84N layer 1
21 has a carrier concentration of 1 × 10 ²⁰cm^-3It is.

【００９７】また、上記積層構造は、ｎ型ＧａＮ層１２
２の表面からｎ型Ａｌ_0.03Ｇａ_0.97Ｎコンタクト層１１
２までエッチングされ、ｎ型Ａｌ_0.03Ｇａ_0.97Ｎコンタ
クト層１１２の表面が露出している。また、ｎ型ＧａＮ
層１２２表面からｐ型Ａｌ_{0. 08}Ｇａ_0.92Ｎクラッド層１
１８の途中までエッチングされ、電流狭窄リッジ構造６
００が形成されている。Further, the above-mentioned laminated structure has an n-type GaN layer 12
2 from the surface of n-type Al_0.03Ga_0.97N contact layer 11
2 to n-type Al_0.03Ga_0.97N contour
The surface of the contact layer 112 is exposed. Also, n-type GaN
P-type Al from the surface of layer 122_{0. 08}Ga_0.92N clad layer 1
18 and the current constriction ridge structure 6
00 is formed.

【００９８】そして、リッジ構造６００の最表面のｎ型
ＧａＮ層１２２上と露出したｎ型Ａｌ_0.03Ｇａ_0.97Ｎコ
ンタクト層１１２上には、Ｔｉ／Ａｌからなる正電極１
２３，負電極１２４のオーミック電極がそれぞれ形成さ
れている。Then, on the n-type GaN layer 122 on the outermost surface of the ridge structure 600 and on the exposed n-type Al _0.03 Ga _0.97 N contact layer 112, the positive electrode 1 made of Ti / Al
23, and ohmic electrodes of the negative electrode 124 are formed.

【００９９】また、電極形成部以外は絶縁保護膜１２５
としてＳｉＯ₂が堆積されており、絶縁保護膜１２５上
には正電極１２３から引き出された配線電極が形成され
ている。この実施例５の半導体レーザーでは、正電極１
２３と配線電極は同じ材料で同時に形成されている。ま
た、積層構造と電流狭窄リッジ構造６００とに概ね垂直
に光共振器端面が形成されている。Further, the insulating protection film 125 except for the portion where the electrode is formed is formed.
SiO ₂ is deposited, and a wiring electrode extending from the positive electrode 123 is formed on the insulating protective film 125. In the semiconductor laser of the fifth embodiment, the positive electrode 1
23 and the wiring electrode are simultaneously formed of the same material. Further, an optical resonator end face is formed substantially perpendicular to the stacked structure and the current constriction ridge structure 600.

【０１００】また、図６を参照すると、ｐ型超格子層１
２０は、ｐ型Ｉｎ_0.02Ｇａ_0.98Ｎ層１２０ａを４ｎｍの
厚さ、ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層１２０ｂを４ｎｍの厚
さに交互に積層されたものとなっている。Referring to FIG. 6, p-type superlattice layer 1
Reference _numeral 20 denotes a structure in which the p-type In _0.02 Ga _0.98 N layers 120a are alternately laminated to a thickness of 4 nm and the p-type In _0.16 Ga _0.84 N layers 120b are alternately laminated to a thickness of 4 nm.

【０１０１】実施例５の半導体レーザーでは、正，負の
電極１２３，１２４間に順方向に電流を注入すると、活
性層１１５にキャリアが注入されて発光し、さらに電流
を増加させるとレーザー発振する。発振波長は約４０９
ｎｍである。In the semiconductor laser of Example 5, when a current is injected in the forward direction between the positive and negative electrodes 123 and 124, carriers are injected into the active layer 115 to emit light, and when the current is further increased, laser oscillation occurs. . Oscillation wavelength is about 409
nm.

【０１０２】次に、図５，図６の半導体レーザーの作製
方法を説明する。半導体レーザーの積層構造の結晶成長
はＭＯＣＶＤ法で行った。まず、サファイア基板１１０
を反応管にセットし、水素ガス中、１１２０℃で加熱
し、基板１１０の表面をクリーニングした。次いで、温
度を５２０℃に下げ、雰囲気をＮＨ₃と窒素と水素の混
合ガス雰囲気にし、ＴＭＧとＴＭＡを流し、低温ＡｌＧ
ａＮバッファー層１１１を堆積した。次いで、温度を１
０５０℃に上げ、水素をキャリアガスとしてＴＭＧ，Ｔ
ＭＩ，ＳｉＨ₄を組成にあわせて供給し、ｎ型Ａｌ_0.03
Ｇａ_0.97Ｎコンタクト層１１２を２μｍの厚さ、ｎ型Ａ
ｌ_0.08Ｇａ_0.92Ｎクラッド層１１３を０．７μｍの厚
さ、ｎ型ＧａＮガイド層１１４を０．１μｍの厚さに順
次積層した。次いで、水素ガスの供給を止め、雰囲気を
ＮＨ₃と窒素の混合ガス雰囲気にし、温度を８１０℃に
下げ、水素をキャリアガスとしてＴＭＧ，ＴＭＩを供給
し、Ｉｎ_0.15Ｇａ_0.85Ｎ／Ｉｎ_0.02Ｇａ_0.98Ｎ多重量子
井戸活性層（２ペア）１１５を成長した。Next, a method of manufacturing the semiconductor laser shown in FIGS. 5 and 6 will be described. The crystal growth of the laminated structure of the semiconductor laser was performed by the MOCVD method. First, the sapphire substrate 110
Was set in a reaction tube, and heated at 1120 ° C. in hydrogen gas to clean the surface of the substrate 110. Next, the temperature was lowered to 520 ° C., the atmosphere was changed to a mixed gas atmosphere of NH ₃ , nitrogen and hydrogen, TMG and TMA were flowed, and low-temperature AlG
An aN buffer layer 111 was deposited. Then, set the temperature to 1
050 ° C, TMG, T using hydrogen as carrier gas
MI, SiH ₄ are supplied according to the composition, and n-type Al _0.03
Ga _0.97 N contact layer 112 is 2 μm thick, n-type A
The l _0.08 Ga _0.92 N cladding layer 113 was sequentially laminated to a thickness of 0.7 μm, and the n-type GaN guide layer 114 was laminated to a thickness of 0.1 μm. Then, the supply of hydrogen gas was stopped, the atmosphere was changed to a mixed gas atmosphere of NH ₃ and nitrogen, the temperature was lowered to 810 ° C., TMG and TMI were supplied using hydrogen as a carrier gas, and In _0.15 Ga _0.85 N / In _0.02 Ga _0.98 was supplied. An N multiple quantum well active layer (two pairs) 115 was grown.

【０１０３】次いで、成長雰囲気をＮＨ₃と窒素と水素
の混合ガス雰囲気にし、温度を１０７０℃に上げ、水素
をキャリアガスとしてＴＭＧ，ＴＭＡ，（ＥｔＣｐ）₂
Ｍｇを組成にあわせて供給し、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層
１１６を２０ｎｍの厚さ、ｐ型ＧａＮガイド層１１７を
０．１μｍの厚さ、ｐ型Ａｌ_0.08Ｇａ_0.92Ｎクラッド層
１１８を０．７μｍの厚さ、ｐ型ＧａＮ層１１９を５０
ｎｍの厚さに順次積層した。Next, the growth atmosphere is a mixed gas atmosphere of NH ₃ , nitrogen and hydrogen, the temperature is increased to 1070 ° C., and TMG, TMA, (EtCp) _{2 is used} as a carrier gas with hydrogen.
Mg is supplied in accordance with the composition, the p-type Al _0.2 Ga _0.8 N layer 116 has a thickness of 20 nm, the p-type GaN guide layer 117 has a thickness of 0.1 μm, and the p-type Al _0.08 Ga _0.92 N cladding layer 118 has a thickness of 0 μm. The p-type GaN layer 119 having a thickness of 0.7 μm
The layers were sequentially laminated to a thickness of nm.

【０１０４】次いで、水素ガスの供給を止め、雰囲気を
ＮＨ₃と窒素の混合ガス雰囲気にし、温度を８１０℃に
下げ、水素をキャリアガスとしてＴＭＧ，ＴＭＩ，（Ｅ
ｔＣｐ）₂Ｍｇを供給し、ｐ型Ｉｎ_0.02Ｇａ_0.98Ｎ層１
２０ａを４ｎｍの厚さ、ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層１２
０ｂを４ｎｍの厚さに交互に７回積層し、最後にｐ型Ｉ
ｎ_0.02Ｇａ_0.98Ｎ層１２０ａを４ｎｍの厚さに積層し
て、合計６０ｎｍの厚さの超格子１２０を成長した。超
格子１２０のキャリア濃度は３×１０¹⁹ｃｍ^-3である。
次いで、（ＥｔＣｐ）₂Ｍｇの供給を止め、ＳｉＨ₄を供
給し、キャリア濃度が１×１０²⁰ｃｍ^-3のｎ型Ｉｎ_0.16
Ｇａ_0.84Ｎ層１２１を５０ｎｍの厚さに積層した。次い
で、温度を１０５０℃に上げ、水素をキャリアガスとし
てＴＭＧ，ＳｉＨ₄を供給し、ｎ型ＧａＮ層１２２を
０．２μｍの厚さに結晶成長した。Next, the supply of hydrogen gas was stopped, the atmosphere was changed to a mixed gas atmosphere of NH ₃ and nitrogen, the temperature was lowered to 810 ° C., and TMG, TMI, (E
tCp) ₂ Mg is supplied, and the p-type In _0.02 Ga _0.98 N layer 1 is supplied.
20a is 4 nm thick, p-type In _0.16 Ga _0.84 N layer 12
0b is alternately laminated seven times to a thickness of 4 nm, and finally p-type I
The n _0.02 Ga _0.98 N layer 120a was laminated to a thickness of 4 nm, and a superlattice 120 having a total thickness of 60 nm was grown. The carrier concentration of the superlattice 120 is 3 × 10 ¹⁹ cm ⁻³ .
Then, the supply of (EtCp) ₂ Mg is stopped, SiH ₄ is supplied, and n-type In _0.16 having a carrier concentration of 1 × 10 ²⁰ cm ⁻³ is supplied.
A Ga _0.84 N layer 121 was laminated to a thickness of 50 nm. Next, the temperature was increased to 1050 ° C., TMG and SiH ₄ were supplied using hydrogen as a carrier gas, and the n-type GaN layer 122 was crystal-grown to a thickness of 0.2 μm.

【０１０５】結晶成長終了後、ｐ型層の低抵抗化のた
め、窒素雰囲気中で、７５０℃で１５分間の熱処理を行
った。次いで、レジストで幅４μｍのストライプパター
ンを繰り返しピッチ１ｍｍで形成した。このレジストパ
ターンをマスクとして、約０．９μｍの深さをドライエ
ッチングして、リッジ６００を形成した。レジストマス
クを除去した後に、さらにレジストでリッジ６００を覆
う幅５００μｍのストライプパターンを繰り返しピッチ
１ｍｍで形成した。このレジストパターンをマスクとし
て、約１．８μｍの深さをドライエッチングして、ｎ型
Ａｌ_0.03Ｇａ_0.97Ｎコンタクト層１１２を露出させた。
次いで、積層構造の表面に絶縁保護膜１２５となるＳｉ
Ｏ₂を約０．５μｍの厚さに堆積した。After completion of the crystal growth, a heat treatment was performed at 750 ° C. for 15 minutes in a nitrogen atmosphere to reduce the resistance of the p-type layer. Next, a stripe pattern having a width of 4 μm was repeatedly formed with a resist at a pitch of 1 mm. Using this resist pattern as a mask, a ridge 600 was formed by dry etching to a depth of about 0.9 μm. After removing the resist mask, a 500 μm-wide stripe pattern covering the ridge 600 was further formed with a resist at a pitch of 1 mm. Using this resist pattern as a mask, a depth of about 1.8 μm was dry-etched to expose the n-type Al _0.03 Ga _0.97 N contact layer 112.
Next, on the surface of the laminated structure, Si which becomes the insulating protective film 125 is formed.
O ₂ was deposited to a thickness of about 0.5 μm.

【０１０６】次いで、正電極１２３と負電極１２４を形
成した。電極形成の工程は次の通りである。すなわち、
まず、リッジ６００上部とｎ型Ａｌ_0.03Ｇａ_0.97Ｎコン
タクト層１１２に、レジストでヌキストライプパターン
を形成した後、ＳｉＯ₂をエッチングしてリッジ６００
上のｎ型ＧａＮ層１２２とｎ型Ａｌ_0.03Ｇａ_0.97Ｎコン
タクト層１１２を露出させる。次いで、レジストを除去
し、再度レジストで約４５０μｍ幅のヌキストライプパ
ターンをリッジ６００上のｎ型ＧａＮ層１２２とｎ型Ａ
ｌ_0.03Ｇａ_0.97Ｎコンタクト層１１２上に形成し、電極
材料であるＴｉ／Ａｌを蒸着した。その後、ウエハーを
有機溶剤に浸し、レジストを溶かしてレジスト上に蒸着
された電極材をリフトオフして、半導体レーザー積層構
造上にのみ正，負の電極パターンを形成した。その後、
窒素雰囲気中、４５０℃で熱処理し、正，負のオーミッ
ク電極１２３，１２４を形成した。Next, a positive electrode 123 and a negative electrode 124 were formed. The electrode forming process is as follows. That is,
First, after forming a nuclei stripe pattern with a resist on the upper portion of the ridge 600 and the n-type Al _0.03 Ga _0.97 N contact layer 112, the SiO ₂ is etched to form the ridge 600.
The upper n-type GaN layer 122 and the n-type Al _0.03 Ga _0.97 N contact layer 112 are exposed. Next, the resist is removed, and a nuki stripe pattern having a width of about 450 μm is formed again with the n-type GaN layer 122 on the ridge 600 and the n-type A
1 / _0.03 Ga _0.97 N formed on the contact layer 112, and Ti / Al as an electrode material was deposited. Then, the wafer was immersed in an organic solvent, the resist was dissolved, and the electrode material deposited on the resist was lifted off to form positive and negative electrode patterns only on the semiconductor laser laminated structure. afterwards,
Heat treatment was performed at 450 ° C. in a nitrogen atmosphere to form positive and negative ohmic electrodes 123 and 124.

【０１０７】次いで、サファイア基板１１０を薄く研磨
し、リッジ６００に概ね垂直になるように割り、光共振
器端面を形成した。Next, the sapphire substrate 110 was polished thinly and divided so as to be substantially perpendicular to the ridge 600 to form an optical resonator end face.

【０１０８】実施例６ 図７は実施例６の半導体装置の構成例を示す図であり、
実施例６の半導体装置は端面発光型発光ダイオードとし
て構成されている。なお、図７は端面発光型発光ダイオ
ードの光出射端面に垂直な面での断面図として示されて
いる。図７を参照すると、この発光ダイオードは概ね直
方体の形状をしており、発光ダイオードの一側面が光出
射端面となっている。また、発光ダイオードの積層構造
は、ｎ型ＧａＮ基板１３０上に、ｎ型Ａｌ_0.03Ｇａ_0.97
Ｎ低温バッファー層１３１、ｎ型Ａｌ_0.08Ｇａ_0.92Ｎク
ラッド層１３２、Ｉｎ_0.2Ｇａ_0.8Ｎ活性層１３３、ｐ型
Ａｌ_0.08Ｇａ_0.92Ｎクラッド層１３４、ｐ型ＧａＮ層１
３５、ｐ型Ｉｎ_0.18Ｇａ_{0. 82}Ｎ層１３６、ｎ型Ｉｎ_0.18
Ｇａ_0.82Ｎ層１３７、ｎ型ＧａＮ層１３８が順次に積層
されて形成されている。[0108]Example 6 FIG. 7 is a diagram illustrating a configuration example of a semiconductor device according to a sixth embodiment.
The semiconductor device according to the sixth embodiment is an edge emitting light emitting diode.
It is configured. FIG. 7 shows an edge emission type light emitting diode.
Shown as a cross section in a plane perpendicular to the light exit end face of the
I have. Referring to FIG. 7, the light emitting diode is substantially straightforward.
It has a rectangular shape, and one side of the light emitting diode emits light.
It has a firing surface. In addition, the laminated structure of the light emitting diode
Is n-type Al on an n-type GaN substrate 130._0.03Ga_0.97
N low temperature buffer layer 131, n-type Al_0.08Ga_0.92N
Lad layer 132, In_0.2Ga_0.8N active layer 133, p-type
Al_0.08Ga_0.92N cladding layer 134, p-type GaN layer 1
35, p-type In_0.18Ga_{0. 82}N layer 136, n-type In_0.18
Ga_0.82N layer 137 and n-type GaN layer 138 are sequentially stacked
It has been formed.

【０１０９】ここで、ｐ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１３６
とｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１３７との接合によりトン
ネルダイオードが構成されている。ｐ型Ｉｎ_0.18Ｇａ
_0.82Ｎ層１３６のキャリア濃度は１×１０¹⁹ｃｍ^-3、ｎ
型Ｉｎ_0.18Ｇａ_0.82Ｎ層１３７のキャリア濃度は１×１
０²⁰ｃｍ^-3である。また、ｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１
３７，ｎ型ＧａＮ層１３８には、ｎ型不純物のＳｉとｐ
型不純物のＭｇが含まれている。ここで、Ｓｉの濃度は
１×１０²⁰ｃｍ^-3、Ｍｇの濃度は３×１０¹⁹ｃｍ ^-3であ
る。Here, the p-type In_0.18Ga_0.82N layer 136
And n-type In_0.18Ga_0.82Ton by joining with N layer 137
A flannel diode is configured. p-type In_0.18Ga
_0.82The carrier concentration of the N layer 136 is 1 × 10¹⁹cm^-3, N
Type In_0.18Ga_0.82The carrier concentration of the N layer 137 is 1 × 1
0²⁰cm^-3It is. Also, n-type In_0.18Ga_0.82N layer 1
37, the n-type GaN layer 138 contains n-type impurities Si and p.
Contains a type impurity Mg. Here, the concentration of Si is
1 × 10²⁰cm^-3, Mg concentration is 3 × 10¹⁹cm ^-3In
You.

【０１１０】また、この発光ダイオードのｎ型ＧａＮ層
１３８上には、Ｔｉ／Ａｌからなる正電極１３９が形成
されている。また、基板１３０裏面の積層構造が形成さ
れていない側には、Ｔｉ／Ａｌからなる負電極１４０が
形成されている。また、この発光ダイオードの側面は基
板１３０に対して垂直に形成されている。Further, a positive electrode 139 made of Ti / Al is formed on the n-type GaN layer 138 of the light emitting diode. A negative electrode 140 made of Ti / Al is formed on the back surface of the substrate 130 where the laminated structure is not formed. The side surface of the light emitting diode is formed perpendicular to the substrate 130.

【０１１１】実施例６の発光ダイオードでは、正，負の
オーミック電極１３９，１４０間に順方向のバイアスを
かけると、発光ダイオードの一側面である光出射端面１
０００から光が外部に出射される。この発光ダイオード
の発光のピーク波長は、約４２０ｎｍであった。In the light emitting diode of the sixth embodiment, when a forward bias is applied between the positive and negative ohmic electrodes 139 and 140, the light emitting end face 1 which is one side of the light emitting diode.
000 emits light to the outside. The peak wavelength of light emission of this light emitting diode was about 420 nm.

【０１１２】次に、図７の発光ダイオードの作製方法を
説明する。発光ダイオードの積層構造の結晶成長はＭＯ
ＣＶＤ法で行なった。まず、ｎ型ＧａＮ基板１３０を反
応管にセットし、アンモニアガス中、１１２０℃で加熱
し、基板１３０の表面をクリーニングした。次いで、温
度を６００℃に下げ、雰囲気をＮＨ₃と窒素と水素の混
合ガス雰囲気にし、ＴＭＡとＴＭＧおよびｎ型ドーパン
トガスであるＳｉＨ₄ガスを流し、ｎ型低温Ａｌ_0.03Ｇ
ａ_0.97Ｎバッファー層１３１を堆積した。次いで、温度
を１０７０℃に上げ、ＴＭＧ，ＴＭＡおよびｎ型不純物
ガスとしてＳｉＨ₄を組成にあわせて供給し、ｎ型Ａｌ
_0.2Ｇａ_0.8Ｎクラッド層１３２を０．３μｍの厚さに積
層した。次いで、水素ガスの供給を止め、雰囲気をＮＨ
₃と窒素の混合ガス雰囲気にし、温度を８１０℃に下
げ、水素をキャリアガスとしてＴＭＧ，ＴＭＩを供給
し、Ｉｎ_0.2Ｇａ_0.8Ｎ活性層１３３を成長した。Next, a method for manufacturing the light emitting diode of FIG. 7 will be described. The crystal growth of the stacked structure of the light emitting diode is MO
This was performed by the CVD method. First, the n-type GaN substrate 130 was set in a reaction tube, and heated at 1120 ° C. in ammonia gas to clean the surface of the substrate 130. Next, the temperature was lowered to 600 ° C., the atmosphere was changed to a mixed gas atmosphere of NH ₃ , nitrogen, and hydrogen, and TMA, TMG, and SiH ₄ gas as an n-type dopant gas were flowed, and n-type low-temperature Al _0.03 G
a _0.97 N buffer layer 131 was deposited. Then, the temperature was raised to 1070 ° C., and TMG, TMA and SiH ₄ as an n-type impurity gas were supplied according to the composition, and n-type Al
_{The 0.2} Ga _0.8 N cladding layer 132 was laminated to a thickness of 0.3 μm. Next, the supply of hydrogen gas was stopped, and the atmosphere was changed to NH 4.
A mixed gas atmosphere of ₃ and nitrogen was set, the temperature was lowered to 810 ° C., and TMG and TMI were supplied using hydrogen as a carrier gas to grow the In _0.2 Ga _0.8 N active layer 133.

【０１１３】次いで、ｎ型不純物原料の代わりに、ｐ型
不純物原料である（ＥｔＣｐ）₂Ｍｇを組成にあわせて
供給し、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎクラッド層１３４を０．
３μｍの厚さ、ｐ型ＧａＮ層１３５を５０ｎｍの厚さに
順次積層した。次いで、水素ガスの供給を止め、雰囲気
をＮＨ₃と窒素の混合ガス雰囲気にし、温度を８１０℃
に下げ、水素をキャリアガスとしてＴＭＧ，ＴＭＩ，
（ＥｔＣｐ）₂Ｍｇを供給し、キャリア濃度が１×１０
¹⁹ｃｍ^-3のｐ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１３６を５０ｎｍ
の厚さに積層した。次いで、（ＥｔＣｐ）₂ＭｇとＳｉ
Ｈ₄を供給し、キャリア濃度が１×１０²⁰ｃｍ^-3のｎ型
Ｉｎ_0.18Ｇａ_0.82Ｎ層１３７を５０ｎｍの厚さに積層し
た。次いで、温度を１０５０℃に上げ、水素をキャリア
ガスとしてＴＭＧ，ＳｉＨ₄，（ＥｔＣｐ）₂Ｍｇを供給
し、ｎ型ＧａＮ層１３８を０．５μｍの厚さに結晶成長
した。Then, instead of the n-type impurity material, (EtCp) ₂ Mg, which is a p-type impurity material, is supplied in accordance with the composition, and the p-type Al _0.2 Ga _0.8 N cladding layer 134 is added with a 0.1 μm thickness.
A p-type GaN layer 135 having a thickness of 3 μm was sequentially laminated to a thickness of 50 nm. Next, the supply of hydrogen gas was stopped, the atmosphere was changed to a mixed gas atmosphere of NH ₃ and nitrogen, and the temperature was set to 810 ° C.
To TMG, TMI,
(EtCp) ₂ Mg is supplied and the carrier concentration is 1 × 10
^{A 19} cm ^-3 p-type In _0.18 Ga _0.82 N layer 136 is
The thickness was laminated. Then, (EtCp) ₂ Mg and Si
H ₄ was supplied, and an n-type In _0.18 Ga _0.82 N layer 137 having a carrier concentration of 1 × 10 ²⁰ cm ⁻³ was laminated to a thickness of 50 nm. Next, the temperature was raised to 1050 ° C., and TMG, SiH ₄ , (EtCp) ₂ Mg were supplied using hydrogen as a carrier gas, and the n-type GaN layer 138 was crystal-grown to a thickness of 0.5 μm.

【０１１４】次いで、正電極材料であるＴｉ／Ａｌを積
層構造上面に蒸着した。その後、窒素雰囲気中、４５０
℃で熱処理し、ｎ型ＧａＮ層１３８に正電極１３９を形
成した。次いで、ＧａＮ基板１３０の裏面を研磨して約
１００μｍの厚さにし、ＧａＮ基板１３０の裏面に負電
極材料であるＴｉ／Ａｌを蒸着し、窒素雰囲気で４５０
℃で熱処理して、負電極１４０を形成した。次いで、基
板をへき開して、出射端面１０００，１００１の形成
と、チップ分離を行った。Next, Ti / Al as a positive electrode material was deposited on the upper surface of the laminated structure. Then, in a nitrogen atmosphere, 450
C. to form a positive electrode 139 on the n-type GaN layer 138. Next, the back surface of the GaN substrate 130 is polished to a thickness of about 100 μm, and Ti / Al, which is a negative electrode material, is deposited on the back surface of the GaN substrate 130.
A heat treatment was performed at a temperature of ℃ ° C. to form a negative electrode 140. Next, the substrate was cleaved to form emission end faces 1000 and 1001 and to separate chips.

【０１１５】なお、この実施例６の発光ダイオードは、
ｐ型層がａｓ−ｇｒｏｗｎで低抵抗になっているため、
ｐ型層の低抵抗化のための特別な処理をせずとも、ダイ
オード特性を示し、発光ダイオードとして機能する。Note that the light emitting diode of the sixth embodiment is
Since the p-type layer is as-grown and has low resistance,
Even without special treatment for lowering the resistance of the p-type layer, it exhibits diode characteristics and functions as a light emitting diode.

【０１１６】実施例７ 図８，図９，図１０，図１１は実施例７の半導体装置の
構成例を示す図であり、実施例７の半導体装置は半導体
レーザとして構成されている。なお、図８は半導体レー
ザーの斜視図であり、図９は半導体レーザーの光出射方
向に垂直な面での断面図である。また、図１０，図１１
は、それぞれ、図９の部分Ｃ，Ｄの拡大図である。図
８，図９，図１０，図１１を参照すると、半導体レーザ
ーの積層構造２０００は、ｎ型ＧａＮ基板１５０上に、
ｎ型ＡｌＧａＮ低温バッファー層１５１、ｎ型Ａｌ_0.03
Ｇａ_0.97Ｎ高温バッファー層１５２、Ａｌ_0.14Ｇａ_0.86
Ｎ／Ａｌ_0.02Ｇａ_0.98Ｎ超格子からなるｎ型クラッド層
１５３、ｎ型ＧａＮガイド層１５４、Ｉｎ_0.15Ｇａ_0.85
Ｎ／Ｉｎ_0.02Ｇａ_0.98Ｎ多重量子井戸活性層１５５、ｐ
型Ａｌ_0.2Ｇａ_0.8Ｎ層１５６、ｐ型ＧａＮガイド層１５
７、Ａｌ_0.14Ｇａ_0.86Ｎ／Ａｌ_0.02Ｇａ_0.98Ｎ超格子か
らなるｐ型クラッド層１５８、ｐ型ＧａＮ層１５９、ｐ
型Ｉｎ_0.18Ｇａ_0.82Ｎ層１６０、ｎ型Ｉｎ_0.18Ｇａ_0.82
Ｎ層１６１、ｎ型ＧａＮ層１６２が順次に積層されて形
成されている。 Seventh Embodiment FIGS. 8, 9, 10, and 11 show examples of the configuration of a semiconductor device according to the seventh embodiment. The semiconductor device according to the seventh embodiment is configured as a semiconductor laser. FIG. 8 is a perspective view of the semiconductor laser, and FIG. 9 is a cross-sectional view taken along a plane perpendicular to the light emission direction of the semiconductor laser. 10 and FIG.
10 is an enlarged view of portions C and D in FIG. 9, respectively. Referring to FIG. 8, FIG. 9, FIG. 10, and FIG. 11, a stacked structure 2000 of a semiconductor laser is formed on an n-type GaN substrate 150.
n-type AlGaN low-temperature buffer layer 151, n-type Al _0.03
Ga _0.97 N high temperature buffer layer 152, Al _0.14 Ga _0.86
N-type cladding layer 153 made of N / Al _0.02 Ga _0.98 N superlattice, n-type GaN guide layer 154, In _0.15 Ga _0.85
N / In _0.02 Ga _0.98 N multiple quantum well active layer 155, p
Al _0.2 Ga _0.8 N layer 156, p-type GaN guide layer 15
_{7, Al 0.14 Ga 0.86 N /} Al 0.02 Ga 0.98 p -type cladding layer 158 N consisting superlattice, p-type GaN layer 159, p
Type In _0.18 Ga _0.82 N layer 160, n-type In _0.18 Ga _0.82
An N layer 161 and an n-type GaN layer 162 are sequentially laminated.

【０１１７】ここで、ｐ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１６０
とｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１６１との接合によりトン
ネルダイオードが構成されている。ｐ型Ｉｎ_0.18Ｇａ
_0.82Ｎ層１６０のキャリア濃度は１×１０¹⁹ｃｍ^-3、ｎ
型Ｉｎ_0.18Ｇａ_0.82Ｎ層１６１のキャリア濃度は１×１
０²⁰ｃｍ^-3である。また、ｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１
６１，ｎ型ＧａＮ層１６２には、ｎ型不純物のＳｉとｐ
型不純物のＭｇが含まれている。ここで、Ｓｉの濃度は
１×１０²⁰ｃｍ^-3、Ｍｇの濃度は３×１０¹⁹ｃｍ ^-3であ
る。Here, the p-type In_0.18Ga_0.82N layer 160
And n-type In_0.18Ga_0.82Ton by joining with N layer 161
A flannel diode is configured. p-type In_0.18Ga
_0.82The carrier concentration of the N layer 160 is 1 × 10¹⁹cm^-3, N
Type In_0.18Ga_0.82The carrier concentration of the N layer 161 is 1 × 1
0²⁰cm^-3It is. Also, n-type In_0.18Ga_0.82N layer 1
61, n-type GaN layer 162 has n-type impurity Si and p-type
Contains a type impurity Mg. Here, the concentration of Si is
1 × 10²⁰cm^-3, Mg concentration is 3 × 10¹⁹cm ^-3In
You.

【０１１８】また、上記積層構造は、ｎ型ＧａＮ層１６
２表面からｐ型クラッド層１５８の途中までエッチング
され、電流狭窄リッジ構造７００が形成されている。そ
して、リッジ７００の最表面のｎ型層１６２上には、Ｔ
ｉ／Ａｌからなる正電極１６３が形成されている。ま
た、正電極形成部以外は絶縁保護膜１６５としてＳｉＯ
₂が堆積されている。そして、積層構造２０００と電流
狭窄リッジ構造７００とに概ね垂直に光共振器端面７０
１，７０２が形成されている。また、ＧａＮ基板１５０
の裏面にはＴｉ／Ａｌからなる負電極１６４が形成され
ている。Further, the above-mentioned laminated structure has an n-type GaN layer 16.
2 Etching from the surface to the middle of the p-type cladding layer 158
Thus, a current confinement ridge structure 700 is formed. So
Then, on the outermost n-type layer 162 of the ridge 700, T
A positive electrode 163 made of i / Al is formed. Ma
In addition, the insulating protection film 165 except for the positive electrode forming portion is made of SiO.
_TwoHas been deposited. And the laminated structure 2000 and the current
An optical cavity facet 70 substantially perpendicular to the constriction ridge structure 700
1, 702 are formed. Also, the GaN substrate 150
A negative electrode 164 made of Ti / Al is formed on the back surface of
ing.

【０１１９】また、図１０を参照すると、ｎ型クラッド
層１５３は、ｎ型Ａｌ_0.14Ｇａ_0.86Ｎ層１５３ａとｎ型
Ａｌ_0.02Ｇａ_0.98Ｎ層１５３ｂとの超格子からなってい
る。Referring to FIG. 10, n-type cladding layer 153 is composed of a superlattice of n-type Al _0.14 Ga _0.86 N layer 153a and n-type Al _0.02 Ga _0.98 N layer 153b.

【０１２０】また、図１１を参照すると、ｐ型クラッド
層１５８は、ｐ型Ａｌ_0.14Ｇａ_0.86Ｎ層１５８ａとｐ型
Ａｌ_0.02Ｇａ_0.98Ｎ層１５８ｂとの超格子からなってい
る。Referring to FIG. 11, the p-type cladding layer 158 is composed of a superlattice of a p-type Al _0.14 Ga _0.86 N layer 158a and a p-type Al _0.02 Ga _0.98 N layer 158b.

【０１２１】この半導体レーザーの電極１６３，１６４
間に順方向に電流を注入すると発光し、さらに電流を増
加させるとレーザー発振した。発振波長は約４０９ｎｍ
であった。The electrodes 163 and 164 of this semiconductor laser
Light was emitted when a current was injected in the forward direction, and laser oscillation occurred when the current was further increased. Oscillation wavelength is about 409nm
Met.

【０１２２】次に、図８，図９，図１０，図１１の半導
体レーザーの作製方法を説明する。半導体レーザーの積
層構造の結晶成長はＭＯＣＶＤ法で行った。まず、ｎ型
ＧａＮ基板１５０を反応管にセットし、水素と窒素とア
ンモニアガスの混合ガス中、１１２０℃に加熱し、基板
１５０の表面をクリーニングした。次いで、温度を６０
０℃に下げ、ＮＨ₃と窒素と水素の混合ガス雰囲気で、
ＴＭＡとＴＭＧおよびｎ型ドーパントガスであるＳｉＨ
₄ガスを流し、ｎ型低温ＡｌＧａＮバッファー層１５１
を堆積した。次いで、温度を１０７０℃に上げ、水素を
キャリアガスとしてＴＭＧ，ＴＭＡ、ｎ型不純物ガスと
してＳｉＨ₄を組成にあわせて供給し、ｎ型Ａｌ_0.03Ｇ
ａ_0.97Ｎ高温バッファー層１５２を１μｍの厚さ、ｎ型
Ａｌ_0.14Ｇａ_0.86Ｎ／ｎ型Ａｌ_0.02Ｇａ_0.98Ｎ超格子
（各層５ｎｍの厚さで、５０ペア）クラッド層１５３を
０．５μｍの厚さ、ｎ型ＧａＮガイド層１５４を０．１
μｍの厚さに順次積層した。次いで、水素ガスの供給を
止め、雰囲気をＮＨ₃と窒素の混合ガス雰囲気にし、温
度を８１０℃に下げ、水素をキャリアガスとしてＴＭ
Ｇ，ＴＭＩを供給し、Ｉｎ_0.15Ｇａ_0.85Ｎ／Ｉｎ_0.02Ｇ
ａ_0.98Ｎ多重量子井戸活性層（２ペア）１５５を成長し
た。Next, a method of manufacturing the semiconductor laser shown in FIGS. 8, 9, 10, and 11 will be described. The crystal growth of the laminated structure of the semiconductor laser was performed by the MOCVD method. First, the n-type GaN substrate 150 was set in a reaction tube, heated to 1120 ° C. in a mixed gas of hydrogen, nitrogen, and ammonia gas to clean the surface of the substrate 150. Then raise the temperature to 60
0 ° C, in a mixed gas atmosphere of NH ₃ , nitrogen and hydrogen,
TMA and TMG and SiH as n-type dopant gas
₄ gas flows, and n-type low-temperature AlGaN buffer layer 151
Was deposited. The temperature was then raised to 1070 ° C., hydrogen TMG, TMA, and SiH ₄ as n-type impurity gas is supplied in accordance with the composition as a carrier gas, n-type Al _0.03 G
a _0.97 N high temperature buffer layer 152 has a thickness of 1 μm, and n-type Al _0.14 Ga _0.86 N / n type Al _0.02 Ga _0.98 N superlattice (each layer has a thickness of 5 nm, 50 pairs) and a cladding layer 153 has a thickness of 0.5 μm. Now, the n-type GaN guide layer 154 is
The layers were sequentially laminated to a thickness of μm. Next, the supply of hydrogen gas was stopped, the atmosphere was changed to a mixed gas atmosphere of NH ₃ and nitrogen, the temperature was lowered to 810 ° C., and TM was used as a carrier gas with hydrogen.
G, TMI and supply In _0.15 Ga _0.85 N / In _0.02 G
a _0.98 N multiple quantum well active layer (2 pairs) 155 was grown.

【０１２３】次いで、成長雰囲気をＮＨ₃と窒素と水素
の混合ガス雰囲気にし、温度を１０７０℃に上げ、水素
をキャリアガスとしてＴＭＧ，ＴＭＡ，ｐ型不純物原料
の（ＥｔＣｐ）₂Ｍｇを組成にあわせて供給し、ｐ型Ａ
ｌ_0.2Ｇａ_0.8Ｎ層１５６を２０ｎｍの厚さ、ｐ型ＧａＮ
ガイド層１５７を０．１μｍの厚さ、ｐ型Ａｌ_0.14Ｇａ
_0.86Ｎ／ｐ型Ａｌ_0.02Ｇａ_0.98Ｎ超格子（各層５ｎｍの
厚さで、５０ペア）クラッド層１５８を０．５μｍの厚
さ、ｐ型ＧａＮ層１５９を５０ｎｍの厚さに順次積層し
た。次いで、水素ガスの供給を止め、雰囲気をＮＨ₃と
窒素の混合ガス雰囲気にし、温度を８１０℃に下げ、水
素をキャリアガスとしてＴＭＧ，ＴＭＩ，（ＥｔＣｐ）
₂Ｍｇを供給し、キャリア濃度が１×１０¹⁹ｃｍ^-3のｐ
型Ｉｎ_{0.1 8}Ｇａ_0.82Ｎ層１６０を５０ｎｍの厚さに積層
した。次いで、（ＥｔＣｐ）₂ＭｇとＳｉＨ₄を供給し、
キャリア濃度が１×１０²⁰ｃｍ^-3のｎ型Ｉｎ_0.18Ｇａ
_0.82Ｎ層１６１を５０ｎｍの厚さに積層した。次いで、
温度を１０５０℃に上げ、水素をキャリアガスとしてＴ
ＭＧ，ＳｉＨ₄，（ＥｔＣｐ）₂Ｍｇを供給し、ｎ型Ｇａ
Ｎ層１６２を０．２μｍの厚さに結晶成長した。Next, the growth atmosphere is changed to NH_ThreeAnd nitrogen and hydrogen
, And raise the temperature to 1070 ° C.
, TMA, p-type impurity raw material using as a carrier gas
(EtCp)_TwoMg is supplied according to the composition, and p-type A
l_0.2Ga_0.8N layer 156 is 20 nm thick, p-type GaN
The guide layer 157 has a thickness of 0.1 μm and is made of p-type Al._0.14Ga
_0.86N / p type Al_0.02Ga_0.98N superlattice (5 nm for each layer)
The thickness is 50 pairs) The cladding layer 158 is 0.5 μm thick.
Now, a p-type GaN layer 159 is sequentially laminated to a thickness of 50 nm.
Was. Next, the supply of hydrogen gas was stopped, and the atmosphere was changed to NH 4._ThreeWhen
In a nitrogen mixed gas atmosphere, lower the temperature to 810 ° C,
TMG, TMI, (EtCp)
_TwoMg is supplied and the carrier concentration is 1 × 10¹⁹cm^-3P
Type In_{0.1 8}Ga_0.82N layer 160 laminated to a thickness of 50 nm
did. Then, (EtCp)_TwoMg and SiH_FourSupply,
Carrier concentration is 1 × 10²⁰cm^-3N-type In_0.18Ga
_0.82The N layer 161 was laminated to a thickness of 50 nm. Then
Raise the temperature to 1050 ° C and use hydrogen as carrier gas for T
MG, SiH_Four, (EtCp)_TwoMg is supplied and n-type Ga
The N layer 162 was crystal-grown to a thickness of 0.2 μm.

【０１２４】結晶成長終了後、反応管内をアンモニアガ
スと窒素ガスを６：４の割合にした混合ガス雰囲気にし
て成長温度から室温まで冷却した。次いで、レジストで
幅４μｍのストライプパターンを繰り返しピッチ３００
μｍで形成した。このレジストパターンをマスクとし
て、約０．７μｍの深さをドライエッチングして、リッ
ジ７００を形成した。次いで、レジストマスクを除去
し、しかる後、絶縁保護膜１６５となるＳｉＯ₂を積層
構造の表面に約０．５μｍ堆積した。After completion of the crystal growth, the reaction tube was cooled from the growth temperature to room temperature in a mixed gas atmosphere containing ammonia gas and nitrogen gas at a ratio of 6: 4. Next, a stripe pattern having a width of 4 μm is repeatedly formed with a resist at a pitch of 300 μm.
It was formed in μm. Using this resist pattern as a mask, a ridge 700 was formed by dry etching to a depth of about 0.7 μm. Next, the resist mask was removed, and thereafter, about 0.5 μm of SiO _{2 serving} as the insulating protective film 165 was deposited on the surface of the laminated structure.

【０１２５】次いで、正電極１６３を形成した。正電極
形成の工程は次の通りである。すなわち、まず、リッジ
７００上部に、レジストでヌキストライプパターンを形
成した後、ＳｉＯ₂絶縁保護膜１６５をエッチングして
リッジ７００上のｎ型ＧａＮ層１６２を露出させる。次
いで、レジストを除去し、ウエハー表面に正電極材料で
あるＴｉ／Ａｌを蒸着した。その後、窒素雰囲気中、４
５０℃で熱処理し、ｎ型ＧａＮ層１６２上に正電極１６
３を形成した。次いで、基板１５０の裏面を研磨し厚さ
を約１００μｍにした後、基板１５０の裏面に負電極材
料であるＴｉ／Ａｌを蒸着した。その後、窒素雰囲気で
４５０℃で熱処理し、負電極１６４を形成した。Next, a positive electrode 163 was formed. The process of forming the positive electrode is as follows. That is, first, after forming a nuclei stripe pattern with a resist on the ridge 700, the SiO ₂ insulating protective film 165 is etched to expose the n-type GaN layer 162 on the ridge 700. Next, the resist was removed, and Ti / Al as a positive electrode material was deposited on the wafer surface. Then, in a nitrogen atmosphere,
Heat treatment is performed at 50 ° C. to form a positive electrode 16 on the n-type GaN layer 162.
3 was formed. Next, after polishing the back surface of the substrate 150 to a thickness of about 100 μm, Ti / Al as a negative electrode material was deposited on the back surface of the substrate 150. Thereafter, heat treatment was performed at 450 ° C. in a nitrogen atmosphere to form a negative electrode 164.

【０１２６】次いで、半導体レーザー構造が形成された
ウエハーをリッジ７００に概ね垂直になるようにへき開
し、光共振器端面７０１，７０２を形成した。Next, the wafer on which the semiconductor laser structure was formed was cleaved so as to be substantially perpendicular to the ridge 700, and optical resonator end faces 701 and 702 were formed.

【０１２７】なお、実施例７の半導体レーザーは、ｐ型
層がａｓ−ｇｒｏｗｎで低抵抗になっているため、ｐ型
層の低抵抗化のための特別な処理をせずとも、ダイオー
ド特性を示し、半導体レーザーとして機能する。In the semiconductor laser of the seventh embodiment, since the p-type layer has a low resistance as-grown, the diode characteristics can be improved without special treatment for lowering the resistance of the p-type layer. And functions as a semiconductor laser.

【０１２８】実施例８ 図１２，図１３，図１４，図１５は実施例８の半導体装
置の構成例を示す図であり、実施例８の半導体装置は半
導体レーザーとして構成されている。なお、図１２は半
導体レーザーの斜視図であり、図１３は半導体レーザー
の光出射方向に垂直な面での断面図である。また、図１
４，図１５は、それぞれ、図１３の部分Ｅ，Ｆの拡大図
である。図１２，図１３，図１４，図１５を参照する
と、半導体レーザーの積層構造３０００は、ｎ型ＧａＮ
基板１７０上に、ｎ型ＡｌＧａＮ低温バッファー層１７
１、ｎ型Ａｌ_0.03Ｇａ_0.97Ｎ高温バッファー層１７２、
Ｉｎ _0.04Ａｌ_0.24Ｇａ_0.72Ｎ層１７３ａとＩｎ_0.18Ｇａ
_0.82Ｎ層１７３ｂとの超格子からなるｎ型クラッド層１
７３、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎガイド層１７４、ＧａＮ／
Ａｌ_0.1Ｇａ_0.9Ｎ多重量子井戸活性層１７５、ｐ型Ａｌ
_0.2Ｇａ_0.8Ｎ層１７６、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎガイド層
１７７、Ｉｎ_0.04Ａｌ_0.24Ｇａ_0.72Ｎ層１７８ａとＩｎ
_0.18Ｇａ_0.82Ｎ層１７８ｂとの超格子からなるｐ型クラ
ッド層１７８、ｐ型ＧａＮ層１７９、ｐ型Ｉｎ_0.18Ｇａ
_0.82Ｎ層１８０、ｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１８１、ｎ
型ＧａＮ層１８２が順次に積層されて形成されている。[0128]Example 8 12, 13, 14, and 15 show a semiconductor device according to the eighth embodiment.
FIG. 14 is a diagram showing a configuration example of a device, and a semiconductor device of Example 8 is half
It is configured as a conductor laser. Note that FIG.
FIG. 13 is a perspective view of a semiconductor laser, and FIG. 13 is a semiconductor laser.
FIG. 3 is a cross-sectional view taken along a plane perpendicular to the light emission direction of FIG. FIG.
4 and 15 are enlarged views of portions E and F of FIG. 13, respectively.
It is. Referring to FIG. 12, FIG. 13, FIG. 14, and FIG.
And the stacked structure 3000 of the semiconductor laser is n-type GaN
On a substrate 170, an n-type AlGaN low temperature buffer layer 17
1, n-type Al_0.03Ga_0.97N high temperature buffer layer 172,
In _0.04Al_0.24Ga_0.72N layer 173a and In_0.18Ga
_0.82N-type cladding layer 1 made of superlattice with N layer 173b
73, n-type Al_0.1Ga_0.9N guide layer 174, GaN /
Al_0.1Ga_0.9N multiple quantum well active layer 175, p-type Al
_0.2Ga_0.8N layer 176, p-type Al_0.1Ga_0.9N guide layer
177, In_0.04Al_0.24Ga_0.72N layer 178a and In
_0.18Ga_0.82A p-type cladding comprising a superlattice with an N layer 178b
Layer 178, p-type GaN layer 179, p-type In_0.18Ga
_0.82N layer 180, n-type In_0.18Ga_0.82N layer 181, n
Type GaN layers 182 are sequentially laminated.

【０１２９】ここで、ｐ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１８０
とｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１８１との接合によりトン
ネルダイオードが構成されている。ｐ型Ｉｎ_0.18Ｇａ
_0.82Ｎ層１８０のキャリア濃度は１×１０¹⁹ｃｍ^-3、ｎ
型Ｉｎ_0.18Ｇａ_0.82Ｎ層１８１のキャリア濃度は１×１
０²⁰ｃｍ^-3である。また、ｎ型Ｉｎ_0.18Ｇａ_0.82Ｎ層１
８１には、ｎ型不純物のＳｉとｐ型不純物のＭｇが含ま
れている。ここで、Ｓｉの濃度は１×１０²⁰ｃｍ^-3、Ｍ
ｇの濃度は３×１０¹⁹ｃｍ^-3である。Here, the p-type In _0.18 Ga _0.82 N layer 180
A tunnel diode is formed by the junction of the n-type In _0.18 Ga _0.82 N layer 181. p-type In _0.18 Ga
The carrier concentration of the _0.82 N layer 180 is 1 × 10 ¹⁹ cm ⁻³ , n
Carrier concentration of the type In _0.18 Ga _0.82 N layer 181 is 1 × 1
0 ²⁰ cm ^-3 . The n-type In _0.18 Ga _0.82 N layer 1
81 includes n-type impurity Si and p-type impurity Mg. Here, the concentration of Si is 1 × 10 ²⁰ cm ⁻³ ,
The concentration of g is 3 × 10 ¹⁹ cm ⁻³ .

【０１３０】また、上記積層構造は、ｎ型ＧａＮ層１８
２表面からｐ型クラッド層１７８の途中までエッチング
され、電流狭窄リッジ構造８００が形成されている。そ
して、リッジ８００の最表面のｎ型ＧａＮ層１８２上に
は、Ｔｉ／Ａｌからなる正電極１８３が形成されてい
る。また、正電極形成部以外は絶縁保護膜１８５として
ＳｉＯ₂が堆積されている。そして、積層構造３０００
と電流狭窄リッジ構造８００とに概ね垂直に光共振器端
面８０１，８０２が形成されている。また、ＧａＮ基板
１７０の裏面にはＴｉ／Ａｌからなる負電極１８４が形
成されている。Further, the above-mentioned laminated structure has the n-type GaN layer 18.
The current confinement ridge structure 800 is formed by etching from the surface 2 to the middle of the p-type cladding layer 178. Then, a positive electrode 183 made of Ti / Al is formed on the n-type GaN layer 182 on the outermost surface of the ridge 800. In addition, SiO ₂ is deposited as an insulating protective film 185 except for the portion where the positive electrode is formed. And the laminated structure 3000
The optical resonator end faces 801 and 802 are formed substantially perpendicular to the current constriction ridge structure 800 and the current confinement ridge structure 800. Further, on the back surface of the GaN substrate 170, a negative electrode 184 made of Ti / Al is formed.

【０１３１】実施例８の半導体レーザーでは、電極１８
３，１８４に順方向に電流を注入すると発光し、さらに
電流を増加させるとレーザー発振した。発振波長は約３
６５ｎｍであった。In the semiconductor laser of the eighth embodiment, the electrode 18
3,184 emitted light when a current was injected in the forward direction, and laser oscillated when the current was further increased. Oscillation wavelength is about 3
It was 65 nm.

【０１３２】次に、図１２，図１３，図１４，図１５の
半導体レーザーの作製方法を説明する。半導体レーザー
の積層構造の結晶成長はＭＯＣＶＤ法で行った。まず、
ｎ型ＧａＮ基板１７０を反応管にセットし、水素と窒素
とアンモニアガスの混合ガス中、１１２０℃に加熱し、
基板１７０の表面をクリーニングした。次いで、温度を
６００℃に下げ、ＮＨ₃と窒素と水素の混合ガス雰囲気
で、ＴＭＡとＴＭＧおよびｎ型ドーパントガスであるＳ
ｉＨ₄ガスを流し、ｎ型低温ＡｌＧａＮバッファー層１
７１を堆積した。次いで、温度を１０７０℃に上げ、水
素をキャリアガスとしてＴＭＧ，ＴＭＡ，ｎ型不純物ガ
スとしてＳｉＨ₄を組成にあわせて供給し、ｎ型Ａｌ
_0.03Ｇａ_0.97Ｎ高温バッファー層１７２を１μｍの厚さ
に積層した。次いで、温度を８１０℃に下げ、ＴＭＧ，
ＴＭＡ，ＴＭＩ，ｎ型不純物ガスとしてＳｉＨ₄を組成
にあわせて供給し、Ｉｎ_0.04Ａｌ_0.24Ｇａ_0.72Ｎ層１７
３ａとＩｎ_0.18Ｇａ_0.82Ｎ層１７３ｂとの超格子からな
るｎ型クラッド層１７３を０．６μｍの厚さに積層し
た。なお、各層の厚さは、Ｉｎ_0.04Ａｌ_0.24Ｇａ_0.72Ｎ
層１７３ａが１０ｎｍ、Ｉｎ_0.18Ｇａ_0.82Ｎ層１７３ｂ
が５ｎｍで、４０周期成長した。Next, a method of manufacturing the semiconductor laser shown in FIGS. 12, 13, 14, and 15 will be described. The crystal growth of the laminated structure of the semiconductor laser was performed by the MOCVD method. First,
The n-type GaN substrate 170 is set in a reaction tube, and heated to 1120 ° C. in a mixed gas of hydrogen, nitrogen, and ammonia gas,
The surface of the substrate 170 was cleaned. Next, the temperature was lowered to 600 ° C., and in a mixed gas atmosphere of NH ₃ , nitrogen and hydrogen, TMA and TMG and S-type n-type dopant gas were removed.
Flow iH ₄ gas, and use n-type low-temperature AlGaN buffer layer 1
71 were deposited. Next, the temperature was raised to 1070 ° C., and TMG, TMA was used as a carrier gas, and SiH ₄ was supplied as an n-type impurity gas in accordance with the composition.
_{A 0.03} Ga _0.97 N high temperature buffer layer 172 was laminated to a thickness of 1 μm. Next, the temperature was lowered to 810 ° C., and TMG,
TMA, TMI, SiH ₄ as an n-type impurity gas are supplied according to the composition, and the In _0.04 Al _0.24 Ga _0.72 N layer 17 is supplied.
An n-type cladding layer 173 composed of a superlattice of 3a and an In _0.18 Ga _0.82 N layer 173b was laminated to a thickness of 0.6 μm. The thickness of each layer is In _0.04 Al _0.24 Ga _0.72 N
Layer 173a is 10 nm, In _0.18 Ga _0.82 N layer 173b
Was 5 nm and grew for 40 cycles.

【０１３３】次いで、温度を１０７０℃に上げ、ｎ型Ａ
ｌ_0.1Ｇａ_0.9Ｎガイド層１７４（０．１μｍの厚さ）、
ＧａＮ／Ａｌ_0.1Ｇａ_0.9Ｎ多重量子井戸活性層１７５
（３ペア）を順次積層した。次いで、ＴＭＧ，ＴＭＡ，
ｐ型不純物原料の（ＥｔＣｐ） ₂Ｍｇを組成にあわせて
供給し、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層１７６を２０ｎｍの厚
さ、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎガイド層１７７を０．１μｍ
の厚さに積層した。次いで、温度を８１０℃に下げ、Ｔ
ＭＧ，ＴＭＡ，ＴＭＩ，ｐ型不純物原料の（ＥｔＣｐ）
₂Ｍｇを組成にあわせて供給し、Ｉｎ_0.04Ａｌ_0.24Ｇａ
_0.72Ｎ層１７８ａとＩｎ_0.18Ｇａ_0.82Ｎ層１７８ｂとの
超格子からなるｐ型クラッド層１７８を０．６μｍの厚
さに積層した。なお、各層の厚さは、Ｉｎ_0.04Ａｌ_0.24
Ｇａ_0.72Ｎ層１７８ａが１０ｎｍ、Ｉｎ_0.18Ｇａ_0.82Ｎ
層１７８ｂが５ｎｍで、４０周期成長した。次いで、温
度を１０５０℃に上げ、ｐ型ＧａＮ層１７９を５０ｎｍ
の厚さに積層した。次いで、水素ガスの供給を止め、雰
囲気をＮＨ₃と窒素の混合ガス雰囲気にし、温度を８１
０℃に下げ、水素をキャリアガスとしてＴＭＧ，ＴＭ
Ｉ，（ＥｔＣｐ）₂Ｍｇを供給し、キャリア濃度が１×
１０¹⁹ｃｍ^-3のｐ型Ｉｎ_{0 .18}Ｇａ_0.82Ｎ層１８０を５０
ｎｍの厚さに積層した。次いで、（ＥｔＣｐ）₂Ｍｇと
ＳｉＨ₄を供給し、キャリア濃度が１×１０²⁰ｃｍ^-3の
ｎ型Ｉｎ_0.18Ｇａ_{0.8 2}Ｎ層１８１を５０ｎｍの厚さに積
層した。次いで、温度を１０５０℃に上げ、水素をキャ
リアガスとしてＴＭＧ，ＳｉＨ₄を供給し、ｎ型ＧａＮ
層１８２を０．２μｍの厚さに結晶成長した。結晶成長
終了後、反応管内をアンモニアガスのみの雰囲気にして
成長温度から室温まで冷却した。Next, the temperature was raised to 1070 ° C. and the n-type A
l_0.1Ga_0.9N guide layer 174 (0.1 μm thickness),
GaN / Al_0.1Ga_0.9N multiple quantum well active layer 175
(3 pairs) were sequentially laminated. Then, TMG, TMA,
(EtCp) of p-type impurity material _TwoMg according to the composition
Supply, p-type Al_0.2Ga_0.8The N layer 176 has a thickness of 20 nm.
Now, p-type Al_0.1Ga_0.90.1 μm for N guide layer 177
The thickness was laminated. Next, the temperature was lowered to 810 ° C., and T
MG, TMA, TMI, (EtCp) of p-type impurity raw material
_TwoMg is supplied according to the composition, and In_0.04Al_0.24Ga
_0.72N layer 178a and In_0.18Ga_0.82With the N layer 178b
The p-type cladding layer 178 made of a superlattice has a thickness of 0.6 μm.
It was layered. The thickness of each layer is In_0.04Al_0.24
Ga_0.72N layer 178a is 10 nm, In_0.18Ga_0.82N
The layer 178b was 5 nm and grew for 40 cycles. Then warm
Temperature to 1050 ° C. and the p-type GaN layer
The thickness was laminated. Next, the supply of hydrogen gas was stopped, and the atmosphere was
The atmosphere is NH_ThreeAnd a mixed gas atmosphere of nitrogen and a temperature of 81
0 ° C, TMG, TM using hydrogen as carrier gas
I, (EtCp)_TwoMg is supplied and the carrier concentration is 1 ×
10¹⁹cm^-3P-type In_{0 .18}Ga_0.8250 N layers
It was laminated to a thickness of nm. Then, (EtCp)_TwoWith Mg
SiH_FourAnd a carrier concentration of 1 × 10²⁰cm^-3of
n-type In_0.18Ga_{0.8 Two}Stack N layer 181 to a thickness of 50 nm
Layered. Next, the temperature is raised to 1050 ° C. and hydrogen is
TMG, SiH as rear gas_FourAnd n-type GaN
The layer 182 was crystal-grown to a thickness of 0.2 μm. Crystal growth
After completion, set the atmosphere in the reaction tube to only ammonia gas.
It was cooled from the growth temperature to room temperature.

【０１３４】次いで、レジストで幅４μｍのストライプ
パターンを繰り返しピッチ３００μｍで形成した。この
レジストパターンをマスクとして、約０．７μｍの深さ
をドライエッチングして、リッジ８００を形成した。次
いで、レジストマスクを除去し、しかる後、絶縁保護膜
１８５となるＳｉＯ₂を積層構造の表面に約０．５μｍ
の厚さに堆積した。Next, a stripe pattern having a width of 4 μm was formed of a resist at a repetition pitch of 300 μm. Using the resist pattern as a mask, a ridge 800 was formed by dry etching to a depth of about 0.7 μm. Next, the resist mask is removed, and then SiO _{2 serving} as the insulating protective film 185 is applied to the surface of the laminated structure by about 0.5 μm.
Deposited to a thickness of

【０１３５】次いで、正電極１８３を形成した。正電極
形成の工程は次の通りである。まず、リッジ８００上部
に、レジストでヌキストライプパターンを形成した後、
ＳｉＯ₂絶縁保護膜１８５をエッチングしてリッジ８０
０上のｎ型ＧａＮ層１８２を露出させる。次いで、レジ
ストを除去し、ウエハー表面に正電極材料であるＴｉ／
Ａｌを蒸着した。その後、窒素雰囲気中、４５０℃で熱
処理し、ｎ型ＧａＮ層１８２に正電極１８３を形成し
た。次いで、基板１７０の裏面を研磨し、厚さを約１０
０μｍにした後、基板１７０の裏面に負電極材料である
Ｔｉ／Ａｌを蒸着した。その後、窒素雰囲気で４５０℃
で熱処理し、負電極１８４を形成した。Next, a positive electrode 183 was formed. The process of forming the positive electrode is as follows. First, after forming a nucleus stripe pattern on the ridge 800 with a resist,
The SiO ₂ insulating protective film 185 is etched to form a ridge 80.
Then, the n-type GaN layer 182 on 0 is exposed. Next, the resist was removed, and Ti /
Al was deposited. Thereafter, heat treatment was performed at 450 ° C. in a nitrogen atmosphere to form a positive electrode 183 on the n-type GaN layer 182. Next, the back surface of the substrate 170 is polished to a thickness of about 10
After the thickness was reduced to 0 μm, Ti / Al as a negative electrode material was deposited on the back surface of the substrate 170. Thereafter, 450 ° C. in a nitrogen atmosphere
And a negative electrode 184 was formed.

【０１３６】次いで、半導体レーザー構造が形成された
ウエハーをリッジ８００に概ね垂直になるようにへき開
し、光共振器端面８０１，８０２を形成した。Next, the wafer on which the semiconductor laser structure was formed was cleaved so as to be substantially perpendicular to the ridge 800, and optical resonator end faces 801 and 802 were formed.

【０１３７】なお、この実施例８の半導体レーザーは、
ｐ型層がａｓ−ｇｒｏｗｎで低抵抗になっているため、
ｐ型層の低抵抗化のための特別な処理をせずとも、ダイ
オード特性を示し、半導体レーザーとして機能する。The semiconductor laser of the eighth embodiment is
Since the p-type layer is as-grown and has low resistance,
Even without special treatment for lowering the resistance of the p-type layer, it exhibits diode characteristics and functions as a semiconductor laser.

【０１３８】[0138]

【発明の効果】以上に説明したように、請求項１乃至請
求項７記載の発明によれば、第１のｎ型III族窒化物半
導体積層構造，ｐ型III族窒化物半導体積層構造，第２
のｎ型III族窒化物半導体積層構造を少なくとも有するI
II族窒化物半導体積層構造が、基板上に形成されてお
り、第１のｎ型III族窒化物半導体積層構造には正電極
が設けられ、第２のｎ型III族窒化物半導体積層構造に
は負電極が設けられ、第１のｎ型III族窒化物半導体積
層構造のｎ型III族窒化物半導体層とｐ型III族窒化物半
導体積層構造のｐ型III族窒化物半導体層とによるトン
ネルダイオードを有し、また、第２のｎ型III族窒化物
半導体積層構造とｐ型III族窒化物半導体積層構造とに
よる発光領域を有しているので、動作電圧が低く、信頼
性の高いIII族窒化物の半導体装置を提供することがで
きる。すなわち、本発明では、正電極がトンネルダイオ
ードのｎ型III族窒化物半導体積層構造側に形成されて
おり、ｎ型III族窒化物半導体はキャリア濃度を１０¹⁹
ｃｍ^-3以上に高くすることが可能であるので、正電極と
ｎ型III族窒化物半導体との接触抵抗は、ｐ型III族窒化
物半導体に正電極を形成した場合よりも小さくなる。従
って、本発明の半導体装置は、従来のｐ型ＧａＮに正電
極を形成した半導体装置に比べて、動作電圧が低く、大
出力動作が可能である。また、故障原因の一つとなって
いた正電極での発熱も低減されるので、信頼性も向上さ
せることができる。As described above, according to the first to seventh aspects of the present invention, the first n-type group III nitride semiconductor multilayer structure, the p-type group III nitride semiconductor multilayer structure, 2
Having at least the n-type group III nitride semiconductor multilayer structure of
A group II nitride semiconductor multilayer structure is formed on a substrate, a first n-type group III nitride semiconductor multilayer structure is provided with a positive electrode, and a second n-type group III nitride semiconductor multilayer structure is formed. Is provided with a negative electrode, and is formed by a tunnel formed by an n-type group III nitride semiconductor layer having a first n-type group III nitride semiconductor stacked structure and a p-type group III nitride semiconductor layer having a p-type group III nitride semiconductor stacked structure. Since it has a diode and a light emitting region of the second n-type group III nitride semiconductor laminated structure and the p-type group III nitride semiconductor laminated structure, the operating voltage is low and the reliability is high. A group nitride semiconductor device can be provided. That is, in the present invention, the positive electrode is formed on the side of the n-type group III nitride semiconductor laminated structure of the tunnel diode, and the n-type group III nitride semiconductor has a carrier concentration of 10 ¹⁹
Since the resistance can be increased to cm ^-3 or more, the contact resistance between the positive electrode and the n-type group III nitride semiconductor is smaller than that in the case where the positive electrode is formed on the p-type group III nitride semiconductor. Therefore, the semiconductor device of the present invention has a lower operating voltage and can perform a large output operation as compared with a conventional semiconductor device in which a positive electrode is formed on p-type GaN. In addition, heat generation at the positive electrode, which is one of the causes of failure, is reduced, so that reliability can be improved.

【０１３９】特に、請求項２記載の発明では、トンネル
ダイオードを構成するｐ型III族窒化物半導体層は構成
元素に少なくともＩｎを含むので、ｐ型III族窒化物半
導体のキャリア濃度を１０¹⁹ｃｍ^-3程度まで高くするこ
とが可能となり、Ｉｎを含まないｐ型III族窒化物半導
体で構成したトンネルダイオードよりもトンネル電流が
流れやすくなることから、トンネルダイオード部の抵抗
がより低抵抗となり、その結果、半導体装置の動作電圧
をより低くすることができる。In particular, according to the second aspect of the present invention, since the p-type group III nitride semiconductor layer forming the tunnel diode contains at least In as a constituent element, the carrier concentration of the p-type group III nitride semiconductor is 10 ¹⁹ cm ^-3, which makes it easier for a tunnel current to flow than a tunnel diode composed of a p-type group III nitride semiconductor containing no In. As a result, the operating voltage of the semiconductor device can be further reduced.

【０１４０】また、請求項３記載の発明では、トンネル
ダイオードを構成するｐ型III族窒化物半導体層は構成
元素に少なくともＩｎを含むIII族窒化物半導体からな
るｐ型超格子構造を有しているので、ｐ型III族窒化物
半導体のキャリア濃度を１０^{1 9}ｃｍ^-3以上に高くするこ
とが可能となり、トンネル電流がより流れやすくなるこ
とから、トンネルダイオード部の抵抗がより一層低抵抗
となり、その結果、半導体装置の動作電圧をより一層低
くすることができる。According to the third aspect of the present invention, the tunnel
The p-type group III nitride semiconductor layer that constitutes the diode is composed
Group III nitride semiconductor containing at least In
P-type group III nitride
Semiconductor carrier concentration of 10^{1 9}cm^-3Higher than
And the tunnel current can flow more easily.
Therefore, the resistance of the tunnel diode part is much lower
As a result, the operating voltage of the semiconductor device is further reduced.
Can be done.

【０１４１】また、請求項４記載の発明では、第１のｎ
型III族窒化物半導体積層構造に含まれるｎ型III族窒化
物半導体層のうち少なくともトンネルダイオードを構成
するｎ型III族窒化物半導体層には、ｐ型III族窒化物半
導体層に含まれるｐ型不純物元素と同一のｐ型不純物が
含まれているので、ｐ型III族窒化物半導体層からｎ型I
II族窒化物半導体層にｐ型不純物が拡散し、トンネルダ
イオードが破壊されることを防止でき、より信頼性が高
く、長寿命の半導体装置を提供できる。According to the fourth aspect of the present invention, the first n
Among the n-type III-nitride semiconductor layers included in the p-type III-nitride semiconductor layer structure, at least the n-type III-nitride semiconductor layers constituting the tunnel diode include p-type III-nitride semiconductor layers. Since the same p-type impurity as the p-type impurity element is contained, the n-type
It is possible to prevent the p-type impurity from diffusing into the group II nitride semiconductor layer and to prevent the tunnel diode from being broken, and to provide a semiconductor device having higher reliability and a longer life.

【０１４２】また、請求項５記載の発明では、請求項１
乃至請求項４のいずれか一項に記載の半導体装置におい
て、該半導体装置は、ｎ型ＧａＮ基板上に積層されたII
I族窒化物半導体積層構造からなり、ｎ型ＧａＮ基板の
裏面に、正電極あるいは負電極が形成されているので、
従来のサファイア基板のように絶縁性基板上に積層され
た積層構造からなる半導体装置のように正電極と負電極
を同一面側に形成しｎ型半導体層の積層方向と直角方向
の断面積の小さい部分に電流を流す必要が無いので、そ
の分の電圧降下を抑制することができ、半導体装置の動
作電圧をさらに低減することができる。According to the fifth aspect of the present invention, the first aspect
5. The semiconductor device according to claim 1, wherein the semiconductor device is formed on an n-type GaN substrate.
Since it has a group I nitride semiconductor laminated structure and a positive electrode or a negative electrode is formed on the back surface of the n-type GaN substrate,
A positive electrode and a negative electrode are formed on the same surface side as in a semiconductor device having a laminated structure laminated on an insulating substrate like a conventional sapphire substrate, and a cross-sectional area of the n-type semiconductor layer in a direction perpendicular to the laminating direction is formed. Since it is not necessary to supply a current to a small portion, the voltage drop can be suppressed and the operating voltage of the semiconductor device can be further reduced.

【０１４３】また、請求項６記載の発明では、請求項１
乃至請求項５のいずれか一項に記載の半導体装置におい
て、該半導体装置は半導体レーザーであり、正電極の抵
抗が従来のものよりも低減されているので、動作電圧を
低くすることができる。また、大電流を流しても正電極
部での発熱が少なく、高出力動作が可能である。さら
に、発熱による結晶欠陥の発生が抑制されるため、長寿
命となる。また、請求項５のようにｎ型ＧａＮ基板を使
用した場合には、半導体レーザーの光共振器面をへき開
面で形成することが可能となることから、原子寸法のオ
ーダーで平滑な面を共振器にすることができる。その結
果、共振器面での光の散乱損失が低減され、レーザー発
振のしきい電流が低減される。また、実装においても、
フェースダウン実装が可能となることから、高出力動作
が可能となる。Further, according to the invention of claim 6, according to claim 1,
6. The semiconductor device according to claim 5, wherein the semiconductor device is a semiconductor laser, and the operating voltage can be reduced because the resistance of the positive electrode is lower than that of the conventional device. In addition, even when a large current flows, heat generation at the positive electrode portion is small, and high output operation is possible. Furthermore, since generation of crystal defects due to heat generation is suppressed, the life is extended. Further, when an n-type GaN substrate is used as in claim 5, since the optical resonator surface of the semiconductor laser can be formed with a cleavage surface, a smooth surface can be resonated on the order of atomic dimensions. Can be a container. As a result, the scattering loss of light on the resonator surface is reduced, and the threshold current for laser oscillation is reduced. Also, in the implementation,
Since face-down mounting becomes possible, high output operation becomes possible.

【０１４４】また、請求項７記載の発明では、請求項１
乃至請求項６のいずれか一項に記載の半導体装置におい
て、ｐ型III族窒化物半導体積層構造上に積層されてい
る第１または第２のｎ型III族窒化物半導体積層構造の
厚さは０．５μｍ以上であるので（すなわち、ｐ型半導
体上に積層されるｎ型積層構造の厚さは結晶成長後の冷
却中の雰囲気ガスから結晶中に侵入する水素の拡散距離
よりも長い０．５μｍ以上であるので）、水素がｐ型II
I族窒化物半導体結晶中に拡散することを抑制できる。
その結果、ｐ型III族窒化物半導体は、冷却時において
水素パシベーションされることが無いので、ａｓ−ｇｒ
ｏｗｎで低抵抗のｐ型特性を示す。従って、従来ｐ型窒
化物半導体の低抵抗化のために必要とされた熱処理等の
特別な後処理工程が必要でなくなるので、低コストで半
導体装置を作製することができる。また、低抵抗化のた
めの７００℃以上での長時間の熱処理を必要としないの
で、ｐ型もしくはｎ型不純物の熱拡散によるトンネルダ
イオードの劣化が抑制され、熱処理を行ったものよりも
電気特性の優れた半導体装置を提供できる。According to the seventh aspect of the present invention, the first aspect
7. The semiconductor device according to claim 1, wherein the first or second n-type group III nitride semiconductor stacked structure stacked on the p-type group III nitride semiconductor stacked structure has a thickness of: Since the thickness is 0.5 μm or more (that is, the thickness of the n-type stacked structure stacked on the p-type semiconductor is 0.1 μm, which is longer than the diffusion distance of hydrogen that enters the crystal from the ambient gas during cooling after crystal growth). Hydrogen is p-type II
Diffusion into the group I nitride semiconductor crystal can be suppressed.
As a result, the p-type group III nitride semiconductor does not undergo hydrogen passivation during cooling, so that the as-gr
It shows a p-type characteristic of low resistance at own. Therefore, a special post-processing step such as a heat treatment conventionally required for lowering the resistance of the p-type nitride semiconductor is not required, so that a semiconductor device can be manufactured at low cost. Further, since a long-time heat treatment at 700 ° C. or more for lowering the resistance is not required, deterioration of the tunnel diode due to thermal diffusion of p-type or n-type impurities is suppressed, and the electrical characteristics are higher than those obtained by the heat treatment. Semiconductor device excellent in the above.

【０１４５】また、請求項８，請求項９記載の発明によ
れば、半導体装置を構成するIII族窒化物半導体積層構
造は、結晶成長後の成長温度からの冷却を、窒素原料を
含む雰囲気中で行うことで、結晶表面の分解による高抵
抗化が抑制され、また、水素の結晶中への侵入による水
素パシベーションが抑制され、これにより、ａｓ−ｇｒ
ｏｗｎで低抵抗のｐ型半導体結晶が成長できる。従っ
て、電極形成面の結晶性が良く、低抵抗であるため、電
極の接触抵抗を下げることができる。また、従来ｐ型窒
化物半導体の低抵抗化のために必要とされた熱処理等の
特別な後処理工程が必要でなくなるので、低コストで半
導体装置を作製することができる。また、低抵抗化のた
めの７００℃以上での長時間の熱処理を必要としないの
で、ｐ型もしくはｎ型不純物の熱拡散によるトンネルダ
イオードの劣化が抑制され、熱処理を行ったものよりも
電気特性の優れた半導体装置を作製することができる。According to the eighth and ninth aspects of the present invention, in the group III nitride semiconductor laminated structure constituting the semiconductor device, cooling from the growth temperature after the crystal growth is performed in an atmosphere containing a nitrogen source. By doing so, the increase in resistance due to the decomposition of the crystal surface is suppressed, and the hydrogen passivation due to the penetration of hydrogen into the crystal is suppressed, whereby the as-gr
A low resistance p-type semiconductor crystal can be grown by itself. Therefore, since the crystallinity of the electrode formation surface is good and the resistance is low, the contact resistance of the electrode can be reduced. In addition, since a special post-processing step such as a heat treatment conventionally required for lowering the resistance of the p-type nitride semiconductor is not required, a semiconductor device can be manufactured at low cost. Further, since a long-time heat treatment at 700 ° C. or more for lowering the resistance is not required, deterioration of the tunnel diode due to thermal diffusion of p-type or n-type impurities is suppressed, and the electrical characteristics are higher than those obtained by the heat treatment. A semiconductor device having excellent characteristics can be manufactured.

【０１４６】特に、請求項９記載の発明では、請求項８
記載の半導体装置の作製方法において、前記雰囲気中に
含まれる窒素原料がＮＨ₃（アンモニア）ガスであるの
で、ＮＨ₃の分解によって生成される水素によって、結
晶表面に吸着している未反応の有機原料や有機物の水素
によるクリーニング効果が期待できる。その結果、表面
の汚染による表面抵抗の増加を防止できる。また、アン
モニアガスは、工業的には高純度のものが得られるの
で、不純物による結晶の汚染を防止することができる。
従って、他の窒素原料を使用するよりも、さらに高品質
のIII族窒化物半導体積層構造からなる半導体装置を作
製することができる。In particular, according to the ninth aspect of the present invention, in the eighth aspect,
In the method of manufacturing a semiconductor device described above, since the nitrogen source contained in the atmosphere is NH ₃ (ammonia) gas, unreacted organic substances adsorbed on the crystal surface by hydrogen generated by decomposition of NH _3. A cleaning effect by hydrogen of raw materials and organic substances can be expected. As a result, an increase in surface resistance due to surface contamination can be prevented. In addition, since ammonia gas having a high purity can be obtained industrially, contamination of crystals by impurities can be prevented.
Therefore, it is possible to manufacture a semiconductor device having a higher quality group III nitride semiconductor multilayer structure than using another nitrogen source.

【０１４７】このように、本発明によれば、動作電圧が
低く、発光特性の高く、長寿命、高信頼性、低コストの
半導体装置を提供することができる。As described above, according to the present invention, it is possible to provide a semiconductor device having a low operating voltage, high light emission characteristics, long life, high reliability, and low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施例１の半導体装置の構成例を示す
図である。FIG. 1 is a diagram illustrating a configuration example of a semiconductor device according to a first embodiment of the present invention;

【図２】本発明の実施例２の半導体装置の構成例を示す
図である。FIG. 2 is a diagram illustrating a configuration example of a semiconductor device according to a second embodiment of the present invention;

【図３】本発明の実施例３の半導体装置の構成例を示す
図である。FIG. 3 is a diagram illustrating a configuration example of a semiconductor device according to a third embodiment of the present invention;

【図４】本発明の実施例４の半導体装置の構成例を示す
図である。FIG. 4 is a diagram illustrating a configuration example of a semiconductor device according to a fourth embodiment of the present invention;

【図５】本発明の実施例５の半導体装置の構成例を示す
図である。FIG. 5 is a diagram illustrating a configuration example of a semiconductor device according to a fifth embodiment of the present invention;

【図６】図５の半導体装置の部分拡大図である。FIG. 6 is a partially enlarged view of the semiconductor device of FIG. 5;

【図７】本発明の実施例６の半導体装置の構成例を示す
図である。FIG. 7 is a diagram illustrating a configuration example of a semiconductor device according to a sixth embodiment of the present invention;

【図８】本発明の実施例７の半導体装置の構成例を示す
図である。FIG. 8 is a diagram illustrating a configuration example of a semiconductor device according to a seventh embodiment of the present invention;

【図９】本発明の実施例７の半導体装置の構成例を示す
図である。FIG. 9 is a diagram illustrating a configuration example of a semiconductor device according to a seventh embodiment of the present invention;

【図１０】図９の半導体装置の部分拡大図である。FIG. 10 is a partially enlarged view of the semiconductor device of FIG. 9;

【図１１】図９の半導体装置の部分拡大図である。FIG. 11 is a partially enlarged view of the semiconductor device of FIG. 9;

【図１２】本発明の実施例８の半導体装置の構成例を示
す図である。FIG. 12 is a diagram illustrating a configuration example of a semiconductor device according to an eighth embodiment of the present invention;

【図１３】本発明の実施例８の半導体装置の構成例を示
す図である。FIG. 13 is a diagram illustrating a configuration example of a semiconductor device according to an eighth embodiment of the present invention;

【図１４】図１３の半導体装置の部分拡大図である。FIG. 14 is a partially enlarged view of the semiconductor device of FIG. 13;

【図１５】図１３の半導体装置の部分拡大図である。FIG. 15 is a partially enlarged view of the semiconductor device of FIG. 13;

【図１６】従来の半導体発光装置を示す図である。FIG. 16 is a diagram showing a conventional semiconductor light emitting device.

【図１７】図１６の半導体発光装置の部分拡大図であ
る。17 is a partially enlarged view of the semiconductor light emitting device of FIG.

【図１８】従来の半導体発光装置を示す図である。FIG. 18 is a view showing a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

３０，５０，７０，９０，１１０ サファイア基板 ３１，５１，７１ 低温ＧａＮバッファー層 ３２，４０，５２，５８，７７，８０，１０２，１２
２，１３８，１６２，１８２ ｎ型ＧａＮ層 ３３ ｎ型Ｉｎ_0.1Ｇａ_0.9Ｎ層 ３４，５７，７６ ｎ型Ａｌ_0.07Ｇａ_0.93Ｎクラッ
ド層 ３５，５６，７５ Ｉｎ_0.15Ｇ_0.85ａＮ活性層 ３６，５５，７４ ｐ型Ａｌ_0.07Ｇａ_0.93Ｎクラッ
ド層 ３７，７２，９９，１１９，１３５，１５９，１７９
ｐ型ＧａＮ層 ３８，５４，７８ ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ層 ３９，５３，７９，１２１ ｎ型Ｉｎ_0.16Ｇａ_0.84
Ｎ層 ４１，５９，８１，１０３，１２３，１３９，１６３，
１８３ 正電極 ４２，６０，８２，１０４，１２４，１４０，１６４，
１８４ 負電極 ７３ ｐ型Ｉｎ_0.1Ｇａ_0.9Ｎ層 ９１，１１１，１５１，１７１ ＡｌＧａＮ低温バ
ッファー層 ９２，１１２ ｎ型Ａｌ_0.03Ｇａ_0.97Ｎコンタクト
層 ９３，１１３，１３２ ｎ型Ａｌ_0.08Ｇａ_0.92Ｎク
ラッド層 ９４，１１４，１５４ ｎ型ＧａＮガイド層 ９５，１１５，１５５ Ｉｎ_0.15Ｇａ_0.85Ｎ／Ｉｎ
_0.02Ｇａ_0.98Ｎ多重量子井戸活性層（２ペア） ９６，１１６，１５６，１７６ ｐ型Ａｌ_0.2Ｇａ
_0.8Ｎ層 ９７，１１７，１５７ ｐ型ＧａＮガイド層 ９８，１１８，１３４ ｐ型Ａｌ_0.08Ｇａ_0.92Ｎク
ラッド層 １００，１３６，１６０，１８０ ｐ型Ｉｎ_0.18Ｇ
ａ_0.82Ｎ層 １０１，１３７，１６１，１８１ ｎ型Ｉｎ_0.18Ｇ
ａ_0.82Ｎ層 １０５，１２５，１６５，１８５ 絶縁保護膜 １２０ａ ｐ型Ｉｎ_0.02Ｇａ_0.98Ｎ １２０ｂ ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ １２０ ｐ型Ｉｎ_0.16Ｇａ_0.84Ｎ／ ｐ型Ｉｎ_0.02
Ｇａ_0.98Ｎからなるｐ型超格子層（７ペア） １３０，１５０，１７０ ｎ型ＧａＮ基板 １３１ ｎ型 Ａｌ_0.03Ｇａ_0.97Ｎ低温バッファー
層 １３３ Ｉｎ_0.2Ｇａ_0.8Ｎ活性層 １５２，１７２ ｎ型Ａｌ_0.03Ｇａ_0.97Ｎ高温バッ
ファー層 １５３ａ Ａｌ_0.14Ｇａ_0.86Ｎ １５３ｂ Ａｌ_0.02Ｇａ_0.98Ｎ １５３ Ａｌ_0.14Ｇａ_0.86Ｎ ／Ａｌ_0.02Ｇａ_0.98
Ｎ超格子からなるｎ型クラッド層 １５８ａ Ａｌ_0.14Ｇａ_0.86Ｎ １５８ｂ Ａｌ_0.02Ｇａ_0.98Ｎ １５８ Ａｌ_0.14Ｇａ_0.86Ｎ ／Ａｌ_0.02Ｇａ_0.98
Ｎ超格子からなるｐ型クラッド層 １７３ａ Ｉｎ_0.04Ａｌ_0.24Ｇａ_0.72Ｎ層 １７３ｂ Ｉｎ_0.18Ｇａ_0.82Ｎ層 １７３ 超格子からなるｎ型クラッド層 １７４ ｎ型Ａｌ_0.1Ｇａ_0.9Ｎガイド層 １７５ ＧａＮ／Ａｌ_0.1Ｇａ_0.9Ｎ多重量子井戸活
性層 １７７ ｐ型Ａｌ_0.1Ｇａ_0.9Ｎガイド層 １７８ａ Ｉｎ_0.04Ａｌ_0.24Ｇａ_0.72Ｎ層 １７８ｂ Ｉｎ_0.18Ｇａ_0.82Ｎ層 １７８ 超格子からなるｐ型クラッド層 ５００，６００，７００，８００ 電流狭窄リッジ
構造 ７０１，７０２，８０１，８０２ 光共振器端面 １０００ 光出射端面 ２０００，３０００ 半導体レーザーの積層構造30, 50, 70, 90, 110 Sapphire substrate 31, 51, 71 Low-temperature GaN buffer layer 32, 40, 52, 58, 77, 80, 102, 12
2,138,162,182 n-type GaN layer 33 n-type In _0.1 Ga _0.9 N layer 34,57,76 n-type Al _0.07 Ga _0.93 N cladding layer 35,56,75 In _0.15 G _0.85 aN active layer 36,55, 74 p-type Al _0.07 Ga _0.93 N cladding layer 37, 72, 99, 119, 135, 159, 179
p-type GaN layer 38, 54, 78 p-type In _0.16 Ga _0.84 N layer 39, 53, 79, 121 n-type In _0.16 Ga _0.84
N layer 41,59,81,103,123,139,163,
183 positive electrode 42,60,82,104,124,140,164,
184 Negative electrode 73 p-type In _0.1 Ga _0.9 N layer 91,111,151,171 AlGaN low-temperature buffer layer 92,112 n-type Al _0.03 Ga _0.97 N contact layer 93,113,132 n-type Al _0.08 Ga _0.92 N cladding layer 94 , 114, 154 n-type GaN guide layer 95, 115, 155 In _0.15 Ga _0.85 N / In
_0.02 Ga _0.98 N multiple quantum well active layer (2 pairs) 96, 116, 156, 176 p-type Al _0.2 Ga
_0.8 N layer 97,117,157 p-type GaN guide layer 98,118,134 p-type Al _0.08 Ga _0.92 N cladding layer 100,136,160,180 p-type In _0.18 G
a _0.82 N layer 101,137,161,181 n-type In _0.18 G
a _0.82 N layer 105, 125, 165, 185 Insulating protective film 120 a p-type In _0.02 Ga _0.98 N 120 bp p-type In _0.16 Ga _0.84 N 120 p-type In _0.16 Ga _0.84 N / p-type In _0.02
P-type superlattice layer made of Ga _0.98 N (7 pairs) 130, 150, 170 n-type GaN substrate 131 n-type Al _0.03 Ga _0.97 N low-temperature buffer layer 133 In _0.2 Ga _0.8 N active layer 152, 172 n-type Al _0.03 Ga _0.97 N high temperature buffer layer 153a Al _0.14 Ga _0.86 N 153b Al _0.02 Ga _0.98 N 153 Al _0.14 Ga _0.86 N / Al _0.02 Ga _0.98
N-type cladding layer made of N superlattice 158a Al _0.14 Ga _0.86 N 158b Al _0.02 Ga _0.98 N 158 Al _0.14 Ga _0.86 N / Al _0.02 Ga _0.98
N superlattice composed of the p-type cladding layer 173a In _0.04 Al _0.24 Ga _0.72 N layer 173b In _0.18 Ga _0.82 N layer 173 n-type clad layer 174 n-type comprising a superlattice Al _0.1 Ga _0.9 N guiding layer 175 GaN / Al _0.1 Ga _0.9 N multiple quantum well active layer 177 p-type Al _0.1 Ga _0.9 N guide layer 178 a In _0.04 Al _0.24 Ga _0.72 N layer 178 b In _0.18 Ga _0.82 N layer 178 p-type cladding layer composed of super lattice 500, 600, 700, 800 Narrowed ridge structure 701, 702, 801 and 802 Optical cavity facet 1000 Light emitting facet 2000, 3000 Stacked structure of semiconductor laser

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA03 AA08 AA43 CA05 CA40 CA46 CA65 CA73 FF13 FF14 FF16 5F045 AA04 AB14 AB17 AB18 AB32 AC01 AC08 AC12 AD09 AD12 AD14 AF04 AF09 BB16 CA10 CA12 DA53 DA54 DA55 EB15 HA13 HA16 5F073 AA74 AA77 BA01 BA04 BA07 CA07 DA05 DA21 DA31 DA34 EA28 EA29  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) BA01 BA04 BA07 CA07 DA05 DA21 DA31 DA34 EA28 EA29

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 第１のｎ型III族窒化物半導体積層構
造，ｐ型III族窒化物半導体積層構造，第２のｎ型III族
窒化物半導体積層構造を少なくとも有するIII族窒化物
半導体積層構造が、基板上に形成されており、第１のｎ
型III族窒化物半導体積層構造には正電極が設けられ、
第２のｎ型III族窒化物半導体積層構造には負電極が設
けられ、第１のｎ型III族窒化物半導体積層構造のｎ型I
II族窒化物半導体層とｐ型III族窒化物半導体積層構造
のｐ型III族窒化物半導体層とによるトンネルダイオー
ドを有し、また、第２のｎ型III族窒化物半導体積層構
造とｐ型III族窒化物半導体積層構造とによる発光領域
を有していることを特徴とする半導体装置。1. A group III nitride semiconductor multilayer structure having at least a first n-type group III nitride semiconductor multilayer structure, a p-type group III nitride semiconductor multilayer structure, and a second n-type group III nitride semiconductor multilayer structure. Are formed on the substrate, and the first n
A positive electrode is provided in the type III group nitride semiconductor multilayer structure,
The second n-type group III nitride semiconductor multilayer structure is provided with a negative electrode, and the first n-type group III nitride semiconductor multilayer structure has
It has a tunnel diode composed of a group II nitride semiconductor layer and a p-type group III nitride semiconductor layer of a p-type group III nitride semiconductor stacked structure, and has a second n-type group III nitride semiconductor stacked structure and a p-type group III nitride semiconductor stacked structure. A semiconductor device having a light emitting region of a group III nitride semiconductor laminated structure. 【請求項２】 請求項１記載の半導体装置において、前
記トンネルダイオードを構成するｐ型III族窒化物半導
体層は、構成元素に少なくともＩｎを含んでいることを
特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the p-type group III nitride semiconductor layer forming the tunnel diode contains at least In as a constituent element. 【請求項３】 請求項１記載の半導体装置において、前
記トンネルダイオードを構成するｐ型III族窒化物半導
体層は、構成元素に少なくともＩｎを含むIII族窒化物
半導体からなるｐ型超格子構造を有していることを特徴
とする半導体装置。3. The semiconductor device according to claim 1, wherein the p-type group III nitride semiconductor layer forming the tunnel diode has a p-type superlattice structure made of a group III nitride semiconductor containing at least In as a constituent element. A semiconductor device, comprising: 【請求項４】 請求項１乃至請求項３のいずれか一項に
記載の半導体装置において、第１のｎ型III族窒化物半
導体積層構造に含まれるｎ型III族窒化物半導体層のう
ち、少なくともトンネルダイオードを構成するｎ型III
族窒化物半導体層には、ｐ型III族窒化物半導体層に含
まれるｐ型不純物元素と同一のｐ型不純物が含まれてい
ることを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein the n-type group-III nitride semiconductor layer included in the first n-type group-III nitride semiconductor multilayer structure includes: At least the n-type III constituting the tunnel diode
A semiconductor device characterized in that the group III nitride semiconductor layer contains the same p-type impurity as the p-type impurity element contained in the p-type group III nitride semiconductor layer. 【請求項５】 請求項１乃至請求項４のいずれか一項に
記載の半導体装置において、該半導体装置は、ｎ型Ｇａ
Ｎ基板上に積層されたIII族窒化物半導体積層構造から
なり、ｎ型ＧａＮ基板の裏面に、正電極または負電極が
形成されていることを特徴とする半導体装置。5. The semiconductor device according to claim 1, wherein the semiconductor device is an n-type Ga.
A semiconductor device comprising a group III nitride semiconductor laminated structure laminated on an N substrate, wherein a positive electrode or a negative electrode is formed on the back surface of the n-type GaN substrate. 【請求項６】 請求項１乃至請求項５のいずれか一項に
記載の半導体装置において、該半導体装置は半導体レー
ザーであることを特徴とする半導体装置。6. The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor laser. 【請求項７】 請求項１乃至請求項６のいずれか一項に
記載の半導体装置において、ｐ型III族窒化物半導体積
層構造上に積層されている第１または第２のｎ型III族
窒化物半導体積層構造の厚さは０．５μｍ以上であるこ
とを特徴とする半導体装置。7. The semiconductor device according to claim 1, wherein the first or second n-type group III nitride layered on the p-type group III nitride semiconductor multilayer structure. A semiconductor device, wherein the thickness of the semiconductor laminate structure is 0.5 μm or more. 【請求項８】 第１のｎ型III族窒化物半導体積層構
造，ｐ型III族窒化物半導体積層構造，第２のｎ型III族
窒化物半導体積層構造を少なくとも有するIII族窒化物
半導体積層構造が、基板上に形成されており、第１のｎ
型III族窒化物半導体積層構造には正電極が設けられ、
第２のｎ型III族窒化物半導体積層構造には負電極が設
けられ、第１のｎ型III族窒化物半導体積層構造のｎ型I
II族窒化物半導体層とｐ型III族窒化物半導体積層構造
のｐ型III族窒化物半導体層とによるトンネルダイオー
ドを有し、また、第２のｎ型III族窒化物半導体積層構
造とｐ型III族窒化物半導体積層構造とによる発光領域
を有している半導体装置の作製方法であって、前記III
族窒化物半導体積層構造は、結晶成長後の成長温度から
の冷却を、窒素原料を含む雰囲気中で行うことを特徴と
する半導体装置の作製方法。8. A group III nitride semiconductor multilayer structure having at least a first n-type group III nitride semiconductor multilayer structure, a p-type group III nitride semiconductor multilayer structure, and a second n-type group III nitride semiconductor multilayer structure. Are formed on the substrate, and the first n
A positive electrode is provided in the type III group nitride semiconductor multilayer structure,
The second n-type group III nitride semiconductor multilayer structure is provided with a negative electrode, and the first n-type group III nitride semiconductor multilayer structure has
The semiconductor device has a tunnel diode including a group II nitride semiconductor layer and a p-type group III nitride semiconductor layer having a p-type group III nitride semiconductor stacked structure. A method for manufacturing a semiconductor device having a light emitting region by a group III nitride semiconductor laminated structure,
A method for manufacturing a semiconductor device, comprising cooling a group III nitride semiconductor laminated structure from a growth temperature after crystal growth in an atmosphere containing a nitrogen source. 【請求項９】 請求項８記載の半導体装置の作製方法に
おいて、前記雰囲気中に含まれる窒素原料は、アンモニ
アガスであることを特徴とする半導体装置の作製方法。9. The method for manufacturing a semiconductor device according to claim 8, wherein the nitrogen source contained in the atmosphere is ammonia gas.