JP2002318829A - 回路シミュレーション方法および回路シミュレーション装置、ならびに、回路シミュレーションプログラムおよびそのプログラムを記録したコンピュータ読取可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 バラツキを考慮した回路シミュレーションを
高精度かつ簡便に実行すること。 【解決手段】 ネットリストによって回路構成が特定さ
れる半導体装置の回路シミュレーション方法である。ま
ず、半導体装置に用いられる素子のレイアウトパターン
および配置に対応したバラツキを、パラメータを含む数
式に数式化する（Ｓ１１０）。次に、前記数式に含まれ
るパラメータを各素子に対応した素子パラメータ群に
し、当該素子パラメータ群を記憶手段に記憶させる（Ｓ
１２０）。次いで、半導体装置についての製造工程のバ
ラツキから求めた条件によって、素子パラメータ群中の
パラメータをばらつかせる（Ｓ１３０）。その後、ばら
つかせたパラメータを用いて、演算処理手段にて回路シ
ミュレーションを実行する（Ｓ１４０）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路シミュレーシ
ョン方法および回路シミュレーション装置に関すし、特
に、半導体装置の素子のバラツキによる回路特性のバラ
ツキをシミュレーションする回路シミュレーション方法
に関する。また、本発明は、回路シミュレーションプロ
グラムおよびそのプログラムを記録したコンピュータ読
取可能な記録媒体に関する。

【０００２】

【従来の技術】近年、１チップソリューションに向けた
システムＬＳＩ開発が進む中、回路規模の増大とともに
半導体プロセスの微細化がますます進んできている。ま
た、低消費電力の要望が高まってきており、ＬＳＩの電
源電圧を低く抑えた回路設計が必要になってきている。
ＬＳＩの電源電圧を低く抑えた場合、アナログ回路にお
いては、トランジスタ等の動作可能な電圧範囲が狭くな
るため、デジタル回路の設計と比べて、より高精度な設
計が必要となる。また、高精度な設計を達成する上で
は、動作マージンを余分にとることができない。

【０００３】さらに、半導体プロセスの微細化が進むに
つれて、回路素子のレイアウトパターンや配置、製造工
程でのバラツキなどが回路の性能に大きく影響するよう
になってきており、アナログ回路ではその影響が特に大
きい。例えば、電源電圧の低下に起因して回路素子の電
気特性がわずかに変動しても、その変動が回路特性を左
右することもある。

【０００４】それゆえ、回路素子のレイアウトパターン
や配置、チップ内バラツキ、シリコンウエハ内バラツ
キ、ウエハ間バラツキ、およびロット間バラツキなど詳
細な電気特性を反映させたシミュレーションを行うこと
が望ましい。また、高精度な回路を実現するためや、回
路の適正なマージンを把握するためにも、詳細な素子特
性を反映したシミュレーションを行い、それによって、
回路特性の変動範囲を正確に把握することが好ましい。
しかしながら、このような詳細な回路特性を簡便にシミ
ュレーションできる手法はまだ開発されていないのが現
状である。

【０００５】回路特性をシミュレーションする手法とし
ては、ソースコードが一般に公開されているＳＰＩＣＥ
（Simulation Program with Integrated Circuit Empha
sis）を利用するものが一般的である。ＳＰＩＣＥは、
ＵＣＢ（米国カリフォルニア大学バークレー校）で開発
された汎用電子回路シミュレーション・プログラムであ
る。ＳＰＩＣＥを利用してバラツキを考慮したシミュレ
ーションを実行するには、次のようにすればよい。ま
ず、回路中の各素子をある物理モデルに置き換えて、そ
のモデルに基づいて各素子の特性をパラメータ化する。
次いで、そのモデルパラメータのバラツキを用いて、各
素子の特性バラツキとし、各素子のモデルパラメータに
バラツキ範囲を与えて、その範囲内で回路特性をシミュ
レーションし、それによって、その回路のバラツキ範囲
を求める。各素子のバラツキには、絶対バラツキと相対
バラツキとがあり、ここで、絶対バラツキとは、各素子
の素子パラメータのバラツキが最大値となる最大バラツ
キと、バラツキが最小値となる最小バラツキとによって
規定されたものをいい、一方、相対バラツキとは、半導
体集積回路上で近接して配置される複数の素子を互いに
整合性のある素子とみなした上で素子間のバラツキによ
って規定されたものをいう。

【０００６】各素子のモデルパラメータのばらつかせ方
には、従来様々な手法が検討されている。具体的には、
特開平１０−２４０７８８号公報では、すべてのバラツ
キ範囲に対して回路特性を満たすようにシミュレーショ
ンを行うワーストケース解析の手法を開示している。ま
た、特開平１０−２４０７９６号公報においては、回路
中の配線容量や配線抵抗をパラメータ化してバラツキ範
囲を設定した後、ワーストケース解析を行う手法を開示
している。

【０００７】以下、図５を参照しながら、特開平１０−
２４０７８８号公報で開示されたワーストケース解析に
よる回路シミュレーション方法を説明する。

【０００８】まず、予め準備されている素子モデルのパ
ラメータの値や回路シミュレーション条件を入力装置３
０４にて設定する（Ｓ３０１）。入力装置３０４には、
回路シミュレーションで用いる回路接続情報、解析条件
に加えて整合のある素子同士を示す相対指定と、抵抗素
子の絶対バラツキ範囲及び相対バラツキ範囲からなるバ
ラツキ範囲とのデータが格納されている。

【０００９】次に、設定回路データや素子のシミュレー
ションモデルに基づき回路シミュレーションを実行する
（Ｓ３０２）。その後、得られた実行結果を出力する
（Ｓ３０３）。回路出力のバラツキをシミュレーション
する時は、各モデルパラメータの値を再度設定した後、
回路シミュレーションを実行する。

【００１０】つまり、図５に示した手法では、予め準備
されている素子モデルのパラメータのバラツキ範囲から
相対バラツキを求めるとともに、絶対バラツキの組み合
わせから各素子のとりえる最大値および最小値であるワ
ーストケースのバラツキ範囲を求めて、回路シミュレー
ションを行う。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来の手法を用いた場合、次のような問題があることを本
願発明者は見出した。すなわち、上記従来の手法では、
回路を構成する各素子のバラツキ範囲や、相対バラツキ
を考慮すべき素子を個別に設定しなければならないた
め、素子モデルのパラメータ、またはパラメータの値や
変動範囲を変更したいとき、その都度変更する必要があ
り、非常に不便である。また、各モデルを構成するパラ
メータは複雑であるため、１つのモデル内の複数のパラ
メータを実際の物理動作に応じたばらつかせ方にするこ
とは実際には不可能であり、それゆえ、自動的に１つの
モデル内の各パラメータに相関関係を持たすことができ
ない。さらに、レイアウトパターンを考慮した誤差パラ
メータを含んだ回路シミュレーションを実行することも
できない。

【００１２】加えて、アナログ回路設計上考慮すべき重
要な特性として近接素子特性の相対誤差があるが、上記
従来の手法では、この近接素子の相対誤差を考慮したシ
ミュレーションや、製造上のバラツキなどを考慮したシ
ミュレーションを自動的に行うこともできない。さら
に、回路内の一定の素子をグループ化し、次いで、それ
に一定の相対誤差や絶対誤差のパラメータを与えて、シ
ミュレーションを行うこともできず、そして、回路素子
の相対距離とバラツキの関係を考慮して回路特性のバラ
ツキをシミュレーションすることができないという問題
もある。

【００１３】また、シミュレーション精度とシミュレー
ション時間とはトレードオフの関係にあるが、回路精度
を決める上で重要となる素子と、あまり精度が重要でな
い素子があらかじめ分かっている場合でも、従来の手法
では、回路シミュレーションの時間の短縮化を図ること
ができない。これは、従来の手法においては、各素子の
バラツキパラメータと、実際に製造された素子のバラツ
キデータとの合わせ込み精度を任意に変更することがで
きないためである。加えて、従来の手法では、回路を構
成する各素子を機能ブロックごとや、ある一定の距離内
にレイアウト上必ず配置する素子をグループ化し、一定
のバラツキ範囲を設定して、シミュレーションすること
もできない。

【００１４】本発明はかかる諸点に鑑みてなされたもの
であり、その主な目的は、回路特性のバラツキを考慮し
た回路シミュレーションを高精度かつ簡便に実行するこ
とにある。

【００１５】

【課題を解決するための手段】本発明による回路シミュ
レーション方法は、ネットリストによって回路構成が特
定される半導体装置の回路シミュレーション方法であっ
て、前記半導体装置に用いられる素子のレイアウトパタ
ーンおよび配置に対応したバラツキを、パラメータを含
む数式に数式化する処理と、前記数式に含まれるパラメ
ータを各素子に対応した素子パラメータ群にし、記憶手
段に記憶させる処理と、前記半導体装置についての製造
工程のバラツキから求めた条件によって、前記素子パラ
メータ群中のパラメータをばらつかせる処理と、ばらつ
かせた前記パラメータを用いて、演算処理手段にて回路
シミュレーションを実行する処理とを包含する。

【００１６】ある実施形態において、前記数式に含まれ
るパラメータを各素子に対応した素子パラメータ群にす
る際、近接素子のサイズ及び近接素子間の相対距離を用
いて表現した相対誤差パラメータを当該素子パラメータ
群に含める処理を実行する。

【００１７】ある実施形態において、前記相対誤差パラ
メータは、製造工程でのウエハ面内のバラツキ、ウエハ
間のバラツキ、およびロット間のバラツキを含んでい
る。

【００１８】ある実施形態において、前記回路シミュレ
ーションを実行する処理は、半導体装置に用いられる素
子のレイアウトパラメータおよび配置、素子サイズ、素
子間距離、製造工程に対応したバラツキを含むシミュレ
ーションモデルを生成する処理と、前記シミュレーショ
ンモデルを用いて、回路シミュレーションを実行する処
理とを包含する。

【００１９】ある実施形態において、前記数式化する処
理は、実際の素子特性に適合するように前記パラメータ
をフィッティングさせる合わせ込み処理をさらに包含
し、前記合わせ込み処理は、フィッティングさせる際の
フィッティング精度を任意に設定するステップを含む。

【００２０】ある実施形態において、前記シミュレーシ
ョンモデルを生成する処理は、実際の素子特性に適合す
るように前記パラメータをフィッティングさせる合わせ
込み処理をさらに包含し、前記合わせ込み処理は、フィ
ッティングさせる際のフィッティング方法およびフィッ
ティング精度をそれぞれ任意に設定するステップを含
む。

【００２１】ある実施形態において、任意の前記パラメ
ータ間に互いに関連した値をもたせたことを特徴とす
る。

【００２２】ある実施形態において、各素子の前記パラ
メータを任意のグループとしてグループ化し、それぞれ
のグループごとにパラメータをばらつかせることを特徴
とする。

【００２３】ある実施形態において、前記相対誤差パラ
メータを任意のグループとしてグループ化し、それぞれ
のグループごとにパラメータをばらつかせることを特徴
とする。

【００２４】ある実施形態において、シミュレーション
の対象となる回路中の前記素子を任意のグループとして
グループ化し、所定のグループにおける所定のパラメー
タを任意の精度及び範囲にてばらつかせることを特徴と
する。

【００２５】ある実施形態において、前記パラメータを
予め指定した範囲及び条件でばらつかせた後、所定の回
数シミュレーションを行い、次いで、回路上の指定場所
の出力結果をモニターし、モニターされた場所に対して
の感度解析を行う。

【００２６】ある実施形態において、順次変化させた値
を前記パラメータに設定することを特徴とする。

【００２７】ある実施形態において、前記回路シミュレ
ーションを実行する処理によって得られた回路出力を数
値計算し、機能記述言語を用いて出力する処理をさらに
包含する。

【００２８】ある実施形態において、前記ネットリスト
によって回路構成が特定される前記半導体装置は、アナ
ログ回路、またはアナログ・デジタル混載回路を含む。

【００２９】本発明による回路シミュレーション装置
は、素子サイズ、レイアウトパターン、素子配置条件お
よび素子のグループ化情報からなる群から選択された少
なくとも１つまたは全部である素子情報を入力するため
の入力手段と、製造される半導体装置に含まれる素子を
規定するための素子条件及びバラツキを含むプロセスデ
ータを格納するプロセスデータ記憶手段と、各素子の特
性パラメータ、各パラメータの相関関係データ、各素子
のバラツキ幅、素子配置パラメータ、各パラメータの変
動条件からなる群から選択された少なくとも１つまたは
全部であるシミュレーションモデルパラメータを含むシ
ミュレーションモデルを、前記プロセスデータと前記素
子情報とに基づいて作成する演算処理手段と、前記シミ
ュレーションモデルを格納するシミュレーションモデル
記憶手段とを備え、前記演算処理手段は、前記製造され
る半導体装置の回路構成を特定するネットリストおよび
前記シミュレーションモデルを用いて、回路シミュレー
ションを実行する。

【００３０】ある実施形態において、前記回路シミュレ
ーション装置は、前記半導体装置に用いられる各素子の
レイアウトパターンおよび配置に対応した素子パラメー
タであってバラツキ情報を含む素子パラメータを、半導
体製造プロセスごとまたはデザインルールごとに設定で
きる機能を有し、さらに、設定された素子パラメータ群
をファイル化し、素子パラメータを設定された方法によ
ってばらつかせた後、素子間のバラツキによる回路特性
のバラツキをシミュレーションする機能を有する。

【００３１】ある実施形態において、前記回路シミュレ
ーション装置は、さらに、前記製造される半導体装置の
回路構成を特定するネットリストを作成するネットリス
ト作成手段と、前記入力手段で入力した前記素子情報を
用いて、前記ネットリストを編集するネットリスト編集
手段と、前記回路シミュレーションを実行する際のシミ
ュレーション条件を設定するシミュレーション条件設定
手段とを備えている。

【００３２】ある実施形態において、シミュレーション
条件を格納するシミュレーション条件記憶手段をさらに
備え、前記シミュレーション条件設定手段は、前記シミ
ュレーション条件記憶手段に格納されたシミュレーショ
ン条件を変更できる機能を有しており、前記演算処理手
段は、前記シミュレーション条件または前記シミュレー
ション条件設定手段によって変更されたシミュレーショ
ン条件に基づいて、回路シミュレーションを繰り返し実
行する。

【００３３】ある実施形態において、さらに、前記演算
処理手段の回路シミュレーションによって得られた実行
結果を出力する出力手段を備えている。

【００３４】ある実施形態において、前記出力手段は、
前記実行結果を、回路特性のバラツキを含んだＡＨＤＬ
モデルとして出力する。

【００３５】本発明による他の回路シミュレーション方
法は、回路ネットリスト作成手段によって、半導体装置
の回路構成を特定するネットリストを作成するステップ
と、入力手段によって、素子サイズ、レイアウトパター
ン、素子配置条件および素子のグループ化情報からなる
群から選択された少なくとも１つまたは全部である素子
情報を入力するステップと、前記入力手段によって入力
された前記素子情報を用いて、前記ネットリストを回路
ネットリスト編集手段にて編集するステップと、製造さ
れる半導体装置に含まれる素子を規定するための素子条
件及びバラツキを含むプロセスデータであって、プロセ
スデータ記憶手段に格納されたプロセスデータと、前記
素子情報とを用いて、演算処理手段にて、バラツキ情報
を含んだ各素子のシミュレーションモデルを生成するス
テップと、生成した前記シミュレーションモデルを記憶
手段に格納するステップと、前記回路ネットリスト編集
手段にて編集されたネットリストと、前記記憶手段に格
納された前記シミュレーションモデルとを用いて、回路
シミュレーションプログラムを実行する演算処理手段に
て回路シミュレーションを行うステップと、前記回路シ
ミュレーションの結果を出力手段に出力するステップと
を包含する。

【００３６】ある実施形態において、前記シミュレーシ
ョンモデルを生成するステップは、各素子の特性パラメ
ータ、各パラメータの相関関係データ、各素子のバラツ
キ幅、素子配置パラメータ、各パラメータの変動条件か
らなる群から選択された少なくとも１つまたは全部であ
るシミュレーションモデルパラメータを有するシミュレ
ーションモデルを生成するステップである。

【００３７】ある実施形態において、回路シミュレーシ
ョンの種類、電源電圧、電源変動値、および、どのパラ
メータをばらつかせるかの指定からなる群から選択され
たシミュレーション条件を設定するステップを、前記回
路シミュレーションを行うステップの前に実行する。

【００３８】ある実施形態において、出力された回路シ
ミュレーションの結果を評価した後、前記シミュレーシ
ョン条件を設定するステップを実行し、次いで、前記回
路シミュレーションを再び行うステップを実行する。

【００３９】ある実施形態において、前記回路シミュレ
ーションを行うステップの後、前記シミュレーション条
件を設定するステップを自動的に実行し、続いて回路シ
ミュレーションを行うステップを繰り返し実行する。

【００４０】ある実施形態において、前記出力するステ
ップは、前記回路シミュレーションの結果をＡＨＤＬモ
デルとして出力するステップを包含する。

【００４１】ある実施形態において、前記ネットリスト
を作成するステップは、アナログ回路またはアナログ・
デジタル混載回路を含む半導体装置の回路構成を特定す
るネットリストを作成するステップである。

【００４２】本発明による回路シミュレーションプログ
ラムは、素子サイズ、レイアウトパターン、素子配置条
件および素子のグループ化情報からなる群から選択され
た少なくとも１つまたは全部である素子情報であって、
入力手段によって入力された素子情報を用いて、コンピ
ュータが有する記憶手段に格納されたネットリストを編
集する機能と、製造される半導体装置に含まれる素子を
規定するための素子条件及びバラツキを含むプロセスデ
ータであって、コンピュータの記憶手段に格納されたプ
ロセスデータと前記素子情報とを用いて、各素子の特性
パラメータ、各パラメータの相関関係データ、各素子の
バラツキ幅、素子配置によるパラメータの変動条件から
なる群から選択された少なくとも１つまたは全部を編集
することによって、バラツキ情報を含んだ各素子のシミ
ュレーションモデルを生成する機能と、回路シミュレー
ションの種類、電源電圧、電源変動値、および、どのパ
ラメータをばらつかせるかの指定からなる群から選択さ
れたシミュレーション条件を設定する機能と、設定され
た前記シミュレーション条件および前記シミュレーショ
ンモデルに基づいて、記憶手段に格納された回路シミュ
レーションプログラムによって、回路シミュレーション
を実行する機能と、前記回路シミュレーションの結果を
出力手段に出力する機能とをコンピュータに実現させる
ための回路シミュレーションプログラムである。

【００４３】ある実施形態において、前記記憶手段に格
納されたネットリストは、アナログ回路またはアナログ
・デジタル混載回路を含む半導体装置の回路構成を特定
するネットリストである。

【００４４】ある実施形態において、前記回路シミュレ
ーションを実行する際のシミュレーション条件を記憶
し、当該記憶したシミュレーション条件を自動的に変化
させて、再び回路シミュレーションを実行する処理を繰
り返し実行する機能をさらに備えている。

【００４５】ある実施形態において、前記出力する機能
は、前記回路シミュレーションの結果をＡＨＤＬモデル
として出力する機能を備えている。

【００４６】本発明によるコンピュータ読取可能な記録
媒体は、上記回路シミュレーションプログラムを記録し
たコンピュータ読取可能な記録媒体である。

【００４７】

【発明の実施の形態】以下、図面を参照しながら、本発
明による実施形態を説明する。なお、本発明は、以下の
実施形態に限定されない。

【００４８】図１は、本実施形態にかかる回路シミュレ
ーション方法のフローチャートを示しており、図２は、
本実施形態の回路シミュレーション方法を実行するため
の装置構成を模式的に示している。図２に示した装置
は、演算処理手段として機能する演算処理部（ＣＰＵ）
１０と、記憶処理手段として機能する記憶装置２０と、
入力手段として機能する入力装置４０と、出力手段とし
て機能する表示装置５０および出力装置６０とを備えて
いる。

【００４９】演算処理部（ＣＰＵ）１０は、記憶装置２
０に接続されており、入力装置４０、表示装置５０およ
び出力装置６０は、入出力制御部３０を介して演算処理
部１０に接続されている。なお、入出力制御部３０の機
能を演算処理部１０が兼ねてもよい。これらは協働し
て、本実施形態の回路シミュレーション方法を実行する
ための回路シミュレーション装置として機能する。特
に、演算処理部（ＣＰＵ）１０は、記憶装置２０に格納
された各種プログラムまたはデータに基づいて、いつく
かの手段を発現することができる。

【００５０】本実施形態の回路シミュレーションは、ネ
ットリストによって回路構成が特定される半導体装置の
回路シミュレーション方法である。本実施形態では、よ
り高精度のシミュレーションが必要とされるアナログ回
路（またはアナログ・デジタル混載回路）を含む半導体
装置の回路シミュレーションを行う。なお、勿論、アナ
ログ回路に限らず、デジタル回路の回路シミュレーショ
ンを行っても良い。

【００５１】本実施形態の回路シミュレーション方法
は、次のようにして行われる。

【００５２】まず、半導体装置に用いられる素子のレイ
アウトパターンおよび配置に対応したバラツキを、パラ
メータを含む数式に数式化する（Ｓ１１０）。次に、数
式に含まれるパラメータを各素子に対応した素子パラメ
ータ群にし、素子パラメータ群を記憶装置２０に記憶さ
せる（Ｓ１２０）。次いで、半導体装置についての製造
工程のバラツキから求めた条件によって、素子パラメー
タ群中のパラメータをばらつかせる（Ｓ１３０）。その
後、処理Ｓ１３０でばらつかせたパラメータを用いて、
演算処理部１０にて回路シミュレーションを実行する
（Ｓ１４０）。処理Ｓ１４０が完了したら、シミュレー
ション結果を表示装置５０や出力装置６０に出力する
（Ｓ１５０）。

【００５３】このように、本実施形態では、パラメータ
を各素子に対応した素子パラメータ群にし、次いで、半
導体装置についての製造工程のバラツキから求めた条件
によって、素子パラメータ群中のパラメータをばらつか
せた後、回路シミュレーションを実行するので、素子間
のバラツキに起因して発生する回路特性のバラツキをシ
ミュレーションにより求めることができる。

【００５４】処理Ｓ１１０では、半導体装置に用いられ
る素子のレイアウトパターンおよび配置に対応したバラ
ツキを、パラメータを含む数式に数式化するが、この数
式は、次のようなものである。例えば、半導体装置に用
いられる素子がトランジスタの場合、トランジスタの特
性の一つであるスレッシュルド電圧Ｖｔの相対精度での
バラツキは、次のようなパラメータを含む数式で表され
る。

【００５５】ΔＶｔ＝Ａ_VT×ｔ_OX／（ＷＬ）^1/2 ここで、ΔＶｔは、スレッシュルド電圧Ｖｔの標準偏差
であり、Ａ_VTは、プロセス条件から求められる係数であ
る。ｔ_OXは、ゲート酸化膜厚であり、Ｗは、トランジス
タのゲート幅、そしてＬはトランジスタのゲート長であ
る。処理Ｓ１１０においては、トランジスタ以外の他の
素子、例えば、抵抗素子、容量素子、電源素子などにつ
いても、素子のレイアウトパターンおよび配置に対応し
たバラツキを、パラメータを含む数式に数式化する。

【００５６】処理Ｓ１１０の後、数式に含まれるパラメ
ータ（例えば、ｔ_OX、Ｗ、Ｌなど）を各素子に対応した
素子パラメータ群にする。素子パラメータ群の概念を図
３（ａ）および（ｂ）にて説明する。

【００５７】図３（ａ）は、ネットリストによって回路
構成が特定された回路データと、回路データ内の回路素
子（トランジスタなど）の概念図を示している。図３
（ａ）に示した例では、回路データ内に回路素子１〜３
があり、回路素子２および３は、素子グループ１を形成
している。次に、図３（ｂ）は、素子パラメータ群１〜
３の概念図を示している。素子パラメータ群１は、回路
素子１に対応したパラメータを一つの群としてまとめた
ものである。

【００５８】図３（ｂ）に示した例では、素子パラメー
タ群１は、素子パラメータ１〜３を含んでおり、ここ
で、素子パラメータ２および３は、素子パラメータグル
ープ１を構成するようにしている。どの素子パラメータ
を、素子パラメータグループとして扱うようにするか
は、例えば、使用者が適宜判断すればよい。素子グルー
プ１を構成している素子パラメータ群２および３も、素
子パラメータ群１と同様に、回路素子２および３に対応
したパラメータをそれぞれ一つの群としてまとめたもの
である。この例では、素子パラメータ群２および３も、
素子パラメータ１と、素子パラメータグループ１を構成
する素子パラメータ２および３を含んでいる。これらの
素子パラメータ群１〜３は、処理Ｓ１２０にて、記憶装
置２０に格納され、後の処理にて使用されることにな
る。

【００５９】図３（ｂ）に示すような素子パラメータを
各素子に対応した素子パラメータ群にする際、素子パラ
メータ群に相対誤差パラメータを含める処理を実行する
ことができる。ここで、相対誤差パラメータは、近接素
子のサイズ及び近接素子間の相対距離を用いて表現した
パラメータである。この相対誤差パラメータを用いて回
路シミュレーションを行うことにより、アナログ回路シ
ミュレーションを高精度で実行することが可能となる。
本実施形態における相対誤差パラメータは、製造工程で
のウエハ面内のバラツキ、ウエハ間のバラツキ、および
ロット間のバラツキを含んでいる。このため、より実際
の素子特性に近い良好な回路シミュレーションを実行す
ることができる。

【００６０】処理Ｓ１２０の後、半導体装置についての
製造工程のバラツキから求めた条件によって、素子パラ
メータ群中の素子パラメータをばらつかせる。半導体装
置についての製造工程のバラツキとは、例えば、素子パ
ラメータ群の回路素子がトランジスタであって、素子パ
ラメータがスレッシュルド電圧Ｖｔである場合、ゲート
酸化膜厚のバラツキ、および半導体の不純物濃度のバラ
ツキであり、これらのバラツキから求めた条件によっ
て、スレッシュルド電圧Ｖｔをばらつかせる。

【００６１】ばらつき処理Ｓ１３０の後は、ばらつかせ
たパラメータを用いて、演算処理手段にて回路シミュレ
ーションを実行する。本実施形態において、回路シミュ
レーションの処理Ｓ１４０は、半導体装置に用いられる
素子のレイアウトパラメータおよび配置、素子サイズ、
素子間距離、製造工程に対応したバラツキを含むシミュ
レーションモデルを生成した後、このシミュレーション
モデルを用いて、回路シミュレーションを実行する。回
路シミュレーションは、例えば、ＳＰＩＣＥなどの市販
の回路シミュレーションツールを利用することができ
る。

【００６２】シミュレーションモデルを生成する際、実
際の素子特性に適合するように素子パラメータをフィッ
ティングさせる合わせ込み処理をさらに行ってもよい。
合わせ込み処理を行う場合、フィッティングさせる際の
フィッティング方法およびフィッティング精度をそれぞ
れ任意に使用者が設定するステップを設けても良い。ま
た、シミュレーションモデルを生成する際でなく、前述
の数式化する処理の際に、合わせ込み処理を行ってもよ
い。合わせ込み処理を行うことによって、より高精度の
回路シミュレーションを実行することができ、加えて、
フィッティング方法および精度を任意に設定することに
より、比較的早い処理時間での回路シミュレーションを
実行させることが可能となる。

【００６３】また、高精度を維持しつつ処理速度の早い
回路シミュレーションを実行するために、図３（ｂ）に
示した素子パラメータのうち、任意のパラメータ間に互
いに関連した値をもたせるようにしても良い。さらに、
各素子のパラメータを任意のグループとしてグループ化
し、それぞれのグループごとにパラメータをばらつかせ
るようにしてもよい。図３（ｂ）に示した例では、素子
パラメータグループ１についてのパラメータだけをばら
つかせるように処理することができる。また、相対誤差
パラメータを任意のグループとしてグループ化し、それ
ぞれのグループごとにパラメータをばらつかせても良い
し、シミュレーションの対象となる回路中の素子を任意
のグループとしてグループ化し（例えば、素子グループ
１）、所定のグループにおける所定のパラメータを任意
の精度及び範囲にてばらつかせるようにしても良い。こ
のようにばらつかせ方に自由度を持たせることによっ
て、高精度を維持しながら処理速度の速い回路シミュレ
ーション方法を実現することが可能となる。

【００６４】処理Ｓ１４０の結果は、処理Ｓ１５０で、
表示装置５０および／または出力装置６０に出力される
ことになる。処理Ｓ１５０では、処理Ｓ１４０で得られ
た回路出力を数値計算し、機能記述言語を用いて出力す
る処理をさらに実行してもよい。機能記述言語を用いて
出力することにより、シミュレーションを行った回路ブ
ロックを別の回路を構成部品として利用する際の利便性
が向上するという利点が得られる。

【００６５】なお、処理Ｓ１５０は、一回に限らず、複
数回実行してもよい。その場合、例えば、処理Ｓ１３０
にて、パラメータを予め指定した範囲及び条件でばらつ
かせた後、処理Ｓ１４０で所定の回数シミュレーション
を行うことができる。また、所定の回数の各シミュレー
ションのたびに、回路上の指定場所の出力結果を表示装
置５０でモニターし、モニターされた場所に対しての感
度解析を行う処理を行っても良い。さらに、所定の回数
の各シミュレーションごとに、順次変化させた値をパラ
メータに設定する処理を自動的または手動で行っても良
い。このような処理によって、より簡便に回路シミュレ
ーションを実行できるようになる。

【００６６】次に、さらに図４を参照しながら、本実施
形態の回路シミュレーション方法をより具体的に説明す
る。図４は、本実施形態の回路シミュレーション方法の
一例を示すフローチャートである。

【００６７】まず、回路ネットリスト作成手段によっ
て、半導体装置の回路構成を特定するネットリストを作
成する（ステップＳ２１０）。このステップＳ２１０で
は、シミュレーションを行う半導体装置の回路素子や電
源の接続情報を入力することによって、ネットリストと
して記述する。回路ネットリスト作成手段としては、市
販されているツールを用いることができる。例えば、ケ
イデンスデザインシステムズ（Cadence Design System
s）社のＡｒｔｉｓｔ（商標名）などが挙げられる。

【００６８】次に、素子サイズや素子配置条件などの素
子情報を入力装置４０で入力し、次いで、入力した素子
情報を用いて、ネットリスト編集手段にて、回路ネット
リストを編集する（ステップＳ２２０）。このステップ
Ｓ２２０では、各素子のサイズ、レイアウトパターン、
素子配置などを指定することができる。具体的には、抵
抗素子のレイアウトパターンを、予め決められたパター
ンの内のどれにするかを指定したり、素子形状を表すパ
ラメータである抵抗長、抵抗幅、配線とのコンタクトの
取り方などを指定することができる。

【００６９】また、このステップＳ２２０において、回
路によっては、図３（ａ）に示すように素子をグループ
化しておき、そのグループ化の情報を入力しておくこと
もできる。例えば、近似性が回路上要求されるカレント
ミラー回路におけるトランジスタは近接に配置するた
め、その情報をステップＳ２２０で入力または編集して
おく。そのような場合、素子間の距離情報として、実際
のレイアウトに基づく数値を入力してもよいし、最近接
で配置するというグループ化の情報だけを入力してもよ
い。

【００７０】次に、ステップＳ２３０において、ステッ
プＳ２２０で入力した素子情報に基づいて、予め記憶装
置（例えばハードディスク）２０に格納されているプロ
セスデータから必要な素子の情報を読み出す。格納され
ているプロセスデータは、製造される半導体装置に含ま
れる素子を規定するための素子条件及びバラツキを含む
データである。例えば、回路素子がトランジスタである
場合、そのプロセスデータとして、ゲート酸化膜厚とそ
のバラツキ、半導体の不純物濃度とそのバラツキが記憶
装置２０に格納されている。次いで、読み出したプロセ
スデータを用いて、演算処理部１０にて、各素子の特性
パラメータ、各パラメータの相関関係データ、各素子の
バラツキ幅、素子配置によるパラメータの変動条件など
を計算する。そして、これらの値をシミュレーションモ
デルパラメータとして用いる。言い換えると、シミュレ
ーションモデルパラメータには、各素子の特性パラメー
タ、各パラメータの相関関係データなどが含まれてい
る。このモデルパラメータに基づいてシミュレーション
モデルを生成し、シミュレーションモデルを記憶装置２
０に格納する。

【００７１】次に、ステップＳ２４０にて、回路シミュ
レーションの種類、電源電圧、電圧変動値、またはどの
パラメータをばらつかせるか等のシミュレーションを行
う際の条件を設定する。なお、ステップＳ２４０は、ス
テップＳ２３０と並行して行ってもよい。

【００７２】ステップＳ２４０の後、ステップＳ２５０
にて、回路シミュレーションを実行する。バラツキ条件
を変更する時には、ステップＳ２４０に戻って再設定を
行う。シミュレーション条件を変化させて、回路シミュ
レーションを繰り返し行いたい場合には、ステップＳ３
００にて、記憶装置２０にシミュレーション条件を記憶
させて、繰り返し回路シミュレーションを行うことがで
きる。

【００７３】その後、ステップＳ２５０の実行結果を計
算させたり、グラフ上にプロットさせるための条件を入
力装置４０から入力したりして、ステップＳ２７０でシ
ミュレーション結果を出力する。最後に、ステップＳ２
７０の出力結果から、回路特性のバラツキを含んだＡＨ
ＤＬモデルをステップＳ２８０で生成する。ＡＨＤＬモ
デルは、アナログ機能記述言語によるモデルをいい、Ａ
ＨＤＬモデルにすることによって、アナログ・デジタル
混載シミュレーションの効率化、時間短縮、簡単化とい
う利点が得られる。

【００７４】このような回路シミュレーション方法を実
行するのに好適な回路シミュレーション装置は、図２に
示したような、演算処理部（ＣＰＵ）１０と、記憶装置
２０と、入力装置４０と、表示装置５０および／または
出力装置６０とを備えたコンピュータ装置を用いて構成
することができる。本実施形態の回路シミュレーション
装置は、シミュレーションモデルを作成する機能と、回
路シミュレーションを実行する機能とを有する演算処理
部（ＣＰＵ）１０と、素子情報を入力するための入力装
置４０と、回路シミュレーションプログラム、プロセス
データまたはシミュレーションモデルを格納する記憶装
置２０と、シミュレーション結果またはＡＨＤＬモデル
を出力する表示装置５０および出力装置６０とを備えて
いる。入力装置４０によって素子情報は、素子サイズ、
レイアウトパターン、素子配置条件および素子のグルー
プ化情報からなる群から選択された少なくとも１つまた
は全部であり、入力装置４０は、例えば、キーボード、
マウスなどを用いることができる。

【００７５】記憶装置２０は、ハードディスク（磁気記
録媒体）、ＲＡＭ（メモリ）、光記録媒体または光磁気
記録媒体などを使用することができる。記憶装置２０に
格納されているプログラムを起動させることにより、Ｃ
ＰＵ１０に各種手段を実現させることができる。表示装
置５０は、ＣＲＴ、液晶ディスプレー、有機ＥＬディス
プレーなどであり、出力装置６０は、例えば、プリンタ
ーである。

【００７６】本実施形態の回路シミュレーション装置
は、バラツキ情報を含む素子パラメータを、半導体製造
プロセスごとまたはデザインルールごとに設定できる機
能を有している。これにより、例えば、０．２５μｍま
たは０．１８μｍのＣＭＯＳプロセスについての回路シ
ミュレーションを簡便に実行することができ、その結
果、利便性が向上する。加えて、本実施形態の回路シミ
ュレーション装置は、設定された素子パラメータ群をフ
ァイル化し、素子パラメータを設定された方法によって
ばらつかせる機能も有しており、素子間のバラツキによ
る回路特性のバラツキをシミュレーションすることがで
きる。

【００７７】また、本実施形態の回路シミュレーション
方法は、下記（ａ）〜（ｅ）の機能をコンピュータに実
現させるための回路シミュレーションプログラムによっ
ても実行可能である。

【００７８】（ａ）コンピュータが有する記憶装置２０
に格納されたネットリストを、入力装置４０によって入
力された素子情報を用いて編集する機能。

【００７９】（ｂ）記憶装置２０に格納されたプロセス
データと素子情報とを用いて、各素子の特性パラメー
タ、各パラメータの相関関係データ、各素子のバラツキ
幅、素子配置によるパラメータの変動条件からなる群か
ら選択された少なくとも１つまたは全部を編集すること
によって、バラツキ情報を含んだ各素子のシミュレーシ
ョンモデルを生成する機能。

【００８０】（ｃ）回路シミュレーションの種類、電源
電圧、電源変動値、および、どのパラメータをばらつか
せるかの指定からなる群から選択されたシミュレーショ
ン条件を設定する機能。

【００８１】（ｄ）設定された前記シミュレーション条
件およびシミュレーションモデルに基づいて、記憶装置
２０に格納された回路シミュレーションプログラムによ
って、回路シミュレーションを実行する機能。

【００８２】（ｅ）回路シミュレーションの結果を出力
手段（表示装置５０または出力装置６０）に出力する機
能。

【００８３】さらに、（ａ）〜（ｅ）の機能に加えて、
回路シミュレーションを実行する際のシミュレーション
条件を記憶し、当該記憶したシミュレーション条件を自
動的に変化させて、再び回路シミュレーションを実行す
る処理を繰り返し実行する機能を備えていてもよいし、
機能（ｅ）に、回路シミュレーションの結果をＡＨＤＬ
モデルとして出力する機能を付与してもよい。このよう
な回路シミュレーションプログラムは、コンピュータ読
取可能な記録媒体に記録されて、製造、使用、譲渡、貸
し渡し等することが可能である。コンピュータ読取可能
な記録媒体としては、ＣＤ−ＲＯＭ、ＤＶＤ、ＭＯなど
の光記録媒体または光磁気記録媒体、フロッピー（Ｒ）
ディスク、メモリカードが挙げられる。

【００８４】

【発明の効果】本発明によれば、回路特性のバラツキを
考慮した回路シミュレーションを高精度かつ簡便に実行
することができる。その結果、例えばレイアウトに起因
して生じる特性のバラツキなどがレイアウト前に判明す
るので、製造後に確認されていたことが予めからわかる
ようになり、設計時間が飛躍的に短縮でき、また、設計
精度を向上させることができる。これにより、従来のも
のよりも高性能・高信頼性のアナログ回路半導体装置を
提供することが可能となる。加えて、半導体装置の製造
コストの低下および開発・製造の時間短縮を図ることが
できる。

【図面の簡単な説明】

【図１】本発明による実施形態にかかる回路シミュレー
ション方法を説明するためのフローチャートである。

【図２】本発明による実施形態にかかる回路シミュレー
ション装置の構成の一例を模式的に示す図である。

【図３】（ａ）は、 回路データ、回路素子、および素
子グループの概念図であり、（ｂ）は、素子パラメータ
群、素子パラメータ、および素子パラメータグループの
概念図である。

【図４】実施形態にかかる回路シミュレーション方法を
説明するためのフローチャートである。

【図５】従来の回路シミュレーション方法を説明するた
めのフローチャートである。

【符号の説明】

演算処理部（演算処理手段、ＣＰＵ） １０ 記憶装置 ２０ 入出力制御部 ３０ 入力装置 ４０ 表示装置 ５０ 出力装置 ６０

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B046 AA08 BA03 CA04 DA05 GA01 GA02 JA03 JA04 JA07 5F064 BB21 HH09 HH13 HH14

Claims (32)

【特許請求の範囲】
1. 【請求項１】 ネットリストによって回路構成が特定さ
   れる半導体装置の回路シミュレーション方法であって、 前記半導体装置に用いられる素子のレイアウトパターン
   および配置に対応したバラツキを、パラメータを含む数
   式に数式化する処理と、 前記数式に含まれるパラメータを各素子に対応した素子
   パラメータ群にし、当該素子パラメータ群を記憶手段に
   記憶させる処理と、 前記半導体装置についての製造工程のバラツキから求め
   た条件によって、前記素子パラメータ群中のパラメータ
   をばらつかせる処理とばらつかせた前記パラメータを用
   いて、演算処理手段にて回路シミュレーションを実行す
   る処理とを包含する、回路シミュレーション方法。
2. 【請求項２】 前記数式に含まれるパラメータを各素子
   に対応した素子パラメータ群にする際、近接素子のサイ
   ズ及び近接素子間の相対距離を用いて表現した相対誤差
   パラメータを当該素子パラメータ群に含める処理を実行
   する、請求項１に記載の回路シミュレーション方法。
3. 【請求項３】 前記相対誤差パラメータは、製造工程で
   のウエハ面内のバラツキ、ウエハ間のバラツキ、および
   ロット間のバラツキを含んでいる、請求項２の回路シミ
   ュレーション方法。
4. 【請求項４】 前記回路シミュレーションを実行する処
   理は、 半導体装置に用いられる素子のレイアウトパラメータお
   よび配置、素子サイズ、素子間距離、製造工程に対応し
   たバラツキを含むシミュレーションモデルを生成する処
   理と、 前記シミュレーションモデルを用いて、回路シミュレー
   ションを実行する処理とを包含する、請求項１から３の
   何れか一つに記載の回路シミュレーション方法。
5. 【請求項５】 前記数式化する処理は、実際の素子特性
   に適合するように前記パラメータをフィッティングさせ
   る合わせ込み処理をさらに包含し、 前記合わせ込み処理は、フィッティングさせる際のフィ
   ッティング精度を任意に設定するステップを含む、請求
   項１から４の何れか一つに記載の回路シミュレーション
   方法。
6. 【請求項６】 前記シミュレーションモデルを生成する
   処理は、実際の素子特性に適合するように前記パラメー
   タをフィッティングさせる合わせ込み処理をさらに包含
   し、 前記合わせ込み処理は、フィッティングさせる際のフィ
   ッティング方法およびフィッティング精度をそれぞれ任
   意に設定するステップを含む、請求項４に記載の回路シ
   ミュレーション方法。
7. 【請求項７】 任意の前記パラメータ間に互いに関連し
   た値をもたせたことを特徴とする、請求項１から６の何
   れか一つに記載の回路シミュレーション方法。
8. 【請求項８】 各素子の前記パラメータを任意のグルー
   プとしてグループ化し、それぞれのグループごとにパラ
   メータをばらつかせることを特徴とする、請求項１から
   ７の何れか一つに記載の回路シミュレーション方法。
9. 【請求項９】 前記相対誤差パラメータを任意のグルー
   プとしてグループ化し、それぞれのグループごとにパラ
   メータをばらつかせることを特徴とする、請求項２また
   は３に記載の回路シミュレーション方法。
10. 【請求項１０】 シミュレーションの対象となる回路中
    の前記素子を任意のグループとしてグループ化し、所定
    のグループにおける所定のパラメータを任意の精度及び
    範囲にてばらつかせることを特徴とする、請求項１から
    ９の何れか一つに記載の回路シミュレーション方法。
11. 【請求項１１】 前記パラメータを予め指定した範囲及
    び条件でばらつかせた後、所定の回数シミュレーション
    を行い、次いで、回路上の指定場所の出力結果をモニタ
    ーし、モニターされた場所に対しての感度解析を行う、
    請求項１から１０の何れか一つに記載の回路シミュレー
    ション方法。
12. 【請求項１２】 順次変化させた値を前記パラメータに
    設定することを特徴とする、請求項１から１１の何れか
    一つに記載の回路シミュレーション方法。
13. 【請求項１３】 前記回路シミュレーションを実行する
    処理によって得られた回路出力を数値計算し、機能記述
    言語を用いて出力する処理をさらに包含する、請求項１
    から１２に何れか一つに記載の回路シミュレーション方
    法。
14. 【請求項１４】 前記ネットリストによって回路構成が
    特定される前記半導体装置は、アナログ回路、またはア
    ナログ・デジタル混載回路を含む、請求項１から１３の
    何れか一つに記載の回路シミュレーション方法。
15. 【請求項１５】 素子サイズ、レイアウトパターン、素
    子配置条件および素子のグループ化情報からなる群から
    選択された少なくとも１つまたは全部である素子情報を
    入力するための入力手段と、 製造される半導体装置に含まれる素子を規定するための
    素子条件及びバラツキを含むプロセスデータを格納する
    プロセスデータ記憶手段と、 各素子の特性パラメータ、各パラメータの相関関係デー
    タ、各素子のバラツキ幅、素子配置パラメータ、各パラ
    メータの変動条件からなる群から選択された少なくとも
    １つまたは全部であるシミュレーションモデルパラメー
    タを含むシミュレーションモデルを、前記プロセスデー
    タと前記素子情報とに基づいて作成する演算処理手段
    と、 前記シミュレーションモデルを格納するシミュレーショ
    ンモデル記憶手段とを備え、 前記演算処理手段は、前記製造される半導体装置の回路
    構成を特定するネットリストおよび前記シミュレーショ
    ンモデルを用いて、回路シミュレーションを実行する、
    回路シミュレーション装置。
16. 【請求項１６】 前記回路シミュレーション装置は、前
    記半導体装置に用いられる各素子のレイアウトパターン
    および配置に対応した素子パラメータであってバラツキ
    情報を含む素子パラメータを、半導体製造プロセスごと
    またはデザインルールごとに設定できる機能を有し、さ
    らに、 設定された素子パラメータ群をファイル化し、素子パラ
    メータを設定された方法によってばらつかせた後、素子
    間のバラツキによる回路特性のバラツキをシミュレーシ
    ョンする機能を有する、請求項１５に記載の回路シミュ
    レーション装置。
17. 【請求項１７】 前記回路シミュレーション装置は、さ
    らに、 前記製造される半導体装置の回路構成を特定するネット
    リストを作成するネットリスト作成手段と、 前記入力手段で入力した前記素子情報を用いて、前記ネ
    ットリストを編集するネットリスト編集手段と、 前記回路シミュレーションを実行する際のシミュレーシ
    ョン条件を設定するシミュレーション条件設定手段とを
    備えている、請求項１５に記載の回路シミュレーション
    装置。
18. 【請求項１８】 シミュレーション条件を格納するシミ
    ュレーション条件記憶手段をさらに備え、 前記シミュレーション条件設定手段は、前記シミュレー
    ション条件記憶手段に格納されたシミュレーション条件
    を変更できる機能を有しており、 前記演算処理手段は、前記シミュレーション条件または
    前記シミュレーション条件設定手段によって変更された
    シミュレーション条件に基づいて、回路シミュレーショ
    ンを繰り返し実行する、請求項１５に記載の回路シミュ
    レーション装置。
19. 【請求項１９】 さらに、前記演算処理手段の回路シミ
    ュレーションによって得られた実行結果を出力する出力
    手段を備えた請求項１５から１８の何れか一つに記載の
    回路シミュレーション装置。
20. 【請求項２０】 前記出力手段は、前記実行結果を、回
    路特性のバラツキを含んだＡＨＤＬモデルとして出力す
    る、請求項１９に記載の回路シミュレーション装置。
21. 【請求項２１】 回路ネットリスト作成手段によって、
    半導体装置の回路構成を特定するネットリストを作成す
    るステップと、 入力手段によって、素子サイズ、レイアウトパターン、
    素子配置条件および素子のグループ化情報からなる群か
    ら選択された少なくとも１つまたは全部である素子情報
    を入力するステップと、 前記入力手段によって入力された前記素子情報を用い
    て、前記ネットリストを回路ネットリスト編集手段にて
    編集するステップと、 製造される半導体装置に含まれる素子を規定するための
    素子条件及びバラツキを含むプロセスデータであって、
    プロセスデータ記憶手段に格納されたプロセスデータ
    と、前記素子情報とを用いて、演算処理手段にて、バラ
    ツキ情報を含んだ各素子のシミュレーションモデルを生
    成するステップと、 生成した前記シミュレーションモデルを記憶手段に格納
    するステップと、 前記回路ネットリスト編集手段にて編集されたネットリ
    ストと、前記記憶手段に格納された前記シミュレーショ
    ンモデルとを用いて、回路シミュレーションプログラム
    を実行する演算処理手段にて回路シミュレーションを行
    うステップと、 前記回路シミュレーションの結果を出力手段に出力する
    ステップとを包含する、回路シミュレーション方法。
22. 【請求項２２】 前記シミュレーションモデルを生成す
    るステップは、各素子の特性パラメータ、各パラメータ
    の相関関係データ、各素子のバラツキ幅、素子配置パラ
    メータ、各パラメータの変動条件からなる群から選択さ
    れた少なくとも１つまたは全部であるシミュレーション
    モデルパラメータを有するシミュレーションモデルを生
    成するステップである、請求項２１に記載の回路シミュ
    レーション方法。
23. 【請求項２３】 回路シミュレーションの種類、電源電
    圧、電源変動値、および、どのパラメータをばらつかせ
    るかの指定からなる群から選択されたシミュレーション
    条件を設定するステップを、前記回路シミュレーション
    を行うステップの前に実行する、請求項２１に記載の回
    路シミュレーション方法。
24. 【請求項２４】 出力された回路シミュレーションの結
    果を評価した後、前記シミュレーション条件を設定する
    ステップを実行し、次いで、前記回路シミュレーション
    を再び行うステップを実行する、請求項２３に記載の回
    路シミュレーション方法。
25. 【請求項２５】 前記回路シミュレーションを行うステ
    ップの後、前記シミュレーション条件を設定するステッ
    プを自動的に実行し、続いて回路シミュレーションを行
    うステップを繰り返し実行する、請求項２３に記載の回
    路シミュレーション方法。
26. 【請求項２６】 前記出力するステップは、前記回路シ
    ミュレーションの結果をＡＨＤＬモデルとして出力する
    ステップを包含する、請求項２１から２５の何れか一つ
    に記載の回路シミュレーション方法。
27. 【請求項２７】 前記ネットリストを作成するステップ
    は、アナログ回路またはアナログ・デジタル混載回路を
    含む半導体装置の回路構成を特定するネットリストを作
    成するステップである、請求項２１から２６の何れか一
    つに記載の回路シミュレーション方法。
28. 【請求項２８】 素子サイズ、レイアウトパターン、素
    子配置条件および素子のグループ化情報からなる群から
    選択された少なくとも１つまたは全部である素子情報で
    あって、入力手段によって入力された素子情報を用い
    て、コンピュータが有する記憶手段に格納されたネット
    リストを編集する機能と、 製造される半導体装置に含まれる素子を規定するための
    素子条件及びバラツキを含むプロセスデータであって、
    コンピュータの記憶手段に格納されたプロセスデータと
    前記素子情報とを用いて、各素子の特性パラメータ、各
    パラメータの相関関係データ、各素子のバラツキ幅、素
    子配置によるパラメータの変動条件からなる群から選択
    された少なくとも１つまたは全部を編集することによっ
    て、バラツキ情報を含んだ各素子のシミュレーションモ
    デルを生成する機能と、 回路シミュレーションの種類、電源電圧、電源変動値、
    および、どのパラメータをばらつかせるかの指定からな
    る群から選択されたシミュレーション条件を設定する機
    能と、 設定された前記シミュレーション条件および前記シミュ
    レーションモデルに基づいて、記憶手段に格納された回
    路シミュレーションプログラムによって、回路シミュレ
    ーションを実行する機能と、 前記回路シミュレーションの結果を出力手段に出力する
    機能とをコンピュータに実現させるための回路シミュレ
    ーションプログラム。
29. 【請求項２９】 前記記憶手段に格納されたネットリス
    トは、アナログ回路またはアナログ・デジタル混載回路
    を含む半導体装置の回路構成を特定するネットリストで
    ある、請求項２８に記載の回路シミュレーションプログ
    ラム。
30. 【請求項３０】 前記回路シミュレーションを実行する
    際のシミュレーション条件を記憶し、当該記憶したシミ
    ュレーション条件を自動的に変化させて、再び回路シミ
    ュレーションを実行する処理を繰り返し実行する機能を
    さらに備えた請求項２８または２９に記載の回路シミュ
    レーションプログラム。
31. 【請求項３１】 前記出力する機能は、前記回路シミュ
    レーションの結果をＡＨＤＬモデルとして出力する機能
    を備えている、請求項２８から３０の何れか一つに記載
    の回路シミュレーション方法。
32. 【請求項３２】 請求項２８から３１の何れか一つに記
    載の回路シミュレーションプログラムを記録したコンピ
    ュータ読取可能な記録媒体。