JP2002313664A - Conductive paste and laminated ceramic electronic component - Google Patents
Conductive paste and laminated ceramic electronic componentInfo
- Publication number
- JP2002313664A JP2002313664A JP2001111330A JP2001111330A JP2002313664A JP 2002313664 A JP2002313664 A JP 2002313664A JP 2001111330 A JP2001111330 A JP 2001111330A JP 2001111330 A JP2001111330 A JP 2001111330A JP 2002313664 A JP2002313664 A JP 2002313664A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- ceramic
- conductive
- conductive paste
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、導電性ペーストお
よび積層セラミック電子部品に関し、特に、積層セラミ
ックコンデンサの端子電極を形成するために好適に用い
られる導電性ペースト、およびこれを用いて端子電極を
形成した積層セラミックコンデンサに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a conductive paste and a multilayer ceramic electronic component, and more particularly to a conductive paste suitably used for forming a terminal electrode of a multilayer ceramic capacitor, and a terminal electrode using the same. The present invention relates to a formed multilayer ceramic capacitor.
【０００２】[0002]
【従来の技術】従来より積層セラミック電子部品、例え
ば積層セラミックコンデンサは、セラミック材料からな
るセラミック積層体と、セラミック積層体内で積層状態
にある内部電極と、セラミック積層体の両端部に形成さ
れた端子電極とからなる。端子電極は、例えばＡｇ，Ａ
ｇ／Ｐｄ合金，Ｃｕ，Ｎｉ等からなる導電材料と、ガラ
スフリットと、有機ビヒクルと、からなる導電性ペース
トが、セラミック積層体の両端部に塗布され焼き付けら
れてなる。また、従来より導電性ペーストに用いられる
ガラスフリットは、耐めっき性，端子電極とセラミック
積層体との接着性，導電材料の焼結助剤等の様々な効果
が求められ、例えば珪酸塩ガラス，ホウ酸塩ガラス，ア
ルミン酸塩ガラス，ホウ珪酸塩ガラス等が用いられてい
る。2. Description of the Related Art Conventionally, a multilayer ceramic electronic component, for example, a multilayer ceramic capacitor, has a ceramic laminate made of a ceramic material, internal electrodes laminated in the ceramic laminate, and terminals formed at both ends of the ceramic laminate. And electrodes. The terminal electrodes are, for example, Ag, A
A conductive paste made of a conductive material made of a g / Pd alloy, Cu, Ni, or the like, a glass frit, and an organic vehicle is applied to both ends of the ceramic laminate and baked. Glass frit conventionally used for conductive paste is required to have various effects such as plating resistance, adhesion between terminal electrodes and ceramic laminate, and sintering aid for conductive materials. Borate glass, aluminate glass, borosilicate glass and the like are used.
【０００３】[0003]
【発明が解決しようとする課題】近年、積層セラミック
電子部品の小型化ならびに高性能化に伴い、内部電極形
成に用いられる導電材料の微粉化も進み、内部電極の物
理厚みが減少している。その結果、内部電極の端縁がセ
ラミック積層体の端面に露出せず、内部電極と端子電極
との電気的な接続が確保できない場合があった。例え
ば、積層セラミック電子部品が積層セラミックコンデン
サである場合には、目的の静電容量を確保できないとい
う問題があった。In recent years, with the miniaturization and high performance of multilayer ceramic electronic components, the size of conductive materials used for forming internal electrodes has been reduced, and the physical thickness of internal electrodes has been reduced. As a result, the edge of the internal electrode was not exposed on the end face of the ceramic laminate, and electrical connection between the internal electrode and the terminal electrode could not be secured in some cases. For example, when the multilayer ceramic electronic component is a multilayer ceramic capacitor, there is a problem that a desired capacitance cannot be secured.
【０００４】また、ガラスフリットが端子電極とセラミ
ック積層体との界面近傍に偏析してガラス層が形成さ
れ、あるいはセラミック積層体を構成する材料と反応し
て反応層が形成される等により、上述した場合と同様
に、内部電極と端子電極との電気的な接続が確保でき
ず、目的の静電容量を確保できないという問題があっ
た。Further, the glass frit segregates in the vicinity of the interface between the terminal electrode and the ceramic laminate to form a glass layer, or reacts with a material constituting the ceramic laminate to form a reaction layer. Similar to the case, the electrical connection between the internal electrode and the terminal electrode cannot be secured, and there is a problem that the desired capacitance cannot be secured.
【０００５】また、内部電極の端縁がセラミック積層体
の内部に留まる場合であっても、ガラスフリットとセラ
ミック積層体を構成する材料とが反応して、セラミック
材料がガラス中に溶解し、内部電極の端縁の一部が露出
する場合があり得る。しかしながら、多くの場合、ガラ
ス層あるいは反応層によりセラミック積層体の端面が被
覆され、内部電極と端子電極との電気的な接続が確保で
きず、目的の静電容量を確保できないという問題があっ
た。Further, even when the edge of the internal electrode stays inside the ceramic laminate, the glass frit reacts with the material constituting the ceramic laminate, and the ceramic material dissolves in the glass, and A part of the edge of the electrode may be exposed. However, in many cases, the end faces of the ceramic laminate are covered with the glass layer or the reaction layer, so that the electrical connection between the internal electrode and the terminal electrode cannot be secured, and the desired capacitance cannot be secured. .
【０００６】このような問題を解決する手段として、例
えば、特開平１１−１２１２７３号公報には、端子電極
形成用の導電性ペーストに含有するガラスフリットとし
てカルコゲナイド系の導電性ガラスを用いる方法が記載
されている。しかしながら、カルコゲナイドガラスであ
っても、導電材料と比較すれば明らかに比抵抗が高いた
め、積層セラミック電子部品のＥＳＲ（等価直列抵抗）
は高くなる傾向がある。また、該公報中にも記載がある
ように、中性もしくは還元雰囲気で焼付けた場合、カル
コゲナイドガラスが端子電極の表面に浮き出るため、端
子電極全体がカルコゲナイドガラスによって被覆され、
ＥＳＲはますます高くなり、所望の電気的特性は得られ
難い。他方、ガラスが端子電極表面に流動することによ
り、端子電極とセラミック積層体との界面近傍おけるガ
ラス量が少なくなり、内部電極と端子電極との電気的な
接合にカルコゲナイドガラスが殆ど寄与しなくなる。As means for solving such a problem, for example, Japanese Patent Application Laid-Open No. H11-112273 discloses a method using a chalcogenide-based conductive glass as a glass frit contained in a conductive paste for forming a terminal electrode. Have been. However, even a chalcogenide glass has a clearly higher specific resistance as compared with a conductive material.
Tends to be higher. Further, as described in the publication, when baked in a neutral or reducing atmosphere, the chalcogenide glass floats on the surface of the terminal electrode, so that the entire terminal electrode is covered with the chalcogenide glass,
ESR becomes higher and higher, and desired electrical characteristics are hardly obtained. On the other hand, when the glass flows on the surface of the terminal electrode, the amount of glass near the interface between the terminal electrode and the ceramic laminate is reduced, and the chalcogenide glass hardly contributes to the electrical connection between the internal electrode and the terminal electrode.
【０００７】また、カルコゲナイドガラスは、砒素に代
表されるように非常に危険な元素を含み、さらに空気中
では酸化分解するため作製が非常に困難であり、また高
価であるなど様々な問題がある。Further, chalcogenide glass contains various dangerous elements such as arsenic, and is very difficult to produce because it is oxidized and decomposed in air, and is expensive. .
【０００８】本発明の目的は、上述の問題点を解消すべ
くなされたもので、導電性酸化物ガラスを含有した端子
電極を形成し、導電性酸化物ガラスを端子電極とセラミ
ック積層体との界面近傍に偏析させ、または／および、
セラミック積層体を構成するセラミック材料と反応させ
ることにより、内部電極と端子電極との電気的な接合を
確保することが可能である、端子電極形成用の導電性ペ
ーストおよびこれを用いて端子電極を形成した積層セラ
ミック電子部品を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems. A terminal electrode containing a conductive oxide glass is formed, and the conductive oxide glass is formed between the terminal electrode and the ceramic laminate. Segregated near the interface, and / or
By reacting with the ceramic material constituting the ceramic laminate, it is possible to secure the electrical connection between the internal electrode and the terminal electrode. An object of the present invention is to provide a formed multilayer ceramic electronic component.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の導電性ペーストは、導電材料と、ガラスフ
リットと、有機ビヒクルと、を含有する導電性ペースト
であって、ガラスフリットは、室温電気伝導率が１０-7
Ｓ／ｃｍ以上の導電性酸化物ガラスを含有する導電性ペ
ーストであって、導電性酸化物ガラスの含有量は、導電
性ペースト１００重量％のうち２．０〜１５．０重量％
であることを特徴とする。In order to achieve the above object, a conductive paste of the present invention is a conductive paste containing a conductive material, a glass frit, and an organic vehicle. , Room temperature electric conductivity 10 -7
A conductive paste containing a conductive oxide glass of S / cm or more, wherein the content of the conductive oxide glass is 2.0 to 15.0% by weight based on 100% by weight of the conductive paste.
It is characterized by being.
【００１０】また、本発明の積層セラミック電子部品
は、セラミック材料からなる複数のセラミック層が積層
状態にあるセラミック積層体と、セラミック層間に形成
された複数の内部電極と、セラミック積層体に接して形
成された端子電極と、を備える積層セラミック電子部品
であって、端子電極は、上述した本発明の導電性ペース
トを用いて形成されており、端子電極内部のセラミック
積層体との界面近傍に導電性酸化物ガラスからなるガラ
ス層、または／および、セラミック積層体内部の端子電
極との界面近傍にセラミック材料と導電性酸化物ガラス
が反応した反応層、が形成されていることを特徴とす
る。Further, the multilayer ceramic electronic component of the present invention has a ceramic laminate in which a plurality of ceramic layers made of a ceramic material are in a laminated state, a plurality of internal electrodes formed between the ceramic layers, and is in contact with the ceramic laminate. And a formed terminal electrode, wherein the terminal electrode is formed using the above-described conductive paste of the present invention, and a conductive material is formed near the interface with the ceramic laminate inside the terminal electrode. A glass layer made of conductive oxide glass and / or a reaction layer in which a ceramic material and conductive oxide glass have reacted near the interface with the terminal electrode inside the ceramic laminate.
【００１１】[0011]
【発明の実施の形態】本発明の導電性ペーストに用いら
れるガラスフリットは、室温電気伝導率が１０-7Ｓ／ｃ
ｍ以上の導電性酸化物ガラスを含有することを要する。
導電性酸化物ガラスの種類は、特に限定されるものでは
ないが、例えば超イオン伝導性を示すオキシハロゲン化
物ガラス等が挙げられる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The glass frit used for the conductive paste of the present invention has a room temperature electric conductivity of 10 -7 S / c.
m or more conductive oxide glass.
The type of the conductive oxide glass is not particularly limited, and examples thereof include oxyhalide glass having superionic conductivity.
【００１２】本発明の導電性ペーストを、例えばセラミ
ック積層体の端面に塗布し焼付けを行なって端子電極を
形成する際に、昇温に伴ってガラスフリットは軟化し流
動を開始するが、導電性酸化物ガラスは、同じく酸化物
であるセラミック積層体に対する接触角が小さく濡れ性
が比較的良好であることから、端子電極とセラミック積
層体との界面へと流動し易い。When the conductive paste of the present invention is applied to, for example, an end face of a ceramic laminate and baked to form a terminal electrode, the glass frit softens with a rise in temperature and starts flowing. Since the oxide glass has a small contact angle with the ceramic laminate, which is also an oxide, and has relatively good wettability, it easily flows to the interface between the terminal electrode and the ceramic laminate.
【００１３】ここで、上述のセラミック積層体が内部電
極を備え、さらにその内部電極の端縁がセラミック積層
体の端面に露出することなく内部に留まる場合、導電性
酸化物ガラスが端子電極とセラミック積層体との界面近
傍へ流動することで、以下に示す３形態から選ばれる少
なくとも１つの形態を生じる。Here, when the above-mentioned ceramic laminate has an internal electrode, and the edge of the internal electrode stays inside without being exposed to the end face of the ceramic laminate, the conductive oxide glass is connected to the terminal electrode and the ceramic. By flowing near the interface with the laminate, at least one form selected from the following three forms is generated.
【００１４】第１の形態は、導電性酸化物ガラスによ
り、内部電極端縁近傍のセラミック積層体の一部が溶解
され、内部電極の端縁がセラミック積層体の端面に露出
し、内部電極とセラミック積層体の端面に形成された端
子電極とが互いに電気的に接合する。In the first mode, a portion of the ceramic laminate near the edge of the internal electrode is melted by the conductive oxide glass, the edge of the internal electrode is exposed on the end face of the ceramic laminate, and the internal electrode and the internal electrode are exposed. The terminal electrodes formed on the end faces of the ceramic laminate are electrically connected to each other.
【００１５】第２の形態は、端子電極内部のセラミック
積層体との界面近傍に導電性酸化物ガラスからなるガラ
ス層が形成され、このガラス層を介して内部電極と端子
電極とが互いに電気的に接合する。In a second mode, a glass layer made of conductive oxide glass is formed near the interface between the inside of the terminal electrode and the ceramic laminate, and the internal electrode and the terminal electrode are electrically connected to each other via this glass layer. To join.
【００１６】第３の形態は、内部電極端縁近傍のセラミ
ック積層体内部に導電性酸化物ガラスが流動して、セラ
ミック積層体内部の端子電極との界面近傍にセラミック
材料と導電性酸化物ガラスが反応した反応層が形成さ
れ、この反応層を介して内部電極と端子電極とが互いに
電気的に接合する。According to a third mode, the conductive oxide glass flows inside the ceramic laminate near the edge of the internal electrode, and the ceramic material and the conductive oxide glass flow near the interface with the terminal electrode inside the ceramic laminate. Is formed, and the internal electrode and the terminal electrode are electrically connected to each other via the reaction layer.
【００１７】上述した第２または第３の形態によって形
成されたガラス層または／および反応層の厚みは、導電
性ペースト中の導電性酸化物ガラスの含有量や端子電極
の焼付け条件等により制御可能であって、通常０．０１
〜５μｍ程度である。しかし、本発明においては、その
厚みは特に限定はしないが、室温電気伝導率が１０-7Ｓ
／ｃｍ以上の導電性酸化物ガラスであれば、上述のガラ
ス層または／および反応層が絶縁性を示すことがないた
め、例えば積層セラミックコンデンサの端子電極を形成
した場合、所望する静電容量を確保することができ、好
ましい。The thickness of the glass layer and / or the reaction layer formed by the above-described second or third embodiment can be controlled by the content of the conductive oxide glass in the conductive paste, the conditions for baking the terminal electrodes, and the like. And usually 0.01
About 5 μm. However, in the present invention, the thickness is not particularly limited, but the room temperature electric conductivity is 10 −7 S.
/ Cm or more conductive oxide glass, the above-mentioned glass layer and / or reaction layer do not show insulation properties. For example, when a terminal electrode of a multilayer ceramic capacitor is formed, a desired capacitance is obtained. It can be secured and is preferable.
【００１８】また、導電性酸化物ガラスの含有量は、導
電性ペースト１００重量％のうち２．０〜１５．０重量
％であることを要する。含有量が１５．０重量％を上回
ると、上述のガラス層または／および反応層の厚みが厚
くなり過ぎるため、端子電極との接合部における電気抵
抗が高くなり、例えば積層セラミックコンデンサの端子
電極を形成した場合、所望する静電容量を確保すること
が困難となる。他方、含有量が２．０重量％を下回る
と、上述のガラス層または／および反応層の厚みが薄く
なり過ぎるため、内部電極と端子電極との間の電気的な
接合が確保しにくくなり、例えば積層セラミックコンデ
ンサの端子電極を形成した場合、所望する静電容量を確
保することが困難となる。また、一般に導電性ペースト
中におけるガラス成分の含有量が少ない場合、端子電極
上にＮｉあるいはＳｎめっき膜を形成した際にめっき液
が端子電極中に浸入する不具合、さらには端子電極とセ
ラミック積層体との接着強度の低下等の不具合も同時に
生じる。Further, the content of the conductive oxide glass is required to be 2.0 to 15.0% by weight based on 100% by weight of the conductive paste. When the content exceeds 15.0% by weight, the thickness of the above-mentioned glass layer and / or reaction layer becomes too thick, so that the electrical resistance at the joint with the terminal electrode increases. When formed, it becomes difficult to secure a desired capacitance. On the other hand, when the content is less than 2.0% by weight, the thickness of the above-mentioned glass layer and / or reaction layer becomes too thin, so that it becomes difficult to secure electrical connection between the internal electrode and the terminal electrode, For example, when a terminal electrode of a multilayer ceramic capacitor is formed, it is difficult to secure a desired capacitance. Further, in general, when the content of the glass component in the conductive paste is small, when a Ni or Sn plating film is formed on the terminal electrode, a plating solution infiltrates into the terminal electrode. At the same time, problems such as a decrease in the bonding strength with the adhesive occur.
【００１９】なお、本発明の導電性ペーストにおけるガ
ラスフリットの平均粒径は、特に限定はしないが、０．
１〜１０μｍの範囲内であることが好ましい。ガラスフ
リットは微粒であれば一般に望ましいが、ガラスフリッ
トの材料費が高価となるため、コストと微粒の効果を勘
案して０．１μｍ以上であることが好ましい。他方、１
０μｍを上回ると、端子電極がポーラスな膜構造とな
り、めっき液浸入等の不具合が生じる恐れがある。The average particle size of the glass frit in the conductive paste of the present invention is not particularly limited.
It is preferable that the thickness be in the range of 1 to 10 μm. The glass frit is generally desirable if it is fine, but since the material cost of the glass frit becomes expensive, it is preferably 0.1 μm or more in consideration of the cost and the effect of the fine particles. On the other hand, 1
When the thickness exceeds 0 μm, the terminal electrode has a porous film structure, and there is a possibility that problems such as intrusion of a plating solution may occur.
【００２０】本発明の積層セラミック電子部品の一つの
実施形態について、図１に基づいて詳細に説明する。す
なわち、積層セラミック電子部品１は、セラミック積層
体２と、内部電極３，３と、端子電極４，４と、めっき
膜５，５とから構成される。One embodiment of the multilayer ceramic electronic component of the present invention will be described in detail with reference to FIG. That is, the multilayer ceramic electronic component 1 includes the ceramic laminate 2, the internal electrodes 3, 3, the terminal electrodes 4, 4, and the plating films 5, 5.
【００２１】セラミック積層体２は、セラミック材料、
例えばＢａＴｉＯ3を主成分とする誘電体材料、からな
る生のセラミック層２ａが複数積層された生のセラミッ
ク積層体が焼成されてなる。The ceramic laminate 2 is made of a ceramic material,
For example, a dielectric material that the BaTiO 3 as a main component, the green ceramic layers 2a are multiple stacked green ceramic laminate comprising a formed by firing.
【００２２】内部電極３，３は、セラミック積層体２内
部のセラミック層２ａ間にあって、複数の生のセラミッ
ク層２ａ上に導電性ペーストが印刷され、生のセラミッ
ク層とともに積層されてなる生のセラミック積層体と同
時焼成されてなる。The internal electrodes 3, 3 are located between the ceramic layers 2a in the ceramic laminate 2, and a conductive paste is printed on the plurality of raw ceramic layers 2a and laminated with the raw ceramic layers. It is fired simultaneously with the laminate.
【００２３】端子電極４，４は、本発明の導電性ペース
トがセラミック積層体２の端面に塗布され焼付けられて
なる。焼付け時に本発明の導電性ペーストに含まれる導
電性酸化物ガラスがセラミック積層体２との界面近傍に
流動し、残部からなる導電層４ａと、端子電極４，４内
部のセラミック積層体２との界面近傍に導電性酸化物ガ
ラスからなるガラス層４ｂ，４ｂが形成される。さら
に、焼付け時に本発明の導電性ペーストに含まれる導電
性酸化物ガラスがセラミック積層体２内部に流動し、セ
ラミック積層体２内部の端子電極４，４との界面近傍に
セラミック材料と導電性酸化物ガラスが反応した反応層
２ｂ，２ｂが形成されている。The terminal electrodes 4 and 4 are formed by applying the conductive paste of the present invention to the end face of the ceramic laminate 2 and baking it. At the time of baking, the conductive oxide glass contained in the conductive paste of the present invention flows near the interface with the ceramic laminate 2, and forms the remaining conductive layer 4 a with the ceramic laminate 2 inside the terminal electrodes 4 and 4. Glass layers 4b, 4b made of conductive oxide glass are formed near the interface. Further, at the time of baking, the conductive oxide glass contained in the conductive paste of the present invention flows into the inside of the ceramic laminate 2, and the ceramic material and the conductive oxidized material are present in the vicinity of the interface with the terminal electrodes 4 and 4 inside the ceramic laminate 2. The reaction layers 2b, 2b where the material glass has reacted are formed.
【００２４】めっき膜５，５は、例えば、ＳｎやＮｉ等
の無電解めっきや、はんだめっき等からなり、端子電極
４，４上に少なくとも１層形成されてなる。The plating films 5 and 5 are made of, for example, electroless plating of Sn or Ni, or solder plating, and are formed on the terminal electrodes 4 and 4 at least in one layer.
【００２５】なお、端子電極４，４が形成される前段階
において、内部電極３，３の端縁がセラミック積層体２
の端面に露出することなく内部に留まる場合、上述の端
子電極４，４の焼付け形成時において、導電性ペースト
中の導電性酸化物ガラスが端子電極３，３とセラミック
積層体２との界面近傍へ流動し、以下に示す３形態から
選ばれる少なくとも１つの形態を生じる。Before the terminal electrodes 4 and 4 are formed, the edges of the internal electrodes 3 and 3 are
When the terminal electrodes 4 and 4 are baked and formed, the conductive oxide glass in the conductive paste is near the interface between the terminal electrodes 3 and 3 and the ceramic laminate 2 when the terminal electrodes 4 and 4 are baked and formed. To form at least one form selected from the following three forms.
【００２６】第１の形態は、導電性酸化物ガラスによ
り、内部電極３，３端縁近傍のセラミック積層体２の一
部が溶解され、内部電極３，３の端縁がセラミック積層
体２の端面に露出し、内部電極３，３と端子電極４，４
とが互いに電気的に接合する。In the first embodiment, a part of the ceramic laminate 2 near the edges of the internal electrodes 3 and 3 is melted by the conductive oxide glass, and the edges of the internal electrodes 3 and 3 are Exposed on the end face, the internal electrodes 3 and 3 and the terminal electrodes 4 and 4
Are electrically connected to each other.
【００２７】第２の形態は、端子電極４，４内部のセラ
ミック積層体２との界面近傍に導電性酸化物ガラスから
なるガラス層４ｂ，４ｂが形成され、このガラス層４
ｂ，４ｂを介して内部電極３，３と端子電極４，４とが
互いに電気的に接合する。In the second embodiment, glass layers 4b, 4b made of conductive oxide glass are formed near the interface between the terminal electrodes 4, 4 and the ceramic laminate 2, and the glass layers 4b are formed.
The internal electrodes 3 and 3 and the terminal electrodes 4 and 4 are electrically connected to each other via the electrodes b and 4b.
【００２８】第３の形態は、内部電極３，３端縁近傍の
セラミック積層体２内部に導電性酸化物ガラスが流動し
て、セラミック積層体２内部の端子電極４，４との界面
近傍にセラミック材料と導電性酸化物ガラスが反応した
反応層２ｂ，２ｂが形成され、この反応層２ｂ，２ｂを
介して内部電極３，３と端子電極４，４とが互いに電気
的に接合する。In the third embodiment, the conductive oxide glass flows inside the ceramic laminate 2 near the edges of the internal electrodes 3, 3, and near the interface with the terminal electrodes 4, 4 inside the ceramic laminate 2. Reaction layers 2b, 2b in which the ceramic material and the conductive oxide glass have reacted are formed, and the internal electrodes 3, 3 and the terminal electrodes 4, 4 are electrically connected to each other via the reaction layers 2b, 2b.
【００２９】また、端子電極４，４が形成される前段階
において、内部電極３，３の端縁がセラミック積層体２
の端面に露出している場合には、端子電極４，４は内部
電極３，３と互いに電気的に接合されるように形成され
る。焼付け後、内部電極３，３と端子電極４，４との界
面近傍に、ガラス層４ｂ，４ｂまたは／および反応層２
ｂ，２ｂが形成されたとしても、これらを介して内部電
極３，３と端子電極４，４とが互いに電気的に接合され
る。Before the terminal electrodes 4 and 4 are formed, the edges of the internal electrodes 3 and 3 are
Terminal electrodes 4 and 4 are formed so as to be electrically connected to internal electrodes 3 and 3 respectively. After baking, the glass layers 4b, 4b and / or the reaction layer 2 are placed near the interface between the internal electrodes 3, 3 and the terminal electrodes 4, 4.
Even if b and 2b are formed, the internal electrodes 3 and 3 and the terminal electrodes 4 and 4 are electrically connected to each other via these.
【００３０】また、本発明の積層セラミック電子部品の
セラミック積層体２を構成するセラミック材料は、上述
の実施の形態に限定されることなく、例えばＰｂＺｒＯ
3等その他の誘電体材料や、絶縁体、磁性体、半導体材
料からなっても構わない。The ceramic material constituting the ceramic laminate 2 of the multilayer ceramic electronic component of the present invention is not limited to the above-described embodiment, but may be, for example, PbZrO.
It may be made of other dielectric materials such as 3 , an insulator, a magnetic material, or a semiconductor material.
【００３１】また、本発明の積層セラミック電子部品の
内部電極３の枚数は、上述の実施の形態に限定されるこ
となく、何層形成されていても構わない。また、少なく
とも１つの内部電極３が、ガラス層４ｂまたは／および
反応層２ｂを介して端子電極４と互いに電気的に接続さ
れていればよい。The number of the internal electrodes 3 of the multilayer ceramic electronic component of the present invention is not limited to the above-described embodiment, and may be any number of layers. Further, at least one internal electrode 3 may be electrically connected to the terminal electrode 4 via the glass layer 4b and / or the reaction layer 2b.
【００３２】また、本発明の積層セラミック電子部品の
ガラス層４ｂと反応層２ｂは、少なくとも何れか一方が
形成されていればよく、また、本発明におけるガラス層
または／および反応層とは、セラミック積層体２と端子
電極４との界面近傍の一平面全体を覆う膜形状に限定さ
れることなく、内部電極３と端子電極４とを互いに電気
的に接続するのに十分な厚みを備えた斑文形状を含む。
また、ガラス層４ｂは、導電性酸化物ガラスを多く含む
偏析した層であって、端子電極を構成する導電材料を含
有していることを妨げない。In addition, at least one of the glass layer 4b and the reaction layer 2b of the multilayer ceramic electronic component of the present invention only needs to be formed. The coating is not limited to a film shape that covers the entire plane near the interface between the laminate 2 and the terminal electrode 4, but has a thickness sufficient to electrically connect the internal electrode 3 and the terminal electrode 4 to each other. Including sentence shapes.
Further, the glass layer 4b is a segregated layer containing a large amount of conductive oxide glass, and does not prevent the glass layer 4b from containing a conductive material constituting a terminal electrode.
【００３３】また、めっき膜５，５は、必ずしも備えて
いる必要はなく、また何層形成されていても構わない。Further, the plating films 5 and 5 are not necessarily required to be provided, and any number of layers may be formed.
【００３４】[0034]
【実施例】本発明の積層セラミック電子部品の一つの実
施の形態として、設計静電容量が１０μＦである積層セ
ラミックコンデンサを作製する。まず、導電材料として
Ｃｕ粉末６０〜７３重量％と、表１に示した組成からな
るガラスフリット１〜１６重量％と、アクリル樹脂から
なる有機バインダーをＢＣＳ，ターピネオール，トルエ
ンからなる有機溶剤に溶解させた有機ビヒクル２４〜２
６重量％と、を混合し、三本ロールで混練し分散させ
て、試料１〜９の導電性ペーストを得た次いで、ＢａＴ
ｉＯ3を主成分とするセラミック材料からなるセラミッ
ク層を準備し、所定枚数のセラミック層の表面上に一方
の端縁がセラミック層の何れかの端面側近傍まで内部電
極となるべき電極膜を印刷し、これら複数のセラミック
層を所定枚数積層し圧着して、複数の生のセラミック積
層体を作製し、これらを還元雰囲気中において１２００
〜１４００℃で焼成し、複数のセラミック積層体を得
た。DESCRIPTION OF THE PREFERRED EMBODIMENTS As one embodiment of the multilayer ceramic electronic component of the present invention, a multilayer ceramic capacitor having a designed capacitance of 10 μF is manufactured. First, 60 to 73% by weight of a Cu powder as a conductive material, 1 to 16% by weight of a glass frit having the composition shown in Table 1, and an organic binder made of an acrylic resin are dissolved in an organic solvent made of BCS, terpineol, and toluene. Organic vehicle 24-2
6% by weight, and kneaded and dispersed with a three-roll mill to obtain conductive pastes of Samples 1 to 9.
A ceramic layer made of a ceramic material containing iO 3 as a main component is prepared, and an electrode film to be an internal electrode is printed on a surface of a predetermined number of ceramic layers until one edge is near one of the end surfaces of the ceramic layer. Then, a predetermined number of these ceramic layers are stacked and pressed to produce a plurality of green ceramic laminates, which are then placed in a reducing atmosphere at 1200 mm.
It was fired at １1400 ° C. to obtain a plurality of ceramic laminates.
【００３５】次いで、得られたセラミック積層体の両端
部に試料１〜９の導電性ペーストを浸漬塗布し、１２０
℃で１０分間乾燥させた後、Ｎ2−Ｏ2雰囲気（ＰＯ2２
００ｐｐｍ以下）中において８４０℃×１０分ピークの
条件で焼成して一対の端子電極を形成し、さらに一対の
端子電極上にＮｉめっき膜を電解めっき処理により形成
し、さらにＮｉめっき膜上にＳｎめっき膜を電解めっき
処理により形成して、試料１〜９の積層セラミックコン
デンサを得た。Next, the conductive pastes of Samples 1 to 9 were dip-coated on both ends of the obtained ceramic laminate,
After drying at 10 ° C. for 10 minutes, an N 2 —O 2 atmosphere (PO 2 2
B) under a peak condition of 840 ° C. × 10 minutes to form a pair of terminal electrodes, further form an Ni plating film on the pair of terminal electrodes by electrolytic plating, and further form an Sn plating on the Ni plating film. The plating films were formed by electrolytic plating to obtain multilayer ceramic capacitors of Samples 1 to 9.
【００３６】そこで、得られた試料１〜９の積層セラミ
ックコンデンサについて、静電容量の測定を行い、評価
を付してこれらを表１にまとめた。なお、静電容量は、
ＬＣＲメータにより測定を行ったｎ＝２０の平均値を求
めた。静電容量が小さいものほど内部電極と端子電極と
の電気的な接合がとれていないことを示す。また、評価
は、設計静電容量１０μＦ±５％が得られた本発明の範
囲内の試料について評価を○とし、本発明の範囲外の試
料については評価を×で表した。Then, the obtained multilayer ceramic capacitors of Samples 1 to 9 were measured for capacitance, evaluated, and summarized in Table 1. The capacitance is
The average value of n = 20 measured by the LCR meter was obtained. The smaller the capacitance, the lower the electrical connection between the internal electrode and the terminal electrode. In the evaluation, a sample having a design capacitance of 10 μF ± 5% and within the range of the present invention was evaluated as ○, and a sample outside the range of the present invention was evaluated as ×.
【００３７】[0037]
【表１】 [Table 1]
【００３８】表１から明らかであるように、室温電気伝
導率が１０-2Ｓ／ｃｍである導電性酸化物ガラスを、導
電性ペースト１００重量％のうち２．０〜１５重量％含
有してなる導電性ペーストを用いて端子電極を形成した
試料２〜５の積層セラミックコンデンサは、静電容量が
１０．０〜１０．２μＦであり、設計静電容量±５％の
範囲内となったことから本発明の範囲内となった。As is apparent from Table 1, the conductive oxide glass having a room temperature electric conductivity of 10 −2 S / cm was contained in an amount of 2.0 to 15% by weight based on 100% by weight of the conductive paste. The multilayer ceramic capacitors of Samples 2 to 5 in which the terminal electrodes were formed using the conductive paste having a capacitance of 10.0 to 10.2 μF were within the design capacitance ± 5%. From the scope of the present invention.
【００３９】また、上述の試料２〜５の導電性酸化物ガ
ラスよりも室温電気伝導率が低い１０-6Ｓ／ｃｍである
導電性酸化物ガラスを、導電性ペースト１００重量％の
うち８．０重量％含有してなる導電性ペーストを用いて
形成した試料７の積層セラミックコンデンサは、静電容
量が１０．０μＦであり、本発明の範囲内となった。The conductive oxide glass having an electrical conductivity at room temperature of 10 −6 S / cm lower than the conductive oxide glasses of the above-mentioned samples 2 to 5 was added to the conductive paste at a ratio of 8% to 100% by weight of the conductive paste. The multilayer ceramic capacitor of Sample 7 formed using the conductive paste containing 0% by weight had a capacitance of 10.0 μF, which was within the scope of the present invention.
【００４０】これに対して、室温電気伝導率が１０-2Ｓ
／ｃｍである導電性酸化物ガラスを、導電性ペースト１
００重量％のうち２．０重量％を下回る１．０重量％含
有してなる導電性ペーストを用いて端子電極を形成した
試料１の積層セラミックコンデンサは、静電容量が７．
８μＦとなり、設計静電容量を大幅に下回ったことから
本発明の範囲外となった。On the other hand, the room temperature electric conductivity is 10 −2 S
/ Cm of conductive oxide glass is added to conductive paste 1
The multilayer ceramic capacitor of Sample 1 in which the terminal electrode was formed using a conductive paste containing 1.0% by weight, which was less than 2.0% by weight of 00% by weight, had a capacitance of 7.
It was 8 μF, which was far below the design capacitance, and thus was out of the scope of the present invention.
【００４１】また、室温電気伝導率が１０-2Ｓ／ｃｍで
ある導電性酸化物ガラスを、導電性ペースト１００重量
％のうち１６重量％含有してなる導電性ペーストを用い
て端子電極を形成した試料６の積層セラミックコンデン
サは、静電容量が８．５μＦとなり、設計静電容量を大
幅に下回ったことから本発明の範囲外となった。A terminal electrode is formed by using a conductive paste containing 16% by weight of a conductive oxide glass having a room temperature electric conductivity of 10 −2 S / cm in 100% by weight of the conductive paste. The obtained multilayer ceramic capacitor of Sample 6 had a capacitance of 8.5 μF, which was far below the designed capacitance, and thus was out of the scope of the present invention.
【００４２】また、室温電気伝導率が１０-8Ｓ／ｃｍで
本発明の範囲外である４０Ａｓ−４０Ｓｅ−２０Ｔｅガ
ラスフリットを含有してなる導電性ペーストを用いて端
子電極を形成した試料８の積層セラミックコンデンサ
は、静電容量が５．０μＦとなり、設計静電容量を大幅
に下回った。The sample 8 having a terminal electrode formed using a conductive paste containing 40As-40Se-20Te glass frit having an electrical conductivity at room temperature of 10 -8 S / cm and outside the scope of the present invention was used. The multilayer ceramic capacitor had a capacitance of 5.0 μF, which was significantly lower than the designed capacitance.
【００４３】また、室温電気伝導率が１０-9Ｓ／ｃｍで
本発明の範囲外である３４Ｖ2Ｏ5−６６Ｐ2Ｏ5ガラスフ
リットを含有してなる導電性ペーストを用いて端子電極
を形成した試料９の積層セラミックコンデンサは、静電
容量が７．３μＦとなり、設計静電容量を大幅に下回っ
た。[0043] Further, forming the terminal electrodes using a conductive paste comprising the 34V 2 O 5 -66P 2 O 5 glass frit is outside the scope of the present invention at room temperature electrical conductivity of 10 -9 S / cm The multilayer ceramic capacitor of Sample 9 thus obtained had a capacitance of 7.3 μF, which was significantly lower than the designed capacitance.
【００４４】[0044]
【発明の効果】以上のように本発明の導電性ペースト
は、導電材料と、ガラスフリットと、有機ビヒクルと、
を含有する導電性ペーストであって、ガラスフリット
は、室温電気伝導率が１０-7Ｓ／ｃｍ以上の導電性酸化
物ガラスを含有し、導電性酸化物ガラスの含有量は、導
電性ペースト１００重量％のうち２．０〜１５．０重量
％であることを特徴とすることで、これを用いて積層セ
ラミック電子部品の端子電極を形成した場合に、内部電
極の物理厚みが薄いために内部電極がセラミック積層体
の端面に露出しない構造をとる場合であっても、導電性
酸化物ガラスが端子電極とセラミック積層体との界面近
傍に偏析し、セラミック積層体の一部が溶解されて内部
電極が露出し、あるいは、端子電極とセラミック積層体
との界面近傍に導電性酸化物ガラスからなるガラス層、
または／および、セラミック積層体内部の端子電極との
界面近傍にセラミック積層体と導電性酸化物ガラスが反
応した反応層が形成され、内部電極と端子電極との電気
的な接合を確保させた積層セラミック電子部品が得られ
る効果がある。As described above, the conductive paste of the present invention comprises a conductive material, a glass frit, an organic vehicle,
The glass frit contains a conductive oxide glass having an electrical conductivity of 10 −7 S / cm or more at room temperature, and the content of the conductive oxide glass is 100%. It is characterized in that it is 2.0 to 15.0% by weight of the weight%, so that when the terminal electrode of the multilayer ceramic electronic component is formed using this, the internal electrode has a small physical thickness, so that the internal electrode is thin. Even in the case where the electrodes are not exposed at the end faces of the ceramic laminate, the conductive oxide glass segregates near the interface between the terminal electrode and the ceramic laminate, and a part of the ceramic laminate is melted and the The electrode is exposed, or a glass layer made of conductive oxide glass near the interface between the terminal electrode and the ceramic laminate,
And / or a laminate in which a reaction layer in which the ceramic laminate reacts with the conductive oxide glass is formed near the interface between the ceramic laminate and the terminal electrode inside the ceramic laminate to ensure electrical connection between the internal electrode and the terminal electrode. This has the effect of obtaining a ceramic electronic component.
【図１】本発明に係る一つの実施の形態の積層セラミッ
ク電子部品の断面図である。FIG. 1 is a cross-sectional view of a multilayer ceramic electronic component according to one embodiment of the present invention.
【図２】本発明に係る一つの実施の形態において、内部
電極の端縁がセラミック積層体の端面に露出せず内部に
留まる構造からなるセラミック積層体の断面図である。FIG. 2 is a cross-sectional view of a ceramic laminate having a structure in which an edge of an internal electrode is not exposed to an end face of the ceramic laminate and remains inside in one embodiment according to the present invention.
１ 積層セラミック電子部品 ２ セラミック積層体 ２ａ セラミック層 ２ｂ 反応層 ３ 内部電極 ４ 端子電極 ４ａ 導電層 ４ｂ ガラス層 REFERENCE SIGNS LIST 1 multilayer ceramic electronic component 2 ceramic laminate 2 a ceramic layer 2 b reaction layer 3 internal electrode 4 terminal electrode 4 a conductive layer 4 b glass layer
Claims (2)
ヒクルと、を含有する導電性ペーストであって 前記ガラスフリットは、室温電気伝導率が１０-7Ｓ／ｃ
ｍ以上の導電性酸化物ガラスを含有し、 前記導電性酸化物ガラスの含有量は、前記導電性ペース
ト１００重量％のうち２．０〜１５．０重量％であるこ
とを特徴とする、導電性ペースト。1. A conductive paste containing a conductive material, a glass frit, and an organic vehicle, wherein the glass frit has a room temperature electric conductivity of 10 −7 S / c.
m or more, and the content of the conductive oxide glass is 2.0 to 15.0% by weight of 100% by weight of the conductive paste. Paste.
ク層が積層状態にあるセラミック積層体と、前記セラミ
ック層間に形成された複数の内部電極と、前記セラミッ
ク積層体に接して形成された端子電極と、を備える積層
セラミック電子部品であって、 前記端子電極は、請求項１に記載の導電性ペーストを用
いて形成されており、 前記端子電極内部の前記セラミック積層体との界面近傍
に前記導電性酸化物ガラスからなるガラス層、または／
および、前記セラミック積層体内部の前記端子電極との
界面近傍に前記セラミック材料と前記導電性酸化物ガラ
スが反応した反応層、が形成されていることを特徴とす
る、積層セラミック電子部品。2. A ceramic laminate in which a plurality of ceramic layers made of a ceramic material are stacked, a plurality of internal electrodes formed between the ceramic layers, and a terminal electrode formed in contact with the ceramic laminate. A multilayer ceramic electronic component comprising: the terminal electrode is formed by using the conductive paste according to claim 1; and the conductive oxide is formed inside the terminal electrode near an interface with the ceramic laminate. Glass layer made of product glass, or /
A multilayer ceramic electronic component, wherein a reaction layer in which the ceramic material and the conductive oxide glass have reacted is formed near the interface with the terminal electrode inside the ceramic laminate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111330A JP2002313664A (en) | 2001-04-10 | 2001-04-10 | Conductive paste and laminated ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111330A JP2002313664A (en) | 2001-04-10 | 2001-04-10 | Conductive paste and laminated ceramic electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313664A true JP2002313664A (en) | 2002-10-25 |
Family
ID=18962955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111330A Pending JP2002313664A (en) | 2001-04-10 | 2001-04-10 | Conductive paste and laminated ceramic electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313664A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010109541A1 (en) * | 2009-03-27 | 2010-09-30 | 株式会社日立製作所 | Conductive paste and electronic part equipped with electrode wiring formed from same |
| JP2014029832A (en) * | 2012-04-17 | 2014-02-13 | Heraeus Precious Metals North America Conshohocken Llc | Inorganic reaction system for an electroconductive paste composition |
| JP2015035581A (en) * | 2013-07-10 | 2015-02-19 | 株式会社村田製作所 | Ceramic electronic component and method for manufacturing the same |
-
2001
- 2001-04-10 JP JP2001111330A patent/JP2002313664A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010109541A1 (en) * | 2009-03-27 | 2010-09-30 | 株式会社日立製作所 | Conductive paste and electronic part equipped with electrode wiring formed from same |
| CN102318013B (en) * | 2009-03-27 | 2014-12-03 | 株式会社日立制作所 | Conductive paste and electronic part equipped with electrode wiring formed from same |
| US8945436B2 (en) | 2009-03-27 | 2015-02-03 | Hitachi, Ltd. | Conductive paste and electronic part equipped with electrode wiring formed from same |
| JP2014029832A (en) * | 2012-04-17 | 2014-02-13 | Heraeus Precious Metals North America Conshohocken Llc | Inorganic reaction system for an electroconductive paste composition |
| JP2015035581A (en) * | 2013-07-10 | 2015-02-19 | 株式会社村田製作所 | Ceramic electronic component and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4423707B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP4983799B2 (en) | Multilayer ceramic capacitor | |
| JP5904305B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2001307947A (en) | Laminated chip component and its manufacturing method | |
| JP2013179269A (en) | Ceramic electronic component and manufacturing method of the same | |
| JP2013179267A (en) | Ceramic electronic component | |
| JP6104853B2 (en) | Glass composition, paste for external electrodes containing the same, and multilayer ceramic electronic component | |
| JP4244466B2 (en) | Conductive paste and semiconductor ceramic electronic component using the same | |
| JP4333594B2 (en) | Conductive paste and ceramic electronic components | |
| JP4973546B2 (en) | Conductive paste, multilayer ceramic electronic component and multilayer ceramic substrate | |
| JP2005085495A (en) | Conductive paste and ceramic electronic component | |
| JP2012004189A (en) | Multilayer ceramic capacitor | |
| JP2002270457A (en) | Conductive paste and ceramic electronic component | |
| JP2001284160A (en) | Conductive paste and laminated ceramic electronic component using the same | |
| JP2000216046A (en) | Laminated ceramic electronic component | |
| JP2002313664A (en) | Conductive paste and laminated ceramic electronic component | |
| JPH09190950A (en) | Outer electrode of electronic part | |
| JP2003243246A (en) | Laminated ceramic electronic component | |
| JP2006332236A (en) | Conductive paste, laminated ceramic electronic component, and manufacturing method thereof | |
| JPH10172346A (en) | Terminal electrode for electronic component and laminated ceramic capacitor using the same | |
| JP2003243249A (en) | Laminated ceramic capacitor and its manufacturing method | |
| JP2002298649A (en) | Conductive paste and chip type electronic component using the same | |
| JP3231892B2 (en) | Method for manufacturing multilayer substrate | |
| JP3371749B2 (en) | Electronic component manufacturing method | |
| JPH09115772A (en) | External electrode for chip electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |