JP2002305294A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JP2002305294A JP2002305294A JP2002038587A JP2002038587A JP2002305294A JP 2002305294 A JP2002305294 A JP 2002305294A JP 2002038587 A JP2002038587 A JP 2002038587A JP 2002038587 A JP2002038587 A JP 2002038587A JP 2002305294 A JP2002305294 A JP 2002305294A
- Authority
- JP
- Japan
- Prior art keywords
- crystal silicon
- oxide film
- silicon oxide
- single crystal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
え、信頼性の高い集積回路を形成するための半導体基板
を提供することを目的とする。 【解決手段】 単結晶シリコン基板11中に局所的に絶
縁物13が埋め込まれている。
Description
の製造方法に関するものである。
(Silicon On Insnlator) と呼ばれ、高速化・高集積化
が可能な半導体装置として、近年注目を集めている。図
2は、このSOIウエハ基板の構造断面図を示してい
る。21は厚さ500〜1000μmの単結晶シリコン
基板、22は厚み数百Å〜数μm程度の電気絶縁物であ
るシリコン酸化膜(BOX :Baried Oxide) 、23は厚み
数百Å〜数μm程度の電気絶縁物であるシリコン酸化
膜、23は厚み数百Å〜数μm程度の単結晶シリコンで
ある。
は、電気絶縁膜22上の単結晶シリコン層(SOI層)
23が非常に薄いために、特に集積回路が相補型MIS
トランジスタ(相補型メタル・絶縁物トランジスタ)で
ある場合、ソース・基板間、ドレイン・基板間、ゲート
基板間の電気容量が低減され、集積回路の高速化が可能
になる利点と、従来の単結晶シリコンウエハ上に集積回
路を形成した場合に比べ、電気絶縁物22が存在するこ
とにより、トランジスタとトランジスタ間の素子分離領
域を非常に狭く作ることができ、高集積化が可能になる
利点とを有している。
特徴を有するSOIウエハであるが、集積回路が形成さ
れる薄い単結晶シリコンのすぐ下に絶縁膜22が存在す
るため、集積回路が動作している時に流れる電流によっ
て発生する熱が、絶縁膜22の下にある厚い半導電性の
単結晶シリコン基板に逃げてくれず、熱が薄い単結晶シ
リコン層23に溜まってしまい、その薄い単結晶シリコ
ン層の温度を時間の経過と共に上げてしまう。
り形成されている場合、高集積化のためにトランジスタ
サイズを小さくすると、トランジスタ内に流れる電流は
増大し、温度上昇の度合いも又大きくなる。薄い単結晶
シリコン層で温度上昇が生じると、MISトランジスタ
のゲート絶縁膜中にキャリヤの捕獲準位が多数発生し易
くなり、トランジスタ特性の変動を生じ、さらに集積回
路の信頼性が損なわれることになる。
温度上昇の欠点を抑え、信頼性の高い集積回路が形成可
能な半導体基板を提供することを目的としている。
(SOI層)23に溜まる熱を逃がす目的で絶縁膜を単
結晶シリコン基板中に局所的に形成する。即ち、絶縁膜
上の薄い単結晶シリコン層を単結晶シリコン基板中に局
所的に形成する。
に、集積回路を形成した場合、絶縁膜が形成されていな
い領域の単結晶シリコン上に形成された集積回路で発生
した熱はもちろんのこと、集積回路の下に広がる熱導伝
性の良い単結晶シリコンに放散される。又、絶縁膜上の
単結晶シリコン層に形成された集積回路で発生した熱
は、絶縁膜の端部まで伝わった後、絶縁膜が形成されて
いない領域の厚い単結晶シリコン中に放散される。
施例を示す。図1(a)は、本発明の半導体基板の平面
図であり、図1(b)は図1(a)の直線A−A’上の
断面構造図を示している。11は単結晶シリコン基板、
12は単結晶シリコン基板に埋め込まれたシリコン酸化
膜等の絶縁膜、13は絶縁膜12の上にある単結晶シリ
コン層、即ち、SOI層を示している。14は単結晶シ
リコンのある方位を示すために切断した切断線を示す。
絶縁膜12は、例えば数百Å〜数μmの厚みを持ち、同
様に薄い単結晶シリコン層13は数百Å〜数μmの厚み
を持っている。
利用して形成した半導体装置の一例を示す。31は単結
晶シリコン基板、32は単結晶シリコン基板31内に埋
め込まれた厚み数百Å〜数μmの絶縁物であるシリコン
酸化膜、33はシリコン酸化膜32上の厚み数百Å〜数
μmの薄い単結晶シリコン層、即ち、SOI層である。
絶縁物が埋めこまれていない領域に形成された回路1、
36は同じく単結晶シリコン基板の右側、かつ絶縁膜が
埋めこまれていない領域に形成された回路3、35は絶
縁膜32の上にある薄い単結晶シリコン層に形成された
回路2をそれぞれ示している。34、35、36の各回
路は、それぞれ電気的に接続され、ある働きを持つ一つ
の集積回路を形成している。
膜はなく、それらの回路が動作することによって発生す
る熱は、34の回路1と36の回路3の下にある厚み数
百μm以上の厚い半導伝性の単結晶シリコン基板31に
逃げる。このため、温度が高くなることによってMIS
トランジスタのゲート絶縁膜にキャリヤの捕獲準位が発
生することもなく、34の回路1と36の回路を構成す
るトランジスタ群の信頼性は高く、安定な回路となる。
シリコン層、即ち、SOI層33に形成された35の回
路2は、特に高速性が要求される回路である。SOI層
33に形成されたMISトランジスタからなる集積回路
がなぜ高速性を有するかについては、図4において説明
する。
33に発生した熱は、絶縁膜32の両端部の上部37と
381に進み、そこから厚い単結晶シリコン基板31全
体に放散され、SOI層33に止まることはない。この
ため、SOI層33の温度は、回路2の動作中も上昇す
ることはなく、回路2を構成するMISトランジスタ群
のゲート絶縁膜にキャリヤの捕獲準位が発生することも
ない。その結果、それらのトランジスタ群の信頼性は高
く、回路2は経時的にも変動のない安定な動作をする。
造図を示している。図4を用いて、SOI層に形成され
たMISトランジスタからなる集積回路が高速性を有す
る理由を簡単に説明する。41は単結晶シリコン基板、
42はシリコン酸化膜等の絶縁膜、43は薄い濃度、例
えば約1×1016cm-3のP型不純物からなるPウェ
ル、44はゲート絶縁膜、45は高い濃度、例えば約1
×1020cm-3のN型不純物が含まれた多結晶シリコン
からなるゲート、46と47はそれぞれ高い濃度、例え
ば約1×1020cm-3のN型不純物からなるソースとド
レインである。N型MISトランジスタは、Pウェル4
3、ゲート絶縁膜44、ゲート45、ソース46、ドレ
イン47から構成される。48は素子分離のための厚い
シリコン酸化膜からなるフィールド酸化膜を示してい
る。
ば、0.6μm程度の厚みとする。N型MISトランジ
スタを動作させる時、例えばソースの電位を0V、ゲー
トとドレインを5Vに設定する。この時、ゲート、ソー
ス及びドレインの下には空乏層が拡がる。破線49、4
10、411はその空乏層の境界を示す。空乏層は動け
るキャリヤのない高抵抗の領域である。空乏層は破線4
9の右側、410の左側、411の上側に拡がってい
る。
3μmとすると、ドレインの下には約0.9μm、ソー
スの下には約0.3μmの空乏層が広がるため、ドレイ
ンの下では勿論のこと、ソースの下でも空乏層は絶縁膜
42に接触する。このため、ソ−ス・基板(Pウェル4
3)間及びドレイン・基板(Pウェル43)間の容量
は、絶縁膜42も含む形になり、非常に小さい値にな
る。その結果、これら寄生容量が小さくなり、SOI層
に形成されたMISトランジスタから成る集積回路は高
速性を有するようになる。
に示す本発明の実施例は図3に示す本発明の実施例と共
通するところが多い。そのため、図5において、図3と
共通の箇所31〜38の名称の説明は省略する。図5に
おいて、単結晶シリコン基板31の一部の領域に埋め込
まれた絶縁膜であるシリコン酸化膜32の下の一部の単
結晶シリコンが除去されている。51及び52はシリコ
ン窒化膜であり、シリコン酸化膜32の下の単結晶シリ
コンを除去する時のマスクとなっている。単結晶シリコ
ンを除去する時、例えば80℃〜100℃に熱した水酸
化カリウム溶液(KOH溶液)中に、単結晶シリコン基
板を浸せば良い。シリコン酸化膜32は、KOH溶液で
シリコン酸化膜32の下にある単結晶シリコンをエッチ
ング除去する時のエッチングストッパーの役割を果た
し、シリコン酸化膜32の上にある薄い単結晶シリコン
膜33がエッチングされるのを防ぐ役割も果たす。シリ
コン酸化膜32の下にある単結晶シリコンを除去した
後、シリコン窒化膜51及び52は除去してもしなくて
も良い。
ための製造方法について、図6以降の図面によって説明
する。図6(a)〜(d)は本発明の半導体基板を形成
するための製造方法を示す工程断面図である。
ン、62は単結晶シリコン61の上に全面に塗布した厚
みが数μmのフォトレジストを示す。図6(b)におい
て、フォトリソ工程によって、酸素を単結晶シリコン6
1の中にイオン注入すべき箇所のフォトレジストを除去
する。63はフォトリソ工程によって残ったフォトレジ
ストを示す。図6(c)において、64は単結晶シリコ
ン中にイオン注入される酸素イオンを示す。酸素イオン
をイオン注入する時の加速エネルギーは、SOI層下に
形成されるシリコン酸化膜をSOI層表面からどの位の
深さに形成するかによって決まる。イオン注入時の酸素
イオンの量は、約1×1018cm-2程度である。図6
(d)において、フォトレジスト膜63を除去する。こ
の後、900℃以上の熱工程を加えると、単結晶シリコ
ンとイオン注入された酸素原子が反応し、良好なシリコ
ン酸化膜65が形成される。しかし、シリコン酸化膜6
5の上には良好な薄い単結晶シリコン層66即ちSOI
層が形成されることになる。
注入すべき箇所の選択は 、単結晶シリコン61の上に
塗布したフォトレジスト膜62を所望の箇所だけ除去し
ておこなった。しかし、本発明の半導体基板の製造方法
において、イオン注入すべき位置の選択方法としては、
単結晶シリコン61の上に塗布したフォトレジスト膜6
2を所望の箇所だけ除去して行う方法だけに限らない。
を形成するための製造方法の他の実施例を示す工程断面
図である。図7(a)において、71は単結晶シリコ
ン、72は単結晶シリコン71を数千Å〜数μmの厚み
に熱酸化したことにより得られたシリコン酸化膜、73
はシリコン酸化膜72の上に塗布したフォトレジスト膜
を示す。
り、酸素を単結晶シリコン61の中にイオン注入すべき
箇所のフォトレジストとシリコン酸化膜を除去する。7
4と75は、フォトリソ工程によって残ったフォトレジ
ストとシリコン酸化膜をそれぞれ示している。
ン中にイオン注入される酸素イオンを示す。酸素イオン
をイオン注入する時の加速エネルギーは、SOI層下に
形成されるシリコン酸化膜をSOI層表面からどの位の
深さに形成するかによって決まる。イオン注入時の酸素
イオンの量は、約1×1018cm-2程度である。
注入後、フォトレジスト膜74とシリコン酸化膜75は
除去されることにより、表面全体が平坦な単結晶シリコ
ン層となる。この後、900℃以上の熱工程を加える
と、単結晶シリコンとイオン注入された酸素原子が反応
し、良好なシリコン酸化膜77が形成される。しかも、
シリコン酸化膜77の上には良好な薄い単結晶シリコン
層78即ちSOI層が形成されることになる。
窓の形成には、シリコン酸化膜72とフォトレジスト膜
73を使用したが、シリコン酸化膜72の変わりに他の
絶縁膜例えば堆積されたシリコン窒化膜等を使用し、そ
の上にフォトレジスト膜73を使用しても一向にさしつ
かえない。
の絶縁膜としてシリコン酸化膜を用いたが、他の絶縁膜
例えばシリコン窒化膜を用いても良い。即ち、図6と図
7の本発明の実施例では、酸素イオンをイオン注入した
が、窒素イオンをイオン注入し、その後、アニールする
ことにより、シリコン表面からある所望の深さに、シリ
コン窒化膜を形成しても良い。
及び図10(h)〜(j)の工程断面図を用いて、本発
明の半導体基板を形成するための製造方法の他の実施例
を説明する。図8(a)において、81は単結晶シリコ
ン、82は単結晶シリコン81を数百Åの厚みに熱酸化
したことにより得られたシリコン酸化膜、83は堆積さ
れた厚みが1000〜2000Åのシリコン窒化膜、8
4はシリコン窒化膜83の上に塗布したフォトレジスト
膜を示す。
り、フォトレジストの所望の位置に窓85を開ける。図
8(c)において、フォトレジスト膜の窓を開けた箇所
のシリコン窒化膜83を除去する。
に残っているフォトレジスト膜を除去し、熱酸化するこ
とにより、厚み数千Å〜数μmのシリコン酸化膜86を
形成する。図9(e)において、残っていたシリコン窒
化膜を除去する。
と86の上全面にフォトレジスト膜87を堆積する。図
9(g)において、薄いシリコン酸化膜82と堆積され
たフォトレジスト膜87の全てと厚いシリコン酸化膜8
6の一部をドライエッチング等にとりエッチングする。
その結果、その表面が単結晶シリコンの表面と同一面に
なるシリコン酸化膜88が新たに単結晶シリコン基板内
の所望の複数の位置に形成される。
おいて用いた単結晶シリコン基板をA基板とする。図1
0(h)において、新たな単結晶シリコン基板89(B
基板とする)を用意する。
0℃の高温酸素雰囲気中でA基板とB基板をシリコン酸
化膜88を内側にして張り合わせる。A基板とB基板の
周囲にシリコン酸化膜810が形成される。図10
(j)において、シリコン酸化膜88の上に残す単結晶
シリコンを所望の厚みだけ残すように、A基板側の単結
晶シリコンを研磨及びポリシングする。、その結果、シ
リコン酸化膜88が単結晶シリコン中に埋め込まれた図
1(b)に示すような本発明の単結晶シリコン基板がで
きあがる。単結晶シリコン基板の周囲のシリコン酸化膜
810は除去しても、しなくても良い。
示す本発明の半導体基板の製造方法は2枚の単結晶シリ
コン基板を張り合わせるいわゆる張り合わせ法と呼ばれ
る方法を用いたものである。図8(a)〜図10(j)
に示す本発明の実施例は、一つの代表的な例であって、
必ずしもこのとおりでなくとも良い。
82は必ずしも必要ではない。又図9(f)において
は、単結晶シリコン基板81の全面にフォトレジスト8
7を塗布しているが、この塗布するものは必ずしもフォ
トレジストに限らず、シリコン酸化膜、シリコン窒化
膜、塗布して400℃程度の温度で熱処理して形成した
シリコン酸化膜(通称、SOG:SPIN ON GL
ASS)、あるいはポリイミド等の絶縁膜であっても構
わない。何らかの絶縁膜を塗布して、その絶縁膜表面を
平坦にし、しかもシリコン酸化膜86とほぼ等しいエッ
チング速度が得られるエッチング条件を得ることによ
り、この後に続くエッチングにより、単結晶シリコン基
板の表面を図9(g)に示すように平坦に形成すること
ができる。
(g)及び図13(h)〜(i)の工程断面図を用い
て、本発明の半導体基板を形成するための製造方法の他
の実施例を説明する。図11(a)において、1101
は単結晶シリコン基板、1102は単結晶シリコン基板
1101の上に塗布したフォトレジスト膜を示す。
より、フォトレジストの所望の位置に窓1103を開け
る。この窓1103の下に、最終工程において、シリコ
ン酸化膜が埋め込まれる。1104はフォトリソ工程に
より残ったフォトレジストである。
の窓を開けた箇所の単結晶シリコンを所望の深さだけド
ライエッチング等によりエッチングする。1105は単
結晶シリコンエッチングされた凹部である。残っていた
フォトレジスト1104は除去される。
より、厚み数千Å〜数μmのシリコン酸化膜1106を
形成する。図12(e)において、シリコン酸化膜11
06の上全面にフォトレジスト膜1107を塗布する。
いて所望の深さだけエッチングされた箇所の単結晶シリ
コンの底面1108の上のシリコン酸化膜が現れるま
で、フォトレジスト膜1107をドライエッチング等に
より全面エッチング(通常エッチバックと呼ばれる)す
る。その結果、単結晶シリコン基板1101の表面の所
望の位置の複数箇所にシリコン酸化膜1109が形成さ
れる。
程において用いた単結晶シリコン基板をA基板とする。
図12(g)において、新たな単結晶シリコン基板(B
基板とする)1110を用意する。
0℃の高温酸素雰囲気中でA基板とB基板をシリコン酸
化膜1109を内側にして張り合わせる。A基板とB基
板の周囲にシリコン酸化膜1111が形成される。図1
3(i)において、シリコン酸化膜1109の上に残す
単結晶シリコンを所望の厚みだけ残すように、A基板側
の単結晶シリコンを研磨及びポリシングする。、その結
果、シリコン酸化膜1109が単結晶シリコン基板11
12中に埋め込まれ、かつシリコン酸化膜1109の上
に薄い単結晶シリコン層1113がシリコン基板中の所
望の複数箇所に形成されている図1(b)に示すような
本発明の単結晶シリコン基板ができあがる。単結晶シリ
コン基板1112の周囲に形成されたシリコン酸化膜1
111は除去しても、しなくても良い。
に示す本発明の半導体基板の製造方法は2枚の単結晶シ
リコン基板を張り合わせるいわゆる張り合わせ法と呼ば
れる方法を用いたものである。図11(a)〜図12
(i)に示す本発明の実施例は、一つの代表的な例であ
って、必ずしもこのとおりでなくとも良い。
コン基板を熱酸化することにより形成されたシリコン酸
化膜1106は必ずしもシリコン酸化膜である必要はな
い。このシリコン酸化膜の変わりに、シリコン窒化膜を
堆積しても良い。この場合、図13(i)における11
09はシリコン窒化膜になる。
コン基板1101の全面にフォトレジスト膜1107を
堆積しているが、1107は必ずしもフォトレジスト膜
に限らず、化学気相成長させたシリコン酸化膜、シリコ
ン窒化膜、塗布して400℃程度の温度で熱処理して形
成したシリコン酸化膜(通称、SOG:SPIN ON
GLASS)、あるいはポリイミド等の絶縁膜であっ
ても良い。何らかの絶縁膜をシリコン基板の表面に形成
して、その絶縁膜表面を平坦にし、しかもシリコン酸化
膜1106とほぼ等しいエッチング速度が得られるエッ
チング条件を得ることにより、この後に続くエッチング
により、単結晶シリコン基板の表面を図12(f)に示
すように平坦に形成することができる。
半導体基板は、その上に集積回路を形成した場合、絶縁
膜が形成されていない領域の単結晶シリコン上に形成さ
れた集積回路で発生した熱は勿論のこと、集積回路の下
に広がる熱伝導性の良い単結晶シリコンに放散され、
又、絶縁膜上の単結晶シリコン層に形成された集積回路
で発生した熱は、絶縁膜の端部まで伝わった後、絶縁膜
が形成されていない領域の厚い単結晶シリコン中に放散
され、熱の上昇により生じる集積回路の信頼性の低下も
起こらず、良好な特性を保持する。
導体基板の本発明の製造方法においては、イオン注入法
あるいは張り合わせ法で作製するどちらの方法において
も、表面が平坦な半導体基板の得られる優れた利点を有
している。
は本発明の半導体基板の断面図である。
装置の構造断面図である。
装置の構造断面図である。
法を示す工程順断面図である。
法を示す工程順断面図である。
法を示す工程順断面図である。
法を示す工程順断面図である。
方法を示す工程順断面図である。
方法を示す工程順断面図である。
方法を示す工程順断面図である。
方法を示す工程順断面図である。
リコン層
Claims (2)
- 【請求項1】 平面的に局所的な領域に、且つ表面及び
裏面から離れて埋め込まれる領域にシリコン酸化膜が形
成された半導体基板と、 埋め込まれた前記シリコン酸化膜上の前記半導体基板表
面に形成された動作の高速性が要求されるMISトラン
ジスタで構成される第1の回路と、 前記シリコン酸化膜が埋め込まれていない前記半導体基
板表面に形成された相補型のMISトランジスタで構成
される第2の回路とからなることを特徴とする集積回
路。 - 【請求項2】 前記半導体基板の埋め込まれた前記シリ
コン酸化膜と前記半導体基板裏面側との間の半導体基板
に、前記シリコン酸化膜を露出するための除去部が形成
されている請求項1記載の集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002038587A JP4064682B2 (ja) | 2002-02-15 | 2002-02-15 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002038587A JP4064682B2 (ja) | 2002-02-15 | 2002-02-15 | 集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09168693A Division JP3571734B2 (ja) | 1993-04-19 | 1993-04-19 | 集積回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007286189A Division JP2008091935A (ja) | 2007-11-02 | 2007-11-02 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002305294A true JP2002305294A (ja) | 2002-10-18 |
JP4064682B2 JP4064682B2 (ja) | 2008-03-19 |
Family
ID=19192644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002038587A Expired - Lifetime JP4064682B2 (ja) | 2002-02-15 | 2002-02-15 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4064682B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079601A (ja) * | 2003-09-03 | 2005-03-24 | Internatl Business Mach Corp <Ibm> | 実質的に準安定なSiGe層とその形成方法 |
CN101958317A (zh) * | 2010-07-23 | 2011-01-26 | 上海宏力半导体制造有限公司 | 一种晶圆结构及其制造方法 |
-
2002
- 2002-02-15 JP JP2002038587A patent/JP4064682B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079601A (ja) * | 2003-09-03 | 2005-03-24 | Internatl Business Mach Corp <Ibm> | 実質的に準安定なSiGe層とその形成方法 |
JP4732725B2 (ja) * | 2003-09-03 | 2011-07-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 実質的に準安定なSiGe層とその形成方法 |
CN101958317A (zh) * | 2010-07-23 | 2011-01-26 | 上海宏力半导体制造有限公司 | 一种晶圆结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4064682B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6365488B1 (en) | Method of manufacturing SOI wafer with buried layer | |
US7563693B2 (en) | Method for manufacturing semiconductor substrate and semiconductor substrate | |
US6080608A (en) | Polysilicon pillar heat sinks for semiconductor on insulator circuits | |
US6190952B1 (en) | Multiple semiconductor-on-insulator threshold voltage circuit | |
US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
JP2958695B2 (ja) | 半導体素子の製造方法 | |
JPS63120442A (ja) | 半導体にドープして接続部に導電性スルーホールを形成する方法 | |
US6847086B2 (en) | Semiconductor device and method of forming the same | |
JP3571734B2 (ja) | 集積回路 | |
JPH022156A (ja) | 集積回路の製法 | |
US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
US20070026584A1 (en) | Dielectric isolated body biasing of silicon on insulator | |
JP2002305294A (ja) | 半導体基板及びその製造方法 | |
JP3660469B2 (ja) | Soi基板の製造方法 | |
JP2008091935A (ja) | 集積回路 | |
JP3274638B2 (ja) | 半導体装置の製造方法 | |
JP3295393B2 (ja) | 半導体装置の製造方法 | |
JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
JP2001298169A (ja) | 半導体装置とその製造方法 | |
JP3321527B2 (ja) | 半導体装置の製造方法 | |
JP3277957B2 (ja) | Soi半導体装置の製造方法 | |
JP2002359362A (ja) | 基板評価用素子、その製造方法及びsoi基板の評価方法 | |
JP2002094032A (ja) | 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法 | |
JP3671894B2 (ja) | 基板評価用素子、その製造方法及びsoi基板の評価方法 | |
US6537887B2 (en) | Integrated circuit fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |