JP2002305246A - インダクタンス素子並びに半導体装置 - Google Patents

インダクタンス素子並びに半導体装置

Info

Publication number
JP2002305246A
JP2002305246A JP2001107730A JP2001107730A JP2002305246A JP 2002305246 A JP2002305246 A JP 2002305246A JP 2001107730 A JP2001107730 A JP 2001107730A JP 2001107730 A JP2001107730 A JP 2001107730A JP 2002305246 A JP2002305246 A JP 2002305246A
Authority
JP
Japan
Prior art keywords
conductive film
film pattern
inductance element
semiconductor substrate
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001107730A
Other languages
English (en)
Other versions
JP3579000B2 (ja
Inventor
Shoichi Shidara
彰一 設楽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001107730A priority Critical patent/JP3579000B2/ja
Priority to TW091104041A priority patent/TW536807B/zh
Priority to US10/090,766 priority patent/US6661078B2/en
Priority to KR10-2002-0012922A priority patent/KR100475477B1/ko
Priority to DE60226661T priority patent/DE60226661D1/de
Priority to EP02251762A priority patent/EP1248297B1/en
Publication of JP2002305246A publication Critical patent/JP2002305246A/ja
Application granted granted Critical
Publication of JP3579000B2 publication Critical patent/JP3579000B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 半導体基板での信号損失を抑え、かつ、従来
よりも寄生容量が低減されたインダクタンス素子並びに
半導体装置を提供する。 【解決手段】 半導体基板４上に、絶縁膜５，６，７を
介して、所定のインダクタンス値を有するように予め設
定された導電膜パターン１からなるインダクタンス部が
形成されたインダクタンス素子において、上記半導体基
板４表面における少なくとも上記導電膜パターン１の下
方に相当する領域に、接地電位を有する、上記半導体基
板４よりも不純物濃度が高い不純物領域９が形成されて
いる。半導体装置は、このインダクタンス素子を内蔵し
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、インダクタンス素
子並びに該インダクタンス素子を内蔵する半導体装置に
関し、特に、低損失のインダクタンス素子の構造に関す
るものである。
【０００２】
【従来の技術】近年、携帯電話等の携帯通信機器の急速
な小型化に伴って、これらの機器に使用されるＩＣ(Int
egrated Circuit)、ＬＳＩ(large-scale integration)
等の高周波集積回路を、シリコン半導体基板上に作成さ
れた回路で実現させる要求が高まっている。
【０００３】高周波集積回路には、トランジスタ、抵
抗、容量（キャパシタ）等の受動素子に加えてインダク
タンス素子が必要とされる。このため、このような高周
波集積回路を用いた機器の小型化を実現させるために
は、インダクタンス素子も含めて、上記した全ての受動
素子をシリコン半導体基板上に形成することが必要であ
る。シリコンＩＣ用のインダクタンス素子は、一般的
に、シリコン半導体基板上に、絶縁膜を介して設けら
れ、例えばアルミニウム（Ａｌ）等の帯状の導電膜を螺
旋状（渦巻き状）に巻くかあるいは蛇行させることによ
って形成される。
【０００４】以下に、図８および図９を参照して従来の
インダクタンス素子の構成について説明する。図８は従
来の半導体装置におけるインダクタンス素子形成部の概
略構成を示す平面図であり、図９は図８に示す半導体装
置におけるインダクタンス素子形成部のＤ−Ｄ’線矢視
断面図である。なお、図８では、説明の便宜上、図９に
示す絶縁膜５，６，７の表示を省略すると共に、各構成
要素毎に修飾を施している。つまり、図８において、同
じ構成要素には、同じ模様を付している。
【０００５】図９に示すように、従来のインダクタンス
素子は、シリコン半導体基板等の半導体基板４における
主面上に、絶縁膜５，６がこの順に形成され、その上
に、後述する導電膜パターン１からなるインダクタンス
部の一方の端子と接続される接続配線３が形成され、こ
の接続配線３を覆う絶縁膜７上に、図８に示すように、
螺旋状（渦巻き状）の導電膜パターン１からなるインダ
クタンス部が形成された構成を有している。
【０００６】この螺旋状の導電膜パターン１からなるイ
ンダクタンス部は、その螺旋のほぼ中心部において、該
インダクタンス素子の上記一方の端子（引き出し用端
子）を形成し、該端子、すなわち、その螺旋のほぼ中心
部においてヴィアホール（図示せず）を介して上記接続
配線３と接続されている。
【０００７】上記接続配線３は、上記インダクタンス素
子の外部との接続用の引き出し配線として、上記インダ
クタンス部から外部に引き出して用いられる。上記イン
ダクタンス素子は、例えば、半導体装置に内蔵、つまり
半導体装置における半導体基板に内蔵あるいは外付けし
て用いられ、例えば、半導体装置における半導体基板に
上記半導体基板４を使用することで、上記半導体基板４
の主面上に設けられた、ＬＳＩ等の集積回路を構成する
トランジスタ（図示せず）等と電気的に接続された電極
パッド（図示せず）等と電気的に接続されて用いられ
る。
【０００８】しかしながら、上記構造を有する従来のイ
ンダクタンス素子は、上記インダクタンス部を構成する
導電膜パターン１を流れる電流の電磁誘導作用によっ
て、上記インダクタンス部に電流を流したときに、上記
半導体基板４の表面に過電流が発生し、上記半導体基板
４が有する抵抗成分により、インダクタンス部を通過す
る高周波の信号の反射および損失が生じ、この結果、イ
ンダクタンス素子全体としての能力が低下することが知
られている。
【０００９】一般的に、インダクタンス素子は、高周波
帯での使用が非常に多い。しかしながら、半導体基板４
でのこのような信号損失は、特に高周波帯において顕著
に見られ、上記インダクタンス部を構成する導電膜パタ
ーン１の形状等によって発生する寄生成分によって大き
くその特性を劣化させる。
【００１０】このため、上記従来のインダクタンス素子
は、半導体基板４において、螺旋状の導電膜パターン１
の下方に相当する領域での信号損失が非常に大きく、高
周波帯において良好に使用できるものではなかった。
【００１１】そこで、その改善策として、特開平６−１
８１２８９号公報には、上記半導体基板４上に形成され
た導電膜パターン１に近接して、接地された金属薄膜を
形成することにより、特性インピーダンスを整合し、高
周波の信号の反射、損失を低減するインダクタンス素子
について開示している。
【００１２】具体的には、上記特開平６−１８１２８９
号公報記載のインダクタンス素子は、接地された金属薄
膜上にインダクタンス部を形成することにより、インダ
クタンス部を流れる電流の電磁誘導作用による半導体基
板４への影響を少なくし、上記半導体基板４での信号損
失、つまり、特性損失を低減している。
【００１３】以下に、図１０および図１１を参照して、
上記特開平６−１８１２８９号公報に記載の半導体装置
におけるインダクタンス素子について説明する。図１０
は上記特開平６−１８１２８９号公報に記載の半導体装
置におけるインダクタンス素子形成部の概略構成を示す
平面図であり、図１１は図１０に示す半導体装置のＥ−
Ｅ’線矢視断面図である。なお、図１０では、説明の便
宜上、図１１に示す絶縁膜５，６，７の表示を省略する
と共に、各構成要素毎に修飾を施している。つまり、図
１０において、同じ構成要素には、同じ模様を付してい
る。また、以下の説明では、前記図８および図９に示す
構成要素と同一の機能を有する構成要素については、同
一の符号を付記し、その説明を省略するものとする。
【００１４】該半導体装置では、半導体基板４の主面上
に、第１の絶縁膜として絶縁膜５を形成し、その上に、
周辺部を除いた半導体基板４のほぼ全面を覆うように、
接地金属膜（接地電位層）である金属薄膜２を形成し、
この金属薄膜２を、第２の絶縁膜となる絶縁膜６で被覆
した後、該絶縁膜６上に、インダクタンス部の外部との
接続用の引き出し配線となる接続配線３を形成してい
る。そして、この接続配線３を覆うように第３の絶縁膜
となる絶縁膜７を形成し、その上に、インダクタンス部
を構成する導電膜パターン１を、螺旋状（渦巻き状）に
形成した構成を有している。
【００１５】
【発明が解決しようとする課題】しかしながら、上記特
開平６−１８１２８９号公報に記載の半導体装置におけ
るインダクタンス素子は、半導体基板４の主面上に形成
された絶縁膜５上に、接地された金属薄膜２を形成して
いることから、上記導電膜パターン１あるいは接続配線
３と金属薄膜２とが上記半導体基板４の積層方向におい
て互いに重なり合った部分、つまり、上記導電膜パター
ン１と接地された金属薄膜２との間、並びに、該導電膜
パターン１の引き出し配線となる接続配線３と金属薄膜
２との間で、寄生容量を形成する。このため、上記イン
ダクタンス素子は、図１０および図１１に示すインダク
タンス素子と比較して、半導体基板４の表面から金属薄
膜２の下面までの距離に相当する、絶縁膜５の膜厚分、
上記導電膜パターン１あるいは接続配線３から接地面
（接地電位層）までの厚さが減少することになるので、
その分、寄生容量（寄生成分）が増加し、高周波用のイ
ンダクタンス素子として使用した場合に、その分、信号
レベルの減衰が生じる。
【００１６】このため、上記特開平６−１８１２８９号
公報に記載のインダクタンス素子においては、インダク
タンス部を構成する導電膜パターン１と金属薄膜２との
間に発生する寄生容量が、インダクタンス素子の特性、
ひいては、該インダクタンス素子を内蔵する半導体装置
の特性を劣化させる原因となる。
【００１７】このため、低損失のインダクタンス素子、
すなわち、半導体基板４が有する抵抗成分による信号損
失を抑制することができる高性能のインダクタンス素子
並びにこのようなインダクタンス素子を用いた半導体装
置の開発が望まれている。
【００１８】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、半導体基板での信号損失を
抑え、かつ、従来よりも寄生容量が低減されたインダク
タンス素子並びに半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】本発明にかかるインダク
タンス素子は、上記の課題を解決するために、半導体基
板上に、絶縁膜を介して、所定のインダクタンス値を有
するように予め設定された第１の導電膜パターンからな
るインダクタンス部が形成されたインダクタンス素子に
おいて、上記半導体基板表面における少なくとも上記第
１の導電膜パターンの下方に相当する領域に、接地電位
を有する、上記半導体基板よりも不純物濃度が高い不純
物領域が形成されていることを特徴としている。
【００２０】上記の構成によれば、上記半導体基板表面
における少なくとも上記第１の導電膜パターンの下方に
相当する領域に、接地電位を有する、上記半導体基板よ
りも不純物濃度が高い不純物領域が形成されていること
で、上記インダクタンス部を流れる電流の電磁誘導作用
に由来する、上記インダクタンス部を通過する高周波の
信号の反射および損失を低減し、周波数に対する該イン
ダクタンス素子の性能を示すＱ値の低下を抑止すること
ができる、高性能のインダクタンス素子を提供すること
ができる。
【００２１】また、上記の構成によれば、前記特開平６
−１８１２８９号公報と比較して、インダクタンス部
と、接地面、つまり接地電位層として使用する層または
領域との間の膜厚（間隔）を厚くすることができ、その
結果、寄生容量を低減することができる。このため、上
記寄生容量による信号レベルの減衰を低減させることが
できる。
【００２２】本発明にかかるインダクタンス素子は、上
記の課題を解決するために、上記不純物領域は、該不純
物領域上に絶縁膜を介して形成された、接地された第２
の導電膜パターンに電気的に接続されており、上記第２
の導電膜パターンは、上記第１の導電膜パターンの下方
に相当する領域を避けて形成されていることを特徴とし
ている。
【００２３】上記の構成によれば、上記不純物領域が、
該不純物領域上に絶縁膜を介して形成された、接地され
た第２の導電膜パターンに電気的に接続されていること
で、上記不純物領域を接地電位とすることができる。
【００２４】そして、上記第２の導電膜パターンが、上
記第１の導電膜パターンの下方に相当する領域を避けて
形成されていることで、上記半導体基板表面の不純物領
域を、上記第１の導電膜パターンを通過する高周波の信
号の反射および損失を低減させるための接地電位層とし
て使用することができる。この結果、インダクタンス部
と、接地電位層として使用する層または領域との間の膜
厚（間隔）を厚くすることができ、従来よりも寄生容量
を低減することができる。このため、上記寄生容量によ
る信号レベルの減衰を低減させることができる。
【００２５】また、本発明にかかるインダクタンス素子
は、上記の課題を解決するために、上記第１の導電膜パ
ターンは、上記第２の導電膜パターンを覆う絶縁膜上に
設けられた第３の導電膜パターンからなる、外部との接
続用の引き出し配線と電気的に接続されており、上記第
２の導電膜パターンは、さらに、上記第３の導電膜パタ
ーンの下方に相当する領域を避けて形成されていること
を特徴としている。
【００２６】上記の構成によれば、上記第２の導電膜パ
ターンが、さらに、上記第３の導電膜パターンの下方に
相当する領域を避けて形成されていることで、接続配線
３と、接地領域（接地電位層）との間に発生する寄生容
量を低減することができるので、上記インダクタンス素
子の性能をさらに向上させることができる。
【００２７】本発明にかかる半導体装置は、上記の課題
を解決するために、本発明にかかる上記インダクタンス
素子を内蔵していることを特徴としている。
【００２８】上記の構成によれば、上記インダクタンス
素子を内蔵していることで、上記インダクタンス素子に
おけるインダクタンス部を流れる電流の電磁誘導作用に
由来する、上記半導体基板での、上記インダクタンス部
を通過する高周波の信号の反射および損失を低減し、周
波数に対する該インダクタンス素子の性能を示すＱ値の
低下を抑止することができると共に、寄生容量を低減す
ることができ、高性能のインダクタンス特性を有する半
導体装置を提供することができる。
【００２９】また、上記の構成によれば、上記半導体装
置は、上記インダクタンス素子が、半導体装置を構成す
る集積回路を形成した半導体基板、例えば上記半導体基
板における集積回路形成部（素子形成部）と、上記不純
物領域で分離されているため、他の素子への雑音の影響
も防ぐことができる。
【００３０】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１ないし図５に基づいて説明すれば、
以下の通りである。
【００３１】図１は、本実施の形態にかかる半導体装置
におけるインダクタンス素子形成部の概略構成を示す平
面図であり、図２は、図１に示す半導体装置のＡ−Ａ’
線矢視断面図である。また、図４および図５は、本実施
の形態にかかるインダクタンス素子と半導体装置におけ
る回路部との接続例を、図１に示す半導体装置のＢ−
Ｂ’線矢視断面にて示す図である。なお、図１では、説
明の便宜上、図２に示す絶縁膜５，６，７の表示を省略
すると共に、各構成要素毎に修飾を施している。つま
り、図１において、同じ構成要素には、同じ模様を付し
ている。また、以下の説明では、従来技術にて示した構
成要素と同一の機能を有する構成要素については、同一
の符号を付記し、その説明を省略するものとする。
【００３２】本実施の形態にかかるインダクタンス素子
は、例えば、半導体装置に内蔵、つまり半導体装置にお
ける半導体基板に内蔵あるいは外付けして用いられる。
上記インダクタンス素子は、図２に示すように、半導体
基板４上に、絶縁膜（本実施の形態では絶縁膜５，６，
７）を介して、導電膜パターン１（第１の導電膜パター
ン）からなるインダクタンス部が設けられた構成を有し
ている。
【００３３】上記インダクタンス素子は、半導体基板４
と、該半導体基板４表面に形成された不純物領域９と、
該半導体基板４上に形成された、絶縁膜５（第１の絶縁
膜）、絶縁膜６（第２の絶縁膜）、絶縁膜７（第３の絶
縁膜）、導電膜８（第２の導電膜パターン）、接続配線
３（第３の導電膜パターン）、および上記導電膜パター
ン１と、上記導電膜８と不純物領域９とを電気的に接続
するコンタクトホール１０（ヴィアホール）と、上記接
続配線３と導電膜パターン１とを電気的に接続するヴィ
アホール１１（図４および図５参照）とを備えている。
【００３４】上記インダクタンス素子、つまり、上記イ
ンダクタンス部を形成した半導体基板４を用いて半導体
装置を形成するには、例えば、この半導体基板４自身
に、ＬＳＩ等の集積回路を形成するか、これら集積回路
が形成されている半導体基板上に、上記インダクタンス
部を形成した半導体基板４を取付けるか、あるいは、こ
のインダクタンス部を形成した半導体基板４を含む複数
の半導体基板をリードフレームの半導体基板搭載部上に
取付け、これら半導体基板を１つのパッケージに収める
等の例が挙げられる。
【００３５】つまり、上記インダクタンス素子は、所定
のインダクタンス特性が得られさえすれば、配線化され
て、ＬＳＩを構成するトランジスタ等が設けられた半導
体基板に内蔵されていてもよいし、例えば部品化され、
ＬＳＩを構成するトランジスタ等が設けられた半導体基
板に外付けされていてもよい。
【００３６】しかしながら、上記インダクタンス部を形
成した半導体基板４自身に、ＬＳＩ等の集積回路を形成
し、配線パターンを利用してインダクタンス素子を構成
することによって、部品点数が削減され、生産コストを
低減させることができる。
【００３７】以下、本実施の形態では、主に、上記イン
ダクタンス部を形成した半導体基板４自身に、ＬＳＩ等
の集積回路が形成されている場合、すなわち、上記イン
ダクタンス素子が、ＬＳＩ等の集積回路が形成されてい
る、半導体装置における半導体基板に内蔵されている場
合を例に挙げて説明する。
【００３８】上記インダクタンス素子における半導体基
板４表面（主面）には、該半導体基板４よりも不純物濃
度が高い不純物領域９が、例えば上記半導体基板４の周
縁部を除く、インダクタンス部形成部における半導体基
板４表面（主面）のほぼ全域、具体的には、図１および
図２に示すように、半導体基板４において、上記導電膜
パターン１の形成領域の下方に相当する領域の全域に渡
って形成されている。
【００３９】また、上記半導体基板４の表面（主面）
上、例えば上記半導体基板４の周縁部における上記半導
体基板４の表面（主面）上には、ＬＳＩ等の集積回路を
構成する図示しないトランジスタ（例えば図４に示すト
ランジスタ２０）等が形成されている。
【００４０】上記半導体基板４主面の周縁部には、例え
ば、導電膜８の接地や、導電膜パターン１等を半導体基
板４に形成された集積回路に電気的に接続するために設
けられる、図示しない電極パッド（接続電極、接地端
子）が露出して設けられていてもよく、ＬＳＩ等の集積
回路を構成するトランジスタは、例えばこの電極パッド
に電気的に接続して用いることもできる。
【００４１】本実施の形態では、半導体基板４として、
ｐ型のシリコン半導体基板を使用し、その表面（主面）
に、上記半導体基板４と同じ極性を有する、ｐ型の不純
物領域９が形成された構成を有している。
【００４２】本実施の形態において、上記不純物領域９
は、接地領域（接地電位層）として用いられ、図２に示
すように、上記不純物領域９が形成された半導体基板４
の主面上には、上記不純物領域９を覆うように、第１の
絶縁膜としての絶縁膜５が形成されている。さらに、該
絶縁膜５上には、図１および図２に示すように、第２の
導電膜パターンとして、上記不純物領域９を接地電位と
するための、接地された導電膜８が、該絶縁膜５におけ
る、上記インダクタンス部を構成する導電膜パターン１
並びに該インダクタンス部の接続用の引き出し配線とな
る接続配線３の下方に相当する領域を避けて、例えば該
領域以外の領域に形成されている。
【００４３】つまり、上記導電膜８は、導電膜パターン
１と重ならないように配されることで、導電膜パターン
１と、該導電膜パターン１と対向する接地面（すなわ
ち、接地領域（接地電位層））との間の間隔を大きくと
ることができ、導電膜パターン１と、接地領域（接地電
位層）、本実施の形態においては不純物領域９との間に
発生する寄生容量を低減することができるようになって
いる。
【００４４】また、上記導電膜８は、接続配線３と重な
らないように配されることで、接続配線３と、該接続配
線３と対向する接地面（すなわち、接地領域（接地電位
層））との間の間隔を大きくとることができ、接続配線
３と、接地領域（接地電位層）、本実施の形態において
は不純物領域９との間に発生する寄生容量を低減するこ
とができるようになっている。
【００４５】上記絶縁膜５には、図２に示すように、上
記導電膜８形成領域の下方にコンタクトホール１０が設
けられ、上記不純物領域９は、このコンタクトホール１
０を介して上記導電膜８と電気的に接続されている。
【００４６】また、上記絶縁膜５上には、上記導電膜８
を覆うように、第２の絶縁膜となる絶縁膜６が設けら
れ、その上に、導電膜パターン１の一方の端子への引き
出し配線、つまり、上記インダクタンス部の接続用の引
き出し配線となる、導電膜（導電膜パターン）からなる
接続配線３が形成され、この接続配線３を覆う、第３の
絶縁膜である絶縁膜７上に、インダクタンス部を構成す
る、帯状の導電膜からなる、上記導電膜パターン１が形
成されている。
【００４７】上記導電膜パターン１は、図１に示すよう
に、螺旋状（渦巻き状）の配線パターンによって構成さ
れている。上記螺旋状の導電膜パターン１は、その螺旋
のほぼ中心部において、該導電膜パターン１の上記一方
の端子（引き出し用端子）を形成し、該端子、すなわ
ち、その螺旋のほぼ中心部においてヴィアホール１１
（例えば図４参照）を介して上記接続配線３の一端と接
続されている。また、接続配線３の他端は、半導体基板
４の主面の周縁部に露出している図示しない電極パッ
ド、あるいは、回路部におけるトランジスタ（例えば図
４に示すトランジスタ２０）等と接続されている。
【００４８】つまり、上記接続配線３は、上記導電膜パ
ターン１を、半導体基板４主面の周縁部に形成された上
記電極パッド、つまり、上記半導体基板４に形成された
集積回路等に接続された電極パッド、あるいは、集積回
路等の回路部におけるトランジタ等と接続するリード部
として用いられ、上記導電膜パターン１は、上記ヴィア
ホール１１を介して、上記接続配線３により、螺旋の中
心部から外部、例えば半導体基板４に形成された集積回
路に電気的に接続されている。上記導電膜パターン１
は、該導電膜パターン１に電流が流されることにより、
インダクタンス素子として作動する。
【００４９】次に、本実施の形態にかかる上記半導体装
置の製造方法、特に、上記半導体装置におけるインダク
タンス素子（インダクタンス素子部）の製造方法につい
て主に図１および図２を参照して以下に説明する。
【００５０】本実施の形態においては、まず、半導体基
板４としてのｐ型のシリコン半導体基板に、ｐ型の不純
物領域９を、例えば、通常ＣＭＯＳ(complementary met
al oxide semiconductor) プロセスで使用される、三フ
ッ化ホウ素（ＢＦ3 ）を用いた、低エネルギーのイオン
注入法等の方法により形成し、その上に、例えば二酸化
ケイ素（ＳｉＯ2 ）からなる絶縁膜５を、プラズマＣＶ
Ｄ(chemical vapor deposition) 等の従来公知の方法に
より成膜する。
【００５１】次に、フォトレジストを利用して絶縁膜５
の所定の領域にＲＩＥ(Reactive Ion Etching)等によ
り、不純物領域９を導電膜８に接続するためのコンタク
トホール１０…を形成し、メッキ等を施すことにより、
上記不純物領域９を部分的に露出する。続いて、フォト
レジストを利用して、このコンタクトホール１０…を覆
うように、例えばアルミニウム（Ａｌ）からなる導電膜
８を、例えば蒸着、スパッタリング、あるいは印刷等の
方法により形成する。これにより、上記コンタクトホー
ル１０は、上記導電膜８により接地点（接地端子）とな
る例えば前記電極パッド等に接続され、不純物領域９の
接地用のコンタクトホールとして用いられる。
【００５２】上記コンタクトホール１０並びに該コンタ
クトホール１０と接続された導電膜８は、インダクタン
ス部を構成する導電膜パターン１およびその接続用の引
き出し配線となる接続配線３、特に、上記インダクタン
ス部を構成する導電膜パターン１と重ならないように、
例えば、上記絶縁膜５において、上記導電膜パターン１
の真下に相当する領域に近接した領域に配される。
【００５３】具体的には、上記導電膜８並びにコンタク
トホール１０は、導電膜パターン１並びに接続配線３の
下方領域（つまり、上記導電膜パターン１の真下並びに
接続配線３の真下に相当する領域）を避けて、上記半導
体基板４の周縁部を除く、上記半導体基板４の表面（主
面）のほぼ全域、より具体的には、図１および図２に示
すように、半導体基板４における、導電膜パターン１の
形成領域の下方領域において、導電膜パターン１の真下
並びに接続配線３の真下を除く領域全域に渡って形成さ
れる。これにより、上記導電膜８は、例えば、上記導電
膜パターン１の真下に相当する領域に近接した領域にお
いて、上記導電膜パターン１に沿った形状に形成され
る。
【００５４】なお、前記したように上記導電膜パターン
１と接地電位層である不純物領域９との間に発生する寄
生容量並びに該接続配線３と上記不純物領域９との間に
発生する寄生容量を低減するためには、上記導電膜８並
びにコンタクトホール１０は、その殆どの領域、好適に
はその全ての領域において、上記インダクタンス部を構
成する導電膜パターン１並びに上記接続配線３と重なら
ないように配置されていることが好ましいが、本実施の
形態に示すように不純物領域９の接地のための上記導電
膜８を、インダクタンス部を形成する領域内部、つま
り、上記導電膜パターン１形成領域の中に相当する領域
に配置した場合、接地点（接地端子）となる前記電極パ
ッドへの接続を行うため、上記導電膜８が、上記導電膜
パターン１あるいは接続配線３と一部重なっている領域
があっても構わない。
【００５５】その後、上記絶縁膜５上に、上記導電膜８
を被覆するように、再度、例えばＳｉＯ2 を、プラズマ
ＣＶＤ等の従来公知の方法により成膜することで絶縁膜
６を形成し、この上に、フォトレジストを利用して、例
えばＡｌからなる接続配線３を、蒸着、スパッタリン
グ、あるいは印刷等の方法により形成する。さらに、上
記絶縁膜６上に、上記接続配線３を被覆するように、前
記絶縁膜５，６と同様にして絶縁膜７を形成し、この絶
縁膜７の所定の領域に、ＲＩＥやメッキ等により、上記
接続配線３と導電膜パターン１とを結合するためのヴィ
アホール１１を形成し、接続配線３を部分的に露出させ
る。
【００５６】次いで、上記絶縁膜７の上に、フォトレジ
ストを利用して、例えば、Ａｌにより、所望のインダク
タンス値を有するように予め定められた配線パターンに
て、蒸着やスパッタリング、あるいは印刷等の方法によ
り導電膜パターン１からなるインダクタンス部を形成す
る。本実施の形態では、上記導電膜パターン１を、螺旋
形の帯状（螺旋状）の導電膜（配線）にて形成してい
る。上記導電膜パターン１の一端は、該導電膜パターン
１のほぼ中心に形成され、ヴィアホール１１を介して接
続配線３の一端に電気的に接続されている。一方、導電
膜パターン１の他端は、例えば、半導体基板４の周辺部
に露出している図示しない電極パッド等と接続されてい
る。その後、必要に応じて、上記導電膜パターン１を含
む半導体基板４表面を、例えば、ポリイミドのようなパ
ッシベーション膜（図示せず）で保護する。
【００５７】以上のようにして形成されるインダクタン
ス素子、並びに、該インダクタンス素子をインダクタン
ス素子部として内蔵する半導体装置は、３層配線以上の
通常のＣＭＯＳプロセスを使用すれば十分作製すること
ができる。例えば、上記した各導電膜パターン（すなわ
ち、導電膜パターン１、接続配線３、および導電膜８）
を構成する導電膜には、０．５μｍ〜０．７μｍ程度の
Ａｌを使用し、絶縁膜５，６，７には、１μｍ程度のＳ
ｉＯ2 膜が適当である。但し、これらの材料は特に限定
されることはなく、上記導電膜パターンを構成する導電
膜には金（Ａｕ）や銅（Ｃｕ）、絶縁膜５，６，７には
ポリイミドやエポキシ樹脂等を使用することもできる。
また、コンタクトホール１０やヴィアホール１１等の各
ヴィアホールには、例えば、上記した各導電膜パターン
の形成に用いられる導電材料と同じ導電材料が用いられ
る。
【００５８】以上のように、本実施の形態によれば、上
記半導体装置においてインダクタンス素子の形成に必要
とされる最小導電膜数は、前記特開平６−１８１２８９
号公報に記載の半導体装置（図１０および図１１参照）
と同様に３層であるが、前記特開平６−１８１２８９号
公報のように第１の絶縁膜である絶縁膜５上に形成され
た金属薄膜２を接地導体（接地電位層）として使用する
よりも、半導体基板４表面に不純物領域９を形成し、該
不純物領域９を接地領域（接地電位層）として使用した
方が、インダクタンス部と、接地面、つまり接地電位層
として使用する層または領域との間の膜厚（間隔）を厚
くすることができ、その結果、寄生容量を低減すること
ができる。
【００５９】図３に、本実施の形態にかかるインダクタ
ンス素子と、上記半導体基板４に、接地電位を有する上
記不純物領域９が形成されていない、従来のインダクタ
ンス素子の特性シュミレーション結果を示す。図３は、
それぞれのインダクタンス素子における、周波数に対す
るインダクタンス素子の性能を示すＱ値の周波数依存性
を示す特性図である。図３より、本実施の形態によれ
ば、Ｑ値の周波数依存性は、従来と比較し、明らかに改
善されていることが判る。
【００６０】以上のように、本実施の形態にかかるイン
ダクタンス素子は、半導体基板４表面（主面）におい
て、該半導体基板４上に絶縁膜５，６，７を介して形成
された導電膜パターン１の真下に相当する領域に、接地
された不純物領域９（接地電位層）を形成した構成を有
している。このため、上記インダクタンス部を流れる電
流の電磁誘導作用に由来する、上記インダクタンス部を
通過する高周波の信号の反射および損失を低減し、周波
数に対する該インダクタンス素子の性能を示すＱ値の低
下を抑止することができ、得られるインダクタンス素子
の性能を向上させることができると共に、従来よりも寄
生容量を低減することができる。
【００６１】上記不純物領域９の接地は、上記半導体基
板４上に、第１の絶縁膜である絶縁膜５を介して形成さ
れた、接地された導電膜８と、該導電膜８と上記不純物
領域９とを接続するコンタクトホール１０とによって行
なうことができる。
【００６２】このとき、上記不純物領域９を接地するた
めの導電膜８並びにコンタクトホール１０、つまり、上
記不純物領域９を接地電位にするための配線に利用する
上記導電膜８とコンタクトホール１０とを、上記導電膜
パターン１と重ならないように、該導電膜パターン１を
避けて該導電膜パターン１の下以外の部分に配置するこ
とで、上記半導体基板４表面の不純物領域９を、上記導
電膜パターン１を通過する高周波の信号の反射および損
失を低減させるための接地電位層として使用することが
できる。
【００６３】次に、図４に、上記インダクタンス素子を
内蔵する半導体装置の例として、上記インダクタンス部
を形成した半導体基板４自身に、ＬＳＩ等の集積回路が
形成されている例、すなわち、上記インダクタンス素子
が、ＬＳＩ等の集積回路が形成されている、半導体装置
における半導体基板としての半導体基板４に内蔵されて
いる例として、上記インダクタンス素子が、同半導体装
置内にあるトランジスタ２０のゲート電極２２に接続さ
れている例を示す。
【００６４】図４は、図１のＢ−Ｂ’線矢視断面にて、
上記インダクタンス素子を、同半導体装置内にあるトラ
ンジスタ２０のゲート電極２２に接続した半導体装置の
構成を示す断面図である。
【００６５】一般的に、インダクタンス素子はアナログ
回路に多く用いられるが、図４に示すようなゲート電極
２２に接続されたインダクタンス素子は、低雑音増幅器
等でマッチング回路としてインダクタンス素子を使用し
た場合に用いられる接続方法である。
【００６６】図４に示す半導体装置は、半導体基板４表
面（主面）に、インダクタンス素子を構成する該半導体
基板４よりも不純物濃度が高い不純物領域９が設けられ
ていると共に、例えば、半導体装置の回路部を構成する
トランジスタ２０のソースまたはドレイン領域としてそ
れぞれ用いられる不純物領域２１ａ・２１ｂが設けられ
ている。上記インダクタンス素子における不純物領域９
は、上記半導体装置において、上記不純物領域２１ａ・
２１ｂを形成する工程、すなわち、トランジスタ２０の
ソースまたはドレイン領域における不純物注入工程と例
えば同時に形成することができる。
【００６７】上記半導体装置において、上記トランジス
タ２０とインダクタンス素子との接続は、絶縁膜５に設
けられたヴィアホール２３を介して上記トランジスタ２
０のゲート電極２２と電気的に接続された導電膜２４
に、インダクタンス部の接続用の引き出し配線となる接
続配線３における前記他端（すなわち、導電膜パターン
１と接続されていない側の端部）を、絶縁膜６に設けら
れたヴィアホール２５を介して電気的に接続することに
より行なわれる。
【００６８】上記インダクタンス素子において不純物領
域９を導電膜８に接続するためのコンタクトホール１
０、導電膜８は、例えば、上記ヴィアホール２３、導電
膜２４の形成工程とそれぞれ同時に行なうことができ
る。
【００６９】次に、図５に、上記インダクタンス素子
を、半導体装置における半導体基板４に外付けした半導
体装置の例を示す。図５は、図１のＢ−Ｂ’線矢視断面
にて、上記インダクタンス素子を外部の回路と接続した
半導体装置の構成を示す断面図である。
【００７０】図５においては、図４に示すインダクタン
ス素子の内蔵例と同様のインダクタンス素子を単独で形
成した半導体基板４を、導電膜パターン１により直接、
他の回路を形成した回路チップブロック３１と接続して
いる。該回路チップブロック３１としては、例えばアン
プ類等が挙げられるが、これに限定されるものではな
い。
【００７１】このように、本実施の形態にかかる半導体
装置は、上記インダクタンス素子を、該半導体装置を構
成する半導体基板４並びにその他の配線等により、他の
構成部材、例えば集積回路等の回路部におけるトランジ
スタ２０等の形成と同時に半導体装置内部に直接形成し
てもよいし、上記インダクタンス素子を、他の回路基板
と別個の部品として備えていてもよい。
【００７２】本実施の形態では、前記したように、イン
ダクタンス素子の形成に、ＣＭＯＳプロセスを使用して
いることから、上記半導体装置としては、上記インダク
タンス部を形成した半導体基板４自身に、ＬＳＩ等の集
積回路を形成することで、上記インダクタンス素子が半
導体装置に内蔵されている構成とすることが好ましく、
上記インダクタンス素子は、このような半導体装置に特
に好適に用いられる。
【００７３】本実施の形態にかかる半導体装置として
は、例えばＲＦ(radio frequency) トランジスタ、ロー
ノイズアンプ等が挙げられ、上記インダクタンス素子
は、例えば、これらの回路の一部に使用される。
【００７４】なお、本実施の形態では、上記インダクタ
ンス部を構成する導電膜パターン１の形状が、螺旋状で
ある場合を例に挙げて説明したが、本実施の形態はこれ
に限定されるものではなく、蛇行状、矩形状等、種々の
形状とすることができる。
【００７５】なお、上記インダクタンス部を上述したよ
うに螺旋状の導電膜パターン１（配線パターン）により
形成することによって、小さな設置面積で大きなインダ
クタンス特性を得ることができる。上記導電膜パターン
１は、上記した蒸着やスパッタリング、印刷等の方法の
他、細線（ワイヤ）の使用等により形成することもでき
る。上記導電膜パターン１の形状や巻き数、膜厚、パタ
ーン幅（導電膜の幅）は、所望のインダクタンス値が得
られるように適宜設定される。
【００７６】また、本実施の形態では、上記半導体基板
４にｐ型のシリコン半導体基板を使用し、その表面（主
面）に、ｐ型の不純物領域９が形成された構成とした
が、上記インダクタンス素子としては、ｎ型のシリコン
半導体基板を使用し、その表面（主面）に、ｎ型の不純
物領域９が形成された構成としても構わない。なお、上
記不純物領域９は、グランドに接続（接地）される低抵
抗の接地電位層であり、上記したように半導体基板４と
同極性であってもよく、逆極性であっても構わない。
【００７７】〔実施の形態２〕本発明の他の実施の形態
について、図６および図７に基づいて説明すれば、以下
の通りである。なお、本実施の形態において、実施の形
態１における構成要素と同一の機能を有する構成要素に
ついては、同一の符号を付記し、その説明を省略する。
本実施の形態では、前記実施の形態１との相違点につい
て説明するものとする。
【００７８】図６は、本実施の形態にかかる半導体装置
におけるインダクタンス素子形成部の概略構成を示す平
面図であり、図７は、図６に示す半導体装置のＣ−Ｃ’
線矢視断面図である。なお、図６では、説明の便宜上、
図７に示す絶縁膜５，６，７の表示を省略すると共に、
各構成要素毎に修飾を施している。つまり、図６におい
て、同じ構成要素には、同じ模様を付している。
【００７９】前記したように、実施の形態１にかかる半
導体装置では、図１および図２に示すように、半導体基
板４において、不純物領域９が、インダクタンス部の形
成領域の下方に相当する領域の全域に渡って形成される
と共に、該不純物領域９を接地電位とする導電膜８が、
上記インダクタンス部を構成する導電膜パターン１（配
線）の真下に相当する領域に近接した領域において、該
導電膜パターン１（配線）に沿って形成された構成とし
た。
【００８０】これに対し、本実施の形態にかかる半導体
装置では、図６および図７に示すように、上記導電膜８
を、上記導電膜パターン１および接続配線３と重ならな
いように、上記螺旋状の導電膜パターン１形成領域の外
側（外郭部）、つまり、上記螺旋状のインダクタンス部
を構成する導電膜パターン１（配線）の最も外側に位置
する導電膜（導電膜パターン）の外側において、該導電
膜（導電膜パターン）の真下に相当する領域に近接した
領域にのみ設けると共に、不純物領域９を、インダクタ
ンス素子を構成する導電膜パターン１の下方（真下）に
相当する領域と、該インダクタンス素子の接続用の引き
出し配線となる接続配線３の下方（真下）に相当する領
域と、上記導電膜８と不純物領域９とを結合するコンタ
クトホール１０を形成する領域とにのみ設けた構成とし
ている。
【００８１】本実施の形態によれば、上記導電膜８を、
導電膜パターン１並びに接続配線３と全く重ならないよ
うに配することができ、導電膜パターン１並びに接続配
線３と、接地領域（接地電位層）との間に発生する寄生
容量をさらに低減することができる。
【００８２】なお、図６および図７に示す半導体装置で
は、上記導電膜８を、図６および図７に示すように、２
箇所、具体的には、上記螺旋状の導電膜パターン１のう
ち、上記導電膜パターン１の各端子の引き出し方向と平
行に配された、最も外側に位置する導電膜パターン（配
線）の外側に２箇所設けた構成としたが、本実施の形態
はこれに限定されるものではなく、不純物領域９を接地
するための上記導電膜８は、インダクタンス部を構成す
る上記導電膜パターン１の周辺に一箇所のみ設ける構造
としてもよく、上記不純物領域９を、接地領域（接地電
位層）として用いることができるように形成されていれ
ば特に限定されるものではない。
【００８３】本実施の形態にかかるインダクタンス素子
もまた、前記実施の形態１において、図４および図５に
示したように、半導体装置を構成する半導体基板４並び
にその他の配線等により、他の構成部材、例えば集積回
路等の回路部におけるトランジスタ２０等の形成と同時
に半導体装置内部に直接形成してもよいし、上記インダ
クタンス素子を、他の回路基板と別個の部品として備え
ていてもよい。
【００８４】以上のように、本発明にかかるインダクタ
ンス素子は、半導体基板上に、絶縁膜を介して、所定の
インダクタンス値を有するように予め設定された第１の
導電膜パターンからなるインダクタンス部が形成された
インダクタンス素子において、上記半導体基板表面にお
ける少なくとも上記第１の導電膜パターンの下方に相当
する領域に、接地電位を有する、上記半導体基板よりも
不純物濃度が高い不純物領域が形成されている構成であ
る。
【００８５】上記不純物領域は、該不純物領域上に絶縁
膜を介して形成された、接地された第２の導電膜パター
ンに電気的に接続されており、上記第２の導電膜パター
ンは、上記第１の導電膜パターンの下方に相当する領域
を避けて形成されていることが好ましい。
【００８６】また、上記第１の導電膜パターンは、上記
第２の導電膜パターンを覆う絶縁膜上に設けられた第３
の導電膜パターンからなる接続用の引き出し配線と電気
的に接続されており、上記第２の導電膜パターンは、さ
らに、上記第３の導電膜パターンの下方に相当する領域
を避けるように形成されていることが好ましい。
【００８７】本発明にかかるインダクタンス素子は、例
えば、上記不純物領域の上部に、第１の絶縁膜を介して
第２の導電膜パターンが設けられ、該第２の導電膜パタ
ーンの上部に、第２の絶縁膜を介して、上記第１の導電
膜パターンからなるインダクタンス部の接続用の引き出
し配線となる第３の導電膜パターンが設けられ、上記第
３の導電膜パターンの上部に、第３の絶縁膜を介して、
上記第１の導電膜パターンからなるインダクタンス部が
設けられた構成を有している。
【００８８】上記第３の導体膜パターンは、上記第１の
導電膜パターンを、例えば外部回路と電気的に接続す
る。なお、上記第３の導体膜パターンは、さらにボンデ
ィングワイヤに接続され、該ボンディングワイヤにより
外部回路と接続されていてもよい。
【００８９】なお、本実施の形態では、上記第１の導電
膜パターンを、螺旋状に形成した構成としたが、上記第
１の導電膜パターンの形状としては、例えば蛇行状であ
ってもよい。
【００９０】上記第１の導電膜パターンは、例えば、上
記第３の導電膜パターンからなる接続用の引き出し配線
と、該接続用の引き出し配線を覆う絶縁膜に設けられた
ヴィアホールを介して接続されている。また、上記第２
の導電膜パターンは、例えば、上記不純物領域と、該不
純物領域を覆う絶縁膜に設けられたヴィアホールを介し
て接続されている。
【００９１】上記第２の導電膜パターンは、例えば、少
なくとも上記第１の導電膜パターンと重ならないよう
に、上記第１の導電膜パターン近傍に、上記第１の導電
膜パターンに沿って設けられている構成とすることがで
きる。
【００９２】上記第３の接続配線は、上記第１の導電膜
パターン外方に引き出されており、上記第２の導電膜パ
ターンは、上記第１の導電膜パターンの外側に、上記第
３の導電パターンの下方に相当する領域を避けて延設さ
れている構成としてもよい。具体的には、上記第２の導
電膜パターンは、例えば上記第１の導電膜パターンが螺
旋状の導電膜パターンからなる場合、該第１の導電膜パ
ターンの外周側（外郭）に、上記第３の導電パターンの
下方に相当する領域を避けて、例えば、上記第３の導電
パターンの引き出し方向と異なる方向に延設された構成
としてもよい。
【００９３】また、上記不純物領域は、上記第１の導電
膜パターンの下方（真下）に相当する領域と、該インダ
クタンス素子の接続用の引き出し配線となる第３の導電
膜パターンの下方（真下）に相当する領域と、上記第２
の導電膜パターンと不純物領域とを結合するコンタクト
ホール（ヴィアホール）を形成する領域とにのみ設けた
構成とすることができる。この場合、例えば、上記不純
物領域は、上記第１の導電膜パターン並びに第３の導電
膜パターンの下方（真下）に、上記第１の導電膜パター
ン並びに第３の導電膜パターンに沿って形成すればよ
い。
【００９４】上記インダクタンス素子は、例えば半導体
装置に内蔵して用いられる。上記インダクタンス素子を
内蔵する半導体装置は、該インダクタンス素子を構成す
る半導体基板自身に、ＬＳＩ等の集積回路を形成する
か、これら集積回路が形成されている半導体基板上に、
上記インダクタンス部を形成した半導体基板（インダク
タンス素子）を取付けるか、あるいは、このインダクタ
ンス部を形成した半導体基板を含む複数の半導体基板を
リードフレームの半導体基板搭載部上に取付け、これら
半導体基板を１つのパッケージに収めた構成とすること
ができる。つまり、上記半導体装置は、上記インダクタ
ンス素子を、該半導体装置を構成する半導体基板並びに
その他の配線等により、他の構成部材と同時に半導体装
置内部に直接形成してもよいし、上記インダクタンス素
子を、他の回路基板と別個の部品として備えていてもよ
く、上記インダクタンス部が設けられた半導体基板に集
積回路を形成せず、内部に集積回路が形成されている少
なくとも１つの半導体基板を別に用意し、この半導体基
板を、上記インダクタンス素子、つまり、上記インダク
タンス部が形成された半導体基板とともに１つのパッケ
ージに封止してマルチチップ型の半導体装置としてもよ
い。
【００９５】すなわち、本発明によれば、例えば、上記
インダクタンス部が形成された半導体基板（インダクタ
ンス素子）を、集積回路が形成された素子領域を有する
半導体基板、例えば、シリコン半導体基板に接合し、パ
ッケージングして１チップの半導体装置として移動型通
信装置等の小型機器に組込むこともできる。また、上記
インダクタンス部が形成され、集積回路が形成されてい
ない半導体基板上に、容量や抵抗等の受動素子を組込
み、この受動素子を組込んだ半導体基板と集積回路を形
成した半導体基板とを組合わせて半導体装置を構成して
もよい。
【００９６】上記インダクタンス部が形成された半導体
基板と集積回路を形成した半導体基板とを組合わせるに
際しては、集積回路を形成した半導体基板に、上記イン
ダクタンス素子を構成する半導体基板を、接着剤等を用
いて直接貼付けてもよいし、集積回路を形成した半導体
基板と上記インダクタンス素子を構成する半導体基板と
をワイヤボンディング等の配線で接続してもよい。この
配線には、ＴＡＢ(Tape Automated Bonding)テープやリ
ードフレーム等を用いることができ、これら配線を利用
して両基板を電気的に接続することができる。
【００９７】本発明によれば、上記半導体装置は、上記
インダクタンス素子が、集積回路を形成した半導体基
板、例えば上記半導体基板における集積回路形成部（素
子形成部）と、接地領域、すなわち、上記不純物領域で
分離されているため、他の素子への雑音の影響も防ぐこ
とができる。
【００９８】本発明にかかる上記インダクタンス素子並
びに該インダクタンス素子を備えた上記半導体装置は、
例えば、携帯電話等の携帯通信機器等、インダクタンス
素子を必要とする製品全般に広く適用することが可能で
ある。
【００９９】
【発明の効果】本発明にかかるインダクタンス素子は、
以上のように、半導体基板上に、絶縁膜を介して、所定
のインダクタンス値を有するように予め設定された第１
の導電膜パターンからなるインダクタンス部が形成され
たインダクタンス素子において、上記半導体基板表面に
おける少なくとも上記第１の導電膜パターンの下方に相
当する領域に、接地電位を有する、上記半導体基板より
も不純物濃度が高い不純物領域が形成されている構成で
ある。
【０１００】それゆえ、上記インダクタンス部を流れる
電流の電磁誘導作用に由来する、上記インダクタンス部
を通過する高周波の信号の反射および損失を低減し、周
波数に対する該インダクタンス素子の性能を示すＱ値の
低下を抑止することができ、得られるインダクタンス素
子の性能を向上させることができると共に、従来よりも
寄生容量を低減することができ、この寄生容量による信
号レベルの減衰を低減させることができるという効果を
奏する。
【０１０１】本発明にかかるインダクタンス素子は、以
上のように、上記不純物領域は、該不純物領域上に絶縁
膜を介して形成された、接地された第２の導電膜パター
ンに電気的に接続されており、上記第２の導電膜パター
ンは、上記第１の導電膜パターンの下方に相当する領域
を避けて形成されている構成である。
【０１０２】それゆえ、上記不純物領域を、上記第１の
導電膜パターンを通過する高周波の信号の反射および損
失を低減させるための接地電位層として使用することが
でき、インダクタンス部と、接地電位層として使用する
層または領域との間の膜厚（間隔）を厚くすることがで
き、その結果、寄生容量を低減することができるという
効果を奏する。
【０１０３】また、本発明にかかるインダクタンス素子
は、以上のように、上記第１の導電膜パターンは、上記
第２の導電膜パターンを覆う絶縁膜上に設けられた第３
の導電膜パターンからなる、外部との接続用の引き出し
配線と電気的に接続されており、上記第２の導電膜パタ
ーンは、さらに、上記第３の導電膜パターンの下方に相
当する領域を避けて形成されている構成である。
【０１０４】それゆえ、接続配線３と、接地領域（接地
電位層）との間に発生する寄生容量を低減することがで
きるので、上記インダクタンス素子の性能をさらに向上
させることができるという効果を奏する。
【０１０５】本発明にかかる半導体装置は、以上のよう
に、本発明にかかる上記インダクタンス素子を内蔵して
いる構成である。
【０１０６】それゆえ、上記インダクタンス素子におけ
るインダクタンス部を流れる電流の電磁誘導作用に由来
する、上記半導体基板における、上記インダクタンス部
を通過する高周波の信号の反射および損失を低減し、周
波数に対する該インダクタンス素子の性能を示すＱ値の
低下を抑止することができると共に、従来よりも寄生容
量を低減することができ、高性能のインダクタンス素子
を備えた半導体装置を提供することができるという効果
を奏する。
【０１０７】また、上記の構成によれば、上記半導体装
置は、上記インダクタンス素子が、半導体装置を構成す
る集積回路を形成した半導体基板、例えば上記半導体基
板における集積回路形成部（素子形成部）と、接地領
域、すなわち、上記不純物領域で分離されているため、
他の素子への雑音の影響も防ぐことができるという効果
を併せて奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態にかかる半導体装置にお
けるインダクタンス素子形成部の概略構成を示す平面図
である。
【図２】図１に示す半導体装置のＡ−Ａ’線矢視断面図
である。
【図３】上記半導体装置におけるインダクタンス素子の
Ｑ値の周波数依存性を示す特性図である。
【図４】図１のＢ−Ｂ’線矢視断面にて、上記インダク
タンス素子を、同半導体装置内にあるトランジスタのゲ
ート電極に接続した半導体装置の構成を示す断面図であ
る。
【図５】図１のＢ−Ｂ’線矢視断面にて、上記インダク
タンス素子を外部の回路と接続した半導体装置の構成を
示す断面図である。
【図６】本発明の他の実施の形態にかかる半導体装置に
おけるインダクタンス素子形成部の概略構成を示す平面
図である。
【図７】図６に示す半導体装置のＣ−Ｃ’線矢視断面図
である。
【図８】従来の半導体装置におけるインダクタンス素子
形成部の概略構成を示す平面図である。
【図９】図８に示す半導体装置におけるインダクタンス
素子形成部のＤ−Ｄ’線矢視断面図である。
【図１０】従来の他の半導体装置におけるインダクタン
ス素子形成部の概略構成を示す平面図である。
【図１１】図１０に示す半導体装置におけるインダクタ
ンス素子形成部のＥ−Ｅ’線矢視断面図である。
【符号の説明】
１ 導電膜パターン（第１の導電膜パターン、イン
ダクタンス部） ３ 接続配線（引き出し配線） ４ 半導体基板 ５ 絶縁膜（第１の絶縁膜） ６ 絶縁膜（第２の絶縁膜） ７ 絶縁膜（第３の絶縁膜） ８ 導電膜（第２の導電膜パターン） ９ 不純物領域 １０ コンタクトホール １１ ヴィアホール ２０ トランジスタ ２１ａ 不純物領域 ２１ｂ 不純物領域 ２２ ゲート電極 ２３ ヴィアホール ２５ ヴィアホール ３１ 回路チップブロック

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に、絶縁膜を介して、所定の
    インダクタンス値を有するように予め設定された第１の
    導電膜パターンからなるインダクタンス部が形成された
    インダクタンス素子において、 上記半導体基板表面における少なくとも上記第１の導電
    膜パターンの下方に相当する領域に、接地電位を有す
    る、上記半導体基板よりも不純物濃度が高い不純物領域
    が形成されていることを特徴とするインダクタンス素
    子。
  2. 【請求項２】上記不純物領域は、該不純物領域上に絶縁
    膜を介して形成された、接地された第２の導電膜パター
    ンに電気的に接続されており、 上記第２の導電膜パターンは、上記第１の導電膜パター
    ンの下方に相当する領域を避けて形成されていることを
    特徴とする請求項１記載のインダクタンス素子。
  3. 【請求項３】上記第１の導電膜パターンは、上記第２の
    導電膜パターンを覆う絶縁膜上に設けられた第３の導電
    膜パターンからなる、外部との接続用の引き出し配線と
    電気的に接続されており、上記第２の導電膜パターン
    は、さらに、上記第３の導電膜パターンの下方に相当す
    る領域を避けて形成されていることを特徴とする請求項
    ２記載のインダクタンス素子。
  4. 【請求項４】請求項１ないし３の何れか１項に記載のイ
    ンダクタンス素子を内蔵していることを特徴とする半導
    体装置。
JP2001107730A 2001-04-05 2001-04-05 半導体装置 Expired - Lifetime JP3579000B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001107730A JP3579000B2 (ja) 2001-04-05 2001-04-05 半導体装置
TW091104041A TW536807B (en) 2001-04-05 2002-03-05 Inductance element and semiconductor device
US10/090,766 US6661078B2 (en) 2001-04-05 2002-03-06 Inductance element and semiconductor device
KR10-2002-0012922A KR100475477B1 (ko) 2001-04-05 2002-03-11 인덕턴스 소자 및 반도체 장치
DE60226661T DE60226661D1 (de) 2001-04-05 2002-03-13 Induktives Element und Halbleiterbauelement
EP02251762A EP1248297B1 (en) 2001-04-05 2002-03-13 Inductance element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001107730A JP3579000B2 (ja) 2001-04-05 2001-04-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2002305246A true JP2002305246A (ja) 2002-10-18
JP3579000B2 JP3579000B2 (ja) 2004-10-20

Family

ID=18960001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001107730A Expired - Lifetime JP3579000B2 (ja) 2001-04-05 2001-04-05 半導体装置

Country Status (6)

Country Link
US (1) US6661078B2 (ja)
EP (1) EP1248297B1 (ja)
JP (1) JP3579000B2 (ja)
KR (1) KR100475477B1 (ja)
DE (1) DE60226661D1 (ja)
TW (1) TW536807B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047174A1 (ja) * 2002-11-21 2004-06-03 Fujitsu Limited 高q値インダクタンスを有する半導体集積回路装置
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
JP2008016703A (ja) * 2006-07-07 2008-01-24 Sony Corp 可変インダクタ及びこれを用いた半導体装置
JP2012060157A (ja) * 2011-12-05 2012-03-22 Sony Corp 可変インダクタ及びこれを用いた半導体装置
WO2022255036A1 (ja) * 2021-05-31 2022-12-08 株式会社村田製作所 電子部品

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
FR2851078A1 (fr) * 2003-02-07 2004-08-13 St Microelectronics Sa Inductance integree et circuit electronique l'incorporant
WO2004107444A1 (ja) * 2003-05-29 2004-12-09 Mitsubishi Denki Kabushiki Kaisha 半導体装置
US20050104158A1 (en) * 2003-11-19 2005-05-19 Scintera Networks, Inc. Compact, high q inductor for integrated circuit
KR100759252B1 (ko) * 2005-06-30 2007-09-17 매그나칩 반도체 유한회사 Ｐｇｓ 및 이를 포함하는 반도체 소자
JP4707056B2 (ja) * 2005-08-31 2011-06-22 富士通株式会社 集積型電子部品および集積型電子部品製造方法
JP4842052B2 (ja) * 2006-08-28 2011-12-21 富士通株式会社 インダクタ素子および集積型電子部品
KR100725714B1 (ko) * 2006-08-29 2007-06-07 동부일렉트로닉스 주식회사 인덕터 및 인덕터 제조방법
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
JP2009302418A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 回路装置及びその製造方法
KR20190033314A (ko) 2017-09-21 2019-03-29 이삼형 일회용 이종 혼합 파우치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181289A (ja) 1992-12-14 1994-06-28 Toshiba Corp 半導体装置
US5717243A (en) * 1996-04-24 1998-02-10 Harris Corporation Integrated circuit with an improved inductor structure and method of fabrication
EP0940849A1 (en) * 1998-03-05 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw A low-loss conductive pattern on a substrate and a method for fabrication thereof
JP2000022085A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法
JP4776752B2 (ja) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047174A1 (ja) * 2002-11-21 2004-06-03 Fujitsu Limited 高q値インダクタンスを有する半導体集積回路装置
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
JP2008016703A (ja) * 2006-07-07 2008-01-24 Sony Corp 可変インダクタ及びこれを用いた半導体装置
JP2012060157A (ja) * 2011-12-05 2012-03-22 Sony Corp 可変インダクタ及びこれを用いた半導体装置
WO2022255036A1 (ja) * 2021-05-31 2022-12-08 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
KR20020079381A (ko) 2002-10-19
EP1248297A2 (en) 2002-10-09
US20020145175A1 (en) 2002-10-10
US6661078B2 (en) 2003-12-09
TW536807B (en) 2003-06-11
EP1248297A3 (en) 2004-09-08
KR100475477B1 (ko) 2005-03-10
EP1248297B1 (en) 2008-05-21
DE60226661D1 (de) 2008-07-03
JP3579000B2 (ja) 2004-10-20

Similar Documents

Publication Publication Date Title
US6472738B2 (en) Compound semiconductor device
TW464996B (en) Semiconductor device and its manufacturing process
US7859383B2 (en) Spiral inductor with multi-trace structure
US9824955B2 (en) Semiconductor device
JP3579000B2 (ja) 半導体装置
US9251942B2 (en) Electronic substrate, semiconductor device, and electronic device
US7545036B2 (en) Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
JP4290158B2 (ja) 半導体装置
US9633989B2 (en) ESD protection device
US9704799B2 (en) Semiconductor device
WO2010050091A1 (ja) 半導体装置
JP2003007910A (ja) 半導体装置
JPH08330517A (ja) 集積回路装置および共振回路
JP2008085362A (ja) 半導体装置及び半導体モジュール
JP2010109075A (ja) 半導体パッケージ
JPH06181289A (ja) 半導体装置
JP2002164658A (ja) モジュール基板
JP2007081267A (ja) 半導体装置およびその製造方法
US20050035181A1 (en) Package substrate and process thereof
JPH06236903A (ja) 半導体装置
JP2000124704A (ja) ミリ波モジュール
JPH08316685A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040714

R150 Certificate of patent or registration of utility model

Ref document number: 3579000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 9

EXPY Cancellation because of completion of term