JP2002304152A - Display unit and driving method therefor - Google Patents
Display unit and driving method thereforInfo
- Publication number
- JP2002304152A JP2002304152A JP2001109608A JP2001109608A JP2002304152A JP 2002304152 A JP2002304152 A JP 2002304152A JP 2001109608 A JP2001109608 A JP 2001109608A JP 2001109608 A JP2001109608 A JP 2001109608A JP 2002304152 A JP2002304152 A JP 2002304152A
- Authority
- JP
- Japan
- Prior art keywords
- data
- power consumption
- data driving
- driving means
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、入力される画像信
号に応じて画像を表示する表示装置およびその駆動方法
に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a display device for displaying an image in accordance with an input image signal and a driving method thereof.
【０００２】[0002]
【従来の技術】ＰＤＰ（プラズマディスプレイパネル）
を用いたプラズマディスプレイ装置は、薄型化および大
画面化が可能であるという利点を有する。このプラズマ
ディスプレイ装置では、画素を構成する放電セルの放電
の際の発光を利用することにより画像を表示している。
この放電セルを発光させるため、放電セルを構成する各
電極に高電圧の駆動パルスを印加する駆動回路が用いら
れる。このため、従来のプラズマディスプレイ装置で
は、駆動回路の消費電力が大きくなっている。特に、ア
ドレス電極を駆動するデータ駆動回路の消費電力が最も
大きい。このデータ駆動回路の消費電力は表示される画
像により変化し、特に、Ｒ、Ｇ、Ｂの各画素ごとに市松
模様となる画像を表示する場合、駆動パルスの電圧の変
化回数が増大し、パネルへの充放電電圧電力が増加する
ことにより、消費電力が増大し、データ駆動回路を構成
するデータドライバＬＳＩ（大規模集積回路）の許容損
失を大幅に上回り、データドライバＬＳＩの温度が上昇
して破壊する場合がある。2. Description of the Related Art PDP (Plasma Display Panel)
Is advantageous in that it can be made thinner and have a larger screen. In this plasma display device, an image is displayed by utilizing light emission at the time of discharge of a discharge cell constituting a pixel.
In order to cause the discharge cells to emit light, a drive circuit that applies a high-voltage drive pulse to each electrode constituting the discharge cells is used. Therefore, in the conventional plasma display device, the power consumption of the driving circuit is large. In particular, the power consumption of the data drive circuit that drives the address electrodes is the largest. The power consumption of the data drive circuit changes depending on the displayed image. In particular, when displaying an image having a checkerboard pattern for each of R, G, and B pixels, the number of changes in the drive pulse voltage increases, and As the charge / discharge voltage power of the data driver increases, the power consumption increases, the power loss of the data driver LSI (large-scale integrated circuit) constituting the data drive circuit greatly exceeds, and the temperature of the data driver LSI increases. May be destroyed.
【０００３】このデータ駆動回路の破壊を防止するた
め、特開平１１−３８９３０号公報には、アドレスドラ
イバ回路（データ駆動回路）内に温度センサーを設け、
この温度センサーによりアドレスドライバ回路の温度上
昇を検出し、検出した温度に基づき温度上昇を抑制する
表示装置が開示されている。In order to prevent the destruction of the data drive circuit, Japanese Patent Application Laid-Open No. H11-38930 discloses a temperature sensor provided in an address driver circuit (data drive circuit).
A display device is disclosed in which the temperature sensor detects a temperature rise of an address driver circuit and suppresses the temperature rise based on the detected temperature.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記の
Ｒ、Ｇ、Ｂの各画素ごとに市松模様となる画像のように
データ駆動回路の温度を上昇させやすい画像は、通常の
自然画像の中にはほとんど存在することはなく、このよ
うな特殊な画像のために、温度検出手段である温度セン
サーをデータドライバＬＳＩに設けたり、または、許容
損失の大きなデータドライバＬＳＩを用いたのでは、デ
ータドライバＬＳＩのコストが上昇し、ひいては表示装
置のコストが高くなる。However, an image in which the temperature of the data drive circuit is likely to rise, such as an image having a checkered pattern for each of the R, G, and B pixels, is included in a normal natural image. For such a special image, a temperature sensor serving as a temperature detecting means is provided in the data driver LSI, or if a data driver LSI having a large allowable loss is used, the data driver The cost of the LSI increases, and thus the cost of the display device increases.
【０００５】本発明の目的は、温度検出手段を設けるこ
となく、低コストで温度上昇による駆動手段の破壊を防
止することができる表示装置およびその駆動方法を提供
することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a display device and a driving method thereof that can prevent the destruction of the driving means due to a rise in temperature at low cost without providing a temperature detecting means.
【０００６】[0006]
【課題を解決するための手段】（１）第１の発明 第１の発明に係る表示装置は、入力される画像信号に応
じて画像を表示する表示装置であって、マトリックス状
に配列された複数の画素を含む表示部と、表示部内の点
灯または非点灯の画素を選択するデータ駆動手段と、画
像信号と前記データ駆動手段のデータ選択の順番から前
記駆動手段の消費電力に対応する消費電力推定値を推定
する消費電力推定手段と、消費電力推定値に応じて前記
データ駆動手段がパネルの画素にデータを書き込む順番
を制御するデータ書き込み順番制御手段とを備え、デー
タ駆動手段はデータ書き込み順番制御手段により制御さ
れたデータ書き込みの順番で表示部内の点灯または非点
灯の画素を選択するものである。本発明に係る表示装置
においては、入力される画像信号とデータ駆動手段のデ
ータ選択の順番からデータ駆動手段の消費電力に対応す
る消費電力推定値が推定され、推定された消費電力推定
値に応じてデータ書き込みの順番が制御され、制御され
た順番によって点灯または非点灯の画素の選択が行われ
る。このように、画像信号とデータ駆動手段のデータ選
択の順番からデータ駆動手段の消費電力に対応する消費
電力推定値を推定しているので、データ駆動手段の消費
電力を求めることができる。また、消費電力推定値に応
じて消費電力量上昇を抑制するようにデータの書き込み
順番が制御されるので、許容損失の大きい高コストのデ
ータ駆動手段を用いることなく、消費電力量上昇による
駆動手段の破壊を防止することができる。この結果、温
度検出手段を設けることなく、低コストでデータ駆動手
段（例えば、データドライバＬＳＩ）の消費電力を低減
することができ、温度上昇によるデータ駆動手段（例え
ば、データドライバＬＳＩ）の破壊を防止することがで
きる。Means for Solving the Problems (1) First Invention A display device according to a first invention is a display device for displaying an image in accordance with an input image signal, and is arranged in a matrix. A display unit including a plurality of pixels; a data driving unit for selecting a lit or unlit pixel in the display unit; and a power consumption corresponding to a power consumption of the driving unit based on an image signal and a data selection order of the data driving unit. Power consumption estimating means for estimating an estimated value; and data writing order control means for controlling the order in which the data driving means writes data to the pixels of the panel according to the estimated power consumption value. This selects the illuminated or non-illuminated pixels in the display unit in the order of data writing controlled by the control means. In the display device according to the present invention, an estimated power consumption value corresponding to the power consumption of the data driving unit is estimated from the input image signal and the order of data selection by the data driving unit, and the estimated power consumption value is determined in accordance with the estimated power consumption value. Thus, the order of writing data is controlled, and a lighted or non-lighted pixel is selected according to the controlled order. As described above, since the estimated power consumption value corresponding to the power consumption of the data driving unit is estimated from the image signal and the order of data selection by the data driving unit, the power consumption of the data driving unit can be obtained. Further, since the data writing order is controlled so as to suppress the increase in power consumption according to the estimated power consumption value, the driving means based on the increase in power consumption can be used without using a high-cost data driving means having a large permissible loss. Can be prevented from being destroyed. As a result, the power consumption of the data driver (eg, data driver LSI) can be reduced at a low cost without providing the temperature detector, and the data driver (eg, data driver LSI) can be destroyed due to a rise in temperature. Can be prevented.
【０００７】（２）第２の発明 第２の発明に係る表示装置は、第１の発明に係る表示装
置の構成において、１フィールドを複数のサブフィール
ドに分割してサブフィールドごとに選択された画素を駆
動して階調表示を行うために、１フィールドの画像信号
をサブフィールドごとのサブフィールド画像信号に変換
するサブフィールド変換手段をさらに備え、前記消費電
力推定手段は、前記サブフィールド画像信号とデータ駆
動手段のデータ選択の順番から前記データ駆動手段の消
費電力を推定するものである。(2) Second invention In the display device according to the second invention, in the configuration of the display device according to the first invention, one field is divided into a plurality of subfields and selected for each subfield. A sub-field conversion unit configured to convert an image signal of one field into a sub-field image signal for each sub-field in order to perform gradation display by driving pixels, wherein the power consumption estimating unit includes the sub-field image signal; And estimating the power consumption of the data driving means from the order of data selection by the data driving means.
【０００８】この場合、サブフィールドごとのサブフィ
ールド画像信号とデータ駆動手段のデータ選択の順番か
らデータ駆動手段の消費電力を推定しているので、階調
表示を行う場合に、実際に駆動される状態に応じて駆動
手段の消費電力を高精度に推定することができる。した
がって、温度上昇によるデータ駆動手段（例えば、デー
タドライバＬＳＩ）の破壊を高精度に防止することがで
きる。In this case, since the power consumption of the data driving means is estimated from the subfield image signal for each subfield and the order of data selection by the data driving means, the data is actually driven when gradation display is performed. The power consumption of the driving means can be estimated with high accuracy according to the state. Therefore, the destruction of the data driving means (for example, the data driver LSI) due to the temperature rise can be prevented with high accuracy.
【０００９】（３）第３の発明 第３の発明に係る表示装置は、第２の発明に係る表示装
置の構成において、消費電力推定手段は、表示部の画素
間で前記サブフィールド画像信号とデータ駆動手段のデ
ータ選択の順番の各データを論理演算し、演算結果の総
和を基に前記消費電力推定値を求めるものである。(3) Third invention In a display device according to a third invention, in the configuration of the display device according to the second invention, the power consumption estimating means includes the subfield image signal and the pixel signal between pixels of the display unit. A logical operation is performed on each data in the data selection order of the data driving means, and the power consumption estimation value is obtained based on the sum of the operation results.
【００１０】この場合、表示部の画素間でサブフィール
ド画像信号とデータ駆動手段のデータ選択の順番の各デ
ータを論理演算し、演算結果の総和を基に消費電力推定
値を求めているので、Ｒ、Ｇ、Ｂの各画素ごとに市松模
様となる画像のような消費電力が大きくなる画像に基づ
いて消費電力推定値を求めることができ、駆動手段の消
費電力を画像信号から高精度に求めることができる。In this case, since the subfield image signal and each data in the data selection order of the data driving means are logically operated between the pixels of the display unit, and the estimated power consumption value is obtained based on the sum of the operation results. An estimated power consumption value can be obtained based on an image having a large power consumption, such as an image having a checkered pattern for each of R, G, and B pixels, and the power consumption of the driving unit can be obtained with high accuracy from the image signal. be able to.
【００１１】（４）第４の発明 第４の発明に係る表示装置は、第１〜第３のいずれかの
発明に係る表示装置の構成において、消費電力推定手段
は、表示部の画素間で複数通りの書き込み順番での消費
電力推定値を求め、データ書き込み順番制御手段は、複
数通りの消費電力推定値の内、最も低い消費電力推定値
のとなる書き込み順番でデータ駆動手段を制御するもの
である。(4) Fourth invention In a display device according to a fourth invention, in the configuration of the display device according to any one of the first to third inventions, the power consumption estimating means is provided between pixels of the display unit. Estimating power consumption values in a plurality of writing orders, and the data writing order control means controls the data driving means in a writing order having a lowest estimated power consumption value among the plurality of estimated power consumption values. It is.
【００１２】この場合、複数通りの書き込み順番の内、
最も低い消費電力推定値となる書き込み順番でデータ駆
動手段が駆動するため、データ駆動手段の消費電力上昇
をより確実に抑制することができ、データ駆動手段の破
壊をより確実に防止することができる。In this case, of the plurality of writing orders,
Since the data driving unit is driven in the writing order having the lowest estimated power consumption value, an increase in power consumption of the data driving unit can be suppressed more reliably, and destruction of the data driving unit can be more reliably prevented. .
【００１３】（５）第５の発明 第５の発明に係る表示装置は、第１〜第４のいずれかの
発明に係る表示装置の構成において、表示部は、複数の
ブロックに分割され、データ駆動手段は、ブロックごと
に設けられた複数のデータ駆動手段を含み、消費電力推
定手段は、データ駆動手段ごとに消費電力推定値を求め
るものである。(5) Fifth Invention The display device according to the fifth invention is the display device according to any one of the first to fourth inventions, wherein the display unit is divided into a plurality of blocks, The driving means includes a plurality of data driving means provided for each block, and the power consumption estimating means obtains an estimated power consumption value for each data driving means.
【００１４】この場合、表示部が複数のブロックに分割
され、ブロックごとにデータ駆動手段が設けられ、デー
タ駆動手段ごとに消費電力推定値を求めているので、デ
ータ駆動手段ごとに個別に消費電力上昇による駆動手段
の温度上昇のための破壊を防止することができる。In this case, the display section is divided into a plurality of blocks, and a data driving means is provided for each block, and an estimated power consumption value is obtained for each data driving means. It is possible to prevent the driving means from being broken due to a rise in temperature due to the rise.
【００１５】（６）第６の発明 第６の発明にかかる制御装置は、第５の発明にかかる表
示装置の構成のおいて、データ書き込み順番制御手段
は、データ駆動手段ごとに求められた消費電力値の最大
値が最も小さくなるようにデータ駆動手段を制御するも
のである。この場合、複数にブロック分割されたブロッ
クごとのデータ駆動手段の消費電力の最大値が最も小さ
くなるように、データ書き込み順番制御器がデータ駆動
手段を制御しているので、局部的に消費電力が大きいサ
ブフィールド画像データが入力された時にも、その局部
的な消費電力が低減されるので、より高精度に駆動手段
の温度上昇のための破壊を防止することができる。(6) Sixth invention In a control device according to a sixth invention, in the configuration of the display device according to the fifth invention, the data writing order control means is configured to control the consumption determined for each data driving means. The data driving means is controlled so that the maximum value of the power value is minimized. In this case, the data writing order controller controls the data driving unit so that the maximum value of the power consumption of the data driving unit for each of the plurality of divided blocks is minimized. Even when large subfield image data is input, the local power consumption is reduced, so that destruction due to a rise in temperature of the driving means can be prevented with higher accuracy.
【００１６】（７）第７の発明 第７の発明にかかる制御装置は、第５の発明にかかる表
示装置の構成のおいて、データ書き込み順番制御手段
は、データ駆動手段に許容される消費電力を設定する消
費電力設定手段を含み、データ駆動手段ごとに求められ
た消費電力の最大値が消費電力設定手段に設定された値
以下のとき、データ駆動手段ごとに求められた消費電力
値の合計が最小となるようにデータ駆動手段を制御する
ものである。この場合、複数にブロック分割されたブロ
ックごとのデータ駆動手段の消費電力の最大値があらか
じめ定められた値以下のとき、データ駆動手段ごとに求
められた消費電力の合計値が最小となるようにデータ駆
動手段を制御しているので、データ駆動手段が破壊しな
い範囲内で駆動しながら、データ駆動手段の消費電力の
合計を低く抑えることができる。(7) Seventh invention In a control device according to a seventh invention, in the configuration of the display device according to the fifth invention, the data writing order control means includes a power consumption allowable to the data driving means. The power consumption setting means for setting the total power consumption value obtained for each data driving means when the maximum value of the power consumption obtained for each data driving means is equal to or less than the value set in the power consumption setting means. Is controlled so that is minimized. In this case, when the maximum value of the power consumption of the data driving unit for each of the blocks divided into a plurality of blocks is equal to or less than a predetermined value, the total value of the power consumption obtained for each data driving unit is minimized. Since the data driving unit is controlled, the total power consumption of the data driving unit can be suppressed while driving the data driving unit within a range where the data driving unit does not break down.
【００１７】（８）第８の発明 第８の発明に係る表示方法は、マトリックス状に配列さ
れた複数の画素を含む表示部と、表示部内の点灯または
非点灯の画素を選択するデータ駆動手段とを備え、入力
される画像信号に応じて画像を表示する表示装置の駆動
方法であって、画像信号とデータ駆動手段のデータ選択
の順番からデータ駆動手段の消費電力に対応する消費電
力推定値を推定するステップと、推定された消費電力推
定値に応じてデータ駆動手段がパネルの画素にデータを
書き込む順番を制御するステップと、制御されたデータ
書き込みの順番で前記表示部内の点灯または非点灯の画
素を選択するステップとを含むものである。本発明に係
る表示装置の駆動方法においては、入力される画像信号
とデータ駆動手段のデータ選択の順番からデータ駆動手
段の消費電力に対応する消費電力推定値が推定され、推
定された消費電力推定値に応じてデータ駆動手段がパネ
ルの画素にデータを書き込む順番を制御され、制御され
たデータ書き込みの順番でデータ駆動手段が表示部内の
点灯または非点灯の画素を選択する。このように、画像
信号からデータ駆動手段の消費電力に対応する消費電力
推定値を推定しているので、温度検出手段を設けること
なく、データ駆動手段の消費電力を求めることができ
る。また、消費電力推定値に応じて消費電力上昇を抑制
するようにデータの書き込み順番が制御されるので、許
容損失の大きい高コストの駆動手段を用いることなく、
消費電力上昇によるデータ駆動手段の破壊を防止するこ
とができる。この結果、温度検出手段を設けることな
く、低コストで消費電力上昇によるデータ駆動手段の破
壊を防止することができる。(8) Eighth Invention The display method according to the eighth invention is directed to a display unit including a plurality of pixels arranged in a matrix, and a data driving unit for selecting a lit or unlit pixel in the display unit. A driving method of a display device for displaying an image in accordance with an input image signal, the power consumption estimation value corresponding to the power consumption of the data driving means from the order of selection of the image signal and the data driving means. Estimating, and controlling the order in which data driving means writes data to the pixels of the panel in accordance with the estimated power consumption value; and turning on or off the display section in the controlled data writing order. And selecting the pixel of (i). In the display device driving method according to the present invention, a power consumption estimation value corresponding to the power consumption of the data driving unit is estimated from the input image signal and the order of data selection by the data driving unit, and the estimated power consumption estimation is performed. The order in which the data driving means writes data to the pixels of the panel is controlled in accordance with the value, and the data driving means selects a lighted or non-lighted pixel in the display unit in the controlled data writing order. As described above, since the estimated power consumption value corresponding to the power consumption of the data driving unit is estimated from the image signal, the power consumption of the data driving unit can be obtained without providing the temperature detecting unit. Further, since the data writing order is controlled so as to suppress the increase in power consumption according to the estimated power consumption value, without using a high-cost driving means having a large permissible loss,
Destruction of the data driving means due to an increase in power consumption can be prevented. As a result, the destruction of the data driving means due to an increase in power consumption can be prevented at low cost without providing the temperature detecting means.
【００１８】（９）第９の発明 第９の発明に係る表示装置の駆動方法は、第８の発明に
係る表示装置の駆動方法の構成において、１フィールド
を複数のサブフィールドに分割してサブフィールドごと
に選択された画素を駆動して階調表示を行うために、１
フィールドの画像信号をサブフィールドごとのサブフィ
ールド画像信号に変換するステップをさらに含み、消費
電力推定ステップは、サブフィールド画像信号とデータ
駆動手段のデータ選択の順番からデータ駆動手段の消費
電力を推定するステップを含むものである。(9) Ninth Invention A display device driving method according to a ninth invention is directed to a display device driving method according to the eighth invention, wherein one field is divided into a plurality of subfields, and In order to drive a pixel selected for each field and perform gradation display,
Converting the image signal of the field into a subfield image signal for each subfield; and the power consumption estimating step estimates power consumption of the data driving unit from the order of the subfield image signal and data selection of the data driving unit. It includes steps.
【００１９】この場合、サブフィールドごとのサブフィ
ールド画像信号から駆動手段の消費電力を推定している
ので、階調表示を行う場合に、実際に駆動される状態に
応じてデータ駆動手段の消費電力を高精度に推定するこ
とができる。In this case, since the power consumption of the driving means is estimated from the subfield image signal for each subfield, the power consumption of the data driving means depends on the actual driving state when gradation display is performed. Can be estimated with high accuracy.
【００２０】[0020]
【発明の実施の形態】以下、本発明に係る表示装置の一
例としてＡＣ型プラズマディスプレイ装置について説明
する。なお、本発明が適用される表示装置は、ＡＣ型プ
ラズマディスプレイ装置に特に限定されず、入力される
画像信号を表示する際、表示部内の点灯または非点灯の
画素を選択する駆動手段の消費電力が、入力画像と点灯
または非点灯を選択する順番により、画素を駆動する駆
動手段の消費電力が変化するものであれば、他の表示装
置にも同様に適用することができる。まず、本発明の第
１の実施の形態によるプラズマディスプレイ装置につい
て説明する。図１は、本発明の第１の実施の形態による
プラズマディスプレイ装置の構成を示すブロック図であ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an AC plasma display device will be described as an example of a display device according to the present invention. The display device to which the present invention is applied is not particularly limited to an AC plasma display device. When displaying an input image signal, power consumption of a driving unit for selecting a lit or non-lit pixel in a display unit. However, the present invention can be similarly applied to other display devices as long as the power consumption of a driving unit for driving a pixel changes depending on the input image and the order of selecting lighting or non-lighting. First, a plasma display device according to a first embodiment of the present invention will be described. FIG. 1 is a block diagram showing the configuration of the plasma display device according to the first embodiment of the present invention.
【００２１】図１に示すプラズマディスプレイ装置は、
画像−サブフィールド対応付け器１、データ書き込み順
番制御器２、サブフィールド処理器３、消費電力推定器
４、走査・維持駆動回路５、データ駆動回路６およびプ
ラズマディスプレイパネル７を備える。画像−サブフィ
ールド対応付け器１は、垂直同期信号および水平同期信
号を含む画像信号ＶＤが入力される。画像−サブフィー
ルド対応付け器１は、１フィールドを複数のサブフィー
ルドに分割して表示するため、１フィールドの画像信号
ＶＤからサブフィールドごとの画像データであるサブフ
ィールド画像データＳＢを作成し、サブフィールド処理
器３および消費電力推定器４へ出力する。消費電力推定
器４は、サブフィールド画像データＳＢとこれをパネル
の画素にデータ駆動回路が書き込む順番による消費電力
推定値を複数通りの書き込み順番について演算し、それ
ぞれの消費電力推定値ＴＥｘをデータ書き込み順番制御
器２へ出力する。The plasma display device shown in FIG.
It comprises an image-subfield associator 1, a data writing order controller 2, a subfield processor 3, a power consumption estimator 4, a scanning / sustaining driving circuit 5, a data driving circuit 6, and a plasma display panel 7. The image-subfield associator 1 receives an image signal VD including a vertical synchronization signal and a horizontal synchronization signal. The image-subfield associator 1 creates subfield image data SB, which is image data for each subfield, from the image signal VD of one field in order to divide one field into a plurality of subfields for display. Output to the field processor 3 and the power consumption estimator 4. The power consumption estimator 4 calculates the subfield image data SB and the power consumption estimation value based on the order in which the data driving circuit writes the pixel data into the pixels of the panel in a plurality of writing orders, and writes the respective power consumption estimation values TEx into data. Output to the order controller 2.
【００２２】データ書き込み順番制御器２は、消費電力
推定器４からの複数通りの消費電力推定値ＴＥｘを基
に、データ駆動回路６の消費電力が最低となるデータ書
き込み順番信号ＡＪをサブフィールド処理器３へ出力す
る。The data write order controller 2 performs a subfield process on a data write order signal AJ that minimizes the power consumption of the data drive circuit 6 based on a plurality of estimated power consumption values TEx from the power consumption estimator 4. To the container 3.
【００２３】サブフィールド処理器３は、サブフィール
ド画像データＳＢとデータ書き込み順番制御器２からの
データ書き込み順番信号ＡＪ等からデータドライバ駆動
制御信号、スキャンドライバ駆動制御信号およびサステ
インドライバ駆動制御信号を作成し、データドライバ駆
動制御信号をデータ駆動回路６へ出力するとともに、ス
キャンドライバ駆動制御信号およびサステインドライバ
駆動制御信号を走査・維持駆動回路５へ出力する。The subfield processor 3 creates a data driver drive control signal, a scan driver drive control signal, and a sustain driver drive control signal from the subfield image data SB and the data write order signal AJ from the data write order controller 2. Then, it outputs a data driver drive control signal to the data drive circuit 6 and outputs a scan driver drive control signal and a sustain driver drive control signal to the scan / sustain drive circuit 5.
【００２４】プラズマディスプレイパネル７は、複数の
アドレス電極（データ電極）、複数のスキャン電極（走
査電極）および複数のサステイン電極（維持電極）を含
む。複数のアドレス電極は、画面の垂直方向に配列さ
れ、複数のスキャン電極および複数のサステイン電極
は、画面の水平方向に配列されている。また、複数のサ
ステイン電極は共通に接続されている。アドレス電極、
スキャン電極およびサステイン電極の各交点には、放電
セルが形成され、各放電セルが画面上の画素を構成す
る。The plasma display panel 7 includes a plurality of address electrodes (data electrodes), a plurality of scan electrodes (scan electrodes), and a plurality of sustain electrodes (sustain electrodes). The plurality of address electrodes are arranged in the vertical direction of the screen, and the plurality of scan electrodes and the plurality of sustain electrodes are arranged in the horizontal direction of the screen. The plurality of sustain electrodes are commonly connected. Address electrode,
A discharge cell is formed at each intersection of the scan electrode and the sustain electrode, and each discharge cell forms a pixel on the screen.
【００２５】データ駆動回路６は、プラズマディスプレ
イパネル７の複数のアドレス電極に接続されている。走
査・維持駆動回路５は、プラズマディスプレイパネル７
の複数のスキャン電極およびサステイン電極に接続され
ている。The data drive circuit 6 is connected to a plurality of address electrodes of the plasma display panel 7. The scan / sustain drive circuit 5 includes a plasma display panel 7
Are connected to a plurality of scan electrodes and sustain electrodes.
【００２６】データ駆動回路６は、データドライバ駆動
制御信号に従い、初期化期間において、壁電荷を調整す
るための初期化パルスをアドレス電極に印加する。走査
・維持駆動回路５は、スキャンドライバ駆動制御信号お
よびサステインドライバ駆動制御信号に従い、初期化期
間において、壁電荷を調整するための初期化パルスをス
キャン電極およびサステイン電極に印加する。これによ
り、各電極の壁電荷が、以降のアドレス放電および維持
放電に適した壁電荷に調整される。In accordance with the data driver drive control signal, the data drive circuit 6 applies an initialization pulse for adjusting wall charges to the address electrodes during the initialization period. The scan / sustain drive circuit 5 applies an initialization pulse for adjusting wall charges to the scan electrode and the sustain electrode during the initialization period according to the scan driver drive control signal and the sustain driver drive control signal. Thereby, the wall charges of each electrode are adjusted to wall charges suitable for the subsequent address discharge and sustain discharge.
【００２７】データ駆動回路６は、データドライバ駆動
制御信号に従い、書き込み期間において、画像データに
応じてプラズマディスプレイパネル７の該当するアドレ
ス電極に書き込みパルスを印加する。走査・維持駆動回
路５は、スキャンドライバ駆動制御信号に従い、書き込
み期間において、シフトパルスを垂直走査方向にシフト
しつつ複数のスキャン電極に書き込みパルスを順に印加
する。これにより、該当する放電セルにおいてアドレス
放電が行われる。The data drive circuit 6 applies a write pulse to a corresponding address electrode of the plasma display panel 7 according to image data during a write period in accordance with a data driver drive control signal. The scan / sustain drive circuit 5 sequentially applies the write pulse to the plurality of scan electrodes while shifting the shift pulse in the vertical scanning direction in the write period according to the scan driver drive control signal. Thereby, an address discharge is performed in the corresponding discharge cell.
【００２８】走査・維持駆動回路５は、スキャンドライ
バ駆動制御信号に従い、維持期間において、周期的な維
持パルスをプラズマディスプレイパネル７の複数のスキ
ャン電極に印加するとともに、サステインドライバ駆動
制御信号に従い、複数のサステイン電極にスキャン電極
の維持パルスに対して１８０度位相のずれた維持パルス
を同時に印加する。これにより、該当する放電セルにお
いて維持放電が行われ、各画素がサブフィールドごとに
発光または非発光される。The scan / sustain drive circuit 5 applies a periodic sustain pulse to a plurality of scan electrodes of the plasma display panel 7 during a sustain period according to a scan driver drive control signal, and a plurality of scan pulses according to a sustain driver drive control signal. Are simultaneously applied to the sustain electrodes having a phase shift of 180 degrees with respect to the sustain pulses of the scan electrodes. As a result, a sustain discharge is performed in the corresponding discharge cell, and each pixel emits light or no light for each subfield.
【００２９】上記のようにして、図１に示すプラズマデ
ィスプレイ装置では、階調表示駆動方式として、ＡＤＳ
（Address Display-Period Separation ：アドレス・表
示期間分離）方式が用いられる。ＡＤＳ方式では、１フ
ィールドを複数のサブフィールドに時間的に分割し、各
サブフィールドは、初期化期間、書き込み期間、維持期
間等に分離され、初期化期間において各サブフィールド
のセットアップ処理が行われ、書き込み期間において点
灯される放電セルを選択するためのアドレス放電が行わ
れ、維持期間において表示のための維持放電が行われ
る。As described above, in the plasma display device shown in FIG.
(Address Display-Period Separation) method is used. In the ADS method, one field is temporally divided into a plurality of subfields, and each subfield is divided into an initialization period, a writing period, a sustain period, and the like, and setup processing of each subfield is performed in the initialization period. In addition, an address discharge for selecting a discharge cell to be turned on in a writing period is performed, and a sustain discharge for display is performed in a sustain period.
【００３０】図２は、図１に示す消費電力推定器４の構
成を示すブロック図である。図２に示す消費電力推定器
４は、２つの周辺画素間演算回路４１ａ〜４１ｂ、２つ
の加算回路４２ａ〜４２ｂを含む。周辺画素間演算回路
４１ａは、各サブフィールドにおいて、隣接する画素間
でサブフィールド画像データＳＢを第１の書き込み順番
ＡＪａで並べた時の排他的論理和を演算し、サブフィー
ルドごとの演算結果を加算回路４２ａへ出力する。加算
回路４２ａは、入力される各サブフィールドの演算結果
を順次加算し、１フィールド分の演算結果の総和を加算
値ＴＥａとして出力する。同様に、周辺画素間演算回路
４１ｂは、各サブフィールドにおいて、隣接する画素間
でサブフィールド画像データＳＢを第２の書き込み順番
ＡＪｂで並べた時の排他的論理和を演算し、サブフィー
ルドごとの演算結果を加算回路４２ｂへ出力する。加算
回路４２ｂは、入力される各サブフィールドの演算結果
を順次加算し、１フィールド分の演算結果の総和を加算
値ＴＥｂとして出力する。FIG. 2 is a block diagram showing a configuration of power consumption estimator 4 shown in FIG. The power consumption estimator 4 shown in FIG. 2 includes two peripheral pixel operation circuits 41a to 41b and two addition circuits 42a to 42b. The peripheral pixel operation circuit 41a calculates an exclusive OR when the subfield image data SB is arranged in the first writing order AJa between adjacent pixels in each subfield, and calculates the operation result for each subfield. Output to the addition circuit 42a. The addition circuit 42a sequentially adds the operation results of the input subfields and outputs the sum of the operation results for one field as an addition value TEa. Similarly, the inter-peripheral-pixel operation circuit 41b calculates the exclusive OR when the subfield image data SB is arranged in the second writing order AJb between the adjacent pixels in each subfield, and The calculation result is output to the addition circuit 42b. The addition circuit 42b sequentially adds the operation results of the input subfields and outputs the sum of the operation results for one field as an addition value TEb.
【００３１】図３は、図２に示す周辺画素間演算回路４
１ａ〜４１ｂおよび加算回路４２ａ〜４２ｂによる演算
処理を説明するためのサブフィールド画像データを示す
模式図である。図３に示す例では、説明を容易にするた
めにプラズマディスプレイ７を簡略化し、アドレス電極
として６本のアドレス電極Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ
２，Ｂ２が配列されるとともに、スキャン電極およびサ
ステイン電極として５本のライン１〜５が配列され、各
交点に放電セルＳＥが形成されている例を示している。
また、各放電セルＳＥ中の「○」は、当該放電セルのサ
ブフィールド画像データＳＢの値が１であることを示す
とともに、当該放電セルが点灯していることを示し、
「×」は、当該放電セルのサブフィールド画像データＳ
Ｂの値が０であることを示すとともに、当該放電セルが
非点灯であることを示している。図３に示すように、各
放電セルの点灯／非点灯の状態がサブフィールド画像デ
ータＳＢにより決定されている場合、第１のデータ書き
こみの順番ＡＪａで書きこんだ時の周辺画素間演算回路
４１ａおよび加算回路４２ａによる演算処理を説明する
ための模式図を図４に示し、第２のデータ書きこみの順
番ＡＪｂで書きこんだ時の周辺画素間演算回路４１ｂお
よび加算回路４２ｂによる演算処理を説明するための模
式図を図５に示す。図４に示すように、周辺画素間演算
回路４１ａは、第１のデータ書き込みの順番ＡＪａでデ
ータを書きこんだ時の上下間のデータの排他的論理和を
演算する。ここで、第１のデータ書きこみ順番ＡＪａは
ライン１〜ライン５まで順番に書き込むことを示す信号
である。この時、例えば、ライン１とアドレス電極Ｒ１
とにより形成される放電セルのデータとライン２とアド
レス電極Ｒ１とにより形成される放電セルのデータとの
排他的論理和は１となり、以降同様に上下画素間のデー
タの排他的論理和が順次演算され、ライン１とライン２
との上下画素間では、１，１，１，１，１，１が演算さ
れ、上下画素間の演算結果の合計は６となる。また、同
様に、ライン２とライン３との上下画素間の演算結果の
合計は６となり、ライン３の各画素とライン４との各画
素、ライン４の各画素とライン５の各画素との上下画素
間の演算結果の合計はそれぞれ６となる。FIG. 3 shows the operation circuit 4 between the peripheral pixels shown in FIG.
It is a schematic diagram which shows the subfield image data for demonstrating the arithmetic processing by 1a-41b and the addition circuits 42a-42b. In the example shown in FIG. 3, the plasma display 7 is simplified for ease of explanation, and six address electrodes R1, G1, B1, R2, and G are used as address electrodes.
2, B2 are arranged, and five lines 1 to 5 are arranged as a scan electrode and a sustain electrode, and a discharge cell SE is formed at each intersection.
Further, “○” in each discharge cell SE indicates that the value of the subfield image data SB of the discharge cell is 1, and that the discharge cell is lit,
“×” indicates the subfield image data S of the discharge cell.
This indicates that the value of B is 0 and that the discharge cell is not lit. As shown in FIG. 3, when the lighting / non-lighting state of each discharge cell is determined by the subfield image data SB, the peripheral pixel arithmetic circuit when writing is performed in the first data writing order AJa FIG. 4 is a schematic diagram for explaining the arithmetic processing by the addition circuit 41a and the addition circuit 42a. The arithmetic processing by the peripheral inter-pixel arithmetic circuit 41b and the addition circuit 42b when writing is performed in the second data writing order AJb. FIG. 5 shows a schematic diagram for explanation. As shown in FIG. 4, the inter-peripheral-pixel arithmetic circuit 41a calculates the exclusive OR of upper and lower data when data is written in the first data writing order AJa. Here, the first data writing order AJa is a signal indicating that writing is performed in order from line 1 to line 5. At this time, for example, the line 1 and the address electrode R1
The exclusive OR of the data of the discharge cell formed by the above and the data of the discharge cell formed by the line 2 and the address electrode R1 becomes 1, and thereafter, the exclusive OR of the data between the upper and lower pixels is sequentially calculated. Calculated, line 1 and line 2
1,1,1,1,1,1 are calculated between the upper and lower pixels, and the total of the calculation results between the upper and lower pixels is 6. Similarly, the sum of the calculation results between the upper and lower pixels of the line 2 and the line 3 is 6, and the sum of the pixels of the line 3 and the pixels of the line 4, the pixels of the line 4 and the pixels of the line 5, The sum of the calculation results between the upper and lower pixels is 6, respectively.
【００３２】上記のようにして、周辺画素間演算回路４
１ａでは、サブフィールド画像データＳＢから上下の画
素間のデータの排他的論理和が演算され、周辺画素との
排他的論理和の合計は２４となる。As described above, the peripheral pixel operation circuit 4
In 1a, the exclusive OR of the data between the upper and lower pixels is calculated from the subfield image data SB, and the total of the exclusive OR with the surrounding pixels is 24.
【００３３】この値は、ライン１から順にライン２、ラ
イン３、ライン４、ライン５と各画素に、データ駆動回
路がデータを書きこんだ時のデータ駆動回路の出力波形
の変化回数を示しており、これは、パネルの容量を充放
電する回数であり、データ駆動回路の消費電力量に対応
する値を示している。同様にして、図５に示すように、
周辺画素間演算回路４１ｂは、第２のデータ書き込みの
順番ＡＪｂでデータを書きこんだ時の上下間のデータの
排他的論理和を演算する。ここで、第２のデータ書きこ
み順番ＡＪｂはライン１、ライン３、ライン５と書きこ
んだ後、ライン２、ライン４と書き込むことを示す信号
である。この時、例えば、ライン１とアドレス電極Ｒ１
とにより形成される放電セルのデータとライン３とアド
レス電極Ｒ１とにより形成される放電セルのデータとの
排他的論理和は０となり、以降同様に上下画素間のデー
タの排他的論理和が順次演算され、ライン１とライン３
との上下画素間では、０，０，０，０，０，０が演算さ
れ、上下画素間の演算結果の合計は０となる。また、同
様に、ライン３とライン５との上下画素間の演算結果の
合計は０となり、ライン５の各画素とライン２との各画
素の上下間の演算結果はの合計は６となり、ライン２の
各画素とライン４の各画素との上下画素間の演算結果の
合計は０となる。This value indicates the number of changes in the output waveform of the data drive circuit when the data drive circuit writes data to line 2, line 3, line 4, line 5 and each pixel in order from line 1. This is the number of times that the capacity of the panel is charged and discharged, and indicates a value corresponding to the power consumption of the data drive circuit. Similarly, as shown in FIG.
The peripheral pixel calculation circuit 41b calculates the exclusive OR of the upper and lower data when data is written in the second data writing order AJb. Here, the second data write order AJb is a signal indicating that lines 1, 3, and 5 are written and then lines 2 and 4 are written. At this time, for example, the line 1 and the address electrode R1
The exclusive OR of the data of the discharge cell formed by the above and the data of the discharge cell formed by the line 3 and the address electrode R1 becomes 0, and thereafter, the exclusive OR of the data between the upper and lower pixels is sequentially calculated. Calculated, line 1 and line 3
0, 0, 0, 0, 0, 0 are calculated between the upper and lower pixels, and the total of the calculation results between the upper and lower pixels is 0. Similarly, the sum of the calculation results between the upper and lower pixels of the line 3 and the line 5 is 0, the sum of the calculation results between the upper and lower pixels of the line 5 and each pixel of the line 2 is 6, and The sum of the calculation results between the upper and lower pixels of each pixel of line 2 and each pixel of line 4 is zero.
【００３４】上記のようにして、周辺画素間演算回路４
１ｂでは、サブフィールド画像データＳＢから上下の画
素間のデータの排他的論理和が演算され、周辺画素との
排他的論理和の合計は６となる。この値は、ライン１、
ライン３、ライン５、ライン２、ライン４と各画素に、
データ駆動回路がデータを書きこんだ時のデータ駆動回
路の出力波形の変化回数を示しており、これは、パネル
の容量を充放電する回数であり、データ駆動回路の消費
電力量に対応する値を示している。図３に示すように、
各放電セルの点灯／非点灯の状態がサブフィールド画像
データＳＢにより決定されている場合、図４、図５に示
す電力推定器４の演算により、第１のデータ書きこみ順
番ＡＪａで、データ駆動回路がデータを書き込んだ場
合、消費電力に対応する推定値は２４となり、第２のデ
ータ書きこみ順番ＡＪｂで、データ駆動回路がデータを
書き込んだ場合、消費電力に対応する推定値は６とな
る。消費電力推定器４は、上述のような演算を行い、デ
ータ書き込み順番制御器２に消費電力推定値ＴＥｘ（Ｔ
Ｅ１＝２４、ＴＥ２＝６）を出力する。As described above, the peripheral pixel operation circuit 4
In 1b, the exclusive OR of the data between the upper and lower pixels is calculated from the subfield image data SB, and the total of the exclusive OR with the surrounding pixels is 6. This value is line 1,
Line 3, line 5, line 2, line 4 and each pixel
Indicates the number of changes in the output waveform of the data drive circuit when the data drive circuit writes data, which is the number of times the panel capacitance is charged and discharged, and is a value corresponding to the power consumption of the data drive circuit. Is shown. As shown in FIG.
When the lighting / non-lighting state of each discharge cell is determined by the subfield image data SB, the data driving is performed in the first data write order AJa by the operation of the power estimator 4 shown in FIGS. When the circuit writes data, the estimated value corresponding to the power consumption becomes 24, and when the data driving circuit writes data in the second data write order AJb, the estimated value corresponding to the power consumption becomes 6. . The power consumption estimator 4 performs the above-described calculation and gives the data writing order controller 2 an estimated power consumption value TEx (T
E1 = 24, TE2 = 6).
【００３５】なお、周辺画素間演算回路４１による周辺
画素間での排他的論理和演算は、上記のように上下の画
素間での演算に特に限定されず、上下と左右の画素間で
の排他的論理演算和を演算するようにしても良い。The exclusive OR operation between the peripheral pixels by the peripheral pixel operation circuit 41 is not particularly limited to the operation between the upper and lower pixels as described above, and the exclusive OR operation between the upper and lower pixels and the left and right pixels is performed. Alternatively, a logical sum may be calculated.
【００３６】すなわち、消費電力推定器４により推定さ
れる消費電力推定値は、データ駆動回路６の消費電力に
対応する値であり、データ駆動回路６はプラズマディス
プレイパネル７の垂直方向に配列されるアドレス電極を
駆動するための駆動回路であるため、各アドレス電極ご
とに駆動電圧の変化を検出することができれば、ほぼデ
ータ駆動回路の消費電力を推定することができる。ま
た、この場合、２通りのデータ書き込み順番での消費電
力量を求めたが、この例に限定されず、３通り以上の消
費電力推定値を求めても良い。That is, the power consumption estimation value estimated by the power consumption estimator 4 is a value corresponding to the power consumption of the data drive circuit 6, and the data drive circuits 6 are arranged in the vertical direction of the plasma display panel 7. Since the driving circuit drives the address electrodes, if a change in the driving voltage can be detected for each address electrode, the power consumption of the data driving circuit can be almost estimated. Further, in this case, the power consumption in the two kinds of data writing order is obtained. However, the present invention is not limited to this example, and three or more power consumption estimation values may be obtained.
【００３７】データ書き込み順番制御器２は、消費電力
推定器４が演算するデータ書き込み順番の情報を保持し
ており、入力された消費電力推定値ＴＥ１＝２４、ＴＥ
２＝６の内、最も消費電力が小さくなるデータ書き込み
順番信号ＡＪをサブフィールド処理器３へ出力する。The data write order controller 2 holds information on the data write order calculated by the power consumption estimator 4, and the input estimated power consumption value TE1 = 24, TE
Among 2 = 6, the data write order signal AJ with the lowest power consumption is output to the subfield processor 3.
【００３８】この場合、ＴＥ２＝６が最低であるので、
ＡＪとして第２のデータ書きこみ順番ＡＪｂが出力され
る。In this case, since TE2 = 6 is the minimum,
The second data write order AJb is output as AJ.
【００３９】サブフィールド処理器３は、サブフィール
ド画像データＳＢとデータ書き込み順番制御器２からの
データ書き込み順番信号ＡＪ等からデータドライバ駆動
制御信号、第２のデータ書き込み順番でパネルを駆動す
るように、スキャンドライバ駆動制御信号およびサステ
インドライバ駆動制御信号を作成し、データドライバ駆
動制御信号をデータ駆動回路６へ出力するとともに、ス
キャンドライバ駆動制御信号およびサステインドライバ
駆動制御信号を走査・維持駆動回路５へ出力する。この
ような動作によって、データ駆動回路での消費電力の小
さい第２のデータ書き込み順番ＡＪｂによって、パネル
の駆動が行われ、データ駆動回路での消費電力が低く抑
えられる。The subfield processor 3 drives the panel according to the data driver drive control signal based on the subfield image data SB and the data write order signal AJ from the data write order controller 2 and the second data write order. , A scan driver drive control signal and a sustain driver drive control signal, and outputs the data driver drive control signal to the data drive circuit 6 and the scan driver drive control signal and the sustain driver drive control signal to the scan / sustain drive circuit 5 Output. With such an operation, the panel is driven in the second data write order AJb in which the power consumption in the data driving circuit is small, and the power consumption in the data driving circuit is suppressed low.
【００４０】また、別の例として、図６に示すように、
各放電セルの点灯／非点灯の状態がサブフィールド画像
データＳＢにより決定されている場合、第１のデータ書
きこみの順番ＡＪａで書きこんだ時の周辺画素間演算回
路４１ａおよび加算回路４２ａによる演算処理を説明す
るための模式図を図７に示し、第２のデータ書きこみの
順番ＡＪｂで書きこんだ時の周辺画素間演算回路４１ｂ
および加算回路４２ｂによる演算処理を説明するための
模式図を図８に示す。図７に示すように第１のデータ書
きこみ順番ＡＪａで書き込んだ時のライン１とライン２
との上下画素間では、０，０，０，０，０，０が演算さ
れ、上下画素間の演算結果の合計は０となる。また、同
様に、ライン２とライン３との上下画素間の演算結果の
合計は６となり、ライン３とライン４との演算結果の合
計は０となり、ライン４とライン５の演算結果の合計は
６となる。As another example, as shown in FIG.
When the lighting / non-lighting state of each discharge cell is determined by the subfield image data SB, calculation by the peripheral pixel calculation circuit 41a and the addition circuit 42a when writing is performed in the first data writing order AJa FIG. 7 is a schematic diagram for explaining the processing, and the peripheral pixel operation circuit 41b when writing is performed in the second data writing order AJb
FIG. 8 is a schematic diagram for explaining the arithmetic processing by the adder circuit 42b. As shown in FIG. 7, line 1 and line 2 when data is written in the first data write order AJa
0, 0, 0, 0, 0, 0 are calculated between the upper and lower pixels, and the total of the calculation results between the upper and lower pixels is 0. Similarly, the sum of the calculation results between the upper and lower pixels of line 2 and line 3 is 6, the sum of the calculation results of line 3 and line 4 is 0, and the sum of the calculation results of line 4 and line 5 is It becomes 6.
【００４１】上記のようにして、周辺画素間演算回路４
１ａでは、サブフィールド画像データＳＢから上下の画
素間のデータの排他的論理和が演算され、周辺画素との
排他的論理和の合計は１２となる。この値は、図６のサ
ブフィールド画像をライン１から順にライン２、ライン
３、ライン４、ライン５と各画素に、データ駆動回路が
データを書きこんだ時のデータ駆動回路の出力波形の変
化回数を示しており、これは、パネルの容量を充放電す
る回数であり、データ駆動回路の消費電力量に対応する
値を示している。As described above, the peripheral pixel operation circuit 4
In 1a, the exclusive OR of the data between the upper and lower pixels is calculated from the subfield image data SB, and the total of the exclusive OR with the surrounding pixels is 12. This value is the change in the output waveform of the data drive circuit when the data drive circuit writes data in the subfield image shown in FIG. 6 in the order of line 1, line 2, line 3, line 4, and line 5 and each pixel. The number of times indicates the number of times of charging and discharging the capacity of the panel, and indicates a value corresponding to the power consumption of the data drive circuit.
【００４２】また、図８に示すように第２のデータ書き
こみ順番ＡＪｂで書き込んだ時のライン１とライン３と
の上下画素間では、１，１，１，１，１，１が演算さ
れ、上下画素間の演算結果の合計は６となる。また、同
様に、ライン３とライン５との上下画素間の演算結果の
合計は６となり、ライン５とライン２との演算結果の合
計は０となり、ライン２とライン４の演算結果の合計は
６となる。上記のようにして、周辺画素間演算回路４１
ｂでは、サブフィールド画像データＳＢから上下の画素
間のデータの排他的論理和が演算され、周辺画素との排
他的論理和の合計は１８となる。この値は、図６のサブ
フィールド画像をライン１、ライン３、ライン５、ライ
ン２、ライン４と各画素に、データ駆動回路がデータを
書きこんだ時のデータ駆動回路の出力波形の変化回数を
示しており、これに対する消費電力量に対応する値を示
している。この値は、ライン１、ライン３、ライン５、
ライン２、ライン４と各画素に、データ駆動回路がデー
タを書きこんだ時のデータ駆動回路の出力波形の変化回
数を示しており、これは、パネルの容量を充放電する回
数であり、データ駆動回路の消費電力量に対応する値を
示している。図６に示すように、各放電セルの点灯／非
点灯の状態がサブフィールド画像データＳＢにより決定
されている場合、図７、図８に示す電力推定器４の演算
により、第１のデータ書きこみ順番ＡＪａで、データ駆
動回路がデータを書き込んだ場合、消費電力に対応する
推定値は１２となり、第２のデータ書きこみ順番ＡＪｂ
で、データ駆動回路がデータを書き込んだ場合、消費電
力に対応する推定値は２４となる。消費電力推定器４
は、上述のような演算を行い、データ書き込み順番制御
器２に消費電力推定値ＴＥｘ（ＴＥ１＝１２、ＴＥ２＝
１８）を出力する。As shown in FIG. 8, 1,1,1,1,1,1 is calculated between the upper and lower pixels between line 1 and line 3 when the data is written in the second data writing order AJb. , The sum of the calculation results between the upper and lower pixels is 6. Similarly, the sum of the calculation results between the upper and lower pixels of line 3 and line 5 is 6, the sum of the calculation results of line 5 and line 2 is 0, and the sum of the calculation results of line 2 and line 4 is It becomes 6. As described above, the peripheral pixel operation circuit 41
In b, the exclusive OR of the data between the upper and lower pixels is calculated from the subfield image data SB, and the total of the exclusive OR with the surrounding pixels is 18. This value is the number of changes in the output waveform of the data driving circuit when the data driving circuit writes data in the subfield image of FIG. 6 to line 1, line 3, line 5, line 2, and line 4 and each pixel. And a value corresponding to the power consumption corresponding thereto. This value is line 1, line 3, line 5,
It shows the number of changes in the output waveform of the data drive circuit when the data drive circuit writes data to line 2 and line 4 and each pixel. This is the number of times the panel capacitance is charged and discharged. The value corresponding to the power consumption of the drive circuit is shown. As shown in FIG. 6, when the lighting / non-lighting state of each discharge cell is determined by the subfield image data SB, the first data writing is performed by the operation of the power estimator 4 shown in FIGS. When the data drive circuit writes data in the write order AJa, the estimated value corresponding to the power consumption is 12, and the second data write order AJb
When the data driving circuit writes data, the estimated value corresponding to the power consumption is 24. Power consumption estimator 4
Performs the above-described calculation and gives the data write order controller 2 an estimated power consumption value TEx (TE1 = 12, TE2 =
18) is output.
【００４３】データ書き込み順番制御器２は、消費電力
推定器４が演算するデータ書き込み順番の情報を保持し
ており、入力された消費電力推定値ＴＥ１＝１２、ＴＥ
２＝１８の内、最も消費電力が小さくなるデータ書き込
み順番信号ＡＪをサブフィールド処理器３へ出力する。The data writing order controller 2 holds information on the data writing order calculated by the power consumption estimator 4, and the input power consumption estimation value TE1 = 12, TE
Among 2 = 18, the data write order signal AJ with the lowest power consumption is output to the subfield processor 3.
【００４４】この場合、ＴＥ１＝１２が最低であるの
で、ＡＪとして第１のデータ書きこみ順番ＡＪａが出力
される。In this case, since TE1 = 12 is the lowest, the first data write order AJa is output as AJ.
【００４５】サブフィールド処理器３は、サブフィール
ド画像データＳＢとデータ書き込み順番制御器２からの
データ書き込み順番信号ＡＪ等からデータドライバ駆動
制御信号、第２のデータ書き込み順番でパネルを駆動す
るように、スキャンドライバ駆動制御信号およびサステ
インドライバ駆動制御信号を作成し、データドライバ駆
動制御信号をデータ駆動回路６へ出力するとともに、ス
キャンドライバ駆動制御信号およびサステインドライバ
駆動制御信号を走査・維持駆動回路５へ出力する。The subfield processor 3 drives the panel according to the data driver drive control signal from the subfield image data SB and the data write order signal AJ from the data write order controller 2 and the second data write order. , A scan driver drive control signal and a sustain driver drive control signal, and outputs the data driver drive control signal to the data drive circuit 6 and the scan driver drive control signal and the sustain driver drive control signal to the scan / sustain drive circuit 5 Output.
【００４６】このような動作によって、データ駆動回路
での消費電力の小さい第１のデータ書き込み順番ＡＪａ
によって、パネルの駆動が行われ、データ駆動回路での
消費電力が低く抑えられる。このように、消費電力推定
器４は入力された画像のサブフィールド画像データによ
り、複数のデータ書き込み順番でのデータ駆動回路６で
の消費電力を推定し、推定された消費電力推定値ＴＥｘ
によって、データ書き込み順番制御器２は、データ駆動
回路の消費電力が最低になるように、サブフィールド処
理器３を制御しているので、入力された画像の画質を全
く劣化させずに表示しながら、データ駆動回路の消費電
力を低減することができる。したがって、許容損失の大
きい高コストのデータドライバＬＳＩを用いることな
く、温度上昇によるデータ駆動回路６の破壊を防止する
ことができる。本実施の形態において、プラズマディス
プレイパネル７が表示部に相当し、データ駆動回路６が
データ駆動手段に相当し、消費電力推定器４が消費電力
推定手段に相当し、データ書き込み順番制御器２がデー
タ書き込み順番制御手段に相当する。また、画像−サブ
フィールド対応付け器１がサブフィールド変換手段に相
当する。By such an operation, the first data write order AJa with low power consumption in the data drive circuit is achieved.
As a result, the panel is driven, and the power consumption of the data drive circuit can be reduced. As described above, the power consumption estimator 4 estimates the power consumption in the data drive circuit 6 in a plurality of data writing orders based on the subfield image data of the input image, and estimates the estimated power consumption value TEx
Accordingly, the data write order controller 2 controls the subfield processor 3 so that the power consumption of the data drive circuit is minimized, so that the data write order controller 2 displays the input image without deteriorating the image quality at all. In addition, power consumption of the data driving circuit can be reduced. Therefore, the destruction of the data drive circuit 6 due to a temperature rise can be prevented without using a high-cost data driver LSI having a large allowable loss. In the present embodiment, the plasma display panel 7 corresponds to a display unit, the data drive circuit 6 corresponds to a data drive unit, the power consumption estimator 4 corresponds to a power consumption estimation unit, and the data writing order controller 2 It corresponds to data writing order control means. The image-subfield associator 1 corresponds to a subfield conversion unit.
【００４７】次に、本発明の第２の実施の形態によるプ
ラズマディスプレイ装置について説明する。図９は、本
発明の第２の実施の形態によるプラズマディスプレイ装
置の構成を示すブロック図である。Next, a plasma display device according to a second embodiment of the present invention will be described. FIG. 9 is a block diagram showing a configuration of a plasma display device according to the second embodiment of the present invention.
【００４８】図９に示すプラズマディスプレイ装置と図
１に示すプラズマディスプレイ装置とで異なる点は、消
費電力推定器４およびデータ書き込み順番制御器２が消
費電力推定器４ｎおよびデータ書き込み順番制御器２ｎ
に変更された点であり、その他の点は図１に示すプラズ
マディスプレイ装置と同様であるので、同一部分には同
一符号を付し、以下異なる点についてのみ詳細に説明す
る。消費電力推定器４ｎは、データ駆動回路６を構成す
るデータドライバＬＳＩごとにプラズマディスプレイパ
ネル７を複数のブロックに分割し、ブロックごとすなわ
ちデータドライバＬＳＩごとに演算した温度推定値ＴＥ
ｎｘをデータ書き込み順番制御器２ｎへ出力する。デー
タ書き込み順番制御器２ｎは、各ブロックごとの複数通
りの消費電力推定値ＴＥｎｘを基に、データ駆動回路６
の消費電力を低減できるデータ書き込み順番信号ＡＪを
サブフィールド処理器３へ出力する。たとえば、各ブロ
ックごとの消費電力値のうちの最大値が、最も小さくな
る書き込み順番をＡＪとして出力する。このようにすれ
ば、データ駆動回路６の消費電力の最大値を最も小さく
できるので、データ駆動回路６の破壊を防止できる。The difference between the plasma display device shown in FIG. 9 and the plasma display device shown in FIG. 1 is that the power consumption estimator 4 and the data writing order controller 2 are different from the power consumption estimator 4n and the data writing order controller 2n.
Since the other points are the same as those of the plasma display device shown in FIG. 1, the same parts are denoted by the same reference numerals, and only different points will be described in detail below. The power consumption estimator 4n divides the plasma display panel 7 into a plurality of blocks for each data driver LSI included in the data drive circuit 6, and calculates a temperature estimation value TE calculated for each block, that is, for each data driver LSI.
nx is output to the data write order controller 2n. The data writing order controller 2n performs a data driving circuit 6 based on a plurality of types of estimated power consumption values TEnx for each block.
And outputs a data write order signal AJ that can reduce the power consumption of the subfield processor 3 to the subfield processor 3. For example, the writing order in which the maximum value among the power consumption values for each block becomes the smallest is output as AJ. By doing so, the maximum value of the power consumption of the data drive circuit 6 can be minimized, so that the data drive circuit 6 can be prevented from being destroyed.
【００４９】また、たとえば、各ブロックごとの消費電
力値のうちの最大値があらかじめ定められた値以下のと
き、各ブロックごとの消費電力の平均値が最小となる書
き込み順番をＡＪとして出力する。このようにすれば、
データ駆動回路６が破壊しない範囲内で駆動しながら、
データ駆動回路６の合計の消費電力を低く抑えることが
できる。Further, for example, when the maximum value among the power consumption values of the respective blocks is equal to or less than a predetermined value, the writing order in which the average value of the power consumption of the respective blocks becomes the minimum is output as AJ. If you do this,
While driving within a range where the data drive circuit 6 does not break down,
The total power consumption of the data drive circuit 6 can be kept low.
【００５０】本実施の形態において、消費電力推定器４
ｎが消費電力推定手段に相当し、データ書き込み順番制
御器２ｎがデータ書き込み順番制御手段に相当し、その
他の点は第１の実施の形態と同様である。図１０は、図
９に示す消費電力推定器４ｎの構成を示すブロック図で
ある。図１０に示す消費電力推定器４ｎは、ブロック分
割回路４０、第１のブロックの演算回路４０１、第２の
ブロックの演算回路４０２を含む。第１のブロックの演
算回路４０１は、２つの周辺画素間演算回路４１１ａ〜
４１１ｂ、２つの加算回路４２１ａ〜４２１ｂを含み、
第２のブロックの演算回路４０２は、２つの周辺画素間
演算回路４１２ａ〜４１２ｂ、２つの加算回路４２２ａ
〜４２２ｂを含む。本実施の形態では、データ駆動回路
６を構成するデータドライバＬＳＩが２つあり、各デー
タドライバＬＳＩが駆動するアドレス電極を含む領域を
一つのブロックとしてプラズマディスプレイパネル７が
２つに分割され、温度推定器４ｎは、以下のようにし
て、２つのブロックのデータドライバＬＳＩの２通りの
データ書き込み順番に対応する消費電力の推定値である
消費電力推定値ＴＥ１ａ、ＴＥ１ｂ、ＴＥ２ａ、ＴＥ２
ｂを算出する。なお、上記の例では、分割数はこの例に
特に限定されず、種々の分割数を用いることができる。In this embodiment, the power consumption estimator 4
n corresponds to the power consumption estimating means, the data writing order controller 2n corresponds to the data writing order control means, and the other points are the same as those of the first embodiment. FIG. 10 is a block diagram showing a configuration of power consumption estimator 4n shown in FIG. The power consumption estimator 4n illustrated in FIG. 10 includes a block division circuit 40, a first block operation circuit 401, and a second block operation circuit 402. The arithmetic circuit 401 of the first block includes two peripheral pixel arithmetic circuits 411a to 411a to
411b, including two addition circuits 421a to 421b,
The operation circuit 402 of the second block includes two operation circuits between peripheral pixels 412a to 412b and two addition circuits 422a.
To 422b. In the present embodiment, there are two data driver LSIs that constitute the data drive circuit 6, and the plasma display panel 7 is divided into two, with the area including the address electrodes driven by each data driver LSI as one block, The estimator 4n calculates the power consumption estimated values TE1a, TE1b, TE2a, TE2 which are the estimated values of the power consumption corresponding to the two data writing orders of the data driver LSIs of the two blocks as follows.
b is calculated. In the above example, the number of divisions is not particularly limited to this example, and various division numbers can be used.
【００５１】ブロック分割回路４０は、入力されるサブ
フィールド画像データＳＢをブロックごとに分割し、対
応するブロックに対して設けられたブロックの演算回路
４０１、４０２へ出力する。周辺画素間演算回路４１１
ａは、第１のブロック４０１の各サブフィールドにおい
て、隣接する画素間でサブフィールド画像データＳＢを
第１の書き込み順番ＡＪａで並べた時の排他的論理和を
演算し、サブフィールドごとの演算結果を加算回路４２
１ａへ出力する。加算回路４２１ａは、入力される各サ
ブフィールドの演算結果を順次加算し、１フィールド分
の演算結果の総和を加算値ＴＥ１ａとして出力する。The block dividing circuit 40 divides the input subfield image data SB into blocks and outputs the divided data to the arithmetic circuits 401 and 402 of the blocks provided for the corresponding blocks. Peripheral pixel operation circuit 411
a calculates exclusive OR when the subfield image data SB is arranged in the first writing order AJa between adjacent pixels in each subfield of the first block 401, and the operation result for each subfield is calculated. To the addition circuit 42
1a. The addition circuit 421a sequentially adds the operation results of the input subfields and outputs the sum of the operation results for one field as an addition value TE1a.
【００５２】同様に、周辺画素間演算回路４１１ｂは、
第１のブロック４０１の各サブフィールドにおいて、隣
接する画素間でサブフィールド画像データＳＢを第２の
書き込み順番ＡＪｂで並べた時の排他的論理和を演算
し、サブフィールドごとの演算結果を加算回路４２１ｂ
へ出力する。加算回路４２１ｂは、入力される各サブフ
ィールドの演算結果を順次加算し、１フィールド分の演
算結果の総和を加算値ＴＥ１ｂとして出力する。Similarly, the peripheral pixel operation circuit 411b is
In each subfield of the first block 401, an exclusive OR operation is performed when the subfield image data SB is arranged in the second writing order AJb between adjacent pixels, and an operation result for each subfield is added. 421b
Output to The addition circuit 421b sequentially adds the operation results of the input subfields and outputs the sum of the operation results for one field as an addition value TE1b.
【００５３】また、同様にして、第２のブロック４０２
においても同様の演算が行われ、ＴＥ２ａとＴＥ２ｂが
出力される。図１１、図１２、図１３は、消費電力測定
器４ｎの内部動作を説明するための模式図である。図１
１に示す例では、図３と同様に、説明を容易にするため
にプラズマディスプレイ７を簡略化し、アドレス電極と
して６本のアドレス電極Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ
２，Ｂ２が配列されるとともに、スキャン電極およびサ
ステイン電極として５本のライン１〜５が配列され、各
交点に放電セルＳＥが形成されている例を示している。
また、各放電セルＳＥ中の「○」は、当該放電セルのサ
ブフィールド画像データＳＢの値が１であることを示す
とともに、当該放電セルが点灯していることを示し、
「×」は、当該放電セルのサブフィールド画像データＳ
Ｂの値が０であることを示すとともに、当該放電セルが
非点灯であることを示している。また、パネルは第１の
ブロック４０１と第２のブロック４０２にブロック分け
されている。図１２は、図１１のサブフィールド画像デ
ータをライン１、ライン２、ライン３、ライン４、ライ
ン５と順に書き込む第１のデータ書きこみの順番ＡＪａ
で書きこんだ時の周辺画素間演算回路４１ａおよび加算
回路４２ａによる演算処理を説明するための模式図で、
図１３は、図１１のサブフィールド画像データをライン
１、ライン３、ライン５、ライン２、ライン４を順に書
き込む第２のデータ書きこみの順番ＡＪｂで書きこんだ
時の演算処理を説明するための模式図である。サブフィ
ールド画像データが図１１に示す例の時には、第１のブ
ロック４０１の第１の書き込み順番ＡＪａでデータを書
き込んだ時、周辺画素演算回路４１１ａでは、図１２の
４０１ブロックに示す上下間の排他的論理和が演算さ
れ、ライン１とライン２の間では、１、１、１、が演算
され、以下同様にライン間の演算が行われる。加算回路
４２１ａでは、演算された値を加算して、ブロック４０
１の第１のデータ書き込み順番ＡＪａでの電力消費の推
定値としてＴＥ１ａ＝５を出力する。同様にして、ブロ
ック４０２での第１のデータ書き込み順番ＡＪａでの電
力消費の推定値としてＴＥ２ａ＝８を出力する。また、
同様にして、図１３に示すように、ブロック４０１の第
２のデータ書き込み順番ＡＪｂでの電力消費の推定値と
してＴＥ１ｂ＝９を出力し、ブロック４０２での第２の
データ書き込み順番ＡＪｂでの電力消費の推定値として
ＴＥ２ｂ＝２を出力する。これらの消費電力推定値（Ｔ
Ｅ１ａ＝５、ＴＥ２ａ＝８、ＴＥ１ｂ＝９、ＴＥ２ｂ＝
２）は、データ書き込み順番制御器２ｎへ入力される。
データ書き込み順番制御器２ｎでは、これらの消費電力
推定値ＴＥｎｘを基にして、データ書き込み順番ＡＪを
決定する。たとえば、ブロックごとの消費電力の最大値
を最も小さくしてデータ駆動回路６を制御する場合は、
第１のデータ書き込み順番ＡＪとして、第１のデータ書
き込み順番ＡＪａが選択される。また、たとえば、デー
タ書き込み順番制御器２ｎにデータ駆動回路６で許容さ
れる消費電力をあらかじめ設定する消費電力設定手段を
設け、その消費電力設定手段の設定値が１０である場合
は、消費電力の合計値が小さい第２の駆動順番ＡＪｂが
選択されＡＪとして出力される。（第１の駆動順番ＡＪ
ａでの消費電力推定値の合計は１３で、第２の駆動順番
ＡＪｂでの消費電力推定値の合計は１１となるため。）
このようにして、本実施の形態では、データ駆動回路６
を構成するデータドライバＬＳＩごとに消費電力推定値
に応じてデータ駆動回路６駆動順番が制御され、各デー
タドライバＬＳＩの消費電力を抑制し、データドライバ
ＬＳＩを個別に温度上昇による破壊から保護することが
できる。Similarly, the second block 402
The same calculation is performed also in and TE2a and TE2b are output. FIGS. 11, 12, and 13 are schematic diagrams for explaining the internal operation of the power consumption measuring device 4n. FIG.
In the example shown in FIG. 1, as in FIG. 3, the plasma display 7 is simplified for ease of explanation, and six address electrodes R1, G1, B1, R2, G are used as address electrodes.
2, B2 are arranged, and five lines 1 to 5 are arranged as a scan electrode and a sustain electrode, and a discharge cell SE is formed at each intersection.
Further, “○” in each discharge cell SE indicates that the value of the subfield image data SB of the discharge cell is 1, and that the discharge cell is lit,
“×” indicates the subfield image data S of the discharge cell.
This indicates that the value of B is 0 and that the discharge cell is not lit. The panel is divided into a first block 401 and a second block 402. FIG. 12 shows a first data write order AJa in which the subfield image data of FIG. 11 is written in order of line 1, line 2, line 3, line 4, and line 5.
FIG. 9 is a schematic diagram for explaining arithmetic processing by the peripheral pixel arithmetic circuit 41a and the adder circuit 42a when writing is performed in FIG.
FIG. 13 is for explaining the arithmetic processing when the subfield image data of FIG. 11 is written in the second data write order AJb in which line 1, line 3, line 5, line 2, and line 4 are written in order. FIG. When the subfield image data is in the example shown in FIG. 11, when data is written in the first write order AJa of the first block 401, the peripheral pixel operation circuit 411a performs exclusive control between the upper and lower parts shown in the block 401 of FIG. The logical OR is calculated, and 1, 1, 1 are calculated between the line 1 and the line 2, and so on. The addition circuit 421a adds the calculated values to form a block 40
TE1a = 5 is output as an estimated value of power consumption in the first data write order AJa. Similarly, TE2a = 8 is output as the estimated value of the power consumption in the first data write order AJa in the block 402. Also,
Similarly, as shown in FIG. 13, TE1b = 9 is output as an estimated value of the power consumption in the second data write order AJb of the block 401, and the power in the second data write order AJb in the block 402 is output. TE2b = 2 is output as the estimated value of consumption. These power consumption estimates (T
E1a = 5, TE2a = 8, TE1b = 9, TE2b =
2) is input to the data write order controller 2n.
The data write order controller 2n determines the data write order AJ based on these power consumption estimation values TEnx. For example, when controlling the data driving circuit 6 by minimizing the maximum value of the power consumption for each block,
The first data write order AJa is selected as the first data write order AJ. Further, for example, the data write order controller 2n is provided with power consumption setting means for presetting the power consumption allowed in the data drive circuit 6, and when the set value of the power consumption setting means is 10, the power consumption is set to The second driving order AJb having the smaller total value is selected and output as AJ. (First driving order AJ
This is because the sum of the estimated power consumption values at a is 13 and the sum of the estimated power consumption values at the second driving order AJb is 11. )
Thus, in the present embodiment, the data driving circuit 6
The driving order of the data driving circuit 6 is controlled according to the estimated power consumption value for each data driver LSI constituting the data driver LSI, thereby suppressing the power consumption of each data driver LSI and protecting the data driver LSIs individually from destruction due to temperature rise. Can be.
【００５４】[0054]
【発明の効果】本発明によれば、画像信号とデータ駆動
手段のデータ書き込み順番からデータ駆動手段の消費電
力に対応する消費電力推定値を推定しているので、デー
タ駆動手段の消費電力を求めることができる。また、消
費電力推定値に応じて消費電力量上昇を抑制するように
データの書き込み順番が制御されるので、許容損失の大
きい高コストのデータ駆動手段を用いることなく、消費
電力量上昇による駆動手段の破壊を防止することができ
る。この結果、温度検出手段を設けることなく、低コス
トでデータ駆動手段（データドライバＬＳＩ）の消費電
力を低減することができ、温度上昇によるデータ駆動手
段（データドライバＬＳＩ）の破壊を防止することがで
きる。According to the present invention, since the estimated power consumption value corresponding to the power consumption of the data driving means is estimated from the image signal and the data writing order of the data driving means, the power consumption of the data driving means is obtained. be able to. Further, since the data writing order is controlled so as to suppress the increase in power consumption according to the estimated power consumption value, the driving means based on the increase in power consumption can be used without using a high-cost data driving means having a large permissible loss. Can be prevented from being destroyed. As a result, the power consumption of the data driver (data driver LSI) can be reduced at low cost without providing the temperature detector, and the destruction of the data driver (data driver LSI) due to a rise in temperature can be prevented. it can.
【図１】本発明の第１の実施の形態によるプラズマディ
スプレイ装置の構成を示すブロック図FIG. 1 is a block diagram showing a configuration of a plasma display device according to a first embodiment of the present invention.
【図２】図１に示す消費電力推定器の構成を示すブロッ
ク図FIG. 2 is a block diagram showing a configuration of a power consumption estimator shown in FIG. 1;
【図３】図２に示す周辺画素間演算回路および加算回路
による演算処理を説明するためのサブフィールド画像デ
ータを示す模式図FIG. 3 is a schematic diagram showing subfield image data for describing arithmetic processing by a peripheral pixel arithmetic circuit and an adder circuit shown in FIG. 2;
【図４】図３に示すサブフィールド画像データでの第１
の書き込み順番での周辺画素間演算回路および加算回路
による演算処理を説明するための図FIG. 4 shows a first example of the subfield image data shown in FIG.
For explaining the arithmetic processing by the peripheral pixel arithmetic circuit and the adder circuit in the writing order of FIG.
【図５】図３に示すサブフィールド画像データでの第２
の書き込み順番での周辺画素間演算回路および加算回路
による演算処理を説明するための図FIG. 5 shows a second example of the subfield image data shown in FIG. 3;
For explaining the arithmetic processing by the peripheral pixel arithmetic circuit and the adder circuit in the writing order of FIG.
【図６】図２に示す周辺画素間演算回路および加算回路
による演算処理を説明するためのサブフィールド画像デ
ータを示す模式図FIG. 6 is a schematic diagram showing subfield image data for explaining arithmetic processing by the peripheral pixel arithmetic circuit and the adder circuit shown in FIG. 2;
【図７】図６に示すサブフィールド画像データでの第１
の書き込み順番での周辺画素間演算回路および加算回路
による演算処理を説明するための図FIG. 7 shows a first example of the subfield image data shown in FIG. 6;
For explaining the arithmetic processing by the peripheral pixel arithmetic circuit and the adder circuit in the writing order of FIG.
【図８】図６に示すサブフィールド画像データでの第２
の書き込み順番での周辺画素間演算回路および加算回路
による演算処理を説明するための図FIG. 8 shows a second example of the subfield image data shown in FIG. 6;
For explaining the arithmetic processing by the peripheral pixel arithmetic circuit and the adder circuit in the writing order of FIG.
【図９】本発明の第２の実施の形態によるプラズマディ
スプレイ装置の構成を示すブロック図FIG. 9 is a block diagram showing a configuration of a plasma display device according to a second embodiment of the present invention.
【図１０】図９に示す消費電力推定器の構成を示すブロ
ック図FIG. 10 is a block diagram showing a configuration of a power consumption estimator shown in FIG. 9;
【図１１】図１０に示す周辺画素間演算回路および加算
回路による演算処理を説明するためのサブフィールド画
像データを示す模式図11 is a schematic diagram showing subfield image data for explaining arithmetic processing by the peripheral pixel arithmetic circuit and the adder circuit shown in FIG. 10;
【図１２】図１１に示すサブフィールド画像データでの
第１の書き込み順番での周辺画素間演算回路および加算
回路による演算処理を説明するための図FIG. 12 is a diagram for explaining arithmetic processing by a peripheral pixel arithmetic circuit and an addition circuit in the first writing order in the subfield image data shown in FIG. 11;
【図１３】図１１に示すサブフィールド画像データでの
第２の書き込み順番での周辺画素間演算回路および加算
回路による演算処理を説明するための図FIG. 13 is a diagram for explaining arithmetic processing by a peripheral inter-pixel arithmetic circuit and an adder circuit in the second writing order in the subfield image data shown in FIG. 11;
１ 画像−サブフィールド対応付け器 ２，２ｎ データ書き込み順番制御器 ３ サブフィールド処理器 ４，４ｎ 消費電力推定器 ５ 走査・維持駆動回路 ６ データ駆動回路 ７ プラズマディスプレイパネル ４１ａ，４１ｂ 周辺画素間演算回路 ４２ａ，４２ｂ 加算回路 ４０ ブロック分割回路 ４１１ａ，４１１ｂ 周辺画素間演算回路 ４１２ａ，４１２ｂ 周辺画素間演算回路 ４２１ａ，４２１ｂ 加算回路 ４２２ａ，４２２ｂ 加算回路 REFERENCE SIGNS LIST 1 image-subfield associator 2, 2n data writing order controller 3 subfield processor 4, 4n power consumption estimator 5 scan / sustain drive circuit 6 data drive circuit 7 plasma display panel 41a, 41b peripheral pixel operation circuit 42a, 42b Addition circuit 40 Block dividing circuit 411a, 411b Peripheral pixel operation circuit 412a, 412b Peripheral pixel operation circuit 421a, 421b Addition circuit 422a, 422b Addition circuit
Claims (9)
する表示装置であって、マトリックス状に配列された複
数の画素を含む表示部と、前記表示部内の点灯または非
点灯の画素を選択するデータ駆動手段と、前記画像信号
と前記データ駆動手段のデータ選択の順番から前記デー
タ駆動手段の消費電力量に対応する消費電力推定値を推
定する消費電力推定手段と、前記消費電力推定値に応じ
て前記データ駆動手段がパネルの画素にデータを書き込
む順番を制御するデータ書き込み順番制御手段とを備
え、前記データ駆動手段は前記データ書き込み順番制御
手段により制御されたデータ書き込みの順番で前記表示
部の点灯または非点灯の画素を選択することを特徴とす
る表示装置。1. A display device for displaying an image according to an input image signal, wherein a display unit including a plurality of pixels arranged in a matrix and a lit or unlit pixel in the display unit are selected. Data driving means, power consumption estimating means for estimating a power consumption estimation value corresponding to the power consumption amount of the data driving means from the image signal and the order of data selection of the data driving means, Data writing order control means for controlling the order in which the data driving means writes data to the pixels of the panel, wherein the data driving means controls the display unit in the data writing order controlled by the data writing order control means. A light-emitting or non-lighting pixel is selected.
分割してサブフィールドごとに選択された画素を駆動し
て階調表示を行うために、１フィールドの画像信号をサ
ブフィールドごとのサブフィールド画像信号に変換する
サブフィールド変換手段をさらに備え、消費電力推定手
段は、前記サブフィールド画像信号とデータ駆動手段の
データ選択の順番から前記データ駆動手段の消費電力を
推定することを特徴とする請求項１記載の表示装置。2. An image signal of one field is divided into a plurality of sub-field image signals for driving a pixel selected for each sub-field to perform gradation display. And a power consumption estimating means for estimating power consumption of the data driving means from the subfield image signal and an order of data selection by the data driving means. The display device according to the above.
サブフィールド画像信号とデータ駆動手段のデータ選択
の順番の各データにより論理演算し、演算結果の総和を
基に消費電力推定値を求めることを特徴とする請求項２
記載の表示装置。3. The power consumption estimating means performs a logical operation between the pixels of the display unit using the subfield image signal and each data in the data selection order of the data driving means, and calculates an estimated power consumption value based on the sum of the operation results. 3. The method according to claim 2, wherein
The display device according to the above.
み順番での消費電力推定値を求め、データ書き込み順番
制御手段は、複数通りの消費電力推定値のなかで最も低
い消費電力推定値のとなる書き込み順番でデータ駆動手
段を制御することを特徴とする請求項１から請求項３の
いずれかに記載の表示装置。4. The power consumption estimating means obtains an estimated value of power consumption in a plurality of writing orders, and the data writing order control means determines a power consumption estimation value of a lowest power consumption value among the plurality of estimated power consumption values. 4. The display device according to claim 1, wherein the data driving unit is controlled in a writing order.
ータ駆動手段は、前記ブロックごとに設けられた複数の
データ駆動手段を含み、消費電力推定手段は、前記デー
タ駆動手段ごとに消費電力推定値を求めることを特徴と
する請求項１から請求項４のいずれかに記載の表示装
置。5. The display unit is divided into a plurality of blocks, the data driving unit includes a plurality of data driving units provided for each of the blocks, and the power consumption estimating unit includes a power consumption estimating unit for each of the data driving units. The display device according to claim 1, wherein the value is obtained.
駆動手段ごとに求められた消費電力値の最大値が最も小
さくなるようにデータ駆動手段を制御することを特徴と
する請求項５記載の表示装置。6. The display device according to claim 5, wherein the data writing order control means controls the data driving means so that the maximum value of the power consumption value obtained for each data driving means is minimized. .
駆動手段に許容される消費電力を設定する消費電力設定
手段を含み、前記データ駆動手段ごとに求められた消費
電力の最大値が前記消費電力設定手段に設定された値以
下のとき前記データ駆動手段ごとに求められた消費電力
値の合計が最小となるように前記データ駆動手段を制御
することを特徴とする請求項５記載の表示装置。7. The data writing order control means includes a power consumption setting means for setting a power consumption allowed for the data driving means, and a maximum value of the power consumption obtained for each of the data driving means is set to the power consumption setting means. 6. The display device according to claim 5, wherein the data driving means is controlled such that the total of the power consumption values obtained for each of the data driving means when the value is equal to or less than a value set in the means.
を含む表示部と、前記表示部の点灯または非点灯の画素
を選択するデータ駆動手段とを備え、入力される画像信
号に応じて画像を表示する表示装置の駆動方法であっ
て、前記画像信号と前記データ駆動手段のデータ選択の
順番から前記データ駆動手段の消費電力に対応する消費
電力推定値を推定するステップと、推定された消費電力
推定値に応じて前記データ駆動手段がパネルの画素にデ
ータを書き込む順番を制御するステップと、制御された
データ書き込みの順番で前記データ駆動手段が前記表示
部の点灯または非点灯の画素を選択するステップとを含
むことを特徴とする駆動方法。8. A display unit including a plurality of pixels arranged in a matrix, and a data driving unit for selecting a lit or unlit pixel of the display unit, wherein an image is formed according to an input image signal. A method for driving a display device for displaying, comprising: estimating a power consumption estimated value corresponding to power consumption of the data driving means from the image signal and an order of data selection of the data driving means; Controlling the order in which the data driving means writes data to the pixels of the panel according to the estimated value; and selecting the lighted or non-lighted pixels of the display unit in the controlled data writing order. And a driving method.
分割してサブフィールドごとに選択された画素を駆動し
て階調表示を行うために、１フィールドの画像信号をサ
ブフィールドごとのサブフィールド画像信号に変換する
ステップをさらに含み、消費電力推定ステップは、サブ
フィールド画像信号とデータ駆動手段のデータ選択の順
番からデータ駆動手段の消費電力を推定するステップを
含むことを特徴とする請求項８記載の表示装置の駆動方
法。9. An image signal of one field is divided into a plurality of subfield image signals for driving a pixel selected for each subfield and performing gradation display. 9. The power consumption estimation step according to claim 8, further comprising the step of: estimating the power consumption of the data driving unit from the order of the subfield image signal and the data selection of the data driving unit. A method for driving a display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109608A JP2002304152A (en) | 2001-04-09 | 2001-04-09 | Display unit and driving method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109608A JP2002304152A (en) | 2001-04-09 | 2001-04-09 | Display unit and driving method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002304152A true JP2002304152A (en) | 2002-10-18 |
Family
ID=18961521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109608A Pending JP2002304152A (en) | 2001-04-09 | 2001-04-09 | Display unit and driving method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002304152A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726938B1 (en) | 2004-09-30 | 2007-06-14 | 엘지전자 주식회사 | Method and apparatus for controlling data |
| JP2008517302A (en) * | 2004-09-27 | 2008-05-22 | アイディーシー、エルエルシー | Measuring and modeling power consumption in the display |
| WO2010146861A1 (en) * | 2009-06-17 | 2010-12-23 | パナソニック株式会社 | Driving method for plasma display panel, and plasma display device |
| JP2011002835A (en) * | 2009-06-18 | 2011-01-06 | Thomson Licensing | Method and apparatus for reducing driver energy consumption |
| WO2011007563A1 (en) * | 2009-07-14 | 2011-01-20 | パナソニック株式会社 | Plasma display device and drive method for a plasma display panel |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262688A (en) * | 1987-04-20 | 1988-10-28 | 富士通株式会社 | Display scan system |
| JPH0764512A (en) * | 1993-08-26 | 1995-03-10 | Sharp Corp | Device for driving liquid crystal |
| JPH1124631A (en) * | 1997-06-27 | 1999-01-29 | Pioneer Electron Corp | Luminance controller |
| JPH11194745A (en) * | 1998-01-07 | 1999-07-21 | Mitsubishi Electric Corp | Display device |
| JPH11231828A (en) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | Plasma display device |
| JPH11282398A (en) * | 1998-03-26 | 1999-10-15 | Fujitsu Ltd | Display device and method for driving display device |
| JP2000010517A (en) * | 1998-06-25 | 2000-01-14 | Pioneer Electron Corp | Light emitting display and driving method thereof |
| JP2000066638A (en) * | 1998-08-19 | 2000-03-03 | Nec Corp | Plasma display method, and plasma display device |
| JP2000163001A (en) * | 1998-12-01 | 2000-06-16 | Fujitsu Ltd | Driving method and driving device for display panel |
| JP2000276105A (en) * | 1999-03-26 | 2000-10-06 | Mitsubishi Electric Corp | Display device and driving device |
| JP2000322024A (en) * | 1999-05-11 | 2000-11-24 | Nec Corp | Driving method and device for plasma display |
| JP2001109420A (en) * | 1999-10-07 | 2001-04-20 | Mitsubishi Electric Corp | Driving circuit for matrix type display panel and matrix type display device provided therewith |
-
2001
- 2001-04-09 JP JP2001109608A patent/JP2002304152A/en active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262688A (en) * | 1987-04-20 | 1988-10-28 | 富士通株式会社 | Display scan system |
| JPH0764512A (en) * | 1993-08-26 | 1995-03-10 | Sharp Corp | Device for driving liquid crystal |
| JPH1124631A (en) * | 1997-06-27 | 1999-01-29 | Pioneer Electron Corp | Luminance controller |
| JPH11194745A (en) * | 1998-01-07 | 1999-07-21 | Mitsubishi Electric Corp | Display device |
| JPH11231828A (en) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | Plasma display device |
| JPH11282398A (en) * | 1998-03-26 | 1999-10-15 | Fujitsu Ltd | Display device and method for driving display device |
| JP2000010517A (en) * | 1998-06-25 | 2000-01-14 | Pioneer Electron Corp | Light emitting display and driving method thereof |
| JP2000066638A (en) * | 1998-08-19 | 2000-03-03 | Nec Corp | Plasma display method, and plasma display device |
| JP2000163001A (en) * | 1998-12-01 | 2000-06-16 | Fujitsu Ltd | Driving method and driving device for display panel |
| JP2000276105A (en) * | 1999-03-26 | 2000-10-06 | Mitsubishi Electric Corp | Display device and driving device |
| JP2000322024A (en) * | 1999-05-11 | 2000-11-24 | Nec Corp | Driving method and device for plasma display |
| JP2001109420A (en) * | 1999-10-07 | 2001-04-20 | Mitsubishi Electric Corp | Driving circuit for matrix type display panel and matrix type display device provided therewith |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008517302A (en) * | 2004-09-27 | 2008-05-22 | アイディーシー、エルエルシー | Measuring and modeling power consumption in the display |
| KR100726938B1 (en) | 2004-09-30 | 2007-06-14 | 엘지전자 주식회사 | Method and apparatus for controlling data |
| WO2010146861A1 (en) * | 2009-06-17 | 2010-12-23 | パナソニック株式会社 | Driving method for plasma display panel, and plasma display device |
| JP5024482B2 (en) * | 2009-06-17 | 2012-09-12 | パナソニック株式会社 | Plasma display panel driving method and plasma display device |
| CN102804244A (en) * | 2009-06-17 | 2012-11-28 | 松下电器产业株式会社 | Driving method for plasma display panel, and plasma display device |
| JP2011002835A (en) * | 2009-06-18 | 2011-01-06 | Thomson Licensing | Method and apparatus for reducing driver energy consumption |
| WO2011007563A1 (en) * | 2009-07-14 | 2011-01-20 | パナソニック株式会社 | Plasma display device and drive method for a plasma display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100825164B1 (en) | Driving method of plasma display device and plasma display device | |
| JP2006301622A (en) | Method of driving plasma display panel | |
| EP2071548A1 (en) | Plasma display device | |
| JP4660036B2 (en) | Plasma display apparatus and driving method thereof | |
| JP3112820B2 (en) | Display panel driving method and panel display device | |
| US8508555B2 (en) | Plasma display device | |
| KR100265443B1 (en) | Display device and display panel and display signal generation device | |
| KR100581899B1 (en) | Method for driving discharge display panel by address-display mixing | |
| JP3634768B2 (en) | Multi-tone image display device with reduced power consumption when writing data | |
| KR100603297B1 (en) | Panel driving method, panel driving apparatus, and display panel | |
| JP2002304152A (en) | Display unit and driving method therefor | |
| JPH11265163A (en) | Driving method for ac type pdp | |
| JP2004061702A (en) | Plasma display device | |
| US20050264486A1 (en) | Plasma display panel and driving method thereof | |
| KR100346376B1 (en) | Apparatus for driving plasma display panel | |
| KR100581879B1 (en) | Controlling method of address voltage in plasma display panel | |
| EP2058789A2 (en) | Plasma display device and driving method thereof | |
| KR100581877B1 (en) | Driving method of plasma display panel | |
| JPH10214058A (en) | Driving method for plasma display panel | |
| KR100449764B1 (en) | Method for driving plasma display panel wherein display-sustaining voltage varies | |
| KR100603308B1 (en) | Driving method of plasma display panel | |
| KR100493620B1 (en) | Method and apparatus for dispersing sustaing current of plasma display panel | |
| KR100670359B1 (en) | Apparatus of driving plasma display panel | |
| JP2003330406A (en) | Plasma display device | |
| KR20050041135A (en) | Driving method of plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080213 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |