KR100493620B1

KR100493620B1 - Method and apparatus for dispersing sustaing current of plasma display panel

Info

Publication number: KR100493620B1
Application number: KR10-2003-0012647A
Authority: KR
Inventors: 김영대
Original assignee: 엘지전자 주식회사
Priority date: 2003-02-28
Filing date: 2003-02-28
Publication date: 2005-06-10
Also published as: KR20040077190A

Abstract

본 발명은 고용량의 구동소자를 사용하지 않고 서스테인 구동이 가능하도록 하고 부하영향을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치에 관한 것이다. The present invention relates to a method and apparatus for dispersing sustain current of a plasma display panel to enable sustain driving without using a high capacity driving element and to minimize load influence.

본 발명의 실시예에 따른 PDP의 서스테인전류 분산방법은 플라즈마 디스플레이 패널의 부하를 검출하는 단계와; 상기 부하양에 따라 상기 플라즈마 디스플레이 패널에 공급되는 서스테인펄스들에 위상차를 발생시키는 단계를 포함하고, 상기 부하양이 작을 때 상기 서스테인펄스들을 동위상으로 상기 플라즈마 디스플레이 패널에 공급하고, 상기 부하양이 클 때 상기 서스테인펄스들에 위상차를 발생시키는 것을 특징으로 한다.In accordance with another aspect of the present invention, a method for dispersing a sustain current of a PDP includes detecting a load of a plasma display panel; And generating a phase difference between the sustain pulses supplied to the plasma display panel according to the load amount, and supplying the sustain pulses to the plasma display panel in phase when the load amount is small. It is characterized by generating a phase difference in the sustain pulses when large.

Description

플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치{METHOD AND APPARATUS FOR DISPERSING SUSTAING CURRENT OF PLASMA DISPLAY PANEL} METHOD AND APPARATUS FOR DISPERSING SUSTAING CURRENT OF PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 고용량의 구동소자를 사용하지 않고 서스테인 구동이 가능하도록 하고 부하영향을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a method and apparatus for dispersing sustain current of a plasma display panel to enable sustain driving without minimizing a high capacity driving element and to minimize load effects.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Ne 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 축적된 벽전하를 이용하여 방전에 필요한 전압을 낮추게 되며, 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다. Plasma Display Panel (hereinafter referred to as "PDP") is an image containing characters or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe, Ne + Xe, He + Xe + Ne gases. Will be displayed. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP lowers the voltage required for discharge by using wall charges accumulated on the surface during discharge, and has advantages of low voltage driving and long life because it protects the electrodes from sputtering caused by the discharge.

도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP는 n 개의 스캔전극들(Y1 내지 Yn) 및 n 개의 공통서스테인전극들(Z)이 방전공간을 사이에 두고 m 개의 데이터전극들(X1 내지 Xm)에 교차되며, 그 교차부에 m×n 개의 셀들(1)이 형성된다. 인접한 데이터전극들(X1 내지 Xm) 사이에는 수평으로 인접한 셀들(1) 사이의 전기적, 광학적 혼신을 차단하기 위한 격벽(2)이 형성된다. Referring to FIG. 1, in the conventional three-electrode AC surface discharge type PDP, n scan electrodes (Y1 to Yn) and n common sustain electrodes (Z) have m data electrodes (X1 to) with a discharge space therebetween. Intersect Xm) and m × n cells 1 are formed at the intersection. A partition 2 is formed between the adjacent data electrodes X1 to Xm to block electrical and optical interference between horizontally adjacent cells 1.

스캔전극들(Y1 내지 Yn)은 스캔신호가 순차적으로 인가되어 스캔라인을 선택한 후에, 서스테인펄스가 공통으로 인가되어 선택된 셀에 대하여 서스테인방전을 일으킨다. 공통서스테인전극들(Z)은 스캔전극들(Y1 내지 Yn)에 공급되는 서스테인펄스와 교번하는 서스테인펄스가 인가되어 선택된 셀에 대하여 서스테인방전을 일으킨다. 데이터전극들(X1 내지 Xm)은 스캔신호와 동기되는 데이터펄스가 인가되어 셀(1)을 선택하게 된다. After the scan signals are sequentially applied to the scan electrodes Y1 to Yn to select the scan lines, the sustain pulses are commonly applied to generate the sustain discharge for the selected cells. The common sustain electrodes Z apply sustain pulses alternately with the sustain pulses supplied to the scan electrodes Y1 to Yn to generate sustain discharges for the selected cells. The data electrodes X1 to Xm select a cell 1 by applying a data pulse synchronized with the scan signal.

PDP는 화상의 계조를 구현하기 위하여, 한 필드기간(NTSC 방식 : 16.67ms)을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면의 셀들을 초기화시키기 위한 리셋기간, 스캔라인을 선택하고 선택된 스캔라인에서 셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간(또는 표시기간)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간, 스캔기간 및 표시기간으로 나누어지게 된다. 여기서, 각 서브필드의 리셋기간과 어드레스기간은 각 서브필드마다 동일한 반면에 표시기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP is time-divisionally driven by dividing one field period (NTSC system: 16.67 ms) into several subfields with different number of emission times in order to realize grayscale of an image. Each subfield is divided into a reset period for initializing cells on the full screen, an address period for selecting a scan line and a cell for selecting a cell in the selected scan line, and a sustain period (or display period) for expressing gray scales according to the number of discharges. . For example, when the image is to be displayed with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. As described above, each of the eight subfields SF1 to SF8 is divided into a reset period, a scan period, and a display period. Here, the reset period and the address period of each subfield are the same for each subfield, while the display period is 2 ⁿ (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased.

도 2에 있어서, 도면부호 'SC1∼SCn'은 PDP에 형성된 n 개의 스캔라인이다. In Fig. 2, reference numerals SC1 to SCn denote n scan lines formed in the PDP.

도 3은 PDP의 구동장치를 개략적으로 나타낸 것이다. 3 schematically shows a driving device of the PDP.

도 3을 참조하면, PDP의 구동장치는 제1 역감마 조정부(11A)와 데이터 정렬부(15) 사이에 접속된 게인 조정부(12), 오차확산부(13) 및 서브필드 맵핑부(14)와, 제2 역감마 조정부(11B)와 파형 발생부(17) 사이에 접속된 APL 계산부(16)를 구비한다. Referring to FIG. 3, the driving apparatus of the PDP includes a gain adjusting unit 12, an error diffusion unit 13, and a subfield mapping unit 14 connected between the first inverse gamma adjusting unit 11A and the data alignment unit 15. And an APL calculation unit 16 connected between the second inverse gamma adjustment unit 11B and the waveform generator 17.

제1 및 제2 역감마 보정부(11A,11B)는 입력라인으로부터의 디지털 비디오 데이터(RGB)를 역감마보정하여 영상신호의 계조값에 대한 휘도를 선형적으로 변환시킨다. The first and second inverse gamma correction units 11A and 11B linearly convert the luminance of the gray level of the image signal by performing inverse gamma correction on the digital video data RGB from the input line.

게인 조정부(12)는 역감마 보정부(11A)에서 보정된 디지털 비디오 데이터의 이득을 유효이득만큼 조정한다. The gain adjusting unit 12 adjusts the gain of the digital video data corrected by the inverse gamma correction unit 11A by the effective gain.

오차 확산부(13)는 게인 조정부(12)로부터 입력되는 디지털 비디오 데이터(RGB)의 양자화 오차를 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정하게 된다. The error diffusion unit 13 finely adjusts the luminance value by diffusing the quantization error of the digital video data RGB input from the gain adjustment unit 12 into adjacent cells.

서브필드 맵핑부(14)는 오차 확산부(13)로부터 입력된 데이터를 미리 저장된 서브필드 패턴에 맵핑하고 그 맵핑 데이터를 데이터 정렬부(15)에 공급한다.The subfield mapping unit 14 maps the data input from the error diffusion unit 13 to a prestored subfield pattern and supplies the mapping data to the data alignment unit 15.

데이터 정렬부(15)는 서브필드 맵핑부(14)로부터 입력되는 디지털 비디오 데이터를 PDP(18)의 데이터 구동회로에 공급한다. 데이터 구동회로는 PDP(18)의 데이터전극들에 접속되어 데이터 정렬부(15)로부터 입력되는 데이터를 1 수평라인분씩 래치한 후에 래치된 데이터를 1 수평기간 단위로 PDP(18)의 데이터전극들에 공급하게 된다. The data aligning unit 15 supplies digital video data input from the subfield mapping unit 14 to the data driving circuit of the PDP 18. The data driving circuit is connected to the data electrodes of the PDP 18 to latch data input from the data alignment unit 15 by one horizontal line, and then latches the data electrodes of the PDP 18 in units of one horizontal period. Will be supplied to

APL 계산부(16)는 제2 역감마 보정부(11B)로부터 입력되는 디지털 비디오 데이터(RGB)에 대하여 프레임 단위로 한 화면의 평균휘도 즉, APL(Average Picture Level)을 검출하고 검출된 APL에 대응하는 서스테인 펄스 수 정보(NSUS)를 출력하게 된다. APL은 입력 비디오 데이터가 8 비트로 가정할 때 0∼255까지의 256 단계로 나뉘어진다. The APL calculation unit 16 detects an average luminance of a screen, i.e., APL (Average Picture Level), on a frame basis with respect to the digital video data RGB input from the second inverse gamma correction unit 11B. The corresponding sustain pulse number information NSUS is output. The APL is divided into 256 steps from 0 to 255 assuming that the input video data is 8 bits.

파형 발생부(17)는 APL 계산부(16)로부터의 서스테인 펄스 수 정보(NSUS)에 응답하여 타이밍 제어신호를 생성하고, 그 타이밍 제어신호를 도시하지 않은 스캔 구동회로와 서스테인 구동회로에 공급한다. 스캔 구동회로와 서스테인 구동회로는 파형 발생부(17)로부터 입력되는 타이밍 제어신호에 응답하여 서스테인기간 동안 PDP(18)의 스캔전극들과 서스테인전극들에 서스테인 펄스를 공급한다. The waveform generator 17 generates a timing control signal in response to the sustain pulse number information NSUS from the APL calculator 16, and supplies the timing control signal to a scan driving circuit and a sustain driving circuit (not shown). . The scan driving circuit and the sustain driving circuit supply a sustain pulse to the scan electrodes and the sustain electrodes of the PDP 18 during the sustain period in response to the timing control signal input from the waveform generator 17.

도 4는 한 서브필드 기간 동안 PDP에 공급되는 구동신호를 나타낸다. 4 shows a driving signal supplied to the PDP during one subfield period.

도 4를 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다. Referring to FIG. 4, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

리셋기간에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이와 동시에, 서스테인전극(Z)과 데이터전극(X)에는 0[V]가 인가된다. 상승 램프파형(Ramp-up)에 의해 스캔전극(Y)과 데이터전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 빛이 거의 발생되지 않는 다크 방전(Dark discharge)이 일어난다. 이 방전에 의해 데이터전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다. 여기서, 스캔전극(Y) 상에 쌓여진 부극성(-)의 벽전하양은 데이터전극(X)과 서스테인전극(Z) 상에 쌓여진 정극성(+)의 벽전하의 총양과 동일하다. In the reset period, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. At the same time, 0 [V] is applied to the sustain electrode Z and the data electrode X. Dark discharge, in which little light is generated, occurs between the scan electrode (Y) and the data electrode (X) and between the scan electrode (Y) and the sustain electrode (Z) by the rising ramp waveform (Ramp-up). . Due to this discharge, positive wall charges are accumulated on the data electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. Here, the wall charge amount of the negative polarity (-) accumulated on the scan electrode (Y) is the same as the total amount of wall charges of the positive polarity (+) accumulated on the data electrode (X) and the sustain electrode (Z).

상승 램프파형(Ramp-up)에 이어서, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 이와 동시에, 서스테인전극(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 데이터전극(X)에는 0[V]가 인가된다. 이렇게 하강 램프파형(Ramp-down)이 인가될 때, 스캔전극(Y)과 서스테인전극(Z) 사이에 빛이 거의 발생되지 않는 다크 방전이 일어난다. 또한, 스캔전극(Y)과 데이터전극(Z) 사이에서는 하강 램프파형(Ramp-down)이 떨어지는 구간에서 방전이 일어나지 않고 하강 램프파형(Ramp-down)의 하한점에서 다크 방전이 일어난다. 이 방전에 의해 어드레스방전에 불필요한 과도한 벽전하가 소거된다. Following the ramp ramp up, the ramp ramp begins to fall from the positive voltage lower than the peak voltage of the ramp ramp and then falls to the ground voltage GND or a specific voltage level of negative polarity. Ramp-down is simultaneously applied to the scan electrodes Y. At the same time, a positive sustain voltage Vs is applied to the sustain electrode Z, and 0 [V] is applied to the data electrode X. When the ramp ramp is applied in this manner, dark discharge is generated in which light is hardly generated between the scan electrode Y and the sustain electrode Z. Further, no discharge occurs between the scan electrode Y and the data electrode Z in a section in which the ramp ramp falls, and dark discharge occurs at the lower limit of the ramp ramp down. This discharge eliminates unnecessary wall charges that are unnecessary for address discharge.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 데이터전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. In the address period, the negative scan pulse scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the data electrodes X in synchronization with the scan pulse scan. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated during the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied.

서스테인전극(Z)에는 스캔전극(Y)에 하강 램프파형이 공급되는 기간과 어드레스기간 동안에 스캔전극(Y)과의 전압차를 줄여 스캔전극(Y)과의 오방전이 일어나지 않도록 정극성 직류전압(Zdc)이 공급된다. The sustain electrode (Z) reduces the voltage difference between the scan electrode (Y) during the period in which the falling ramp waveform is supplied to the scan electrode (Y) and the address period so as to prevent erroneous discharge from the scan electrode (Y). Zdc) is supplied.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. The cell selected by the address discharge has a sustain discharge, that is, a display discharge between the scan electrode Y and the sustain electrode Z whenever the sustain pulse sus is applied as the wall voltage and the sustain pulse sus are added. This will happen.

서스테인방전이 완료된 후에는 서스테인방전에 의해 셀 내에 잔류하는 소거신호가 스캔전극(Y)에 공급될 수 있다. After the sustain discharge is completed, the erase signal remaining in the cell may be supplied to the scan electrode Y by the sustain discharge.

그런데 종래의 PDP는 도 5에서 알 수 있는 바 서스테인펄스(sus)가 n 개의 스캔전극들(Y1 내지 Yn)에 동시에 인가된 다음, 다른 서스테인펄스(sus)가 n 개의 공통으로 접속된 서스테인전극들(Z)에 동시에 인가되기 때문에 변위 전류(i1)과 방전전류(i2)의 피크값이 매우 큰 문제점이 있다. 이로 인하여, 스캔전극(Y1 내지 Yn)과 서스테인전극들(Z)을 구동하기 위한 구동회로의 전류용량이 클 수 밖에 없으므로 그 구동회로는 고용량의 소자들로 구현되어 PDP의 코스트를 상승시키는 요인으로 작용한다. 또한, 전체 화면의 밝기 변화에 의한 부하의 변동시 PDP에 흐르는 전류 변화가 심하게 되므로 종래의 PDP는 부하의 영향을 많이 받을 수 밖에 없고 구동 마진이 작아지는 문제점이 있다. However, in the conventional PDP, as shown in FIG. 5, the sustain pulse su is simultaneously applied to the n scan electrodes Y1 to Yn, and then the other sustain pulse su is connected to the n common sustain electrodes. Since it is simultaneously applied to (Z), there is a problem that the peak values of the displacement current i1 and the discharge current i2 are very large. As a result, since the current capacity of the driving circuit for driving the scan electrodes Y1 to Yn and the sustain electrodes Z is large, the driving circuit is implemented as a high-capacity element, which increases the cost of the PDP. Works. In addition, when the load fluctuates due to the change of the brightness of the entire screen, the current flowing through the PDP becomes severe, so that the conventional PDP is inevitably affected by the load and the driving margin is reduced.

따라서, 본 발명의 목적은 고용량의 구동소자를 사용하지 않고 서스테인 구동이 가능하도록 하고 부하영향을 최소화할 수 있도록 한 PDP의 서스테인전류 분산방법 및 장치를 제공하는데 있다. Accordingly, an object of the present invention is to provide a sustain current dispersing method and apparatus for a PDP capable of sustain driving without minimizing a high capacity driving element and minimizing a load effect.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 서스테인전류 분산방법은 플라즈마 디스플레이 패널의 부하를 검출하는 단계와; 상기 부하양에 따라 상기 플라즈마 디스플레이 패널에 공급되는 서스테인펄스들에 위상차를 발생시키는 단계를 포함하고, 상기 부하양이 작을 때 상기 서스테인펄스들을 동위상으로 상기 플라즈마 디스플레이 패널에 공급하고, 상기 부하양이 클 때 상기 서스테인펄스들에 위상차를 발생시키는 것을 특징으로 한다.In order to achieve the above object, the sustain current distribution method of the PDP according to an embodiment of the present invention comprises the steps of detecting the load of the plasma display panel; And generating a phase difference between the sustain pulses supplied to the plasma display panel according to the load amount, and supplying the sustain pulses to the plasma display panel in phase when the load amount is small. It is characterized by generating a phase difference in the sustain pulses when large.

상기 부하양은 상기 플라즈마 디스플레이 패널의 평균 화상 레벨에 따라 결정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인전류 분산방법. And the load amount is determined according to an average image level of the plasma display panel.

삭제delete

본 발명의 실시예에 따른 PDP의 서스테인전류 분산장치는 PDP의 부하를 검출하기 위한 검출부와; 부하양에 따라 PDP에 공급되는 서스테인펄스들에 위상차를 발생시키는 서스테인 제어부를 구비한다.According to an embodiment of the present invention, a sustain current spreader of a PDP includes: a detector for detecting a load of the PDP; And a sustain controller for generating a phase difference in the sustain pulses supplied to the PDP according to the load amount.

본 발명의 실시예에 따른 PDP의 서스테인전류 분산장치는 플라즈마 디스플레이 패널의 부하를 검출하기 위한 검출부와; 상기 부하양에 따라 상기 플라즈마 디스플레이 패널에 공급되는 서스테인펄스들에 위상차를 발생시키는 서스테인 제어부를 구비하고, 상기 서스테인 제어부의 제어 하에 상기 부하양이 작을 때 상기 서스테인펄스들을 동위상으로 상기 플라즈마 디스플레이 패널의 스캔전극들에 공급하는 스캔 구동부와; 상기 서스테인 제어부의 제어 하에 상기 부하양이 작을 때 상기 스캔 구동부와 교대로 동작하고 상기 서스테인펄스들을 동위상으로 상기 플라즈마 디스플레이 패널의 서스테인전극들에 공급하는 서스테인 구동부를 구비하는 것을 특징으로 한다.A sustain current spreading apparatus of a PDP according to an embodiment of the present invention includes a detector for detecting a load of the plasma display panel; A sustain controller for generating a phase difference between the sustain pulses supplied to the plasma display panel according to the load amount, and when the load amount is small under the control of the sustain controller, the sustain pulses are in phase with each other; A scan driver for supplying scan electrodes; And a sustain driver which alternately operates with the scan driver when the amount of load is small and supplies the sustain pulses to the sustain electrodes of the plasma display panel in the same phase under the control of the sustain controller.

상기 부하양은 상기 플라즈마 디스플레이 패널의 평균 화상 레벨에 따라 결정되는 것을 특징으로 한다.The amount of load is determined according to the average image level of the plasma display panel.

상기 서스테인 구동부는 서스테인 제어부의 제어 하에 부하양이 클 때 서스테인전극들에 공급하는 서스테인펄스들에 위상차를 발생시키는 것을 특징으로 한다.The sustain driver generates a phase difference in the sustain pulses supplied to the sustain electrodes when the load is large under the control of the sustain controller.

상기 스캔 구동부는 서스테인 제어부의 제어 하에 스캔전극들을 기수와 우수로 분할 구동하는 것을 특징으로 한다. The scan driver divides the scan electrodes into odd and even numbers under the control of the sustain controller.

상기 서스테인 구동부는 서스테인 제어부의 제어 하에 서스테인전극들을 기수와 우수로 분할 구동하는 것을 특징으로 한다.The sustain driver is configured to separately drive the sustain electrodes under odd and even numbers under the control of the sustain controller.

상기 스캔 구동부는 서스테인 제어부의 제어 하에 스캔전극들을 k(단, k는 양의 정수) 개씩 분할 구동하는 것을 특징으로 한다. The scan driver divides and drives k scan electrodes, respectively, (k is a positive integer) under the control of the sustain controller.

상기 서스테인 구동부는 서스테인 제어부의 제어 하에 서스테인전극들을 k 개씩 분할 구동하는 것을 특징으로 한다. The sustain driver may drive the sustain electrodes separately by k units under the control of the sustain controller.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 6 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 11.

도 6을 참조하면, 본 발명의 실시예에 따른 PDP의 구동장치는 APL 계산부(6)에 의해 검출된 APL에 따라 서스테인펄스의 위상을 제어하기 위한 서스테인 제어부(9)를 구비한다. Referring to FIG. 6, the driving apparatus of the PDP according to the embodiment of the present invention includes a sustain controller 9 for controlling the phase of the sustain pulse in accordance with the APL detected by the APL calculator 6.

또한, 본 발명의 실시예에 따른 PDP의 구동장치는 입력라인(20)에 접속된 제1 및 제2 역감마 조정부(1A,1B)와, 제1 역감마 조정부(1A)와 데이터 정렬부(5) 사이에 접속된 게인 조정부(2), 오차확산부(3) 및 서브필드 맵핑부(4)와, 서스테인 제어부(9)와 PDP(8) 사이에 접속된 파형 발생부(7)를 구비한다. In addition, the driving apparatus of the PDP according to the embodiment of the present invention includes the first and second inverse gamma adjustment units 1A and 1B, the first inverse gamma adjustment unit 1A, and the data alignment unit connected to the input line 20. 5) a gain adjusting section 2, an error diffusion section 3, and a subfield mapping section 4 connected between them, and a waveform generating section 7 connected between the sustain control section 9 and the PDP 8; do.

역감마 보정부(1A,1B), 게인 조정부(2), 오차 확산부(3), 서브필드 맵핑부(4) 및 데이터 정렬부(5)에 대한 상세한 설명은 도 3에 도시된 그 것과 실질적으로 동일하므로 생략한다. The inverse gamma correction unit 1A, 1B, the gain adjusting unit 2, the error diffusion unit 3, the subfield mapping unit 4, and the data alignment unit 5 are substantially the same as those shown in FIG. Since it is same as, it is omitted.

APL 계산부(6)는 제2 역감마 보정부(11B)로부터 입력되는 디지털 비디오 데이터(RGB)에 대하여 프레임 단위로 한 화면의 평균휘도 즉, APL을 검출하고 검출된 APL에 대응하는 서스테인 펄스 수 정보(NSUS)를 출력하고 그 서스테인 펄스 정보(NSUS)를 서스테인 제어부(9)에 공급한다. 이 APL 계산부(6)은 도 7에서 알 수 있는 바 화면의 APL 단계가 작으면 PDP의 부하가 크기 때문에 상대적으로 작은 개 수의 서스테인 펄스를 지시하는 서스테인 펄스 수 정보(NSUS)를 출력하고 화면의 APL 단계가 크면 PDP의 부하가 작기 때문에 상대적으로 작은 개 수의 서스테인 펄스를 지시하는 서스테인 펄스 수 정보(NSUS)를 출력한다. The APL calculation unit 6 detects the average luminance of the screen in units of frames, that is, APL, of the digital video data RGB input from the second inverse gamma correction unit 11B, and the number of sustain pulses corresponding to the detected APL. The information NSUS is output and the sustain pulse information NSUS is supplied to the sustain control unit 9. As shown in FIG. 7, the APL calculator 6 outputs sustain pulse number information (NSUS) indicating a relatively small number of sustain pulses because the load of the PDP is large when the APL step of the screen is small. If the APL step is large, since the load of the PDP is small, the sustain pulse number information (NSUS) indicating a relatively small number of sustain pulses is output.

서스테인 제어부(9)는 APL 계산부(6)로부터의 서스테인 펄스 수 정보(NSUS)에 응답하여 PDP의 부하가 작으면 동위상의 서스테인펄스를 PDP(8)에 공급하고 PDP의 부하가 크면 도 8과 같이 스캔전극(Y)과 서스테인전극(Z) 각각에 공급되는 서스테인펄스들에 위상차를 발생시킨다. The sustain control unit 9 supplies the in-phase sustain pulses to the PDP 8 when the load of the PDP is small in response to the sustain pulse number information (NSUS) from the APL calculation unit 6. Similarly, a phase difference is generated in the sustain pulses supplied to each of the scan electrode Y and the sustain electrode Z.

파형 발생부(7)는 서스테인 제어부(6)의 제어 하에 타이밍 제어신호를 생성하고, 그 타이밍 제어신호를 도시하지 않은 스캔 구동회로와 서스테인 구동회로에 공급한다. 스캔 구동회로와 서스테인 구동회로는 파형 발생부(7)로부터 입력되는 타이밍 제어신호에 응답하여 서스테인기간 동안 PDP(18)의 스캔전극들과 서스테인전극들에 서스테인 펄스를 공급한다. The waveform generator 7 generates a timing control signal under the control of the sustain controller 6, and supplies the timing control signal to a scan driving circuit and a sustain driving circuit (not shown). The scan driving circuit and the sustain driving circuit supply a sustain pulse to the scan electrodes and the sustain electrodes of the PDP 18 during the sustain period in response to the timing control signal input from the waveform generator 7.

PDP(8)에는 스캔전극(Y), 서스테인전극(Z) 및 데이터전극(X)이 형성되며, 그 전극들의 교차부에 방전셀이 형성된다. 이 PDP(8)는 서스테인전극들(Z) 각각에 공급되는 서스테인펄스들에 위상차가 발생할 수 있도록 종래의 PDP와 달리 서스테인전극들(Z)이 분할 구동된다. The scan electrode Y, the sustain electrode Z and the data electrode X are formed in the PDP 8, and discharge cells are formed at the intersections of the electrodes. In the PDP 8, unlike the conventional PDP, the sustain electrodes Z are separately driven so that a phase difference may occur in the sustain pulses supplied to each of the sustain electrodes Z.

도 8은 PDP(8)의 부하가 클 때 발생되는 서스테인펄스의 위상차를 나타낸다. Fig. 8 shows the phase difference of the sustain pulses generated when the load of the PDP 8 is large.

도 8을 참조하면, PDP(8)의 부하가 클 때 서스테인 제어부(9)는 스캔전극들(Y)과 서스테인전극들(Z)에 공급되는 서스테인펄스들을 소정의 시간차(Δt) 만큼 지연시켜 위상차를 발생시킨다.Referring to FIG. 8, when the load of the PDP 8 is large, the sustain controller 9 delays the sustain pulses supplied to the scan electrodes Y and the sustain electrodes Z by a predetermined time difference DELTA t. Generates.

이렇게 서스테인펄스들에 위상차가 발생하면, 변위전류와 방전전류가 분산되므로 PDP에 흐르는 전류의 피크값이 작아지게 된다. When the phase difference occurs in the sustain pulses in this way, the displacement current and the discharge current are dispersed, so that the peak value of the current flowing through the PDP becomes small.

도 9는 본 발명의 제1 실시예에 따른 PDP를 나타낸다. 도 10은 도 9에 도시된 PDP의 서스테인펄스를 나타낸다. 9 shows a PDP according to a first embodiment of the present invention. FIG. 10 shows sustain pulses of the PDP shown in FIG.

도 9 및 도 10을 참조하면, 본 발명에 따른 PDP의 구동회로는 PDP(8)의 데이터전극(X1 내지 Xm)에 데이터를 공급하기 위한 어드레스구동부(91)와, PDP(8)의 기수 스캔전극들(Y1, Y3 ... Yn-1)을 구동하기 위한 제1 스캔 구동부(92A)와, PDP(8)의 우수 스캔전극들(Y2, Y4 ... Yn)을 구동하기 위한 제2 스캔 구동부(92b)와, PDP(8)의 기수 서스테인전극들(Z1,Z3 ... Zn-1)을 구동하기 위한 제1 서스테인 구동부(93A)와, PDP(8)의 우수 서스테인전극들(Z2,Z4 ... Zn)을 구동하기 위한 제2 서스테인 구동부(93B)를 구비한다. 9 and 10, the driving circuit of the PDP according to the present invention includes an address driver 91 for supplying data to the data electrodes X1 to Xm of the PDP 8, and the odd scan of the PDP 8. The first scan driver 92A for driving the electrodes Y1, Y3 ... Yn-1 and the second for driving even scan electrodes Y2, Y4 ... Yn of the PDP 8; The scan driver 92b, the first sustain driver 93A for driving the odd sustain electrodes Z1, Z3 ... Zn-1 of the PDP 8, and the even sustain electrodes of the PDP 8 ( A second sustain driver 93B for driving Z2, Z4 ... Zn) is provided.

어드레스 구동부(91)는 도 6에 도시된 역감마 보정부(1A), 오차 확산부(3), 서브필드 맵핑부(4) 및 데이터 정렬부(5)를 경유하여 입력되는 데이터를 데이터전극들(X1 내지 Xm)에 동시에 공급하게 된다. The address driver 91 receives data input via the inverse gamma correction unit 1A, the error diffusion unit 3, the subfield mapping unit 4, and the data alignment unit 5 shown in FIG. 6. It is supplied to (X1 to Xm) at the same time.

제1 스캔 구동부(92A)는 리셋기간 동안 상승 램프파형(Ramp-up)을 공급한 후에 하강 램프파형(Ramp-down)을 기수 스캔전극들(Y1,Y3 ... Yn-1)에 동시에 공급하게 된다. 이어서, 제1 스캔 구동부(92A)는 어드레스기간 동안 데이터에 동기되는 스캔펄스(SCAN)를 기수 스캔전극들(Y1,Y3 ... Yn-1)에 순차적으로 공급하여 스캔라인을 선택한다. 그리고 제1 스캔 구동부(92A)는 서스테인기간 동안 기수 스캔전극들(Y1,Y3 ... Yn-1)에 동시에 서스테인펄스를 공급한다. The first scan driver 92A supplies the ramp ramp down and the ramp ramp down simultaneously to the odd scan electrodes Y1, Y3 ... Yn-1 after the ramp ramp is supplied during the reset period. Done. Subsequently, the first scan driver 92A sequentially selects a scan line by sequentially supplying the scan pulse SCAN synchronized with the data to the odd scan electrodes Y1, Y3 ... Yn-1 during the address period. The first scan driver 92A simultaneously supplies sustain pulses to the odd scan electrodes Y1, Y3 ... Yn-1 during the sustain period.

제2 스캔 구동부(92b)는 제1 스캔 구동부(92A)와 동시에 구동되어 리셋기간 동안 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 우수 스캔전극들(Y2,Y4 ... Yn)에 동시에 공급하게 된다. 이어서, 제2 스캔 구동부(42b)는 어드레스기간 동안 데이터에 동기되는 스캔펄스(SCAN)를 우수 스캔전극들(Y2,Y4 ... Yn)에 순차적으로 공급하여 스캔라인을 선택한다. 그리고 제2 스캔 구동부(92B)는 서스테인기간 동안 기수 스캔전극들(Y1,Y3,...,Yn-1)에 공급되는 서스테인펄스(SUSY1)에 대하여 소정의 시간차(Δt)만큼 위상차를 가지는 서스테인펄스를 우수 스캔전극들(Y2,Y4 ... Yn)에 동시에 공급한다. The second scan driver 92b is driven at the same time as the first scan driver 92A so that the rising ramp waveform Ramp-up and the rising ramp waveform Ramp-down during the reset period are excellent scan electrodes Y2, Y4 ... Yn) at the same time. Subsequently, the second scan driver 42b sequentially supplies the scan pulse SCAN synchronized with the data to the even scan electrodes Y2, Y4 ... Yn during the address period to select the scan line. In addition, the second scan driver 92B has a sustain having a phase difference by a predetermined time difference Δt with respect to the sustain pulse SUSY1 supplied to the odd scan electrodes Y1, Y3, ..., Yn-1 during the sustain period. The pulses are simultaneously supplied to the even scan electrodes Y2, Y4 ... Yn.

제1 서스테인 구동부(93A)는 제1 스캔 구동부(92A)와 교대로 구동하여 서스테인기간 동안 서스테인펄스를 기수 서스테인전극들(Z1,Z3 ... Zn-1)에 동시에 공급한다. The first sustain driver 93A alternately drives the first scan driver 92A to simultaneously supply the sustain pulses to the odd sustain electrodes Z1, Z3... Zn-1 during the sustain period.

제2 서스테인 구동부(93B)는 서스테인기간 동안 기수 서스테인전극들(Z1,Z3,...,Zn-1)에 공급되는 서스테인펄스에 대하여 소정의 시간차(Δt)만큼 위상차를 가지는 서스테인펄스를 우수 서스테인전극들(Z2,Z4 ... Zn)에 동시에 공급한다. The second sustain driver 93B has an excellent sustain pulse having a phase difference of a predetermined time difference Δt with respect to the sustain pulses supplied to the odd sustain electrodes Z1, Z3,..., Zn-1 during the sustain period. It supplies simultaneously to electrodes Z2, Z4 ... Zn.

서스테인 제어부(9)는 APL에 기반하여 PDP의 부하를 판단하고 PDP의 부하가 클 때 서스테인펄스를 분산시키기 위한 제어신호(Csusy1,Csusy2,Csusz1,Csusz2)를 발생한다. The sustain controller 9 determines the load of the PDP based on the APL, and generates control signals Csusy1, Csusy2, Csusz1, and Csusz2 for dispersing the sustain pulse when the load of the PDP is large.

도 11은 본 발명의 제2 실시예에 따른 PDP를 나타낸다. 도 12는 도 11에 PDP의 서스테인펄스를 나타낸다. 11 shows a PDP according to a second embodiment of the present invention. FIG. 12 shows the sustain pulses of the PDP in FIG.

도 11 및 도 12를 참조하면, 본 발명에 따른 PDP의 구동회로는 PDP(8)의 데이터전극(X1 내지 Xm)에 데이터를 공급하기 위한 어드레스구동부(111)와, PDP(8)의 스캔전극들(Y1 내지 Yn)을 k(단, k는 n보다 작은 양의 정수) 개씩 분할 구동하기 위한 다수의 스캔 구동부(112A 내지 112D)와, PDP(8)의 서스테인전극들(Z1 내지 Zn)을 분할 구동하기 위한 다수의 서스테인 구동부(113A 내지 113D)를 구비한다. 11 and 12, the driving circuit of the PDP according to the present invention includes an address driver 111 for supplying data to the data electrodes X1 to Xm of the PDP 8, and a scan electrode of the PDP 8. A plurality of scan drivers 112A to 112D for separately driving k Y1 to Yn (where k is a positive integer smaller than n) and the sustain electrodes Z1 to Zn of the PDP 8; A plurality of sustain drivers 113A to 113D for divided driving are provided.

어드레스 구동부(111)는 도 6에 도시된 역감마 보정부(1A), 오차 확산부(3), 서브필드 맵핑부(4) 및 데이터 정렬부(5)를 경유하여 입력되는 데이터를 데이터전극들(X1 내지 Xm)에 동시에 공급하게 된다. The address driver 111 receives data input via the inverse gamma correction unit 1A, the error diffusion unit 3, the subfield mapping unit 4, and the data alignment unit 5 shown in FIG. 6. It is supplied to (X1 to Xm) at the same time.

스캔 구동부들(112A 내지 112D)은 리셋기간 동안 상승 램프파형(Ramp-up)을 공급한 후에 하강 램프파형(Ramp-down)을 기수 스캔전극들(Y1,Y3 ... Yn-1)에 동시에 공급하게 된다. 이어서, 스캔 구동부들(112A 내지 112D)는 어드레스기간 동안 데이터에 동기되는 스캔펄스(SCAN)를 기수 스캔전극들(Y1,Y3 ... Yn-1)에 순차적으로 공급하여 스캔라인을 선택한다. 그리고 스캔 구동부들(112A 내지 112D) 각각은 서스테인기간 동안 이전 단의 스캔 구동부로부터 발생되는 서스테인펄스에 대하여 소정의 시간차(Δt)만큼 위상차를 가지는 서스테인펄스를 자신에게 접속된 k 개의 스캔전극들에 동시에 공급한다. The scan drivers 112A to 112D simultaneously supply the rising ramp waveform Ramp-up during the reset period and simultaneously supply the falling ramp waveform Ramp-down to the odd scan electrodes Y1, Y3 ... Yn-1. Will be supplied. Subsequently, the scan drivers 112A to 112D sequentially supply scan pulses SCAN synchronized with data during the address period to the odd scan electrodes Y1, Y3 ... Yn-1 to select a scan line. Each of the scan drivers 112A through 112D simultaneously supplies a sustain pulse having a phase difference by a predetermined time difference Δt with respect to the sustain pulse generated from the scan driver of the previous stage during the sustain period to the k scan electrodes connected thereto. Supply.

서스테인 구동부들(113A 내지 113D) 각각은 서스테인기간 동안 스캔 구동부들(112A 내지 112D)와 교대로 구동하여 이전 단의 서스테인 구동부로부터 발생되는 서스테인펄스에 대하여 소정의 시간차(Δt)만큼 위상차를 가지는 서스테인펄스를 자신에게 접속된 k 개의 서스테인전극들에 동시에 공급한다. Each of the sustain drivers 113A to 113D alternately drives the scan drivers 112A to 112D during the sustain period, and has a phase difference by a predetermined time difference Δt with respect to the sustain pulse generated from the sustain driver of the previous stage. Is simultaneously supplied to k sustain electrodes connected to it.

서스테인 제어부(9)는 APL에 기반하여 PDP의 부하를 판단하고 PDP의 부하가 클 때 서스테인펄스를 분산시키기 위한 제어신호(Csusy,Csusz)를 발생한다. The sustain controller 9 determines the load of the PDP based on the APL and generates control signals Csusy and Csusz for dispersing the sustain pulse when the load of the PDP is large.

한편, 보원 출원인은 PDP의 서스테인전류 분산방법 및 장치를 대한민국 특허출원 제2002-7672호를 통하여 기출원한 바 있다. 서스테인 제어부(9)는 전술한 바와 같기 APL에 따라 스캔 구동회로와 서스테인 구동회로의 스위칭 타임을 제어할 수도 있고 기출원된 특허출원에 개시된 지연회로를 이용하여 스캔전극들과 서스테인전극들에 공급되는 서스테인펄스를 지연시킬 수도 있다. Meanwhile, the applicant has filed a method and apparatus for sustain current dispersion of PDP through Korean Patent Application No. 2002-7672. The sustain control unit 9 may control the switching time of the scan driving circuit and the sustain driving circuit according to the APL as described above, and is supplied to the scan electrodes and the sustain electrodes using the delay circuit disclosed in the patent application. You can also delay the sustain pulse.

상술한 바와 같이, 본 발명에 따른 PDP의 서스테인전류 분산방법 및 장치는 APL에 기반하여 서스테인전류를 분산시킴으로써 전류의 피크값을 줄이게 된다. 그 결과, 본 발명에 따른 PDP의 서스테인전류 분산방법 및 장치는 저용량의 구동소자로 구동회로를 구현할 수 있으므로 PDP의 코스트를 저감시킬 수 있을 뿐 아니라, PDP의 부하영향을 최소화하고 PDP의 구동마진을 넓게 할 수 있다. 나아가, 본 발명에 따른 PDP의 서스테인전류 분산방법 및 장치는 전류의 피크값을 줄임으로써 EMI를 줄일 수 있다. As described above, the sustain current dispersion method and apparatus of the PDP according to the present invention reduces the peak value of the current by dispersing the sustain current based on the APL. As a result, the sustain current distribution method and apparatus of the PDP according to the present invention can implement a driving circuit with a low-capacity driving element, which can not only reduce the cost of the PDP, but also minimize the load effect of the PDP and improve the driving margin of the PDP. Can be widened. Furthermore, the sustain current dispersion method and apparatus of the PDP according to the present invention can reduce the EMI by reducing the peak value of the current.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 플라즈마 디스플레이 패널을 개략적으로 나타내는 평면도이다. 1 is a plan view schematically illustrating a conventional plasma display panel.

도 2는 종래의 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 프레임 구성도이다. 2 is a frame diagram illustrating a conventional method for driving a plasma display panel.

도 3은 종래의 플라즈마 디스플레이 패널의 구동장치를 개략적으로 나타내는 블록도이다.3 is a block diagram schematically illustrating a driving apparatus of a conventional plasma display panel.

도 4는 종래의 플라즈마 디스플레이 패널에 공급되는 구동파형을 나타내는 파형도이다.4 is a waveform diagram illustrating driving waveforms supplied to a conventional plasma display panel.

도 5는 종래의 플라즈마 디스플레이 패널에 공급되는 서스테인펄스로 인하여 발생되는 전류를 나타내는 파형도이다. 5 is a waveform diagram showing current generated due to a sustain pulse supplied to a conventional plasma display panel.

도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 개략적으로 나타내는 블록도이다.6 is a block diagram schematically illustrating an apparatus for driving a plasma display panel according to an exemplary embodiment of the present invention.

도 7은 APL과 서스테인 펄스의 관계를 나타내는 그래프이다.7 is a graph showing the relationship between APL and a sustain pulse.

도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에 공급되는 서스테인펄스로 인하여 발생되는 전류를 나타내는 파형도이다. 8 is a waveform diagram illustrating a current generated due to a sustain pulse supplied to a plasma display panel according to an exemplary embodiment of the present invention.

도 9는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널를 나타낸다. 9 shows a plasma display panel according to a first embodiment of the present invention.

도 10은 도 9에 도시된 플라즈마 디스플레이 패널의 서스테인펄스를 나타내는 파형도이다. FIG. 10 is a waveform diagram illustrating sustain pulses of the plasma display panel illustrated in FIG. 9.

도 11은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널를 나타낸다. 11 shows a plasma display panel according to a second embodiment of the present invention.

도 12는 도 11에 도시된 플라즈마 디스플레이 패널의 서스테인펄스를 나타내는 파형도이다. FIG. 12 is a waveform diagram illustrating sustain pulses of the plasma display panel illustrated in FIG. 11.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1A,1B : 역감마 보정부 2 : 게인 조정부1A, 1B: reverse gamma correction unit 2: gain adjustment unit

3 : 오차 확산부 4 : 서브필드 맵핑부3: error diffusion unit 4: subfield mapping unit

5 : 데이터 정렬부 6 : APL 계산부5: data alignment unit 6: APL calculation unit

7 : 파형 발생부 9 : 플라즈마 디스플레이 패널7 waveform generator 9 plasma display panel

91,111 : 어드레스 구동부91,111: address driver

92A,92B,112A 내지 112D : 스캔 구동부92A, 92B, 112A to 112D: Scan Driver

93A,93B,113A 내지 113D : 서스테인 구동부93A, 93B, 113A to 113D: Sustain drive unit

Claims

플라즈마 디스플레이 패널의 부하를 검출하는 단계와;Detecting a load of the plasma display panel;

상기 부하양에 따라 상기 플라즈마 디스플레이 패널에 공급되는 서스테인펄스들에 위상차를 발생시키는 단계를 포함하고,Generating a phase difference in the sustain pulses supplied to the plasma display panel according to the load amount;

상기 부하양이 작을 때 상기 서스테인펄스들을 동위상으로 상기 플라즈마 디스플레이 패널에 공급하고,When the load amount is small, the sustain pulses are supplied in phase to the plasma display panel,

상기 부하양이 클 때 상기 서스테인펄스들에 위상차를 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인전류 분산방법. And a phase difference is generated in the sustain pulses when the load amount is large.

삭제delete

제 1 항에 있어서, The method of claim 1,

상기 부하양은The load amount is

상기 플라즈마 디스플레이 패널의 평균 화상 레벨에 따라 결정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인전류 분산방법. The sustain current dispersion method of the plasma display panel, characterized in that determined according to the average image level of the plasma display panel.

플라즈마 디스플레이 패널의 부하를 검출하기 위한 검출부와;A detector for detecting a load of the plasma display panel;

상기 부하양에 따라 상기 플라즈마 디스플레이 패널에 공급되는 서스테인펄스들에 위상차를 발생시키는 서스테인 제어부를 구비하고, A sustain controller for generating a phase difference in sustain pulses supplied to the plasma display panel according to the load amount;

상기 서스테인 제어부의 제어 하에 상기 부하양이 작을 때 상기 서스테인펄스들을 동위상으로 상기 플라즈마 디스플레이 패널의 스캔전극들에 공급하는 스캔 구동부와;A scan driver for supplying the sustain pulses to the scan electrodes of the plasma display panel in phase when the load is small under the control of the sustain controller;

상기 서스테인 제어부의 제어 하에 상기 부하양이 작을 때 상기 스캔 구동부와 교대로 동작하고 상기 서스테인펄스들을 동위상으로 상기 플라즈마 디스플레이 패널의 서스테인전극들에 공급하는 서스테인 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인전류 분산장치. And a sustain driver which operates alternately with the scan driver when the load is small under the control of the sustain controller and supplies the sustain pulses to the sustain electrodes of the plasma display panel in phase. Sustain current disperser.

제 4 항에 있어서,The method of claim 4, wherein

상기 부하양은The load amount is

상기 플라즈마 디스플레이 패널의 평균 화상 레벨에 따라 결정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인전류 분산장치. And a sustain current dispersing device according to an average image level of the plasma display panel.

제 4 항에 있어서, The method of claim 4, wherein

상기 스캔 구동부는 상기 서스테인 제어부의 제어 하에 상기 부하양이 클 때 상기 스캔전극들에 공급하는 서스테인펄스들에 위상차를 발생시키며, The scan driver generates a phase difference in sustain pulses supplied to the scan electrodes when the load amount is large under the control of the sustain controller.

상기 서스테인 구동부는 기 서스테인 제어부의 제어 하에 상기 부하양이 클 때 상기 서스테인전극들에 공급하는 서스테인펄스들에 위상차를 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인전류 분산장치. And the sustain driver generates a phase difference between the sustain pulses supplied to the sustain electrodes when the load is large under the control of a sustain controller.

제 6 항에 있어서, The method of claim 6,

상기 스캔 구동부는 상기 서스테인 제어부의 제어 하에 상기 스캔전극들을 기수와 우수로 분할 구동하며, The scan driver divides the scan electrodes into odd and even numbers under the control of the sustain controller,

상기 서스테인 구동부는 상기 서스테인 제어부의 제어 하에 상기 서스테인전극들을 기수와 우수로 분할 구동하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인전류 분산장치. And the sustain driver is configured to separately drive the sustain electrodes in odd and even numbers under the control of the sustain controller.

제 6 항에 있어서, The method of claim 6,

상기 스캔 구동부는 상기 서스테인 제어부의 제어 하에 상기 스캔전극들을 k(단, k는 양의 정수) 개씩 분할 구동하며, The scan driver divides the scan electrodes by k (where k is a positive integer) under the control of the sustain controller.

상기 서스테인 구동부는 상기 서스테인 제어부의 제어 하에 상기 서스테인전극들을 k 개씩 분할 구동하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인전류 분산장치. And the sustain driver is configured to separately drive the sustain electrodes by k under the control of the sustain controller.