JP2002303653A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP2002303653A
JP2002303653A JP2001265210A JP2001265210A JP2002303653A JP 2002303653 A JP2002303653 A JP 2002303653A JP 2001265210 A JP2001265210 A JP 2001265210A JP 2001265210 A JP2001265210 A JP 2001265210A JP 2002303653 A JP2002303653 A JP 2002303653A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001265210A
Other languages
English (en)
Inventor
Kiyoshi Aiki
清 愛木
Kazufumi Hikone
和文 彦根
Hiroyuki Adachi
寛之 足立
Masayoshi Okamoto
正芳 岡元
Masao Onose
将生 小野瀬
Yuji Mizuno
裕次 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001265210A priority Critical patent/JP2002303653A/ja
Priority to US10/022,732 priority patent/US7190593B2/en
Publication of JP2002303653A publication Critical patent/JP2002303653A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 従来、プローブ検査において、４辺に検査パ
ッドがある半導体集積回路装置に対しては、特殊なプロ
ーブカード使用しない限り、１回に１個ずつ移動と針当
てとを繰り返して検査をしていた。半導体ウエハ１枚当
たりの検査時間＝１回当たりの検査時間×検査回数（回
路数）だけ時間がかかり、コスト上、問題であった。 【解決手段】 プローブ検査用パッド２１１，２１２，
２１３，…は回路１の１辺又は対向する２辺上に配置し
て、該プローブ検査用パッドを配置した上記１辺又は対
向する２辺以外の辺上に配置された所望のボンディング
用パッド３１１，３１２，３１３，…から接続用配線４
１１，４１２，４１３，…を延ばして対応するプローブ
検査用パッド２１１，２１２，２１３，…に接続する。
プローブ検査時には、検査対象回路の上記１辺又は対向
する２辺に配置されたパッド（プローブ検査及びボンデ
ィング用パッド）に対してプローブ針を当て検査する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハ上に
形成された半導体集積回路装置に関する。特に、プロー
ブ検査におけるテスト時間の短縮を実現する半導体集積
回路装置の製造方法、及び検査方法に関する。
【０００２】
【従来の技術】半導体集積回路装置の製造工程は、半導
体ウエハに碁盤目状に半導体集積回路装置を形成させる
前工程と、半導体ウエハを切断分離（ダイシング）して
パッケージングする後工程とに大別される。その前工程
の最終段階においては、半導体ウエハ上の半導体集積回
路装置について個別に良否判定を行うために、プローブ
検査と呼ばれる電気的特性検査が行われる。
【０００３】図１６〜図２０により従来技術例を説明す
る。
【０００４】図１６に、半導体ウエハ上の半導体集積回
路装置の形態を示す。一般に半導体集積回路装置は四角
形状であり、１枚の半導体ウエハ１０上に約数千個の半
導体集積回路装置１が碁盤目状に配置される。
【０００５】上述のプローブ検査においては、ＩＣテス
タと半導体集積回路装置とを電気的に接続する必要があ
り、一般的にはプローブカードに取り付けられたプロー
ブ針８（カンチレバー方式のタングステン針など）を半
導体集積回路装置のパッド９に機械的に接触（針当て）
させる手法が用いられている。プローブカードに取り付
けられたプローブ針８を半導体集積回路装置１に対して
１回に１個ずつ針当てして検査後移動する手順を約数千
回繰り返すことで１枚の半導体ウエハについてのプロー
ブ検査が完了する。
【０００６】図１７にボンディングパッドに対するプロ
ーブ針の針当ての状態を、図１８にワイヤボンディング
の様子を示す。図１７に示す半導体集積回路装置１は、
その中央部分に内部論理領域５、その外周に入出力バッ
ファ領域３、さらにその外周にパッド領域２を有する。
【０００７】入出力バッファ領域３には入出力バッファ
４が配置され、パッド領域２にはボンディング用パッド
（図中、□印で表記、４辺に６個ずつある）９が配置さ
れている。
【０００８】図１７に示すように、半導体集積回路装置
１のボンディングパッド９が４辺の外周に沿ってある場
合には、プローブ検査時のプローブ針８もチップの外周
を取り囲むように４辺から配置される構造のプローブカ
ードとなる。
【０００９】同様に、図１８に示すように、半導体集積
回路装置１のボンディングパッド９が４辺の外周に沿っ
てある場合には、パッケージのリードフレームも４辺外
周に配置され、ボンディングパッド９とインナーリード
７とがボンディングワイヤ６によって１対１で接続され
る。つまり、ボンディングパッド９が４辺に存在するの
で、それらとインナーリード７とをボンディング接続す
ればよいのである。
【００１０】このワイヤボンディングの具体的な一例
が、上述したボンディングパッド９とインナーリード７
とをボンディングワイヤ６で接続するものである。
【００１１】このように、従来は、半導体集積回路装置
のボンディング用パッドをそのままプローブ検査のため
にも使用するため、半導体集積回路装置の４辺外周のパ
ッドに対して針当てすることが多かった。
【００１２】図１９と図２０に、プローブ検査時のプロ
ーブカードとプローブ針との針当ての一例を示す。
【００１３】図１９の（ａ）は、半導体集積回路装置１
の４辺外周にパッドがあって、回路１個ずつを検査する
場合のプローブカード１９ａを示し、プローブ針８が各
回路の４辺外周にある一般的な形状である。
【００１４】図１９の（ｂ）は、半導体集積回路装置１
の４辺外周にパッドがあって、回路２個ずつを同時検査
する場合の特殊な形状のプローブカード１９ｂを示す。
本例では、プローブ針８を各回路の４辺外周に配置する
ために一部の辺のプローブ針８を斜め配置した特殊な形
状となるため、製作が困難であり、且つ高価なものとな
っていた。
【００１５】図２０の（ａ）は、半導体集積回路装置１
の対向する２辺の外周にパッドがあって、回路４個ずつ
を検査する場合のプローブカード２０ａで、プローブ針
８が２列にある形状である。
【００１６】図２０の（ｂ）は、半導体集積回路装置１
の対向する２辺の外周にパッドがあって、回路８個（４
個×２段）ずつを同時検査する場合のプローブカード２
０ｂであり、プローブ針８が４列にある形状である。
【００１７】図２０の（ｃ）は、半導体集積回路装置１
の１辺の外周にパッドがあって、回路１６個（４個×４
段）ずつを検査する場合のプローブカード２０ｃであ
り、プローブ針８が４列にある形状である。
【００１８】図２０の（ｂ）並びに（ｃ）では、プロー
ブ針８が４列に設けられているものの、これらプローブ
針８が斜めになる特殊な配置を必要としないため、プロ
ーブカードの製作は比較的容易な形状である。
【００１９】上述したように、半導体集積回路装置の同
時複数個検査の場合にも、プローブカードの製作が容
易、かつ安価であることが重要である。そのためには、
半導体集積回路装置のパッドは、各回路の４辺外周では
なく、１辺または対向する２辺の外周にあることが望ま
しい。
【００２０】なお、プローブ検査時のためのパッドの２
辺配置化の従来例としては、例えば特開平４−１３３３
３８号公報に記載のものを挙げることができる。
【００２１】
【発明が解決しようとする課題】上述したように、従来
は、半導体集積回路装置のプローブ検査において、４辺
に検査用パッドがある回路構成の場合には、特殊な形状
のプローブカードを使用しない限り、１回に１個ずつの
回路を順番に検査していく必要があり、その都度ウエハ
移動と針当て操作とを繰り返してやる必要があった。そ
のために、１枚の半導体ウエハ上の全ての半導体集積回
路装置を検査するためには、半導体ウエハ１枚当たりの
検査時間＝１回当たりの半導体集積回路装置の検査時間
×検査回数だけ、時間がかかってしまうという問題があ
った。そのため、特に安価な半導体集積回路装置の製造
においては、このプローブ検査にかかる時間が直接コス
トに影響するため無視できない大きな問題となってい
た。
【００２２】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的とするところは、１枚の半導体ウ
エハ上での同時複数個単位でのプローブ検査を容易化し
て、プローブ検査にかかるコストを低減させることがで
きるように改良された半導体集積回路装置を提供するこ
とである。
【００２３】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、以下に示すような改良された回
路構成を有する半導体集積回路装置が提供される。
【００２４】すなわち、上記目的である１枚の半導体ウ
エハ上での同時複数個単位での回路のプローブ検査を容
易化するために、本発明においては、ボンディング用パ
ッドとプローブ検査用パッドとを配置してなる半導体集
積回路装置において、上記プローブ検査用パッドを上記
回路の周辺４辺のうちの１辺又は対向する２辺に配置し
て、当該プローブ検査用パッドが配置された上記１辺又
は対向する２辺以外の辺に配置された所望の上記ボンデ
ィング用パッドからパッド間接続用の配線を介して、上
記ボンディング用パッドをそれに対応する上記プローブ
検査用パッドに接続してなる半導体集積回路装置が提供
される。
【００２５】なお、上記記載の半導体集積回路装置にお
いて、上記プローブ検査用パッドが配置された上記回路
の上記１辺又は対向する２辺が同一線上に又は互いに並
行に配列されるようにして、複数の上記回路を半導体ウ
エハ上に配置形成してなるのが、より望ましい。
【００２６】また、上記記載の半導体集積回路装置にお
いて、上記プローブ検査用パッドとそれに対応する上記
ボンディング用パッドとの間を接続している上記パッド
間接続用の配線を、上記ボンディング用パッドの外側と
上記プローブ検査用パッドの外側、又は上記ボンディン
グ用パッドの内側と上記プローブ検査用パッドの内側に
配置形成してなるのが、さらに望ましい。
【００２７】また、上記記載の半導体集積回路装置にお
いて、上記プローブ検査用パッドとそれに対応する上記
ボンディング用パッドとの間を接続している複数の上記
パッド間接続用の配線を互いに等しい配線長に形成して
なるのが、さらに望ましい。
【００２８】また、上記記載の半導体集積回路装置にお
いて、上記プローブ検査用パッドとそれに対応する上記
ボンディング用パッドとの間を接続している上記パッド
間接続用の配線をスクライブ領域内に配置し、また上記
プローブ検査用パッドを上記ボンディング用パッドと互
いに同列又は千鳥状配列関係となるように配置して、プ
ローブ検査終了後に上記のスクライブ領域内で上記回路
間が切断された時に、上記プローブ検査用パッドと上記
パッド間接続用の配線とが上記回路から取り除かれるよ
うに構成してなるのが、さらに望ましい。
【００２９】また、上記記載の半導体集積回路装置にお
いて、上記プローブ検査用パッドとそれに対応する上記
ボンディング用パッドとの間を接続している複数の上記
パッド間接続用の配線を単一の配線層又は複数の配線層
内に形成して、上記複数のパッド間接続用の配線間にＧ
ＮＤ線を、又は上記複数の配線層間にＧＮＤ線層を挿入
配置してなるのが、さらに望ましい。
【００３０】さらには、上記記載の半導体集積回路装置
において、上記プローブ検査用パッドの近傍に静電破壊
防止用の素子を接続配置してなるのが、さらに望まし
い。
【００３１】なお、上記した本発明の特徴的回路構成を
採用することにより得られる効果については、後程詳し
く説明する。
【００３２】また、本発明の上記以外の目的，構成並び
にそれにより得られる作用・効果については、以下の実
施例を挙げての具体的な説明の中で逐次明らかにされよ
う。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を挙げ、図面を参照しながら詳細に説明す
る。
【００３４】（実施例１）先ず、プローブ検査用パッド
を半導体集積回路装置の対向する２辺に配置した場合の
一実施例について、図１〜図４を用いて説明する。図１
に、本実施例１におけるプローブ検査用パッドとその配
線との様子を示し、図２に、その時のプローブ検査にお
けるプローブ針の針当ての様子を示す。
【００３５】図１に示す半導体集積回路装置１は、中央
部分に内部論理領域５、その外周に入出力バッファ領域
３、さらにその外周にパッド領域２がある。入出力バッ
ファ領域３には、入出力バッファ４が配置され、パッド
領域２には、ボンディング用パッド（図中、□印で表
記、４辺に各６個ずつある）３１１，３１２，３１３，
……とプローブ検査用パッド（図中、□中に×印を挿入
して表記、上下の２辺にそれぞれ６個ずつある）２１
１，２１２，２１３，……とが配置され、特徴的には、
上記のプローブ検査用パッドが対向する２辺（図中、上
側と下側との２辺）に配置されたものである。そして、
上下対向する２辺に配置されたプローブ検査用パッド
は、それ以外の２辺（図中、左，右の２辺）に配置され
た対応するボンディング用パッドと、パッド領域２より
もさらに外周の領域内にて、接続用配線により結線され
ている。この接続用配線の具体的な一例としては、ボン
ディング用パッド３１１とプローブ検査用パッド２１１
とを配線４１１で、ボンディング用パッド３１２とプロ
ーブ検査用パッド２１２とを配線４１２で、ボンディン
グ用パッド３１３とプローブ検査用パッド２１３とを配
線４１３で（以下、同様）接続したものである。
【００３６】かかる構成によって、上下の２辺に配置さ
れたプローブ検査用パッド２１１，２１２，２１３，…
…に検査用のプローブ針を当てて検査すれば、左右の２
辺に配置されたボンディング用パッド３１１〜３１３に
直接プローブ針を当てて検査したことと等価となる。つ
まり、従来のように上下左右の４辺に存在する２４個の
ボンディング用パッドを用いたプローブ検査と、本実施
例のように上下の２辺に存在する２４個のパッド（１２
個のボンディング用パッドと１２個のプローブ検査用パ
ッド）を用いたプローブ検査とが、互いに等価なものと
なる。
【００３７】なお、図１に示した配線４１１，４１２，
４１３，……は、上記のように回路の最外周部に設けら
れるべく限定されるものではなく、入出力バッファ領域
３、並びに内部論理領域５などの内部に設けられていて
も構わない。それらの具体例については、後掲の図６，
図９等を用いて実施例の説明の中で述べる。また、ボン
ディング用パッドとプローブ検査用パッドの寸法は基本
的には同じ大きさでよいが、プローブ検査用パッドは実
際にはボンディングされないパッドなので、最小限プロ
ーブ針が当てられる程度までに小さくしても構わない。
【００３８】図２に、本実施例の回路構成におけるプロ
ーブ検査時の上下２辺に設けられたパッド（ボンディン
グ用パッド及びプローブ検査用パッド）への針当ての様
子を示す。上述したように、図中上下の２辺に配置され
たパッドに対してプローブ針を針当てすることで所要の
プローブ検査ができる。つまり、半導体集積回路装置１
の図中上下の２辺にあるパッド群（図では、上下各１２
本ずつの２群）に対し合計２４本のプローブ針８を当て
ればよいのである。
【００３９】図３に、本実施例の回路構成において同時
複数個単位での回路のプローブ検査を行う場合の半導体
ウエハ上での様子を示す。
【００４０】半導体ウエハ１０上には、パッド位置が一
直線上に並ぶように半導体集積回路装置１が碁盤目状に
形成されている。それぞれの半導体集積回路装置１にお
いては、その２辺にパッドがあるため、図３に示すよう
に、プローブ検査用パッドを横一列（一直線上）に配列
することが可能である。そして、総数１９２本（１２本
×４列×４個）のプローブ針８によって、一度に８個
（４個×２段）の半導体集積回路装置１の同時複数個単
位での検査を行うことができる。この場合、８個の回路
を同時に検査するため、１／８の時間で１枚の半導体ウ
エハ１０の検査を完了できる。
【００４１】図４に、本実施例の回路構成においてのワ
イヤボンディングの様子を示す。図４は、ボンディング
用パッドとパッケージのインナーリードとが、各半導体
集積回路装置１の４辺において、それぞれ１対１でボン
ディング接続される構成を示している。つまり、ボンデ
ィング用パッドは、元々４辺に存在するので、それらと
インナーリードとを互いにボンディング接続すればよい
のである。
【００４２】このワイヤボンディングの具体的な一例と
して、図４に示すように、ボンディング用パッド３１１
とインナーリード７１１とをボンディングワイヤ６１１
で、ボンディング用パッド３１２とインナーリード７１
２とをボンディングワイヤ６１２で、ボンディング用パ
ッド３１３とインナーリード７１３とをボンディングワ
イヤ６１３で、ボンディング用パッド３１４とインナー
リード７１４とをボンディングワイヤ６１４で、ボンデ
ィング用パッド３１５とインナーリード７１５とをボン
ディングワイヤ６１５で、ボンディング用パッド３１６
とインナーリード７１６とをボンディングワイヤ６１６
で、（以下、同様）それぞれ接続する。なお、プローブ
検査用パッド２１１〜２１３にはワイヤボンディングを
しない。
【００４３】以上に記載のように、本実施例において
は、プローブ検査用パッドを対向する２辺に追加配置し
て、それ以外の辺のボンディング用パッドから接続用配
線を延ばして対応するパッド間を接続したことにより、
上記の対向する２辺のみへのプローブ針の針当てによっ
て、所要のプローブ検査が可能となる。このため、プロ
ーブカードを容易かつ安価に製作でき、同時複数個単位
での検査も可能となり、プローブ検査が１／８の時間で
行えるようになった。さらには、従来のように、各回路
の４辺においてのワイヤボンディングが可能であるた
め、パッケージング等の後工程には何らの支障をも与え
ない。
【００４４】次に、本実施例において各回路の左右２辺
に設けられたボンディング用パッドと各回路の上下２辺
に設けられた対応するプローブ検査用パッドとの間の配
線の形態例について、図５〜図８を用いて説明する。
【００４５】なお、これら図５〜図８に示す配線形態例
は、後述する第２の実施例（実施例２）においてプロー
ブ検査用パッドを各回路の上側１辺のみに配置した場合
（図９〜図１１）についても組み合わせて適用できるも
のであり、本発明はそのような組み合わせ適用例をも含
むものであることは云うまでもない。
【００４６】先ず、本実施例における等長配線の一構成
例を示す。図５に、ボンディング用パッドとプローブ検
査用パッド間を等しい長さの配線で結線する場合の具体
的な一例を示す。図５の具体例では、ボンディング用パ
ッド３１３とプローブ検査用パッド２１１間を配線４５
１で、ボンディング用パッド３１２とプローブ検査用パ
ッド２１２間を配線４５２で、ボンディング用パッド３
１１とプローブ検査用パッド２１３間を配線４５３で、
それぞれ等しい長さで接続している。
【００４７】図５に示すような等長配線構造とすること
により、各配線間での電気的な特性バラツキ（例えば、
配線容量、配線抵抗等）を小さくできる効果がある。
【００４８】次に、ボンディング用パッドとプローブ検
査用パッド間を接続する配線をスクライブ領域内に設け
た一例を示す。
【００４９】図６は、ボンディング用パッドとプローブ
検査用パッドとの間を接続する配線をスクライブ領域１
１ｘ、１１ｙ内に設けた場合を示している。すなわち、
ボンディング用パッドとプローブ検査用パッドとは双方
とも半導体集積回路装置１内に設けられているが、その
間の接続用配線のみがスクライブ領域１１ｘ、１１ｙ内
に配置されている場合である。図６に示す具体的では、
ボンディング用パッド３１１とプローブ検査用パッド２
１１間を配線４６１で、ボンディング用パッド３１２と
プローブ検査用パッド２１２間を配線４６２で、ボンデ
ィング用パッド３１３とプローブ検査用パッド２１３間
を配線４６３でそれぞれ接続している。
【００５０】本構成例によれば、プローブ検査が終了し
た後には、スクライブ領域１１ｘ、１１ｙにおいて各半
導体集積回路装置１間を切断することにより、プローブ
検査用パッドとボンディング用パッド間を接続していた
配線を半導体集積回路装置１から取り除くことができ
る。
【００５１】次に、ボンディング用パッドとプローブ検
査用パッドとの間を接続する配線をスクライブ領域内に
設けた場合の他の一構成例と、当該構成例とした場合に
おけるプローブ検査に際してのプローブ針の針当ての様
子について説明する。
【００５２】図７に、上下２辺に配置されたプローブ検
査用パッドとそれらのプローブ検査用パッドと左右２辺
に配置されたボンディング用パッドとの間を接続する配
線との双方をスクライブ領域内に配置した場合を示す。
なお、図では、プローブ検査用パッドがボンディング用
パッドと上下で重ならないようにするために、プローブ
検査用パッドをボンディング用パッドに対して千鳥状配
置となるように設けてある。パッド間の配線の具体的な
一例としては、ボンディング用パッド３１１とプローブ
検査用パッド２１１間を配線４７１で、ボンディング用
パッド３１２とプローブ検査用パッド２１２間を配線４
７２で、ボンディング用パッド３１３とプローブ検査用
パッド２１３間を配線４７３で、それぞれ接続してい
る。
【００５３】上述のように、プローブ検査用パッドとボ
ンディング用パッドとを互いに千鳥状位置に配置してい
るため、プローブ針８がお互いに衝突し合うことなく、
容易に針当て操作を行える。その様子を図８に示す。
【００５４】以上のような構成によれば、プローブ検査
が終了した後に、スクライブ領域において各半導体集積
回路装置１間を切り離した際、プローブ検査用パッドと
当該プローブ検査用パッドを対応するボンディング用パ
ッドに接続するための配線を半導体集積回路装置１から
取り除くことができる。
【００５５】（実施例２）次に、プローブ検査用パッド
を半導体集積回路装置の１辺に配置した場合の一実施例
について、図９〜図１１を用いて説明する。
【００５６】図９に、本実施例における、プローブ検査
用パッドを１辺化した場合のパッド間配線の様子を示
す。
【００５７】図９に示す半導体集積回路装置１において
は、パッド領域２内に、ボンディング用パッド（図中、
□印で表記、各辺に６個ずつある）とプローブ検査用パ
ッド（図中、□印中に×印を挿入して表記、上辺のみに
６個ある）とが配置されている。特徴的な点は、プロー
ブ検査用パッドが回路の１辺（図中、上側の辺）のみに
配置されている点であり、プローブ検査時には、この回
路上辺側に配置された合計１２個のパッド（ボンディン
グ用パッド６個とプローブ検査用パッド６個）に合計１
２本の検査用プローブ針をそれぞれ針当てして検査がな
される。また、回路上側の１辺に配置されたプローブ検
査用パッドとそれ以外の辺に配置されたボンディング用
パッドとの間の配線は、パッド領域２の外側のみなら
ず、入出力バッファ領域３、内部論理領域５などの内側
をも経由して設けられている。図９には、このパッド間
配線の具体的な一例として、ボンディング用パッド３１
２とプローブ検査用パッド２１２間を配線４９２で、ボ
ンディング用パッド３１３とプローブ検査用パッド２１
１間を配線４９１で、ボンディング用パッド３２４とプ
ローブ検査用パッド２１３間を配線４９３で、パッド領
域２の外側の領域内でそれぞれ接続し、ボンディング用
パッド３２５とプローブ検査用パッド２２５間を配線４
９５でもって、パッド領域２の内側の領域を経由して接
続した場合を示してある。かかる構成によって、回路の
上側１辺上に配置されたプローブ検査用パッド２１２，
２１１，２１３，２２５，…に検査用のプローブ針を当
てて検査すれば、回路の他の３辺上に配置されたボンデ
ィング用パッド３１２，３１３，３２４，３２５，…に
直接プローブ針を当てて検査したことと等価となる。
【００５８】図１０に、本実施例の回路構成において、
回路上側１辺上に配置された１２個のパッド（ボンディ
ング用パッド６個とプローブ検査用パッド６個）に１２
本の検査用プローブ針８を針当てして検査する場合の様
子を示す。
【００５９】このように、半導体集積回路装置１の１辺
（図中の上辺）に１２本のプローブ針８を針当てするこ
とにより、所要のプローブ検査ができる。前述したよう
に、６本のプローブ針がボンディング用パッドに、残り
６本のプローブ針がプローブ検査用パッドにそれぞれ針
当てされる。
【００６０】上述のように、本実施例の回路構成によれ
ば、半導体集積回路装置１の図中の上辺にあるパッド群
にプローブ針８を当てることによって、当該半導体集積
回路装置１のプローブ検査が可能である。
【００６１】図１１に、本実施例の回路構成におけるプ
ローブ検査時の半導体ウエハ上での同時複数個単位での
回路のプローブ検査時の様子を示す。
【００６２】半導体ウエハ１０上には、パッド位置が一
直線上に並ぶように半導体集積回路装置１が形成されて
いる。この半導体集積回路装置１においては、回路の１
辺側にのみプローブ検査用パッドがあるため、図１１に
示すように、プローブ針８を横一列（一直線上）に４段
で配列することが可能である。そして、総数１９２本
（１２本×４列×４個）のプローブ針８により、一度に
１６個（４個×４段）の半導体集積回路装置１の同時複
数個単位での検査を行うことができる。従って、この場
合には、１６個の回路１を同時検査するため、従来の１
／１６の時間で、１枚の半導体ウエハ１０上の全ての回
路のプローブ検査を完了できる。
【００６３】次に、本実施例において各回路の左右２辺
と下側１辺とに設けられたボンディング用パッドと各回
路の上側１辺に設けられた対応するプローブ検査用パッ
ドとの間の配線の形態例について、図１２〜図１５を用
いて説明する。
【００６４】なお、これら図１２〜図１５に示す配線形
態例は、前述の第１の実施例（実施例１）におけるプロ
ーブ検査用パッドを各回路の上下２辺に配置した場合
（図１〜図４）についても組み合わせて適用できるもの
であり、本発明はそのような組み合わせ適用例をも含む
ものであることは云うまでもない。
【００６５】先ず、図１２に、本実施例の回路構成にお
いて、プローブ検査用パッドとそれに対応するプローブ
検査用パッドとの間を結ぶ配線（信号線）をスクライブ
領域に配置する場合のフォトマスクとＴＥＧとの様子を
示す。一般に、半導体ウエハ上には、半導体集積回路装
置１の品質評価等を目的にＴＥＧと云うモニタ用素子１
２が使用されている。図１２では、各半導体集積回路装
置間のスクライブ領域１１ｘ、１１ｙ内にこのＴＥＧ１
２が配置されている。
【００６６】上述したように、ボンディング用パッドと
プローブ検査用パッド間を接続する配線がスクライブ領
域にある場合には、このＴＥＧの設置領域を考慮しなけ
ればならないが、ＴＥＧが上層の配線層に至らないゲー
ト素子のような場合は、そのＴＥＧの上層に配線をして
もレイアウト的に衝突回避できるので問題はない。
【００６７】また、フォトマスク１３においては、半導
体集積回路装置１とスクライブ領域１１ｘ、１１ｙ内に
配置した配線とＴＥＧ１２とを、例えば図１２に示すよ
うにフォトマスク境界１３の単位で一組又は複数組にす
ることで、製造効率を高めることができる。
【００６８】次に、図１３，図１４に、本実施例の回路
構成を基に、ボンディング用パッドからプローブ検査用
パッドまで延長した配線（信号線）間にＧＮＤ線を、ま
たは配線（信号線）層間にＧＮＤ層を挿入配置した例を
示す。
【００６９】図１３は配線部分の上面図で、各配線（信
号線）４１１、４１２、４１３間に配線（ＧＮＤ線）４
１１ｇ、４１２ｇ、４１３ｇが挿入配置されている。か
かる構成により、配線（信号線）間で起こり得る障害
（例えば、クロストーク等）を防止することができる。
【００７０】図１４は配線部分の断面図で、配線層が３
層ある場合の配線例である。図１４の（ａ）は配線（信
号線）間に配線（ＧＮＤ線）が挿入配置される場合、図
１４の（ｂ）は配線（信号線）間に配線（ＧＮＤ線）が
挿入配置されかつ配線層毎に交互にずれている場合、図
１４の（ｃ）は配線（信号線）層間にＧＮＤ層が挿入配
置される場合、図１４の（ｄ）は配線（信号線）層の
上，下にＧＮＤ層が挿入配置される場合を示している。
かかる構成により、図１３の場合と同様に、配線（信号
線）間で起こり得る障害（例えば、クロストーク等）を
防止できる効果が得られる。
【００７１】次に、図１５に、本実施例の回路構成にお
いて、プローブ検査用パッドの近傍に静電破壊防止素子
を挿入配置した例を示す。なお、本図では、入出力バッ
ファ４の一例として、入力素子のみを表記してある。
【００７２】半導体集積回路装置１中の入出力バッファ
４は、入力素子４０と静電破壊防止素子４ａとで構成さ
れている。静電破壊防止素子４ａは、静電気等による高
電圧が入力素子４０に印可されて該素子が破壊されるの
を防止するために、電源又はＧＮＤにバイパスする素子
であり、例えばダイオード等が用いられる。
【００７３】入力バッファ４は、ボンディング用パッド
３００に接続され、さらにボンディングワイヤ６を介し
てパッケージのインナーリード７に接続されている。ま
た、ボンディング用パッド３００は配線４００を介して
プローブ検査用パッド２００に接続されている。本例で
は、静電気等による高電圧の影響を抑えるため、プロー
ブ検査用パッド２００の近傍にも静電破壊防止素子４ｂ
が配置されている。 （実施例３）第３の実施の形態は、同時に複数個単位の
プローブ検査を容易化するために、半導体集積回路装置
の対向する２辺にボンディング用パッドを配置する。こ
の場合は、第１または第２の実施の形態と異なり、プロ
ーブ検査用パッドを設ける必要はなくなる。しかしなが
ら、パッドにあわせてパッケージのリードを２辺に配置
するとパッケージ全体の大きさはかえって大きくなるお
それがある。また、４辺にリードが配置されるパッケー
ジとの互換性が失われる。そのため、そのパッドが２辺
に配置される半導体集積回路装置であっても、４辺にリ
ードが配置されるパッケージ（例えば、ＱＦＰ(Quad Fl
at Package)，ＴＱＦＰ(Thin Quad FlatPackage)，ＱＦ
Ｎ(Quad Flat High Package)等）への実装を可能とする
ことが望ましい。本実施例においては、４辺にリードが
配置される形状のパッケージに対しても、２辺にボンデ
ィング用パッドが配置された半導体集積回路装置の実装
を可能とするための、ボンディング用パッドとインナー
リードとの間の接続方法を詳述する。
【００７４】現在の技術で実現可能な隣接するインナー
リード間の最短距離をｘ、現在の技術で実現可能な隣接
するボンディング用パッド間の最短距離をｙとすれば、
ｘ＞ｙの関係にある。例えば、ｙはボンダーの位置あわ
せ精度等により制約されるが約８０μｍまで小さくする
ことが可能であるのに対し、ｘはリードフレームの加工
精度等により制約され、約１８０μｍである。そのた
め、従来ではボンディング用パッドの間隔をインナーリ
ードの間隔に合わせていた。このため、ボンディング用
パッドの間隔及びピン数がパッケージ及びチップの大き
さを決定し、半導体集積回路の微細化技術によるチップ
サイズの縮小を制約するおそれもあった。
【００７５】先ず、半導体集積回路装置のパッケージ実
装の第１の構成例を図２１〜図２３に示す。
【００７６】パッケージ１１００は、半導体集積回路装
置１２００、その半導体集積回路装置１２００を支える
ためのタブ１５４０、そのタブ１５４０を支えるための
タブ吊りリード１５３０、タブ１５４０と半導体集積回
路装置１２００を電気的に絶縁するための絶縁体１３０
０と、パッケージの外側に複数配置されるアウタリード
１５１０、１５１１、パッケージの内側に複数配置され
るインナーリード１５２０、１５２１、そのインナーリ
ードと半導体集積回路装置上のボンディング用パッドを
それぞれ接続するためのボンディングワイヤ１４００か
ら構成される（図２２には、半導体集積回路装置１２０
０、絶縁体１３００、ボンディングワイヤ１４００を除
いた状態を示す）。
【００７７】半導体集積回路装置１２００は、対向する
２辺（図では左右の２辺）にボンディング用パッドが設
けられ、残りの２辺（図では上下の２辺）には設けられ
ていない。また、パッケージ１１００は４辺にリードが
配置される一般にＱＦＰと呼ばれるパッケージである。
一般に、半導体集積回路装置の２辺にボンディング用パ
ッドがありパッケージのリードが４辺に有る場合は、そ
れらを接続するとボンディングワイヤ同士が接触してし
まう危険性がある。
【００７８】そのため、本実施例においては、パッケー
ジ１１００の上下の辺のアウタリードから延びたインナ
ーリードはパッケージ中央部の半導体集積回路装置１２
００の下部にて９０度（図では４５度が２箇所）方向を
変えて左右から出したリードフレーム構造としたもので
ある。それにより、例えば、パッケージ１１００の右辺
のアウタリード１５１１から延びたインナーリード１５
２１は半導体集積回路装置１２００の右辺にあるボンデ
ィング用パッドと、パッケージ１１００の下辺のアウタ
リード１５１０から延びて９０度右に方向を変えたイン
ナーリード１５２０は半導体集積回路装置１２００の同
じく右辺にあるボンディング用パッドとを各々ボンディ
ングすることが可能となるのである。
【００７９】さらに、本実施例では、インナーリード１
５２０の端部とインナーリード１５２１の端部を互いに
向かい合わせて千鳥状の配置とした。上述のように、イ
ンナーリードの最小間隔よりもボンディング用パッドの
最小間隔が短いため、千鳥状に配置することによってイ
ンナーリードの間隔を約半分にすることを可能としたも
のである。
【００８０】また、複数のインナーリードは、半導体集
積回路装置１２００の下部に位置することから、機械的
には半導体集積回路装置１２００を支えるタブとしての
機能をも担っている。電気的には絶縁体１３００によっ
て完全に絶縁されている。
【００８１】なお、図２１の例ではインナーリードが千
鳥状に配置されるのにあわせて、半導体集積回路のボン
ディング用パッドも千鳥状に配置している。これによっ
て、各ボンディングワイヤ１４００をほぼ等長にできる
という利点がある。
【００８２】図２３に、リードフレームの他の構成例を
示す。パッケージ１１００ａの下辺からのアウタリード
１５１０ａから延びたインナーリード１５２０ａは中央
部まで引き延ばしてから９０度方向を変える構造にした
ものである。これにより、インナーリード１５２０ａは
機械的にはタブの機能をも担う。また、電気的には、図
２１の構成と同様に半導体集積回路装置との間に絶縁体
を挟むことによって半導体集積回路装置と完全に絶縁さ
れるのものである。
【００８３】上述のように、本実施の形態に示すリード
フレームは、４辺にリードが存在するパッケージに対し
て、対向する２辺にボンディング用パッドを配置した半
導体集積回路装置を実装することを可能としたものであ
る。
【００８４】さらに、半導体集積回路装置は対向する２
辺にのみボンディング用パッドを配置したことによっ
て、残りの２辺にはボンディング用パッドが存在しなく
なるため、Ｉ／Ｏバッファも配置することが無い。従っ
て、そのＩ／Ｏバッファの領域分の面積が減るため半導
体集積回路装置を小型化する効果がある。
【００８５】次に、半導体集積回路装置のパッケージ実
装の第２の構成例を図２４〜図２５に示す。
【００８６】パッケージ１１０２は、半導体集積回路装
置１２０２、その半導体集積回路装置１２０２を支える
ためのタブ１５４２、そのタブ１５４２を支えるための
タブ吊りリード１５３２、タブ１５４２と半導体集積回
路装置１２０２を電気的に絶縁するための絶縁体１３０
２と、パッケージの外側に複数配置されるアウタリード
１５１４、１５１５、パッケージの内側に複数配置され
るインナーリード１５２４、１５２５、そのインナーリ
ードと半導体集積回路装置上のボンディング用パッドを
それぞれ接続するためのボンディングワイヤ１４０２か
ら構成されている（図２５には、半導体集積回路装置１
２０２、絶縁体１３０２、ボンディングワイヤ１４０２
を除いた状態を示す）。
【００８７】第２の構成例においては、パッケージ１１
０２に対して半導体集積回路装置１２０２を４５度傾け
て実装する構造としたものである。半導体集積回路装置
１２０２は、対向する２辺（図では左斜め上、右斜め下
の２辺）にのみボンディング用パッドが存在し、残りの
２辺（図では右斜め上、左斜め下の２辺）には無い。こ
れにより、リードフレームは図に示すような簡単な構造
にすることが可能となり、半導体集積回路装置のボンデ
ィング用パッドとボンディングワイヤで繋ぐことができ
るのである。
【００８８】具体的には、パッケージ１１０２の右辺の
アウタリード１５１４から延びたインナーリード１５２
４と半導体集積回路装置の右斜め下の辺のボンディング
用パッドとを繋ぐボンディングワイヤ、及びパッケージ
１１０２の右辺のアウタリード１５１５から延びたイン
ナーリード１５２５と半導体集積回路装置の右斜め下の
辺のボンディング用パッドとを繋ぐボンディングワイヤ
が接触することなく配線可能としている。ボンディング
ワイヤの接触を防止するためには、半導体集積回路装置
のボンディング用パッドを千鳥状に配置することが望ま
しい。
【００８９】また、図では４５度に傾けた例を示した
が、パッケージの辺の延長と半導体集積回路装置の辺と
が有意な角度で交わるように配置すればよく、この有意
な角度は４５度には限られない。
【００９０】次に、半導体集積回路装置のパッケージ実
装の第３の構成例を図２５〜図２６に示す。
【００９１】パッケージ１１０３は、半導体集積回路装
置１２０３、その半導体集積回路装置１２０３を支える
ためのタブ１５４３、そのタブ１５４３を支えるための
タブ吊りリード１５３３、タブ１５４３と半導体集積回
路装置１２０３を電気的に絶縁するための絶縁体１３０
３と、パッケージの外側に複数配置されるアウタリード
１５１６、１５１７、１５１８、パッケージの内側に複
数配置されるインナーリード１５２６、１５２７、１５
２８、そのインナーリードと半導体集積回路装置上のボ
ンディング用パッドをそれぞれ接続するためのボンディ
ングワイヤ１４０３から構成されている（図２６には、
半導体集積回路装置１２０３、絶縁体１３０３、ボンデ
ィングワイヤ１４０３を除いた状態を示す）。
【００９２】半導体集積回路装置１２０３は、ボンディ
ング用パッドを配置した２辺を他の２辺よりも長い長方
形としたものである。半導体集積回路装置１２０３は、
対向する２辺（図では左右の２辺）にボンディング用パ
ッドを設け、残りの２辺（図では上下の２辺）には設け
ない。また、左右の２辺では、中央部はボンディング用
パッドが一列で、上端側、及び下端側では２列の千鳥状
に配置したものである。
【００９３】具体的には、パッケージ１１０３の右側の
アウタリード１５１６から延びたインナーリード１５２
６と半導体集積回路装置１２０３の右辺中央部のボンデ
ィング用パッドと、パッケージ１１０３の下側のアウタ
リード１５１７から延びたインナーリード１５２７と半
導体集積回路装置１２０３の右辺の下端のボンディング
用パッドと、さらにはパッケージ１１０３の下側のアウ
タリード１５１８から延びて９０度右に方向を変えたイ
ンナーリード１５２８は半導体集積回路装置１２０３の
右辺の下端にあるボンディング用パッドとを各々ボンデ
ィングされている。
【００９４】以上の実施の形態に示したリードフレーム
によれば、対向する２辺にボンディング用パッドを配置
した半導体集積回路装置は、４辺にリードが配置される
一般にＱＦＰと呼ばれる形状のパッケージに実装可能で
ある。つまり、従来のように半導体集積回路装置の４辺
にボンディング用パッドを配置する必要はない。従っ
て、半導体集積回路装置の２辺にボンディング用パッド
を配置することによって、プローブ検査を容易化できる
という効果がある。
【００９５】
【発明の効果】本発明によれば、ボンディング用パッド
とプローブ検査用パッドとを配置した半導体集積回路装
置において、プローブ検査用パッドは回路の１辺又は対
向する２辺に配置して、このプローブ検査用パッドを配
置した上記の１辺又は２辺以外の辺の所望のボンディン
グ用パッドから接続用の配線を延長して、該ボンディン
グ用パッドを上記プローブ検査用パッドに接続した構成
によって、プローブ検査に際してプローブ針を当てるべ
き位置を上記回路の上記１辺又は対向する２辺に集約で
き、また、上記の１辺又は対向する２辺が同一線上また
は並行になる配置で半導体ウエハ上に配列したため、同
一のプローブカード上に複数の半導体集積回路装置にプ
ローブ針を当てるための構造を容易に形成できるので、
同時複数個単位での回路のプローブ検査が容易に実現で
きる。
【００９６】回路の２辺で検査する場合、例えば、同時
検査回路数が８個の時には、半導体ウエハ１枚当たりの
プローブ検査時間を従来の１／８に短縮でき、また、回
路の１辺で検査をする場合には、例えば、同時検査回路
数が１６個の時には、半導体ウエハ１枚当たりのプロー
ブ検査時間を従来の１／１６に短縮できるため、検査に
かかるコストを大幅に低減できると云う効果がある。
【００９７】また、本発明の半導体集積回路装置におい
て、上記のプローブ検査用パッドを配置した回路の１辺
又は対向する２辺まで他の辺のボンディング用パッドか
らの接続用配線を延長する時、当該接続用配線は上記ボ
ンディング用パッドの外側と上記プローブ検査用パッド
の外側とを通る配線経路とすることによって、入出力バ
ッファ領域や内部論理領域へのレイアウト的な影響を与
えることなくして配線することができる。一方、ボンデ
ィング用パッドの内側とプローブ検査用パッドの内側を
通る配線経路とした場合には、対向する辺までへの配線
長を短くできると云う効果が得られる。
【００９８】また、本発明の半導体集積回路装置におい
て、上記のプローブ検査用パッドを配置した回路の１辺
又は対向する２辺まで他の辺のボンディング用パッドか
らの接続用配線を延長する時、当該接続用配線を互いに
等しい長さに設定することによって、当該配線間での電
気的な特性のバラツキを小さくできると云う効果が得ら
れる。
【００９９】また、本発明の半導体集積回路装置におい
て、回路の１辺又は対向する２辺にボンディング用パッ
ドとプローブ検査用パッドとが併設される時、上記プロ
ーブ検査用パッドと上記の接続用配線をスクライブ領域
内に配置し、また、上記プローブ検査用パッドを上記ボ
ンディング用パッドと互いに同列又は千鳥状配列関係と
なるように配置して、プローブ検査終了後に上記のスク
ライブ領域で回路間が切断された時に、上記プローブ検
査用パッドと上記接続用配線とが回路から取り除かれる
ようにすることによって、切断（スクライブ）後の半導
体集積回路装置中には上記プローブ検査用パッドと上記
接続用配線とが残らないので、後工程における選別検査
での電気的な特性測定には何ら影響を与えることがなく
なると云う効果も得られる。
【０１００】また、本発明の半導体集積回路装置におい
て、上記のプローブ検査用パッドとそれに対応するボン
ディング用パッド間を結ぶ上記接続用配線を単一又は複
数の配線層内に設けて、当該配線間又は当該配線層間に
ＧＮＤ線又はＧＮＤ層を挿入配置することによって、隣
り合う配線同士間で起こりうる障害（例えば、クロスト
ーク等）を抑止する効果が得られる。
【０１０１】さらには、本発明の半導体集積回路装置に
おいて、上記プローブ検査用パッドを配置した回路の１
辺又は対向する２辺までボンディング用パッドからの接
続用配線が延長される時、当該プローブ検査用パッドの
近傍には静電破壊防止のための素子を配置することによ
って、上記ボンディング用パッド側の入出力バッファに
備えられた静電破壊防止素子と併せて、静電気等により
発生する高電圧による入出力バッファを含めた内部回路
の破壊を防止できると云う効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例になる半導体集積回路装
置におけるプローブ検査用パッドとその接続用配線との
配置関係を示す図である。
【図２】本発明の第１の実施例になる半導体集積回路装
置におけるプローブ検査時の回路の上下２辺に配置され
たプローブ検査用パッドとボンディング用パッドとに対
するプローブ針の針当ての様子を示す図である。
【図３】本発明の第１の実施例になる半導体集積回路装
置における同時複数個単位での回路のプローブ検査時の
半導体ウエハ上でのプローブ針の針当ての様子を示す図
である。
【図４】本発明の第１の実施例になる半導体集積回路装
置におけるワイヤボンディングの様子を示す図である。
【図５】本発明の第１の実施例になる半導体集積回路装
置において、プローブ検査用パッドとボンディング用パ
ッドとの間を結ぶ接続用配線を等長配線化した場合の一
構成例を示す図である。
【図６】本発明の第１の実施例になる半導体集積回路装
置において、パッド間の接続用配線をスクライブ領域内
に設けた場合の一構成例を示す図である。
【図７】本発明の第１の実施例になる半導体集積回路装
置において、プローブ検査用パッドとパッド間接続用配
線とをスクライブ領域内に配置した場合の一構成例を示
す図である。
【図８】本発明の第１の実施例になる半導体集積回路装
置において、プローブ検査用パッドとパッド間接続用配
線とをスクライブ領域内に配置した場合におけるプロー
ブ検査に際してのプローブ針の針当ての様子を示す図で
ある。
【図９】本発明の第２の実施例になる半導体集積回路装
置におけるプローブ検査用パッドとその接続用配線との
配置関係を示す図である。
【図１０】本発明の第２の実施例になる半導体集積回路
装置におけるプローブ検査時の回路の上側１辺に配置さ
れたプローブ検査用パッドとボンディング用パッドとに
対するプローブ針の針当ての様子を示す図である
【図１１】本発明の実施の形態におけるプローブ検査時
の半導体ウエハでの同時複数個単位での検査時の様子を
示す図である。
【図１２】本発明の第２の実施例になる半導体集積回路
装置において、スクライブ領域内にパッド間接続用配線
を設けた場合のフォトマスクとＴＥＧとの様子を示す図
である。
【図１３】本発明の第２の実施例になる半導体集積回路
装置において、パッド間接続用配線（信号線）間にＧＮ
Ｄ線を挿入配置した場合の一構成例を示す図である。
【図１４】本発明の第２の実施例になる半導体集積回路
装置において、パッド間接続用配線層（信号線層）間に
ＧＮＤ線層を挿入配置した場合の一構成例を示す図であ
る。
【図１５】本発明の第２の実施例になる半導体集積回路
装置において、プローブ検査用パッドの近傍に静電破壊
防止素子を挿入配置した場合の一構成例を示す図であ
る。した例を示す図である。
【図１６】従来構成の半導体集積回路装置におけるボン
ディング用パッドの配置関係を示す図である。
【図１７】従来構成の半導体集積回路装置におけるプロ
ーブ検査時のボンディング用パッドへのプローブ針の針
当ての様子状態を示す図である。
【図１８】従来構成の半導体集積回路装置におけるワイ
ヤボンディングの様子を示す図である。
【図１９】従来構成の半導体集積回路装置におけるプロ
ーブ検査時のプローブカードとプローブ針との配置関係
を示す図である。
【図２０】従来構成の半導体集積回路装置において、同
時複数個単位での回路のプローブ検査を行う場合のプロ
ーブカードとプローブ針との配置関係を示す図である。
【図２１】図２１（ａ）は、第３の実施例（第１の構成
例）になるパッケージを説明するための図（上面図）で
あり、図２１（ｂ）は、第３の実施例（第１の構成例）
になるパッケージを説明するための図（断面図）であ
る。
【図２２】第３の実施例（第１の構成例）になるパッケ
ージを説明するための図（上面図）である。
【図２３】第３の実施例（第１の構成例）になるパッケ
ージの変形例を説明するための図である。
【図２４】第３の実施例（第２の構成例）になるパッケ
ージを説明するための図である。
【図２５】第３の実施例（第２の構成例）になるパッケ
ージを説明するための図である。
【図２６】第３の実施例（第３の構成例）になるパッケ
ージを説明するための図である。
【図２７】第３の実施例（第３の構成例）になるパッケ
ージを説明するための図である。
【符号の説明】
１…半導体集積回路装置（チップ）、 ２…パッド領域、 ３…入出力バッファ領域、 ４…入出力バッファ、 ４ａ、４ｂ…静電破壊防止素子、 ５…内部論理領域、 ６、６１１、６１２、６１３、６１４、６１５、６１６
…ボンディングワイヤ、 ７、７１１、７１２、７１３、７１４、７１５、７１６
…インナーリード、 ８…プローブ針、 ９…パッド、 １０…半導体ウエハ、 １１ｘ、１１ｙ…スクライブ領域、 １２…ＴＥＧ、 １３…フォトマスク境界、 １９ａ、１９ｂ、２０ａ、２０ｂ、２０ｃ…プローブカ
ード、 ４０…入力素子、 ２００、２１１、２１２、２１３、２２５…プローブ検
査用パッド、 ３００、３１１、３１２、３１３、３１４、３１５、３
１６、３２４、３２５…ボンディング用パッド、 ４００、４１１、４１２、４１３、４５１、４５２、４
５３、４６１、４６２、 ４６３、４７１、４７２、４７３、４９１、４９２、４
９３、４９５…パッド間接続用配線（信号線）、 ４１１ｇ、４１２ｇ、４１３ｇ…配線（ＧＮＤ線）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 彦根 和文 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 足立 寛之 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 岡元 正芳 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 小野瀬 将生 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 水野 裕次 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 2G132 AA01 AB00 AF06 AL25 4M106 AA01 AD01 DD03 5F033 UU01 VV05 VV07 VV12 XX23 XX33

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】ボンディング用パッドとプローブ検査用パ
    ッドとを配置してなる半導体集積回路装置において、上
    記プローブ検査用パッドは上記回路の１辺又は対向する
    ２辺に配置して、上記プローブ検査用パッドが配置され
    た上記１辺又は対向する２辺以外の辺に配置されたボン
    ディング用パッドから接続用の配線を介して上記ボンデ
    ィング用パッドを対応する上記プローブ検査用パッドに
    接続してなることを特徴とする半導体集積回路装置。
  2. 【請求項２】請求項１記載の半導体集積回路装置におい
    て、上記プローブ検査用パッドが配置された上記回路の
    上記１辺又は対向する２辺が同一線上に又は互いに並行
    に配列されるようにして複数の上記回路を半導体ウエハ
    上に配置形成してなることを特徴とする半導体集積回路
    装置。
  3. 【請求項３】請求項１記載の半導体集積回路装置におい
    て、上記プローブ検査用パッドとそれに対応する上記ボ
    ンディング用パッドとの間を接続している上記接続用の
    配線を、上記ボンディング用パッドの外側と上記プロー
    ブ検査用パッドの外側、又は上記ボンディング用パッド
    の内側と上記プローブ検査用パッドの内側に配置形成し
    てなることを特徴とする半導体集積回路装置。
  4. 【請求項４】請求項１記載の半導体集積回路装置におい
    て、上記プローブ検査用パッドとそれに対応する上記ボ
    ンディング用パッドとの間を接続している複数の上記接
    続用の配線を、互いに等しい配線長に形成してなること
    を特徴とする半導体集積回路装置。
  5. 【請求項５】請求項１記載の半導体集積回路装置におい
    て、上記プローブ検査用パッドとそれに対応する上記ボ
    ンディング用パッドとの間を接続している上記接続用の
    配線をスクライブ領域内に配置し、また、上記プローブ
    検査用パッドを上記ボンディング用パッドと互いに同列
    又は千鳥状配列関係となるように配置して、プローブ検
    査終了後に上記のスクライブ領域内で上記回路間が切断
    された時に、上記プローブ検査用パッドと上記接続用の
    配線とが上記回路から取り除かれるように構成してなる
    ことを特徴とする半導体集積回路装置。
  6. 【請求項６】請求項１記載の半導体集積回路装置におい
    て、上記プローブ検査用パッドとそれに対応する上記ボ
    ンディング用パッドとの間を接続している複数の上記接
    続用の配線を単一の配線層又は複数の配線層内に形成し
    て、上記複数の接続用の配線間にＧＮＤ線を、又は上記
    複数の配線層間にＧＮＤ線層を挿入配置してなることを
    特徴とする半導体集積回路装置。
  7. 【請求項７】請求項１記載の半導体集積回路装置におい
    て、上記プローブ検査用パッドの近傍に静電破壊防止用
    の素子を接続配置してなることを特徴とする半導体集積
    回路装置。
  8. 【請求項８】４辺にリードが配置されるパッケージであ
    って、 パッドが対向する２辺に配置された半導体集積回路装置
    と、 上記半導体集積回路装置を保持するためのタブとを有
    し、 上記半導体集積回路装置の２辺に配置されたパッドの各
    々は、上記パッケージの４辺に配置されたリードの各々
    に接続されたパッケージ。
  9. 【請求項９】請求項８記載のパッケージにおいて、 上記パッケージの第１辺に配置される第１アウタリード
    と、第１辺に交差する第２辺に配置される第２アウタリ
    ードとを有し、 上記第１アウタリードに対応する第１インナーリードは
    上記第１辺に向けて屈曲して上記第１インナーリードの
    先端と上記第２アウタリードの対応する第２インナーリ
    ードの先端とは千鳥状に配置されたパッケージ。
  10. 【請求項１０】請求項９記載のパッケージにおいて、 上記半導体集積回路装置のパッドは千鳥状に配置され、 上記半導体集積回路のパッドと上記インナーリードの先
    端とを接続するボンディングワイヤの各々の長さがほぼ
    等しくされたパッケージ。
  11. 【請求項１１】請求項８記載のパッケージにおいて、 上記パッケージの辺の延長と上記半導体集積回路装置と
    の辺の延長とが所定の角度で交わるように配置するパッ
    ケージ。
  12. 【請求項１２】請求項１１記載のパッケージにおいて、 上記所定の角度は約４５度であるパッケージ。
JP2001265210A 2001-01-30 2001-09-03 半導体集積回路装置 Pending JP2002303653A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001265210A JP2002303653A (ja) 2001-01-30 2001-09-03 半導体集積回路装置
US10/022,732 US7190593B2 (en) 2001-01-30 2001-12-20 Semiconductor integrated circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-21303 2001-01-30
JP2001021303 2001-01-30
JP2001265210A JP2002303653A (ja) 2001-01-30 2001-09-03 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2002303653A true JP2002303653A (ja) 2002-10-18

Family

ID=26608500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001265210A Pending JP2002303653A (ja) 2001-01-30 2001-09-03 半導体集積回路装置

Country Status (2)

Country Link
US (1) US7190593B2 (ja)
JP (1) JP2002303653A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052725A (ja) * 2005-08-19 2007-03-01 Nec Electronics Corp 半導体集積回路装置の設計装置および配線方法ならびにプログラム
US7238962B2 (en) 2003-03-13 2007-07-03 Samsung Electronics Co., Ltd. Semiconductor chip with test pads and tape carrier package using the same
JP2008283073A (ja) * 2007-05-11 2008-11-20 Hitachi Ltd 半導体装置およびその製造方法
JP2009049306A (ja) * 2007-08-22 2009-03-05 Fujikura Ltd 半導体装置
JP2013210635A (ja) * 2004-07-12 2013-10-10 Applied Materials Inc Ｔｆｔ−ｌｃｄアレイテスト用の変更可能なプローバ
WO2016079969A1 (ja) * 2014-11-19 2016-05-26 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US6812726B1 (en) * 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8166361B2 (en) 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8001439B2 (en) * 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
ITVA20050007A1 (it) * 2005-02-08 2006-08-09 St Microelectronics Srl Circuito di distribuzione di un segnale di prova applicato su un pad di un dispositivo elettronico
DE102006008454B4 (de) * 2005-02-21 2011-12-22 Samsung Electronics Co., Ltd. Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
JP5120868B2 (ja) * 2006-07-13 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US8362793B2 (en) 2006-11-07 2013-01-29 Apple Inc. Circuit boards including removable test point portions and configurable testing platforms
US8115321B2 (en) * 2009-04-30 2012-02-14 Lsi Corporation Separate probe and bond regions of an integrated circuit
JP5436146B2 (ja) * 2009-10-23 2014-03-05 パナソニック株式会社 ウェーハ検査装置
JP2013187402A (ja) * 2012-03-08 2013-09-19 Mitsubishi Electric Corp 半導体ウェハ及びその検査方法
US9500700B1 (en) * 2013-11-15 2016-11-22 Xilinx, Inc. Circuits for and methods of testing the operation of an input/output port
KR102582066B1 (ko) * 2018-04-17 2023-09-25 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239191A (en) * 1990-01-19 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor wafer
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
JPH04133338A (ja) 1990-09-25 1992-05-07 Sharp Corp 半導体集積回路装置
DE69219165T2 (de) * 1991-01-11 1997-08-07 Texas Instruments Inc Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
US5641978A (en) * 1995-07-07 1997-06-24 Intel Corporation Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit
US5760643A (en) * 1995-10-31 1998-06-02 Texas Instruments Incorporated Integrated circuit die with selective pad-to-pad bypass of internal circuitry
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
JP2001267511A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体集積回路
US6433628B1 (en) * 2001-05-17 2002-08-13 Agere Systems Guardian Corp. Wafer testable integrated circuit
US6759865B1 (en) * 2002-07-30 2004-07-06 Cypress Semiconductor Corporation Array of dice for testing integrated circuits
JP4146290B2 (ja) * 2003-06-06 2008-09-10 株式会社ルネサステクノロジ 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238962B2 (en) 2003-03-13 2007-07-03 Samsung Electronics Co., Ltd. Semiconductor chip with test pads and tape carrier package using the same
JP2013210635A (ja) * 2004-07-12 2013-10-10 Applied Materials Inc Ｔｆｔ−ｌｃｄアレイテスト用の変更可能なプローバ
JP2007052725A (ja) * 2005-08-19 2007-03-01 Nec Electronics Corp 半導体集積回路装置の設計装置および配線方法ならびにプログラム
JP4566860B2 (ja) * 2005-08-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体集積回路装置の設計装置および配線方法ならびにプログラム
JP2008283073A (ja) * 2007-05-11 2008-11-20 Hitachi Ltd 半導体装置およびその製造方法
EP2031655A2 (en) 2007-05-11 2009-03-04 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US8106395B2 (en) 2007-05-11 2012-01-31 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP2009049306A (ja) * 2007-08-22 2009-03-05 Fujikura Ltd 半導体装置
WO2016079969A1 (ja) * 2014-11-19 2016-05-26 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法

Also Published As

Publication number Publication date
US20020117729A1 (en) 2002-08-29
US7190593B2 (en) 2007-03-13

Similar Documents

Publication Publication Date Title
JP2002303653A (ja) 半導体集積回路装置
KR100723518B1 (ko) 패드 체인을 구비하는 인터포우저 패턴
US8717059B2 (en) Die having wire bond alignment sensing structures
WO2020043169A1 (en) Wafer structure, die fabrication method and chip
KR100467913B1 (ko) 반도체장치 및 그 검사장치
JP2008028274A (ja) 半導体装置の製造方法
JP2001110858A (ja) 半導体装置およびその製造方法、ならびにバーンイン装置
JP3575073B2 (ja) 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
WO2021255842A1 (ja) 半導体ウエハ
JPH04365347A (ja) 半導体チップにおけるモニタ装置用素子構造
JP2657315B2 (ja) プローブカード
JPH0547892A (ja) 半導体装置
JPH05206383A (ja) 半導体ウエハー及びその検査方法
JPH11345847A (ja) 半導体ウエハ及び半導体装置の製造方法
US6674153B2 (en) Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device
JPS6197957A (ja) 半導体集積回路装置
JPH01198051A (ja) 半導体集積回路
JPH03196536A (ja) 半導体集積回路装置
JP4014813B2 (ja) 半導体ウェハ及びその検査方法
JP2006339228A (ja) 大規模集積回路のウェハおよびその製造方法
JP2007150130A (ja) 半導体装置の検査回路および検査方法
JPH07221147A (ja) 半導体装置およびそのプロービング検査方法
JP2001326262A (ja) 半導体ウエハー及び半導体装置の検査方法
JP2005026544A (ja) 半導体集積回路およびプローブカード
JP2005072252A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091013