JP2002299787A - 高周波回路構造およびその製造方法 - Google Patents

高周波回路構造およびその製造方法

Info

Publication number
JP2002299787A
JP2002299787A JP2001098343A JP2001098343A JP2002299787A JP 2002299787 A JP2002299787 A JP 2002299787A JP 2001098343 A JP2001098343 A JP 2001098343A JP 2001098343 A JP2001098343 A JP 2001098343A JP 2002299787 A JP2002299787 A JP 2002299787A
Authority
JP
Japan
Prior art keywords
substrate
dielectric film
region
chip
frequency circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001098343A
Other languages
English (en)
Inventor
Takeharu Urabe
丈晴 浦部
Hiroshi Ogura
洋 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Mobile Communications Co Ltd
Original Assignee
Matsushita Communication Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Communication Industrial Co Ltd filed Critical Matsushita Communication Industrial Co Ltd
Priority to JP2001098343A priority Critical patent/JP2002299787A/ja
Publication of JP2002299787A publication Critical patent/JP2002299787A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ実装する集積化回路の本
来の特性を得ることができ、かつ、低損失な高周波回路
構造およびその製造方法を提供すること。 【解決手段】 集積化回路チップ１０９のフリップチッ
プ実装部分において、集積化回路チップ１０９の回路パ
ターン領域１０９ｂに対応する基板１０１および誘電体
膜１０３には貫通孔１０６が形成されているので、回路
パターン領域１０９ｂ上には基板１０１および誘電体膜
１０３は存在しない。また、封止材２０３を突起電極１
０８と第２の信号用配線１０５との接合部分に注入する
ときに回路パターン領域１０９ｂ上に侵入することもな
い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板作製等に
用いられる高周波回路構造およびその製造方法に関す
る。
【０００２】
【従来の技術】従来より、高周波回路形成方法が各種提
案されている。例えば、特開２０００−１２４５６４号
公報には、高周波回路において低損失な回路を実現する
ために、薄膜構造上に信号用配線を形成することが開示
されている。図６は、従来の高周波回路を示す断面図で
ある。まず、図６（ａ）に示すように、従来の高周波回
路では、基板１上に誘電体膜２を設けて、その誘電体膜
２上に信号用配線３および接地導体４をそれぞれ形成し
ている。また、信号用配線３の配線パターン領域に相当
する基板１をエッチングにより取り除いて空孔領域７を
形成している。さらに、信号用配線３の配線パターン領
域に相当する箇所に蓋部材６を被せてシールド構造にし
ている。この蓋部材６は、信号用配線３の配線パターン
領域に相当する箇所に凹加工を施して、金属層５をスパ
ッタ法、メッキなどにより形成している。このような構
造では、電気力線は空気層８を通過することになるた
め、損失を小さくすることができる。
【０００３】一方、回路基板作製においては、チップ状
の集積化回路を何らかの実装方法で基板上に実装する必
要がある。実装方法の一つとしてフリップチップがあ
る。フリップチップ実装は、チップ状の集積化回路をフ
ェイスダウンで基板に接続する。フリップチップ実装
は、ワイヤーを用いてチップ状の集積化回路をボンディ
ングする実装方式と比べて、実装占有面積を小さくでき
るだけでなく、高周波回路においてはワイヤーのインダ
クタンスの影響を回避できるため、有効な実装方法とし
て期待されている。
【０００４】
【発明が解決しようとする課題】上記従来の技術のよう
に、チップ状の集積化回路９をフリップチップ実装した
場合、以下に示す課題がある。
【０００５】図６（ｂ）は、従来の高周波回路構造にお
けるフリップチップ実装を示す断面図である。図６
（ｂ）において、チップ状の集積化回路９の電極１０上
に突起電極１１を形成する。この突起電極１１を、信号
用配線３に導電性ペースト１２により接合して電気的導
通を得る。そして、集積化回路９と誘電体膜２との間に
絶縁性の封止材１３を注入している。
【０００６】一般にチップ状の集積化回路９は、フリッ
プチップ実装することを前提にして製作されておらず、
フェイスアップ、すなわちチップ状の集積化回路９の配
線パターン面を上にして、金などのワイヤーを用いて基
板上の配線と接合（ワイヤーボンディング）することを
想定して製作されている。
【０００７】従って、基板１にチップ状の集積化回路９
をフリップチップ実装した場合、図６（ｂ）に示すよう
に、チップ状の集積化回路９の配線パターン面９ａに対
向して基板１および誘電体膜２があるため、基板１およ
び誘電体膜２の影響や、チップ状の集積化回路９と基板
１の隙間に侵入する封止材１３の影響を受けて、本来の
チップ状の集積化回路９が持つ所望の特性を得られない
という課題がある。
【０００８】本発明は、かかる点に鑑みてなされたもの
であり、集積化回路がフリップチップ実装される場合で
あっても集積化回路の所望の特性を得ることができ、し
かも小型でかつ高機能な高周波回路構造およびその方法
を提供することを目的としている。
【０００９】
【課題を解決するための手段】この課題を解決するため
に、集積化回路チップのフリップチップ実装部分におい
て、集積化回路チップの回路パターン領域に対応する基
板および誘電体膜に貫通孔を形成しておくことにより、
集積回路チップをフリップチップ実装した場合回路パタ
ーン領域上には基板および誘電体膜は存在せず、また、
封止材を集積化回路の電極と基板との間に注入するとき
に回路パターン領域上に封止材が侵入しないようにし
た。
【００１０】これにより、集積化回路チップがフェイス
アップ実装を前提として所望の特性が得られるように設
計されている場合であっても、集積化回路チップをフリ
ップチップ実装した場合でも貫通孔によって回路パター
ン領域上に空気のみがあり設計条件を同一にすることが
できる。
【００１１】
【発明の実施の形態】本発明の第１の態様に係る高周波
回路構造は、基板あるいは信号用配線が形成された基板
と、前記基板の主面を覆うように形成された誘電体膜
と、前記誘電体膜の一部の領域上に所望の配線パターン
で形成された信号用配線と、前記信号用配線が形成され
た前記誘電体膜の一部の領域に対応する基板の一部の領
域に形成された空孔領域と、前記基板の主面側に集積化
回路チップをフリップチップ実装した場合に前記集積化
回路チップの回路パターン領域に対向する領域に前記基
板および前記誘電体膜を貫通するように形成された貫通
孔と、を具備する構成を採る。
【００１２】また、本発明の第２の態様に係る高周波回
路構造は、基板あるいは信号用配線が形成された基板
と、前記基板の主面上に形成された誘電体膜と、前記誘
電体膜の一部の領域上に多層で形成された信号用配線
と、前記信号用配線が形成された前記誘電体膜の一部の
領域に対応する基板の一部の領域に形成された空孔領域
と、前記基板の主面側に集積化回路チップをフリップチ
ップ実装した場合に前記集積化回路チップの回路パター
ン領域に対向する領域に前記基板および前記誘電体膜を
貫通するように形成された貫通孔と、を具備する構成を
採る。
【００１３】また、本発明の第３の態様に係る高周波回
路構造は、第１または第２の態様において、信号用配線
に被せられ前記信号用配線をシールドするシールド部材
と、前記貫通孔の開口部に対向するように回路パターン
領域が位置する状態で基板の主面側にフリップチップ実
装された集積化回路チップと、を具備する構成を採る。
【００１４】これらの構成により、集積化回路チップが
フェイスアップ実装を前提として所望の特性が得られる
ように設計されている場合であっても、集積化回路チッ
プをフリップチップ実装した場合でも基板および誘電体
膜を貫通する貫通孔によって回路パターン領域上に空気
のみがあり設計条件を同一にすることができる。また、
基板の一部の領域に空孔領域を形成し、空孔領域上の信
号用配線をシールドすることにより設けられた空気層を
電気力線が通過することになるため、損失を小さくする
ことができる。
【００１５】本発明の第４の態様に係る高周波回路構造
は、第１から第３の態様のいずれかにおいて、誘電体膜
はベンゾシクロブテンで形成されていることを特徴とす
る。
【００１６】この構成により、ベンゾシクロブテンは誘
導体損失が小さいので、より低損失な高周波回路を得ら
れ、また、ベンゾシクロブテンは、スピンコートおよび
硬化処理（キュア）により膜形成を行うことができ、回
路の多層化や小型化に非常に有効である。
【００１７】本発明の第５の態様に係る高周波回路構造
の製造方法は、基板あるいは信号用配線が形成された基
板の主面上に誘電体膜を形成するステップと、前記誘電
体膜の一部の領域上に所望の配線パターンで信号用配線
を形成するステップと、前記信号用配線が形成された前
記誘電体膜の一部の領域に対応する基板の一部の領域を
除去して空孔領域を形成するステップと、前記基板の主
面側に集積化回路チップをフリップチップ実装した場合
に前記集積化回路チップの回路パターン領域に対向する
領域に前記基板および前記誘電体膜を貫通するように貫
通孔を形成するステップと、を具備する。
【００１８】また、本発明の第６の態様に係る高周波回
線構造の製造方法は、基板あるいは信号用配線が形成さ
れた基板の主面上に誘電体膜を形成するステップと、前
記誘電体膜の一部の領域上に所望の配線パターンで信号
用配線を形成するステップと、前記誘電体膜の集積化回
路チップをフリップチップ実装した場合に前記集積化回
路チップの回路パターン領域に対向する領域を選択的に
エッチングして開口部を形成するステップと、前記基板
を裏面側から選択的にエッチングすることにより前記信
号用配線が形成された前記誘電体膜の一部の領域に対応
する基板の一部の領域を除去して空孔領域を形成すると
同時に前記誘電体膜に形成された開口部に対応する領域
を除去して前記基板および前記誘電体膜を貫通するよう
に貫通孔を形成するステップと、を具備する。
【００１９】これらの方法により製造される高周波回線
構造は、集積化回路チップがフェイスアップ実装を前提
として所望の特性が得られるように設計されている場合
であっても、集積化回路チップをフリップチップ実装し
た場合でも基板および誘電体膜を貫通する貫通孔によっ
て回路パターン領域上に空気のみがあり設計条件を同一
にすることができる。また、基板の一部の領域に空孔領
域を形成し、空孔領域上の信号用配線をシールドするこ
とにより設けられた空気層を電気力線が通過することに
なるため、損失を小さくすることができる。
【００２０】本発明の第７の態様に係る高周波回路構造
の製造方法は、第６の態様において、誘電体膜をエッチ
ングして開口部を形成した後、前記開口部を少なくとも
含む前記誘電体膜の表面に保護層を形成し、前記基板の
主面側に電極を配置し裏面側からプラズマエッチングに
より選択的にエッチングする際に前記貫通孔を通過した
プラズマが電極に到達するのを前記保護層により阻止す
る。
【００２１】この方法により、基板が除去されて貫通孔
が形成されても保護層があるのでプラズマが電極に到達
することがないので、貫通孔と空孔領域とを有する高周
波回路構造を容易にかつプラズマエッチング装置を壊す
ことなく製造することができる。
【００２２】本発明の第８の態様に係る高周波回線構造
の製造方法は、第６または第７の態様において、選択的
なエッチングはレジスト膜をマスクとして行うこととし
た。
【００２３】本発明の第９の態様に係る高周波回線構造
の製造方法は、第５から第８の態様のいずれかにおい
て、誘電体膜は、ベンゾシクロブテンを用いて形成する
こととした。
【００２４】この方法により、ベンゾシクロブテンは誘
導体損失が小さいので、より低損失な高周波回路を得ら
れ、また、ベンゾシクロブテンは、スピンコートおよび
硬化処理（キュア）により膜形成を行うことができ、回
路の多層化や小型化に非常に有効である。
【００２５】本発明の第１０の態様は、第１から第４の
態様のいずれかの高周波回路構造を有することを特徴と
する無線端末装置である。
【００２６】本発明の第１１の態様は、第１から第４の
態様のいずれかの高周波回路構造を有することを特徴と
する無線基地局装置である。
【００２７】本発明の第１２の態様は、第１から第４の
態様のいずれかの高周波回路構造を有することを特徴と
するレーダー装置である。
【００２８】本発明の第１３の態様は、第５から第９の
態様のいずれかの高周波回路構造の製造方法を用いて製
造された高周波回路を搭載していることを特徴とする無
線端末装置である。
【００２９】本発明の第１４の態様は、第５から第９の
態様のいずれかの高周波回路構造の製造方法を用いて製
造された高周波回路を搭載していることを特徴とする無
線基地局装置である。
【００３０】本発明の第１５の態様は、第５から第９の
態様のいずれかの高周波回路構造の製造方法を用いて製
造された高周波回路を搭載していることを特徴とするレ
ーダー装置である。
【００３１】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。図１は、本発明の実施の形
態に係る高周波回路構造を示す断面図である。シリコン
からなる基板１０１の主面１０１ａ上に第１の信号用配
線１０２の配線パターンが形成されている。この第１の
信号用配線１０２を含む基板１０１の主面１０１ａ上に
は誘電体膜１０３が層間絶縁膜として形成されている。
【００３２】この誘電体膜１０３の表面上の一部の領域
には、第２の信号用配線１０５、１１２が所望の配線パ
ターンで形成されている。また、第２の信号用配線１１
２の配線パターンが形成された領域（以下、配線パター
ン領域という）１１２ａに相当する基板１０１に空孔領
域１０７が形成されている。この空孔領域１０７によっ
て、第２の信号用配線１１２は、基板１０１のない誘電
体膜１０３上に形成された薄膜構造をとる。
【００３３】さらに、この配線パターン領域１１２ａを
取り囲むように接地導体１１３が形成されている。ま
た、配線パターン領域１１２ａに蓋部材１１１を被せて
いる。この蓋部材１１１には、配線パターン領域１１２
ａの上方に空間領域を設けるために凹部１１１ａが形成
されている。この凹部１１１ａを含む蓋部材１１１の内
表面には、金属層１１０がスパッタ法、メッキなどによ
り形成されている。蓋部材１１１を被せたときに金属層
１１０と接地導体１１３とが互いに導通し、これにより
第２の信号用配線１１２をシールドするシールド構造が
形成される。このシールド構造をとることにより、電気
力線は空間領域を通過することになるため、損失を小さ
くすることができる。
【００３４】一方、誘電体膜１０３上の他の領域には、
第２の信号用配線１０５が形成されている。第２の信号
用配線１０５は、チップ状の集積化回路（以下、集積化
回路チップという）１０９に対して信号を入出力するた
めのものである。第１の信号用配線１０２と第２の信号
用配線１０５とは、誘電体膜１０３を貫通して形成され
たビアホール１１４内に形成された配線１０４を介して
電気的に接続されている。
【００３５】集積化回路チップ１０９を第２の信号用配
線１０５に対してフリップチップ実装した場合に、集積
化回路チップ１０９の回路パターンが形成された領域
（以下、回路パターン領域という）に対向する領域に
は、基板１０１および誘電体膜１０３を貫通する貫通孔
１０６が形成されている。
【００３６】図１中の破線Ａで囲んだ集積化回路チップ
１０９の実装部分について図２を参照して説明する。図
２は、上記実施の形態に係る高周波回路構造の集積化回
路チップの実装部分を示す拡大断面図である。
【００３７】集積化回路チップ（この例ではＧａＡｓ能
動素子）１０９は、その一方の表面上に回路パターン１
０９ａが形成された回路パターン領域１０９ｂを有す
る。また、この回路パターン領域１０９ｂと同じ面上に
は電極２０１が形成されている。電極２０１上には、突
起電極１０８が夫々形成されている。
【００３８】このような構成からなる集積化回路チップ
１０９は、回路パターン領域１０９ｂが形成された面を
基板１０１の主面１０１ａに対向するようにフェイスダ
ウンさせた状態で、突起電極１０８と第２の信号用配線
１０５とを導電性ペースト２０２により接合して電気的
導通を得ている。さらに、突起電極１０８と第２の信号
用配線１０５との接合部分は封止材２０３で封止されて
いる。
【００３９】上述のような集積化回路チップ１０９のフ
リップチップ実装部分において、集積化回路チップ１０
９の回路パターン領域１０９ｂに対応する基板１０１お
よび誘電体膜１０３には貫通孔１０６が形成されている
ので、回路パターン領域１０９ｂ上には基板１０１およ
び誘電体膜１０３は存在しない。また、フリップチップ
実装時に封止材２０３を突起電極１０８と第２の信号用
配線１０５との接合部分に注入したときに回路パターン
領域１０９ｂ上に封止材２０３が侵入することもない。
これにより、集積化回路チップ１０９が、回路パターン
領域１０９ｂを上側、すなわち基板１０１と同一の方向
に向けて実装（以下、フェイスアップ実装という）さ
れ、回路パターン領域１０９ｂ上に空気のみがあること
を前提として所望の特性が得られるように設計されてい
る場合であっても、本実施の形態に係る高周波回路構造
によれば、集積化回路チップ１０９をフリップチップ実
装した場合でも貫通孔１０６によって回路パターン領域
１０９ｂ上に空気のみがあり、設計条件と同じにするこ
とができる。従って、基板１０１、誘電体膜１０３およ
び封止材２０３の影響を受けて設計条件と異なるために
集積化回路チップ１０９が本来持つ利得を得られないと
いう事態が発生することを防止することができる。
【００４０】誘電体膜１０３の材料として、誘導体損失
が小さいベンゾシクロブテン（ＢＣＢ）を用いて、より
低損失な高周波回路を得ることが好ましい。また、ＢＣ
Ｂは、スピンコートおよび硬化処理（キュア）により膜
形成を行うことができ、回路の多層化や小型化に非常に
有効である。
【００４１】次に、本実施の形態に係る高周波回路構造
の製造方法について説明する。図３は、上記実施の形態
に係る高周波回路構造の製造方法の各ステップを示す断
面図である。
【００４２】図３（ａ）に示すように、基板１０１の主
面上に第１の信号用配線１０２を形成する。この第１の
信号用配線１０２は、例えば基板１０１の主面上に電界
メッキなどにより金属膜を所望のパターンで成膜するこ
とにより形成する。
【００４３】次に、図３（ｂ）に示すように、第１の信
号用配線１０２を基板１０１の主面を覆うように誘電体
膜１０３を形成する。誘電体膜１０３は、例えば、ベン
ゾシクロブテンのような誘電体膜材料をスピンコートし
た後硬化処理（キュア）を行うことにより形成すること
ができる。
【００４４】次に、図３（ｃ）に示すように誘電体膜１
０３の表面上にレジスト膜３０１を形成し、このレジス
ト膜３０１に所定のパターンでレジスト開口部３０２を
形成する。そしてこのレジスト膜３０１をエッチングマ
スクとしてドライエッチングを行い、図３（ｄ）に示す
ように、誘電体膜１０３に、ビアホール１１４を形成す
ると共に、集積化回路チップ１０９をフリップチップ実
装した場合に回路パターン領域１０９ｂに対応する領域
に開口部３０３を形成する。
【００４５】次に、図３（ｅ）に示すように誘電体膜１
０３の表面上に金属膜を形成した後、所定のパターンで
エッチングすることにより、上述のビアホール１１４内
の配線１０４、第２の信号用配線１０５、１１２および
接地導体１１３を夫々形成する。
【００４６】この後、図３（ｆ）に示すように、基板１
０１の裏面１０１ｂ上に、レジスト膜３０５を形成し、
開口部３０６および３０７を形成する。このレジスト膜
３０５をエッチングマスクとしてドライエッチングを行
う。この結果、図３（ｇ）に示すように、第２の信号用
配線１１２が形成された配線パターン領域１１２ａに対
応する基板１０１が除去され、空孔領域１０７が形成さ
れる。また、これと同時に、集積化回路チップ１０９を
フリップチップ実装した場合に回路パターン領域１０９
ｂに対応する領域内の基板１０１が除去され、誘電体膜
１０３に形成した開口部３０３と互いに連通して貫通孔
１０６が形成される。このようにして、基板１０１に薄
膜構造のための空孔領域１０７および集積化回路チップ
１０９をフリップチップ実装するための貫通孔１０６を
同時に形成することができる。
【００４７】次に、上記実施の形態に係る高周波回路構
造の製造方法で行ったドライエッチングについて説明す
る。
【００４８】基板１０１への貫通孔１０６および空孔領
域１０７の形成は、ドライエッチングにより行う。ドラ
イエッチング方式には、誘導結合型プラズマ源（ＩＣ
Ｐ）が有効であり、ＩＣＰは一般的なドライエッチング
方式である反応性イオンエッチング（ＲＩＥ）に比べ
て、高密度プラズマを発生させることができ、貫通孔加
工や高アスペクト加工に適している。図４は、マルチス
パイラルコイル搭載誘導結合型プラズマ源を用いたプラ
ズマエッチング装置を示す概略構成図である。図中の４
０１は、マルチスパイラルコイルを示す。このマルチス
パイラルコイル４０１は、略円筒形状を有するエッチン
グ室４０２の頂部に設けられた石英板４０３上に設置さ
れている。また、このマルチスパイラルコイル４０１に
は、高周波電源４０４が接続されており、高周波を印加
できるようになっている。マルチスパイラルコイル４０
１には、高周波電源４０４からマルチスパイラルコイル
４０１に印加した高周波電源の整合を取るマッチング回
路４０８が接続されている。下部電極４０５についても
高周波を印加する高周波電源４０６が接続されている。
エッチングは基板４０７を下部電極４０５上に設置し、
チャンバー内にプロセスガスを導入し、高周波を印加し
て行う。
【００４９】図３（ｆ）に示すドライエッチングを行う
ステップにおいて、貫通孔１０６を形成するときに、ド
ライエッチング装置内で発生したプラズマが貫通孔１０
６を通過してドライエッチング装置の下部電極４０５に
到達してしまう可能性がある。
【００５０】そこで、プラズマが下部電極４０５に到達
しないように、図５（ａ）に示すように、誘電体膜１０
３の、開口部３０３を含む一部の領域に保護層５０１を
形成するか、または、図５（Ｂ）に示すように、誘電体
膜１０３の表面全体に保護層５０３を形成する。保護層
５０１、５０３は、例えばレジスト膜、ラミネートフィ
ルム等である。このような状態でプラズマエッチングを
行えば、基板１０１が除去されて貫通孔１０６が形成さ
れても保護層５０１、５０３があるのでプラズマが下部
電極４０５に到達することなく、貫通孔１０６を形成す
ることができる。最後に誘電体膜１０３上の保護層５０
１、５０３を除去すれば、貫通孔１０６と薄膜構造のた
めの空孔領域１０７を有する高周波回路構造を容易にか
つプラズマエッチング装置を壊すことなく製造すること
ができる。
【００５１】上述の本実施の形態においては、誘電体膜
１０３を１層しか用いていないが、多層にすることによ
り信号用配線を多層で形成することが可能であり、この
場合においても同様に貫通孔１０６と薄膜構造のための
空孔領域１０７を同一の基板に作り込むことができ、回
路の小型化と高機能化を達成することが可能となる。
【００５２】本実施の形態に係る高周波回路構造は、無
線端末装置、無線基地局装置、レーダー装置に用いるこ
とができる。例えば、薄膜構造の第２の信号用配線１１
２をアンテナやフィルタに採用することにより、低損失
なアンテナやフィルタを搭載した無線端末装置、無線基
地局装置、または、レーダー装置を提供することができ
る。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
高周波回路製作において、同一の基板内に貫通孔構造と
薄膜構造を形成することができる。チップ状の集積化回
路をフリップチップ実装する箇所においては予め貫通孔
構造を形成しておくことで、本来のチップ状の集積化回
路が持つ特性を得ることができる。また、薄膜構造上の
信号用配線をシールドすることにより、低損失なアンテ
ナ及びフィルタなどの回路を形成することができ、小型
で高機能な高周波回路基板を形成することが可能であ
る。また、ＢＣＢなどの誘電体膜を用いて配線を多層化
することにより、同様に貫通孔構造と薄膜構造を有する
小型でより低損失な多層構造の回路基板をも形成するこ
とができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る高周波回路構造を示
す断面図
【図２】上記実施の形態に係る高周波回路構造の集積化
回路チップの実装部分を示す拡大断面図
【図３】上記実施の形態に係る高周波回路構造の製造方
法の各ステップを示す断面図
【図４】マルチスパイラルコイル搭載誘導結合型プラズ
マ源を用いたプラズマエッチング装置を示す概略構成図
【図５】上記実施の形態に係る高周波回路構造の製造方
法の変形例を示す断面図
【図６】従来の高周波回路を示す断面図
【符号の説明】
１０１ 基板 １０１ａ 基板の主面 １０１ｂ 基板の裏面 １０２ 第１の信号用配線 １０３ 誘電体膜 １０４ 配線 １０５ 第２の信号用配線 １０６ 貫通孔 １０７ 空孔領域 １０８ 突起電極 １０９ 集積化回路チップ １０９ａ 回路パターン １０９ｂ 回路パターン領域 １１０ 金属層 １１１ 蓋部材 １１１ａ 凹部 １１２ 第２の信号用配線 １１２ａ 配線パターン領域 １１３ 接地導体 １１４ ビアホール ２０１ 電極 ２０２ 導電性ペースト ２０３ 封止材 ３０１、３０５ レジスト膜 ４０１ マルチスパイラルコイル ４０２ エッチング室 ４０３ 石英板 ４０４ 高周波電源 ４０５ 下部電極 ４０６ 高周波電源 ４０７ 基板 ４０８ マッチング回路 ５０１、５０３ 保護層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/02 Ｈ０５Ｋ 1/02 Ｐ ５Ｆ０５８ 3/00 Ｋ 3/00 3/46 Ｑ 3/46 9/00 Ｅ 9/00 Ｈ０１Ｌ 21/302 Ｂ Ｆターム(参考） 5E321 AA02 BB23 GG05 5E336 AA04 BB02 BB03 BC01 BC12 BC25 CC32 CC43 CC55 CC58 EE03 GG09 GG11 5E338 AA02 AA03 CC01 CC05 CC06 EE11 5E346 AA12 AA13 AA32 AA33 AA41 AA45 BB02 BB04 BB06 BB11 BB16 FF45 GG15 GG22 HH06 5F004 AA02 BA20 BB18 BC08 DB01 5F058 AA10 AB10 AC10 AF04 AG01 AH02

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基板あるいは信号用配線が形成された基
    板と、前記基板の主面を覆うように形成された誘電体膜
    と、前記誘電体膜の一部の領域上に所望の配線パターン
    で形成された信号用配線と、前記信号用配線が形成され
    た前記誘電体膜の一部の領域に対応する基板の一部の領
    域に形成された空孔領域と、前記基板の主面側に集積化
    回路チップをフリップチップ実装した場合に前記集積化
    回路チップの回路パターン領域に対向する領域に前記基
    板および前記誘電体膜を貫通するように形成された貫通
    孔と、を具備することを特徴とする高周波回路構造。
  2. 【請求項２】 基板あるいは信号用配線が形成された基
    板と、前記基板の主面上に形成された誘電体膜と、前記
    誘電体膜の一部の領域上に多層で形成された信号用配線
    と、前記信号用配線が形成された前記誘電体膜の一部の
    領域に対応する基板の一部の領域に形成された空孔領域
    と、前記基板の主面側に集積化回路チップをフリップチ
    ップ実装した場合に前記集積化回路チップの回路パター
    ン領域に対向する領域に前記基板および前記誘電体膜を
    貫通するように形成された貫通孔と、を具備することを
    特徴とする高周波回路構造。
  3. 【請求項３】 信号用配線に被せられ前記信号用配線を
    シールドするシールド部材と、前記貫通孔の開口部に対
    向するように回路パターン領域が位置する状態で基板の
    主面側にフリップチップ実装された集積化回路チップ
    と、を具備することを特徴とする請求項１または請求項
    ２記載の高周波回路構造。
  4. 【請求項４】 誘電体膜は、ベンゾシクロブテンで形成
    されていることを特徴とする請求項１から請求項３のい
    ずれかに記載の高周波回路構造。
  5. 【請求項５】 基板あるいは信号用配線が形成された基
    板の主面上に誘電体膜を形成するステップと、前記誘電
    体膜の一部の領域上に所望の配線パターンで信号用配線
    を形成するステップと、前記信号用配線が形成された前
    記誘電体膜の一部の領域に対応する基板の一部の領域を
    除去して空孔領域を形成するステップと、前記基板の主
    面側に集積化回路チップをフリップチップ実装した場合
    に前記集積化回路チップの回路パターン領域に対向する
    領域に前記基板および前記誘電体膜を貫通するように貫
    通孔を形成するステップと、を具備することを特徴とす
    る高周波回路構造の製造方法。
  6. 【請求項６】 基板あるいは信号用配線が形成された基
    板の主面上に誘電体膜を形成するステップと、前記誘電
    体膜の一部の領域上に所望の配線パターンで信号用配線
    を形成するステップと、前記誘電体膜の集積化回路チッ
    プをフリップチップ実装した場合に前記集積化回路チッ
    プの回路パターン領域に対向する領域を選択的にエッチ
    ングして開口部を形成するステップと、前記基板を裏面
    側から選択的にエッチングすることにより前記信号用配
    線が形成された前記誘電体膜の一部の領域に対応する基
    板の一部の領域を除去して空孔領域を形成すると同時に
    前記誘電体膜に形成された開口部に対応する領域を除去
    して前記基板および前記誘電体膜を貫通するように貫通
    孔を形成するステップと、を具備することを特徴とする
    高周波回路構造の製造方法。
  7. 【請求項７】 誘電体膜をエッチングして開口部を形成
    した後、前記開口部を少なくとも含む前記誘電体膜の表
    面に保護層を形成し、前記基板の主面側に電極を配置し
    裏面側からプラズマエッチングにより選択的にエッチン
    グする際に前記貫通孔を通過したプラズマが電極に到達
    するのを前記保護層により阻止することを特徴とする請
    求項６記載の高周波回路構造の製造方法。
  8. 【請求項８】 選択的なエッチングは、レジスト膜をマ
    スクとして行うことを特徴とする請求項６または請求項
    ７記載の高周波回路構造の製造方法。
  9. 【請求項９】 誘電体膜は、ベンゾシクロブテンを用い
    て形成することを特徴とする請求項５から請求項８のい
    ずれかに記載の高周波回路構造の製造方法。
  10. 【請求項１０】 請求項１から請求項４のいずれかに記
    載の高周波回路構造を有することを特徴とする無線端末
    装置。
  11. 【請求項１１】 請求項１から請求項４のいずれかに記
    載の高周波回路構造を有することを特徴とする無線基地
    局装置。
  12. 【請求項１２】 請求項１から請求項４のいずれかに記
    載の高周波回路構造を有することを特徴とするレーダー
    装置。
  13. 【請求項１３】 請求項５から請求項９のいずれかに記
    載の高周波回路構造の製造方法を用いて製造された高周
    波回路を搭載していることを特徴とする無線端末装置。
  14. 【請求項１４】 請求項５から請求項９のいずれかに記
    載の高周波回路構造の製造方法を用いて製造された高周
    波回路を搭載していることを特徴とする無線基地局装
    置。
  15. 【請求項１５】 請求項５から請求項９のいずれかに記
    載の高周波回路構造の製造方法を用いて製造された高周
    波回路を搭載していることを特徴とするレーダー装置。
JP2001098343A 2001-03-30 2001-03-30 高周波回路構造およびその製造方法 Pending JP2002299787A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001098343A JP2002299787A (ja) 2001-03-30 2001-03-30 高周波回路構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098343A JP2002299787A (ja) 2001-03-30 2001-03-30 高周波回路構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002299787A true JP2002299787A (ja) 2002-10-11

Family

ID=18951997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098343A Pending JP2002299787A (ja) 2001-03-30 2001-03-30 高周波回路構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002299787A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249759A (ja) * 2010-05-28 2011-12-08 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法
JP2019021763A (ja) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ 半導体装置、及び基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249759A (ja) * 2010-05-28 2011-12-08 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法
JP2019021763A (ja) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ 半導体装置、及び基板

Similar Documents

Publication Publication Date Title
US7216422B2 (en) Method of forming a capacitor assembly in a circuit board
US8994153B2 (en) Semiconductor device having antenna element and method of manufacturing same
US20010024360A1 (en) Printed wiring board
KR20090071482A (ko) 반도체 장치 및 그 제조 방법
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
JP2003124595A (ja) 電子回路ユニット
US6667549B2 (en) Micro circuits with a sculpted ground plane
JP2003007910A (ja) 半導体装置
JP3420913B2 (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JP2006211620A (ja) フィルタ及びデュプレクサ
JP2002299787A (ja) 高周波回路構造およびその製造方法
JPH11102912A (ja) モノリシックマイクロウェーブ集積回路およびその実装構造
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
US20050178583A1 (en) Structure of a circuit board for improving the performance of routing traces
KR20030064830A (ko) 상호 연결체
JP2006049557A (ja) 半導体装置
US10971455B2 (en) Ground shield plane for ball grid array (BGA) package
JP2002368027A (ja) 半導体装置の製造方法
JP2002164658A (ja) モジュール基板
JP2003243439A (ja) 半導体装置およびその製造方法
JP3879475B2 (ja) 配線基板及びそれを用いた半導体装置並びに配線基板の製造方法
JPH09252191A (ja) 回路基板装置
JP2002190545A (ja) 高周波集積回路装置
JP2005064257A (ja) 高周波回路及びその製造方法
JP3267881B2 (ja) 回路基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424