JP2002299393A - 半導体装置用導電性硬化樹脂及び半導体装置 - Google Patents

半導体装置用導電性硬化樹脂及び半導体装置

Info

Publication number
JP2002299393A
JP2002299393A JP2001370649A JP2001370649A JP2002299393A JP 2002299393 A JP2002299393 A JP 2002299393A JP 2001370649 A JP2001370649 A JP 2001370649A JP 2001370649 A JP2001370649 A JP 2001370649A JP 2002299393 A JP2002299393 A JP 2002299393A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
conductive
cured resin
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001370649A
Other languages
English (en)
Other versions
JP3563387B2 (ja
Inventor
Akira Fukumizu
彰 福泉
Kazuto Ounami
一登 濤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Sumitomo Bakelite Co Ltd
Original Assignee
NEC Corp
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Sumitomo Bakelite Co Ltd filed Critical NEC Corp
Priority to JP2001370649A priority Critical patent/JP3563387B2/ja
Priority to TW091100997A priority patent/TW538484B/zh
Priority to US10/052,633 priority patent/US6613829B2/en
Publication of JP2002299393A publication Critical patent/JP2002299393A/ja
Priority to US10/457,429 priority patent/US6747360B2/en
Application granted granted Critical
Publication of JP3563387B2 publication Critical patent/JP3563387B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体装置の信頼性試験である温度サイクル試
験及びＰＣＴにおいても半導体チップの電極及び配線材
と金属板との剥離を生じさせることなく、導電性をも低
下させない半導体装置用導電性硬化樹脂及び半導体装置
を提供する 【解決手段】半導体チップの表面に設けられた電極及び
リード端子を有する配線材が金属板によって電気的に導
通せしめられると共に、前記電極及び前記配線材と前記
金属板とに挟持され、金属粉末が混入された導電性の半
導体装置用導電性硬化樹脂において、弾性率が２．０×
１０９Ｐａ以下であることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂モールドされ
てなる半導体装置、すなわち、プラスチックパッケージ
に関し、特に、半導体チップの電極とリード端子との間
を、銅などからなる金属板によって電気的に接続したプ
ラスチックパッケージに関するものである。
【０００２】
【従来の技術】従来の樹脂モールドされてなる半導体装
置、すなわち、プラスチックパッケージは、リードフレ
ームのアイランド部に半導体チップをマウントし、その
後リードフレームのインナーリード（各端子部）と半導
体チップ表面の電極とを金等のボンディングワイヤで両
者を接続し、その後樹脂封止を行って個々の半導体装置
としていた。ここで、半導体チップをアイランド部にマ
ウントするに際し、この両者の間にエポキシ樹脂に銀を
充填した導電性樹脂からなるダイボンド材を着けたもの
をベークして導電性樹脂を硬化していた。また、ボンデ
ィングワイヤは超音波併用熱圧着ボンディングで接続を
行っていた。また、大電流用途のパワートランジスタ等
のパワー素子を上述した手法により封止する場合は、ボ
ンディングワイヤの金線を太くして配線抵抗を低くして
接続していた。そして、上述のように製造した半導体装
置は、温度サイクル試験やプレッシャークッカー試験
（以降ＰＣＴ）でも十分な信頼性を得ていた。しかし、
パワー素子が大型化すればするほど金コストが大幅にア
ップするばかりか、線径を太くするにも限度ある、と言
う問題がでてきたため、これに対処する方法として特開
平２０００−１１４４４５号公報に示されるようにボン
デングワイヤによる接続ではなく金属板を使用して半導
体チップの電極とリードフレームのソース端子の接続を
行うパッケージが提案されてきた。
【０００３】そこで、我々は上述した特開平２０００−
１１４４４５号公報に記載された技術を実験してみた。
以降にその詳細を記す。図５は、金属板接続による半導
体装置の実験を行った構造を示す図であり、図５（ａ）
は平面図、図５（ｂ）は図５（ａ）のＤ−Ｄ線における
断面図である。図５は、この半導体装置１は、ＭＯＳＦ
ＥＴを構成する半導体チップ３０を上述した導電性硬化
樹脂１００を用いてアイランド部４４に搭載接合し、そ
の後電流制御電極であり大電流は流れないゲート電極３
１は、ボンディングワイヤ４１でゲート端子４５と接続
し、一方、大電流が流れる電流電極としてのソース電極
３２は、上述の導電性樹脂１００を用いて金属板５０を
介してソース端子４６に接合して接続した。その後、全
体をモールド樹脂８によって封止した８ピンＳＯＰを製
造した。半導体チップ３０は上面にゲート電極３１及び
単一の大面積のソース電極３２を有し、底面はドレイン
電極になっている。リードフレーム４０は、パッケージ
の相対する２つの側部に突設されるアウターリード（リ
ードフレーム４０のモールド樹脂８から外部に出ている
部分）を備えており、図上左側部には、４本のドレイン
リード４１、図上右側部には１本のゲートリード４２及
び３本のソースリード４３を備える。ドレインリード４
１はパッケージ内部において一体形成されており、それ
によりアイランド部４４が構成される。ゲートリード４
２はパッケージ内部においてゲート端子４５を有する。
３つのソースリード４３はパッケージ内部において一体
形成され単一の幅広のソース端子４６を有する。ここ
で、リードフレームは銅または銅の合金でありアイラン
ド部表面およびチップ裏面には銀メッキが施されてい
る。また、半導体表面上の電極には半田濡れ性金属のＴ
ｉＮｉＡｇを設けた。また、金属板５０は銅板で構成
し、パッケージの外形寸法の半分程度の幅に形成した。
このように金属板を使用した半導体装置を製造し、早速
電気特性や放熱特性を調べたところ、確かにボンデング
ワイヤよりも配線抵抗の低減による電気特性の向上、更
には放熱性の向上等の利点が認められた。
【０００４】
【発明が解決しようとする課題】そこで、我々はこれを
量産し出荷すべく前述した温度サイクル試験およびプレ
ッシャークッカー試験を行った。当初は、全く問題なく
これら試験にパスするものと考えていた。その理由は、
使用した銀充填導電性エポキシ樹脂には長い使用実績が
有り、製造プロセスも従来とはさして変わるところもな
く、単にソース電極とリードフレームのソース端子の接
続をボンデングワイヤから金属板に変えたに過ぎなかっ
たからである。すなわち、半導体チップとダイマウント
の間に銀充填導電性エポキシ樹脂を付けてこれをベーク
硬化して両者を接続する技術は従来から信頼性の面でも
十分に実績があったのでソース配線もこれと同様に過ぎ
ず、また、ゲート電極とリードフレームを金線を用いて
ボンディングして接続する技術も十分に実績が保証され
ていた。そこで、本構造はこれら従来技術の組み合わせ
に過ぎないと考えていた。ところが、上述の試験を施す
と良品が殆どとれなかった。すなわち、試験を行う前ま
では電気特性は良好であったものが、試験を行うと外見
からは端子リード等の配線抵抗がまるで上がったかのよ
うな電気特性になってしまった。そこで、この原因は何
にあるかを解明すべく超音波顕微鏡やパッケージ開封等
の解析手段を用いて調べたところ、ソース電極と金属板
とがルーズコンタクトになっていたり、最悪の場合に
は、金属板がチップ電極から剥離さえしていることが判
った。一方、半導体チップ裏面ではアイランド部からの
チップの剥がれは観察されなかった。更には、接続配線
がボンディングワイヤから金属板に変わったのに伴って
接続配線の面積が増加したことにより、封止樹脂と金属
板の界面沿って水分侵入量が増大したためと推定される
腐食も見られた。そこで温度サイクル後に、何故表面側
の接続だけが剥がれるのかを検討した結果、半導体表面
上のアルミはＡｇやＣｕよりも柔らかい金属であり、こ
の結果、温度サイクルの過程で、金属板やシリコンの熱
膨張率の違いから起こる応力によりアルミ電極が横方向
に塑性変形することが分かった。そして、一旦塑性変形
すると元には戻らないので、何回も温度サイクルを経る
と最後にはアルミ電極とチップおよび半田濡れ性金属と
の接続面が破壊されて剥がれが起きることが分かった。
【０００５】本発明は以上の従来技術における問題に鑑
みてなされたものであって、半導体装置の信頼性試験で
ある温度サイクル試験及びＰＣＴにおいても半導体チッ
プの電極及び配線材（リードフレーム）と金属板との剥
離を生じさせることなく、導電性をも低下させない半導
体装置用導電性硬化樹脂及び半導体装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上述の検討の結果、この
問題を解決するには、上述した応力を何らかの方法で吸
収するか、或いは応力を生じさせない接合を検討すれば
良いことが分かった。しかし、如何様にしても応力の発
生をなくすことは非常に困難であるとの結論に達した。
そこで、生じた応力を吸収させることを検討した。そこ
で、本願発明は、半導体表面の電極と金属板とを接合す
る導電性樹脂の弾性率を下げることに帰着した。従来の
ダイボンド材として使用していた銀充填エポキシ導電性
硬化樹脂は、チップをマウントした後に、チップ表面の
電極とリードフレームの各端子とをワイヤーボンディン
グをする際に、超音波振動がチップ上の電極に十分伝わ
る程度に高弾性（例えば８．９×１０９ Ｐａ）であるこ
とが要求されていたために、ベーク硬化後の性質はリジ
ッドになりすぎていたことに着目した。そこで、従来使
用されていない範囲まで色々実験した結果前記弾性率が
２．０×１０９Ｐａ以下であれば良いことが分かった。
このように弾性率を低くすると、温度サイクル時に応力
が発生しても導電性樹脂が柔らかいゴムのような役割を
はたして、応力を吸収し剥がれが防止できることが分か
った。前記課題を解決するために提供する本願第一の発
明に係る半導体装置用導電性硬化樹脂は、半導体チップ
の表面に設けられた電極及びリード端子を有する配線材
とを金属板によって電気的に導通させるための金属粉末
が混入された半導体装置用導電性硬化樹脂において、硬
化後の弾性率が２．０×１０９Ｐａ以下であることを特
徴とする。
【０００７】係る構成とすることにより、金属板の剥
離、すなわち半導体チップ及び配線材と金属板との接合
部たる半導体装置用導電性硬化樹脂が外部の応力による
半導体チップの電極及び配線材と金属板との剥離を防
ぎ、結果として半導体装置の信頼性を向上させることが
できる。
【０００８】前記課題を解決するために提供する本願第
二の発明に係る半導体装置用導電性硬化樹脂は、請求項
１に記載の半導体装置用導電性硬化樹脂において、前記
金属粉末がＡｇであることを特徴とする。
【０００９】前記課題を解決するために提供する本願第
三の発明に係る半導体装置は、請求項１又は請求項２に
記載の半導体装置装置用導電性硬化樹脂において、前記
金属板がＣｕ又はＣｕ合金であることを特徴とする。
【００１０】前記課題を解決するために提供する本願第
四の発明に係る半導体装置用導電性硬化樹脂は、請求項
１又は請求項３に記載の半導体装置用導電性硬化樹脂に
おいて、前記半導体装置用導電性硬化樹脂が、エポキシ
系又はアクリル系樹脂であることを特徴とする。
【００１１】前記課題を解決するために提供する本願第
五の発明に係る半導体装置用導電性硬化樹脂は、請求項
１乃至請求項４の何れか一に記載の半導体装置用導電性
硬化樹脂において、硬化後サンプルに対する純水２０倍
希釈溶液測定法でｐＨが５．０〜８．０であることを特
徴とする。
【００１２】係る構成とすることにより、金属板と半導
体チップとを接続する半導体用導電性硬化樹脂が半導体
チップの電極の腐食による導電不良を防ぐことができ、
結果として半導体装置の信頼性を向上させることができ
る。前記純水２０倍希釈溶液測定法による半導体装置用
導電性硬化樹脂のｐＨは、具体例としては１２５℃の純
水に半導体装置用導電性硬化樹脂を２０倍希釈で２０時
間抽出して得られた溶液のｐＨである。ここで、前記半
導体装置用導電性硬化樹脂の２０倍希釈の純水溶液のｐ
Ｈが５．０未満又は８．０を越える場合、半導体チップ
の電極が腐食される。係る前記半導体装置用導電性硬化
樹脂の２０倍希釈の純水溶液のｐＨの範囲は、さらに望
ましくは、５．５〜６．５に設定される。
【００１３】前記課題を解決するために提供する本願第
六の発明に係る半導体装置用導電性硬化樹脂は、請求項
１乃至請求項５の何れか一に記載の半導体装置用導電性
硬化樹脂において、Ｎａイオン濃度が２ｐｐｍ未満、Ｃ
ｌイオン濃度が３ｐｐｍ未満、Ｐイオン濃度が０．１ｐ
ｐｍ未満であることを特徴とする。
【００１４】係る構成とすることにより、半導体チップ
及び配線材と金属板との導電状況を良好にすることがで
きる。ここで、前記導電性硬化樹脂のＮａイオン濃度が
２ｐｐｍ以上、Ｃｌイオン濃度が３ｐｐｍ以上、Ｐイオ
ン濃度が０．１ｐｐｍ以上であった場合には、導電性硬
化樹脂と接合される半導体チップの電極及び金属板若し
くは銀（金）メッキを腐食する恐れがある。
【００１５】前記課題を解決するために提供する本願第
七の発明に係る半導体装置は、表面及び裏面に電極が形
成された半導体チップと、リード端子を有する配線材
と、係る配線材の一端と前記電極とを金属粉末が混入さ
れた導電性硬化樹脂を介して電気的に導通せしめる金属
板とからなり、前記半導体チップ及び前記金属板及び前
記配線材の一部が樹脂封止されてなる半導体装置におい
て、前記導電性硬化樹脂の硬化後の弾性率が２．０×１
０９Ｐａ以下であることを特徴とする。
【００１６】係る構成とすることにより、金属板の剥
離、すなわち半導体チップ及び配線材と金属板との接合
部たる半導体装置用導電性硬化樹脂が外部の応力による
半導体チップの電極及び配線材と金属板との剥離を防
ぎ、結果として半導体装置の信頼性を向上させることが
できる。
【００１７】前記課題を解決するために提供する本願第
八の発明に係る半導体装置は、請求項７に記載の半導体
装置において、前記金属粉末がＡｇであることを特徴と
する。
【００１８】前記課題を解決するために提供する本願第
九の発明に係る半導体装置は、請求項７又は請求項８に
記載の半導体装置において、前記半導体装置用導電性硬
化樹脂が、エポキシ系又はアクリル系樹脂であることを
特徴とする。
【００１９】前記課題を解決するために提供する本願第
十の発明に係る半導体装置は、請求項７又は請求項９に
記載の半導体装置において、前記金属板がＣｕ又はＣｕ
合金であることを特徴とする。
【００２０】前記課題を解決するために提供する本願第
十一の発明に係る半導体装置は、請求項７乃至請求項１
０の何れか一に記載の半導体装置において、前記導電性
硬化樹脂は、硬化後のサンプルに対する純水２０倍希釈
溶液測定法によるｐＨが５．０〜８．０であることを特
徴とする。
【００２１】係る構成とすることにより、モールド樹脂
と金属板との界面から侵入する水分が原因で、金属板と
半導体チップとを接続する半導体用導電性硬化樹脂が、
半導体チップの電極を腐食させる導電不良を防ぐことが
でき、結果として半導体装置の信頼性を向上させること
ができる。ここで、前記半導体装置用導電性硬化樹脂の
２０倍希釈の純水溶液のｐＨが５．０未満又は８．０を
越える場合、半導体チップの電極が腐食される。また、
この前記半導体装置用導電性硬化樹脂の２０倍希釈の純
水溶液のｐＨの範囲は５．５〜６．５に設定されること
が望ましい。
【００２２】前記課題を解決するために提供する本願第
十二の発明に係る半導体装置は、請求項７乃至請求項１
１の何れか一に記載の半導体装置において、前記導電性
硬化樹脂のＮａイオン濃度が２ｐｐｍ未満、Ｃｌイオン
濃度が３ｐｐｍ未満、Ｐイオン濃度が０．１ｐｐｍ未満
であることを特徴とする。
【００２３】係る構成とすることにより、半導体チップ
及び配線材と金属板との導電状況を良好にすることがで
きる。ここで、前記導電性硬化樹脂のＮａイオン濃度が
２ｐｐｍ以上、Ｃｌイオン濃度が３ｐｐｍ以上、Ｐイオ
ン濃度が０．１ｐｐｍ以上であった場合には、導電性硬
化樹脂と接合される半導体チップの電極及び金属板若し
くは銀（金）メッキを腐食する恐れがある。
【００２４】
【発明の実施の形態】以下に本発明に係る半導体装置用
導電性硬化樹脂及び半導体装置の一実施の形態につい
て、図面を参照して説明する。まず、本発明に係る半導
体装置用導電性硬化樹脂及び半導体装置の実施の形態１
について図１を参照して説明する。図１は本発明に係る
半導体装置用導電性硬化樹脂及び半導体装置の一実施の
形態における構造を示す図であり、図１（ａ）は平面
図、図１（ｂ）は図１（ａ）におけるＡ−Ａ線断面図で
ある。図１に示すように、半導体装置１は、ＭＯＳＦＥ
Ｔを構成する半導体チップ３０をリードフレーム６０に
搭載、接合し、金線等のボンディングワイヤ７及び金属
板としての銅板５１によって電気的接続をとり、エポキ
シ樹脂等からなるモールド樹脂８によって封止した８ピ
ンＳＯＰである。半導体チップ３０は上面にゲート電極
３１及び単一の大面積のソース電極３２を有し、底面に
ドレイン電極（図示せず）を有する。これらの電極は例
えば、アルミニウム若しくはアルミニウム合金電極、金
電極又はＴｉ／Ｎｉ等の下地メッキ膜を含む金メッキ、
銀メッキ等のメッキ電極あるいは前記金属の複合メタラ
イズできた電極である。リードフレーム６０は、パッケ
ージの相対する２つの側部に突設されるリードを備えて
おり、図上左側部には、４本のドレインリード６１、図
上右側部には１本のゲートリード６２及び３本のソース
リード６３を備える。ドレインリード６１はパッケージ
内部において一体形成されており、それによりアイラン
ド部６４が構成される。ゲートリード６２はパッケージ
内部においてゲート端子６５を有する。３つのソースリ
ード６３はパッケージ内部において一体形成され単一の
幅広のソース端子６６を有する。半導体チップ３０はア
イランド部６４にダイボンド材９を介して接着され、そ
のドレイン電極（図示せず）がアイランド部６４に電気
的に接続される。なお、半導体チップ３０のアイランド
部６４の搭載領域に銀メッキが施されていてもよい。半
導体チップ３０の上面上のゲート電極３１とリードフレ
ーム６０のゲート端子６５とはボンディングワイヤ７に
より接続される。ソース電極３２とリードフレーム６０
のソース端子６６とは銅板５１により接続される。銅板
５１の一端は導電性硬化樹脂１００を介してソース電極
３２に、他端は導電性硬化樹脂１００を介してソース端
子６６に接合され、銅板５１によってソース電極３２と
ソース端子６６とを電気的に接続する。半導体チップ３
０、アイランド部６４、ゲート端子６５、ソース端子６
６、ボンディングワイヤ７及び銅板５１は、モールド樹
脂８によって封止され、パッケージングされる。モール
ド樹脂８から露出したリード部分は外部端子を構成す
る。
【００２５】前記導電性硬化樹脂１００は、アクリル樹
脂等の樹脂を主剤とし、硬化剤及び銀粉等の導電性材料
を充填した接着剤である。特にこの導電性硬化樹脂１０
０は、熱膨張係数差に起因した熱応力を緩和するために
低弾性の導電性硬化樹脂が用いられる。また、導電性硬
化樹脂１００は半導体チップ３０の電極及びリードフレ
ーム６０と、銅板５１とを導通させるものであるため、
多くはＡｌを主とする半導体チップ３０の電極を腐食さ
せるような成分をなるべく含有するものであってはなら
ない。従って、導電性硬化樹脂１００自体のｐＨは、半
導体チップ３０の電極を可能な限り腐食させない程度の
ｐＨに設定される必要がある。ここで、前記ｐＨは、５
〜８の範囲で設定されることが好ましく、さらに好まし
くは５．０〜６．５の範囲で設定することが望ましい。
【００２６】また、銅板５１は、Ｃｕ又はＣｕ合金から
なるものである。銅板に代えてＦｅ−Ｎｉ４２合金等の
材料からなる金属板を用いてもよいが、導電性及び放熱
性を求める場合にはＣｕ合金からなる金属板を選択する
ことが望ましい。銅板５１は、図１（ａ）に示すように
パッケージ外寸の半分程度の幅を有する帯状の薄板であ
って、図１（ｂ）に示すように、ソース電極３２との接
合面及びソース端子６６との接合面が平坦に形成され、
それらの接合面を繋ぐ中間部分が折り曲げ形成されてい
る。この銅板５１はプレス加工によって形成することが
できる。銅板５１の上面（ソース電極やソース端子と接
合する面の反対面）は、封止されるべき樹脂との密着面
積を高めるために粗面化されていることが望ましく、底
面には導電性向上のために部分銀メッキ５２が施されて
いる。
【００２７】さらに、本発明に係る半導体装置用導電性
硬化樹脂及び半導体装置の一実施の形態において、その
効果を上げるためには、少なくとも半導体チップ及び金
属板及び配線材の何れか二つと封止される樹脂とが接合
されるなどして密着固定されていることが望ましい。す
なわち、銅板５１の上面には、ディンプル（図示せず）
等の形成による粗面化処理がなされ、半導体チップ３０
及び銅板５１及び配線材の表面にの前記封止樹脂と嵌合
する溝部等が形成されることが望ましい。
【００２８】ここで、前記粗面化処理の一例として挙げ
たディンプルは、銅板５１に設けられた窪みであって、
エッチングや、プレス加工によって形成することができ
る。エッチングにより前記ディンプルを形成する場合に
は、エッチングを完全に行わないハーフエッチングによ
り形成する。エッチングを完全に行う場合には、除去さ
れる銅が多くなり、銅板５１の抵抗値が上がる。銅板５
１の抵抗値が問題とならない場合には、エッチングを完
全に行い、ディンプルに代えてスルーホールを形成して
も良い。スルーホールによってもモールド樹脂８との密
着性が向上するからである。
【００２９】また、銅板５１の底面には、銀メッキ５２
が施される。銀メッキ５２は銅板５１の酸化を防ぎ導電
性を維持し、ソース電極３２及びソース端子６６との接
触抵抗を下げるためのものである。銀メッキ５２は、銅
板５１の底面の全面には施されず、銅板５１とソース電
極３２及びソース端子６６との接合面において、銅板５
１及びリードフレームに施される。一方、銅板５１の上
面には銀メッキは施されない。
【００３０】以上の構造を有する銅板５１が図１に示す
ような態様で樹脂封止されることにより、モールド樹脂
８の一部がディンプルに充填されて硬化するため、銅板
５１とモールド樹脂８との密着性が向上し、半導体装置
１の信頼性が向上する。
【００３１】また、銅板５１の粗面化された構造として
は、銅板５１の上面をサンドブラスト法や化学研磨等に
より粗し加工してもよい。すなわち、銅板５１はその上
面に粗し加工面５４を有している。かかる構造を有する
銅板５１が図１に示すような態様で樹脂封止されること
により、モールド樹脂８が銅板５１の素材に接合し、そ
の一部が粗し加工面５３の微少な凹部に充填されて硬化
するため、銅板５１とモールド樹脂８との密着性が向上
し、半導体装置１の信頼性が向上する。
【００３２】さらに、前記銅板５１の粗面化の一態様と
して銅板５１の上面に針状メッキ５５を付着、定着させ
てもよい。かかる構造を有する銅板５１が図１に示すよ
うな態様で樹脂封止されることにより、モールド樹脂８
が銅板５１の素材に接合し、微少な針状メッキ５５の周
囲にも充填されて硬化するため、銅板５１とモールド樹
脂８との密着性が向上し、半導体装置１の信頼性が向上
する。
【００３３】一方、図１に示すようにリードフレーム６
０には段部６７及び溝部６８が設けられている。これを
図２を参照して説明する。図２は本発明の実施の形態１
の半導体装置１に用いられるリードフレーム６０のソー
スリード６３部分を示す部分図である。図２（ａ）は平
面図、図２（ｂ）は側面図である。
【００３４】図２に示すように、ソース端子６６に段部
６７が設けられている。ソース端子６６は３本のソース
リードが一体化されて幅広に形成されている。すなわ
ち、パッケージ外形８１と同一方向に長尺に形成されて
いる。図２に示すように、段部６７は周囲のリード上端
より下がった段部である。ソース端子６６を基点として
リードの延設方向に辿ってソースリードを観察した場合
に立ち上がった壁面６７ａが形成される。壁面６７ａは
パッケージ外形８１とは平行に、ソースリード６３の延
設方向とは垂直に形成されている。また、３本のソース
リード６３の各々に溝部６８が設けられている。図２
（ａ）に示すように、溝部６８はパッケージ外形８１と
は平行に、ソースリード６３の延設方向とは垂直に形成
されたＶ字状の溝である。
【００３５】従来のリードフレームは、以上のような段
部や溝部がなかっため、ソース端子上に半田ペースト又
は導電性硬化樹脂を印刷又は塗布し、その上に金属板を
搭載し、リフロー又はキュアするという一連の工程の中
で、導電性硬化樹脂がソースリード上をパッケージ外方
に向けて流れ、パッケージ外形８１付近まで、又はパッ
ケージ外形８１を超えて広がってしまうことがあった。
そのため、ソースリードとモールド樹脂との密着性を損
ね、半導体装置の信頼性を低下させていた。しかし、本
実施形態の半導体装置１によれば、リードフレーム６０
に段部６７及び溝部６８が設けられているので、段部６
７の底面に印刷又は塗布された半田ペースト又は導電性
硬化樹脂がソースリード上を流れ出し広がることを段部
６７の壁面６７ａによって阻止することができる。ま
た、万が一、壁面６７ａを超えて導電性硬化樹脂が流出
しても、その流れは溝部６８によって堰き止められる。
その結果、ソースリード６３とモールド樹脂８との密着
性は損なわれることなく、半導体装置の信頼性が向上す
る。
【００３６】これらの段部６７及び溝部６８はリードフ
レームのプレス加工時に形成することができる。段部６
７はプレス加工時にソース端子６６の一部が潰されて形
成された段部であるが、潰さずに折り曲げて段部を形成
しても良い。また、段部６７に代えて段部６７と同位置
に断面略Ｕ字状の溝部を形成しても良い。しかし、溝部
とする場合、溝部からの導電性硬化樹脂が溢れだした場
合に、ソースリード６３上をパッケージ外方に向けて流
れ出すおそれがあるので、上述のような段部とした方が
有利である。段部とする場合は、パッケージ内方側には
導電性硬化樹脂の流動を阻止する壁面はないので、余分
な導電性硬化樹脂はパッケージ内方側に流動するからで
ある。
【００３７】また、溝部６８内にモールド樹脂８の一部
が充填されて硬化するので、リードに設けられた溝部６
８によりリードフレーム６０とモールド樹脂８との密着
性が向上する。そのため、図１に示すようにドレインリ
ード６１及びゲートリード６２にもパッケージ端面付近
内部に溝部６８を形成する。
【００３８】（実施の形態２）次に、本発明の実施の形
態２の半導体装置１につき図３及び図４を参照して説明
する。図３は本発明の実施の形態２の半導体装置１を示
す図であり、図３（ａ）は平面図、図３（ｂ）は図３
（ａ）におけるＢ−Ｂ線断面図である。図４は本発明の
実施の形態２の半導体装置１に用いられる銅板５６を示
す図である。図４（ａ）は上面図、図４（ｂ）は図４
（ａ）におけるＣ−Ｃ線断面図、図４（ｃ）は底面図で
ある。
【００３９】実施の形態２の半導体装置１は、実施の形
態１の半導体装置１と同様の構成を有する。しかし、銅
板５６に爪部５８が設けられている点で異なる。銅板５
６は実施の形態１における銅板５１と同様に、銀メッキ
５７ａ、５７ｂが施される。図４に示すように銀メッキ
５７ａ、５７ｂは、銅板５６の底面の全面には施され
ず、銀メッキ５７ａはソース電極３２との接合面に、銀
メッキ５７ｂソース端子６６との接合面に施される。一
方、銅板５６の上面には銀メッキは施されない。銅板５
６は実施の形態１における銅板５１と同様の形状を有す
るが、銅板５６のソースリード６３側の端部には３つの
爪部５８が延設されている。この３つの爪部５８は図４
（ｂ）に示すように、銅板５６の底面方向に折り曲げ形
成されて、銀メッキ５７ｂが施された面より下方に突出
している。図３（ａ）及び図４（ａ）において上から２
番目と３番目の爪部５８は、３本のソースリード６３の
間隔にそれぞれ嵌合する。図３（ａ）及び図４（ａ）に
おいて上から１番目の爪部５８は、ゲートリード６２と
ソースリード６３との間隔に挿入されるが、ゲートリー
ド６２には接触せず、ゲートリード６２とは隔絶し、他
の爪部５８とともにソースリード６３に嵌合する。これ
らの爪部５８は銅板５６のプレス加工時に形成すること
ができる。
【００４０】以上の爪部５８を設けたことにより、銅板
５６の搭載時に爪部５８をリード間に挿入しソースリー
ド６３に嵌合させることにより、銅板５６を半導体チッ
プ３０のソース電極３２及びソース端子６６上に精度良
く配置することができる。
【００４１】
【実施例】以下に、半導体装置用導電性硬化樹脂及びそ
れを用いた半導体装置の実施例を説明する。図１に示す
ように、半導体装置１は、ＭＯＳＦＥＴを構成する半導
体チップ３０をリードフレーム６０に搭載、接合し、金
線等のボンディングワイヤ７及び金属板としての銅板５
１によって電気的接続をとり、エポキシ樹脂等からなる
モールド樹脂８によって封止した８ピンＳＯＰである。
半導体チップ３０は上面にゲート電極３１及び単一の
大面積のソース電極３２を有し、底面にドレイン電極
（図示せず）を有する。これらの電極は、アルミニウム
で形成した。リードフレーム６０は、パッケージの相対
する２つの側部に突設されるリードを備えており、図上
左側部には、４本のドレインリード６１、図上右側部に
は１本のゲートリード６２及び３本のソースリード６３
を備える。ドレインリード６１はパッケージ内部におい
て一体形成されており、それによりアイランド部６４が
構成される。ゲートリード６２はパッケージ内部におい
てゲート端子６５を有する。３つのソースリード６３は
パッケージ内部において一体形成され単一の幅広のソー
ス端子６６を有する。半導体チップ３０はアイランド部
６４にダイボンド材９を介して接着され、そのドレイン
電極（図示せず）がアイランド部６４に電気的に接続さ
れる。半導体チップ３０のアイランド部６４の搭載領域
に銀メッキが施されている。半導体チップ３０の上面上
のゲート電極３１とリードフレーム４０のゲート端子６
５とはボンディングワイヤ７により接続される。ソース
電極３２とリードフレーム６０のソース端子６６とは銅
板５１により接続される。銅板５１の一端は導電性硬化
樹脂１００を介してソース電極３２に、他端は導電性硬
化樹脂１００を介してソース端子６６に接合され、銅板
５１によってソース電極３２とソース端子６６とを電気
的に接続する。前記導電性硬化樹脂１００は、アクリル
樹脂を主剤とし、硬化剤及び銀粉を充填した接着剤であ
る。半導体チップ３０、インナーリード（アイランド部
６４、ゲート端子６５、ソース端子６６を含む。）、ボ
ンディングワイヤ７及び銅板５１は、モールド樹脂８に
よって封止され、パッケージングされる。モールド樹脂
８から露出したリード部分（アウターリード）は外部端
子を構成する。
【００４２】表１は、前記半導体装置の信頼性試験を、
以下の条件で行った結果を判定した表であり、表１
（ａ）は、導電性硬化樹脂の弾性率と金属板の剥離結果
との関係を示す表、表１（ｂ）は、導電性硬化樹脂のｐ
Ｈと半導体チップの電極の腐食結果を判定した表であ
る。 ・温度サイクル試験 条件：＋１５０℃〜−６０℃で３００サイクル ・ＰＣＴ 条件：温度８５℃、湿度８５％、０．２３×１０６Ｐ
ａ、３８４時間
【表１】 金属板の剥離結果は、目視及び電気特性による剥離判定
試験を行い、剥離無しを「〇」、剥離有りを「×」と判
定した。さらに、半導体チップの電極の腐食結果も、電
気特性による腐食判定試験を行い、腐食無しを「〇」と
し、腐食有りを「×」として判定した。
【００４３】まず、表１（ａ）に示す半導体装置用導電
性硬化樹脂の弾性率とは、硬化後の半導体装置用導電性
硬化樹脂を２５℃環境下におけるＤＭＡ法に基づいて計
測した弾性率測定結果である。表１（ａ）に示すよう
に、半導体装置用導電性硬化樹脂の弾性率が２．０×１
０９Ｐａ以下の場合は金属板の剥離が確認されなかっ
た。すなわち、半導体装置用導電性硬化樹脂の弾性率を
２．０×１０９Ｐａ以下と設定することによって、外部
からの応力に対して金属板の剥離を生じさせることな
く、半導体装置としての不具合を発生させることがない
と確認された。ここで、この実施例の結果は、半導体装
置用導電性硬化樹脂の弾性率が２．０×１０９Ｐａ以下
に設定されることが望ましいことを意味するものであっ
て、表１（ａ）に示すように、その弾性率の有効範囲が
２．０×１０９Ｐａ〜３．９×１０９Ｐａにも存在する
余地は生じる。また、表１（ｂ）に示す判定結果におい
て、半導体装置用導電性硬化樹脂のｐＨは、具体的には
１２５℃の純水に半導体装置用導電性硬化樹脂を硬化し
たサンプルを用いて２０倍希釈で２０時間抽出して得ら
れた溶液のｐＨを測定したものである。この表１（ｂ）
によれば、かかる溶液のｐＨが５．０〜６．５のときに
Ａｌに対する金属腐食が確認されなかった。さらに、前
記溶液のＮａイオン濃度が２ｐｐｍ未満、Ｃｌイオン濃
度が３ｐｐｍ未満、Ｐイオン濃度が０．１ｐｐｍ未満で
あることによってもＡｌに対する金属腐食が確認されな
かった。これは、望ましくは前記溶液中にＮａイオン及
びＣｌイオン及びＰイオンが検出されない程度に存在し
ないことを意味する。従って、半導体チップの電極にＡ
ｌが採用されていた場合、上記のように作成した溶液の
ｐＨが５．０〜６．５の範囲内で、かつ前記溶液のＮａ
イオン濃度が２ｐｐｍ未満、Ｃｌイオン濃度が３ｐｐｍ
未満、Ｐイオン濃度が０．１ｐｐｍ未満であることによ
って半導体チップの電極への腐食による不具合を解消す
ることができるといえる。尚本願は、ＭＯＳＦＥＴに限
らず、バイポーラ素子でも使用できることも、勿論でき
る。
【００４４】
【発明の効果】以上説明したように、本発明に係る半導
体装置用導電性硬化樹脂及び半導体装置によれば製品の
信頼性試験として許容する範囲の温度サイクル試験及び
ＰＣＴにおいて、金属板及びリード端子及び半導体チッ
プの接触抵抗が増大することなく、金属板の剥離及び半
導体チップの電極の腐食を防ぐことができる。従って、
封止樹脂の密着性、封止樹脂による密閉性（封止性）が
向上し水分やガス等の侵入を防ぎ、半導体装置の信頼性
並びに歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置用導電性硬化樹脂及び
半導体装置の一実施の形態における半導体装置の構造を
示す図である。
【図２】本発明の実施の形態１の半導体装置に用いられ
るリードフレームのソースリード部分を示す部分図であ
る。
【図３】本発明の実施の形態２の半導体装置を示す図で
ある。
【図４】本発明の実施の形態２の半導体装置に用いられ
る銅板５６を示す図である。
【図５】半導体装置の従来の構成を示す図である。 １ 半導体装置 ８ モールド樹脂 １０ 半導体チップ ３０ 半導体チップ ３２ ソース電極 ４０ リードフレーム ５０ 金属板 ５１ 銅板 ５６ 銅板 ６０ リードフレーム ６３ ソースリード ６７ 段部 ６８ 溝部 １００ 半導体装置用導電性硬化樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濤 一登 東京都品川区東品川二丁目５番８号 住友 ベークライト株式会社内 Ｆターム(参考） 5F044 RR00

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの表面に設けられた電極及び
    リード端子を有する配線材とを金属板によって電気的に
    導通させるための金属粉末が混入された半導体装置用導
    電性硬化樹脂において、硬化後の弾性率が２．０×１０
    ９Ｐａ以下であることを特徴とする半導体装置用導電性
    硬化樹脂。
  2. 【請求項２】前記金属粉末がＡｇであることを特徴とす
    る請求項１に記載の半導体装置用導電性硬化樹脂。
  3. 【請求項３】前記半導体装置用導電性硬化樹脂が、エポ
    キシ系又はアクリル系樹脂であることを特徴とする請求
    項１又は請求項２に記載の半導体装置用導電性硬化樹
    脂。
  4. 【請求項４】前記金属板がＣｕ又はＣｕ合金であること
    を特徴とする請求項１又は請求項３に記載の半導体装置
    用導電性硬化樹脂。
  5. 【請求項５】前記半導体装置用導電性硬化樹脂は、硬化
    したサンプルに対する純水２０倍希釈溶液測定法でｐＨ
    が５．０〜８．０であることを特徴とする請求項１乃至
    請求項４の何れか一に記載の半導体装置用導電性硬化樹
    脂。
  6. 【請求項６】前記半導体装置用導電性硬化樹脂は、Ｎａ
    イオン濃度が２ｐｐｍ未満、Ｃｌイオン濃度が３ｐｐｍ
    未満、Ｐイオン濃度が０．１ｐｐｍ未満であることを特
    徴とする請求項１乃至請求項５の何れか一に記載の半導
    体装置用導電性硬化樹脂。
  7. 【請求項７】表面及び裏面に電極が形成された半導体チ
    ップと、リード端子を有する配線材と、係る配線材の一
    端と前記電極とを金属粉末が混入された導電性硬化樹脂
    を介して電気的に導通せしめる金属板とからなり、前記
    半導体チップ及び前記金属板及び前記配線材の一部が樹
    脂封止されてなる半導体装置において、前記導電性硬化
    樹脂の硬化後の弾性率が２．０×１０９Ｐａ以下である
    導電性硬化樹脂であることを特徴とする半導体装置。
  8. 【請求項８】前記金属粉末がＡｇであることを特徴とす
    る請求項７に記載の半導体装置。
  9. 【請求項９】前記半導体装置用導電性硬化樹脂が、エポ
    キシ系又はアクリル系樹脂であることを特徴とする請求
    項７又は請求項８に記載の半導体装置。
  10. 【請求項１０】前記金属板がＣｕ又はＣｕ合金であるこ
    とを特徴とする請求項７又は請求項９に記載の半導体装
    置。
  11. 【請求項１１】前記導電性硬化樹脂は、硬化したサンプ
    ルに対する純水２０倍希釈溶液測定法によるｐＨが５．
    ０〜８．０であることを特徴とする請求項７乃至請求項
    １０の何れか一に記載の半導体装置。
  12. 【請求項１２】前記導電性硬化樹脂のＮａイオン濃度が
    ２ｐｐｍ未満、Ｃｌイオン濃度が３ｐｐｍ未満、Ｐイオ
    ン濃度が０．１ｐｐｍ未満であることを特徴とする請求
    項７乃至請求項１１の何れか一に記載の半導体装置。
JP2001370649A 2001-01-23 2001-12-04 半導体装置用導電性硬化樹脂及び半導体装置 Expired - Lifetime JP3563387B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001370649A JP3563387B2 (ja) 2001-01-23 2001-12-04 半導体装置用導電性硬化樹脂及び半導体装置
TW091100997A TW538484B (en) 2001-01-23 2002-01-22 Conductive hardening resin for a semiconductor device and semiconductor device using the same
US10/052,633 US6613829B2 (en) 2001-01-23 2002-01-23 Conductive hardening resin for a semiconductor device and semiconductor device using the same
US10/457,429 US6747360B2 (en) 2001-01-23 2003-06-10 Conductive hardening resin for a semiconductor device and semiconductor device using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-15005 2001-01-23
JP2001015005 2001-01-23
JP2001370649A JP3563387B2 (ja) 2001-01-23 2001-12-04 半導体装置用導電性硬化樹脂及び半導体装置

Publications (2)

Publication Number Publication Date
JP2002299393A true JP2002299393A (ja) 2002-10-11
JP3563387B2 JP3563387B2 (ja) 2004-09-08

Family

ID=26608153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001370649A Expired - Lifetime JP3563387B2 (ja) 2001-01-23 2001-12-04 半導体装置用導電性硬化樹脂及び半導体装置

Country Status (3)

Country Link
US (2) US6613829B2 (ja)
JP (1) JP3563387B2 (ja)
TW (1) TW538484B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129606A (ja) * 2003-10-22 2005-05-19 Mitsubishi Electric Corp 電力用半導体装置
JP2006032873A (ja) * 2004-07-22 2006-02-02 Toshiba Corp ストラップボンディング装置及びストラップボンディング方法
JP2006202976A (ja) * 2005-01-20 2006-08-03 Nippon Inter Electronics Corp 樹脂封止型半導体装置およびリードフレーム
JP2007266218A (ja) * 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2011142360A (ja) * 2011-04-22 2011-07-21 Renesas Electronics Corp 半導体装置
JP2013149718A (ja) * 2012-01-18 2013-08-01 Semiconductor Components Industries Llc 回路装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
JP4534912B2 (ja) * 2005-08-30 2010-09-01 株式会社デンソー 角速度センサの取付構造
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置
EP1837383B1 (en) * 2006-03-06 2008-06-04 Umicore AG & Co. KG Die-attach composition for high power semiconductors
KR20080065153A (ko) * 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
DE112008003425B4 (de) * 2007-12-20 2023-08-31 Aisin Aw Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauelements
US7960800B2 (en) * 2008-12-12 2011-06-14 Fairchild Semiconductor Corporation Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same
KR101337247B1 (ko) 2011-03-02 2013-12-06 주식회사 케이씨씨 반도체 봉지용 에폭시 수지 조성물 및 이를 이용하여 봉지된 반도체 장치
US9070721B2 (en) 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc Semiconductor devices and methods of making the same
CN103219315A (zh) * 2013-03-22 2013-07-24 苏州固锝电子股份有限公司 肖特基整流芯片封装结构
JP2015005623A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体装置
JP2015144188A (ja) * 2014-01-31 2015-08-06 株式会社東芝 半導体装置及びその製造方法
US9892991B2 (en) * 2014-05-29 2018-02-13 Infineon Technologies Ag Connectable package extender for semiconductor device package
US10163762B2 (en) * 2015-06-10 2018-12-25 Vishay General Semiconductor Llc Lead frame with conductive clip for mounting a semiconductor die with reduced clip shifting
WO2019082345A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
CN111162052B (zh) * 2020-01-03 2021-05-04 长电科技（宿迁）有限公司 一种半导体封装结构及其键合压合方法
CN116093058B (zh) * 2023-02-28 2024-01-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945725A (ja) * 1995-07-26 1997-02-14 Toshiba Chem Corp 半導体装置の製造方法
JPH10261756A (ja) * 1997-03-19 1998-09-29 Hitachi Ltd 半導体装置およびその製造方法
JPH11163002A (ja) * 1997-11-28 1999-06-18 Kyocera Corp 半導体素子実装基板
JP2000100867A (ja) * 1998-09-18 2000-04-07 Lintec Corp 半導体素子を実装した回路基板および導電性粘弾性体
JP2000114445A (ja) * 1998-09-25 2000-04-21 Internatl Rectifier Corp 半導体パッケ―ジ
JP2002252540A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 水晶デバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
JP3719234B2 (ja) * 2001-08-06 2005-11-24 日立化成工業株式会社 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945725A (ja) * 1995-07-26 1997-02-14 Toshiba Chem Corp 半導体装置の製造方法
JPH10261756A (ja) * 1997-03-19 1998-09-29 Hitachi Ltd 半導体装置およびその製造方法
JPH11163002A (ja) * 1997-11-28 1999-06-18 Kyocera Corp 半導体素子実装基板
JP2000100867A (ja) * 1998-09-18 2000-04-07 Lintec Corp 半導体素子を実装した回路基板および導電性粘弾性体
JP2000114445A (ja) * 1998-09-25 2000-04-21 Internatl Rectifier Corp 半導体パッケ―ジ
JP2002252540A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 水晶デバイス

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129606A (ja) * 2003-10-22 2005-05-19 Mitsubishi Electric Corp 電力用半導体装置
JP2006032873A (ja) * 2004-07-22 2006-02-02 Toshiba Corp ストラップボンディング装置及びストラップボンディング方法
JP2006202976A (ja) * 2005-01-20 2006-08-03 Nippon Inter Electronics Corp 樹脂封止型半導体装置およびリードフレーム
JP4530863B2 (ja) * 2005-01-20 2010-08-25 日本インター株式会社 樹脂封止型半導体装置
JP2007266218A (ja) * 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2011142360A (ja) * 2011-04-22 2011-07-21 Renesas Electronics Corp 半導体装置
JP2013149718A (ja) * 2012-01-18 2013-08-01 Semiconductor Components Industries Llc 回路装置

Also Published As

Publication number Publication date
JP3563387B2 (ja) 2004-09-08
US6613829B2 (en) 2003-09-02
US20020098625A1 (en) 2002-07-25
US6747360B2 (en) 2004-06-08
TW538484B (en) 2003-06-21
US20030214032A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
JP3563387B2 (ja) 半導体装置用導電性硬化樹脂及び半導体装置
JP3602453B2 (ja) 半導体装置
US8994159B2 (en) Semiconductor device and manufacturing method thereof
CN105185752B (zh) 半导体器件及其制造方法
JP5271949B2 (ja) 半導体装置
KR20070046804A (ko) 반도체장치
WO2007061112A1 (ja) 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JP2018056451A (ja) 半導体装置
JP5946511B2 (ja) 半導体装置の製造方法
JPH02246359A (ja) 半導体装置
US20190229044A1 (en) Lead frame with plated lead tips
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH09134982A (ja) 半導体装置及びその製造方法
JP4679987B2 (ja) 樹脂封止型半導体装置
JPH03149865A (ja) リードフレーム
US10847449B2 (en) Lead frame with selective patterned plating
US11227820B2 (en) Through hole side wettable flank
JP2004172448A (ja) 半導体装置
JP4213601B2 (ja) 半導体装置
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JP3153185B2 (ja) 半導体装置
JPH09275177A (ja) 半導体装置
JP4311294B2 (ja) 電子装置およびその製造方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
TW201003874A (en) Semiconductor package without outer leads

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3563387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term