JP2002289609A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing methodInfo
- Publication number
- JP2002289609A JP2002289609A JP2001091079A JP2001091079A JP2002289609A JP 2002289609 A JP2002289609 A JP 2002289609A JP 2001091079 A JP2001091079 A JP 2001091079A JP 2001091079 A JP2001091079 A JP 2001091079A JP 2002289609 A JP2002289609 A JP 2002289609A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- nitrogen
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、低誘電率の弗素添加酸化珪素膜を少
なくとも含む層間絶縁膜上に金属配線を有する半導体装
置及びその製造方法に関する。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a metal wiring on an interlayer insulating film including at least a fluorine-doped silicon oxide film having a low dielectric constant and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】半導体装置においては、トランジスタ、
抵抗、容量等の素子間を電気的に接続する金属配線を絶
縁分離するために、ＳｉＯ２膜等の酸化珪素膜が使用さ
れている。この種の酸化珪素膜は、モノシラン（ＳｉＨ
４）、テトラエトキシシラン（ＴＥＯＳ）等の原料ガス
を使用し、減圧又は常圧の化学気相成長法（ＣＶＤ）に
より成膜されている。特に、４００℃程度の低温におい
て成膜することができるので、テトラエトキシシランと
酸素（Ｏ２）とを原料ガスとするプラズマ化学気相成長
法により成膜された酸化珪素膜は広く使用される傾向に
ある。さらに、化学気相成長法においては、その他の薄
膜形成法に比べて反応ソースに高純度の原料ガスを使用
することが多く、高品質な薄膜を成膜することができる
特徴がある。2. Description of the Related Art In semiconductor devices, transistors,
A silicon oxide film such as a SiO 2 film is used to insulate and isolate a metal wiring for electrically connecting elements such as a resistor and a capacitor. This type of silicon oxide film is made of monosilane (SiH
4 ) Using a source gas such as tetraethoxysilane (TEOS), the film is formed by chemical vapor deposition (CVD) under reduced pressure or normal pressure. In particular, since a film can be formed at a low temperature of about 400 ° C., a silicon oxide film formed by a plasma enhanced chemical vapor deposition method using tetraethoxysilane and oxygen (O 2 ) as source gases is widely used. There is a tendency. Further, in the chemical vapor deposition method, a high-purity source gas is often used as a reaction source as compared with other thin film forming methods, and thus a feature is that a high quality thin film can be formed.
【０００３】半導体装置においては、高集積化並びに素
子の微細化に伴い、信号伝達速度の遅延が懸念されてい
る。つまり、素子の微細化に伴い、金属配線の間隔が狭
くなることによって、同一配線層内の隣接する金属配線
間、上下配線層の金属配線間等に付加される寄生容量が
増大し、金属配線に流れる信号の伝達速度が遅くなると
いう現象である。このような信号伝達速度の遅延は、半
導体装置の回路動作性能の向上を妨げる要因の１つにな
る。このため、金属配線間の層間絶縁膜において、誘電
率をできる限り小さくすることが、重要な課題になって
いる。[0003] In a semiconductor device, there is a concern that a signal transmission speed is delayed due to high integration and miniaturization of elements. In other words, with the miniaturization of elements, the spacing between metal wirings becomes narrower, so that the parasitic capacitance added between adjacent metal wirings in the same wiring layer, between the metal wirings in the upper and lower wiring layers, and the like increases, This is a phenomenon in which the transmission speed of a signal flowing through the device decreases. Such a delay in signal transmission speed is one of the factors that hinder improvement in circuit operation performance of the semiconductor device. Therefore, it is important to reduce the dielectric constant of an interlayer insulating film between metal wirings as much as possible.
【０００４】層間絶縁膜の誘電率を低減するために、弗
素添加酸化珪素膜（ＦＳＧ）を層間絶縁膜として採用す
る傾向にある。平行平板型化学気相成長法や高密度プラ
ズマ化学気相成長法（ＨＤＰ−ＣＶＤ）により、弗素添
加酸化珪素膜を成膜することができる。高密度プラズマ
源には、例えば、ＥＣＲを用いた高密度プラズマ源、Ｉ
ＣＰコイルやヘリコン等の高密度プラズマ源が使用され
ている。[0004] In order to reduce the dielectric constant of the interlayer insulating film, there is a tendency to use a fluorine-doped silicon oxide film (FSG) as the interlayer insulating film. A fluorine-added silicon oxide film can be formed by a parallel plate chemical vapor deposition method or a high-density plasma chemical vapor deposition method (HDP-CVD). Examples of the high-density plasma source include a high-density plasma source using ECR,
High-density plasma sources such as CP coils and helicons are used.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、前述の
半導体装置においては、以下の点について配慮がなされ
ていなかった。However, the following points have not been considered in the above-described semiconductor device.
【０００６】（１）まず、弗素添加酸化珪素膜には吸湿
性の問題がある。すなわち、弗素添加酸化珪素膜におい
ては、弗素（Ｆ）濃度が高くなるほど低誘電率化を進め
ることができるが、同時に吸湿性が高くなる。吸湿が生
じると、今度は逆に弗素添加酸化珪素膜の誘電率が増加
してしまい、さらに弗化水素（ＨＦ）の遊離により金属
配線に腐食が起こり、金属配線の剥がれ、金属配線の信
頼性の低下、ボンディング耐性の劣化等を生じる可能性
がある。(1) First, the fluorine-added silicon oxide film has a problem of hygroscopicity. That is, in the fluorine-added silicon oxide film, as the fluorine (F) concentration increases, the dielectric constant can be reduced, but at the same time, the hygroscopicity increases. When moisture absorption occurs, the dielectric constant of the fluorine-doped silicon oxide film increases, and the liberation of hydrogen fluoride (HF) causes corrosion of the metal wiring, peeling of the metal wiring, and reliability of the metal wiring. , Degradation of bonding resistance, and the like may occur.
【０００７】（２）そこで、弗素添加酸化珪素膜とその
上層の金属配線との間に、吸湿を防止する無添加酸化珪
素膜を備えることが好ましい。この無添加酸化珪素膜に
は、有機Ｓｉソースであるテトラエトキシシランと酸素
とを原料ガスとしてプラズマ化学気相成長法により成膜
された無添加酸化珪素膜（ＰＥ−ＴＥＯＳ−ＳｉＯ２）
を使用することができる。ところが、半導体装置の製造
過程においては、無添加酸化珪素膜を形成した後に熱処
理工程が組み込まれており、熱処理温度が高いほど、又
熱処理時間が長いほど無添加酸化珪素膜中に弗素が拡散
してしまう。このため、前述と同様に、金属配線の剥が
れ、金属配線の信頼性の低下、ボンディング耐性の劣化
等を生じる可能性がある。(2) Therefore, it is preferable to provide an undoped silicon oxide film for preventing moisture absorption between the fluorine-added silicon oxide film and the metal wiring thereabove. This non-added silicon oxide film is a non-added silicon oxide film (PE-TEOS-SiO 2 ) formed by plasma-enhanced chemical vapor deposition using tetraethoxysilane as an organic Si source and oxygen as source gases.
Can be used. However, in the manufacturing process of the semiconductor device, a heat treatment step is incorporated after forming the undoped silicon oxide film. As the heat treatment temperature becomes higher and the heat treatment time becomes longer, fluorine diffuses into the undoped silicon oxide film. Would. Therefore, similarly to the above, there is a possibility that the metal wiring is peeled off, the reliability of the metal wiring is reduced, the bonding resistance is deteriorated, and the like.
【０００８】（３）本発明者によれば、無添加酸化珪素
膜に代えて、酸化珪素膜中に窒素（Ｎ ２）を添加した窒
素添加酸化珪素膜（ＰＥ−ＳｉＯＮ）を使用し、この窒
素添加酸化珪素膜中の窒素の添加量を所定の屈折率にな
るように調節することにより、弗素の拡散防止効果を向
上させることが可能になった。窒素添加酸化珪素膜は、
例えば、モノシランと亜酸化窒素（Ｎ２Ｏ）とを原料ガ
スとするプラズマ化学気相成長法により成膜させること
ができる。しかしながら、このような窒素添加酸化珪素
膜の表面あらさは、例えば上記無添加酸化珪素膜の表面
あらさに比べて大きくなってしまう。金属配線には一般
的にアルミニウム（Ａｌ）合金配線が使用されているの
で、窒素添加酸化珪素膜上にアルミニウム合金配線を成
膜すると、アルミニウムの（１１１）配向性が弱く、エ
レクトロマイグレーション（ＥＭ）に対する信頼性が低
下してしまう。(3) According to the present inventors, silicon oxide without addition
Instead of the film, nitrogen (N 2) Added nitrogen
This nitrided silicon oxide film (PE-SiON) is used.
The amount of nitrogen added in the silicon-doped silicon oxide film is adjusted to a predetermined refractive index.
Adjustment to improve the fluorine diffusion prevention effect.
It is possible to make it up. The nitrogen-added silicon oxide film is
For example, monosilane and nitrous oxide (N2O)
Film formation by plasma enhanced chemical vapor deposition
Can be. However, such nitrogen-doped silicon oxide
The surface roughness of the film is, for example, the surface of
It will be bigger than that. General for metal wiring
Aluminum (Al) alloy wiring is used
To form an aluminum alloy wiring on the nitrogen-added silicon oxide film.
When the film is formed, the (111) orientation of aluminum is weak, and
Low reliability for electromigration (EM)
I will drop it.
【０００９】（４）上記窒素添加酸化珪素膜の表面あら
さを改善するために、例えばケミカルメカニカルポリッ
シング（ＣＭＰ）等により窒素添加酸化珪素膜の表面に
平坦化処理を行うことができる。しかしながら、窒素添
加酸化珪素膜に平坦化処理を行っても、アルミニウムの
（１１１）配向性は、無添加酸化珪素膜の同配向性ほど
には改善されない。(4) In order to improve the surface roughness of the nitrogen-added silicon oxide film, the surface of the nitrogen-added silicon oxide film can be planarized by, for example, chemical mechanical polishing (CMP). However, even when the nitrogen-added silicon oxide film is subjected to the planarization treatment, the (111) orientation of aluminum is not improved as much as that of the non-added silicon oxide film.
【００１０】（５）アルミニウム合金配線のエレクトロ
マイグレーション寿命とアルミニウムの（１１１）配向
性との間には相関関係があることが知られている。ライ
フタイムτとアルミニウムの（１１１）配向のロッキン
グカーブのＸＲＤ測定による半値全幅（ＦＷＨＭ）ωと
の関係は、次式により表されている。(5) It is known that there is a correlation between the electromigration life of aluminum alloy wiring and the (111) orientation of aluminum. The relationship between the lifetime τ and the full width at half maximum (FWHM) ω of the rocking curve of the (111) orientation of aluminum by XRD measurement is expressed by the following equation.
【００１１】τ ∝ （１／ω）２ 従って、アルミニウムの（１１１）配向性が弱いので、
アルミニウム合金配線の寿命が短くなり、結果的に半導
体装置の寿命が短くなる可能性があった。Τ ∝ (1 / ω) 2 Therefore, since the (111) orientation of aluminum is weak,
The life of the aluminum alloy wiring is shortened, and as a result, the life of the semiconductor device may be shortened.
【００１２】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、金属配線間の
層間絶縁膜の低誘電率を確保しつつ、金属配線の剥が
れ、金属配線の信頼性の低下、ボンディング耐性の劣化
等を防止することができる半導体装置を提供することで
ある。The present invention has been made to solve the above problems. Therefore, an object of the present invention is to provide a semiconductor device capable of preventing peeling of metal wiring, reduction of reliability of metal wiring, deterioration of bonding resistance, and the like while securing a low dielectric constant of an interlayer insulating film between metal wirings. It is to provide.
【００１３】さらに、本発明の目的は、層間絶縁膜上の
金属の配向性を高め、金属配線のエレクトロマイグレー
ション耐性を向上することにより、信頼性を向上すると
ともに、長寿命化を実現することができる半導体装置を
提供することである。A further object of the present invention is to improve the orientation of metal on an interlayer insulating film and improve the electromigration resistance of metal wiring, thereby improving reliability and realizing a longer life. It is to provide a semiconductor device which can be used.
【００１４】さらに、本発明の目的は、上記目的を達成
することができる半導体装置の好適な製造方法を提供す
ることである。It is a further object of the present invention to provide a preferred method of manufacturing a semiconductor device which can achieve the above object.
【００１５】[0015]
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、半導体基板上の弗素添加酸
化珪素膜と、弗素添加酸化珪素膜上の、０．２％以上の
Ｓｉ−Ｈ結合量を有する窒素添加酸化珪素膜と、窒素添
加酸化珪素膜上の金属配線とを備えた半導体装置とした
ことである。さらに、本発明の第１の特徴に係る半導体
装置においては、窒素添加酸化珪素膜のＳｉ−Ｈ結合量
が１．５％以下であることが好ましい。Means for Solving the Problems In order to solve the above problems, a first feature of the present invention is that a fluorine-added silicon oxide film on a semiconductor substrate and 0.2% or more on a fluorine-added silicon oxide film are provided. A semiconductor device comprising a nitrogen-added silicon oxide film having the amount of Si—H bonds and metal wiring on the nitrogen-added silicon oxide film. Further, in the semiconductor device according to the first aspect of the present invention, it is preferable that the amount of Si—H bonds in the nitrogen-added silicon oxide film is 1.5% or less.
【００１６】このように構成される本発明の第１の特徴
に係る半導体装置においては、弗素添加酸化珪素膜と金
属配線との間の窒素添加酸化珪素膜は、弗素添加酸化珪
素膜からの弗素の拡散を抑制することができる。さら
に、窒素添加酸化珪素膜のＳｉ−Ｈ結合量を０．２％以
上に設定したので、窒素添加酸化珪素膜上の金属配線の
配向性を高めることができる。In the semiconductor device according to the first aspect of the present invention, the nitrogen-doped silicon oxide film between the fluorine-doped silicon oxide film and the metal wiring is made of fluorine from the fluorine-doped silicon oxide film. Can be suppressed. Furthermore, since the amount of Si—H bonds in the nitrogen-added silicon oxide film is set to 0.2% or more, the orientation of the metal wiring on the nitrogen-added silicon oxide film can be improved.
【００１７】本発明の第２の特徴は、本発明の第１の特
徴に係る半導体装置の窒素添加酸化珪素膜の屈折率が
１．５以上を有する半導体装置としたことである。A second feature of the present invention is that the semiconductor device according to the first feature of the present invention has a nitrogen-doped silicon oxide film having a refractive index of 1.5 or more.
【００１８】このように構成される本発明の第２の特徴
に係る半導体装置においては、窒素添加酸化珪素膜の屈
折率を１．５以上に設定したので、弗素添加酸化珪素膜
からの弗素の拡散を抑制することができ、窒素添加酸化
珪素膜そのものの薄膜化を図ることができる。窒素添加
酸化珪素膜を薄膜化することにより、層間絶縁膜として
の誘電率をさらに低くすることができ、金属配線の信号
伝達速度の高速化を図ることができ、半導体装置の回路
動作性能を向上することができる。In the semiconductor device according to the second aspect of the present invention, the refractive index of the nitrogen-doped silicon oxide film is set to 1.5 or more. Diffusion can be suppressed, and the nitrogen-added silicon oxide film itself can be made thinner. By reducing the thickness of the nitrogen-doped silicon oxide film, the dielectric constant of the interlayer insulating film can be further reduced, the signal transmission speed of the metal wiring can be increased, and the circuit operation performance of the semiconductor device can be improved. can do.
【００１９】本発明の第３の特徴は、（１）半導体基板
上に弗素添加酸化珪素膜を形成する工程と、（２）弗素
添加酸化珪素膜上に、０．２％以上のＳｉ−Ｈ結合量を
有する窒素添加酸化珪素膜を形成する工程と、（３）窒
素添加酸化珪素膜の表面を平坦化する工程と、（４）窒
素添加酸化珪素膜の平坦化された表面上に金属配線を形
成する工程とを少なくとも備えた半導体装置の製造方法
としたことである。ここで、窒素添加酸化珪素膜を形成
する工程は、１．５％以下のＳｉ−Ｈ結合量の窒素添加
酸化珪素膜を形成する工程であることが好ましい。ま
た、窒素添加酸化珪素膜の表面を平坦化する工程は、窒
素添加酸化珪素膜の表面の中心線平均あらさを０．３５
ｎｍ以下に平坦化する工程であることが好ましい。さら
に、窒素添加酸化珪素膜を形成する工程は、３００Ｗ以
下の高周波電力を印加した状態において、窒素添加酸化
珪素膜をプラズマ気相成長させる工程であることが好ま
しい。A third feature of the present invention is that (1) a step of forming a fluorine-added silicon oxide film on a semiconductor substrate, and (2) a step of forming 0.2% or more of Si—H on the fluorine-added silicon oxide film. A step of forming a nitrogen-doped silicon oxide film having a bonding amount; (3) a step of flattening the surface of the nitrogen-doped silicon oxide film; and (4) a metal wiring on the flattened surface of the nitrogen-doped silicon oxide film. And a step of forming a semiconductor device. Here, the step of forming the nitrogen-added silicon oxide film is preferably a step of forming a nitrogen-added silicon oxide film having a Si—H bond amount of 1.5% or less. Further, the step of flattening the surface of the nitrogen-added silicon oxide film is performed by reducing the center line average roughness of the surface of the nitrogen-added silicon oxide film to 0.35.
Preferably, the step is a step of flattening to nm or less. Further, it is preferable that the step of forming the nitrogen-added silicon oxide film is a step of performing plasma vapor growth of the nitrogen-added silicon oxide film while applying a high-frequency power of 300 W or less.
【００２０】このような本発明の第３の特徴に係る半導
体装置の製造方法においては、上記本発明の第１の特徴
に係る半導体装置を実現することができ、さらに窒素添
加酸化珪素膜の表面が平坦化されるので、金属配線の配
向性をより一層高めることができる。In the method of manufacturing a semiconductor device according to the third aspect of the present invention, the semiconductor device according to the first aspect of the present invention can be realized, and the surface of the nitrogen-doped silicon oxide film can be further improved. Is flattened, so that the orientation of the metal wiring can be further enhanced.
【００２１】本発明の第４の特徴は、本発明の第３の特
徴に係る半導体装置の製造方法の窒素添加酸化珪素膜を
形成する工程を、弗素添加酸化珪素膜上に、０．２％以
上のＳｉ−Ｈ結合量及び１．５以上の屈折率を有する窒
素添加酸化珪素膜を形成する工程とする半導体装置の製
造方法としたことである。According to a fourth feature of the present invention, the step of forming the nitrogen-doped silicon oxide film in the method of manufacturing a semiconductor device according to the third feature of the present invention is performed by adding 0.2% A method of manufacturing a semiconductor device includes a step of forming a nitrogen-added silicon oxide film having a Si-H bond amount and a refractive index of 1.5 or more.
【００２２】このような本発明の第４の特徴に係る半導
体装置の製造方法においては、本発明の第２の特徴に係
る半導体装置を実現することができ、さらに窒素添加酸
化珪素膜の表面が平坦化されるので、金属配線の配向性
をより一層高めることができる。According to the method of manufacturing a semiconductor device according to the fourth aspect of the present invention, the semiconductor device according to the second aspect of the present invention can be realized, and the surface of the nitrogen-doped silicon oxide film can be further reduced. Since the metal wiring is flattened, the orientation of the metal wiring can be further enhanced.
【００２３】[0023]
【発明の実施の形態】次に、図面を参照して、本発明に
係る半導体装置及びその製造方法を本発明の実施の形態
により説明する。以下の図面の記載において、同一又は
類似の部分には同一又は類似の符号を付している。但
し、図面は模式的なものであり、厚みと平面寸法との関
係、各層の厚みの比率等は現実のものとは異なることに
留意すべきである。従って、具体的な厚みや寸法は以下
の説明を参酌して判断すべきものである。また、図面相
互間においても互いの寸法の関係や比率が異なる部分が
含まれていることは勿論である。Referring to the drawings, a semiconductor device and a method of manufacturing the same according to the present invention will be described below with reference to the embodiments of the present invention. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimension, the ratio of the thickness of each layer, and the like are different from actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. In addition, it is needless to say that dimensional relationships and ratios are different between drawings.
【００２４】［半導体装置の基本的構造］図１に示すよ
うに、本発明の実施の形態に係る半導体装置は、半導体
基板１上の弗素添加酸化珪素膜４Ａと、弗素添加酸化珪
素膜４Ａ上の、０．２％以上のＳｉ−Ｈ結合量を有する
窒素添加酸化珪素膜４Ｂと、窒素添加酸化珪素膜４Ｂ上
の第２層目の金属配線６とを備えて構築されている。[Basic Structure of Semiconductor Device] As shown in FIG. 1, in the semiconductor device according to the embodiment of the present invention, a fluorine-added silicon oxide film 4A on a semiconductor substrate 1 and a silicon oxide film 4A And a second-layer metal wiring 6 on the nitrogen-added silicon oxide film 4B having a Si—H bond amount of 0.2% or more.
【００２５】半導体基板１は例えばシリコン単結晶基板
であり、図示していないが、半導体基板１の表面には絶
縁ゲート型電界効果トランジスタ、バイポーラトランジ
スタ、抵抗素子、容量素子等の半導体素子が配設されて
いる。この半導体基板１上には第１の層間絶縁膜２を介
在させて第１層目の金属配線３が配設されている。The semiconductor substrate 1 is, for example, a silicon single crystal substrate. Although not shown, semiconductor elements such as an insulated gate field effect transistor, a bipolar transistor, a resistor, and a capacitor are provided on the surface of the semiconductor substrate 1. Have been. On the semiconductor substrate 1, a first-layer metal wiring 3 is disposed with a first interlayer insulating film 2 interposed therebetween.
【００２６】第１の層間絶縁膜２は、半導体素子とその
上層の第１層目の金属配線３との間を電気的に分離する
機能を少なくとも備えている。図示しないが、第１の層
間絶縁膜２の所定箇所には半導体素子と第１層目の金属
配線３との間を電気的に接続するための接続孔が配設さ
れ、接続孔配線を通して双方の間が電気的に接続される
ようになっている。この第１の層間絶縁膜２は、少なく
とも酸化珪素膜を主体として形成することが好ましく、
本発明の実施の形態に係る半導体装置においては、後述
する第２の層間絶縁膜４と同様の膜構造により形成する
こともできる。The first interlayer insulating film 2 has at least a function of electrically separating the semiconductor element from the first-layer metal wiring 3 on the semiconductor element. Although not shown, a connection hole for electrically connecting the semiconductor element and the first-layer metal wiring 3 is provided at a predetermined position of the first interlayer insulating film 2. Are electrically connected to each other. This first interlayer insulating film 2 is preferably formed mainly of at least a silicon oxide film,
In the semiconductor device according to the embodiment of the present invention, it can be formed with the same film structure as a second interlayer insulating film 4 described later.
【００２７】第１層目の金属配線３は、必ずしもこのよ
うな構造に限定されるものではないが、本発明の実施の
形態において、バリアメタル膜３Ａと、バリアメタル膜
３Ａ上のアルミニウム合金膜３Ｂと、アルミニウム合金
膜３Ｂ上の反射防止膜３Ｃとを順次積層した複合膜によ
り構成されている。バリアメタル膜３Ａには、例えばチ
タン（Ｔｉ）膜及び窒化チタン（ＴｉＮ）膜の積層膜を
実用的に使用することができる。アルミニウム合金膜３
Ｂには、例えばシリコン（Ｓｉ）、銅（Ｃｕ）の少なく
ともいずれか一方が適量添加されたＡｌ−Ｓｉ膜、Ａｌ
−Ｃｕ膜、Ａｌ−Ｃｕ−Ｓｉ膜等を実用的に使用するこ
とができる。反射防止膜３Ｃには、例えばチタン膜及び
窒化チタン膜の積層膜を実用的に使用することができ
る。Although the first-layer metal wiring 3 is not necessarily limited to such a structure, in the embodiment of the present invention, the barrier metal film 3A and the aluminum alloy film on the barrier metal film 3A are used. 3B and an antireflection film 3C on the aluminum alloy film 3B. As the barrier metal film 3A, for example, a laminated film of a titanium (Ti) film and a titanium nitride (TiN) film can be practically used. Aluminum alloy film 3
B is, for example, an Al-Si film to which at least one of silicon (Si) and copper (Cu) is added in an appropriate amount,
-Cu film, Al-Cu-Si film, etc. can be used practically. As the antireflection film 3C, for example, a laminated film of a titanium film and a titanium nitride film can be practically used.
【００２８】弗素添加酸化珪素膜４Ａ及び窒素添加酸化
珪素膜４Ｂは第２の層間絶縁膜４として構成されてお
り、この第２の層間絶縁膜４は第１層目の金属配線３上
並びに隣接する第１層目の金属配線３間に配設されてい
る。The fluorine-added silicon oxide film 4A and the nitrogen-added silicon oxide film 4B are formed as a second interlayer insulating film 4, and the second interlayer insulating film 4 is formed on and adjacent to the first-layer metal wiring 3. Between the first-layer metal wirings 3.
【００２９】弗素添加酸化珪素膜４Ａは、電気的な絶縁
分離機能を少なくとも備えるとともに、低誘電率化を図
ることを目的として酸化珪素膜中に弗素を添加した絶縁
膜である。The fluorine-added silicon oxide film 4A is an insulating film in which fluorine is added to a silicon oxide film for the purpose of providing at least an electrical insulation / separation function and lowering the dielectric constant.
【００３０】一方、弗素添加酸化珪素膜４Ａ上の窒素添
加酸化珪素膜４Ｂは、同様に電気的に絶縁分離機能を備
えるとともに、いわゆるキャップ膜として使用され、弗
素添加酸化珪素膜４Ａの吸湿を防止する機能を備え、弗
素添加酸化珪素膜４Ａの低誘電率化を維持するようにな
っている。On the other hand, the nitrogen-added silicon oxide film 4B on the fluorine-added silicon oxide film 4A similarly has an electrically insulating and separating function and is used as a so-called cap film to prevent moisture absorption of the fluorine-added silicon oxide film 4A. In this case, the fluorine-added silicon oxide film 4A is kept low in dielectric constant.
【００３１】図２には、窒素添加酸化珪素膜４ＢのＳｉ
−Ｈ結合量とアルミニウム（１１１）配向との関係を示
している。図２中、横軸はＳｉ−Ｈ結合量であり、縦軸
はアルミニウム（１１１）配向性である。ここで、Ｓｉ
−Ｈ結合量は、ＦＴ−ＩＲによる測定であり、次式によ
り表される。FIG. 2 shows that the nitrogen-added silicon oxide film 4B
The relationship between the amount of -H bonds and the orientation of aluminum (111) is shown. In FIG. 2, the horizontal axis is the amount of Si—H bonds, and the vertical axis is the aluminum (111) orientation. Where Si
The -H bond amount is measured by FT-IR and is represented by the following equation.
【００３２】[0032]
【数１】 (Equation 1)
【００３３】図３及び図４に示すように、Ｓｉ−Ｈ結合
は２１００ｃｍ−１〜２４００ｃｍ −１付近の範囲に現
れ、Ｓｉ−Ｏ＋Ｓｉ−Ｎ結合は７００ｃｍ−１〜１５０
０ｃｍ−１付近の範囲に現れる。アルミニウム（１１
１）配向性は半値全幅（ＦＷＨＭ）で１．５゜程度であ
る。試料としての窒素添加酸化珪素膜４Ｂの膜厚は５０
０ｎｍである。As shown in FIGS. 3 and 4, the Si--H bond
Is 2100cm-1~ 2400cm -1Present in the vicinity
And the Si—O + Si—N bond is 700 cm-1~ 150
0cm-1Appears in nearby areas. Aluminum (11
1) The orientation is about 1.5 ° in full width at half maximum (FWHM).
You. The thickness of the nitrogen-added silicon oxide film 4B as a sample is 50
0 nm.
【００３４】同図２から明らかなように、窒素添加酸化
珪素膜４ＢのＳｉ−Ｈ結合量が０．２％の時点におい
て、テトラエトキシシランと酸素とを原料ガスとしてプ
ラズマ化学気相成長法により成膜された無添加酸化珪素
膜と同等のアルミニウム（１１１）配向性を得ることが
できる。すなわち、窒素添加酸化珪素膜４ＢのＳｉ−Ｈ
結合量を０．２％以上に設定することにより、無添加酸
化珪素膜と同等又はそれ以上のアルミニウム（１１１）
配向性を得ることができる。また、半導体装置の製造
上、ロット毎に若干の値のばらつきが生じるので、再現
性良く若しくは安定性良くアルミニウム（１１１）配向
性を得るには、Ｓｉ−Ｈ結合量を０．４％〜０．５％の
範囲に設定することが実用的である。一方、Ｓｉ−Ｈ結
合量が増加して行くと、窒素添加酸化珪素膜４Ｂの膜応
力が圧縮応力から引張応力に変化してしまい、第２の層
間絶縁膜４にクラック等を誘発してしまうので、Ｓｉ−
Ｈ結合量は１．５％以下に設定することが好ましい。As apparent from FIG. 2, when the amount of Si—H bonds in the nitrogen-added silicon oxide film 4B is 0.2%, tetraethoxysilane and oxygen are used as source gases by plasma enhanced chemical vapor deposition. The same aluminum (111) orientation as that of the formed non-added silicon oxide film can be obtained. That is, the Si—H of the nitrogen-added silicon oxide film 4B
By setting the bonding amount to 0.2% or more, aluminum (111) equivalent to or more than that of the non-added silicon oxide film is obtained.
Orientation can be obtained. In addition, in manufacturing semiconductor devices, slight variations in values occur for each lot. Therefore, in order to obtain aluminum (111) orientation with good reproducibility or stability, the Si—H bond amount should be 0.4% to 0%. It is practical to set it in the range of 0.5%. On the other hand, when the amount of Si—H bonds increases, the film stress of the nitrogen-added silicon oxide film 4B changes from a compressive stress to a tensile stress, and cracks and the like are induced in the second interlayer insulating film 4. So, Si-
It is preferable that the amount of H bond be set to 1.5% or less.
【００３５】さらに、本発明の実施の形態に係る半導体
装置において、窒素添加酸化珪素膜４Ｂの屈折率は１．
５０以上に設定されている。図５には、熱処理による窒
素添加酸化珪素膜中への弗素拡散膜厚の屈折率依存性を
示している。図５中、横軸は熱処理（アニール）時間
（ｍｉｎ）であり、縦軸は窒素添加酸化珪素膜４Ｂ中へ
の弗素の拡散膜厚（ｎｍ）である。熱処理温度は４００
℃である。Further, in the semiconductor device according to the embodiment of the present invention, the nitrogen-doped silicon oxide film 4B has a refractive index of 1.
It is set to 50 or more. FIG. 5 shows the refractive index dependence of the fluorine diffusion film thickness in the nitrogen-added silicon oxide film by the heat treatment. In FIG. 5, the horizontal axis represents the heat treatment (annealing) time (min), and the vertical axis represents the diffusion film thickness (nm) of fluorine into the nitrogen-added silicon oxide film 4B. Heat treatment temperature is 400
° C.
【００３６】図５から明らかなように、測定波長６３３
ｎｍのエリプソメーターの測定による屈折率が１．５０
以上に設定されることにより、窒素添加酸化珪素膜４Ｂ
中の弗素拡散膜厚を、熱処理時間に左右されずに、２０
０ｎｍ程度の浅い範囲に抑制することができる。As is apparent from FIG.
Refractive index as measured by an ellipsometer of 1.50 nm
With the above setting, the nitrogen-added silicon oxide film 4B
The thickness of the fluorine diffusion layer in
It can be suppressed to a shallow range of about 0 nm.
【００３７】さらに、窒素添加酸化珪素膜４Ｂの表面は
中心線平均あらさ（Ｒａ）が０．３５ｎｍ以下、好まし
くは０．２５ｎｍ以下になるように平坦化されており、
アルミニウム（１１１）配向性がより一層向上されてい
る。通常、窒素添加酸化珪素膜の成膜直後の中心線平均
あらさは約１．８０ｎｍ〜１．９０ｎｍ程度である。本
発明の実施の形態に係る半導体装置の窒素添加酸化珪素
膜４Ｂの表面は、後述の製造方法において説明するが、
ケミカルメカニカルポリッシング（ＣＭＰ）により機械
的に研磨されており、０．１８ｎｍ〜０．２０ｎｍ程度
の範囲の中心線平均あらさになるように平坦化されてい
る。Further, the surface of the nitrogen-added silicon oxide film 4B is flattened so that the center line average roughness (Ra) becomes 0.35 nm or less, preferably 0.25 nm or less.
The aluminum (111) orientation is further improved. Usually, the center line average roughness immediately after the formation of the nitrogen-added silicon oxide film is about 1.80 nm to 1.90 nm. Although the surface of the nitrogen-added silicon oxide film 4B of the semiconductor device according to the embodiment of the present invention will be described in a later-described manufacturing method,
It is mechanically polished by chemical mechanical polishing (CMP), and is flattened to have a center line average roughness in a range of about 0.18 nm to 0.20 nm.
【００３８】第２の層間絶縁膜４上には第２層目の金属
配線６が配設されている。この第２層目の金属配線６
は、第１層目の金属配線３と同様に、バリアメタル膜６
Ａと、バリアメタル膜６Ａ上のアルミニウム合金膜６Ｂ
と、アルミニウム合金膜６Ｂ上の反射防止膜６Ｃとを順
次積層した複合膜により構成されている。A second-layer metal wiring 6 is provided on the second interlayer insulating film 4. This second-layer metal wiring 6
Is a barrier metal film 6 similar to the first-layer metal wiring 3.
A and aluminum alloy film 6B on barrier metal film 6A
And an antireflection film 6C on the aluminum alloy film 6B.
【００３９】第２層目の金属配線６は、第２の層間絶縁
膜４に配設された接続孔４Ｈ内において埋設された接続
孔配線５を通して、その下層の第１層目の金属配線３に
電気的に接続されている。接続孔配線５は、バリアメタ
ル膜５Ａと、バリアメタル膜５Ａ上のメタルプラグ５Ｂ
との積層膜により構成されている。The second layer metal wiring 6 passes through the connection hole wiring 5 buried in the connection hole 4H provided in the second interlayer insulating film 4 and passes through the first layer metal wiring 3 underneath. Is electrically connected to The connection hole wiring 5 includes a barrier metal film 5A and a metal plug 5B on the barrier metal film 5A.
And a laminated film of
【００４０】第２層目の金属配線６上にはファイナルパ
ッシベーション膜としての保護膜７が配設されている。A protective film 7 as a final passivation film is provided on the second-layer metal wiring 6.
【００４１】このように構成される本発明の実施の形態
に係る半導体装置においては、弗素添加酸化珪素膜４Ａ
（第２の層間絶縁膜４の下層）と第２層目の金属配線６
との間の窒素添加酸化珪素膜４Ｂは、窒素が添加されて
いるので、弗素添加酸化珪素膜４Ａからの弗素の拡散を
抑制することができる。さらに、窒素添加酸化珪素膜４
ＢのＳｉ−Ｈ結合量を０．２％以上に設定したので、窒
素添加酸化珪素膜４Ｂ上の第２層目の金属配線６特にア
ルミニウム合金膜６Ｂの配向性を高めることができる。In the semiconductor device according to the embodiment of the present invention thus configured, the fluorine-added silicon oxide film 4A
(Lower layer of second interlayer insulating film 4) and metal wiring 6 of second layer
Since nitrogen is added to the nitrogen-added silicon oxide film 4B between them, diffusion of fluorine from the fluorine-added silicon oxide film 4A can be suppressed. Further, the nitrogen-added silicon oxide film 4
Since the Si-H bond amount of B is set to 0.2% or more, the orientation of the second-layer metal wiring 6 on the nitrogen-added silicon oxide film 4B, particularly the aluminum alloy film 6B can be improved.
【００４２】さらに、本発明の実施の形態に係る半導体
装置においては、窒素添加酸化珪素膜４Ｂの屈折率を
１．５以上に設定したので、弗素添加酸化珪素膜４Ａか
らの弗素の拡散を抑制することができ、窒素添加酸化珪
素膜４Ｂそのものの薄膜化を図ることができる。窒素添
加酸化珪素膜４Ｂを薄膜化することにより、第２の層間
絶縁膜４としての誘電率の上昇を抑えることができ、第
１層目の金属配線３、第２層目の金属配線６の信号伝達
速度の高速化を図ることができ、半導体装置の回路動作
性能を向上することができる。Further, in the semiconductor device according to the embodiment of the present invention, since the refractive index of nitrogen-doped silicon oxide film 4B is set to 1.5 or more, diffusion of fluorine from fluorine-doped silicon oxide film 4A is suppressed. It is possible to reduce the thickness of the nitrogen-added silicon oxide film 4B itself. By making the nitrogen-added silicon oxide film 4B thinner, an increase in the dielectric constant of the second interlayer insulating film 4 can be suppressed, and the first-layer metal wiring 3 and the second-layer metal wiring 6 The signal transmission speed can be increased, and the circuit operation performance of the semiconductor device can be improved.
【００４３】なお、本発明の実施の形態に係る半導体装
置においては、第１層目の金属配線３及び第２層目の金
属配線６を有する２層配線構造について説明している
が、本発明は、この金属配線層数に限定されるものでは
なく、３層以上の多層配線構造にも適用することができ
る。そして、例えば第２層目の金属配線と第３層目の金
属配線との間に、第２の層間絶縁膜４と同様な構造の層
間絶縁膜を配設することができる。In the semiconductor device according to the embodiment of the present invention, a two-layer wiring structure having the first-layer metal wiring 3 and the second-layer metal wiring 6 has been described. Is not limited to the number of metal wiring layers, but can be applied to a multilayer wiring structure having three or more layers. Then, for example, an interlayer insulating film having a structure similar to that of the second interlayer insulating film 4 can be provided between the second-layer metal wiring and the third-layer metal wiring.
【００４４】［半導体製造装置の構造］上記本発明の実
施の形態に係る半導体装置において、第２の層間絶縁膜
４の窒素添加酸化珪素膜４Ｂは、図６に示す半導体製造
装置１０により成膜することができる。同図６に示すよ
うに、本発明の実施の形態に係る半導体製造装置１０は
平行平板型プラズマ化学気相成長装置である。すなわ
ち、半導体製造装置１０は、反応容器（メタルチャン
バ）１１と、反応容器１１内部に配設された基板接地電
極１２と、反応容器１１内部において基板接地電極１２
上に対向して配設されたガス分散板１３と、ガス分散板
１３上の原料ガス導入部１４と、基板接地電極１２裏面
に配設されたヒータ１５と、反応容器１１内部にスロッ
トルバルブ１６を介在させ連結されたドライポンプ１７
と、高周波電源（ＲＦ電源）１８とを少なくとも備えて
構築されている。[Structure of Semiconductor Manufacturing Apparatus] In the semiconductor device according to the embodiment of the present invention, the nitrogen-added silicon oxide film 4B of the second interlayer insulating film 4 is formed by the semiconductor manufacturing apparatus 10 shown in FIG. can do. As shown in FIG. 6, a semiconductor manufacturing apparatus 10 according to the embodiment of the present invention is a parallel plate type plasma enhanced chemical vapor deposition apparatus. That is, the semiconductor manufacturing apparatus 10 includes a reaction vessel (metal chamber) 11, a substrate ground electrode 12 disposed inside the reaction vessel 11, and a substrate ground electrode 12 inside the reaction vessel 11.
A gas dispersing plate 13 disposed on the upper surface of the gas dispersing plate 13, a source gas inlet 14 on the gas dispersing plate 13, a heater 15 disposed on the back surface of the substrate ground electrode 12, and a throttle valve 16 inside the reaction vessel 11. Dry pump 17 connected with
And a high-frequency power supply (RF power supply) 18.
【００４５】基板接地電極１２はサセプタとして半導体
ウェハ（Ｓｉウェハ）を保持するようになっている。基
板接地電極１２にはリフト機構２１が付随しており、こ
のリフト機構２１は基板接地電極１２に保持された半導
体ウェハ１Ｗの表面と上部電極であるガス分散板１３と
の間の距離を制御することができる。The substrate ground electrode 12 holds a semiconductor wafer (Si wafer) as a susceptor. A lift mechanism 21 is attached to the substrate ground electrode 12, and the lift mechanism 21 controls a distance between the surface of the semiconductor wafer 1W held by the substrate ground electrode 12 and the gas distribution plate 13 as an upper electrode. be able to.
【００４６】反応容器１１上部の原料ガス導入部１４に
はマスフローコントローラ（ＭＦＣ）１９を通してガス
供給源２０が接続されている。ガス供給源２０は、図６
中、簡略化して示してあるが、ＳｉＨ４、Ｎ２Ｏ、Ｎ２
等の原料ガスを反応容器１１に供給するようになってい
る。マスフローコントローラ１９においては、反応容器
１１に供給される原料ガスの流量を制御することができ
る。A gas supply source 20 is connected through a mass flow controller (MFC) 19 to the source gas introduction section 14 above the reaction vessel 11. The gas supply source 20 is shown in FIG.
Although shown in a simplified manner, SiH 4 , N 2 O, and N 2
And the like are supplied to the reaction vessel 11. In the mass flow controller 19, the flow rate of the raw material gas supplied to the reaction vessel 11 can be controlled.
【００４７】ガス分散板１３は、原料ガス導入部１４か
ら流入される原料ガスを反応容器１１内部に均一に分散
させるようになっている。さらに、ガス分散板１３は、
高周波電源１８に接続及び接地され、高周波電極として
使用されている。すなわち、高周波電源１８からガス分
散板１３に高周波電力が供給されると、反応容器１１内
部においてガス分散板１３と基板接地電極１２との間に
プラズマを発生させることができる。The gas dispersion plate 13 uniformly distributes the source gas flowing from the source gas inlet 14 into the reaction vessel 11. Furthermore, the gas distribution plate 13
It is connected to the high-frequency power supply 18 and grounded, and is used as a high-frequency electrode. That is, when high-frequency power is supplied from the high-frequency power supply 18 to the gas dispersion plate 13, plasma can be generated between the gas dispersion plate 13 and the substrate ground electrode 12 inside the reaction vessel 11.
【００４８】ヒータ１５は基板接地電極１２を介在させ
て半導体ウェハ１Ｗを加熱保持することができる。例え
ば、ヒータ１５は、半導体ウェハ１Ｗの温度を４５０℃
程度まで温度制御を行うことができる。The heater 15 can heat and hold the semiconductor wafer 1W with the substrate ground electrode 12 interposed. For example, the heater 15 sets the temperature of the semiconductor wafer 1W at 450 ° C.
Temperature control can be performed to a degree.
【００４９】ドライポンプ１７は反応容器１１内部を真
空にすることができる。スロットルバルブ１６は反応容
器１１内部の圧力制御を行うことができる。The dry pump 17 can evacuate the inside of the reaction vessel 11. The throttle valve 16 can control the pressure inside the reaction vessel 11.
【００５０】［半導体装置の製造方法］次に、上記半導
体装置の製造方法を、図７乃至図１２を使用して説明す
る。[Method of Manufacturing Semiconductor Device] Next, a method of manufacturing the semiconductor device will be described with reference to FIGS.
【００５１】（１）まず最初に、半導体基板１上に第１
の層間絶縁膜２を形成し、図７に示すように、第１の層
間絶縁膜２上に第１層目の金属配線３を形成する。第１
層目の金属配線３は、バリアメタル膜３Ａ、アルミニウ
ム合金膜３Ｂ、反射防止膜３Ｃのそれぞれを順次成膜し
た後、フォトリソグラフィ技術により形成したマスクを
使用し、エッチングによりパターンニングを行うことに
より形成されている。エッチングには、微細加工を実現
することができる、例えば反応性イオンエッチング（Ｒ
ＩＥ）を使用することができる。バリアメタル膜３Ａに
は、例えば、１０ｎｍの膜厚のチタン膜、１０ｎｍの膜
厚の窒化チタン膜のそれぞれを順次スパッタリング法に
より成膜した複合膜を使用することができる。アルミニ
ウム合金膜３Ｂは、例えばスパッタリング法により２５
０ｎｍの膜厚に成膜されている。反射防止膜３Ｃは、例
えば、５ｎｍの膜厚のチタン膜、５０ｎｍの膜厚の窒化
チタン膜のそれぞれを順次スパッタリング法により成膜
した複合膜を使用することができる。(1) First, the first substrate is placed on the semiconductor substrate 1.
Then, a first-layer metal wiring 3 is formed on the first interlayer insulating film 2 as shown in FIG. First
The metal wiring 3 of the layer is formed by sequentially forming a barrier metal film 3A, an aluminum alloy film 3B, and an antireflection film 3C, and then performing patterning by etching using a mask formed by a photolithography technique. Is formed. For the etching, fine processing can be realized, for example, reactive ion etching (R
IE) can be used. As the barrier metal film 3A, for example, a composite film in which a titanium film having a thickness of 10 nm and a titanium nitride film having a thickness of 10 nm are sequentially formed by a sputtering method can be used. The aluminum alloy film 3B is formed of, for example, 25 by sputtering.
The film is formed to a thickness of 0 nm. As the antireflection film 3C, for example, a composite film in which a titanium film having a thickness of 5 nm and a titanium nitride film having a thickness of 50 nm are sequentially formed by a sputtering method can be used.
【００５２】（２）図８に示すように、第１層目の金属
配線３を覆うように、半導体基板１上の全面に第２の層
間絶縁膜４を形成するための弗素添加酸化珪素膜４Ａを
形成する。弗素添加酸化珪素膜４Ａは、例えば平行平板
型化学気相成長法や高密度プラズマ化学気相成長法によ
り、５５０ｎｍ〜６５０ｎｍ程度の膜厚により成膜する
ことができる。(2) As shown in FIG. 8, a fluorine-doped silicon oxide film for forming a second interlayer insulating film 4 on the entire surface of the semiconductor substrate 1 so as to cover the first-layer metal wiring 3 4A is formed. The fluorine-added silicon oxide film 4A can be formed to a thickness of about 550 nm to 650 nm by, for example, a parallel plate type chemical vapor deposition method or a high density plasma chemical vapor deposition method.
【００５３】（３）引き続き、図９に示すように、弗素
添加酸化珪素膜４Ａ上の全面に、０．２％以上のＳｉ−
Ｈ結合量を有し、かつ１．５以上の屈折率を有する窒素
添加酸化珪素膜４Ｂを成膜する。窒素添加酸化珪素膜４
Ｂは、上記図６に示す半導体製造装置（平行平板型プラ
ズマ化学気相成長装置）１０により成膜することができ
る。(3) Subsequently, as shown in FIG. 9, 0.2% or more Si-
A nitrogen-added silicon oxide film 4B having an H bond amount and a refractive index of 1.5 or more is formed. Nitrogen-added silicon oxide film 4
B can be formed by the semiconductor manufacturing apparatus (parallel plate type plasma enhanced chemical vapor deposition apparatus) 10 shown in FIG.
【００５４】すなわち、まず最初に、半導体製造装置１
０の反応容器１１の内部において、基板接地電極１２上
に半導体基板１（ダイシング工程前であるので、半導体
ウェハ１Ｗの状態である。）を保持する。ガス供給源２
０からマスフローコントローラ１９、原料ガス導入部１
４のそれぞれを通して反応容器１１内部に原料ガスを供
給する。原料ガスにはＳｉＨ４、Ｎ２Ｏ、Ｎ２の混合原
料ガスが使用され、ＳｉＨ４の流量を６０ｓｃｃｍ、Ｎ
２Ｏの流量を５００ｓｃｃｍ、Ｎ２の流量を３０００ｓ
ｃｃｍとする条件下において、反応容器１１内部に原料
ガスが供給される。ここで、ＳｉＨ４の流量を増すこと
により、又逆にＮ２Ｏの流量を減らすことにより、窒素
添加酸化珪素膜４Ｂ中にＳｉ−Ｈ結合が生じ易くなり、
０．２％以上のＳｉ−Ｈ結合量を有する窒素添加酸化珪
素膜４Ｂを容易に形成することができる。反応容器１１
の内部圧力はドライポンプ１７及びスロットルバルブ１
６により例えば４００Ｐａに制御される。That is, first, the semiconductor manufacturing apparatus 1
The semiconductor substrate 1 (before the dicing step, the state of the semiconductor wafer 1W) is held on the substrate ground electrode 12 inside the reaction vessel 11 of No. 0. Gas supply source 2
0 to mass flow controller 19, source gas introduction unit 1
4, a raw material gas is supplied into the reaction vessel 11. Source gas SiH 4, N 2 O, a mixed raw material gas N 2 is used for the, 60 sccm flow rate of SiH 4, N
The flow rate of 2 O is 500 sccm, and the flow rate of N 2 is 3000 s.
Under the condition of ccm, the source gas is supplied into the reaction vessel 11. Here, by increasing the flow rate of SiH 4 , and conversely, decreasing the flow rate of N 2 O, Si—H bonds easily occur in the nitrogen-added silicon oxide film 4B,
Nitrogen-added silicon oxide film 4B having a Si-H bond amount of 0.2% or more can be easily formed. Reaction vessel 11
The internal pressure of the dry pump 17 and the throttle valve 1
6 controls the pressure to 400 Pa, for example.
【００５５】反応容器１１内部において、原料ガスの流
量と内部圧力とが安定したところで、高周波電源１８に
例えば２５０Ｗの高周波電力を印加する。ここで、高周
波電力が３００Ｗ以下に設定されることにより、窒素添
加酸化珪素膜４Ｂ中にＳｉ−Ｈ結合が生じ易くなり、
０．２％以上のＳｉ−Ｈ結合量を有する窒素添加酸化珪
素膜４Ｂを容易に形成することができる。When the flow rate of the raw material gas and the internal pressure are stabilized in the reaction vessel 11, a high frequency power of, for example, 250 W is applied to the high frequency power supply 18. Here, when the high frequency power is set to 300 W or less, Si—H bonds easily occur in the nitrogen-added silicon oxide film 4B,
Nitrogen-added silicon oxide film 4B having a Si-H bond amount of 0.2% or more can be easily formed.
【００５６】上記高周波電力の印加に伴い、基板接地電
極１２とガス分散板１３との間にプラズマが生成され、
半導体基板板上の弗素添加酸化珪素膜４Ａ上に窒素添加
酸化珪素膜４Ｂを成膜することができる。平坦化に伴う
膜減りを考慮して、例えば３００ｎｍの膜厚において窒
素添加酸化珪素膜４Ｂを成膜する。With the application of the high-frequency power, plasma is generated between the substrate ground electrode 12 and the gas dispersion plate 13,
The nitrogen-added silicon oxide film 4B can be formed on the fluorine-added silicon oxide film 4A on the semiconductor substrate. The nitrogen-added silicon oxide film 4B is formed to a thickness of, for example, 300 nm in consideration of the film reduction accompanying the planarization.
【００５７】なお、本発明の実施の形態に係る半導体装
置の製造方法においては、弗素添加酸化珪素膜４Ａ及び
窒素添加酸化珪素膜４Ｂにより第２の層間絶縁膜４を形
成しているが、本発明は、第１の層間絶縁膜２も弗素添
加酸化珪素膜及び窒素添加酸化珪素膜により形成するこ
とができる。また、本発明は、第２の層間絶縁膜４の弗
素添加酸化珪素膜４Ａ並びに窒素添加酸化珪素膜４Ｂを
同一の半導体製造装置１０において連続的に成膜するよ
うにしてもよい。In the method of manufacturing a semiconductor device according to the embodiment of the present invention, the second interlayer insulating film 4 is formed by the fluorine-added silicon oxide film 4A and the nitrogen-added silicon oxide film 4B. According to the present invention, the first interlayer insulating film 2 can also be formed by a fluorine-added silicon oxide film and a nitrogen-added silicon oxide film. Further, in the present invention, the fluorine-added silicon oxide film 4A and the nitrogen-added silicon oxide film 4B of the second interlayer insulating film 4 may be continuously formed in the same semiconductor manufacturing apparatus 10.
【００５８】（４）図１０に示すように、第１層目の金
属配線３上の所定箇所において、第２の層間絶縁膜４に
接続孔４Ｈを形成する。接続孔４Ｈは、例えばフォトリ
ソグラフィ技術により形成したマスクを使用し、反応性
イオンエッチングにより第２の層間絶縁膜４を部分的に
除去することにより形成することができる。(4) As shown in FIG. 10, a connection hole 4H is formed in the second interlayer insulating film 4 at a predetermined position on the first-layer metal wiring 3. The connection hole 4H can be formed by partially removing the second interlayer insulating film 4 by reactive ion etching using a mask formed by photolithography, for example.
【００５９】（５）図１１に示すように、少なくとも接
続孔４Ｈの内壁並びに接続孔４Ｈ内部に露出する第１層
目の金属配線３上が覆われるように、バリアメタル膜５
Ａを形成し、引き続きこのバリアメタル膜５Ａ上にメタ
ルプラグ５Ｂを形成する。バリアメタル膜５Ａには、例
えばスパッタリング法又は化学気相成長法によりチタン
膜、窒化チタン膜のそれぞれを順次成膜した複合膜を実
用的に使用することができる。メタルプラグ５Ｂには、
例えば化学気相成長法により成膜したタングステン
（Ｗ）膜を実用的に使用することができる。(5) As shown in FIG. 11, the barrier metal film 5 is formed so as to cover at least the inner wall of the connection hole 4H and the first-layer metal wiring 3 exposed inside the connection hole 4H.
A is formed, and subsequently a metal plug 5B is formed on the barrier metal film 5A. As the barrier metal film 5A, a composite film in which a titanium film and a titanium nitride film are sequentially formed by, for example, a sputtering method or a chemical vapor deposition method can be practically used. Metal plug 5B has
For example, a tungsten (W) film formed by a chemical vapor deposition method can be used practically.
【００６０】（６）図１２に示すように、接続孔４Ｈ以
外の余分なバリアメタル膜５Ａ及びメタルプラグ５Ｂを
除去することにより接続孔４Ｈ内部に接続孔配線５を形
成するとともに、第２の層間絶縁膜４の窒素添加酸化珪
素膜４Ｂの表面の一部を除去して平坦化する。余分なバ
リアメタル膜５Ａ及びメタルプラグ５Ｂの除去と窒素添
加酸化珪素膜４Ｂの平坦化とは例えばケミカルメカニカ
ルポリッシングにより同時に行われる。平坦化された後
の窒素添加酸化珪素膜４Ｂの膜厚は例えば２００ｎｍ程
度になっている。窒素添加酸化珪素膜４Ｂの平坦化が行
われることにより、窒素添加酸化珪素膜４Ｂ上に成膜さ
れる第２層目の金属配線６のアルミニウム合金膜６Ｂの
アルミニウム（１１１）配向性を向上することができ
る。(6) As shown in FIG. 12, by removing the extra barrier metal film 5A and metal plug 5B other than the connection hole 4H, the connection hole wiring 5 is formed inside the connection hole 4H and the second connection hole wiring 5 is formed. A part of the surface of the nitrogen-added silicon oxide film 4B of the interlayer insulating film 4 is removed and flattened. The removal of the extra barrier metal film 5A and the metal plug 5B and the flattening of the nitrogen-added silicon oxide film 4B are simultaneously performed by, for example, chemical mechanical polishing. The thickness of the nitrogen-added silicon oxide film 4B after the planarization is, for example, about 200 nm. By performing the planarization of the nitrogen-added silicon oxide film 4B, the aluminum (111) orientation of the aluminum alloy film 6B of the second-layer metal wiring 6 formed on the nitrogen-added silicon oxide film 4B is improved. be able to.
【００６１】（７）前述の図１に示すように、第２の層
間絶縁膜２上すなわち窒素添加酸化珪素膜４Ｂの平坦化
された表面上に第２層目の金属配線６を形成する。第２
層目の金属配線６は、バリアメタル膜６Ａ、アルミニウ
ム合金膜６Ｂ、反射防止膜６Ｃのそれぞれを順次成膜し
た後、フォトリソグラフィ技術により形成したマスクを
使用し、エッチングによりパターンニングを行うことに
より形成されている。エッチングには、例えば反応性イ
オンエッチングを使用することができる。バリアメタル
膜６Ａには、例えば、１０ｎｍの膜厚のチタン膜、１０
ｎｍの膜厚の窒化チタン膜のそれぞれを順次スパッタリ
ング法により成膜した複合膜を使用することができる。
アルミニウム合金膜６Ｂは、例えばスパッタリング法に
より２５０ｎｍの膜厚に成膜されている。反射防止膜６
Ｃは、例えば、５ｎｍの膜厚のチタン膜、５０ｎｍの膜
厚の窒化チタン膜のそれぞれを順次スパッタリング法に
より成膜した複合膜を使用することができる。０．２％
以上のＳｉ−Ｈ結合量を有する窒素添加酸化珪素膜４Ｂ
上に成膜され、かつ表面の中心線平均あらさが０．３５
ｎｍ以下に平坦化された窒素添加酸化珪素膜４Ｂ上に成
膜されるので、アルミニウム合金膜６Ｂのアルミニウム
（１１１）配向性は極めて良好である。(7) As shown in FIG. 1, the second-layer metal wiring 6 is formed on the second interlayer insulating film 2, that is, on the flattened surface of the nitrogen-added silicon oxide film 4B. Second
The metal wiring 6 of the layer is formed by sequentially forming a barrier metal film 6A, an aluminum alloy film 6B, and an antireflection film 6C, and then performing patterning by etching using a mask formed by photolithography. Is formed. For the etching, for example, reactive ion etching can be used. As the barrier metal film 6A, for example, a titanium film having a thickness of 10 nm,
A composite film in which each of the titanium nitride films having a thickness of nm is sequentially formed by a sputtering method can be used.
The aluminum alloy film 6B is formed to a thickness of 250 nm by, for example, a sputtering method. Anti-reflection film 6
For C, for example, a composite film in which a titanium film with a thickness of 5 nm and a titanium nitride film with a thickness of 50 nm are sequentially formed by a sputtering method can be used. 0.2%
Nitrogen-added silicon oxide film 4B having the above Si-H bond amount
And a center line average roughness of the surface of 0.35
Since the aluminum alloy film 6B is formed on the nitrogen-added silicon oxide film 4B that has been flattened to not more than nm, the aluminum (111) orientation of the aluminum alloy film 6B is extremely good.
【００６２】（８）この後、第２層目の金属配線６上に
保護膜７を形成することにより、本発明の実施の形態に
係る半導体装置を完成させることができ、製造工程が完
了する。(8) Thereafter, by forming a protective film 7 on the second-layer metal wiring 6, the semiconductor device according to the embodiment of the present invention can be completed, and the manufacturing process is completed. .
【００６３】このような本発明の実施の形態に係る半導
体装置の製造方法においては、上記半導体装置すなわち
弗素添加酸化珪素膜４Ａと第２層目の金属配線６との間
に０．２％以上のＳｉ−Ｈ結合量を有し、かつ１．５以
上の屈折率を有する窒素添加酸化珪素膜４Ｂを備えた半
導体装置を製造することができ、さらに窒素添加酸化珪
素膜４Ｂの表面が平坦化されるので、第２の金属配線６
のアルミニウム合金膜６Ｂのアルミニウム（１１１）配
向性をより一層高めることができる。In the method of manufacturing a semiconductor device according to the embodiment of the present invention, the distance between the semiconductor device, ie, the fluorine-added silicon oxide film 4A and the second-layer metal wiring 6 is 0.2% or more. A semiconductor device having a nitrogen-added silicon oxide film 4B having a Si—H bond amount of 1.5 and a refractive index of 1.5 or more can be manufactured, and the surface of the nitrogen-added silicon oxide film 4B is flattened. The second metal wiring 6
The aluminum (111) orientation of the aluminum alloy film 6B can be further enhanced.
【００６４】（その他の実施の形態）本発明は上記実施
の形態によって記載したが、この開示の一部をなす論述
及び図面はこの発明を限定するものであると理解すべき
ではない。この開示から当業者には様々な代替実施の形
態、実施例及び運用技術が明らかとなろう。(Other Embodiments) Although the present invention has been described with the above embodiments, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art.
【００６５】例えば、上記実施の形態に係る半導体装置
においては、第２層目の金属配線６を、バリアメタル膜
（チタン膜、窒化チタン膜）６Ａ、アルミニウム合金膜
６Ｂ及び反射防止膜（チタン膜、窒化チタン膜）６Ｃを
含む複合膜としたが、本発明は、最上層の反射防止膜６
Ｃを窒化チタン膜だけで形成してもよい。For example, in the semiconductor device according to the above embodiment, the second-layer metal wiring 6 is formed by forming a barrier metal film (titanium film, titanium nitride film) 6A, an aluminum alloy film 6B, and an antireflection film (titanium film). , A titanium nitride film) and a composite film containing 6C.
C may be formed only of a titanium nitride film.
【００６６】また、上記実施の形態に係る半導体装置の
製造方法においては、窒素添加酸化珪素膜４Ｂを生成す
る原料ガスにＳｉＨ４、Ｎ２Ｏ、Ｎ２の混合原料ガスが
使用されているが、本発明は、原料ガスにＳｉＨ４、Ｎ
２Ｏ、ＮＨ３、Ｎ２の混合原料ガスを使用してもよい。In the method of manufacturing a semiconductor device according to the above embodiment, a mixed source gas of SiH 4 , N 2 O, and N 2 is used as a source gas for forming nitrogen-added silicon oxide film 4B. According to the present invention, SiH 4 , N
A mixed source gas of 2 O, NH 3 and N 2 may be used.
【００６７】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。As described above, the present invention naturally includes various embodiments and the like not described herein. Therefore, the technical scope of the present invention is defined only by the matters specifying the invention according to the claims that are appropriate from the above description.
【００６８】[0068]
【発明の効果】本発明は、金属配線間の層間絶縁膜の低
誘電率を確保しつつ、金属配線の剥がれ、金属配線の信
頼性の低下、ボンディング耐性の劣化等を防止すること
ができる半導体装置を提供することができる。According to the present invention, a semiconductor capable of preventing peeling of metal wiring, reduction of reliability of metal wiring, deterioration of bonding resistance, etc., while ensuring a low dielectric constant of an interlayer insulating film between metal wirings. An apparatus can be provided.
【００６９】さらに、本発明は、層間絶縁膜上の金属の
配向性を高め、金属配線のエレクトロマイグレーション
耐性を向上することにより、信頼性を向上することがで
きるとともに、長寿命化を実現することができる半導体
装置を提供することができる。Further, according to the present invention, by improving the orientation of metal on an interlayer insulating film and improving the electromigration resistance of metal wiring, reliability can be improved and a longer life can be realized. The semiconductor device which can be provided can be provided.
【００７０】さらに、本発明は、上記半導体装置を実現
することができる好適な製造方法を提供することができ
る。Further, the present invention can provide a preferable manufacturing method capable of realizing the above semiconductor device.
【図１】本発明の実施の形態に係る半導体装置の要部断
面図である。FIG. 1 is a sectional view of a main part of a semiconductor device according to an embodiment of the present invention.
【図２】図１に示す半導体装置の窒素添加酸化珪素膜の
Ｓｉ−Ｈ結合量とアルミニウム（１１１）配向との関係
を示す図である。2 is a diagram showing a relationship between the amount of Si—H bonds in a nitrogen-added silicon oxide film of the semiconductor device shown in FIG. 1 and aluminum (111) orientation.
【図３】図１に示す半導体装置の窒素添加酸化珪素膜の
フルスペクトルプロファイルを示す図である。3 is a diagram showing a full spectrum profile of a nitrogen-doped silicon oxide film of the semiconductor device shown in FIG.
【図４】図３に示すフルスペクトルプロファイルの要部
を拡大したスペクトルプロファイルを示す図である。FIG. 4 is a diagram showing a spectrum profile in which a main part of the full spectrum profile shown in FIG. 3 is enlarged.
【図５】図１に示す半導体装置の窒素添加酸化珪素膜中
への熱処理による弗素拡散膜厚の屈折率依存性を示す図
である。5 is a diagram showing the refractive index dependency of the fluorine diffusion film thickness by heat treatment in the nitrogen-added silicon oxide film of the semiconductor device shown in FIG.
【図６】本発明の実施の形態に係る半導体製造装置の概
略構成図である。FIG. 6 is a schematic configuration diagram of a semiconductor manufacturing apparatus according to an embodiment of the present invention.
【図７】本発明の実施の形態に係る半導体装置の工程断
面図である。FIG. 7 is a process sectional view of the semiconductor device according to the embodiment of the present invention;
【図８】図７に続く半導体装置の工程断面図である。FIG. 8 is a process sectional view of the semiconductor device, following FIG. 7;
【図９】図８に続く半導体装置の工程断面図である。FIG. 9 is a process sectional view of the semiconductor device, following FIG. 8;
【図１０】図９に続く半導体装置の工程断面図である。FIG. 10 is a process sectional view of the semiconductor device, following FIG. 9;
【図１１】図１０に続く半導体装置の工程断面図であ
る。11 is a process sectional view of the semiconductor device, following FIG. 10;
【図１２】図１１に続く半導体装置の工程断面図であ
る。FIG. 12 is a process sectional view of the semiconductor device, following FIG. 11;
１ 半導体基板 １Ｗ 半導体ウェハ ２ 第１の層間絶縁膜 ３ 第１層目の金属配線 ３Ａ、６Ａ バリアメタル膜 ３Ｂ、６Ｂ アルミニウム合金膜 ３Ｃ、６Ｃ 反射防止膜 ４ 第２の層間絶縁膜 ４Ａ 弗素添加酸化珪素膜 ４Ｂ 窒素添加酸化珪素膜 ４Ｈ 接続孔 ５ 接続孔配線 ６ 第２層目の金属配線 ７ 保護膜 １０ 半導体製造装置 １１ 反応容器 １２ 基板接地電極 １３ ガス分散板 １４ 原料ガス導入部 １５ ヒータ １６ スロットルバルブ １７ ドライポンプ １８ 高周波電源 １９ マスフローコントローラ ２０ ガス供給源 ２１ リフト機構 REFERENCE SIGNS LIST 1 semiconductor substrate 1W semiconductor wafer 2 first interlayer insulating film 3 first layer metal wiring 3A, 6A barrier metal film 3B, 6B aluminum alloy film 3C, 6C antireflection film 4 second interlayer insulating film 4A fluorine-doped oxidation Silicon film 4B Nitrogen-doped silicon oxide film 4H Connection hole 5 Connection hole wiring 6 Second-layer metal wiring 7 Protective film 10 Semiconductor manufacturing apparatus 11 Reaction vessel 12 Substrate ground electrode 13 Gas dispersion plate 14 Source gas introduction unit 15 Heater 16 Throttle Valve 17 Dry pump 18 High frequency power supply 19 Mass flow controller 20 Gas supply source 21 Lift mechanism
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堤 かおり 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 本多 亮 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F033 HH09 HH18 HH33 JJ18 JJ19 JJ33 KK09 KK18 KK33 MM05 MM08 MM13 NN06 NN07 PP06 PP15 QQ03 QQ13 QQ37 QQ48 RR04 RR08 RR11 SS01 SS02 SS04 SS15 WW00 XX01 XX05 XX12 XX14 XX24 XX25 5F058 BD01 BD04 BD06 BD15 BF07 BF23 BF29 BF33 BF34 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Kaori Tsutsumi, 8-8 Shinsugita-cho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture Inside the Toshiba Yokohama Office (72) Inventor Ryo Honda, 8-8 Shinsugita-cho, Isogo-ku, Yokohama, Kanagawa, Japan F-term at Toshiba Yokohama Office (reference) BD15 BF07 BF23 BF29 BF33 BF34
Claims (8)
結合量を有する窒素添加酸化珪素膜と、 前記窒素添加酸化珪素膜上の金属配線とを備えたことを
特徴とする半導体装置。1. A fluorine-doped silicon oxide film on a semiconductor substrate, and 0.2% or more of Si—H on the fluorine-doped silicon oxide film.
A semiconductor device comprising: a nitrogen-added silicon oxide film having a bonding amount; and a metal wiring on the nitrogen-added silicon oxide film.
Ｓｉ−Ｈ結合量及び１．５以上の屈折率を有する窒素添
加酸化珪素膜と、 前記窒素添加酸化珪素膜上の金属配線とを備えたことを
特徴とする半導体装置。2. A fluorine-doped silicon oxide film on a semiconductor substrate; and nitrogen provided on the fluorine-doped silicon oxide film and having a Si—H bond amount of 0.2% or more and a refractive index of 1.5 or more. A semiconductor device comprising: an added silicon oxide film; and a metal wiring on the nitrogen-added silicon oxide film.
量が、さらに１．５％以下であることを特徴とする請求
項１又は請求項２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the amount of Si—H bonds in the nitrogen-added silicon oxide film is 1.5% or less.
徴とする半導体装置の製造方法。 （１）半導体基板上に弗素添加酸化珪素膜を形成する工
程 （２）前記弗素添加酸化珪素膜上に、０．２％以上のＳ
ｉ−Ｈ結合量を有する窒素添加酸化珪素膜を形成する工
程 （３）前記窒素添加酸化珪素膜の表面を平坦化する工程 （４）前記窒素添加酸化珪素膜の平坦化された表面上に
金属配線を形成する工程4. A method for manufacturing a semiconductor device, comprising at least the following steps. (1) Step of forming a fluorine-doped silicon oxide film on a semiconductor substrate (2) On the fluorine-doped silicon oxide film, 0.2% or more of S
Step of forming a nitrogen-added silicon oxide film having an iH bond amount (3) Step of flattening the surface of the nitrogen-added silicon oxide film (4) Metal on the flattened surface of the nitrogen-added silicon oxide film Step of forming wiring
徴とする半導体装置の製造方法。 （１）半導体基板上に弗素添加酸化珪素膜を形成する工
程 （２）前記弗素添加酸化珪素膜上に、０．２％以上のＳ
ｉ−Ｈ結合量及び１．５以上の屈折率を有する窒素添加
酸化珪素膜を形成する工程 （３）前記窒素添加酸化珪素膜の表面を平坦化する工程 （４）前記窒素添加酸化珪素膜の平坦化された表面上に
金属配線を形成する工程5. A method for manufacturing a semiconductor device, comprising at least the following steps. (1) Step of forming a fluorine-doped silicon oxide film on a semiconductor substrate (2) On the fluorine-doped silicon oxide film, 0.2% or more of S
Step of forming a nitrogen-added silicon oxide film having an iH bond amount and a refractive index of 1.5 or more (3) Step of flattening the surface of the nitrogen-added silicon oxide film (4) Step of forming metal wiring on a planarized surface
は、１．５％以下のＳｉ−Ｈ結合量の窒素添加酸化珪素
膜を形成する工程であることを特徴とする請求項４又は
請求項５に記載の半導体装置の製造方法。6. The method according to claim 4, wherein the step of forming the nitrogen-added silicon oxide film is a step of forming a nitrogen-added silicon oxide film having a Si—H bond amount of 1.5% or less. Item 6. The method for manufacturing a semiconductor device according to Item 5.
する工程は、窒素添加酸化珪素膜の表面の中心線平均あ
らさを０．３５ｎｍ以下に平坦化する工程であることを
特徴とする請求項４乃至請求項６のいずれかに記載の半
導体装置の製造方法。7. The step of flattening the surface of the nitrogen-doped silicon oxide film is a step of flattening the center line average roughness of the surface of the nitrogen-doped silicon oxide film to 0.35 nm or less. 7. A method for manufacturing a semiconductor device according to claim 4.
は、３００Ｗ以下の高周波電力を印加した状態におい
て、窒素添加酸化珪素膜をプラズマ気相成長させる工程
であることを特徴とする請求項４乃至請求項７のいずれ
かに記載の半導体装置の製造方法。8. The method according to claim 4, wherein the step of forming the nitrogen-doped silicon oxide film is a step of performing plasma vapor deposition of the nitrogen-doped silicon oxide film while applying a high-frequency power of 300 W or less. A method for manufacturing a semiconductor device according to claim 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001091079A JP2002289609A (en) | 2001-03-27 | 2001-03-27 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001091079A JP2002289609A (en) | 2001-03-27 | 2001-03-27 | Semiconductor device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289609A true JP2002289609A (en) | 2002-10-04 |
Family
ID=18945773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001091079A Pending JP2002289609A (en) | 2001-03-27 | 2001-03-27 | Semiconductor device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002289609A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086674A (en) * | 2009-10-13 | 2011-04-28 | Canon Inc | Photoelectric converter and imaging system using the same |
| KR101574140B1 (en) * | 2007-10-18 | 2015-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device semiconductor device and electronic appliance |
| JP2017092499A (en) * | 2017-02-10 | 2017-05-25 | キヤノン株式会社 | Solid state imaging device and imaging system |
| US10115756B2 (en) | 2012-02-24 | 2018-10-30 | Canon Kabushiki Kaisha | Solid-state image pickup device and image pickup system having light shielding portion with first and second films on respective under face and upper face sides |
| WO2024014473A1 (en) * | 2022-07-15 | 2024-01-18 | ローム株式会社 | Semiconductor device |
-
2001
- 2001-03-27 JP JP2001091079A patent/JP2002289609A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101574140B1 (en) * | 2007-10-18 | 2015-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device semiconductor device and electronic appliance |
| JP2011086674A (en) * | 2009-10-13 | 2011-04-28 | Canon Inc | Photoelectric converter and imaging system using the same |
| US10115756B2 (en) | 2012-02-24 | 2018-10-30 | Canon Kabushiki Kaisha | Solid-state image pickup device and image pickup system having light shielding portion with first and second films on respective under face and upper face sides |
| JP2017092499A (en) * | 2017-02-10 | 2017-05-25 | キヤノン株式会社 | Solid state imaging device and imaging system |
| WO2024014473A1 (en) * | 2022-07-15 | 2024-01-18 | ローム株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888741B2 (en) | Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same | |
| US7582970B2 (en) | Carbon containing silicon oxide film having high ashing tolerance and adhesion | |
| US20020048969A1 (en) | Method of forming film, method of manufacturing semiconductor device, and film forming apparatus | |
| US6174808B1 (en) | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS | |
| US6951807B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6277764B1 (en) | Interlayered dielectric layer of semiconductor device and method of manufacturing the same | |
| EP1037276B1 (en) | Method for forming a porous silicon dioxide film | |
| JPH07169833A (en) | Semiconductor device and manufacture thereof | |
| US7470584B2 (en) | TEOS deposition method | |
| JP2002289609A (en) | Semiconductor device and its manufacturing method | |
| KR100248572B1 (en) | Semiconductor device and method | |
| JP2005050954A (en) | Semiconductor device and manufacturing method therefor | |
| JP3601988B2 (en) | Method of forming insulating film | |
| US9502232B2 (en) | Inhibiting diffusion of elements between material layers of a layered circuit structure | |
| US7199041B2 (en) | Methods for fabricating an interlayer dielectric layer of a semiconductor device | |
| JPH11111845A (en) | Semiconductor device and its manufacture | |
| JPH05335299A (en) | Fabrication of semiconductor device | |
| KR100588636B1 (en) | Method for manufacturing inter-metal dielectric layer of the semiconductor device | |
| JPH10326829A (en) | Semiconductor device and its manufacture | |
| TW451396B (en) | Method of manufacturing a low dielectric constant fluorinated silicate glass (FSG) | |
| JPH07153840A (en) | Semiconductor device and its manufacture | |
| JPH05218210A (en) | Semiconductor device and manufacture thereof | |
| JPH1070120A (en) | Insulation film and method for forming the same | |
| JPH08306684A (en) | Manufacture of semiconductor device | |
| JPH0621242A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |